KR101002458B1 - 플라즈마 디스플레이 장치 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR101002458B1
KR101002458B1 KR1020097012005A KR20097012005A KR101002458B1 KR 101002458 B1 KR101002458 B1 KR 101002458B1 KR 1020097012005 A KR1020097012005 A KR 1020097012005A KR 20097012005 A KR20097012005 A KR 20097012005A KR 101002458 B1 KR101002458 B1 KR 101002458B1
Authority
KR
South Korea
Prior art keywords
electrode
period
discharge
voltage
data
Prior art date
Application number
KR1020097012005A
Other languages
English (en)
Other versions
KR20090081425A (ko
Inventor
도시유키 마에다
히데히코 쇼지
Original Assignee
파나소닉 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 주식회사 filed Critical 파나소닉 주식회사
Publication of KR20090081425A publication Critical patent/KR20090081425A/ko
Application granted granted Critical
Publication of KR101002458B1 publication Critical patent/KR101002458B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

주사 전극 구동 회로는, 초기화 기간 내의 제 1 기간에 있어서 주사 전극(SCN1~SCNn)에 상승 경사 파형 전압을 인가하여 제 1 초기화 방전을 발생시키고, 상기 초기화 기간 내의 상기 제 1 기간 후의 제 2 기간에 있어서 상기 주사 전극(SCN1~SCNn)에 하강 경사 파형 전압을 인가하여 제 2 초기화 방전을 발생시키고, 상기 초기화 기간 내의 상기 제 2 기간 후의 제 3 기간에 있어서 상기 주사 전극(SCN1~SCNn)에 정극성의 직사각형 파형 전압(Vs) 및 부극성의 직사각형 파형 전압(Va)을 인가한다. 데이터 전극 구동 회로는, 상기 제 3 기간에 있어서 상기 주사 전극(SCN1~SCNn)에 상기 정극성의 직사각형 파형 전압(Vs)이 인가된 후, 상기 주사 전극(SCN1~SCNn)에 상기 부극성의 직사각형 파형 전압(Va)이 인가되기까지의 기간에, 데이터 전극(D1~Dm)에 정극성의 직사각형 파형 전압(Vd)을 인가한다.

Description

플라즈마 디스플레이 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 플라즈마 디스플레이 장치 및 그 구동 방법에 관한 것이다.
플라즈마 디스플레이 패널(이하, 「패널」이라고 약기함)로서 대표적인 교류 면방전형 패널은, 대향 배치된 전면판과 배면판 사이에 다수의 방전 셀이 형성되어 있다. 전면판은, 1쌍의 주사 전극과 유지 전극으로 이루어지는 표시 전극이 전면 유리 기판 상에 서로 평행하게 복수쌍 형성되고, 그들 표시 전극을 덮도록 유전체층 및 보호층이 형성되어 있다. 배면판은, 배면 유리 기판 상에 복수의 평행한 데이터 전극과, 그것들을 덮도록 유전체층과, 또한 그 위에 데이터 전극과 평행하게 복수의 격벽이 각각 형성되고, 유전체층의 표면과 격벽의 측면에 형광체층이 형성되어 있다. 그리고, 표시 전극과 데이터 전극이 입체 교차하도록 전면판과 배면판이 대향 배치되어 밀봉되고, 내부의 방전 공간에는 방전 가스가 봉입되어 있다. 여기서 표시 전극과 데이터 전극이 대향하는 부분에 방전 셀이 형성된다. 이러한 구성의 패널에 있어서, 각 방전 셀 내에서 가스 방전에 의해 자외선을 발생시키고, 이 자외선으로 RGB 각 색의 형광체를 여기 발광시켜서 컬러 표시를 행하고 있다.
패널을 구동하는 방법으로서는, 서브필드법, 즉, 1필드 기간을 복수의 서브필드로 분할하여, 발광시키는 서브필드의 조합에 의해 계조 표시를 행하는 방법이 일반적이다. 이 서브필드법에 있어서, 계조 표시에 관계없는 발광을 극력 줄여서 흑휘도의 상승을 억제하고, 콘트라스트비를 향상시킨 새로운 구동 방법이 특허 문헌 1에 개시되어 있다. 이하에 그 구동 방법에 대해서 간단히 설명한다.
각 서브필드는 각각 초기화 기간, 기입 기간 및 유지 기간을 갖는다. 또한, 초기화 기간에는, 화상 표시를 행하는 모든 방전 셀에 대하여 초기화 방전을 행하게 하는 전체 셀 초기화 동작, 또는 직전의 서브필드에 있어서 유지 방전을 행한 방전 셀에 대하여 선택적으로 초기화 방전을 행하게 하는 선택 초기화 동작 중 어느 하나의 동작을 실행한다.
먼저, 전체 셀 초기화 기간에서는, 모든 방전 셀에서 일제히 초기화 방전을 행하여, 그 이전의 개개의 방전 셀에 대한 벽전하의 이력을 지우고, 또한, 후속하는 기입 동작을 위해서 필요한 벽전하를 형성한다. 계속되는 기입 기간에서는, 주사 전극에 순차적으로 주사 펄스를 인가하고, 또한, 데이터 전극에는 표시해야 할 화상 신호에 대응한 기입 펄스를 인가하여, 주사 전극과 데이터 전극 사이에서 선택적으로 기입 방전을 일으켜서, 선택적인 벽전하를 형성한다. 그리고, 유지 기간에서는, 주사 전극과 유지 전극 사이에 휘도 가중치에 따른 소정 횟수의 유지 펄스를 인가하고, 기입 방전에 의한 벽전하 형성을 행한 방전 셀을 선택적으로 방전시켜서 발광시킨다.
그러나, 유지 방전을 전혀 행하지 않는 상태, 즉 흑의 상태가 여러 필드 계속된 방전 셀 등에서는, 프라이밍이 부족하여, 방전 지연이 커진다. 그 때문에, 전체 셀 초기화 기간에 있어서 초기화 방전이 불안정하게 되어, 주사 전극 상에 지나친 정의 벽전하를 축적하는 일이 있다. 주사 전극 상에 지나친 정의 벽전하가 축적된 방전 셀에서는, 기입 방전을 일으키고 있지 않음에도 불구하고, 유지 방전이 일어난다. 이 유지 방전이 휘점으로서 시인되어, 흑의 표시 품질을 악화시키고 있었다.
주사 전극 상에 지나친 정의 벽전하가 축적된 방전 셀에서 휘점이 시인되어 버리는 문제를 해결하는 구동 방법이 특허 문헌 2에 기재되어 있다.
이하에 그 구동 방법에 대해서 간단히 설명한다. 전체 셀 초기화 기간, 또는 선택 초기화 기간에 주사 전극에 정극성의 직사각형 파형 전압을 인가하고, 계속해서 주사 전극에 부극성의 직사각형 파형 전압을 인가하는 이상 벽전하 소거부를 마련한다. 주사 전극 상에 지나친 정의 벽전하가 축적된 방전 셀에서는, 이상 벽전하 소거부에서, 주사 전극에 인가되는 정극성의 직사각형 파형 전압에 의해 강한 방전이 일어난다. 이 강한 방전에 의해서 벽전하가 반전하고, 계속해서 주사 전극에 인가되는 부극성의 직사각형 파형 전압에 의해서 소거 방전이 일어나서, 벽전하가 소거된다.
이와 같이, 주사 전극 상에 지나친 정의 벽전하가 축적된 방전 셀에서도, 초기화 기간에서의 이상 벽전하 소거부에서 벽전하가 소거되기 때문에, 휘점이 발생하는 일은 없었다.
특허 문헌 1: 일본 특허 공개 제2000-242224호 공보
특허 문헌 2: 일본 특허 공개 제2005-326612호 공보
발명의 개시
발명이 해결하고자 하는 과제
그러나, 경년 변화 등에 의해 방전 개시 전압이 크게 저하된 방전 셀은, 이상 벽전하 소거부에서 주사 전극에 인가되는 정극성의 직사각형 파형 전압에 의해 방전을 일으키고, 계속되는 주사 전극에 인가되는 부극성의 직사각형 파형 전압에 의해 소거 방전을 일으켜서 벽전하가 소거되어 버린다. 이와 같이, 방전 개시 전압이 크게 저하된 셀은, 주사 전극 상에 지나친 정의 벽전하가 축적되어 있지 않음에도 불구하고, 이상 벽전하 소거부에서 벽전하가 소거되어 버려서, 정상적인 기입 동작을 할 수 없다.
본 발명의 목적은, 방전 개시 전압이 크게 저하된 방전 셀에 있어서도, 정상적인 기입 동작이 행해져서, 양호한 품질로 화상을 표시할 수 있는 플라즈마 디스플레이 장치 및 그 구동 방법을 제공하는 것이다.
과제를 해결하기 위한 수단
(1) 본 발명의 일국면에 따른 플라즈마 디스플레이 장치는, 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치로서, 주사 전극을 구동하는 주사 전극 구동 회로와, 유지 전극을 구동하는 유지 전극 구동 회로와, 데이터 전극을 구동하는 데이터 전극 구동 회로를 구비하고, 복수의 서브필드 중 적어도 하나의 서브필드는, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고, 주사 전극 구동 회로는, 초기화 기간 내의 제 1 기간에 있어서 주사 전극에 상승 경사 파형 전압을 인가하여 주사 전극을 양극으로 하고 유지 전극 및 데이터 전극을 음극으로 하는 제 1 초기화 방전을 발생시키고, 초기화 기간 내의 제 1 기간 후의 제 2 기간에 있어서 주사 전극에 하강 경사 파형 전압을 인가하여 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양극으로 하는 제 2 초기화 방전을 발생시키고, 초기화 기간 내의 제 2 기간 후의 제 3 기간에 있어서 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하며, 데이터 전극 구동 회로는, 제 3 기간에 있어서 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는 것이다.
그 플라즈마 디스플레이 장치에 있어서는, 복수의 서브필드 중 적어도 하나의 서브필드에, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간이 포함된다.
초기화 기간 내의 제 1 기간에 있어서, 주사 전극 구동 회로에 의해 주사 전극에 상승 경사 파형 전압이 인가되어 주사 전극을 양극으로 하고 유지 전극 및 데이터 전극을 음극으로 하는 제 1 초기화 방전이 발생된다. 그에 따라, 주사 전극 상에 부의 벽전하가 축적되고 또한 유지 전극 상 및 데이터 전극 상에 정의 벽전하가 축적된다.
초기화 기간 내의 제 1 기간 후의 제 2 기간에 있어서, 주사 전극 구동 회로에 의해 주사 전극에 하강 경사 파형 전압이 인가되어 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양극으로 하는 제 2 초기화 방전이 발생된다. 그에 따라, 주사 전극 상의 벽전하 및 유지 전극 상의 벽전하가 감소하고, 데이터 전극 상의 벽전하도 기입 동작에 적합한 값으로 조정된다.
여기서, 방전 지연이 큰 경우에는, 초기화 기간의 제 1 기간에 있어서, 방전 발생시에는 방전 셀의 전압이 방전 개시 전압을 크게 초과하고 있기 때문에, 미약한 방전이 아니라 강한 방전이 발생한다. 또는 데이터 전극을 음극으로 하는 강한 방전이 선행하여 발생한다. 그리고, 주사 전극 상에 지나친 부의 벽전하가 축적된다. 그에 따라, 초기화 기간의 제 2 기간에 있어서, 방전 셀이 다시 강한 방전을 발생한다. 그 결과, 주사 전극 상에 지나친 정의 벽전하가 축적된다.
초기화 기간 내의 제 2 기간 후의 제 3 기간에 있어서, 주사 전극 구동 회로에 의해 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압이 인가된다. 또한, 제 3 기간에 있어서, 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극 구동 회로에 의해 데이터 전극에 정극성의 직사각형 파형 전압이 인가된다.
이 동안에, 주사 전극 상에 정의 지나친 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀에서는, 주사 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전 셀의 전압이 방전 개시 전압을 초과하기 때문에, 강한 방전이 발생하여, 주사 전극 상의 벽전하가 반전한다. 방전 개시 전압이 저하되고 있는 방전 셀에서는, 데이터 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전이 발생한다. 이 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 된다. 이 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 조정된다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전한 방전 셀은, 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로는 방전하지 않는다. 지나친 벽전하가 축적되어 있는 방전 셀은, 데이터 전극에 인가되는 정극성의 직사각형 파형 전압 또는 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 방전한다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전 셀이 방전한 경우, 그 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 되지만, 지나치게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 소거 방전이 발생한 방전 셀에서는, 방전 셀 내부의 벽전하가 소거된다.
이와 같이, 방전 개시 전압이 저하된 방전 셀에 있어서는, 초기화 기간의 제 3 기간에서 벽전하가 소거되지 않기 때문에, 다음 기입 기간에서 정상적인 기입 동작이 행해진다. 따라서, 양호한 품질로 화상을 표시하는 것이 가능해진다.
(2) 데이터 전극 구동 회로는, 제 3 기간에 있어서 데이터 전극에 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가해도 좋다.
이 경우, 방전 개시 전압이 저하된 방전 셀의 방전 지연이 큰 경우에도, 초 기화 기간의 제 3 기간에서 벽전하가 소거되는 것이 방지된다. 따라서, 정상적인 기입 동작이 행해진다.
(3) 데이터 전극 구동 회로는, 제 3 기간에 있어서 데이터 전극에 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가하고, 데이터 전극에 제1번째로 인가되는 직사각형 파형 전압의 전압 인가 시간은, 데이터 전극에 인가되는 복수의 직사각형 파형 전압의 전압 인가 기간 중 가장 짧아도 좋다.
이 경우, 방전 개시 전압이 저하된 방전 셀 중 방전 지연이 작은 방전 셀은, 제1번째로 인가되는 직사각형 파형 전압으로 방전할 수 있다. 그에 따라, 방전 개시 전압이 저하된 방전 셀의 방전 지연이 상이한 경우에도, 초기화 기간의 제 3 기간에서 벽전하가 소거되는 것이 방지된다. 따라서, 정상적인 기입 동작이 행해진다.
(4) 본 발명의 다른 국면에 따른 플라즈마 디스플레이 장치는, 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치로서, 주사 전극을 구동하는 주사 전극 구동 회로와, 유지 전극을 구동하는 유지 전극 구동 회로와, 데이터 전극을 구동하는 데이터 전극 구동 회로를 구비하고, 복수의 서브필드 중 적어도 하나의 서브필드는, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고, 주사 전극 구동 회로는, 초기화 기간의 제 1 기간에 있어서 주사 전극에 하강 경사 파형 전압을 인가하여 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양 극으로 하는 초기화 방전을 발생시키고, 초기화 기간의 제 1 기간 후의 제 2 기간에 있어서 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하며, 데이터 전극 구동 회로는, 제 2 기간에 있어서 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는 것이다.
그 플라즈마 디스플레이 장치에 있어서는, 복수의 서브필드 중 적어도 하나의 서브필드에, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간이 포함된다.
초기화 기간 내의 제 1 기간에 있어서, 주사 전극 구동 회로에 의해 주사 전극에 하강 경사 파형 전압이 인가되어 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양극으로 하는 초기화 방전이 발생된다. 그에 따라, 앞의 서브필드의 유지 기간에서 유지 방전을 행한 방전 셀에서는, 주사 전극 상의 벽전하 및 유지 전극 상의 벽전하가 감소하고, 데이터 전극 상의 벽전하도 기입 동작에 적합한 값으로 조정된다.
여기서, 방전 지연이 큰 경우에는, 초기화 기간의 제 1 기간에 있어서, 방전 발생시에는 방전 셀의 전압이 방전 개시 전압을 크게 초과하고 있기 때문에, 미약한 방전이 아니라 강한 방전이 발생한다. 또는 데이터 전극을 음극으로 하는 강한 방전이 선행해서 발생한다. 그 결과, 주사 전극 상에 지나친 정의 벽전하가 축적된다.
초기화 기간 내의 제 2 기간에 있어서, 주사 전극 구동 회로에 의해 주사 전 극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압이 인가된다. 또한, 제 2 기간에 있어서, 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극 구동 회로에 의해 데이터 전극에 정극성의 직사각형 파형 전압이 인가된다.
이 동안에, 주사 전극 상에 정의 지나친 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀에서는, 주사 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전 셀의 전압이 방전 개시 전압을 초과하기 때문에, 강한 방전이 발생하여, 주사 전극 상의 벽전하가 반전한다. 방전 개시 전압이 저하되어 있는 방전 셀에서는, 데이터 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전이 발생한다. 이 방전은, 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 된다. 이 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 조정된다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전한 방전 셀은, 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로는 방전하지 않는다. 지나친 벽전하가 축적되어 있는 방전 셀은, 데이터 전극에 인가되는 정극성의 직사각형 파형 전압 또는 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 방전한다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전 셀이 방전한 경우, 그 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 되지만, 지나치게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 소거 방전이 발생한 방전 셀에서는, 방전 셀 내부의 벽전하가 소거된다.
이와 같이, 방전 개시 전압이 저하된 방전 셀에 있어서는, 초기화 기간의 제 2 기간에서 벽전하가 소거되지 않기 때문에, 다음의 기입 기간에서 정상적인 기입 동작이 행해진다. 따라서, 양호한 품질로 화상을 표시하는 것이 가능해진다.
(5) 본 발명의 또 다른 국면에 따른 플라즈마 디스플레이 장치의 구동 방법은, 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치의 구동 방법으로서, 주사 전극을 구동하는 단계와, 유지 전극을 구동하는 단계와, 데이터 전극을 구동하는 단계를 구비하고, 복수의 서브필드 중 적어도 하나의 서브필드는, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고, 주사 전극을 구동하는 단계는, 초기화 기간 내의 제 1 기간에 있어서 주사 전극에 상승 경사 파형 전압을 인가하여 주사 전극을 양극으로 하고 유지 전극 및 데이터 전극을 음극으로 하는 제 1 초기화 방전을 발생시키는 단계와, 초기화 기간 내의 제 1 기간 후의 제 2 기간에 있어서 주사 전극에 하강 경사 파형 전압을 인가하여 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양극으로 하는 제 2 초기화 방전을 발생시키는 단계와, 초기화 기간 내의 제 2 기간 후의 제 3 기간에 있어서 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하는 단계를 포함하고, 데이터 전극을 구동하는 단계는, 제 3 기간에 있어서 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는 단계를 포함하는 것이다.
그 플라즈마 디스플레이 장치의 구동 방법에 있어서는, 복수의 서브필드 중 적어도 하나의 서브필드에, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간이 포함된다.
초기화 기간 내의 제 1 기간에 있어서, 주사 전극에 상승 경사 파형 전압이 인가되어 주사 전극을 양극으로 하고 유지 전극 및 데이터 전극을 음극으로 하는 제 1 초기화 방전이 발생된다. 그에 따라, 주사 전극 상에 부의 벽전하가 축적되고 또한 유지 전극 상 및 데이터 전극 상에 정의 벽전하가 축적된다.
초기화 기간 내의 제 1 기간 후의 제 2 기간에 있어서, 주사 전극에 하강 경사 파형 전압이 인가되어 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양극으로 하는 제 2 초기화 방전이 발생된다. 그에 따라, 주사 전극 상의 벽전하 및 유지 전극 상의 벽전하가 감소하고, 데이터 전극 상의 벽전하도 기입 동작에 적합한 값으로 조정된다.
여기서, 방전 지연이 큰 경우에는, 초기화 기간의 제 1 기간에 있어서, 방전 발생시에는 방전 셀의 전압이 방전 개시 전압을 크게 초과하고 있기 때문에, 미약한 방전이 아니라 강한 방전이 발생한다. 또는 데이터 전극을 음극으로 하는 강한 방전이 선행하여 발생한다. 그리고, 주사 전극 상에 지나친 부의 벽전하가 축적된다. 그에 따라, 초기화 기간의 제 2 기간에 있어서, 방전 셀이 다시 강한 방전을 발생한다. 그 결과, 주사 전극 상에 지나친 정의 벽전하가 축적된다.
초기화 기간 내의 제 2 기간 후의 제 3 기간에 있어서, 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압이 인가된다. 또한, 제 3 기간에 있어서, 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극에 정극성의 직사각형 파형 전압이 인가된다.
이 동안에, 주사 전극 상에 정의 지나친 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀에서는, 주사 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전 셀의 전압이 방전 개시 전압을 초과하기 때문에, 강한 방전이 발생하여, 주사 전극 상의 벽전하가 반전한다. 방전 개시 전압이 저하되어 있는 방전 셀에서는, 데이터 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전이 발생한다. 이 방전은, 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 된다. 이 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 조정된다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전한 방전 셀은, 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로는 방전하지 않는다. 지나친 벽전하가 축적되어 있는 방전 셀은, 데이터 전극에 인가되는 정극성의 직사각형 파형 전압 또는 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 방전한다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전 셀이 방전한 경우, 그 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 되지만, 지나치게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 소거 방전이 발생한 방전 셀에서는, 방전 셀 내부의 벽전하가 소거된다.
이와 같이, 방전 개시 전압이 저하된 방전 셀에 있어서는, 초기화 기간의 제 3 기간에서 벽전하가 소거되지 않기 때문에, 다음의 기입 기간에서 정상적인 기입 동작이 행해진다. 따라서, 양호한 품질로 화상을 표시하는 것이 가능해진다.
(6) 데이터 전극을 구동하는 단계는, 제 3 기간에 있어서 데이터 전극에 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가하는 단계를 포함해도 좋다.
이 경우, 방전 개시 전압이 저하된 방전 셀의 방전 지연이 큰 경우에도, 초기화 기간의 제 3 기간에서 벽전하가 소거되는 것이 방지된다. 따라서, 정상적인 기입 동작이 행해진다.
(7) 데이터 전극을 구동하는 단계는, 제 3 기간에 있어서 데이터 전극에 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가하는 단계를 포함하고, 데이터 전극에 제1번째로 인가되는 직사각형 파형 전압의 전압 인가 시간은, 데이터 전극에 인가되는 복수의 직사각형 파형 전압의 전압 인가 기간 중 가장 짧아도 좋다.
이 경우, 방전 개시 전압이 저하된 방전 셀 중 방전 지연이 작은 방전 셀은, 제1번째로 인가되는 직사각형 파형 전압으로 방전할 수 있다. 그에 따라, 방전 개시 전압이 저하된 방전 셀의 방전 지연이 상이한 경우에도, 초기화 기간의 제 3 기간에서 벽전하가 소거되는 것이 방지된다. 따라서, 정상적인 기입 동작이 행해진다.
(8) 본 발명의 또 다른 국면에 따른 플라즈마 디스플레이 장치의 구동 방법은, 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치의 구동 방법으로서, 주사 전극을 구동하는 단계와, 유지 전극을 구동하는 단계와, 데이터 전극을 구동하는 단계를 구비하고, 복수의 서브필드 중 적어도 하나의 서브필드는, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고, 주사 전극을 구동하는 단계는, 초기화 기간의 제 1 기간에 있어서 주사 전극에 하강 경사 파형 전압을 인가하여 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양극으로 하는 초기화 방전을 발생시키는 단계와, 초기화 기간의 제 1 기간 후의 제 2 기간에 있어서 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하는 단계를 포함하고, 데이터 전극을 구동하는 단계는, 제 2 기간에 있어서 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는 단계를 포함하는 것이다.
그 플라즈마 디스플레이 장치의 구동 방법에 있어서는, 복수의 서브필드 중 적어도 하나의 서브필드에, 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간이 포함된다.
초기화 기간 내의 제 1 기간에 있어서, 주사 전극에 하강 경사 파형 전압이 인가되어 주사 전극을 음극으로 하고 유지 전극 및 데이터 전극을 양극으로 하는 초기화 방전이 발생된다. 그에 따라, 앞의 서브필드의 유지 기간에서 유지 방전을 행한 방전 셀에서는, 주사 전극 상의 벽전하 및 유지 전극 상의 벽전하가 감소하여, 데이터 전극 상의 벽전하도 기입 동작에 적합한 값으로 조정된다.
여기서, 방전 지연이 큰 경우에는, 초기화 기간의 제 1 기간에 있어서, 방전 발생시에는 방전 셀의 전압이 방전 개시 전압을 크게 초과하고 있기 때문에, 미약 한 방전이 아니라 강한 방전이 발생한다. 또는 데이터 전극을 음극으로 하는 강한 방전이 선행하여 발생한다. 그 결과, 주사 전극 상에 지나친 정의 벽전하가 축적된다.
초기화 기간 내의 제 2 기간에 있어서, 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압이 인가된다. 또한, 제 2 기간에 있어서, 주사 전극에 인가되는 정극성의 직사각형 파형 전압과 부극성의 직사각형 파형 전압 사이에 데이터 전극에 정극성의 직사각형 파형 전압이 인가된다.
이 동안에, 주사 전극 상에 정이 지나친 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되고 있는 방전 셀에서는, 주사 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전 셀의 전압이 방전 개시 전압을 초과하기 때문에, 강한 방전이 발생하여, 주사 전극 상의 벽전하가 반전한다. 방전 개시 전압이 저하되고 있는 방전 셀에서는, 데이터 전극에 정극성의 직사각형 파형 전압이 인가되면, 방전이 발생한다. 이 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 된다. 이 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 조정된다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전한 방전 셀은, 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로는 방전하지 않는다. 지나친 벽전하가 축적되어 있는 방전 셀은, 데이터 전극에 인가되는 정극성의 직사각형 파형 전압 또는 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 방전한다. 데이터 전극에 인가되는 정극성의 직사각형 파형 전압으로 방전 셀이 방전한 경우, 그 방전은 소거 방전이 도중에 강제적 으로 종료시켜진 바와 같은 상태로 되지만, 지나치게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극에 인가되는 부극성의 직사각형 파형 전압으로 소거 방전이 발생한 방전 셀에서는, 방전 셀 내부의 벽전하가 소거된다.
이와 같이, 방전 개시 전압이 저하된 방전 셀에 있어서는, 초기화 기간의 제 2 기간에서 벽전하가 소거되지 않기 때문에, 다음의 기입 기간에서 정상적인 기입 동작이 행해진다. 따라서, 양호한 품질로 화상을 표시하는 것이 가능해진다.
발명의 효과
본 발명에 의하면, 방전 개시 전압이 저하된 방전 셀에 있어서는, 초기화 기간의 최종의 기간에서 벽전하가 소거되지 않아, 다음의 기입 기간에서 정상적인 기입 동작이 행해지므로, 양호한 품질로 화상을 표시할 수 있다.
도 1은 본 발명의 제 1 실시형태에 이용하는 패널의 주요부를 나타내는 사시도,
도 2는 본 발명의 제 1 실시형태에 있어서의 패널의 전극 배열도,
도 3은 상기 패널의 구동 방법을 이용한 플라즈마 디스플레이 장치의 구성도,
도 4는 상기 패널의 각 전극에 인가하는 구동 파형도,
도 5는 본 발명의 제 1 실시형태에 있어서의 데이터 전극 구동 회로의 회로 도,
도 6은 본 발명의 제 1 실시형태에 있어서의 주사 전극 구동 회로의 회로도,
도 7은 본 발명의 제 1 실시형태에 있어서의 유지 전극 구동 회로의 회로도,
도 8은 본 발명의 제 1 실시형태에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍 차트,
도 9는 본 발명의 제 2 실시형태에 있어서의 패널의 각 전극에 인가하는 구동 파형도,
도 10은 본 발명의 제 2 실시형태에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍 차트,
도 11은 본 발명의 제 3 실시형태에 있어서의 패널의 각 전극에 인가하는 구동 파형도,
도 12는 본 발명의 제 3 실시형태에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍 차트,
도 13은 본 발명의 제 4 실시형태에 있어서의 패널의 각 전극에 인가하는 구동 파형도,
도 14는 본 발명의 제 4 실시형태에 있어서의 전체 셀 초기화 기간의 주사 전극 구동 회로의 동작의 일례를 설명하기 위한 타이밍 차트.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시형태에 있어서의 패널의 구동 방법에 대해서, 도면을 이용하여 설명한다.
(1) 제 1 실시형태
도 1은 본 발명의 제 1 실시형태에 있어서의 패널(10)의 구조를 나타내는 분해 사시도이다. 유리제의 전면판(21) 상에는, 주사 전극(22)과 유지 전극(23)으로 이루어지는 표시 전극쌍(28)이 복수 형성되어 있다. 그리고, 주사 전극(22)과 유지 전극(23)을 덮도록 유전체층(24)이 형성되고, 그 유전체층(24) 상에 보호층(25)이 형성되어 있다. 배면판(31) 상에는 데이터 전극(32)이 복수 형성되고, 데이터 전극(32)을 덮도록 유전체층(33)이 형성되고, 또한 그 위에 우물 정자 형상의 격벽(34)이 형성되어 있다. 그리고, 격벽(34)의 측면 및 유전체층(33) 상에는 적색(R), 녹색(G) 및 청색(B)의 각 색에 발광하는 형광체층(35)이 마련되어 있다.
이들 전면판(21)과 배면판(31)은 미소한 방전 공간을 사이에 두고서 표시 전극쌍(28)과 데이터 전극(32)이 교차하도록 대향 배치되고, 그 외주부가 글래스 스플리트 등의 봉착재에 의해서 봉착되어 있다. 그리고, 방전 공간에는, 예컨대 네온 및 제논의 혼합 가스가 방전 가스로서 봉입되어 있다. 방전 공간은 격벽(34)에 의해서 복수의 구획으로 분리되어 있고, 표시 전극쌍(28)과 데이터 전극(32)이 교차하는 부분에 방전 셀이 형성되어 있다. 그리고, 이들 방전 셀이 방전하여 발광함으로써 화상이 표시된다.
또한, 패널의 구조는 상술한 것에 한정되는 것은 아니고, 예컨대 스트라이프 형상의 격벽을 구비한 것이어도 좋다.
도 2는 본 발명의 실시형태에 있어서의 패널의 전극 배열도이다. 행방향에 따라 n개의 주사 전극 SCN1~SCNn(도 1의 주사 전극(22)) 및 n개의 유지 전극 SUS1~SUSn(도 1의 유지 전극(23))이 교대로 배열되고, 열방향을 따라서 m개의 데이터 전극 D1~Dm(도 1의 데이터 전극(32))이 배열되어 있다. 그리고, 1쌍의 주사 전극 SCNi 및 유지 전극 SUSi(i=1~n)와 하나의 데이터 전극 Dj(j=1~m)이 교차한 부분에 방전 셀이 형성되고, 방전 셀은 방전 공간 내에 m×n개 형성되어 있다.
도 3은 본 발명의 제 1 실시형태에 있어서의 플라즈마 디스플레이 장치(1)의 회로 블록도이다. 플라즈마 디스플레이 장치(1)는 패널(10), 화상 신호 처리 회로(51), 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53), 유지 전극 구동 회로(54), 타이밍 발생 회로(55) 및 각 회로 블록에 필요한 전원을 공급하는 전원 회로(도시하지 않음)를 구비하고 있다. 화상 신호 처리 회로(51)는 입력된 화상 신호 sig를 서브필드마다의 발광ㆍ비발광을 나타내는 화상 데이터로 변환한다. 데이터 전극 구동 회로(52)는 서브필드마다의 화상 데이터를 각 데이터 전극 D1~Dm에 대응하는 신호로 변환하여 각 데이터 전극 D1~Dm을 구동한다.
타이밍 발생 회로(55)는 수평 동기 신호 H, 수직 동기 신호 V에 근거하여 각 회로 블록의 동작을 제어하는 각종 타이밍 신호를 발생하고, 각각의 회로 블록으로 공급한다. 주사 전극 구동 회로(53)는, 유지 기간에 있어서 주사 전극 SCN1~SCNn에 인가하는 유지 펄스를 발생하기 위한 유지 펄스 발생 회로(100)를 갖고, 타이밍 신호에 근거하여 각 주사 전극 SCN1~SCNn을 각각 구동한다. 유지 전극 구동 회로(54)는, 초기화 기간에 있어서 유지 전극 SUS1~SUSn에 전압 Ve1을 인가하는 회로 와, 유지 기간에 있어서 유지 전극 SUS1~SUSn에 인가하는 유지 펄스를 발생하기 위한 유지 펄스 발생 회로(200)를 갖고, 타이밍 신호에 근거하여 유지 전극 SUS1~SUSn을 구동한다.
다음에, 패널을 구동하기 위한 구동 파형과 그 동작에 대해서 설명한다. 실시형태에 있어서는, 1필드를 10의 서브필드(제 1 SF, 제 2 SF, …, 및 제 10 SF)로 분할하고, 각 서브필드는 각각(1, 2, 3, 6, 11, 18, 30, 44, 60 및 80)의 휘도 가중치를 가지는 것으로 한다. 이와 같이, 뒤의 서브필드일수록 휘도 가중치가 커지도록 필드를 구성하고 있다.
도 4는 본 발명의 제 1 실시형태에 있어서의 패널의 각 전극에 인가하는 구동 파형도로서, 전체 셀 초기화 동작을 행하는 초기화 기간을 갖는 서브필드(이하, 「전체 셀 초기화 서브필드」라고 약기함) 및 선택 초기화 동작을 행하는 초기화 기간을 갖는 서브필드(이하, 「선택 초기화 서브필드」라고 약기함)의 구동 파형을 나타낸다. 도 4는 제 1 SF를 전체 셀 초기화 서브필드로 하고, 제 2 SF를 선택 초기화 서브필드로서 구비하는 구동 파형도를 나타내고 있다.
먼저, 전체 셀 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다. 전체 셀 초기화 기간을 이하와 같이, 전반부(제 1 기간), 후반부(제 2 기간) 및 이상 전하 소거부(제 3 기간)의 3개의 기간으로 나누어서 설명한다.
초기화 기간의 전반부에서는, 유지 전극 SUS1~SUSn을 0(V)로 유지하고, 데이터 전극 D1~Dm을 정의 전압 Vd(V)로 유지하고, 주사 전극 SCN1~SCNn에 대하여 방전 개시 전압 이하의 전압 Vp(V)로부터 방전 개시 전압을 초과하는 전압 Vr(V)를 향해 서 완만하게 상승하는 상승 경사 파형 전압을 인가한다. 그렇게 하면, 주사 전극 SCN1~SCNn을 양극으로 하고 유지 전극 SUS1~SUSn 및 데이터 전극 D1~Dm을 음극으로 하는 미약한 초기화 방전이 발생한다. 이렇게 해서, 모든 방전 셀에 있어서 1회째의 미약한 초기화 방전을 발생시켜, 주사 전극 SCN1~SCNn 상에 부의 벽전압이 축적되고 또한 유지 전극 SUS1~SUSn 상 및 데이터 전극 D1~Dm 상에 정의 벽전압이 축적된다. 여기서, 전극 상의 벽전압이란, 전극을 덮는 유전체층 또는 형광체층 상에 축적한 벽전하에 의해 생기는 전압을 나타낸다.
초기화 기간의 후반부에서는, 유지 전극 SUS1~SUSn을 정의 전압 Ve1(V)로 유지하고, 데이터 전극 D1~Dm을 0(V)로 유지하고, 주사 전극 SCN1~SCNn에 전압 Vg(V)로부터 전압 (Va+Vset2)(V)를 향해서 완만하게 하강하는 하강 경사 파형 전압을 인가한다. 그렇게 하면, 모든 방전 셀에 있어서, 주사 전극 SCN1~SCNn을 음극으로 하고 유지 전극 SUS1~SUSn 및 데이터 전극 D1~Dm을 양극으로 하는 2회째의 미약한 초기화 방전이 일어난다. 그리고, 주사 전극 SCN1~SCNn 상의 벽전압 및 유지 전극 SUS1~SUSn 상의 벽전압이 약하게 되고, 데이터 전극 D1~Dm 상의 벽전압도 기입 동작에 적합한 값으로 조정된다. 이와 같이, 전체 셀 초기화 서브필드의 초기화 동작은 모든 방전 셀에 있어서 초기화 방전을 발생시키는 전체 셀 초기화 동작이다.
그러나, 프라이밍이 부족해지는 경우 등에 의해 방전 지연이 커지면, 전체 셀 초기화 기간의 전반부와 후반부에서 주사 전극 SCN1~SCNn 상에 지나친 정의 벽전하를 축적한다. 그 이유에 대해서 설명한다.
방전 지연이 커지면, 초기화 기간의 전반부에서, 주사 전극 SCN1~SCNn에 인 가하는 완만하게 상승하는 상승 경사 파형 전압에 의해서 방전 셀이 방전을 일으키지만, 방전 발생시에는 방전 셀의 전압이 방전 개시 전압을 크게 초과하고 있기 때문에, 미약한 방전이 아니라 강한 방전이 발생해 버린다. 또는, 데이터 전극 D1~Dm을 음극으로 하는 강한 방전이 선행하여 발생해 버린다. 그리고, 주사 전극 SCN1~SCNn 상에 지나친 부의 벽전하가 축적되어 버린다. 그렇게 하면, 초기화 기간의 후반부에서, 주사 전극 SCN1~SCNn에 하강 경사 파형 전압의 인가중에 방전 셀이 다시 강한 방전을 발생하고, 그리고 주사 전극 SCN1~SCNn 상에 지나친 정의 벽전하가 축적되게 된다.
초기화 기간의 이상 전하 소거부에서는, 다시 유지 전극 SUS1~SUSn을 O(V)로 되돌린다. 그리고, 주사 전극 SCN1~SCNn에는 방전 개시 전압에 미치지 못하는 정의 전압 Vs(V)를 5~20㎲ 동안 인가한 후, 데이터 전극 D1~Dm에 100ns~1㎲의 시간의 정의 전압 Vd(V)를 인가하고, 그 후, 주사 전극 SCN1~SCNn에 5㎲ 이하의 짧은 시간 부의 전압 Va(V)를 인가한다. 이 동안에, 안정한 초기화 방전을 행한 방전 셀 중 방전 개시 전압이 저하되지 않은 방전 셀에 있어서는 방전은 발생하지 않아, 벽전압도 초기화 기간 후반부의 상태를 유지한다. 그러나, 주사 전극 SCN1~SCNn 상에 정의 이상한 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀에서는, 주사 전극 SCN1~SCNn에 전압 Vs(V)를 인가하면, 방전 셀의 전압이 방전 개시 전압을 초과하기 때문에, 강한 방전이 발생하여 주사 전극 SCN1~SCNn 상의 벽전압이 반전한다. 이상한 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀 중, 방전 개시 전압이 저하되어 있는 방전 셀에서는, 데이터 전극 D1~Dm에 정의 전압 Vd(V)를 인가하면, 방전이 발생한다. 이 방전은, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)는 매우 짧은 시간만 인가되기 때문에, 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 된다.
이 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 조정되어 있다. 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전한 방전 셀은, 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로는 방전하지 않는다. 이상한 벽전하가 축적되어 있는 방전 셀은, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V) 또는 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전한다. 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전 셀이 방전한 경우, 그 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 되지만, 이상하게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극 SCN1~SCNn에 인가되는 부의 펄스 전압 Va(V)로 소거 방전이 발생한 방전 셀에서는, 방전 셀 내부의 벽전압이 소거된다.
이상한 벽전하가 축적되어 있는 방전 셀에 대해서는, 벽전하의 축적량이 크고, 방전 지연이 작을수록, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전할 확률이 높아진다. 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전하지 않는 방전 셀은 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전한다. 이와 같이, 이상한 벽전하가 축적되어 있는 방전 셀은, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V) 또는 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V) 중 어느 하나의 전압으로 방전을 일으켜서, 이상하게 벽전하가 축적되어 있는 상태를 해 소할 수 있다.
계속되는 기입 기간에서는, 주사 전극 SCN1~SCNn이 전압 0(V)일 때에, 유지 전극 SUS1~SUSn에 전압 Ve2를 인가한다. 다음에, 주사 전극 SCN1~SCNn에 부극성의 전압 Va(V)를 인가하고, 주사 전극 SCN1~SCNn을 전압 Vc(V)로 유지한다.
또한, 주사 전극 SCN1~SCNn에 부극성의 전압 Va(V)를 인가한 후에 주사 전극 SCN1~SCNn을 전압 Vc(V)로 유지한 이유는 전압 Vc(V)는 전압 Va(V)로부터 상승시킬 필요가 있는 회로 구성이 일반적이며, 본 발명은 이것에 한정되는 것은 아니다. 예컨대, 전압 0(V)로부터 전압 Vc(V)로 상승시킬 수 있는 회로 구성을 이용하여, 주사 전극 SCN1~SCNn에 부극성의 전압 Va(V)를 인가하지 않아도 좋다.
또한, 주사 전극 SCN1~SCNn이 전압 0(V)일 때에, 유지 전극 SUS1~SUSn에 전압 Ve2(V)를 인가하도록 하고 있지만, 주사 전극 SCN1~SCNn이 전압 Vc(V)일 때에, 유지 전극 SUS1~SUSn에 전압 Ve2(V)를 인가해도 좋다. 또한, 주사 전극 SCN1~SCNn이 전압 Vc(V)일 때에, 유지 전극 SUS1~SUSn에 전압 Ve2(V)를 인가하도록 하면, 주사 전극 SCN1~SCNn에 부극성의 전압 Va(V)를 인가하지 않아도 좋다.
다음에, 데이터 전극 D1~Dm 중, 1행째에 표시해야 할 방전 셀의 데이터 전극 Dk(k=1~m)에 정의 기입 펄스 전압 Vd(V)을 인가하고, 또한, 1행째의 주사 전극 SCN1에 주사 펄스 전압 Va(V)를 인가한다. 이때, 데이터 전극 Dk와 주사 전극 SCN1의 교차부의 전압은, 외부 인가 전압 (Vd-Va)(V)에 데이터 전극 Dk 상의 벽전압 및 주사 전극 SCN1 상의 벽전압의 크기가 가산된 값으로 되어, 방전 개시 전압을 초과한다. 그리고, 데이터 전극 Dk와 주사 전극 SCN1 사이 및 유지 전극 SUS1 과 주사 전극 SCN1 사이에 기입 방전이 일어나서, 이 방전 셀의 주사 전극 SCN1 상에 정의 벽전하가 축적되고, 유지 전극 SUS1 상에 부의 벽전하가 축적되고, 데이터 전극 Dk 상에도 부의 벽전하가 축적된다. 이렇게 하여, 1행째에 표시해야 할 방전 셀에서 기입 방전이 일어나서 각 전극 상에 벽전하를 축적하는 기입 동작이 행해진다. 한편, 정의 기입 펄스 전압 Vd(V)를 인가하지 않은 데이터 전극과 주사 전극 SCN1의 교차부의 전압은 방전 개시 전압을 초과하지 않기 때문에, 기입 방전은 발생하지 않는다. 이상의 기입 동작을 n행째의 방전 셀에 이를 때까지 순차적으로 행하여, 기입 기간이 종료한다.
계속되는 유지 기간에서는, 먼저, 유지 전극 SUS1~SUSn을 0(V)로 되돌리고, 주사 전극 SCN1~SCNn에 정의 유지 펄스 전압 Vs(V)를 인가한다. 이때, 기입 방전이 일어난 방전 셀에 있어서는, 주사 전극 SCNi와 유지 전극 SUSi 사이의 전압은, 유지 펄스 전압 Vs(V)에 주사 전극 SCNi 상 및 유지 전극 SUSi 상의 벽전압의 크기가 가산된 값으로 되어, 방전 개시 전압을 초과한다. 그리고, 주사 전극 SCNi와 유지 전극 SUSi 사이에 유지 방전이 일어나서, 주사 전극 SCNi 상에 부의 벽전하가 축적되고, 유지 전극 SUSi 상에 정의 벽전하가 축적된다. 이때 데이터 전극 Dk 상에도 정의 벽전하가 축적된다. 기입 기간에 있어서 기입 방전이 일어나지 않은 방전 셀에서는 유지 방전은 발생하지 않아, 초기화 기간의 종료시에서의 벽전하 상태가 유지된다. 계속해서, 주사 전극 SCN1~SCNn을 0(V)로 되돌리고, 유지 전극 SUS1~SUSn에 정의 유지 펄스 전압 Vs(V)를 인가한다. 그렇게 하면, 유지 방전이 일어난 방전 셀에서는, 유지 전극 SUSi와 주사 전극 SCNi 사이의 전압은 방전 개시 전압을 초과하기 때문에, 다시 유지 전극 SUSi와 주사 전극 SCNi 사이에 유지 방전이 일어나서, 유지 전극 SUSi 상에 부의 벽전하가 축적되고, 주사 전극 SCNi 상에 정의 벽전하가 축적된다. 이후 마찬가지로, 주사 전극 SCN1~SCNn과 유지 전극 SUS1~SUSn에 교대로 유지 펄스 전압을 인가함으로써, 기입 기간에 있어서 기입 방전이 일어난 방전 셀에서는 유지 방전이 계속해서 행해진다. 또한, 유지 기간의 마지막에는 주사 전극 SCN1~SCNn과 유지 전극 SUS1~SUSn 사이에, 이른바 세폭 펄스를 인가하여, 데이터 전극 Dk 상의 정의 벽전하를 남긴 채로, 주사 전극 SCN1~SCNn 및 유지 전극 SUS1~SUSn 상의 벽전하를 소거하고 있다. 이렇게 해서 유지 기간에 있어서의 유지 동작이 종료한다.
계속해서 선택 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다.
초기화 기간에서는, 유지 전극 SUS1 내지 SUSn을 Ve1(V)로 유지하고, 데이터 전극 D1~Dm을 0(V)로 유지하고, 주사 전극 SCN1~SCNn에 Vq(V)로부터 Va(V)를 향해서 완만하게 하강하는 하강 경사 파형 전압을 인가한다. 그렇게 하면 앞의 서브필드의 유지 기간에서 유지 방전을 행한 방전 셀에서는, 미약한 초기화 방전이 발생하여, 주사 전극 SCNi 상 및 유지 전극 SUSi 상의 벽전압이 약하게 되고, 데이터 전극 Dk 상의 벽전압도 기입 동작에 적합한 값으로 조정된다. 한편, 앞의 서브필드에서 기입 방전 및 유지 방전을 행하지 않은 방전 셀에 대해서는 방전하지 않아, 앞의 서브필드의 초기화 기간 종료시에서의 벽전하 상태가 그대로 유지된다. 이와 같이, 선택 초기화 서브필드의 초기화 동작은, 앞의 서브필드에서 유지 방전을 행한 방전 셀에 있어서 초기화 방전시키는 선택 초기화 동작이다.
기입 기간 및 유지 기간에 대해서는 전체 셀 초기화 서브필드의 기입 기간 및 유지 기간과 마찬가지이기 때문에 설명을 생략한다.
여기서, 초기화 기간의 이상 전하 소거부에서 주사 전극 SCN1~SCNn에 정의 전압 Vs(V)이 인가되는 시간과 부의 전압 Va(V)가 인가되는 시간 동안의 기간에, 데이터 전극 D1~Dm에 정의 전압 Vd(V)를 인가하는 이유에 대해서 설명한다. 방전 개시 전압이 크게 저하된 방전 셀은, 이상 벽전하 소거부에서 주사 전극 SCN1~SCNn에 인가되는 정의 전압 Vs(V)에 의해 방전을 일으킨다. 데이터 전극 D1~Dm에 정의 전압 Vd(V)가 인가되지 않는 경우는, 계속되는 주사 전극에 인가되는 부극성의 직사각형 파형 전압에 의해 소거 방전을 일으켜서 벽전하가 소거된다. 이와 같이, 방전 개시 전압이 크게 저하된 셀은, 주사 전극 상에 지나친 정의 벽전하가 축적되어 있지 않음에도 불구하고, 이상 벽전하 소거부에서 벽전하가 소거되어 버려, 정상적인 기입 동작을 할 수 없다.
따라서, 전체 셀 초기화 기간의 이상 전하 소거부에서 주사 전극 SCN1~SCNn에 정의 전압 Vs(V)이 인가되는 시간과 부의 전압 Va(V)이 인가되는 시간 동안의 기간에, 데이터 전극 D1 내지 Dm에 정의 전압 Vd(V)를 인가한다. 그에 따라, 방전 개시 전압이 크게 저하된 방전 셀의 벽전하를 조정하여, 이상 벽전하 소거부에서 벽전하가 소거되는 것을 방지하여, 정상적인 기입 동작을 할 수 있다.
또한, 본 실시형태에 있어서는, 전체 셀 초기화 동작을 행하는 서브필드는 1서브필드인 예를 나타냈지만, 본 발명은 이것에 한정되는 것은 아니다. 예컨대, 복수의 서브필드에서 전체 셀 초기화 동작을 행하게 하도록 하여, 복수의 전체 셀 초기화 기간 중 하나 이상의 전체 셀 초기화 기간에 이상 전하 소거부를 구비하도록 해도 좋다.
다음에, 본 발명의 제 1 실시형태에 있어서의 전체 셀 초기화 기간의 데이터 전극 구동 회로, 주사 전극 구동 회로 및 유지 전극 구동 회로의 제어의 일례를 도면을 이용하여 설명한다.
도 5는 본 발명의 제 1 실시형태에 있어서의 데이터 전극 구동 회로(52)의 회로도이다. 데이터 전극 구동 회로(52)는 전압 Vd를 발생하는 전원 VD, 스위칭 소자 Q1D1~Q1Dm 및 스위칭 소자 Q2D1~Q2Dm을 갖고 있다. 그리고, 스위칭 소자 Q1D1~Q1Dm을 통해서 각 데이터 전극(32)(D1~Dm)이 각각 독립적으로 전원 VD에 접속되어, 전압 Vd에 클램프된다. 또한, 스위칭 소자 Q2D1~Q2Dm을 통해서 각 데이터 전극(32)(D1~Dm)이 각각 독립적으로 접지되어, 0(V)에 클램프된다. 이렇게 해서 데이터 전극 구동 회로(52)는 데이터 전극(32)을 각각 독립적으로 구동하여, 데이터 전극(32)에 정의 기입 펄스 전압 Vd를 인가한다.
상기 데이터 전극 구동 회로(52)의 제어 신호 SD1~SDm은 타이밍 발생 회로(55) 및 화상 신호 처리 회로(51)에 의해 데이터 전극 구동 회로(52)에 타이밍 신호로서 주어진다.
다음에, 도 6은 본 발명의 제 1 실시형태에 있어서의 주사 전극 구동 회로(53)의 회로도이다. 주사 전극 구동 회로(53)는 유지 펄스를 발생하는 유지 펄스 발생 회로(100), 초기화 파형을 발생하는 초기화 파형 발생 회로(300), 주사 펄스를 발생하는 주사 펄스 발생 회로(400), 및 주사 전극(22)을 전압 Va에 클램프하 기 위한 스위칭 소자 Q15를 구비하고 있다.
유지 펄스 발생 회로(100)는 전력 회수부(110)와 클램프부(120)를 구비하고 있다. 전력 회수부(110)는 전력 회수용의 콘덴서 C10, 스위칭 소자 Q11, Q12, 역류 방지용의 다이오드 D11, D12, 및 공진용의 인덕터 L11, L12를 갖고 있다. 또한, 클램프부(120)는 스위칭 소자 Q13, Q14를 갖고 있다. 그리고, 전력 회수부(110) 및 클램프부(120)는 주사 펄스 발생 회로(400)를 통해서 주사 전극(22)에 접속되어 있다.
전력 회수부(110)는 플라즈마 디스플레이 패널의 패널 용량(도시하지 않음)과 인덕터 L11 또는 인덕터 L12를 LC 공진시켜서 유지 펄스 전압의 상승 및 하강을 형성한다. 유지 펄스 전압의 상승시에는, 전력 회수용의 콘덴서 C10에 축적되어 있는 전하를 스위칭 소자 Q11, 다이오드 D11 및 인덕터 L11을 통해서 전극간 용량 Cp로 이동시킨다. 유지 펄스의 하강시에는, 패널 용량에 축적된 전하를 인덕터 L12, 다이오드 D12 및 스위칭 소자 Q12를 통해서 전력 회수용의 콘덴서 C10으로 되돌린다. 이렇게 해서 주사 전극(22)으로 유지 펄스를 인가한다. 이와 같이, 전력 회수부(110)는 전원으로부터 전력을 공급하지 않고 LC 공진에 의해서 주사 전극(22)을 구동하기 때문에, 이상적으로는 소비 전력이 0으로 된다. 또한, 전력 회수용의 콘덴서 C10은 전극간 용량 Cp에 비해서 충분히 큰 용량을 가지고, 전력 회수부(110)의 전원으로서 동작하도록, 전원 VS의 전압 Vs의 절반인 약 Vs/2로 충전되어 있다.
클램프부(120)에서는, 스위칭 소자 Q13을 통해서 주사 전극(22)이 전원 VS에 접속되어, 주사 전극(22)이 전압 Vs에 클램프된다. 또한, 스위칭 소자 Q14를 통해서 주사 전극(22)이 접지되어, 0(V)에 클램프된다. 이렇게 해서 클램프부(120)는 주사 전극(22)을 구동한다. 따라서, 클램프부(120)에 의한 전압 인가시의 임피던스는 작아서, 강한 유지 방전에 의한 큰 방전 전류를 안정하게 흘릴 수 있다.
이렇게 해서 유지 펄스 발생 회로(100)는, 스위칭 소자 Q11, 스위칭 소자 Q12, 스위칭 소자 Q13 및 스위칭 소자 Q14를 제어함으로써 전력 회수부(110)와 클램프부(120)를 이용하여 주사 전극(22)에 유지 펄스를 인가한다. 또한, 이들 스위칭 소자는 MOS FET(금속 산화물 반도체 전계 효과 트랜지스터) 또는 IGBT(절연 게이트 바이폴라 트랜지스터) 등의 일반적으로 알려진 소자를 이용하여 구성할 수 있다.
초기화 파형 발생 회로(300)는 미러 적분 회로(310, 320)를 구비하고, 상술한 초기화 파형을 발생하고, 또한, 전체 셀 초기화 동작에 있어서의 초기화 전압을 제어한다. 미러 적분 회로(310)는 전계 효과 트랜지스터 FET1와 콘덴서 C1과 저항 R1을 갖고 있고, 전압 Vs에 전압 Vz를 중첩한 전압 Vr까지 램프 형상으로 완만하게 상승하는 상승 램프 파형 전압을 발생한다. 미러 적분 회로(320)는 전계 효과 트랜지스터 FET2와 콘덴서 C2와 저항 R2를 갖고, 소정의 초기화 전압 Va까지 램프 형상으로 완만하게 저하되는 하강 램프 파형 전압을 발생한다. 또한, 도 6에는, 미러 적분 회로(310) 및 미러 적분 회로(320)의 각각의 입력 단자를 단자 IN1 및 단자 IN2로서 나타내고 있다.
또한, 본 실시형태에서는, 초기화 파형 발생 회로(300)로서 실용적이고 비교 적 구성이 간단한 FET를 이용한 미러 적분 회로를 채용하고 있지만, 조금도 이러한 구성에 한정되는 것이 아니라, 상승 램프 파형 전압 및 하강 램프 파형 전압을 발생할 수 있는 회로이면 어떠한 회로이어도 좋다.
주사 펄스 발생 회로(400)는 스위칭 소자 S31, 스위칭 소자 S32 및 주사 IC(집적 회로)(401)를 구비하고, 메인 통전 라인(유지 펄스 발생 회로(100), 초기화 파형 발생 회로(300) 및 주사 펄스 발생 회로(400)가 공통하여 접속된 도면 중에 파선으로 표시한 통전 라인)에 인가된 전압과, 메인 통전 라인의 전압에 전압 Vscn을 중첩한 전압 중 어느 한쪽을 선택하여 주사 전극에 인가한다. 예컨대, 기입 기간에서는, 메인 통전 라인의 전압을 부의 전압 Va로 유지하고, 주사 IC(401)에 입력되는 부의 전압 Va와, 부의 전압 Va에 전압 Vscn을 중첩한 전압 Vc을 전환하여 출력함으로써, 상술한 부의 주사 펄스 전압을 발생시킨다.
또한, 주사 전극 구동 회로(53)는 논리적 연산을 행하는 앤드 게이트 AG와, 2개의 입력 단자에 입력되는 입력 신호의 대소를 비교하는 비교기 CP를 구비한다. 비교기 CP는 전압 Va에 전압 Vset2이 중첩된 전압 (Va+Vset2)과 메인 통전 라인의 전압을 비교하여, 메인 통전 라인의 전압쪽이 높은 경우에는 「0」을 출력하고, 그 이외에서는 「1」을 출력한다. 앤드 게이트 AG에는, 2개의 입력 신호, 즉 비교기 CP의 출력 신호 SL1(CEL1)과 전환 신호 SL2가 입력된다. 전환 신호 CEL2로서는, 예컨대, 타이밍 발생 회로(55)로부터 출력되는 타이밍 신호를 이용할 수 있다. 그리고, 앤드 게이트 AG는 어느 쪽의 입력 신호도 「1」인 경우에는 「1」을 출력하고, 그 이외의 경우에는 「0」을 출력한다. 앤드 게이트 AG의 출력은 주사 펄스 발생 회로(400)에 입력된다. 주사 펄스 발생 회로(400)는 앤드 게이트 AG의 출력이 「0」이면 메인 통전 라인의 전압을 출력하고, 앤드 게이트 AG의 출력이 「1」이면 메인 통전 라인의 전압에 전압 Vscn을 중첩한 전압을 출력한다.
다음에, 도 7은 본 발명의 제 1 실시형태에 있어서의 유지 전극 구동 회로(54)의 회로도이다. 유지 전극 구동 회로(54)는 유지 펄스를 발생하는 유지 펄스 발생 회로(200), 및 유지 전극(23)을 전압 Ve에 클램프하기 위한 스위칭 소자 Q25, Q26을 구비하고 있다.
유지 펄스 발생 회로(200)는 전력 회수부(210)와 클램프부(220)를 구비하고 있다. 전력 회수부(210)는 전력 회수용의 콘덴서 C20, 스위칭 소자 Q21, Q22, 역류 방지용의 다이오드 D21, D22 및 공진용의 인덕터 L21, L22를 갖고 있다. 또한, 클램프부(220)는 스위칭 소자 Q23, Q24를 갖고 있다. 그리고, 전력 회수부(210) 및 클램프부(220)는 유지 전극(23)에 접속되어 있다. 이들 스위칭 소자는 MOS FET 또는 IGBT 등의 일반적으로 알려진 소자를 이용하여 구성할 수 있다.
도 8은 본 실시형태에 있어서의 전체 셀 초기화 기간의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 전체 셀 초기화 기간을 전반부(제 1 기간), 후반부(제 2 기간) 및 이상 전하 소거부(제 3 기간)의 3개의 기간으로 나누어서 설명한다.
(전반부)
시각 t1에서 주사 전극 구동 회로(53)의 스위칭 소자 Q11을 온하면, 전력 회수용의 콘덴서 C10으로부터 스위칭 소자 Q11, 다이오드 D11 및 인덕터 L11을 통해서 주사 전극(22)으로 전류가 흐르기 시작하여, 주사 전극(22)의 전압이 상승하기 시작한다. 그리고, 시각 t2에서 주사 전극 구동 회로(53)의 스위칭 소자 Q13을 온으로 한다. 그렇게 하면, 주사 전극(22)은 스위칭 소자 Q13을 통해서 전원 VS에 접속되기 때문에, 주사 전극(22)은 전압 Vs에 클램프된다.
시각 t3에서 데이터 전극 구동 회로(52)의 스위칭 소자 Q1D1~Q1Dm 및 스위칭 소자 Q2D1~Q2Dm의 제어 신호 SD1~SDm을 Lo(로우 레벨)로 한다. 스위칭 소자 Q1D1~Q1Dm은 온되고, 스위칭 소자 Q2D1~Q2Dm은 오프되어, 데이터 전극(32)의 전압이 전압 Vd에 클램프된다. 스위칭 소자 Q1D1~Q1Dm은 제어 신호가 Lo일 때에 온하는 소자로 구성되어 있다.
시각 t4에서 미러 적분 회로(310)의 입력 단자 IN1의 전위를 「하이 레벨」로 한다. 구체적으로는 입력 단자 IN1에, 예컨대 전압 15(V)를 인가한다. 그렇게 하면, 저항 R1로부터 콘덴서 C1을 향해서 일정한 전류가 흘러서, 트랜지스터 FET1의 소스 전압이 램프 형상으로 상승하고, 콘덴서 C31을 통해서 전압 Vs에 중첩된다. 주사 전극 구동 회로(53)의 출력 전압도 램프 형상으로 상승하기 시작한다. 그리고, 이 전압 상승은 출력 전압이 Vr로 상승할 때까지 계속한다. 출력 전압이 Vr까지 상승하면, 입력 단자 IN1의 전위가 「하이 레벨」인 동안에 출력 전압은 Vr로 고정된다. 이렇게 해서 전압 Vs로부터, 방전 개시 전압을 초과하는 전압 Vr을 향해서 완만하게 상승하는 상승 램프 파형 전압을 주사 전극(22)에 인가한다.
(후반부)
시각 t5에서 입력 단자 IN1의 전위를 「로우 레벨」로 하면, 주사 전극(22)의 전압이 전압 Vs까지 저하된다. 시각 t6에서 데이터 전극 구동 회로(52)의 스위칭 소자 Q1D1~Q1Dm 및 스위칭 소자 Q2D1~Q2Dm의 제어 신호 SD1~SDm을 Hi(하이 레벨)로 한다. 스위칭 소자 Q1D1~Q1Dm은 오프되고, 스위칭 소자 Q2D1~Q2Dm은 온되어, 데이터 전극(32)의 전압이 전압 0(V)에 클램프된다.
시각 t7에서 유지 전극 구동 회로(54)의 스위칭 소자 Q25, Q26을 온하면, 유지 전극(22)의 전압이 Ve1까지 상승한다. 스위칭 소자 Q22, 스위칭 소자 Q24는 시각 t7의 직전에 오프되어 있다.
시각 t8에서 미러 적분 회로(320)의 입력 단자 IN2의 전위를 「하이 레벨」로 한다. 구체적으로는 입력 단자 IN2에, 예컨대 전압 15(V)를 인가한다. 그렇게 하면, 저항 R2로부터 콘덴서 C2를 향해서 일정한 전류가 흘러서, 트랜지스터 FET2의 드레인 전압이 램프 형상으로 하강하고, 주사 전극 구동 회로(53)의 출력 전압도 램프 형상으로 하강하기 시작한다. 시각 t8의 직전에 스위칭 소자 Q11, Q13은 오프되어 있다.
이때, 비교기 CP에서는, 이 하강 램프 파형 전압(메인 통전 라인의 전압)과, 전압 Va에 전압 Vset2이 가해진 전압 (Va+Vset2)이 비교되고 있고, 비교기 CP로부터의 출력 신호 SL1은, 하강 램프 파형 전압이 전압 (Va+Vset2) 이하로 된 시각 t9 에 있어서 「0」으로부터 「1」로 전환한다. 그리고, 이때 전환 신호 SL2는 「1」이기 때문에, 앤드 게이트 AG의 입력은 모두 「1」로 되어, 앤드 게이트 AG로부터는 「1」이 출력된다. 이에 따라, 주사 펄스 발생 회로(400)로부터는, 이 하강 램프 파형 전압에 전압 Vscn이 중첩된 전압 Vc가 출력된다.
이와 같이, 하강 램프 파형 전압에 있어서의 최저 전압을 (Va+Vset2)로 할 수 있다.
(이상 전하 소거부)
시각 t10에서 스위칭 소자 Q14를 온하면, 주사 전극(22)의 전압이 0(V)까지 저하된다.
시각 t11에서 유지 전극 구동 회로(54)의 스위칭 소자 Q22를 온한다. 그렇게 하면, 유지 전극(23)으로부터 인덕터 L22, 다이오드 D22 및 스위칭 소자 Q22를 통해서 콘덴서 C20에 전류가 흐르기 시작하여, 유지 전극(23)의 전압이 내려가기 시작한다.
시각 t12에서 스위칭 소자 Q24를 온으로 한다. 그렇게 하면, 유지 전극(23)은 스위칭 소자 Q24를 통해서 접지되기 때문에, 유지 전극(23)의 전압은 0(V)에 클램프된다. 또한, 시각 t12에서 스위칭 소자 Q24를 온하는 타이밍에서 주사 전극 구동 회로(53)의 스위칭 소자 Q11을 온한다. 그렇게 하면, 전력 회수용의 콘덴서 C10으로부터 스위칭 소자 Q11, 다이오드 D11 및 인덕터 L11을 통해서 주사 전극(22)으로 전류가 흐르기 시작하여, 주사 전극(22)의 전압이 상승하기 시작한다.
시각 t13에서 주사 전극 구동 회로(53)의 스위칭 소자 Q13을 온으로 한다. 그렇게 하면, 주사 전극(22)은 스위칭 소자 Q13을 통해서 전원 VS에 접속되기 때문에, 주사 전극(22)은 전압 Vs에 클램프된다.
시각 t14에서 주사 전극 구동 회로(53)의 스위칭 소자 Q12를 온한다. 그렇게 하면, 주사 전극(22)으로부터 인덕터 L12, 다이오드 D12 및 스위칭 소자 Q12를 통해서 콘덴서 C10에 전류가 흐르기 시작하여, 주사 전극(22)의 전압이 내려가기 시작한다.
시각 t15에서 스위칭 소자 Q14를 온으로 한다. 그렇게 하면, 주사 전극(22)은 스위칭 소자 Q14를 통해서 접지되기 때문에, 주사 전극(22)의 전압은 0(V)에 클램프된다.
시각 t16에서 데이터 전극 구동 회로(52)의 스위칭 소자 Q1D1~Q1Dm 및 스위칭 소자 Q2D1~Q2Dm의 제어 신호 SD1~SDm을 Lo로 한다. 스위칭 소자 Q1D1~Q1Dm은 온되고, 스위칭 소자 Q2D1~Q2Dm은 온되어, 데이터 전극(32)의 전압이 전압 Vd에 클램프된다.
시각 t17에서 데이터 전극 구동 회로(52)의 스위칭 소자 Q1D1~Q1Dm 및 스위칭 소자 Q2D1~Q2Dm의 제어 신호 SD1~SDm을 Hi로 한다. 스위칭 소자 Q1D1~Q1Dm은 오프되고, 스위칭 소자 Q2D1~Q2Dm은 온되어, 데이터 전극(32)의 전압이 전압 0(V)에 클램프된다.
시각 t18에서 주사 전극 구동 회로(53)의 미러 적분 회로(320)의 입력 단자 IN2의 전위를 「하이 레벨」로 하여, 스위칭 소자 Q15를 온한다. 그렇게 하면 주 사 전극(22)의 전압은 전압 Va에 클램프된다. 시각 t18의 직전에 스위칭 소자 Q12, Q14는 오프되어 있다.
시각 t19에서 주사 전극 구동 회로(53)의 앤드 게이트 AG의 전환 신호 SL2를 「1」로 한다. 비교기 CP에서는, 메인 통전 라인의 전압과, 전압 Va에 전압 Vset2가 가해진 전압 (Va+Vset2)가 비교되고 있지만, 메인 통전 라인의 전압은 전압 Va이고, 전압 (Va+Vset2) 이하이기 때문에, 비교기 CP로부터의 출력 신호 SL1은 「1」이다. 이에 따라, 주사 펄스 발생 회로(400)로부터는, 메인 통전 라인의 전압에 전압 Vscn이 중첩된 전압 Vc가 출력되어, 주사 전극(22)의 전압이 Vc로 된다.
시각 t20에서 주사 전극 구동 회로(53)의 스위칭 소자 Q14를 온한다. 그렇게 하면 주사 전극(22)은 전압 0(V)에 클램프된다. 시각 t20의 직전에 스위칭 소자 Q15를 오프로 하고, 앤드 게이트 AG의 전환 신호 SL2를 「0」로 하여, 미러 적분 회로(320)의 입력단자 IN2의 전위를 「로우 레벨」로 하고 있다.
이와 같이, 본 실시형태에서는, 데이터 전극 구동 회로가 도 5에 도시되는 회로 구성을 갖고, 주사 전극 구동 회로(53)가 도 6에 도시되는 회로 구성을 갖고, 유지 전극 구동 회로가 도 7에 도시되는 회로 구성을 갖고서, 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)를 도 8의 타이밍 차트에 나타내어지는 타이밍으로 구동한다. 그에 따라, 본 실시형태의 전체 셀 초기화 기간의 데이터 전극 D1~Dm, 주사 전극(22) 및 유지 전극(23)에 인가하는 구동 파형을 실현할 수 있다. 특히 전체 셀 초기화 기간의 이상 전하 소거부에서, 주사 전극에 인가하는 정극성의 펄스 전압과 부극성의 펄스 전압 사이에, 데이터 전극에 정극성의 펄스 전압을 인가한다. 그에 따라, 후속하는 기입 기간에 있어서 정상적인 기입 방전을 실시하여, 우수한 품질의 화상을 표시할 수 있다.
(2) 제 2 실시형태
다음에, 본 발명의 제 2 실시형태에 있어서의 플라즈마 디스플레이 장치를 설명한다. 본 실시예의 플라즈마 디스플레이 장치의 구성도는 제 1 실시형태와 마찬가지이다. 본 실시형태가 제 1 실시형태와 상이한 것은, 초기화 기간의 이상 전하 소거부에 인가하는 구동 파형이다. 도 9는 본 실시형태에 있어서의 패널의 각 전극에 인가하는 구동 파형도이며, 전체 셀 초기화 서브필드 및 선택 초기화 서브필드의 구동 파형을 나타낸다. 또한, 도 9에는, 제 1 SF를 전체 셀 초기화 서브필드로 하고, 제 2 SF를 선택 초기화 서브필드로서 구비하는 구동 파형을 나타내고 있다.
먼저, 전체 셀 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다. 전체 셀 초기화 기간을 이하와 같이, 전반부(제 1 기간), 후반부(제 2 기간) 및 이상 전하 소거부(제 3 기간)의 기간으로 나누어서 설명하지만, 전체 셀 초기화 기간의 전반부 및 후반부는 제 1 실시형태와 마찬가지이기 때문에, 상세한 설명은 생략한다. 프라이밍이 부족한 경우 등에 의해 방전 지연이 커지면, 전체 셀 초기화 기간의 전반부 및 후반부에서 주사 전극 SCN1~SCNn 상에 지나친 정의 벽전하가 축적된다.
초기화 기간의 이상 전하 소거부에서는, 다시 유지 전극 SUS1~SUSn을 0(V)로 되돌린다. 그리고, 주사 전극 SCN1~SCNn에는 방전 개시 전압에 이르지 못하는 정의 전압 Vs(V)를 5~20㎲ 동안 인가한 후, 데이터 전극 D1~Dm에 100ns~1㎲ 시간의 제 1 정의 전압 Vd(V)를 인가하고, 100ns~1㎲의 간격을 두고서 데이터 전극 D1~Dm에 100ns~1㎲의 시간의 제 2 정의 전압 Vd(V)를 인가한다. 이때, 데이터 전극 D1~Dm에 인가하는 제 1 정의 전압 Vd(V)의 인가 시간을, 데이터 전극 D1~Dm에 인가하는 제 2 정의 전압 Vd(V)의 인가 시간보다 짧게 한다.
그 후, 주사 전극 SCN1~SCNn에 5㎲ 이하의 짧은 시간 부의 전압 Va(V)를 인가한다. 이 동안에, 안정한 초기화 방전을 행한 방전 셀 중 방전 개시 전압이 저하되지 않은 방전 셀에 있어서는 방전은 발생하지 않아, 벽전압도 초기화 기간 후반부의 상태를 유지한다. 그러나, 주사 전극 SCNi 상에 정의 이상한 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀에서는, 주사 전극 SCN1~SCNn에 전압 Vs(V)를 인가하면, 방전 개시 전압을 초과하기 때문에 강한 방전이 발생하여, 주사 전극 SCNi 상의 벽전압이 반전한다.
방전 개시 전압이 크게 저하되어 있는 방전 셀에 데이터 전극 D1~Dm에 제 1 정의 전압 Vd(V)를 인가한다. 빨강, 초록 및 파랑의 각 색의 방전 셀의 방전 지연이 크게 틀리지 않으면, 데이터 전극 D1~Dm에 인가하는 제 1 정의 전압 Vd(V)로 빨강, 초록 및 파랑의 방전 셀에서 방전을 일으켜서, 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 벽전하를 조정할 수 있다. 그러나, 빨강, 초록 및 파랑의 각 색의 방전 셀의 방전 지연이 크게 틀린 경우에, 방전 지연이 큰 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하지 않는 경우가 있 다. 예컨대 초록의 방전 셀의 방전 지연이 작고, 빨강 및 파랑의 방전 셀의 방전 지연이 큰 경우, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)의 인가 시간을, 방전 지연이 작은 초록의 방전 셀의 특성에 맞춰서 결정한다.
방전 지연이 작은 초록의 방전 셀의 특성에 맞추기 때문에, 제 1 정의 전압 Vd(V)의 인가 시간은 약 150ns로 매우 짧게 설정된다. 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)를 방전 지연이 작은 초록의 방전 셀의 특성에 맞출 필요성에 대해서 설명한다. 제 1 정의 전압 Vd(V)의 인가 시간이 지나치게 길면, 예컨대 약 400ns이면, 방전 지연이 작은 초록의 방전 셀에서는, 소거 방전을 도중에 종료시킬 수 없어, 벽전하가 소거되어 버린다. 그 때문에, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)에 관해서는, 방전 지연이 작은 초록의 방전 셀의 특성에 맞춰서, 인가 시간을 매우 짧게 설정한다.
방전 지연이 큰 파랑 및 빨강의 방전 셀은, 인가 시간이 짧은 제 1 정의 전압 Vd(V)로는 방전하지 않는 일이 있다. 그래서, 다음에 데이터 전극 D1~Dm에 제 2 정의 전압 Vd(V)을 인가한다. 제 2 정의 전압 Vd(V)의 인가 시간은, 방전 지연이 큰 빨강 및 파랑의 방전 셀의 특성에 맞춰서 결정된다. 방전 지연이 크기 때문에, 데이터 전극 D1~Dm에 인가되는 인가 시간이 짧은 제 1 정의 전압 Vd(V)로 방전하지 않는 파랑 및 빨강의 방전 셀은, 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)로 방전을 일으킨다. 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)의 인가 시간은 약 400ns이다.
방전 지연이 작은 초록의 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정 의 전압 Vd(V)로 방전하기 때문에, 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)로는 방전하지 않는다. 이렇게 하여, 방전 지연이 작은 초록의 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하고, 방전 지연이 큰 빨강 및 파랑의 방전 셀 중, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하지 않는 방전 셀은, 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)로 방전한다. 이들 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 조정되고 있다. 방전 개시 전압이 저하된 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V) 및 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 중 어느 하나의 전압으로 방전하고, 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로는 방전하지 않는다. 방전 개시 전압이 저하된 방전 셀은, 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전하지 않기 때문에, 벽전하의 소거가 방지되고 있다.
이상한 벽전하가 축적되어 있는 방전 셀은, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V), 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 및 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V) 중 어느 하나의 전압에 의해 방전한다. 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V) 또는 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)로 방전이 발생한 경우, 그 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 되지만, 이상하게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극 SCN1~SCNn에 인가되는 부의 펄스 전압 Va(V)로 소거 방전이 발생한 방전 셀은, 방전 셀 내부의 벽전하가 소거된다. 이상한 벽 전하가 축적되어 있는 방전 셀에 대해서는, 벽전하의 축적량이 크고, 방전 지연이 작을수록, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전할 확률이 높아진다.
데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하지 않은 방전 셀은, 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 또는 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전한다. 이와 같이, 이상한 벽전하가 축적되어 있는 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V), 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 및 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V) 중 어느 하나의 전압으로 방전을 일으켜서, 이상하게 벽전하를 축적하고 있는 상태를 해소할 수 있다.
계속되는 기입 기간, 유지 기간 및 선택 초기화 서브필드에 대해서는 제 1 실시형태와 마찬가지이기 때문에 생략한다.
이와 같이, 전체 셀 초기화 기간의 이상 전하 소거부에서 주사 전극 SCN1~SCNn에 정의 전압 Vs(V)이 인가되는 시간과 부의 전압 Va(V)이 인가되는 시간 동안의 기간에, 데이터 전극 D1~Dm에 제 1 정의 전압 Vd(V) 및 제 2 정의 전압 Vd(V)를 인가한다. 그에 따라, 빨강, 초록 및 파랑의 각 색의 방전 셀의 방전 지연 등의 특성이 틀린 경우에 있어서도, 방전 개시 전압이 크게 저하된 방전 셀의 벽전하를 조정하고, 이상 벽전하 소거부에서 벽전하가 소거되는 것을 방지하여, 정상적인 기입 동작을 할 수 있다.
또한, 본 실시형태에 있어서는, 전체 셀 초기화 동작을 행하는 서브필드는 1 서브필드인 예를 나타냈지만, 본 발명은 이것에 한정되는 것은 아니다. 예컨대, 복수의 서브필드에서 전체 셀 초기화 동작을 행하게 하도록 하고, 복수의 전체 셀 초기화 기간 중 하나 이상의 전체 셀 초기화 기간에 이상 전하 소거부를 구비하도록 해도 좋다.
다음에, 본 실시형태에 있어서의 전체 셀 초기화 기간의 데이터 전극 구동 회로, 주사 전극 구동 회로 및 유지 전극 구동 회로의 제어의 일례를 도면을 이용하여 설명한다. 본 실시형태에 이용하는 데이터 전극 구동 회로, 주사 전극 구동 회로 및 유지 전극 구동 회로는 제 1 실시형태와 마찬가지이고, 도 10은 제 2 실시형태에 있어서의 전체 셀 초기화 기간의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 또한, 시각 t1로부터 시각 t17까지에 대해서는 제 1 실시형태와 마찬가지이기 때문에, 설명은 생략한다.
시각 t17의 다음의 시각 t100에서, 데이터 전극 구동 회로(52)의 스위칭 소자 Q1D1~Q1Dm 및 스위칭 소자 Q2D1~Q2Dm의 제어 신호 SD1~SDm을 Lo로 한다. 스위칭 소자 Q1D1~Q1Dm은 온되고, 스위칭 소자 Q2D1~Q2Dm은 오프되어, 데이터 전극(32)의 전압이 전압 Vd에 클램프된다.
시각 t200에서 데이터 전극 구동 회로(52)의 스위칭 소자 Q1D1~Q1Dm 및 스위칭 소자 Q2D1~Q2Dm의 제어 신호 SD1~SDm을 Hi로 한다. 스위칭 소자 Q1D1~Q1Dm은 오프되고, 스위칭 소자 Q2D1~Q2Dm은 온되어, 데이터 전극(32)의 전압이 전압 0(V)에 클램프된다.
시각 t18로부터 시각 t20까지에 대해서는 본 발명의 제 1 실시형태와 마찬가지이기 때문에, 설명은 생략한다.
이와 같이, 본 실시형태에서는, 데이터 전극 구동 회로가 도 5에 도시되는 회로 구성을 갖고, 주사 전극 구동 회로(53)가 도 6에 도시되는 회로 구성을 갖고, 유지 전극 구동 회로가 도 7에 도시되는 회로 구성을 갖고, 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)를 도 10의 타이밍 차트에 도시되는 타이밍으로 구동한다. 그에 따라, 본 실시형태의 전체 셀 초기화 기간의 데이터 전극 D1~Dm, 주사 전극(22) 및 유지 전극(23)에 인가하는 구동 파형을 실현할 수 있다.
특히 전체 셀 초기화 기간의 이상 전하 소거부에서, 주사 전극에 인가하는 정극성의 펄스 전압과 부극성의 펄스 전압 사이에, 데이터 전극에 정극성의 펄스 전압을 2회 인가한다. 그에 따라, 방전 지연이 상이한 방전 셀이 있는 경우에도, 후속하는 기입 기간에 있어서 정상적인 기입 방전을 실시하여, 우수한 품질의 화상을 표시할 수 있다.
(3) 제 3 실시형태
본 발명의 제 3의 실시형태에 대해서 설명한다. 본 실시형태에서의 플라즈마 디스플레이 장치의 구성도는 제 1 실시형태와 마찬가지이다. 본 실시형태가 제 1 실시형태와 상이한 것은, 이상 전하 소거부를 전체 셀 초기화 기간이 아니라 선택 초기화 기간에 구비한 점이다. 도 11은 본 실시형태에 있어서의 패널의 각 전 극에 인가하는 구동 파형도이며, 전체 셀 초기화 서브필드 및 선택 초기화 서브필드의 구동 파형도를 나타낸다. 도 11은 제 1 SF를 전체 셀 초기화 서브필드로 하고, 제 2 SF를 선택 초기화 서브필드로서 구비하는 구동 파형을 나타내고 있다.
먼저, 전체 셀 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다. 전체 셀 초기화 기간의 전반부 및 후반부는 제 1 실시형태와 마찬가지이기 때문에, 상세한 설명은 생략한다. 프라이밍이 부족한 경우 등에 의해 방전 지연이 커지면, 전체 셀 초기화 기간의 전반부 및 후반부에서 주사 전극 SCN1~SCNn 상에 지나친 정의 벽전하가 축적된다. 또한, 기입 기간 및 유지 기간에 대해서도 제 1 실시형태와 마찬가지이기 때문에, 여기서는 설명은 생략한다.
계속해서 선택 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다. 선택 초기화 기간을 이하와 같이, 전반부(제 1 기간) 및 이상 전하 소거부(제 2 기간)의 2개의 기간으로 나누어서 설명한다.
먼저 초기화 기간의 전반부에서는, 유지 전극 SUS1~SUSn을 Ve1(V)로 유지하고, 데이터 전극 D1~Dm을 0(V)로 유지하고, 주사 전극 SCN1~SCNn에 전압 Vq(V)로부터 전압 Va(V)를 향해서 완만하게 하강하는 하강 경사 파형 전압을 인가한다. 그렇게 하면 앞의 서브필드의 유지 기간에서 유지 방전을 행한 방전 셀에서는, 미약한 초기화 방전이 발생하여, 주사 전극 SCNi 상 및 유지 전극 SUSi 상의 벽전압이 약하게 되고, 데이터 전극 Dk 상의 벽전압도 기입 동작에 적합한 값으로 조정된다. 한편, 앞의 서브필드에서 기입 방전 및 유지 방전을 행하지 않은 방전 셀에 대해서는 방전하지 않아, 앞의 서브필드의 초기화 기간 종료시에서의 벽전하 상태가 그대 로 유지된다. 이와 같이, 선택 초기화 서브필드의 초기화 동작은, 앞의 서브필드에서 유지 방전을 행한 방전 셀에 있어서 초기화 방전시키는 선택 초기화 동작이다.
초기화 기간의 이상 전하 소거부에서는, 다시 유지 전극 SUS1~SUSn을 0(V)로 되돌린다. 그리고, 주사 전극 SCN1~SCNn에는 방전 개시 전압에 이르지 못한 정의 전압 Vs(V)를 5~20㎲ 동안 인가한 후, 데이터 전극 D1~Dm에 100ns~1㎲ 시간의 정의 전압 Vd(V)를 인가하고, 그 후, 주사 전극 SCN1~SCNn에 5㎲ 이하의 짧은 시간 부의 전압 Va(V)를 인가한다. 이 동안에, 안정한 초기화 방전을 행한 방전 셀 중 방전 개시 전압이 저하되지 않은 방전 셀에 있어서는 방전은 발생하지 않아, 벽전압도 초기화 기간 전반부의 상태를 유지한다. 그러나, 주사 전극 SCNi 상에 정의 이상한 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀에서는, 주사 전극 SCN1~SCNn에 전압 Vs(V)를 인가하면, 방전 개시 전압을 초과하기 때문에, 강한 방전이 발생하여 주사 전극 SCNi 상의 벽전압이 반전한다.
이상한 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀 중, 방전 개시 전압이 저하되어 있는 방전 셀에서는, 데이터 전극 D1~Dm에 정의 전압 Vd(V)를 인가하면, 방전이 발생한다. 이 방전은, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)는 매우 짧은 시간만 인가되기 때문에, 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 된다. 이 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 조정되어 있다. 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전한 방전 셀은, 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로는 방전하지 않는다.
이상한 벽전하가 축적되어 있는 방전 셀은, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V) 또는 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전한다. 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전이 발생한 경우, 그 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 되지만, 이상하게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극 SCN1~SCNn에 인가되는 부의 펄스 전압 Va(V)로 소거 방전이 발생한 방전 셀에서는, 방전 셀 내부의 벽전하가 소거된다. 이상한 벽전하가 축적되어 있는 방전 셀에 대해서는, 벽전하의 축적량이 크고, 방전 지연이 작을수록, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전할 확률이 높아진다.
데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V)로 방전하지 않은 방전 셀은, 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전한다. 이와 같이, 이상한 벽전하가 축적되어 있는 방전 셀은, 데이터 전극 D1~Dm에 인가되는 정의 전압 Vd(V) 또는 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V) 중 어느 한쪽의 전압으로 방전을 일으켜서, 이상하게 벽전하가 축적되어 있는 상태를 해소할 수 있다.
기입 기간 및 유지 기간에 대해서는 전체 셀 초기화 서브필드의 기입 기간 및 유지 기간과 마찬가지이기 때문에 설명을 생략한다.
이와 같이, 선택 초기화 기간의 이상 전하 소거부에서 주사 전극 SCN1~SCNn에 정의 전압 Vs(V)가 인가되는 시간과 부의 전압 Va(V)가 인가되는 시간 동안의 기간에, 데이터 전극 D1~Dm에 정의 전압 Vd(V)를 인가한다. 그에 따라, 방전 개시 전압이 크게 저하된 방전 셀의 벽전하를 조정하여, 이상 벽전하 소거부에서 벽전하가 소거되는 것을 방지하여, 정상적인 기입 동작을 할 수 있도록 하고 있다.
또한, 본 실시형태에 있어서는, 선택 초기화 동작을 행하는 서브필드는 2서브필드인 예를 나타냈지만, 본 발명은 이것에 한정되는 것은 아니다. 예컨대, 복수의 서브필드에서 선택 초기화 동작을 행하게 하도록 하고, 복수의 선택 초기화 기간 중 하나 이상의 선택 초기화 기간에 이상 전하 소거부를 구비하도록 해도 좋다.
다음에, 본 실시형태에 있어서의 선택 초기화 기간의 데이터 전극 구동 회로, 주사 전극 구동 회로 및 유지 전극 구동 회로의 제어의 일례를 도면을 이용하여 설명한다. 본 발명의 제 3 실시형태에 이용하는 데이터 전극 구동 회로, 주사 전극 구동 회로 및 유지 전극 구동 회로는 제 1 실시형태와 마찬가지이다.
도 12는 본 발명의 제 3 실시형태에 있어서의 선택 초기화 기간의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 시각 t8~t20은, 본 발명의 제 1 실시형태와 마찬가지이기 때문에, 상세한 설명은 생략한다.
즉, 본 발명의 제 1 실시형태에서 도 8에 나타낸 전체 셀 초기화 기간의 구동 타이밍 차트의 시각 t8로부터 시각 t20까지의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)에 있어서의 동작이 본 실시형태에 있어서의 선택 초기화 기간의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)에 있어서의 동작과 마찬가지로 되어 있다.
이와 같이, 본 실시형태에서는, 데이터 전극 구동 회로가 도 5에 도시되는 회로 구성을 갖고, 주사 전극 구동 회로(53)가 도 6에 도시되는 회로 구성을 갖고, 유지 전극 구동 회로가 도 7에 도시되는 회로 구성을 갖고, 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)를 도 12의 타이밍 차트에 도시되는 타이밍으로 구동한다. 그에 따라, 본 실시형태의 선택 초기화 기간의 데이터 전극 D1~Dm, 주사 전극(22) 및 유지 전극(23)에 인가하는 구동 파형을 실현할 수 있다. 특히 선택 초기화 기간의 이상 전하 소거부에 있어서, 주사 전극에 인가하는 정극성의 펄스 전압과 부극성의 펄스 전압 사이에, 데이터 전극에 정극성의 펄스 전압을 인가한다. 그에 따라, 후속하는 기입 기간에 있어서 정상적인 기입 방전을 실시하여, 우수한 품질의 화상을 표시할 수 있다.
(4) 제 4 실시형태
본 발명의 제 4 실시형태에 대해서 설명한다. 본 실시형태의 플라즈마 디스플레이 장치의 구성도는 제 2 실시형태와 마찬가지이다. 본 실시형태가 제 2 실시형태와 상이한 것은, 이상 전하 소거부를 전체 셀 초기화 기간이 아니라 선택 초기화 기간에 구비한 점이다. 도 13은 본 발명의 제 4 실시형태에 있어서의 패널의 각 전극에 인가하는 구동 파형도이고, 전체 셀 초기화 서브필드 및 선택 초기화 서브필드의 구동 파형을 나타낸다. 도 13은 제 1 SF를 전체 셀 초기화 서브필드로 하고, 제 2 SF를 선택 초기화 서브필드로서 구비하는 구동 파형도를 예로서 나타내고 있다.
먼저, 전체 셀 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다.
전체 셀 초기화 기간의 전반부 및 후반부는 제 1 실시형태와 마찬가지이기 때문에, 상세한 설명은 생략한다. 프라이밍이 부족한 경우 등에 의해 방전 지연이 커지면, 전체 셀 초기화 기간의 전반부 및 후반부에서 주사 전극 SCN1~SCNn 상에 지나친 정의 벽전하가 축적된다. 또한, 기입 기간 및 유지 기간에 대해서는 제 1 실시형태와 마찬가지이기 때문에, 설명은 생략한다.
계속해서 선택 초기화 서브필드의 구동 파형과 그 동작에 대해서 설명한다. 선택 초기화 기간을 이하와 같이, 전반부(제 1 기간)와 이상 전하 소거부(제 2 기간)의 2개의 기간으로 나누어서 설명한다.
초기화 기간의 전반부에서는, 유지 전극 SUS1~SUSn을 Ve1(V)로 유지하고, 데이터 전극 D1~Dm을 0(V)로 유지하고, 주사 전극 SCN1~SCNn에 Vq(V)로부터 Va(V)를 향해서 완만하게 하강하는 하강 경사 파형 전압을 인가한다. 그렇게 하면 앞의 서브필드의 유지 기간에서 유지 방전을 행한 방전 셀에서는, 미약한 초기화 방전이 발생하여, 주사 전극 SCNi 상 및 유지 전극 SUSi 상의 벽전압이 약하게 되고, 데이터 전극 Dk 상의 벽전압도 기입 동작에 적합한 값으로 조정된다. 한편, 앞의 서브필드로 기입 방전 및 유지 방전을 행하지 않은 방전 셀에 대해서는 방전하지 않아, 앞의 서브필드의 초기화 기간 종료시에서의 벽전하 상태가 그대로 유지된다. 이와 같이, 선택 초기화 서브필드의 초기화 동작은, 앞의 서브필드에서 유지 방전을 행한 방전 셀에 있어서 초기화 방전시키는 선택 초기화 동작이다.
초기화 기간의 이상 전하 소거부에서는, 다시 유지 전극 SUS1~SUSn을 0(V)로 되돌린다. 그리고, 주사 전극 SCN1~SCNn에는 방전 개시 전압에 이르지 못한 정의 전압 Vs(V)를 5~20㎲ 동안 인가한 후, 데이터 전극 D1~Dm에 100n~1㎲ 시간의 제 1 정의 전압 Vd(V)을 인가하고, 100ns~1㎲의 간격을 두고서 데이터 전극 D1~Dm에 100ns~1㎲ 시간의 제 2 정의 전압 Vd(V)을 인가한다. 이때, 데이터 전극 D1~Dm에 인가하는 제 1 정의 전압 Vd(V)의 인가 시간을, 데이터 전극 D1~Dm에 인가하는 제 2 정의 전압 Vd(V)의 인가 시간보다 짧게 한다. 그 후, 주사 전극 SCN1~SCNn에 5㎲ 이하의 짧은 시간 부의 전압 Va(V)를 인가한다. 이 동안에, 안정한 초기화 방전을 행한 방전 셀 중 방전 개시 전압이 저하되지 않은 방전 셀에 있어서는 방전은 발생하지 않아, 벽전압도 초기화 기간 전반부의 상태를 유지한다. 그러나, 주사 전극 SCNi 상에 정의 이상한 벽전하가 축적되어 있는 방전 셀 및 방전 개시 전압이 저하되어 있는 방전 셀에서는, 주사 전극 SCN1~SCNn에 전압 Vs(V)를 인가하면, 방전 셀의 전압이 방전 개시 전압을 초과하기 때문에, 강한 방전이 발생하여 주사 전극 SCNi 상의 벽전압이 반전한다.
방전 개시 전압이 크게 저하되어 있는 방전 셀에 있어서의 데이터 전극 D1~Dm에 제 1 정의 전압 Vd(V)를 인가한다. 빨강, 초록 및 파랑의 각 색의 방전 셀의 방전 지연이 크게 틀리지 않으면, 데이터 전극 D1~Dm에 인가하는 제 1 정의 전압 Vd(V)로 빨강, 초록 및 파랑의 방전 셀에서 방전을 일으켜서, 기입 기간에 있어서 정상적으로 기입 동작을 할 수 있도록 벽전하를 조정할 수 있다. 그러나, 방전 셀의 빨강, 초록 및 파랑의 각 색의 방전 지연이 크게 틀린 경우에, 방전 지연이 큰 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하지 않는 경우가 있다. 예컨대, 초록의 방전 셀의 방전 지연이 작고, 빨강 및 파랑의 방전 셀의 방전 지연이 큰 경우, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)의 인가 시간을, 방전 지연이 작은 초록의 방전 셀의 특성에 맞춰서 결정한다.
방전 지연이 작은 초록의 방전 셀의 특성에 맞추기 때문에, 제 1 정의 전압 Vd(V)의 인가 시간은 약 150ns로 매우 짧게 설정된다. 방전 지연이 큰 파랑 및 빨강의 방전 셀은, 인가 시간이 짧은 제 1 정의 전압 Vd(V)로는 방전하지 않는 일이 있다. 그래서, 다음에 데이터 전극 D1~Dm에 제 2 정의 전압 Vd(V)를 인가한다. 제 2 정의 전압 Vd(V)의 인가 시간은, 방전 지연이 큰 빨강 및 파랑의 방전 셀의 특성에 맞춰서 결정된다. 방전 지연이 크기 때문에, 인가 시간이 짧은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하지 않은 파랑 및 빨강의 방전 셀은, 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)으로 방전을 일으킨다. 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)의 인가 시간은 약 400ns이다.
방전 지연이 작은 초록의 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하기 때문에, 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)로는 방전하지 않는다. 이렇게 하여, 방전 지연이 작은 초록의 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하고, 방전 지연이 큰 빨강 및 파랑의 방전 셀 중 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하지 않은 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)로 방전한다. 이들 방전에 의해서, 방전 셀 내의 벽전하는 기입 기간에 있어서 정상 적으로 기입 동작을 할 수 있도록 조정되어 있다.
방전 개시 전압이 저하된 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V) 및 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 중 어느 한쪽의 전압으로 방전하고, 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로는 방전하지 않는다. 방전 개시 전압이 저하된 방전 셀은, 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전하지 않기 때문에, 벽전하의 소거가 방지되고 있다.
이상한 벽전하가 축적되어 있는 방전 셀은, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V), 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 및 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V) 중 어느 하나의 전압에 의해 방전한다. 데이터 전극 D1 내지 Dm에 인가되는 정의 전압 Vd(V) 또는 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V)로 방전 셀이 방전한 경우, 그 방전은 소거 방전이 도중에 강제적으로 종료시켜진 바와 같은 상태로 되지만, 이상하게 벽전하가 축적되어 있는 상태는 해소된다. 주사 전극 SCN1~SCNn에 인가되는 부의 펄스 전압 Va(V)로 소거 방전이 발생한 방전 셀에서는, 방전 셀 내부의 벽전하가 소거된다. 이상한 벽전하가 축적해 있는 방전 셀에 대해서는, 벽전하의 축적량이 크고, 방전 지연이 작을수록, 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전할 확률이 높아진다.
데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V)로 방전하지 않은 방전 셀은, 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 또는 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V)로 방전한다. 이와 같이, 이상한 벽전하가 축적해 있는 방전 셀은 데이터 전극 D1~Dm에 인가되는 제 1 정의 전압 Vd(V), 데이터 전극 D1~Dm에 인가되는 제 2 정의 전압 Vd(V) 및 주사 전극 SCN1~SCNn에 인가되는 부의 전압 Va(V) 중 어느 하나의 전압으로 방전을 일으켜서, 이상하게 벽전하를 축적하고 있는 상태를 해소할 수 있다.
기입 기간 및 유지 기간에 대해서는 전체 셀 초기화 서브필드의 기입 기간 및 유지 기간과 마찬가지이기 때문에 설명을 생략한다.
이와 같이, 선택 초기화 기간의 이상 전하 소거부에서 주사 전극 SCN1~SCNn에 정의 전압 Vs(V)이 인가되는 시간과 부의 전압 Va(V)이 인가되는 시간 동안의 기간에, 데이터 전극 D1~Dm에 제 1 정의 전압 Vd(V)와 제 2 정의 전압 Vd(V)를 인가한다. 그에 따라, 빨강, 초록 및 파랑의 각 색의 방전 셀의 방전 지연 등의 특성이 틀린 경우에 있어서도, 방전 개시 전압이 크게 저하된 방전 셀의 벽전하를 조정하여, 이상 벽전하 소거부에서 벽전하가 소거되는 것을 방지하여, 정상적인 기입 동작을 할 수 있다.
또한, 본 실시형태에 있어서는, 선택 초기화 동작을 행하는 서브필드는 2서브필드인 예를 나타냈지만, 본 발명은 이것에 한정되는 것은 아니다. 예컨대, 복수의 서브필드로 선택 초기화 동작을 행하게 하도록 하여, 복수의 선택 초기화 기간 중 하나 이상의 선택 초기화 기간에 이상 전하 소거부를 구비하도록 해도 좋다.
이와 같이, 본 실시형태의 패널의 구동 방법에 의하면, 초기화 기간의 이상 전하 소거부에서, 방전 개시 전압이 크게 저하된 방전 셀의 벽전하를 조정함으로써, 양호한 품질로 화상 표시시키는 것이 가능해진다.
다음에, 본 실시형태에 있어서의 선택 초기화 기간의 데이터 전극 구동 회로, 주사 전극 구동 회로 및 유지 전극 구동 회로의 제어의 일례를 도면을 이용하여 설명한다. 본 실시형태에 이용하는 데이터 전극 구동 회로, 주사 전극 구동 회로 및 유지 전극 구동 회로는 제 1 실시형태와 마찬가지이다.
도 14는 본 발명의 제 4 실시형태에 있어서의 선택 초기화 기간의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)의 동작의 일례를 설명하기 위한 타이밍 차트이다. 또한, 시각 t8~t20는 제 2 실시형태와 마찬가지이기 때문에, 상세한 설명은 생략한다. 즉, 제 2 실시형태에서 도 10에 나타낸 전체 셀 초기화 기간의 구동 타이밍 차트의 시각 t8로부터 시각 t20까지의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)에 있어서의 동작이 본 실시형태에 있어서의 선택 초기화 기간의 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)에 있어서의 동작과 마찬가지로 되어 있다.
이와 같이, 본 실시형태에서는, 데이터 전극 구동 회로가 도 5에 도시되는 회로 구성을 갖고, 주사 전극 구동 회로(53)가 도 6에 도시되는 회로 구성을 갖고, 유지 전극 구동 회로가 도 7에 도시되는 회로 구성을 갖고, 데이터 전극 구동 회로(52), 주사 전극 구동 회로(53) 및 유지 전극 구동 회로(54)를 도 14의 타이밍 차트에 도시되는 타이밍으로 구동한다. 그에 따라, 본 실시형태의 선택 초기화 기간의 데이터 전극 D1~Dm, 주사 전극(22) 및 유지 전극(23)에 인가하는 구동 파형을 실현할 수 있다.
본 발명은 방전 개시 전압이 크게 저하된 방전 셀에 대하여 초기화 기간의 이상 벽전하 소거부에서 벽전하가 소거되지 않도록 함으로써, 양호한 품질로 화상을 표시시킬 수 있어, 플라즈마 디스플레이 패널을 이용한 화상 표시 장치 등으로서 유용하다.

Claims (8)

  1. 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치로서,
    상기 주사 전극을 구동하는 주사 전극 구동 회로와,
    상기 유지 전극을 구동하는 유지 전극 구동 회로와,
    상기 데이터 전극을 구동하는 데이터 전극 구동 회로
    를 구비하고,
    상기 복수의 서브필드 중 적어도 하나의 서브필드는, 상기 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고,
    상기 주사 전극 구동 회로는, 상기 초기화 기간 내의 제 1 기간에 있어서 상기 주사 전극에 상승 경사 파형 전압을 인가하여 상기 주사 전극을 양극으로 하고 상기 유지 전극 및 상기 데이터 전극을 음극으로 하는 제 1 초기화 방전을 발생시키고, 상기 초기화 기간 내의 상기 제 1 기간 후의 제 2 기간에 있어서 상기 주사 전극에 하강 경사 파형 전압을 인가하여 상기 주사 전극을 음극으로 하고 상기 유지 전극 및 상기 데이터 전극을 양극으로 하는 제 2 초기화 방전을 발생시키고, 상기 초기화 기간 내의 상기 제 2 기간 후의 제 3 기간에 있어서 상기 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하며,
    상기 데이터 전극 구동 회로는, 상기 제 3 기간에 있어서 상기 주사 전극에 인가되는 상기 정극성의 직사각형 파형 전압과 상기 부극성의 직사각형 파형 전압 사이에 상기 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는
    플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 데이터 전극 구동 회로는, 상기 제 3 기간에 있어서 상기 데이터 전극에 상기 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 데이터 전극 구동 회로는, 상기 제 3 기간에 있어서 상기 데이터 전극에 상기 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가하고,
    상기 데이터 전극에 제1번째로 인가되는 직사각형 파형 전압의 전압 인가 시간은, 상기 데이터 전극에 인가되는 복수의 직사각형 파형 전압의 전압 인가 기간 중 가장 짧은
    플라즈마 디스플레이 장치.
  4. 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치로서,
    상기 주사 전극을 구동하는 주사 전극 구동 회로와,
    상기 유지 전극을 구동하는 유지 전극 구동 회로와,
    상기 데이터 전극을 구동하는 데이터 전극 구동 회로
    를 구비하고,
    상기 복수의 서브필드 중 적어도 하나의 서브필드는, 상기 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고,
    상기 주사 전극 구동 회로는, 상기 초기화 기간의 제 1 기간에 있어서 상기 주사 전극에 하강 경사 파형 전압을 인가하여 상기 주사 전극을 음극으로 하고 상기 유지 전극 및 상기 데이터 전극을 양극으로 하는 초기화 방전을 발생시키고, 상기 초기화 기간의 상기 제 1 기간 후의 제 2 기간에 있어서 상기 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하며,
    상기 데이터 전극 구동 회로는, 상기 제 2 기간에 있어서 상기 주사 전극에 인가되는 상기 정극성의 직사각형 파형 전압과 상기 부극성의 직사각형 파형 전압 사이에 상기 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는
    플라즈마 디스플레이 장치.
  5. 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치의 구동 방법으로서,
    상기 주사 전극을 구동하는 단계와,
    상기 유지 전극을 구동하는 단계와,
    상기 데이터 전극을 구동하는 단계
    를 구비하고,
    상기 복수의 서브필드 중 적어도 하나의 서브필드는, 상기 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고,
    상기 주사 전극을 구동하는 단계는,
    상기 초기화 기간 내의 제 1 기간에 있어서 상기 주사 전극에 상승 경사 파형 전압을 인가하여 상기 주사 전극을 양극으로 하고 상기 유지 전극 및 상기 데이터 전극을 음극으로 하는 제 1 초기화 방전을 발생시키는 단계와,
    상기 초기화 기간 내의 상기 제 1 기간 후의 제 2 기간에 있어서 상기 주사 전극에 하강 경사 파형 전압을 인가하여 상기 주사 전극을 음극으로 하고 상기 유지 전극 및 상기 데이터 전극을 양극으로 하는 제 2 초기화 방전을 발생시키는 단계와,
    상기 초기화 기간 내의 상기 제 2 기간 후의 제 3 기간에 있어서 상기 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하는 단계를 포함하고,
    상기 데이터 전극을 구동하는 단계는, 상기 제 3 기간에 있어서 상기 주사 전극에 인가되는 상기 정극성의 직사각형 파형 전압과 상기 부극성의 직사각형 파형 전압 사이에 상기 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는 단계를 포함하는
    플라즈마 디스플레이 장치의 구동 방법.
  6. 제 5 항에 있어서,
    상기 데이터 전극을 구동하는 단계는, 상기 제 3 기간에 있어서 상기 데이터 전극에 상기 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가하는 단계를 포함하는 플라즈마 디스플레이 장치의 구동 방법.
  7. 제 5 항에 있어서,
    상기 데이터 전극을 구동하는 단계는, 상기 제 3 기간에 있어서 상기 데이터 전극에 상기 정극성의 직사각형 파형 전압을 2개 이상 계속해서 인가하는 단계를 포함하고,
    상기 데이터 전극에 제1번째로 인가되는 직사각형 파형 전압의 전압 인가 시간은, 상기 데이터 전극에 인가되는 복수의 직사각형 파형 전압의 전압 인가 기간 중 가장 짧은
    플라즈마 디스플레이 장치의 구동 방법.
  8. 주사 전극 및 유지 전극과 복수의 데이터 전극의 교차부에 복수의 방전 셀을 갖는 플라즈마 디스플레이 패널을, 1필드 기간이 복수의 서브필드를 포함하는 서브필드법으로 구동하는 플라즈마 디스플레이 장치의 구동 방법으로서,
    상기 주사 전극을 구동하는 단계와,
    상기 유지 전극을 구동하는 단계와,
    상기 데이터 전극을 구동하는 단계
    를 구비하고,
    상기 복수의 서브필드 중 적어도 하나의 서브필드는, 상기 복수의 방전 셀의 벽전하를 기입 방전이 가능한 상태로 조정하는 초기화 기간을 포함하고,
    상기 주사 전극을 구동하는 단계는,
    상기 초기화 기간의 제 1 기간에 있어서 상기 주사 전극에 하강 경사 파형 전압을 인가하여 상기 주사 전극을 음극으로 하고 상기 유지 전극 및 상기 데이터 전극을 양극으로 하는 초기화 방전을 발생시키는 단계와,
    상기 초기화 기간의 상기 제 1 기간 후의 제 2 기간에 있어서 상기 주사 전극에 정극성의 직사각형 파형 전압 및 부극성의 직사각형 파형 전압을 인가하는 단계를 포함하고,
    상기 데이터 전극을 구동하는 단계는, 상기 제 2 기간에 있어서 상기 주사 전극에 인가되는 상기 정극성의 직사각형 파형 전압과 상기 부극성의 직사각형 파형 전압 사이에 상기 데이터 전극에 정극성의 직사각형 파형 전압을 인가하는 단계를 포함하는
    플라즈마 디스플레이 장치의 구동 방법.
KR1020097012005A 2006-12-08 2007-12-06 플라즈마 디스플레이 장치 및 그 구동 방법 KR101002458B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006331537 2006-12-08
JPJP-P-2006-331537 2006-12-08

Publications (2)

Publication Number Publication Date
KR20090081425A KR20090081425A (ko) 2009-07-28
KR101002458B1 true KR101002458B1 (ko) 2010-12-17

Family

ID=39492149

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097012005A KR101002458B1 (ko) 2006-12-08 2007-12-06 플라즈마 디스플레이 장치 및 그 구동 방법

Country Status (7)

Country Link
US (1) US8294636B2 (ko)
EP (1) EP2063409A4 (ko)
JP (1) JP4890563B2 (ko)
KR (1) KR101002458B1 (ko)
CN (1) CN101563718B (ko)
TW (1) TW200834514A (ko)
WO (1) WO2008069271A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4890565B2 (ja) 2006-12-11 2012-03-07 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法
CN101796568B (zh) 2007-09-03 2012-12-12 松下电器产业株式会社 等离子体显示面板的驱动装置、驱动方法及等离子体显示装置
KR100970488B1 (ko) * 2008-07-24 2010-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP5493204B2 (ja) * 2009-04-23 2014-05-14 独立行政法人物質・材料研究機構 導電性ポリロタキサン

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265164A (ja) 1998-03-18 1999-09-28 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法
JP2004191530A (ja) 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP2005326612A (ja) 2004-05-14 2005-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006308626A (ja) 2005-04-26 2006-11-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3733773B2 (ja) 1999-02-22 2006-01-11 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3369535B2 (ja) 1999-11-09 2003-01-20 松下電器産業株式会社 プラズマディスプレイ装置
JP2002351387A (ja) 2001-05-22 2002-12-06 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
KR100502924B1 (ko) 2003-04-22 2005-07-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
EP1471491A3 (en) 2003-04-22 2005-03-23 Samsung SDI Co., Ltd. Plasma display panel and driving method thereof
JP4050724B2 (ja) 2003-07-11 2008-02-20 松下電器産業株式会社 表示装置およびその駆動方法
JPWO2005101358A1 (ja) 2004-04-12 2007-08-16 松下電器産業株式会社 プラズマディスプレイパネル表示装置
KR100515329B1 (ko) * 2004-04-12 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP4676957B2 (ja) 2004-05-31 2011-04-27 パナソニック株式会社 プラズマディスプレイ装置
KR100626017B1 (ko) * 2004-09-23 2006-09-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널구동방법 및 패널구동장치
US7915832B2 (en) 2005-05-23 2011-03-29 Panasonic Corporation Plasma display panel drive circuit and plasma display apparatus
US7583033B2 (en) 2006-02-06 2009-09-01 Panasonic Corporation Plasma display panel driving circuit and plasma display apparatus
US8305300B2 (en) 2006-02-28 2012-11-06 Panasonic Corporation Method for driving plasma display panel and plasma display device
JP4937635B2 (ja) 2006-05-16 2012-05-23 パナソニック株式会社 プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置
JP5076384B2 (ja) * 2006-07-20 2012-11-21 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP2008083137A (ja) * 2006-09-26 2008-04-10 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
EP2085957B1 (en) 2006-11-14 2011-10-05 Panasonic Corporation Plasma display panel drive method and plasma display device
JP4890565B2 (ja) 2006-12-11 2012-03-07 パナソニック株式会社 プラズマディスプレイ装置およびその駆動方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265164A (ja) 1998-03-18 1999-09-28 Fujitsu Ltd Ａｃ型ｐｄｐの駆動方法
JP2004191530A (ja) 2002-12-10 2004-07-08 Nec Plasma Display Corp プラズマディスプレイパネルの駆動方法
JP2005326612A (ja) 2004-05-14 2005-11-24 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006308626A (ja) 2005-04-26 2006-11-09 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
CN101563718A (zh) 2009-10-21
KR20090081425A (ko) 2009-07-28
CN101563718B (zh) 2011-05-25
WO2008069271A1 (ja) 2008-06-12
JPWO2008069271A1 (ja) 2010-03-25
US20100066727A1 (en) 2010-03-18
US8294636B2 (en) 2012-10-23
JP4890563B2 (ja) 2012-03-07
EP2063409A1 (en) 2009-05-27
EP2063409A4 (en) 2009-12-09
TW200834514A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
KR101018898B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
JP4530048B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR101002458B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100961025B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP5061909B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20070092275A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
KR101083226B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2011149969A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5162824B2 (ja) プラズマディスプレイパネルの駆動方法
KR100961024B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JP2008145561A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2009186717A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5092377B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP4848933B2 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20090008319A (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의 구동 방법
JPWO2008026436A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2010137248A1 (ja) プラズマディスプレイ装置及びプラズマディスプレイパネルの駆動方法
JP2008122734A (ja) プラズマディスプレイパネルの駆動方法
JP2012037589A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2012003094A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011075616A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009186718A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee