JP4890195B2 - ディジタル信号分波装置及びディジタル信号合波装置 - Google Patents

Description

本発明は、周波数多重信号をディジタル信号処理により複数の信号に一括分離するディジタル信号分波装置と、複数の信号をディジタル信号処理により周波数多重信号に一括多重するディジタル信号合波装置とに関する。

複数のチャネルの信号が周波数多重された入力信号を個々に分離する分波装置、及び、複数のチャネルの信号を周波数多重して出力する合波装置をアナログ回路により構成する場合、チャネル数に等しい個数のフィルタや周波数変換回路が必要となり、装置規模及び調整箇所が増大するという問題がある。この問題を解決するため、ディジタル信号処理回路を用いた一括処理型のディジタル信号分波装置及びディジタル信号合波装置が使用されている（例えば、非特許文献１参照。）。

図７は、非特許文献１に記載の原理に基づくディジタル信号分波装置のブロック図である。図７は、最大８チャネルを分波して出力する場合の構成であり、直並列変換回路７１と、８個のサブフィルタ７２と、８ポイント離散フーリエ変換回路７３とを備えている。８個のサブフィルタ７２は、同一の原フィルタ（プロトタイプフィルタ）を８通りにポリフェーズ分解して得られるＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタであり、それぞれの帯域幅は同一であるが遅延時間は異なる。

ディジタル信号分波装置への入力信号は、まず直並列変換回路７１で１対８に直並列変換される。直並列変換回路７１の８系統の出力サンプルは、サンプリング速度が入力信号の１／８であり、これらはそれぞれサブフィルタ７２でろ波されて出力される。サブフィルタ７２からの８系統の出力サンプルは、８ポイント離散フーリエ変換回路７３の各ポイントに入力され、８サンプルずつ離散フーリエ変換されて出力される。

図９は、図７に示すディジタル信号分波装置が処理する信号を示す図である。各チャネルの帯域幅は、サブフィルタ７２にポリフェーズ分解される前のプロトタイプフィルタの帯域幅に等しく、それぞれの中心周波数は、８ポイント離散フーリエ変換回路７３の各出力に対応した周波数、即ち、
ｆ_ｃ（ｉ）＝（Ｆ_ｓ／８）（ｉ−１）
で与えられる。なお、上式においてｆ_ｃ（ｉ）は、チャネルＣＨｉ（ｉは１から８の整数）の中心周波数、Ｆ_ｓはディジタル信号分波装置への入力信号のサンプリング周波数である。

図８は、非特許文献１に記載の原理に基づくディジタル信号合波装置のブロック図である。図８は、最大８チャネルを合波して出力する場合の構成であり、並直列変換回路８１と、８個のサブフィルタ８２と、８ポイント離散逆フーリエ変換回路８３とを備えている。８個のサブフィルタ８２は、図７に示す８個のサブフィルタ７２と同一である。

各チャネルからの信号は、８ポイント離散逆フーリエ変換回路８３の各ポイントに入力され、離散逆フーリエ変換される。８ポイント離散逆フーリエ変換回路の各出力は、サブフィルタ８２でそれぞれろ波されて出力され、更に、並直列変換回路８１で８対１に並直列変換される。並直列変換回路８１の出力におけるサンプリング速度は、各入力信号の８倍であり、これがディジタル信号合波装置から出力される。以上の構成により、図７のディジタル信号分波装置と同様、図９に示す様に周波数多重された信号が出力される。

また、非特許文献２は、高速フーリエ変換及び高速フーリエ逆変換に関する文献である。良く知られているように、高速フーリエ変換及び逆変換は、入力信号に対してバタフライ演算を繰り返し適用することで実現される。このときの演算処理の流れは、非特許文献２の１５３から１５８頁にも示される様に、流れ図（シグナルフローグラフ）に従う。高速フーリエ逆変換（８ポイント）のシグナルフローグラフの例を図１１に示す。図１１に示すＷ（ｋ）、（ｋ＝０、−１、−２、・・・、−（Ｎ／２）＋１：Ｎはポイント数）は、回転因子と呼ばれ、

で表される複素数である。黒丸で示すノードは、入力信号及び入力信号から演算した結果を表し、これらは矢印の向きに従って、次のノードへ入力される。矢印の下部に回転因子が記されている場合は、その回転因子と信号が乗算され、各矢印が合流する点においては信号同士が加算される。

Ｆ．Ｔａｋａｈａｔａ，ｅｔ．ａｌ．，"Ａ ＰＳＫ Ｇｒｏｐ Ｍｏｄｅｍ Ｂａｓｅｄ ｏｎ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ： Ａｌｇｏｒｉｔｈｍ，Ｈａｒｄｗａｒｅ Ｄｅｓｉｇｎ，Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ａｎｄ Ｐｅｒｆｏｒｍａｎｃｅ"，Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｊｏｕｒｎａｌ ｏｆ Ｓａｔｅｌｌｉｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ，Ｖｏｌ．６，ｐｐ．２５３−２６６，１９８８年 Ｂｒｉｎｇｈａｍ Ｅ．Ｏｒａｎ著、"Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｆｏｒｍ"、Ｐｒｅｎｔｉｃｅ−Ｈａｌｌ，Ｉｎｃ． １９７４年

従来のディジタル信号分波装置や、ディジタル信号合波装置では、全チャネルの信号がプロトタイプフィルタの帯域幅に等しく、かつ、中心周波数が等間隔に配置されなければ分波や、合波ができないという問題がある。図１０に、従来の装置では処理できないチャネル例を示す。この様に、従来装置では、帯域幅が異なるチャネルや、中心周波数が不等間隔に配置されたチャネルを分波又は合波することが不可能であった。

したがって、本発明は、任意の周波数間隔及び帯域幅のチャネルの信号を分波可能なディジタル信号分波装置と、任意の周波数間隔及び帯域幅のチャネルの信号を合波可能なディジタル信号合波装置とを提供することを目的とする。

本発明におけるディジタル信号分波装置によれば、
複数チャネルの信号が周波数多重された入力信号を分波するディジタル信号分波装置であって、入力信号に対して離散フーリエ変換を行い、周波数領域のサンプルを出力する第１の手段と、前記周波数領域のサンプルから、各チャネルの周波数帯域内のサンプルを出力する第２の手段と、各チャネルのサンプルの数が、２のべき乗になるように、サンプルを追加する第３の手段と、２のべき乗にされた各チャネルのサンプルに対して、サンプル数に等しい長さでの離散逆フーリエ変換を行う第４の手段とを備えていることを特徴とする。

本発明のディジタル信号分波装置における他の実施形態によれば、
波形整形のための係数を保持する手段と、第１の手段、第２の手段、第３の手段のいずれかの出力信号と前記係数とを乗算する第５の手段とを備えていることも好ましい。

また、本発明のディジタル信号分波装置における他の実施形態によれば、
第４の手段は、バタフライ演算を行うバタフライ演算手段と、バタフライ演算結果を保持するメモリ手段と、離散逆フーリエ変換の長さに応じて、バタフライ演算手段でのバラフライ演算回数及びメモリ手段からバタフライ演算手段へ入力するバタフライ演算結果の制御を行う制御手段とを備えていることも好ましい。

更に、本発明のディジタル信号分波装置における他の実施形態によれば、
第２の手段、第３の手段、第４の手段、第５の手段のいずれかは、複数のチャネルの信号を時分割で処理することも好ましい。

本発明におけるディジタル信号合波装置によれば、
複数チャネルの信号を周波数多重して出力するディジタル信号合波装置であって、所定期間の各チャネルの入力信号それぞれに対して、入力信号のサンプル数に等しい長さで離散フーリエ変換を行い、周波数領域のサンプルを出力する第６の手段と、前記周波数領域のサンプルから、各チャネルの占有帯域内のサンプルを出力する第７の手段と、前記各チャネルの占有帯域内のサンプルを、各チャネルの周波数配置に従い並べる第８の手段と、各チャネルの周波数配置に従い並べられたサンプルに対して、離散逆フーリエ変換を行う第９の手段とを備えていることを特徴とする。

本発明のディジタル信号合波装置における他の実施形態によれば、
波形整形のための係数を保持する手段と、第６の手段、第７の手段、第８の手段のいずれかの出力信号と前記係数とを乗算する第１０の手段とを備えていることも好ましい。

また、本発明のディジタル信号合波装置における他の実施形態によれば、
第６の手段は、バタフライ演算を行うバタフライ演算手段と、バタフライ演算結果を保持するメモリ手段と、離散フーリエ変換の長さに応じて、バタフライ演算手段でのバラフライ演算回数及びメモリ手段からバタフライ演算手段へ入力するバタフライ演算結果の制御を行う制御手段とを備えていることも好ましい。

更に、本発明のディジタル信号合波装置における他の実施形態によれば、
第６の手段、第７の手段、第１０の手段のいずれかは、複数のチャネルの信号を時分割で処理することも好ましい。

本発明によるディジタル信号分波装置は、入力信号全体を離散フーリエ変換により周波数領域のサンプルに変換し、分波すべき領域からサンプルを抽出することで、まず周波数領域で分波する。その後、チャネルごとに離散逆フーリエ変換して分波された時間領域のサンプルを出力する。この構成により、任意の周波数に存在する、任意の帯域幅の信号を分離して、個別に時間領域信号として出力できる。ここで、離散逆フーリエ変換の長さは、各チャネルの帯域幅に応じた長さでよく、狭帯域なチャネル程、長さを短くできる。各チャネルが狭帯域である程、ディジタル信号分波装置が扱うべきチャネル数が増加し得るが、離散逆フーリエ変換の長さを可変とし、チャネルの帯域幅に応じて変更することで、チャネル配置によらず装置規模を小さく抑えることができる。

また、チャネル毎に抽出した周波数領域のサンプルを、２のべき乗に整合させることで、高速逆フーリエ変換を適用でき、装置規模を更に小さくすることができる。更に、周波数領域の信号に対して波形整形を行うことで、時間領域でのＦＩＲフィルタや、ＩＩＲ（Ｉｎｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ）フィルタの様な、多数の乗算器と記憶素子を要する畳み込み演算が不要となり、後段に接続される装置の規模を小さくすることができる。

本発明によるディジタル信号合波装置は、各チャネルからの入力信号を、それぞれ離散フーリエ変換により周波数領域のサンプルに変換し、各チャネルのサンプルを、周波数多重配置に従って配置することにより、まず周波数領域で合波する。その後、全体で離散逆フーリエ変換して周波数多重された時間領域信号を出力する。この構成により、任意の帯域幅の信号を、任意の周波数に周波数多重して出力できる。ここで、離散フーリエ変換の長さは、所定期間の各チャネルのサンプル数に等しい長さでよく、狭帯域なチャネル程、長さを短くできる。各チャネルが狭帯域である程、ディジタル信号合波装置が扱うべきチャネル数が増加し得るが、離散フーリエ変換の長さを可変とし、チャネルの帯域幅に応じて変更することで、チャネル配置によらず装置規模を小さく抑えることができる。

可変長の離散逆フーリエ変換及び離散フーリエ変換は、メモリとの間で演算結果を入出力するバタフライ演算手段を設け、バタフライ演算回数と、各演算時のメモリからの入力を制御することで実現する。この構成により、各種帯域幅の信号を１つの回路で処理可能となり、装置規模を一層削減することができる。更に、第２から第５の手段の少なくとも１つ、第６、第７、第１０の手段の少なくとも１つに時分割処理を適用することで、装置規模を更に小さくすることができる。

また、チャネル毎に変換した周波数領域のサンプルに、波形整形のための係数を乗算することで、送信スペクトラムを所望の形状に帯域制限できる。これにより、本発明の前段に接続される変調装置等では緩やかな帯域制限のみを行えばよく、前段の装置規模を小さくすることができる。

本発明を実施するための最良の実施形態について、以下では図面を用いて詳細に説明する。

図１は、本発明によるディジタル信号分波装置のブロック図であり、最大８チャネルの信号を分波して出力する場合の構成を示している。図１によると、ディジタル信号分波装置は、直並列変換回路１１と、６４ポイント離散フーリエ変換回路１２と、６４対１セレクタ１３と、チャネル外挿回路１４と、フィルタ特性テーブル１５と、乗算器１６と、６４ポイント可変長離散逆フーリエ変換回路１７と、１対８セレクタ１８と、チャネルごとのＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）１９を備えている。

直並列変換回路１１は、複数チャネルの信号が周波数多重されたディジタル信号分波装置への入力信号の各サンプルを１対６４に直並列変換し、６４ポイント離散フーリエ変換回路１２は、直並列変換回路１１から入力される各サンプルに対して、６４サンプルごとに離散フーリエ変換処理を行い、６４サンプルの周波数領域の信号に変換する。６４ポイント離散フーリエ変換回路１２が出力する各サンプルは特定の周波数に対応しており、６４対１セレクタ１３は、分波するチャネルの周波数帯域内にあるサンプルのみを選択して、時分割処理のために順次出力する。

チャネル外挿回路１４は、チャネルごとに、そのサンプル数が２のべき乗となる様に、６４対１セレクタ１３が出力するサンプルに値０のサンプルを追加する。例えば、分波するチャネルがチャネルＡ及びＢの２つであり、６４ポイント離散フーリエ変換回路１２が出力する６４サンプルのうち、チャネルＡの周波数帯域内には１３サンプルが含まれ、チャネルＢの周波数帯域内には３０サンプルが含まれる場合、６４対１セレクタ１３は、６４ポイントから、チャネルＡに含まれる１３サンプルと、チャネルＢに含まれる３０サンプルを出力し、チャネル外挿回路１４は、チャネルＡに対して値０のサンプルを３つ追加して計１６サンプルとして出力し、チャネルＢに対して値０のサンプルを２つ追加して計３２サンプルとして出力する。

フィルタ特性テーブル１５は、波形整形のための係数を有し、フィルタ特性テーブル１５が出力する係数と、チャネル外挿回路１４の出力は、乗算器１６で乗算されて波形整形される。一般的な送受均等配分のロールオフ伝送系を例にすれば、フィルタ特性テーブル１５の各係数は、ルートコサインロールオフ波形を出力するように設定される。なお、この乗算は、周波数領域信号に変換された後であればどの位置で行っても良い。

６４ポイント可変長離散逆フーリエ変換回路１７は、分波するチャネル毎に、そのチャネルのサンプル数に等しい長さ、つまりポイント数での離散逆フーリエ変換を行って、チャネルごとの時間領域のサンプル信号を出力する。例えば、上述したチャネル外挿回路１４により１６サンプルとされたチャネルＡに対しては、１６ポイントの離散逆フーリエ変換を行い、３２ポイントとされたチャネルＢに対しては、３２ポイントの離散逆フーリエ変換を行う。

１対８セレクタ１８は、６４ポイント可変長離散逆フーリエ変換回路１７が出力する、チャネルごとの時系列信号を、チャネルごとに設けられたＦＩＦＯ１９に書き込む。ＦＩＦＯ１９に書き込まれた信号は、対応するチャネルの帯域幅に応じた速度で連続的に読み出されてディジタル信号分波装置の出力となる。

図２は、６４ポイント可変長離散逆フーリエ変換回路１７のブロック図である。図２によると、６４ポイント可変長離散逆フーリエ変換回路１７は、メモリ１７１と、バタフライ演算回路１７２と、制御回路１７３とを備えている。バタフライ演算回路１７２は、メモリ１７１からの信号に対してバタフライ演算を行い、結果をメモリ１７１に書き込む。図１１に示す様に、高速逆フーリエ変換は、バタフライ演算を繰り返し適用することで実現され、適用すべきポイント数に応じて、制御回路１７３が、バタフライ演算の繰り返しの回数と、繰り返し演算時のメモリ１７１からバタフライ演算回路１７２への入力を制御することで、６４、３２、１６、８、４ポイントといった、可変長での高速逆フーリエ変換を実現する。

図３は、図１０と同じ周波数配置であるＣＨ１からＣＨ４の４チャネルの信号が周波数多重された信号を、図１に示すディジタル信号分波装置において分波する場合における、ディジタル信号分波装置の各部での信号を示す図である。６４対１セレクタ１３は、図３（ａ）に示す６４ポイント離散フーリエ変換回路１２が出力する６４サンプルから、各チャネルの帯域幅内にあるサンプルのみを順次選択して、時系列に並んだ周波数領域信号として出力する。結果、６４対１セレクタ１３が出力する信号は、図３（ｂ）に示す様になる。以後、ＦＩＦＯ１９に信号が入力されるまで、６４ポイント離散フーリエ変換回路１２が出力する６４サンプルを１周期とした時分割で処理が行われる。

チャネル外挿回路１４は、各チャネルのサンプル数が２のべき乗となるように、値０のサンプルを外挿し、結果、チャネル外挿回路１４が出力する信号は、図３（ｃ）に示す様になる。なお、本処理は周波数領域で信号スペクトルの外側に０を外挿したに過ぎず、時間領域における波形の長さには影響を与えない。ただし、外挿の結果サンプル数が増加するので、時分割処理繰り返し周期は外挿結果の総サンプル数よりも大きくなる様に選んでおく必要がある。

乗算器１６は、チャネル外挿回路１４の出力と、フィルタ特性テーブル１５の出力を乗算して波形整形を行い、結果、出力信号は、図３（ｄ）に示す様になる。６４ポイント可変長離散逆フーリエ変換回路１７は、チャネルごとに、そのチャネルのサンプル数の変換ポイント数での高速逆フーリエ変換を行う。図３においては、ＣＨ１に対しては８ポイントの高速逆フーリエ変換を行い、ＣＨ２からＣＨ４に対しては、それぞれ、１６ポイントの高速逆フーリエ変換を行う。６４ポイント可変長離散逆フーリエ変換回路１７の出力信号は、図３（ｅ）に示す様に時間領域信号であり、各サンプルは、いずれかのチャネルに対応している。１対８セレクタ１８は、図３（ｅ）に示す時間領域の各サンプルを、対応するチャネルのＦＩＦＯ１９に書き込み、図３（ｆ）に示す様に、ＦＩＦＯ１９に書き込まれた信号は、対応するチャネルの帯域幅に応じた速度で読みされる。

図４は、本発明によるディジタル信号合波装置のブロック図であり、最大８チャネルの信号を周波数多重して出力する場合の構成を示している。図４によると、ディジタル信号合波装置は、並直列変換回路２１と、６４ポイント離散逆フーリエ変換回路２２と、１対６４セレクタ２３と、チャネル切出回路２４と、フィルタ特性テーブル２５と、乗算器２６と、６４ポイント可変長離散フーリエ変換回路２７と、８対１セレクタ２８と、チャネルごとのＦＩＦＯ２９を備えている。

ディジタル信号合波装置への入力信号である各チャネルの信号は、各チャネルの帯域幅に応じた速度で、対応するＦＩＦＯ２９に書き込まれる。８対１セレクタ２８は、所定周期ごとに、ＦＩＦＯ２９のうち合波するチャネルに対応するものを順次選択し、時分割処理のためにＦＩＦＯ２９内に保持されたサンプルを時系列で高速に読み出して、６４ポイント可変長離散フーリエ変換回路２７に出力する。

６４ポイント可変長離散フーリエ変換回路２７は、合波するチャネル毎に、その長さ、つまりサンプル数に対応した離散フーリエ変換を行って周波数領域信号を出力する。フィルタ特性テーブル２５は、波形整形のための係数を有し、フィルタ特性テーブル２５が出力する係数と、６４ポイント可変長離散フーリエ変換回路２７の出力は、乗算器２６で乗算されて波形整形される。一般的な送受均等配分のロールオフ伝送系を例にすれば、フィルタ特性テーブル２５の各係数は、ルートコサインロールオフ波形を出力するように設定される。なお、この乗算は、周波数領域信号に変換された後であればどの位置で行っても良い。

チャネル切出回路２４は、各チャネルの占有帯域幅内にあるサンプルのみを切り出して出力し、１対６４セレクタ２３は、チャネル切出回路２４が出力する各サンプルの多重化後の周波数位置に応じて各サンプルの並べ替えを行って、各サンプルを６４ポイント離散逆フーリエ変換回路２２の対応する入力位置へ入力させる。

６４ポイント離散逆フーリエ変換回路２２は、入力に対して高速逆フーリエ変換処理を行い、６４サンプルの時間領域信号を出力し、並直列変換回路２１は、６４ポイント離散逆フーリエ変換回路２２が出力する６４サンプルの信号を直列に変換して周波数多重された信号を出力する。

図５は、６４ポイント可変長離散フーリエ変換回路２７のブロック図である。図５によると、６４ポイント可変長離散フーリエ変換回路２７は、メモリ２７１と、バタフライ演算回路２７２と、制御回路２７３とを備えている。バタフライ演算回路２７２は、メモリ２７１からの信号に対してバタフライ演算を行い、結果をメモリ２７１に書き込み、制御回路２７３は、適用すべきポイント数に応じて、バタフライ演算の繰り返しの回数と、繰り返し演算時のメモリ２７１からバタフライ演算回路２７２への入力を制御することで、６４、３２、１６、８、４ポイントといった、可変長での高速フーリエ変換を実現する。なお、高速フーリエ変換でのバタフライ演算における回転因子の符号は、図１１に示す高速逆フーリエ変換でのバタフライ演算における回転因子の符号とは異なる。

図６は、図４に示すディジタル信号合波装置において周波数多重する場合における、ディジタル信号合波装置の各部での信号を示す図である。図６（ａ）に示す各チャネルの信号が、ＦＩＦＯ２９に入力され、８対１セレクタ２８が、時分割処理繰り返し周期毎に、ＣＨ１からＣＨ４に対応するＦＩＦＯ２９を順次選択し、図６（ｂ）に示す様に時系列で高速に読み出して出力する。以後、６４ポイント離散逆フーリエ変換回路２２に信号が入力されるまで、図６に示す例においては、６４サンプル毎に時分割で処理が行われる。

６４ポイント可変長離散フーリエ変換回路２７は、８対１セレクタ２８が出力する各チャネルの出力に対し、各チャネルのサンプル数に応じたポイント数の高速フーリエ変換を行う。結果、６４ポイント可変長離散フーリエ変換回路２７が出力する信号は、図６（ｃ）に示す様に、チャネルごとの周波数領域信号が時系列に並んだものとなる。乗算器２６は、６４ポイント可変長離散フーリエ変換回路２７の出力と、フィルタ特性テーブル２５の出力を乗算して波形整形を行い、結果、出力信号は、図６（ｄ）に示す様になる。

チャネル切出回路２４は、乗算器２６が出力するサンプルのうち、各チャネルの占有帯域幅内にあるサンプルのみを切り出す。結果、チャネル切出回路２４が出力する信号は、図６（ｅ）に示す様になる。なお、本処理は周波数領域で信号スペクトルの不要部分を削除したに過ぎず、時間領域における波形の長さには影響を与えない。１対６４セレクタ２３は、チャネル切出回路２４が出力する各サンプルの多重化後の周波数位置に対応する、６４ポイント離散逆フーリエ変換回路２２の入力位置へ各サンプルを出力する。結果、１対６４セレクタ２３が出力する信号は、図６（ｆ）に示す様になる。

以上、チャネル当たり８ポイント程度の設計で、最大８チャネルを分波／合波する例にて説明を行ったが、分波／合波するチャネル数や、離散フーリエ変換／離散逆フーリエ変換処理のポイント数は、これに限定されるものではない。

また、６４ポイント可変長離散逆フーリエ変換回路１７や、６４ポイント可変長離散フーリエ変換回路２７では、バタフライ演算回路１７２又は２７２を１つだけとしたが、複数用意して並列に処理する構成であっても良い。更に、信号を蓄積するメモリと、メモリの書き込みアドレス及び読み出しアドレスを制御することにより、必要な信号領域の操作を行う構成で、各セレクタを置換しても良く、当該構成は、チャネル外挿回路１４、チャネル切出回路２４に対しても適用できる。

なお、非特許文献２の２０６頁から２１４頁には、離散フーリエ変換を適用する信号処理において、変換単位毎に生ずる不連続性を補償するために、２系統の離散フーリエ変換又は離散フーリエ逆変換を行い、変換する領域を互いに重複させながら重複領域に関する変換出力を合成して用いるオーバーラップ保存又はオーバーラップ加算技術が記載されているが、本発明によるディジタル信号分波装置や、ディジタル信号合波装置に、当該技術を適用することも好ましい。

本発明によるディジタル信号分波装置のブロック図である。 ６４ポイント可変長離散逆フーリエ変換回路のブロック図である。 ディジタル信号分波装置の各部の信号を示す図である。 本発明によるディジタル信号合波装置のブロック図である。 ６４ポイント可変長離散フーリエ変換回路のブロック図である。 ディジタル信号合波装置の各部の信号を示す図である。 従来技術によるディジタル信号分波装置のブロック図である。 従来技術によるディジタル信号合波装置のブロック図である。 従来の装置が処理できる信号を示す図である。 従来の装置では処理できない信号を説明する図である。 高速フーリエ逆変換のシグナルフローグラフである。

符号の説明

１１、７１ 直並列変換回路
１２ ６４ポイント離散フーリエ変換回路
１３ ６４対１セレクタ
１４ チャネル外挿回路
１５、２５ フィルタ特性テーブル
１６、２６ 乗算器
１７ ６４ポイント可変長離散逆フーリエ変換回路
１８ １対８セレクタ
１９、２９ ＦＩＦＯ
２１、８１ 並直列変換回路
２２ ６４ポイント離散逆フーリエ変換回路
２３ １対６４セレクタ
２４ チャネル切出回路
２７ ６４ポイント可変長離散フーリエ変換回路
２８ ８対１セレクタ
７２ サブフィルタ
７３ ８ポイント離散フーリエ変換回路
８２ サブフィルタ
８３ ８ポイント離散逆フーリエ変換回路
１７１、２７１ メモリ
１７２、２７２ バタフライ演算回路
１７３、２７３ 制御回路

Claims (8)

1. 複数チャネルの信号が周波数多重された入力信号を分波するディジタル信号分波装置であって、
   入力信号に対して離散フーリエ変換を行い、周波数領域のサンプルを出力する第１の手段と、
   前記周波数領域のサンプルから、各チャネルの周波数帯域内のサンプルを出力する第２の手段と、
   各チャネルのサンプルの数が、２のべき乗になるように、サンプルを追加する第３の手段と、
   ２のべき乗にされた各チャネルのサンプルに対して、サンプル数に等しい長さでの離散逆フーリエ変換を行う第４の手段と、
   を備えていることを特徴とするディジタル信号分波装置。
2. 第４の手段は、
   バタフライ演算を行うバタフライ演算手段と、
   バタフライ演算結果を保持するメモリ手段と、
   離散逆フーリエ変換の長さに応じて、バタフライ演算手段でのバラフライ演算回数及びメモリ手段からバタフライ演算手段へ入力するバタフライ演算結果の制御を行う制御手段と、
   を備えていることを特徴とする請求項１に記載のディジタル信号分波装置。
3. 波形整形のための係数を保持する手段と、
   第１の手段、第２の手段、第３の手段のいずれかの出力信号と前記係数とを乗算する第５の手段と、
   を備えていることを特徴とする請求項１又は２に記載のディジタル信号分波装置。
4. 第２の手段、第３の手段、第４の手段、第５の手段のいずれかは、複数のチャネルの信号を時分割で処理することを特徴とする請求項３に記載のディジタル信号分波装置。
5. 複数チャネルの信号を周波数多重して出力するディジタル信号合波装置であって、
   所定期間の各チャネルの入力信号それぞれに対して、入力信号のサンプル数に等しい長さで離散フーリエ変換を行い、周波数領域のサンプルを出力する第６の手段と、
   前記周波数領域のサンプルから、各チャネルの占有帯域内のサンプルを出力する第７の手段と、
   前記各チャネルの占有帯域内のサンプルを、各チャネルの周波数配置に従い並べる第８の手段と、
   各チャネルの周波数配置に従い並べられたサンプルに対して、離散逆フーリエ変換を行う第９の手段と、
   を備えていることを特徴とするディジタル信号合波装置。
6. 第６の手段は、
   バタフライ演算を行うバタフライ演算手段と、
   バタフライ演算結果を保持するメモリ手段と、
   離散フーリエ変換の長さに応じて、バタフライ演算手段でのバラフライ演算回数及びメモリ手段からバタフライ演算手段へ入力するバタフライ演算結果の制御を行う制御手段と、
   を備えていることを特徴とする請求項５に記載のディジタル信号合波装置。
7. 波形整形のための係数を保持する手段と、
   第６の手段、第７の手段、第８の手段のいずれかの出力信号と前記係数とを乗算する第１０の手段と、
   を備えていることを特徴とする請求項５又は６に記載のディジタル信号合波装置。
8. 第６の手段、第７の手段、第１０の手段のいずれかは、複数のチャネルの信号を時分割で処理することを特徴とする請求項７に記載のディジタル信号合波装置。

Images