JP4880200B2 - 半導体ロードポートアラインメント装置 - Google Patents

半導体ロードポートアラインメント装置 Download PDF

Info

Publication number
JP4880200B2
JP4880200B2 JP2003584631A JP2003584631A JP4880200B2 JP 4880200 B2 JP4880200 B2 JP 4880200B2 JP 2003584631 A JP2003584631 A JP 2003584631A JP 2003584631 A JP2003584631 A JP 2003584631A JP 4880200 B2 JP4880200 B2 JP 4880200B2
Authority
JP
Japan
Prior art keywords
sensor
semiconductor
housing
load port
processing tool
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003584631A
Other languages
English (en)
Other versions
JP2005522685A5 (ja
JP2005522685A (ja
Inventor
ゴードン ハゴット ベックハート
パトリック ルーニー コナロ
ケヴィン ジェームス ハレル
カムラン マイケル ファリバー−サドリ
Original Assignee
ブルックス オートメーション インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブルックス オートメーション インコーポレイテッド filed Critical ブルックス オートメーション インコーポレイテッド
Publication of JP2005522685A publication Critical patent/JP2005522685A/ja
Publication of JP2005522685A5 publication Critical patent/JP2005522685A5/ja
Application granted granted Critical
Publication of JP4880200B2 publication Critical patent/JP4880200B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01DMEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D21/00Measuring or testing not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67775Docking arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Calibration Of Command Recording Devices (AREA)

Description

【関連出願】
【0001】
本特許は、「半導体300mmロードポートアラインメントツール」と題されて2001年4月17日に出願された出願番号第60/284,396号の仮出願に関する優先権を主張する。
【技術分野】
【0002】
概して本発明は半導体製造装置の分野に関し、さらに具体的には、半導体ロードポートアラインメント装置に関する。
【背景技術】
【0003】
半導体ウエハーは自動取扱装置を用いてカセットに出し入れされる。これらの自動化されたツールは適当に設定されて、ウエハーを取り出し且つウエハーを適当に設定位置に戻す必要がある。あらゆるプラットフォームと全ての自動取扱設備とを同じ高さにすることは円滑で費用効率が高い操業に必要不可欠である。
【0004】
自動処理部及びプラットフォームが適当に設定されないと、多くの問題が生じ得る。最も深刻な場合では、自動処理部がウエハーを破壊し得る。それほど深刻でない調整不良でもウエハーの擦り傷及び歩留まり損失の原因となり得る。最も多く見られる調整不良では、ウエハーがカセットの壁にぶつかって小片に解体する原因となっている。
【0005】
ある特有の問題が新しいロードポートで発生する。半導体ウエハーが大きくなるにつれて、その製造が完全自動化工場を発展させてきた。ウエハーはFOUP(前開き統合型ポッド)と呼ばれるカセット内で工場をあちこちに移動される。FOUPが処理ステーションに配置されると、FOUPの上のカバーが取り除かれなければならない。カバーが取り除かれないと、処理全体が結局動作しないままとなる。それほど深刻でない調整不良では上記で言及した損失の原因となり得る。今のところ、この分野に対する最も一般的なアラインメントツール及び方法は、たわいもないレベルであって視認によるアラインメント、即ち位置合わせである。
【0006】
かくして、ロードポート上のFOUPとFOUPに付随する処理装置についての効果的で正確なアラインメントを可能にする半導体ロードポートアラインメント装置の必要性が存在する。
【発明の開示】
【0007】
半導体ロードポートアラインメント装置は、位置決め面及びアラインメント測定面を備えた筐体を有する。複数のセンサがアラインメント測定面近くの筐体内に含まれる。プロセッサが複数のセンサに接続される。センサは機械で動くセンサ、電子装置によるセンサ、音波(超音波)センサ、または光学式センサであってもよい。位置決め面によって筐体がロードポートステーションと整列することが可能になる。そのときアラインメント測定面が、FOUP(前開き統合型ポッド)の前面カバーを除去する自動取扱装置のアラインメントを決定することができる。
【0008】
図1は本発明の1実施例に基づく半導体ロードポートアラインメント装置の平面右斜視図である。装置10は、実質的にFOUPに類似した形状(フォームファクター)を備えた筐体を有する。筐体12は複数のピンレジストレーションセンサ開口部16を備えたアラインメント測定面14を有する。複数のピンレジストレーションセンサ開口部16の各々に配置された複数のセンサ(第2グループ)が用いられてレジストレーションピンの位置を測定する。複数のセンサから成る第1グループ18は半導体処理ツールによって形成されるプレーンを測定する。このプレーンは半導体処理ツールのフレームによって形成されるプレーンである。複数のセンサから成る第2グループ20は半導体処理ツールによって形成されるもう1つのプレーンを測定する。第2のプレーンは半導体処理ツールのドア面によって形成されるプレーンである。アラインメント面14はラッチキー開口部25を有する。1つの実施例では、複数のセンサのうちの1つがラッチキーの回転を測定する。1つの実施例では、アラインメント面14にアラインメントツールと自動半導体処理ツールとの間の力を測定する複数のセンサのうちの1つが含まれる。上面24には自動処理コネクタ26がある。これはFOUP上で見られるコネクタと同じタイプである。1つの実施例では、装置にはバッテリが装備され、筐体10にはバッテリ充電用のジャック28が含まれる。ハンドル30も筐体12の少なくとも1つの面上に設けられる。
【0009】
図2は、本発明の1つの実施例に基づく半導体ロードポートアラインメント装置10の底面左斜視図である。この図では、アラインメント測定面14が下側(図示せず)にあり、位置決め面32が示されている。位置決め面32にはレジストレーションスロット36を含むレジストレーションブラケット34がある。レジストレーションスロット36は1次または2次のキネマピンに参照符を付けてもよい。1つの実施例では、装置10は電子高さセンサ38を含む。電子レベルセンサ38及び複数のセンサはプロセッサに接続される。1つの実施例では、プロセッサは携帯コンピュータ端末(パームトップコンピュータ)40である。センサからの全情報はディスプレイ42に表示され、携帯コンピュータ端末40に記憶される。携帯コンピュータ端末40は、ケーブルで接続されて示されているが、無線接続も可能である。
【0010】
図3は、本発明の1つの実施例に基づく半導体ロードポートアラインメント装置50のブロック図である。半導体ロードポートアラインメント装置50はプロセッサ52を有する。プロセッサ52はマルチプレクサ54に接続される。マルチプレクサ54は複数のセンサに接続される。センサには、レジストレーションピンセンサ56、半導体ツールプレーンセンサ58、ラッチキーセンサ60、力センサ62、及び電子高さセンサ64が含まれる。マルチプレクサによって、プロセッサがセンサシステム56、58、60、62、64の各々からデータを受信することが可能になる。レジストレーションピンセンサ56は、オペレータにレジストレーションピンを筐体またはFOUPに整列させることを可能にする。プレーンセンサ58は、ツールがFOUPのドアと同じプレーンにあるかどうかをオペレータが見分けることを可能にする。ラッチキーセンサ60は、ラッチキーが適当な回転アラインメントを有するかどうかオペレータが見分けることを可能にする。力センサ62によって、自動化ツールがFOUP上に割り当てる力を検出する。いくつかの自動化処理ツールは力測定を用いていつ停止するかを決定する。この力を測定することによって、装置50はツールが過剰な力を用いているかどうかを判定してもよい。電子高さセンサ64によって、ロードポートが適正な高さであるかどうかを決定することがオペレータに可能になる。ロードポートステーションが適正な高さでないと、自動化処理ツールがFOUPと適当に整列することが難しくなる。
【0011】
図4は、本発明の1つの実施例に基づく半導体ロードポートアラインメント装置において用いられる複数のセンサ70、72、74の概念図である。示された実施例では、センサ70、72、74はプローブ76を備えた機械的センサである。センサのこの配置はレジストレーションピンの位置を測定するよう設計されている。レジストレーションピンがプローブ76を押すと、センサがプローブのたわみを測定する。結果として、レジストレーションピンの位置がx−yプレーンで分かる。他のタイプのセンサを用いてもよいし、本発明は示されたセンサの配置に限定されない。半導体ツールプレーンセンサ58は筐体のアラインメント面から伸びる3つの機械的センサとして実施されてもよい。ラッチキーセンサは回転センサである。
【0012】
このように、ロードポート及びロードポートの関連処理装置上のFOUPについて効率的で正確なアラインメントを可能にする半導体ロードポートアラインメント装置が説明されてきた。
【0013】
本発明はその特定の実施例と関連して説明されたが、多くの変化、変更及び変形物を前記の説明の観点から当業者ははっきりと理解できるということが明白である。従って、添付の請求項におけるすべてのかかる変化、変更及び変形物を包含することを意図している。
【図面の簡単な説明】
【0014】
【図1】本発明の1実施例に基づく半導体ロードポートアラインメント装置の平面右斜視図である。
【図2】本発明の1実施例に基づく半導体ロードポートアラインメント装置の底面左斜視図である。
【図3】本発明の1実施例に基づく半導体ロードポートアラインメント装置のブロック図である。
【図4】本発明の1実施例に基づく半導体ロードポートアラインメント装置において用いられる複数のセンサの概念図である。

Claims (19)

  1. 半導体ロードポートアラインメント装置であって、
    位置決め面及び半導体処理ツールに対するロードポートのアラインメント測定面を有する筐体と、
    前記アラインメント測定面近くの前記筐体内に含まれる複数のセンサと、
    前記複数のセンサに接続されるプロセッサと、
    を含み、
    前記センサによって、前記半導体ロードポートアラインメント装置が配されるロードポートの位置合わせが行なわれることを特徴とする装置。
  2. 前記複数のセンサのうちの第1グループによって、前記半導体処理ツールが形成するプレーンが判断されることを特徴とする請求項1記載の装置。
  3. 前記複数のセンサのうちの第2グループによって前記半導体処理ツールのレジストレーションピンの位置が測定されることを特徴とする請求項1記載の装置。
  4. 前記複数のセンサのうちの1つによって前記半導体処理ツールのラッチキーの位置が測定されることを特徴とする請求項1記載の装置。
  5. 前記複数のセンサのうちの前記1つによって前記ラッチキーの回転が測定されることを特徴とする請求項4記載の装置。
  6. 前記複数のセンサのうちの1つによって前記半導体処理ツールが前記半導体ロードポートアラインメント装置にかける力が測定されることを特徴とする請求項1記載の装置。
  7. 前記筐体が移送のための自動処理コネクタを含む面を有することを特徴とする請求項1記載の装置。
  8. 前記筐体に取り付けられた電子的に高さを測定するセンサをさらに含むことを特徴とする請求項1記載の装置。
  9. 前記電子的に高さを測定するセンサは前記プロセッサに接続されることを特徴とする請求項8記載の装置。
  10. 半導体ロードポートアラインメント装置であって、
    筐体と、
    前記筐体に取り付けられており、半導体処理ツールのレジストレーションピンの位置を測定するレジストレーションピンセンサと、
    前記筐体に取り付けられており、半導体処理ツールが前記半導体ロードポートアラインメント装置のドアと同じプレーンにあるかどうかを判断する半導体処理ツールプレーンセンサと、
    前記半導体処理ツールプレーンセンサに接続されたプロセッサと、
    を含み、
    前記レジストレーションピンセンサ及び前記プレーンセンサによって、前記半導体ロードポートアラインメント装置が配されるロードポートの位置あわせが行われることを特徴とする装置。
  11. 前記筐体に取り付けられており、半導体処理ツールのラッチキーの位置を測定するラッチキーセンサをさらに含む請求項10記載の装置。
  12. 前記半導体処理ツールが前記半導体ロードポートアラインメント装置にかける力を検出する力センサをさらに含む請求項10記載の装置。
  13. 前記筐体が移送のための自動処理コネクタを有することを特徴とする請求項10記載の装置。
  14. 前記プロセッサがディスプレイを有することを特徴とする請求項10記載の装置。
  15. 前記プロセッサが携帯コンピュータ端末であることを特徴とする請求項10記載の装置。
  16. 前記筐体に取り付けられた電子的に高さを測定するセンサをさらに含むことを特徴とする請求項10記載の装置。
  17. 半導体ロードポートアラインメント装置であって、
    位置決め面及びアラインメント測定面を有する筐体と、
    前記筐体に取り付けられた電子的に高さを測定するセンサと、
    前記筐体に取り付けられており、半導体処理ツールのレジストレーションピンを検出するレジストレーションピンセンサと、
    前記電子的に高さを測定するセンサに接続されたプロセッサと、
    を含み、
    前記電子的に高さを測定するセンサ及び前記レジストレーションピンセンサによって、前記半導体ロードポートアラインメント装置が配されるロードポートの位置あわせが行われることを特徴とする装置。
  18. 前記筐体は前開き統合型ポッド(FOUP)のフォームファクター形状を有することを特徴とする請求項17記載の装置。
  19. 前記プロセッサがパームトップ型コンピュータであることを特徴とする請求項17記載の装置。
JP2003584631A 2002-04-11 2003-04-08 半導体ロードポートアラインメント装置 Expired - Lifetime JP4880200B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/120,744 2002-04-11
US10/120,744 US6789328B2 (en) 2001-04-17 2002-04-11 Semiconductor load port alignment device
PCT/US2003/010705 WO2003087731A1 (en) 2002-04-11 2003-04-08 Semiconductor load port alignment device

Publications (3)

Publication Number Publication Date
JP2005522685A JP2005522685A (ja) 2005-07-28
JP2005522685A5 JP2005522685A5 (ja) 2010-01-21
JP4880200B2 true JP4880200B2 (ja) 2012-02-22

Family

ID=29248286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003584631A Expired - Lifetime JP4880200B2 (ja) 2002-04-11 2003-04-08 半導体ロードポートアラインメント装置

Country Status (6)

Country Link
US (1) US6789328B2 (ja)
EP (1) EP1497621A4 (ja)
JP (1) JP4880200B2 (ja)
AU (1) AU2003224873A1 (ja)
TW (1) TWI266380B (ja)
WO (1) WO2003087731A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807168B1 (ko) * 2017-05-16 2017-12-08 주식회사 싸이맥스 로드 포트 정렬 측정 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7404478B2 (en) * 2001-09-05 2008-07-29 Weber Maschinenbau Gmbh & Co. Kg Distribution device
US7054713B2 (en) * 2002-01-07 2006-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Calibration cassette pod for robot teaching and method of using
US7236853B2 (en) * 2003-10-01 2007-06-26 Varian Semiconductor Equipment Associates, Inc. Automated robot alignment system and method using kinematic pins and end effector sensor
CN1636845A (zh) * 2003-11-13 2005-07-13 应用材料有限公司 在空中传送期间稳定衬底的载体
US7174798B2 (en) * 2004-10-14 2007-02-13 Honeywell International Inc. Alignment device for positioning liquid flow tube
CN101598538A (zh) * 2008-06-04 2009-12-09 鸿富锦精密工业(深圳)有限公司 工件检测装置
KR102382339B1 (ko) * 2020-09-28 2022-04-05 주식회사 저스템 로드포트모듈의 상태를 측정하는 장치
US20230265792A1 (en) * 2022-02-21 2023-08-24 General Electric Company Systems and method of operating a fuel cell assembly, a gas turbine engine, or both

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076831B2 (ja) * 1989-11-22 2000-08-14 日本テキサス・インスツルメンツ株式会社 素子試験装置
JP3175231B2 (ja) * 1991-10-17 2001-06-11 神鋼電機株式会社 機械式インターフェース装置
WO2002005328A2 (en) * 2000-07-10 2002-01-17 Newport Corporation Pod load interface equipment adapted for implementation in a fims system
JP2002076093A (ja) * 2000-08-31 2002-03-15 Hirata Corp Foupオープナ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH071784B2 (ja) * 1985-12-23 1995-01-11 アシスト テクノロジーズ インコーポレーテッド 標準機械的インターフェースシステムにおける情報処理装置
US5444637A (en) * 1993-09-28 1995-08-22 Advanced Micro Devices, Inc. Programmable semiconductor wafer for sensing, recording and retrieving fabrication process conditions to which the wafer is exposed
US6533101B2 (en) * 1998-06-24 2003-03-18 Asyst Technologies, Inc. Integrated transport carrier and conveyor system
US6307211B1 (en) * 1998-12-21 2001-10-23 Microtool, Inc. Semiconductor alignment tool
US6300644B1 (en) * 1998-12-21 2001-10-09 Microtool, Inc. Tool for aligning a robot arm to a cassette for holding semiconductor wafers
JP3916342B2 (ja) * 1999-04-20 2007-05-16 信越ポリマー株式会社 基板収納容器
EP1139390A1 (en) * 2000-03-28 2001-10-04 Infineon Technologies AG Semiconductor wafer pod
US20020044859A1 (en) * 2000-08-28 2002-04-18 Shinsung Eng Corporation FOUP loading apparatus for FOUP opener
TW460035U (en) * 2000-09-08 2001-10-11 Ind Tech Res Inst Automatic front-opening load-in device for wafer box
US6453574B1 (en) * 2001-03-28 2002-09-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for aligning a cassette pod to an overhead hoist transport system
US6519502B2 (en) * 2001-03-28 2003-02-11 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for positioning a cassette pod onto a loadport by an overhead hoist transport system
US6533521B1 (en) * 2001-03-29 2003-03-18 Genmark Automation, Inc. Integrated substrate handler having pre-aligner and storage pod access mechanism
JP3697477B2 (ja) * 2001-08-06 2005-09-21 ソニー株式会社 基板収納容器測定装置および基板収納容器測定用治具
JP3697478B2 (ja) * 2001-08-20 2005-09-21 ソニー株式会社 基板の移送方法及びロードポート装置並びに基板移送システム
TW511651U (en) * 2001-09-13 2002-11-21 Fortrend Taiwan Scient Corp Fast opening device for wafer box
TW514073U (en) * 2001-09-13 2002-12-11 Fortrend Taiwan Scient Corp Alignment device capable of elastic stretch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3076831B2 (ja) * 1989-11-22 2000-08-14 日本テキサス・インスツルメンツ株式会社 素子試験装置
JP3175231B2 (ja) * 1991-10-17 2001-06-11 神鋼電機株式会社 機械式インターフェース装置
WO2002005328A2 (en) * 2000-07-10 2002-01-17 Newport Corporation Pod load interface equipment adapted for implementation in a fims system
JP2002076093A (ja) * 2000-08-31 2002-03-15 Hirata Corp Foupオープナ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807168B1 (ko) * 2017-05-16 2017-12-08 주식회사 싸이맥스 로드 포트 정렬 측정 장치

Also Published As

Publication number Publication date
WO2003087731A1 (en) 2003-10-23
US6789328B2 (en) 2004-09-14
EP1497621A1 (en) 2005-01-19
AU2003224873A1 (en) 2003-10-27
US20020148132A1 (en) 2002-10-17
TW200308042A (en) 2003-12-16
EP1497621A4 (en) 2009-08-05
JP2005522685A (ja) 2005-07-28
TWI266380B (en) 2006-11-11

Similar Documents

Publication Publication Date Title
US8215890B2 (en) Semiconductor wafer robot alignment system and method
US6577923B1 (en) Apparatus and method for robotic alignment of substrates
JP4880200B2 (ja) 半導体ロードポートアラインメント装置
US6884639B2 (en) Semiconductor wafer pod
WO2009042997A2 (en) Wafer bow metrology arrangements and methods thereof
TWI518339B (zh) 用以測試電子裝置之測試系統及方法
US6300644B1 (en) Tool for aligning a robot arm to a cassette for holding semiconductor wafers
KR20030084579A (ko) 로드 포트, 반도체 제조 장치, 반도체 제조 방법 및어댑터의 검출 방법
US6307211B1 (en) Semiconductor alignment tool
JP3638245B2 (ja) ロードポート調整治具、foup測定治具、foupウェーハ位置測定治具、キネマティックピン形状評価治具、キネマティックピン位置評価治具、およびこれらを用いる調整・測定・評価方法
JP2005522685A5 (ja)
US20030154002A1 (en) Method and apparatus for aligning a cassette handler
CN210167333U (zh) 一种晶圆装载设备
JPH0774229A (ja) 半導体基板位置検知装置
JP2010040821A (ja) 半導体装置の製造方法及び半導体製造装置
JP3174452B2 (ja) 基板検出方法
KR101191037B1 (ko) 기판 처리 장치의 로봇 정렬을 위한 티칭 지그 및 티칭 방법
TWI767359B (zh) 用於轉移半導體晶圓的生產線、設備及方法
JPH0562699B2 (ja)
KR102669235B1 (ko) 프로세스 키트 링 어댑터
KR100868628B1 (ko) 반도체 제조 설비의 로봇 정렬용 장비
TW202334020A (zh) 具有末端效應器偵測感測器的前開式晶圓傳送盒以及利用所述前開式晶圓傳送盒的數據綜合管理系統
KR100943496B1 (ko) 캘리브레이션 블레이드를 구비하는 반도체 소자 제조 장치및 이를 이용한 웨이퍼간 센터 측정 방법
JP2004172480A (ja) ウェハ検査装置
KR100887023B1 (ko) 스탠더드 메커니컬 인터페이스 시스템의 파드 락 핀 지그

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090519

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090807

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090814

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110613

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111201

R150 Certificate of patent or registration of utility model

Ref document number: 4880200

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term