JP4880103B2 - リーケージ電流の供給が阻止されるメモリ回路、該メモリ回路を備えた無線装置及びリーケージ電流制限方法 - Google Patents
リーケージ電流の供給が阻止されるメモリ回路、該メモリ回路を備えた無線装置及びリーケージ電流制限方法 Download PDFInfo
- Publication number
- JP4880103B2 JP4880103B2 JP14650598A JP14650598A JP4880103B2 JP 4880103 B2 JP4880103 B2 JP 4880103B2 JP 14650598 A JP14650598 A JP 14650598A JP 14650598 A JP14650598 A JP 14650598A JP 4880103 B2 JP4880103 B2 JP 4880103B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- power supply
- semiconductor
- circuit
- supply conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、一般的には、集積回路に関し、かつより特定的には、電流制限回路に関する。
【０００２】
【従来の技術】
セルラ電話またはページャのような携帯用無線システムは無線周波（ＲＦ）からベースバンドにおよぶ周波数の間で信号を変換するためにアナログおよびアクティブまたは能動回路を使用する。受信されたＲＦ信号はＲＦ送受信機、ダウンコンバータ、および復調器のような回路を通してベースバンドに変換される。セルラ電話の場合は、変換されたベースバンド信号は音声帯域周波数において認識可能な音声へと処理される。携帯用無線システムは典型的にはバッテリ電源からその動作電力を得る。携帯用無線システムにおけるアナログおよびアクティブ回路はシステムの動作の間におけるバッテリ電流消費の主たる原因となる。
【０００３】
【発明が解決しようとする課題】
アナログおよびアクティブ回路のトランジスタは集積回路の基板に形成されたウエル（ｗｅｌｌ）領域を有する。基板におけるウエル領域によって形成された逆バイアスされたＰＮ接合ダイオードは該ダイオードの接合領域に基づくリーケージ電流を有する。携帯用無線システムが信号を送信または受信していないときには、該システムはバッテリ寿命を延長するためにスタンバイモードに入る。スタンバイモードにおいては、アナログおよびアクティブ回路の大部分はディスエーブルまたは不作動とされこれは前記ダイオードのリーケージ電流がバッテリの寿命を低下させる支配的な電流となるようにさせる。
【０００４】
従って、携帯用無線システムのバッテリ寿命を延長するためにスタンバイモードの間における集積回路のダイオードのリーケージ電流を制限する回路をもつことが有利であろう。さらに、該電流制限回路は小さな寸法を有しかつ容易に集積できることが好都合であろう。
【０００５】
【課題を解決するための手段】
一般に、本発明はスタンバイモードで動作している間に携帯用無線システムにおけるメモリアレイのメモリセルの電流制限を行う回路および方法を提供する。携帯用無線通信システムはその電源をローカルなまたは局所的なバッテリ電源から得る。アナログおよびアクティブ回路は通常のシステム動作の間における電流消費の主たる要因である。しかしながら、スタンバイモードにおいては、アクティブ回路はディスエーブルされかつ集積回路のトランジスタに関連するウエル領域からのリーケージ電流がバッテリ寿命を低下させる電流消費の主たる要因となる。携帯用無線システムは典型的には高いパーセンテージまたは割合の時間の間スタンバイモードで動作する。従って、前記電流制限回路はスタンバイモードの間にオフに切り替えられて半導体ウエルのリーケージ電流を制限しかつバッテリの寿命を延長する。
【０００６】
本発明の一態様では、メモリ回路が提供され、該メモリ回路は、基板（６２）に配置された第１の半導体領域（６４）、メモリセル（４２，５２）を含む第２の半導体領域（６６）であって、該第２の半導体領域は前記第１の半導体領域（６４）に配置されかつ前記基板（６２）から前記第１の半導体領域（６４）によって隔離されているもの、そして第１の電源導体（７２）と前記第１の半導体領域（６４）との間に結合された電流制限回路（７０）、を具備することを特徴とする。
【０００７】
前記電流制限回路（７０）は制御信号を受けるよう結合された制御端子（７４）、および前記第１の電源導体（７２）を前記第１の半導体領域（６４）に結合するための第１および第２の電流導通端子を有する金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含むと好都合である。
【０００８】
本発明の別の態様では、無線装置が提供され、該無線装置は、送信された信号を受信しかつデジタルデータを提供するよう結合された変換器（１４）、前記デジタルデータを受けるよう結合された処理回路（１８）、そしてデータを提供するメモリ回路（２４）であって、該メモリ回路（２４）は、（ａ）基板（６２）に配置された第１の半導体領域（６４）、（ｂ）メモリセル（４２，５２）を含む第２の半導体領域（６６）であって、該第２の半導体領域（６６）は前記第１の半導体領域（６４）に配置されかつ前記第１の半導体領域（６４）によって前記基板（６２）から隔離されているもの、そして（ｃ）第１の電源導体（７２）および前記第１の半導体領域（６４）の間に結合された電流制限回路（７０）、を具備する前記メモリ回路（２４）、を具備することを特徴とする。
【０００９】
本発明のさらに別の態様では、集積回路が提供され、該集積回路は、メモリセル、該メモリセルを基板（６２）から分離するアイソレーション領域（６４）、そして第１の電源導体（７２）と前記アイソレーション領域（６４）との間に結合された導通経路を有する電流制限半導体装置（７０）、を具備することを特徴とする。
【００１０】
本発明のさらに別の態様では、リーケージ電流を制限する方法が提供され、該方法は、基板（６２）に第１の半導体ウエル（６４）を配置する段階、前記第１の半導体ウエル（６４）に第２の半導体ウエル（６６）を配置して前記第２の半導体ウエル（６６）を前記基板（６２）から隔離する段階、そして第１の電源導体（７２）と前記第１の半導体ウエル（６４）の間の電流を制限する段階、を具備することを特徴とする。
【００１１】
【発明の実施の形態】
図１は、セルラ電話または２方向無線機のような無線通信装置１０のブロック図である。無線通信装置１０はアンテナ１２、ＲＦ送受信機１４（送信回路および受信回路）、ダウンコンバータおよび復調回路１６、データ処理回路１８、スピーカ２０、キーパッド２２、およびメモリ回路２４を含む。アンテナ１２はデジタル情報によって変調された送信無線周波キャリア信号を受信する。ＲＦ送受信機１４は該ＲＦキャリア信号を受信しかつ周波数を中間周波（ＩＦ）信号へとダウンコンバートし該ＩＦ信号はダウンコンバータおよび復調回路１６の入力に結合される。ＲＦ送受信機１４はまた送信された信号を受信するよう結合された変換器（トランスレータ）とも称されることに注目すべきである。ダウンコンバータおよび復調回路１６は前記ＩＦ信号からデジタル情報を抽出してデータ処理回路１４の入力に結合されるベースバンドデジタルデータを生成する。データ処理回路１４はメモリ回路２４の不揮発性フラッシュ（ＦＬＡＳＨ）メモリに記憶されたソフトウエアプログラム命令の制御の下に動作する。データ処理回路１８はキーパッド２２からデータを受信する入力およびスピーカ２０をドライブするためのオーディオ信号を生成する出力を有する。
【００１２】
図２は、メモリ回路２４のブロック図である。フラッシュメモリ回路２４は始めに消去されかつ論理“１”のデータ値によってプログラムされるべきメモリセルが書き込まれる。ページバッファ回路２８は双方向バス２６を介して入力信号を受けるよう結合されている。ページバッファ回路２８はバス２６を介してセンスアンプ回路３０に接続されている。センスアンプ回路３０はコラムｍｕｘ（マルチプレクサ）３２に接続されたデータバス３１を有する。コラムｍｕｘ３２はアドレス信号を受けるよう結合された制御入力を有しかつデータがメモリアレイ３４における選択されたビットラインから読み出すことができるようにする。コラムデコード回路３６はアドレスバスからアドレスラインを受けかつ該アドレスラインをコラムｍｕｘ３２における１つの列またはコラムのメモリセルを選択するためにデコードする。ローデコード回路３８はアドレスバスからアドレスラインを受けかつ該アドレスラインをメモリアレイ３４内の１つのローまたは行のメモリセルを選択するためにデコードする。双方向バス２６，３１および３３のためのラインの数は本発明を限定するものでないことに注目すべきである。
【００１３】
図３は、メモリセル４０のブロック図である。図２を一時的に参照すると、一例としてのメモリセル４０が複数個アレイに構成されかつメモリアレイ３４（アレイは図示されていない）のローまたは行およびコラムまたは列へと配列されている。メモリセル４０は制御トランジスタ４２および選択トランジスタ５２を含む２トランジスタメモリセルである。制御トランジスタ４２はゲート端子４４、ゲート構造４６、ドレイン領域４８、およびソース領域５０を有する。選択トランジスタ５２はゲート端子５４、ゲート構造５６、ドレイン領域５０、およびソース領域５８を有する。特に、制御トランジスタ４２のドレイン領域４８は信号を受信するかあるいは発生するメモリセル４０の出力、「ビットライン（ＢＩＴＬＩＮＥ）」として作用する。制御トランジスタ４２のソース領域は選択トランジスタ５２のドレイン領域に共通に接続されかつ参照番号５０で参照される。選択トランジスタ５２のソース領域５８は電源導体６０に接続されている。制御トランジスタ４２のドレイン領域４８およびソース領域５０の双方および選択トランジスタ５２のドレイン領域５０およびソース領域５８の双方はウエル端子６１によってコンタクトされるウエル領域に配置されている。選択トランジスタ５２は制御トランジスタ４２のソースに接続されて示されかつソース選択メモリアーキテクチャ（ｓｏｕｒｃｅ ｓｅｌｅｃｔｅｄ ｍｅｍｏｒｙ ａｒｃｈｉｔｅｃｔｕｒｅ）と称される。しかしながら、メモリアーキテクチャの形式は本発明を限定するものではない。言い換えれば、メモリセルは１トランジスタメモリセルアーキテクチャとすることもできる。
【００１４】
制御トランジスタ４２はフローティングゲートトランジスタとして示されていることに注目すべきである。言い換えれば、制御トランジスタ４２はフローティングゲート、すなわちゲート端子から分離されかつ隔離または絶縁された（ｉｓｏｌａｔｅｄ）ゲート材料、上に電荷を捕捉する不揮発性メモリ記憶トランジスタである。さらに、制御トランジスタ４２および選択トランジスタ５２はＮチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として示されていることに注目すべきである。ししかしながら、トランジスタの種別は本発明を限定するものではない。
【００１５】
動作においては、メモリセル４０は「プログラム」モードにおいてデジタルデータを記憶し、「読出し」モードにおいて記憶したデジタルデータを読み出し、かつ「消去」モードにおいて記憶されたデジタルデータを消去する。メモリセル４０のゲート端子４４および５４は、それぞれ、制御端子および選択ゲートと称される。電源導体６０はソース端子（ＳＯＵＲＣＥ ＴＥＲＭＩＮＡＬ）と称される。
【００１６】
以下の表１は、読出しモード、プログラムモード、および消去モードにおいて動作する場合にメモリセル４０の制御端子、選択ゲート、ソース端子、およびウエル端子に印加される電圧値を示す。さらに、プログラムモードにおいて「ビットライン」信号としてある電圧値が供給される。一例として、選択ゲート電圧が約０ボルトから約ＶＤＤへと遷移し、かつ制御端子およびソース端子がそれぞれ約＋１．２ボルトおよび約０ボルトの電圧値を有する場合に、メモリセル４０に記憶された値がビットライン信号として読出しモードにおいて出力される。
【００１７】
あるいは、約−９ボルトおよび約０ボルトのそれぞれの電圧値が制御端子およびソース端子に印加されたときプログラムモードにおいてある値がメモリセル４０に記憶される。選択トランジスタ５２のゲート端子上の電圧値はＶＤＤ〜グランドの範囲内の任意の電圧である。メモリセル４０はビットライン信号が約＋５．５ボルトの値を有する場合にプログラムされかつビットライン信号が約０ボルトの値を有する場合に不変に留まっている。表１の文字Ｘは「ドントケア（ｄｏｎ′ｔ ｃａｒｅ）」電圧値を表す。
【表１】
【００１８】
メモリセル４０に記憶された論理値は選択ゲート電圧が約ゼロボルトであり、かつ約＋１３ボルトおよび約−５ボルトのそれぞれの電圧値が制御端子およびソース端子に供給されたときに消去モードにおいてクリアされる。
【００１９】
図４は、電流制限回路７０に結合されたメモリセル４０の断面図である。図面においては同じ要素を示すために同じ参照番号が使用されていることに注目すべきである。半導体領域６４は基板６２内に配置されかつメモリセル４０を基板６２から分離するアイソレーション領域である。他の半導体領域６６はメモリセル４０を含みかつ半導体領域６４内に配置されている。ウエル端子６１は半導体領域６６にコンタクトまたは接触している。一例として、基板６２はＰ型半導体材料であり、半導体領域６４は隔離された（ｉｓｏｌａｔｅｄ）Ｎウエル領域であり、かつ半導体領域６６は隔離されたＰウエル領域である。典型的には、ＮウエルおよびＰウエル領域はＭＯＳＦＥＴのソースおよびドレイン領域を形成するために使用される不純物濃度と比較した場合より低い不純物濃度で形成される。
【００２０】
半導体領域６６におけるメモリセル４０はその中に形成されたゲート構造４６および５６を有する。本発明の１実施形態によれば、ゲート構造４６および５６はそれぞれのゲート端子４４および５４に接続されている。メモリセル４０は制御トランジスタ４２および選択トランジスタ５２を含む。制御トランジスタ４２はゲート端子４４、ゲート構造４６、ドレイン領域４８、およびソース領域５０を有する。選択トランジスタ５２はゲート端子５４、ゲート構造５６、ドレイン領域５０、およびソース領域５８を有する。制御トランジスタ４２のドレイン領域４８は信号「ビットライン」に接続されている。制御トランジスタ４２のソース領域は共通に選択トランジスタ５２のドレイン領域に接続されかつ参照数字５０で参照される。選択トランジスタ５２のソース領域５８は電源導体６０に接続されている。
【００２１】
電流制限回路７０は電源導体７２、制御端子７４、および出力端子７６を含む。出力端子７６はオーミック接続により半導体領域６４に接続されている。電流制限回路７０は電源導体７２と出力端子７６との間で電流導通経路を提供する。
【００２２】
図５は、電流制限回路７０の好ましい実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＰチャネルＭＯＳＦＥＴ８０である。また、ＭＯＳＦＥＴは制御端子および電流導通端子と称される端子をもつことができることに注目すべきである。特に、ＭＯＳＦＥＴ８０のゲート端子は電流制限回路７０の制御端子７４として作用する。ＭＯＳＦＥＴ８０のソース端子は電流制限回路７０の電源導体７２として作用する。ＭＯＳＦＥＴ８０のドレイン端子は電流制限回路７０の出力端子７６として作用する。
【００２３】
動作においては、制御端子７４に論理ゼロの値、すなわち、ほぼグランドの電圧値が供給されたとき、エンハンスメントトランジスタとしてのＭＯＳＦＥＴ８０は導通モードにある。導通モードにおいては、ＭＯＳＦＥＴ８０の出力端子７６は電源導体７２がＶＤＤの電圧を供給されたとき約ＶＤＤの電圧値を有する。電流制限回路７０は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードのリーケージ電流を供給する。
【００２４】
制御端子７４に論理“１”の値、すなわち、約ＶＤＤの電圧値が供給されたとき、ＭＯＳＦＥＴ８０は非導通モードの動作にある。非導通モードにおいては、ＭＯＳＦＥＴ８０はオフでありかつ基板６２と半導体領域６４および半導体領域６６と半導体領域６４とによって形成される逆方向バイアスダイオードに対しリーケージ電流を供給するのを阻止するよう動作する。ＭＯＳＦＥＴ８０が非導通である場合、基板６２と領域６４によって形成されるダイオードが順方向バイアスされるようにウエル領域６４が負にバイアスされないことを保証するために他の半導体装置（図示せず）を使用できることが理解されるべきである。
【００２５】
図６は、電流制限回路７０の第１の別の実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＰチャネルＭＯＳＦＥＴ８２である。特に、ＭＯＳＦＥＴ８２のゲート端子は電源導体に接続されかつ、例えば、グランドのような電圧を受ける。ＭＯＳＦＥＴ８２のソース端子は電流制限回路７０の電源導体７２として作用する。ＭＯＳＦＥＴ８２のドレイン端子は電流制限回路７０の出力端子７６として作用する。電流制限回路７０の制御端子７４は接続されていない。
【００２６】
動作においては、ＭＯＳＦＥＴ８２は電源導体７２がＶＤＤの電圧を供給された場合に約ＶＤＤの出力電圧値を端子７６に有する。ＭＯＳＦＥＴ８２は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスダイオードのリーケージ電流を供給する。
【００２７】
図７は、電流制限回路７０の第２の別の実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＮチャネルＭＯＳＦＥＴ８４である。特に、ＭＯＳＦＥＴ８４のゲート端子は電流制限回路７０の制御端子７４として作用する。ＭＯＳＦＥＴ８４のソース端子は電流制限回路７０の出力端子７６として作用する。ＭＯＳＦＥＴ８４のドレイン端子は電流制限回路７０の電源導体７２として作用する。
【００２８】
動作においては、制御端子７４が論理“１”の値、すなわち、約ＶＤＤの電圧値を供給されたとき、エンハンスメントトランジスタとしてのＭＯＳＦＥＴ８４は導通モードにある。導通モードにおいては、ＭＯＳＦＥＴ８４の出力端子７６は電源導体７２がＶＤＤの電圧を供給されたときにＶＤＤの電圧値からＭＯＳＦＥＴ８４のしきい値電圧値を減算した電圧を有する。ＭＯＳＦＥＴ８４は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスダイオードに電流を供給する。言い換えれば、ダイオードのリーケージ電流はＭＯＳＦＥＴ８４によって供給される。
【００２９】
制御端子７４が論理“０”の値、すなわち、約グランドの電圧値を供給されたとき、ＭＯＳＦＥＴ８４は非導通モードにある。非導通モードにおいては、ＭＯＳＦＥＴ８４はオフでありかつ基板６２と半導体領域６４および半導体領域６６と半導体領域６４で形成される逆方向バイアスされたダイオードにリーケージ電流を供給するのを阻止するよう動作する。
【００３０】
図８は、電源制御回路７０の第３の別の実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＮチャネルＭＯＳＦＥＴ８６である。特に、ＭＯＳＦＥＴ８６の共通接続されたゲート端子およびドレイン端子は電流制限回路７０の電源導体７２として作用する。ＭＯＳＦＥＴ８６のソース端子は電流制限回路７０の出力端子７６として作用する。電流制限回路７０の制御端子７４は接続されていない。
【００３１】
動作においては、ＭＯＳＦＥＴ８６は電源導体７２にＶＤＤの電圧が供給されたとき、ＶＤＤからＭＯＳＦＥＴ８６のしきい値電圧値を減算した電圧値を出力端子７６に有する。ＭＯＳＦＥＴ８６は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードのリーケージ電流を供給する。
【００３２】
図９は、電源制限回路７０の第４の別の実施形態を示す。電流制限回路７０はアノードおよびカソードを有するＰＮ接合ダイオード８８である。特に、前記アノードは電流制限回路７０の電源導体７２に接続されている。前記カソードは電流制限回路７０の出力端子７６に接続されている。電流制限回路７０の制御端子７４は接続されていない。
【００３３】
動作においては、ダイオード８８は電源導体７２にＶＤＤの電圧が供給されたとき、ＶＤＤから前記順方向バイアスされたダイオードの電圧を減算した電圧値を出力端子７６に有する。ダイオード８８は基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードのリーケージ電流を供給するよう動作する。
【００３４】
電流制限回路７０が単一の装置あるいは複数のＭＯＳＦＥＴ装置であることは本発明を限定するものではない。例えば、メモリアレイまたはメモリ回路２４がいくつかのセクションまたはバンクへと編成され、各々のバンクが基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードを有することは通常行なわれることである。共通に接続されたゲート端子を有する複数の電流制御回路７０を使用して各々のバンクのメモリアレイにおける逆方向バイアスされたダイオードのリーケージ電流を制限することができる。
【００３５】
図５を参照すると、ＰチャネルＭＰＳＦＥＴ８０は幅Ｗおよび長さＬを含む制御端子７４に接続されたゲート構造を有する。一例として、ＭＯＳＦＥＴ８０のゲートは約１．０マイクロメートルの幅Ｗおよび約０．４マイクロメートルの長さＬをもつよう寸法を設定することができる。制御端子７４が約ゼロボルトの電圧を供給されたとき、ＭＯＳＦＥＴ８０は導通モードにありかつ約２５マイクロアンペアの電流を供給する。これに対し、制御端子７４が約ＶＤＤの電圧を供給されたとき、ＭＯＳＦＥＴ８０は非導通モードにありかつ各々のバンクの逆方向バイアスされたダイオードへのリーケージ電流を約１．０ナノアンペアの電流に制限する。
【００３６】
【発明の効果】
以上から、携帯用無線システムのバッテリ寿命を延長するためにダイオードのリーケージ電流を制限する構造および方法が提供されたことが理解されるべきである。さらに、本電流制限回路は小さな寸法を有しかつ携帯用無線システムのためのスタンバイモードにおける電流を最小にするため容易に集積できることが示されている。
【図面の簡単な説明】
【図１】無線通信装置を示すブロック図である。
【図２】無線通信装置におけるメモリ回路を示すブロック図である。
【図３】図２のメモリ回路のメモリセルを示す電気回路図である。
【図４】メモリセルおよび電流制限回路を示す断面図である。
【図５】電流制限回路の１実施形態を示す電気回路図である。
【図６】電流制限回路の他の実施形態を示す電気回路図である。
【図７】電流制限回路のさらに他の実施形態を示す電気回路図である。
【図８】電流制限回路のさらに他の実施形態を示す電気回路図である。
【図９】電流制限回路のさらに他の実施形態を示す電気回路図である。
【符号の説明】
１０ 無線通信装置
１２ アンテナ
１４ ＲＦ送受信機
１６ ダウンコンバータおよび復調回路
１８ データ処理回路
２０ スピーカ
２２ キーパッド
２４ メモリ回路
２６ 双方向バス
２８ ページバッファ回路
３０ センスアンプ回路
３１ データバス
３２ コラムｍｕｘ
３４ メモリアレイ
３６ コラムデコード回路
４０ メモリセル
４２ 制御トランジスタ
４４，５４ ゲート端子
４６，５６ ゲート構造
４８ ドレイン領域
５０ ソース領域またはドレイン領域
５８ ソース領域
６０ 電源導体
６１ ウエル端子
６２ 基板
６４，６６ 半導体領域
７０ 電流制限回路
７２ 電源導体
７４ 制御端子
７６ 出力端子
８０ ＰチャネルＭＯＳＦＥＴ
【発明の属する技術分野】
本発明は、一般的には、集積回路に関し、かつより特定的には、電流制限回路に関する。
【０００２】
【従来の技術】
セルラ電話またはページャのような携帯用無線システムは無線周波（ＲＦ）からベースバンドにおよぶ周波数の間で信号を変換するためにアナログおよびアクティブまたは能動回路を使用する。受信されたＲＦ信号はＲＦ送受信機、ダウンコンバータ、および復調器のような回路を通してベースバンドに変換される。セルラ電話の場合は、変換されたベースバンド信号は音声帯域周波数において認識可能な音声へと処理される。携帯用無線システムは典型的にはバッテリ電源からその動作電力を得る。携帯用無線システムにおけるアナログおよびアクティブ回路はシステムの動作の間におけるバッテリ電流消費の主たる原因となる。
【０００３】
【発明が解決しようとする課題】
アナログおよびアクティブ回路のトランジスタは集積回路の基板に形成されたウエル（ｗｅｌｌ）領域を有する。基板におけるウエル領域によって形成された逆バイアスされたＰＮ接合ダイオードは該ダイオードの接合領域に基づくリーケージ電流を有する。携帯用無線システムが信号を送信または受信していないときには、該システムはバッテリ寿命を延長するためにスタンバイモードに入る。スタンバイモードにおいては、アナログおよびアクティブ回路の大部分はディスエーブルまたは不作動とされこれは前記ダイオードのリーケージ電流がバッテリの寿命を低下させる支配的な電流となるようにさせる。
【０００４】
従って、携帯用無線システムのバッテリ寿命を延長するためにスタンバイモードの間における集積回路のダイオードのリーケージ電流を制限する回路をもつことが有利であろう。さらに、該電流制限回路は小さな寸法を有しかつ容易に集積できることが好都合であろう。
【０００５】
【課題を解決するための手段】
一般に、本発明はスタンバイモードで動作している間に携帯用無線システムにおけるメモリアレイのメモリセルの電流制限を行う回路および方法を提供する。携帯用無線通信システムはその電源をローカルなまたは局所的なバッテリ電源から得る。アナログおよびアクティブ回路は通常のシステム動作の間における電流消費の主たる要因である。しかしながら、スタンバイモードにおいては、アクティブ回路はディスエーブルされかつ集積回路のトランジスタに関連するウエル領域からのリーケージ電流がバッテリ寿命を低下させる電流消費の主たる要因となる。携帯用無線システムは典型的には高いパーセンテージまたは割合の時間の間スタンバイモードで動作する。従って、前記電流制限回路はスタンバイモードの間にオフに切り替えられて半導体ウエルのリーケージ電流を制限しかつバッテリの寿命を延長する。
【０００６】
本発明の一態様では、メモリ回路が提供され、該メモリ回路は、基板（６２）に配置された第１の半導体領域（６４）、メモリセル（４２，５２）を含む第２の半導体領域（６６）であって、該第２の半導体領域は前記第１の半導体領域（６４）に配置されかつ前記基板（６２）から前記第１の半導体領域（６４）によって隔離されているもの、そして第１の電源導体（７２）と前記第１の半導体領域（６４）との間に結合された電流制限回路（７０）、を具備することを特徴とする。
【０００７】
前記電流制限回路（７０）は制御信号を受けるよう結合された制御端子（７４）、および前記第１の電源導体（７２）を前記第１の半導体領域（６４）に結合するための第１および第２の電流導通端子を有する金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含むと好都合である。
【０００８】
本発明の別の態様では、無線装置が提供され、該無線装置は、送信された信号を受信しかつデジタルデータを提供するよう結合された変換器（１４）、前記デジタルデータを受けるよう結合された処理回路（１８）、そしてデータを提供するメモリ回路（２４）であって、該メモリ回路（２４）は、（ａ）基板（６２）に配置された第１の半導体領域（６４）、（ｂ）メモリセル（４２，５２）を含む第２の半導体領域（６６）であって、該第２の半導体領域（６６）は前記第１の半導体領域（６４）に配置されかつ前記第１の半導体領域（６４）によって前記基板（６２）から隔離されているもの、そして（ｃ）第１の電源導体（７２）および前記第１の半導体領域（６４）の間に結合された電流制限回路（７０）、を具備する前記メモリ回路（２４）、を具備することを特徴とする。
【０００９】
本発明のさらに別の態様では、集積回路が提供され、該集積回路は、メモリセル、該メモリセルを基板（６２）から分離するアイソレーション領域（６４）、そして第１の電源導体（７２）と前記アイソレーション領域（６４）との間に結合された導通経路を有する電流制限半導体装置（７０）、を具備することを特徴とする。
【００１０】
本発明のさらに別の態様では、リーケージ電流を制限する方法が提供され、該方法は、基板（６２）に第１の半導体ウエル（６４）を配置する段階、前記第１の半導体ウエル（６４）に第２の半導体ウエル（６６）を配置して前記第２の半導体ウエル（６６）を前記基板（６２）から隔離する段階、そして第１の電源導体（７２）と前記第１の半導体ウエル（６４）の間の電流を制限する段階、を具備することを特徴とする。
【００１１】
【発明の実施の形態】
図１は、セルラ電話または２方向無線機のような無線通信装置１０のブロック図である。無線通信装置１０はアンテナ１２、ＲＦ送受信機１４（送信回路および受信回路）、ダウンコンバータおよび復調回路１６、データ処理回路１８、スピーカ２０、キーパッド２２、およびメモリ回路２４を含む。アンテナ１２はデジタル情報によって変調された送信無線周波キャリア信号を受信する。ＲＦ送受信機１４は該ＲＦキャリア信号を受信しかつ周波数を中間周波（ＩＦ）信号へとダウンコンバートし該ＩＦ信号はダウンコンバータおよび復調回路１６の入力に結合される。ＲＦ送受信機１４はまた送信された信号を受信するよう結合された変換器（トランスレータ）とも称されることに注目すべきである。ダウンコンバータおよび復調回路１６は前記ＩＦ信号からデジタル情報を抽出してデータ処理回路１４の入力に結合されるベースバンドデジタルデータを生成する。データ処理回路１４はメモリ回路２４の不揮発性フラッシュ（ＦＬＡＳＨ）メモリに記憶されたソフトウエアプログラム命令の制御の下に動作する。データ処理回路１８はキーパッド２２からデータを受信する入力およびスピーカ２０をドライブするためのオーディオ信号を生成する出力を有する。
【００１２】
図２は、メモリ回路２４のブロック図である。フラッシュメモリ回路２４は始めに消去されかつ論理“１”のデータ値によってプログラムされるべきメモリセルが書き込まれる。ページバッファ回路２８は双方向バス２６を介して入力信号を受けるよう結合されている。ページバッファ回路２８はバス２６を介してセンスアンプ回路３０に接続されている。センスアンプ回路３０はコラムｍｕｘ（マルチプレクサ）３２に接続されたデータバス３１を有する。コラムｍｕｘ３２はアドレス信号を受けるよう結合された制御入力を有しかつデータがメモリアレイ３４における選択されたビットラインから読み出すことができるようにする。コラムデコード回路３６はアドレスバスからアドレスラインを受けかつ該アドレスラインをコラムｍｕｘ３２における１つの列またはコラムのメモリセルを選択するためにデコードする。ローデコード回路３８はアドレスバスからアドレスラインを受けかつ該アドレスラインをメモリアレイ３４内の１つのローまたは行のメモリセルを選択するためにデコードする。双方向バス２６，３１および３３のためのラインの数は本発明を限定するものでないことに注目すべきである。
【００１３】
図３は、メモリセル４０のブロック図である。図２を一時的に参照すると、一例としてのメモリセル４０が複数個アレイに構成されかつメモリアレイ３４（アレイは図示されていない）のローまたは行およびコラムまたは列へと配列されている。メモリセル４０は制御トランジスタ４２および選択トランジスタ５２を含む２トランジスタメモリセルである。制御トランジスタ４２はゲート端子４４、ゲート構造４６、ドレイン領域４８、およびソース領域５０を有する。選択トランジスタ５２はゲート端子５４、ゲート構造５６、ドレイン領域５０、およびソース領域５８を有する。特に、制御トランジスタ４２のドレイン領域４８は信号を受信するかあるいは発生するメモリセル４０の出力、「ビットライン（ＢＩＴＬＩＮＥ）」として作用する。制御トランジスタ４２のソース領域は選択トランジスタ５２のドレイン領域に共通に接続されかつ参照番号５０で参照される。選択トランジスタ５２のソース領域５８は電源導体６０に接続されている。制御トランジスタ４２のドレイン領域４８およびソース領域５０の双方および選択トランジスタ５２のドレイン領域５０およびソース領域５８の双方はウエル端子６１によってコンタクトされるウエル領域に配置されている。選択トランジスタ５２は制御トランジスタ４２のソースに接続されて示されかつソース選択メモリアーキテクチャ（ｓｏｕｒｃｅ ｓｅｌｅｃｔｅｄ ｍｅｍｏｒｙ ａｒｃｈｉｔｅｃｔｕｒｅ）と称される。しかしながら、メモリアーキテクチャの形式は本発明を限定するものではない。言い換えれば、メモリセルは１トランジスタメモリセルアーキテクチャとすることもできる。
【００１４】
制御トランジスタ４２はフローティングゲートトランジスタとして示されていることに注目すべきである。言い換えれば、制御トランジスタ４２はフローティングゲート、すなわちゲート端子から分離されかつ隔離または絶縁された（ｉｓｏｌａｔｅｄ）ゲート材料、上に電荷を捕捉する不揮発性メモリ記憶トランジスタである。さらに、制御トランジスタ４２および選択トランジスタ５２はＮチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）として示されていることに注目すべきである。ししかしながら、トランジスタの種別は本発明を限定するものではない。
【００１５】
動作においては、メモリセル４０は「プログラム」モードにおいてデジタルデータを記憶し、「読出し」モードにおいて記憶したデジタルデータを読み出し、かつ「消去」モードにおいて記憶されたデジタルデータを消去する。メモリセル４０のゲート端子４４および５４は、それぞれ、制御端子および選択ゲートと称される。電源導体６０はソース端子（ＳＯＵＲＣＥ ＴＥＲＭＩＮＡＬ）と称される。
【００１６】
以下の表１は、読出しモード、プログラムモード、および消去モードにおいて動作する場合にメモリセル４０の制御端子、選択ゲート、ソース端子、およびウエル端子に印加される電圧値を示す。さらに、プログラムモードにおいて「ビットライン」信号としてある電圧値が供給される。一例として、選択ゲート電圧が約０ボルトから約ＶＤＤへと遷移し、かつ制御端子およびソース端子がそれぞれ約＋１．２ボルトおよび約０ボルトの電圧値を有する場合に、メモリセル４０に記憶された値がビットライン信号として読出しモードにおいて出力される。
【００１７】
あるいは、約−９ボルトおよび約０ボルトのそれぞれの電圧値が制御端子およびソース端子に印加されたときプログラムモードにおいてある値がメモリセル４０に記憶される。選択トランジスタ５２のゲート端子上の電圧値はＶＤＤ〜グランドの範囲内の任意の電圧である。メモリセル４０はビットライン信号が約＋５．５ボルトの値を有する場合にプログラムされかつビットライン信号が約０ボルトの値を有する場合に不変に留まっている。表１の文字Ｘは「ドントケア（ｄｏｎ′ｔ ｃａｒｅ）」電圧値を表す。
【表１】
メモリセル４０に記憶された論理値は選択ゲート電圧が約ゼロボルトであり、かつ約＋１３ボルトおよび約−５ボルトのそれぞれの電圧値が制御端子およびソース端子に供給されたときに消去モードにおいてクリアされる。
【００１９】
図４は、電流制限回路７０に結合されたメモリセル４０の断面図である。図面においては同じ要素を示すために同じ参照番号が使用されていることに注目すべきである。半導体領域６４は基板６２内に配置されかつメモリセル４０を基板６２から分離するアイソレーション領域である。他の半導体領域６６はメモリセル４０を含みかつ半導体領域６４内に配置されている。ウエル端子６１は半導体領域６６にコンタクトまたは接触している。一例として、基板６２はＰ型半導体材料であり、半導体領域６４は隔離された（ｉｓｏｌａｔｅｄ）Ｎウエル領域であり、かつ半導体領域６６は隔離されたＰウエル領域である。典型的には、ＮウエルおよびＰウエル領域はＭＯＳＦＥＴのソースおよびドレイン領域を形成するために使用される不純物濃度と比較した場合より低い不純物濃度で形成される。
【００２０】
半導体領域６６におけるメモリセル４０はその中に形成されたゲート構造４６および５６を有する。本発明の１実施形態によれば、ゲート構造４６および５６はそれぞれのゲート端子４４および５４に接続されている。メモリセル４０は制御トランジスタ４２および選択トランジスタ５２を含む。制御トランジスタ４２はゲート端子４４、ゲート構造４６、ドレイン領域４８、およびソース領域５０を有する。選択トランジスタ５２はゲート端子５４、ゲート構造５６、ドレイン領域５０、およびソース領域５８を有する。制御トランジスタ４２のドレイン領域４８は信号「ビットライン」に接続されている。制御トランジスタ４２のソース領域は共通に選択トランジスタ５２のドレイン領域に接続されかつ参照数字５０で参照される。選択トランジスタ５２のソース領域５８は電源導体６０に接続されている。
【００２１】
電流制限回路７０は電源導体７２、制御端子７４、および出力端子７６を含む。出力端子７６はオーミック接続により半導体領域６４に接続されている。電流制限回路７０は電源導体７２と出力端子７６との間で電流導通経路を提供する。
【００２２】
図５は、電流制限回路７０の好ましい実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＰチャネルＭＯＳＦＥＴ８０である。また、ＭＯＳＦＥＴは制御端子および電流導通端子と称される端子をもつことができることに注目すべきである。特に、ＭＯＳＦＥＴ８０のゲート端子は電流制限回路７０の制御端子７４として作用する。ＭＯＳＦＥＴ８０のソース端子は電流制限回路７０の電源導体７２として作用する。ＭＯＳＦＥＴ８０のドレイン端子は電流制限回路７０の出力端子７６として作用する。
【００２３】
動作においては、制御端子７４に論理ゼロの値、すなわち、ほぼグランドの電圧値が供給されたとき、エンハンスメントトランジスタとしてのＭＯＳＦＥＴ８０は導通モードにある。導通モードにおいては、ＭＯＳＦＥＴ８０の出力端子７６は電源導体７２がＶＤＤの電圧を供給されたとき約ＶＤＤの電圧値を有する。電流制限回路７０は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードのリーケージ電流を供給する。
【００２４】
制御端子７４に論理“１”の値、すなわち、約ＶＤＤの電圧値が供給されたとき、ＭＯＳＦＥＴ８０は非導通モードの動作にある。非導通モードにおいては、ＭＯＳＦＥＴ８０はオフでありかつ基板６２と半導体領域６４および半導体領域６６と半導体領域６４とによって形成される逆方向バイアスダイオードに対しリーケージ電流を供給するのを阻止するよう動作する。ＭＯＳＦＥＴ８０が非導通である場合、基板６２と領域６４によって形成されるダイオードが順方向バイアスされるようにウエル領域６４が負にバイアスされないことを保証するために他の半導体装置（図示せず）を使用できることが理解されるべきである。
【００２５】
図６は、電流制限回路７０の第１の別の実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＰチャネルＭＯＳＦＥＴ８２である。特に、ＭＯＳＦＥＴ８２のゲート端子は電源導体に接続されかつ、例えば、グランドのような電圧を受ける。ＭＯＳＦＥＴ８２のソース端子は電流制限回路７０の電源導体７２として作用する。ＭＯＳＦＥＴ８２のドレイン端子は電流制限回路７０の出力端子７６として作用する。電流制限回路７０の制御端子７４は接続されていない。
【００２６】
動作においては、ＭＯＳＦＥＴ８２は電源導体７２がＶＤＤの電圧を供給された場合に約ＶＤＤの出力電圧値を端子７６に有する。ＭＯＳＦＥＴ８２は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスダイオードのリーケージ電流を供給する。
【００２７】
図７は、電流制限回路７０の第２の別の実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＮチャネルＭＯＳＦＥＴ８４である。特に、ＭＯＳＦＥＴ８４のゲート端子は電流制限回路７０の制御端子７４として作用する。ＭＯＳＦＥＴ８４のソース端子は電流制限回路７０の出力端子７６として作用する。ＭＯＳＦＥＴ８４のドレイン端子は電流制限回路７０の電源導体７２として作用する。
【００２８】
動作においては、制御端子７４が論理“１”の値、すなわち、約ＶＤＤの電圧値を供給されたとき、エンハンスメントトランジスタとしてのＭＯＳＦＥＴ８４は導通モードにある。導通モードにおいては、ＭＯＳＦＥＴ８４の出力端子７６は電源導体７２がＶＤＤの電圧を供給されたときにＶＤＤの電圧値からＭＯＳＦＥＴ８４のしきい値電圧値を減算した電圧を有する。ＭＯＳＦＥＴ８４は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスダイオードに電流を供給する。言い換えれば、ダイオードのリーケージ電流はＭＯＳＦＥＴ８４によって供給される。
【００２９】
制御端子７４が論理“０”の値、すなわち、約グランドの電圧値を供給されたとき、ＭＯＳＦＥＴ８４は非導通モードにある。非導通モードにおいては、ＭＯＳＦＥＴ８４はオフでありかつ基板６２と半導体領域６４および半導体領域６６と半導体領域６４で形成される逆方向バイアスされたダイオードにリーケージ電流を供給するのを阻止するよう動作する。
【００３０】
図８は、電源制御回路７０の第３の別の実施形態を示す。電流制限回路７０はゲート端子、ドレイン端子、およびソース端子を有するＮチャネルＭＯＳＦＥＴ８６である。特に、ＭＯＳＦＥＴ８６の共通接続されたゲート端子およびドレイン端子は電流制限回路７０の電源導体７２として作用する。ＭＯＳＦＥＴ８６のソース端子は電流制限回路７０の出力端子７６として作用する。電流制限回路７０の制御端子７４は接続されていない。
【００３１】
動作においては、ＭＯＳＦＥＴ８６は電源導体７２にＶＤＤの電圧が供給されたとき、ＶＤＤからＭＯＳＦＥＴ８６のしきい値電圧値を減算した電圧値を出力端子７６に有する。ＭＯＳＦＥＴ８６は導通モードで動作して基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードのリーケージ電流を供給する。
【００３２】
図９は、電源制限回路７０の第４の別の実施形態を示す。電流制限回路７０はアノードおよびカソードを有するＰＮ接合ダイオード８８である。特に、前記アノードは電流制限回路７０の電源導体７２に接続されている。前記カソードは電流制限回路７０の出力端子７６に接続されている。電流制限回路７０の制御端子７４は接続されていない。
【００３３】
動作においては、ダイオード８８は電源導体７２にＶＤＤの電圧が供給されたとき、ＶＤＤから前記順方向バイアスされたダイオードの電圧を減算した電圧値を出力端子７６に有する。ダイオード８８は基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードのリーケージ電流を供給するよう動作する。
【００３４】
電流制限回路７０が単一の装置あるいは複数のＭＯＳＦＥＴ装置であることは本発明を限定するものではない。例えば、メモリアレイまたはメモリ回路２４がいくつかのセクションまたはバンクへと編成され、各々のバンクが基板６２と半導体領域６４および半導体領域６６と半導体領域６４によって形成される逆方向バイアスされたダイオードを有することは通常行なわれることである。共通に接続されたゲート端子を有する複数の電流制御回路７０を使用して各々のバンクのメモリアレイにおける逆方向バイアスされたダイオードのリーケージ電流を制限することができる。
【００３５】
図５を参照すると、ＰチャネルＭＰＳＦＥＴ８０は幅Ｗおよび長さＬを含む制御端子７４に接続されたゲート構造を有する。一例として、ＭＯＳＦＥＴ８０のゲートは約１．０マイクロメートルの幅Ｗおよび約０．４マイクロメートルの長さＬをもつよう寸法を設定することができる。制御端子７４が約ゼロボルトの電圧を供給されたとき、ＭＯＳＦＥＴ８０は導通モードにありかつ約２５マイクロアンペアの電流を供給する。これに対し、制御端子７４が約ＶＤＤの電圧を供給されたとき、ＭＯＳＦＥＴ８０は非導通モードにありかつ各々のバンクの逆方向バイアスされたダイオードへのリーケージ電流を約１．０ナノアンペアの電流に制限する。
【００３６】
【発明の効果】
以上から、携帯用無線システムのバッテリ寿命を延長するためにダイオードのリーケージ電流を制限する構造および方法が提供されたことが理解されるべきである。さらに、本電流制限回路は小さな寸法を有しかつ携帯用無線システムのためのスタンバイモードにおける電流を最小にするため容易に集積できることが示されている。
【図面の簡単な説明】
【図１】無線通信装置を示すブロック図である。
【図２】無線通信装置におけるメモリ回路を示すブロック図である。
【図３】図２のメモリ回路のメモリセルを示す電気回路図である。
【図４】メモリセルおよび電流制限回路を示す断面図である。
【図５】電流制限回路の１実施形態を示す電気回路図である。
【図６】電流制限回路の他の実施形態を示す電気回路図である。
【図７】電流制限回路のさらに他の実施形態を示す電気回路図である。
【図８】電流制限回路のさらに他の実施形態を示す電気回路図である。
【図９】電流制限回路のさらに他の実施形態を示す電気回路図である。
【符号の説明】
１０ 無線通信装置
１２ アンテナ
１４ ＲＦ送受信機
１６ ダウンコンバータおよび復調回路
１８ データ処理回路
２０ スピーカ
２２ キーパッド
２４ メモリ回路
２６ 双方向バス
２８ ページバッファ回路
３０ センスアンプ回路
３１ データバス
３２ コラムｍｕｘ
３４ メモリアレイ
３６ コラムデコード回路
４０ メモリセル
４２ 制御トランジスタ
４４，５４ ゲート端子
４６，５６ ゲート構造
４８ ドレイン領域
５０ ソース領域またはドレイン領域
５８ ソース領域
６０ 電源導体
６１ ウエル端子
６２ 基板
６４，６６ 半導体領域
７０ 電流制限回路
７２ 電源導体
７４ 制御端子
７６ 出力端子
８０ ＰチャネルＭＯＳＦＥＴ
Claims (4)
- メモリ回路であって、
基板（６２）に配置された第１の半導体領域（６４）、
メモリセル（４２，５２）を含む第２の半導体領域（６６）であって、該第２の半導体領域は前記第１の半導体領域（６４）に配置されかつ前記基板（６２）から前記第１の半導体領域（６４）によって隔離されているもの、そして
第１の電源導体（７２）と前記第１の半導体領域（６４）との間に結合された電流制限回路（７０）、
を具備し、
前記電流制限回路（７０）は、ゲート端子、ドレイン端子、及びソース端子を有するＮチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、前記ゲート端子及び前記ドレイン端子は前記第１の電源導体（７２）と共通に結合され、前記ソース端子は前記第１の半導体領域（６４）と結合され、動作時においては、前記第１の電源導体（７２）に所定の電圧が供給され、前記ＮチャネルＭＯＳＦＥＴは導通モードで動作して、前記基板（６２）と前記第１の半導体領域（６４）によって形成される逆方向バイアスされた第１のダイオード、および前記第２の半導体領域（６６）と前記第１の半導体領域（６４）によって形成される逆方向バイアスされた第２のダイオードに対してリーケージ電流が供給され、スタンバイモードの間においては、前記第１の電源導体（７２）に前記所定の電圧が供給されず、前記ＮチャネルＭＯＳＦＥＴは非導通モードで動作して、前記逆方向バイアスされた第１及び第２のダイオードに対するリーケージ電流の供給が阻止される、メモリ回路。 - 無線装置であって、
送信された信号を受信しかつデジタルデータを提供するよう結合された変換器（１４）、
前記デジタルデータを受けるよう結合された処理回路（１８）、そして
データを提供するメモリ回路（２４）であって、該メモリ回路（２４）は、
（ａ）基板（６２）に配置された第１の半導体領域（６４）、
（ｂ）メモリセル（４２，５２）を含む第２の半導体領域（６６）であって、該第２の半導体領域（６６）は前記第１の半導体領域（６４）に配置されかつ前記第１の半導体領域（６４）によって前記基板（６２）から隔離されているもの、そして
（ｃ）第１の電源導体（７２）および前記第１の半導体領域（６４）の間に結合された電流制限回路（７０）、
を含み、
前記電流制限回路（７０）は、ゲート端子、ドレイン端子、及びソース端子を有するＮチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、前記ゲート端子及び前記ドレイン端子は前記第１の電源導体（７２）と共通に結合され、前記ソース端子は前記第１の半導体領域（６４）と結合され、動作時においては、前記第１の電源導体（７２）に所定の電圧が供給され、前記ＮチャネルＭＯＳＦＥＴは導通モードで動作して、前記基板（６２）と前記第１の半導体領域（６４）によって形成される逆方向バイアスされた第１のダイオード、および前記第２の半導体領域（６６）と前記第１の半導体領域（６４）によって形成される逆方向バイアスされた第２のダイオードに対してリーケージ電流が供給され、スタンバイモードの間においては、前記第１の電源導体（７２）に前記所定の電圧が供給されず、前記ＮチャネルＭＯＳＦＥＴは非導通モードで動作して、前記逆方向バイアスされた第１及び第２のダイオードに対するリーケージ電流の供給が阻止される、前記メモリ回路（２４）、
を具備することを特徴とする無線装置。 - 集積回路であって、
メモリセルを含む第２の半導体領域（６６）、
該メモリセルを含む第２の半導体領域（６６）を基板（６２）から分離するアイソレーション領域（６４）であって、前記アイソレーション領域に前記第２の半導体領域（６６）が配置される、前記アイソレーション領域（６４）、そして
第１の電源導体（７２）と前記アイソレーション領域（６４）との間に結合された導通経路を有する電流制限半導体回路（７０）、
を具備し、
前記電流制限半導体回路（７０）は、ゲート端子、ドレイン端子、及びソース端子を有するＮチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、前記ゲート端子及び前記ドレイン端子は前記第１の電源導体（７２）と共通に結合され、前記ソース端子は前記アイソレーション領域（６４）と結合され、動作時においては、前記第１の電源導体（７２）に所定の電圧が供給され、前記ＮチャネルＭＯＳＦＥＴは導通モードで動作して、前記基板（６２）と前記アイソレーション領域（６４）によって形成される逆方向バイアスされた第１のダイオード、および前記第２の半導体領域（６６）と前記アイソレーション領域（６４）によって形成される逆方向バイアスされた第２のダイオードに対してリーケージ電流が供給され、スタンバイモードの間においては、前記第１の電源導体（７２）に前記所定の電圧が供給されず、前記ＮチャネルＭＯＳＦＥＴは非導通モードで動作して、前記逆方向バイアスされた第１及び第２のダイオードに対するリーケージ電流の供給が阻止される、集積回路。 - リーケージ電流を制限する方法であって、
基板（６２）に第１の半導体ウエル（６４）を配置する段階、
前記第１の半導体ウエル（６４）に第２の半導体ウエル（６６）を配置して前記第２の半導体ウエル（６６）を前記基板（６２）から隔離する段階、そして
第１の電源導体（７２）と前記第１の半導体ウエル（６４）の間の電流を、電流制限回路（７０）を用いて制限する段階であって、前記電流制限回路（７０）は、ゲート端子、ドレイン端子、及びソース端子を有するＮチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を含み、前記ゲート端子及び前記ドレイン端子は前記第１の電源導体（７２）と共通に結合され、前記ソース端子は前記第１の半導体ウエル（６４）と結合され、動作時においては、前記第１の電源導体（７２）に所定の電圧が供給され、前記ＮチャネルＭＯＳＦＥＴは導通モードで動作して、前記基板（６２）と前記第１の半導体ウエル（６４）によって形成される逆方向バイアスされた第１のダイオード、および前記第２の半導体ウエル（６６）と前記第１の半導体ウエル（６４）によって形成される逆方向バイアスされた第２のダイオードに対してリーケージ電流が供給され、スタンバイモードの間においては、前記第１の電源導体（７２）に前記所定の電圧が供給されず、前記ＮチャネルＭＯＳＦＥＴは非導通モードで動作して、前記逆方向バイアスされた第１及び第２のダイオードに対するリーケージ電流の供給が阻止され、前記第１の電源導体（７２）に印加される前記所定の電圧を制御することにより電流を制限することを含む、前記制限する段階、
を具備することを特徴とするリーケージ電流を制限する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/859,897 US5898633A (en) | 1997-05-21 | 1997-05-21 | Circuit and method of limiting leakage current in a memory circuit |
| US08/859,897 | 1997-05-21 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009289022A Division JP5114470B2 (ja) | 1997-05-21 | 2009-12-21 | メモリ回路におけるリーケージ電流を制限する回路および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335583A JPH10335583A (ja) | 1998-12-18 |
| JP4880103B2 true JP4880103B2 (ja) | 2012-02-22 |
Family
ID=25331997
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14650598A Expired - Lifetime JP4880103B2 (ja) | 1997-05-21 | 1998-05-12 | リーケージ電流の供給が阻止されるメモリ回路、該メモリ回路を備えた無線装置及びリーケージ電流制限方法 |
| JP2009289022A Expired - Lifetime JP5114470B2 (ja) | 1997-05-21 | 2009-12-21 | メモリ回路におけるリーケージ電流を制限する回路および方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009289022A Expired - Lifetime JP5114470B2 (ja) | 1997-05-21 | 2009-12-21 | メモリ回路におけるリーケージ電流を制限する回路および方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5898633A (ja) |
| JP (2) | JP4880103B2 (ja) |
| KR (1) | KR100548973B1 (ja) |
| SG (1) | SG65067A1 (ja) |
| TW (1) | TW374270B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990088517A (ko) | 1998-05-22 | 1999-12-27 | 마 유에 예일 | 비휘발성메모리셀구조및비휘발성메모리셀을작동시키는방법 |
| US6859408B2 (en) * | 2002-08-29 | 2005-02-22 | Micron Technology, Inc. | Current limiting antifuse programming path |
| AT500263B1 (de) * | 2004-03-15 | 2007-04-15 | T I P S Messtechnik Gmbh | Verfahren und schaltung zum schutz von prüfkontakten bei der hochstrom-messung von halbleiter-bauelementen |
| KR100649834B1 (ko) | 2004-10-22 | 2006-11-28 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 누설 전류 제어 장치 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324982A (en) * | 1985-09-25 | 1994-06-28 | Hitachi, Ltd. | Semiconductor memory device having bipolar transistor and structure to avoid soft error |
| JPS63305545A (ja) * | 1987-06-05 | 1988-12-13 | Hitachi Ltd | 半導体集積回路装置 |
| JPH04229655A (ja) * | 1990-06-26 | 1992-08-19 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置における消去方式 |
| JPH04348564A (ja) * | 1991-05-27 | 1992-12-03 | Matsushita Electron Corp | Ｃｍｏｓ基板電位発生回路 |
| JPH05205488A (ja) * | 1992-01-27 | 1993-08-13 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| JPH06237164A (ja) * | 1993-02-10 | 1994-08-23 | Hitachi Ltd | 電力低減機構を持つ半導体集積回路とそれを用いた電子装置 |
| JPH0621443A (ja) * | 1992-04-17 | 1994-01-28 | Nec Corp | 半導体集積回路 |
| JPH06216346A (ja) * | 1992-11-30 | 1994-08-05 | Sony Corp | 半導体装置 |
| JP3373632B2 (ja) * | 1993-03-31 | 2003-02-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP3520532B2 (ja) * | 1993-08-06 | 2004-04-19 | ソニー株式会社 | Ｎａｎｄ型不揮発性メモリの駆動方法 |
| JPH0863985A (ja) * | 1994-08-29 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | 不揮発性半導体記憶装置 |
| JPH08191954A (ja) * | 1995-01-13 | 1996-07-30 | Nippon Denki Ido Tsushin Kk | ゲーム・システム |
| TW306001B (ja) * | 1995-02-08 | 1997-05-21 | Matsushita Electric Ind Co Ltd | |
| JP3641511B2 (ja) * | 1995-06-16 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3606397B2 (ja) * | 1995-07-13 | 2005-01-05 | 富士通株式会社 | 携帯電話機 |
| JP3204602B2 (ja) * | 1995-07-13 | 2001-09-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US5640002A (en) * | 1995-08-15 | 1997-06-17 | Ruppert; Jonathan Paul | Portable RF ID tag and barcode reader |
| JP3602216B2 (ja) * | 1995-09-19 | 2004-12-15 | 富士通株式会社 | 半導体装置 |
| DE69731170T2 (de) * | 1996-12-13 | 2006-02-02 | Texas Instruments Inc., Dallas | Verbesserungen an oder in Bezug auf Halbleiteranordnungen |
-
1997
- 1997-05-21 US US08/859,897 patent/US5898633A/en not_active Expired - Lifetime
-
1998
- 1998-05-08 SG SG1998001013A patent/SG65067A1/en unknown
- 1998-05-12 JP JP14650598A patent/JP4880103B2/ja not_active Expired - Lifetime
- 1998-05-20 TW TW087107825A patent/TW374270B/zh not_active IP Right Cessation
- 1998-05-20 KR KR1019980018083A patent/KR100548973B1/ko not_active IP Right Cessation
-
2009
- 2009-12-21 JP JP2009289022A patent/JP5114470B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW374270B (en) | 1999-11-11 |
| JP5114470B2 (ja) | 2013-01-09 |
| KR100548973B1 (ko) | 2006-04-17 |
| US5898633A (en) | 1999-04-27 |
| SG65067A1 (en) | 1999-05-25 |
| JP2010113797A (ja) | 2010-05-20 |
| KR19980087201A (ko) | 1998-12-05 |
| JPH10335583A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102121075B1 (ko) | 바디-바이어스 스위칭 장치 | |
| US7161197B2 (en) | RF switching circuit for use in mobile communication systems | |
| US6559708B2 (en) | Virtual and backgate supply line circuit | |
| US8847672B2 (en) | Switching device with resistive divider | |
| EP1537581B1 (en) | Method for reducing power consumption in a state retaining circuit, state retaining circuit and electronic device | |
| US5898235A (en) | Integrated circuit with power dissipation control | |
| US8977217B1 (en) | Switching device with negative bias circuit | |
| US5157281A (en) | Level-shifter circuit for integrated circuits | |
| CN101536327A (zh) | 半导体集成电路、内置它的rf模块和安装它的无线通信终端装置 | |
| JP5114470B2 (ja) | メモリ回路におけるリーケージ電流を制限する回路および方法 | |
| CN103036549B (zh) | Rf开关电路、rf开关以及用于切换rf信号的方法 | |
| KR950015039B1 (ko) | 행 디코딩 회로 | |
| US5635745A (en) | Analog multiplexer cell for mixed digital and analog signal inputs | |
| US7170327B2 (en) | System and method for data retention with reduced leakage current | |
| US20190199347A1 (en) | Rf switch with digital gate threshold voltage | |
| EP0377839A3 (en) | Semiconductor memory device capable of preventing data of non-selected memory cell from being degraded | |
| US5754010A (en) | Memory circuit and method for sensing data | |
| US8923782B1 (en) | Switching device with diode-biased field-effect transistor (FET) | |
| KR20030051351A (ko) | 반도체집적회로 | |
| EP1280209A3 (en) | Semiconductor memory cell | |
| US6653693B1 (en) | Semiconductor integrated circuit device | |
| CN213990626U (zh) | 射频开关电路、射频前端架构及天线装置 | |
| CN100397282C (zh) | 用于有过程差异补偿的有源偏置电路的电流断开电路 | |
| US9601185B2 (en) | Integrated CMOS circuit having first and second circuit parts | |
| JP3539106B2 (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050418 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050418 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081107 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100108 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100209 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100319 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110601 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110606 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110701 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110706 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110801 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111026 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |