JP4880002B2 - アクティブマトリクス液晶デバイス - Google Patents

Description

本発明は、アクティブマトリクス液晶デバイス（ＡＭＬＣＤ）に関する。

液晶（ＬＣ）を用いた表示装置は、液晶材料の光学特性が温度誘起されて変化した結果、コントラスト比の損失によって画質が劣化するという問題を長年抱えている。特に、液晶の電圧−透過率曲線は、添付図面の図１に示されているように、液晶の温度に関連している。

画質の劣化に対する解決策としては、ディスプレイの温度を測定する手段と、当該測定に基づいてディスプレイに印加される電圧を変更する手段とを備えた、温度制御によってコントラスト比を補償するシステムが提供されることが周知である。このようなシステムは、特許文献１のセグメント液晶ディスプレイ、および特許文献２のＡＭＬＣＤとして開示されている。

あるいは、ディスプレイの温度を測定する手段と、ディスプレイを一定温度に保持する加熱素子とを備えた温度制御システムが提供されている。このようなシステムは、特許文献３に開示されている。一般的に、加熱素子方法に基づくシステムは、加熱素子に関連する電力消費が高いため、駆動電圧の補償方法と比較すると望ましい方法ではない。

温度を測定するための従来の解決策は、例えば特許文献４に開示されているように、ディスプレイに温度検出素子を搭載することに依存している。しかしこの方法は、液晶温度の間接的な測定（実際に測定されるのはＬＣではなく、ガラスの温度、あるいは検出素子を上部に搭載した基板の温度である）、ディスプレイへの余分な接続による信頼性の低下、および、余分な部品および製造工程によるコスト上昇という不都合な点を有している。

製造コストを低減するために、特許文献５に開示されているように、液晶温度センサは、ディスプレイ基板自体の上に集積される温度検出素子と共に製造される。この開示では、温度検出素子は、ディスプレイ基板から分離した回路によって測定される、温度と関連のあるドレイン電流を有する、薄膜ダイオードまたは薄膜トランジスタである。従って上記デバイスでは、温度が間接的に測定され、またディスプレイに余分な接続部が必要であるという不都合な点が解消されていない。さらに、ディスプレイ基板上に素子が集積される際に典型的に生じる処理のばらつきによって、システムの精度が制限されるという不都合な点がある。

特許文献６は、温度検出素子が液晶キャパシタとして形成される、改善された構成を開示している。液晶キャパシタを温度検出素子として用いることによって、温度検出素子が、検知された温度を表示画素の光学性能と関連付けるときに一対一の変換関数を有するという利点がある。温度の測定値としては、入力ランプ電圧に対する液晶キャパシタの過渡応答が用いられる。第１の実施形態では、この過渡応答の最大変化率を検出するために微分器が用いられ、最大変化率の位置に対応する電圧を生成するために続いてピーク検出回路が用いられる。この電圧はリファレンスと比較され、比較した値に応じて加熱素子のオン／オフが切り替えられる。第２の実施形態では、規定の時間に過渡応答をサンプリングするために、スイッチ構造が用いられる。規定の時間においてサンプリングされる電圧は、液晶素子の静電容量ひいては温度に依存している。差動積分器は、サンプリングされた電圧とリファレンスとを比較し、その出力は加熱素子を制御するために用いられる。

上記２つの実施形態におけるシステムは、測定された温度に依存する電圧とリファレンス電圧との差に応じた出力電圧を供給する。これは、制御ループと同様に、加熱素子のオン／オフ制御に適している。しかし上記システムは、好ましい駆動電圧の補償システムにおいて必要とされるであろう絶対温度の測定を提供していないという不都合な点を有している。上記システムが、実用的な表示システムにおいて絶対温度を正確に測定できるように変更できる可能性は低い。これは、以下の理由による。
・過渡応答手法を用いて液晶素子の静電容量を測定するためには、一定のスロープのランプ入力電圧が必要となる。しかしこれは、表示駆動回路の複雑性が大幅に上がるため、実際には実現が困難である。
・実際には、液晶キャパシタ素子を含むキャパシタの値を正確に規定するのは困難である。従って、リファレンス電圧およびシステムに供給されるタイミング信号は、各ディスプレイに対して独自にキャリブレーションされる必要がある。
欧州特許第００１２４７９号 米国特許第５，９２６，１６２号 特開平７−２３００７９号公報 米国特許第５，０２９，９８２号 米国特許第６，４１４，７４０号 米国特許第６，３３３，７２８号 R. Gregorian "Introduction to CMOS Op Amps and Comperators", John Wiley and Sons, 1999 G. Cairns et al "Multi-Format Digital Display with Content Driven Display Format", Society for Information Display Technical Digest, 2001 pp.102-105

本発明によれば、以下のアクティブマトリクス液晶デバイスが提供される。当該アクティブマトリクス液晶デバイスは、アクティブマトリクス領域を有するアクティブマトリクス用の第１の基板と、上記アクティブマトリクスのためのコモン電極を有する第２の基板と、上記第１の基板と上記第２の基板との間に位置する液晶材料の層と、温度検知用の第１のキャパシタと、静電容量測定回路と、を含み、上記温度検知用の第１のキャパシタは、上記第１の基板上の上記アクティブマトリクス領域の画像生成領域の外側にある第１の電極を含み、当該第１の基板は、上記第１のキャパシタの誘電体を形成する液晶層によって、上記第１のキャパシタの第２の電極を形成するコモン電極と分離されており、上記静電容量測定回路は、上記アクティブマトリクスの動作中に、上記第１のキャパシタを、ほぼ一定および安定した既知の大きさの第１のプリチャージ電圧にプリチャージするプリチャージ工程と、上記第１のキャパシタの静電容量を示す信号を形成する形成工程とを、繰り返し行うように構成されている。

上記静電容量測定回路は、上記第１の基板上に形成されていてもよい。

このように、ＡＭＬＣＤの一部を形成する液晶キャパシタの静電容量をより正確に測定することができる構成を提供することができる。上記液晶キャパシタは、その端子のいずれか一方のみにアクセスする。これは、他方の端子がデバイスのコモン電極によって形成されているからである。デバイスのコモン電極の電位Ｖ_ＣＯＭは、液晶材料の劣化を防ぐために調節される。上記液晶キャパシタを、一定および安定した既知の大きさの電圧にプリチャージした後に測定することによって、静電容量の電圧依存性をほぼ排除することができる。なお静電容量は、一般的にはプリチャージ電圧の極性に依存しない。

上記静電容量測定回路は、上記第１のキャパシタを、各プリチャージ工程中の電圧の大きさと同じ大きさの電圧に帯電させるように構成されていてもよい。上記静電容量測定回路は、上記第１のキャパシタを、各プリチャージ工程中の電圧の極性と同じ極性に帯電させるように構成されていてもよい。

上記静電容量測定回路は、アクティブマトリクスのアドレッシングサイクルの同一部分において各プリチャージ工程を行うように構成されていてもよい。上記同一部分は、ラインアドレッシング期間の同一部分を含んでいてもよい。

上記アクティブマトリクスおよび上記コモン電極は、上記デバイスの画素セルに印加される駆動電圧の極性を周期的に反転させるように構成されていてもよい。上記アクティブマトリクスおよび上記コモン電極は、交互のラインアドレッシング期間中に、上記極性を反転させるように構成されていてもよい。上記静電容量測定回路は、交互のラインアドレッシング期間中に、上記プリチャージ工程を行うように構成されていてもよい。

上記形成工程では、上記プリチャージ工程中に上記第１のキャパシタに蓄積された電荷を測定してもよい。上記静電容量測定回路は、上記蓄積された電荷を電荷共有によって測定するように構成されていてもよい。上記静電容量測定回路は、変換サイクルの第１の部分である各形成工程中において、第１の形成段階中に、上記蓄積された電荷をトランスファー用の第２のキャパシタと共有し、第２の形成段階中に、上記第２のキャパシタにおいて生じる第１の電圧を利用可能とするように構成されていてもよい。上記静電容量測定回路は、上記プリチャージ工程中に、リファレンス用の第３のキャパシタを第２のプリチャージ電圧に帯電させ、上記第１の形成段階中に、上記蓄積された電荷をトランスファー用の第４のキャパシタと共有し、上記第２の形成段階中に、上記第４のキャパシタにおいて生じる第２の電圧を利用可能とするように構成されていてもよい。上記第３のキャパシタの値は、上記第１のキャパシタの予測される最小値以下であってもよい。生じる上記第１の電圧と生じる上記第２の電圧との差分を形成する手段を含んでいてもよい。上記手段は、上記第２のキャパシタと上記第４のキャパシタとの間に一時的に接続されるように構成された加算用の第５のキャパシタを含んでいてもよい。あるいは、上記手段は、後段の差動入力を含んでいてもよい。

上記静電容量測定回路は、アナログ／デジタル変換器を含んでいてもよい。上記アナログ／デジタル変換器は積分変換器であってもよい。上記アナログ／デジタル変換器はデュアルスロープ変換器であってもよい。

上記変換サイクルの第２の部分である繰り返される各放電サイクル中において、第３の段階中に、放電用の第６のキャパシタを第３のプリチャージ電圧に帯電させ、第４の段階中に、上記蓄積された電荷をトランスファー用の第７のキャパシタと共有し、第５の段階中に、当該第７のキャパシタにおいて生じる第３の電圧を利用可能とするように構成されていてもよい。上記静電容量測定回路は、上記第３の段階中に、上記第３のキャパシタを第４のプリチャージ電圧に帯電させ、上記第４の段階中に、上記蓄積された電荷を上記第４のキャパシタと共有し、上記第５の段階中に、上記第４のキャパシタにおいて生じる第４の電圧を利用可能とするように構成されていてもよい。上記第６のキャパシタの値は、上記第３のキャパシタの値よりも低くてもよい。

上記プリチャージ電圧の少なくとも１つは、上記コモン電極の電圧の補数から引き出されてもよい。

上記プリチャージ電圧の少なくとも１つは、マトリクス要素の駆動電圧から引き出されてもよい。

上記静電容量測定回路は、上記変換サイクルの初期部分である繰り返される各キャリブレーションサイクル中において、第６の段階中に、キャリブレーション用の第８のキャパシタを第５のプリチャージ電圧に帯電させ、第７の段階中に、上記蓄積された電荷をトランスファー用の第９のキャパシタと共有し、第８の段階中に、当該第９のキャパシタにおいて生じる第５の電圧を利用可能とするように構成されていてもよい。上記静電容量測定回路は、上記第６の段階中に、上記第３のキャパシタを第６のプリチャージ電圧に帯電させ、上記第７の段階中に、上記蓄積された電荷を上記第４のキャパシタと共有し、上記第８の段階中に、当該第４のキャパシタにおいて生じる第６の電圧を利用可能とするように構成されていてもよい。

上記静電容量測定回路は、生じる上記第５の電圧からリファレンス電圧を生成するリファレンス電圧発生器を含んでいてもよい。上記リファレンス電圧発生器は、上記キャリブレーションサイクルで生じる上記第５の電圧を積分するように構成された第１０のキャパシタを含んでいてもよい。上記リファレンス電圧発生器は、上記変換サイクルの上記第２の部分の間に、上記アナログ／デジタル変換器の比較器に上記リファレンス電圧を供給するように構成されていてもよい。

上記静電容量を示す信号は、上記液晶材料の温度の測定値を提供してもよい。上記液晶材料の温度の測定値に応答して、上記マトリクスの上記セルに温度補償用の駆動信号を供給する構成を含んでいてもよい。

このように、液晶材料の温度をより正確に測定する構成を提供することができる。温度検知用のキャパシタは、その端子のいずれか一方のみにアクセスする液晶キャパシタである。これは、他方の端子がデバイスのコモン電極によって形成されているからである。デバイスのコモン電極の電位Ｖ_ＣＯＭは、液晶材料の劣化を防ぐために調節してもよい。上記液晶キャパシタを、一定および安定した既知の大きさの電圧にプリチャージした後に測定することによって、静電容量の電圧依存性をほぼ排除することができる。なお静電容量は、一般的には、プリチャージ電圧の極性に依存しない。また、上記測定は、上記液晶材料の実際の温度に直接関連しているので、液晶材料の実際の温度が決定されることとなる。

上記アクティブマトリクスによって行われるアドレッシングと同期して測定を行うことによって、検知する静電容量の測定値、ひいては液晶材料温度の測定値を、上記検知用のキャパシタにおける一定の大きさの電圧で提供することができる。従って、印加電圧に伴う静電容量の変動による影響が大幅に低減または除去されて、上記アクティブマトリクスのアドレッシングを中断させることなく、静電容量ひいては液晶温度のより正確な測定値を提供することができる。

例えば液晶ディスプレイの場合は、得られる測定値を用いて温度の影響を補償することができる。このようなディスプレイを、温度が大幅に変動する環境において用いた場合には、補償によって、コントラスト比の低下などのディスプレイ品質のあらゆる損失を低減させることができる。静電容量の測定に関連する全回路を上記デバイス内に形成して、上記デバイスと他の部品との間に追加的な接続部が不要となるようにすることができる。この構成は、例えばデバイス駆動回路または画素マトリクスの設計または動作に変更を加えることなく組み入れることができる。従って、液晶材料の温度の比較的正確な測定値を得ることができるとともに、この測定値を用いて、表示性能における高品質の温度変化補償が提供される。

本発明について、例として、添付図面を参照しながらさらに説明する。添付図面は後述の通りである。また、これらの図面では、同様の参照符号は同様の箇所を示している。

前述したように、アクティブマトリクス液晶デバイス（ＡＭＬＣＤ）の性能、例えばディスプレイの表示性能は、デバイスの液晶材料の温度によって異なる。図１は、画素駆動電圧と画素透過率（pixel transmittance）との変換関数が、上記のようなデバイスの動作中に曝されやすい温度範囲においてどのように異なるかを示している。例えば、上記のようなデバイスは、車両内のディスプレイとして用いられる場合には、幅広い範囲の温度に曝されやすい。温度変化によって表示性能に及ぼされる影響を低減するためには、補償が行われる必要がある。

前述したように、液晶材料の実際の温度の測定値を得るために、デバイスの液晶材料によって誘電体が形成される液晶キャパシタの静電容量が用いられ、またこの測定値は、温度補償を提供する構成において用いられる。しかし、このような液晶キャパシタの静電容量は、液晶層に印加される電圧に依存している。図２は、ある温度範囲における変化を示している。

このようなデバイスの液晶材料の劣化を防止または大幅に低減するために、個々の画素セルに供給される駆動信号の極性を周期的に反転させることによって、動作の一周期において、電圧ひいては電界の直接印加される部品が実質的にないようにすることが知られている。これを達成するための公知の技術は「行反転」と称され、図３に示されている。上記デバイスは、一度に１つのフレームをリフレッシュし、各フレーム内においては、一行の画素が表示データとともに一度にリフレッシュされる。各連続対のフレームのうちの第１のフレームでは、奇数の行ＲＯＷ_１、・・・、ＲＯＷ_Ｍに正の駆動信号が供給され、偶数の行に負の駆動信号が供給される。連続対の第２のフレームでは、行駆動信号の極性が反転される。これによって各行は、上記デバイスの動作中に、あるフレームにおいて正の駆動信号を受信し、次のフレームにおいて負の駆動信号を受信する。

図４は、図３に示しているタイプの行反転アドレッシングスキームにおいて用いられるような、電圧または電位ＶＣＯＭ、および、その逆数または補数ＶＣＯＭＢを示している。上記電位は、最大正値Ｖ_ＣＯＭと最小ゼロ値との間で切り替えられる。この電位は、コモン電極または「カウンタ」電極に供給される。この電極は、全画素に共通であり、基板間に液晶層を有する上記デバイスのアクティブマトリクス基板に面する基板上に連続的な層を形成している。所望の透過率を選択するために、上記アクティブマトリクス基板上に位置する個々の画素電極に駆動信号が供給される。これらの駆動信号は、所望の画素透過率を達成するために、最高電圧Ｖ_Ｈと最低電圧Ｖ_Ｌとの間で変動する。上記カウンタ電極の電位がＶ_ＣＯＭにある行期間中は、Ｖ_Ｈは最大画素透過率を示し、Ｖ_Ｌは最小透過率（あるいは、それぞれホワイトおよびブラック）を示している。上記カウンタ電極の電位がゼロにある行期間中は、Ｖ_Ｈは最小透過率を示し、Ｖ_Ｌは最大透過率を示している。中間的な駆動電圧によってグレースケール表示が得られ、また、上記行反転スキームに従って、ディスプレイのための画像データが生成および供給される。

図５は、本発明の一実施形態を構成するＡＭＬＣＤのレイアウトを概略的に示している。具体的には、図５は、アクティブマトリクスディスプレイ用の第１の基板１のレイアウトを示している。アクティブマトリクスディスプレイ用の第１の基板１は、平面を有するカウンタ用の第２の基板から見て隠れている。コモン電極は、カウンタ基板のほぼ全領域を覆っており、図４に示されている電圧Ｖ_ＣＯＭを受け取るように構成されている。上記基板は、配向層など他の層を有しており、また、液晶材料を含む空洞を構成するために互いに距離を置いて配置されている。ディスプレイなどの完成されたデバイスを形成するために、偏光板、カラーフィルタ、リターダー、および他の部品などが備えられていてもよい。

ディスプレイ基板１は、上記基板の大部分の領域に画素マトリクス領域２を含む。ディスプレイ基板１の隣り合う２つのエッジに沿って、ディスプレイソースドライバ３およびディスプレイゲートドライバ４が配置されている。これらは、画素マトリクスのアクティブマトリクスアドレッシングを行う。表示タイミングおよび制御部５は、入力６で「ホスト」から受信する画像データのリフレッシュを制御する。このような構造は周知であるため、これ以上の説明は省略する。

図５に示されているデバイスは、静電容量測定回路である温度測定装置１０をさらに備えている。当該装置は、温度検知用の第１の液晶キャパシタ１１を備えている。温度検知用の第１の液晶キャパシタ１１は、アクティブマトリクス画素領域２の画像生成領域の外側に位置するディスプレイ基板１上に形成された第１の電極を備えている。当該第１の電極は、カウンタ基板上に位置して第２のキャパシタ電極を形成するコモン電極、およびキャパシタの誘電体を形成する上記液晶層と共に動作する。第１の液晶キャパシタ１１は、サンプルホールド回路１２に接続されている。サンプルホールド回路１２は、液晶キャパシタ１１を、第１のプリチャージ電圧を構成する一定かつ安定した既知の大きさの電圧に繰り返しプリチャージし、液晶キャパシタ１１の静電容量を、画素マトリクスのアドレッシングと同期して測定する。サンプルホールド回路１２の出力信号は、液晶キャパシタ１１の静電容量を示すアナログ信号である。従って、液晶キャパシタ１１の電圧依存性が処理されて、静電容量ひいては温度のより正確な測定値が得られる。便宜上、液晶キャパシタ１１の静電容量は、図２に示されている電圧依存性の影響を回避するために、同一の大きさの電圧、場合によっては同一の極性で測定されてもよい。従って、液晶キャパシタ１１の静電容量は、実質的には液晶温度として機能するものであり、電圧依存性の影響が大幅に低減または排除されるため、実際の液晶温度の測定値を得ることができる。

サンプルホールド回路１２の出力は、アナログ／デジタル変換器（ＡＤＣ）１３に供給される。ＡＤＣ１３は、測定された信号を、対応するデジタル値に変換する。制御信号発生器１４は、温度測定装置１０の動作を制御する制御信号を生成する。ＡＤＣ１３の出力は、センサインターフェース１５に供給される。センサインターフェース１５は、ホスト、並びに表示タイミングおよび制御部５から温度測定装置１０へ、制御信号を供給する。液晶温度の測定値は、図１に示されている温度変化を補償するために用いられる。例えば、測定された温度はホストに供給され、当該ホストは、適切な画像データを生成する。これにより、液晶材料の温度とデバイスの公称稼動温度との差を補償することができる。図６に示されているように、ディスプレイ基板１上の液晶キャパシタ１１の１つの電極のみがアクセス可能であり、当該電極はサンプルホールド回路１２の入力に接続されている。液晶キャパシタ１１の静電容量はＣ_ＬＣで示されており、液晶材料の温度によって様々に異なる。サンプルホールド回路１２の出力Ｖ_Ｓ／Ｈは、デュアルスロープＡＤＣであるＡＤＣ１３に供給される。従って、上記ＡＤＣは積分器２０を備えており、積分器２０の出力Ｖ_ＯＵＴは比較器２１に供給される。比較器２１の出力は、ＡＤＣ１３のデジタル出力信号を形成するカウンタ２２に供給される。デュアルスロープＡＤＣの基本動作および構造は周知であるため、以下では、図５に示されているＡＭＬＣＤ内のデバイスの使用に関連した構成および性能の形態のみについて詳述する。

図７には、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣが、積分器２０の出力および比較器２１の出力と共に示されている。各垂直同期信号および水平同期信号は、フレームおよびラインアドレッシング期間をそれぞれ含むアクティブマトリクスのアドレッシングサイクルの開始を示している。ＡＭＬＣＤの第１のフレームのリフレッシュ動作が温度測定装置１０の「サンプリング」フレームを形成している間に、サンプルホールド回路１２は、液晶キャパシタ１１の静電容量Ｃ_ＬＣに比例する電圧Ｖ_Ｓ／Ｈを生成する。積分器２０は、２^Ｎ行のリフレッシュ期間中に（Ｎは、カウンタ２２のビット数）、その出力電圧をｋＶ_Ｓ／Ｈ分（ｋは、積分器の定数）インクリメントする。これによって、フレームにおいて最後にリフレッシュされた２^Ｎ行である当該２^Ｎ行が選択された後、上記積分器の出力電圧Ｖ_ＯＵＴが２^Ｎ.ｋＶ_Ｓ／Ｈと等しくなる。実際には、さらに詳しく後述するように、積分器２０は、液晶キャパシタ１１の静電容量Ｃ_ＬＣとリファレンスキャパシタの静電容量Ｃ_ＲＥＦとの差を示す差分信号を積分する。リファレンスキャパシタの静電容量は、温度には依存しておらず、静電容量Ｃ_ＬＣの最小値以下となるように構成されている。従って積分器２０は、その入力において正の信号を受信し、その出力においてアップスロープを生成する。

サンプルホールド回路１２は、第２の「変換」フレーム中に、上記リファレンスキャパシタの静電容量と放電キャパシタの静電容量との差に比例した電圧を生成する。放電キャパシタの静電容量は、温度には依存しておらず、上記リファレンスキャパシタ未満の公知の量となるように構成されている。従って、積分器２０のための入力信号は負の信号であり、上記積分器はその出力においてダウンスロープを生成する。

比較器２１は、積分器２０の出力電圧Ｖ_ＯＵＴとリファレンス電圧Ｖ_ＲＥＦとを比較し、各行のリフレッシュ期間のための出力パルスを生成する。この間、上記出力電圧は、リファレンス電圧よりも大きい。リファレンス電圧Ｖ_ＲＥＦは、既知の一定電位であってもよい。あるいはリファレンス電圧Ｖ_ＲＥＦは、追加的なキャリブレーションフレームの間に生成されてもよい。これについては後述する。カウンタ２２は、比較器２１からの各出力パルスに対して１カウント分インクリメントする。これによって、上記変換フレームの最後において、カウンタ２２の出力は、液晶キャパシタ１１の静電容量とリファレンスキャパシタの静電容量との差に比例する。

温度測定装置１０全体がディスプレイ基板１上に形成されているため、最低限の外部接続部が必要とされるだけである。例えば、温度測定装置１０は、トランジスタ、およびディスプレイ基板上に集積された多結晶シリコン薄膜トランジスタ回路である他の部品から形成されていてもよい。

上記装置の第１の実施例は、図８により詳細に示されている。センサインターフェース１５は、タイミング発生器を備えている。当該タイミング発生器は、複数のクロック位相信号Φ_１、…、Φ_ＤＣＢを供給する。これら信号の一部または全部は、サンプルホールド回路１２およびＡＤＣ１３によって用いられる。上記クロック信号は、測定を行うために、各行のリフレッシュ期間を複数の段階に分割する。

第１の液晶キャパシタ１１は、液晶キャパシタブランチ２５内のサンプルホールド回路１２の一部として示されている。液晶キャパシタブランチ２５は、（例えば薄膜トランジスタによって形成された）複数の電子スイッチを備えている。スイッチＳ_１Ａは、クロック位相信号Φ_１Ａの間のみ閉じている。これは、液晶キャパシタ１１の利用可能なプレートを、コモン電極に供給される電位ＶＣＯＭの補数ＶＣＯＭＢの電圧を含む第１のプリチャージ電圧に帯電させるためである。スイッチＳ_２Ａは、クロック位相信号Φ_２Ａの間のみ閉じている。これは、静電容量Ｃ_Ｏのトランスファー用の第２のキャパシタを液晶キャパシタ１１に接続するためである。これにより、生じる第１の電圧である、トランスファー用のキャパシタに印加される電圧が、液晶キャパシタ１１における前段階で保持された電荷に比例し、ひいては液晶キャパシタの静電容量Ｃ_ＬＣと比例するように、電荷移動を行うことができる。クロック位相信号Φ_１Ａの間、スイッチＳ_４Ａは閉じている。これは、電荷移動に備えてトランスファー用のキャパシタを放電するためである。クロック位相信号Φ_３Ａの間、スイッチＳ_３Ａは閉じている。これは、上記トランスファー用のキャパシタを、積分器２０の非反転または「正の」入力へ接続するためである。

リファレンスキャパシタブランチ２６は、積分器２０の「負の」入力または反転入力に接続されている。リファレンスキャパシタブランチ２６は、静電容量Ｃ_ＲＥＦのリファレンス用の第３のキャパシタと、静電容量Ｃ_Ｏのトランスファー用の第４のキャパシタと、クロック位相信号Φ_１によって制御されるスイッチＳ_１およびＳ_４と、クロック位相信号Φ_２およびΦ_３によって制御されるスイッチＳ_２およびＳ_３とをそれぞれ備えている。サンプルホールド回路１２は、放電キャパシタブランチ２７をさらに備えている。放電キャパシタブランチ２７は、静電容量Ｃ_ＤＩＳの放電用の第６のキャパシタと、静電容量Ｃ_Ｏのトランスファー用の第７のキャパシタと、クロック位相信号Φ_１Ｂによって制御されるスイッチＳ_１ＢおよびＳ_４Ｂと、クロック位相信号Φ_２ＢおよびΦ_３Ｂによってそれぞれ制御されるスイッチＳ_２ＢおよびＳ_３Ｂとを備えている。放電キャパシタブランチ２７の出力はまた、積分器２０の非反転入力に接続されている。積分器２０の入力は、クロック位相信号Φ_１の間、スイッチＳ_５およびＳ_６によって接地されている。

積分器２０は、静電容量Ｃ_Ｆの積分用のキャパシタ２８および２９を有する差動積分器として示されている。当該積分器の出力には、動作の各サイクルの開始点で積分器をリセットするリセットスイッチＳ_７が備えられている。

全変換サイクルの各動作は、ＡＭＬＣＤの２つの連続したフレームのリフレッシュ期間において行われる。図９の波形図は、２つの全変換サイクルを示しており、図１０は、変換サイクルの第１のフレームおよび第２のフレームの一部の間におけるクロック位相タイミングを示している。

ディスプレイゲートドライバ４からの信号は、サンプルホールド回路１２がアクティブである行を選択するために用いられる。例えば、ディスプレイゲートドライバの（Ｍ−２^Ｎ）番目の行の走査信号は、図９に示されている積分器２０のアップスロープおよびダウンスロープを開始するために用いられる。ここで上記ＭはＡＭＬＣＤの行番号であり、Ｎはカウンタ２２の出力ビット数である。あるいは、上記信号が外部に供給されるようにしてもよいが、ＡＭＬＣＤへの接続部の数が増えるためあまり望ましくない。

各変換サイクルの第１の「サンプリング」フレーム中は、液晶キャパシタブランチ２５およびリファレンスキャパシタブランチ２６はアクティブである。クロック位相信号Φ_１〜Φ_３およびΦ_１Ａ〜Φ_３Ａは、サンプルホールド回路１２のスイッチに対する２セットのクロック位相信号あるいは重複しないクロック位相信号をから構成される。クロック位相信号Φ_１〜Φ_３およびΦ_１Ａ〜Φ_３Ａはまた、図９に示されているように、最後である２^Ｎ行の表示期間中に有効にされる。個々のクロック位相信号のタイミングは、図１０に示されている。

クロック位相信号Φ_１およびΦ_１Ａが同時にアクティブである場合、スイッチＳ_１、Ｓ_１Ａ、Ｓ_４、Ｓ_４Ａ、Ｓ_５、およびＳ_６は閉じており、他のスイッチは開いている。電圧ＶＣＯＭＢは、液晶キャパシタ１１の第１の電極およびリファレンスキャパシタＣ_ＲＥＦに印加される。これによって、上記両キャパシタにおける電圧がＶＣＯＭ−ＶＣＯＭＢと等しくなり、液晶キャパシタ１１およびリファレンスキャパシタＣ_ＲＥＦに第１のプリチャージ電圧および第２のプリチャージ電圧がそれぞれ生成される。これらの電圧は、図４に示されている。トランスファーキャパシタＣ_Ｏおよび積分器の入力端子は、この段階中に接地電位にリセットされる。

クロック位相信号Φ_２およびΦ_２Ａに対応する次の段階中では、スイッチＳ_２およびＳ_２Ａは閉じており、他のスイッチは開いている。これによって、液晶キャパシタブランチ２５およびリファレンスキャパシタブランチ２６において、液晶キャパシタおよびリファレンスキャパシタと、対応するトランスファーキャパシタとの間に電荷共有が起こる。この段階中に液晶キャパシタおよびリファレンスキャパシタと接続されるトランスファーキャパシタの端子は、それぞれ生じる第１の電圧および第２の電圧からなる、Ｃ_ＬＣ.ＶＣＯＭＢ／（Ｃ_ＬＣ＋Ｃ_Ｏ）およびＣ_ＲＥＦ.ＶＣＯＭＢ／（Ｃ_ＲＥＦ＋Ｃ_Ｏ）によって与えられる電位まで上昇する。サンプルホールド回路１２の出力電圧は、これらの電圧間の差であり、また正電圧である。これは、Ｃ_ＲＥＦが、予測される最小の液晶静電容量Ｃ_ＬＣ以下であるからである。上記出力電圧は、液晶キャパシタの静電容量Ｃ_ＬＣと、リファレンスキャパシタの静電容量Ｃ_ＲＥＦとの差にほぼ比例する。

クロック位相信号Φ_３およびΦ_３Ａの間、スイッチＳ_３およびＳ_３Ａは閉じており、サンプルホールド回路１２の他のスイッチは開いている。サンプルホールド回路１２の出力電圧は、積分器２０の差動入力に印加される。この結果、積分器の出力Ｖ_ＯＵＴが、サンプルホールド回路の出力電圧と（Ｃ_Ｏ／Ｃ_Ｆ）との積の分だけインクリメントされる。ここでＣ_Ｆは、積分または帰還キャパシタ２８の静電容量である。上記処理は、サンプリングフレームの２^Ｎ行期間分繰り返され、その最後において、積分器２０の出力電圧は２^Ｎ（Ｃ_Ｏ／Ｃ_Ｆ）Ｖ_ＩＮと等しくなる。ここでＶ_ＩＮは、積分器２０に供給される入力電圧である。

次の「変換」フレームの間、リファレンスキャパシタブランチ２６、および放電キャパシタブランチ２７はアクティブである。図９および図１０に示されているように、変換フレームの最後の２^Ｎ行期間中において、クロック位相信号Φ_１〜Φ_３およびΦ_１Ｂ〜Φ_３Ｂは、サンプルホールド回路１２のスイッチを制御する。クロック位相信号Φ_１ＢおよびΦ_１の間、キャパシタＣ_ＲＥＦおよびＣ_ＤＩＳはそれぞれ、第３のプリチャージ電圧および第４のプリチャージ電圧に帯電される。クロック位相信号Φ_２ＢおよびΦ_２の間に電荷共有が起こり、生じる第３および第４の電圧は、それぞれクロック位相信号Φ_３ＢおよびΦ_３の間に、放電キャパシタブランチ２７およびリファレンスキャパシタ２６のキャパシタＣ_Ｏにおいて利用可能にとなる。従って、変換フレームの各アクティブ行の期間中に、リファレンスキャパシタの静電容量Ｃ_ＲＥＦと放電キャパシタの静電容量Ｃ_ＤＩＳとの差にほぼ比例する負の電圧が、積分器２０の出力電圧Ｖ_ＯＵＴからデクリメントされる。

変換フレームの各アクティブの行期間中、比較器２１は、サンプリングパルスＳＡＭによって有効にされる。サンプリングパルスＳＡＭのタイミングは、図１０に示されている。比較器２１は、上記パルスによって有効にされると、積分器２０の出力Ｖ_ＯＵＴとリファレンス電圧Ｖ_ＲＥＦとを比較し、当該積分器の出力電圧がリファレンス電圧よりも大きい場合に各サンプリング期間に出力パルスを供給する。リファレンス電圧Ｖ_ＲＥＦは、例えば接地電位または後述のように得られる電位など、任意の適切な電圧であればよい。変換フレームの最後では、カウンタ２２は、液晶キャパシタ１１の静電容量に比例する値、例えばバイナリコードの値を保持する。すなわちカウンタ２２は、液晶材料の温度の測定値を示す値を保持する。上記装置が、必要なときに全変換サイクルを繰り返すことができるように、積分器２０は、スイッチＳ_７を閉じるリセットパルスＲＳＴによってリセットされる。

このように上記装置は、液晶材料の実際の温度を正確に測定することができる。また、上述したように、上記装置は、例えば画素の駆動電圧を変化させるように、温度補償の構成において用いられることにより、画像の様子および画像品質の温度依存を低減することができる。また、温度検知装置は、ＡＭＬＣＤのタイミングと同期して動作する。これによって、表示用のコモン電極が既知の一定電位にあるときに、液晶静電容量を測定することができる。従って、電圧依存の影響が大幅に低減または排除される。さらに、上記コモン電極の電位の補数または反転を用いて液晶キャパシタを帯電させるため、液晶キャパシタ１１においてＤＣバランスが維持され、キャパシタの誘電体を形成する液晶材料の劣化をほぼ回避することができる。

図８に示されている実施例では、変換サイクルにおいて、電圧ＶＣＯＭＢが接地電位にある行期間が用いられることにより、測定精度が低下する可能性がある。従って、図３に示されている第１のフレームの偶数の行期間中、サンプルホールド回路１２の出力電圧は、通常ゼロボルトである。しかし、サンプルホールド回路１２の電子スイッチからの電荷注入など、寄生効果に起因するエラーによって、出力電圧が十分かつ顕著にゼロとはならず、静電容量測定ひいては温度測定の精度に影響を及ぼす可能性がある。

上記不都合が生じる可能性を回避するために、図８に示されている実施例を、図４に示されているように電圧ＶＣＯＭＢが高レベルにある行期間中においてのみ、サンプリングを行うように構成してもよい。

図１１の波形図はこの動作モードを示しており、図１２のタイミング図はクロック位相タイミングの変形例を示している。個々のサンプリング動作および変換動作は、上記液晶キャパシタ、リファレンスキャパシタおよび放電キャパシタが信号ＶＣＯＭＢの高電位に帯電するときに、１行期間おきに行われる。ＮビットのＡＤＣ１３でのアップスロープおよびダウンスロープを生成するために２^Ｎ行期間をアクティブにする必要があるため、サンプリング期間および変換期間は、サンプリングフレームおよび変換フレームの最後の２^Ｎ＋１行期間を占める。

液晶キャパシタ１１のＤＣバランスを維持するために、その第１の電極は、各変換サイクルの第２のフレームまたは変換フレームのアクティブである行期間中に信号ＶＣＯＭＢを受信するように接続される。

図８に示されている実施例では、追加的な信号ＶＣＯＭＢが生成されて、当該信号がＡＭＬＣＤに供給される必要がある。しかしこれは、図１３の実施例に示されているように、デジタル駆動回路がディスプレイ基板上に集積されているＡＭＬＣＤの場合には、回避することができる。具体的には、電圧Ｖ_ＨおよびＶ_Ｌは、ＡＭＬＣＤの一部を形成するデジタル−アナログ変換器のためのリファレンス電圧として供給される。また、これらの電圧は、コモン端子の電圧ＶＣＯＭほどの大きさで対称である。このため、各画素内の液晶材料のＤＣバランスは、適切な変調スキームによって維持される。従って、図１３に示されているように、クロック位相信号Φ_１、Φ_１Ａ、およびΦ_１Ｂの間、高電圧Ｖ_Ｈを用いて、ブランチ２５〜２７内の液晶キャパシタ、リファレンスキャパシタ、および放電キャパシタを帯電させることができる。液晶キャパシタ１１のＤＣバランスを得るために、追加的なスイッチＳ_ＤＣＢが備えられ、図１４に示されているクロック位相信号Φ_ＤＣＢによって制御される。液晶型ではなくて従来の誘電体を採用したリファレンスキャパシタおよび放電キャパシタの場合、上記のようなＤＣバランスは不要である。

図１５に示されている実施例は、積分器２０の正入力または非反転入力が、接地電位などの既知のリファレンス電圧に接続されており、また加算用の第５のキャパシタＣ_１が、積分器２０の負入力または反転入力と、液晶キャパシタブランチ２５および放電キャパシタブランチ２７の出力との間に接続されている点において、図１３に示されている実施例とは異なる。また、スイッチＳ_５およびＳ_６は、第２のクロック位相信号Φ_２によって制御され、別の２つのスイッチＳ_８およびＳ_９は、別のクロック位相信号Φ４によって制御される。スイッチＳ_９は、積分器２０の反転入力とキャパシタＣ_１の第１の端子との間に接続されており、スイッチＳ_８は、キャパシタＣ_１の第２の端子と接地との間に接続されている。

上記実施例の各行期間中における動作は、クロック位相信号Φ_３およびΦ_３Ａ、または、クロック位相信号Φ_３Ｂがアクティブにされる時点までは前述の動作と同一である。当該時点では、サンプルホールド回路１２の出力電圧が、クロック位相信号Φ_２の間にスイッチＳ_５およびＳ_６によって予め完全に放電された加算用のキャパシタＣ_１に印加される。

加算用のキャパシタＣ_１を有する上記実施例は、温度測定装置１０の外形寸法を微細化することができるという利点を有している。図８および図１３に示されている実施例では、静電容量Ｃ_ＬＣ、Ｃ_ＤＩＳ、およびＣ_ＲＥＦとトランスファー静電容量Ｃ_Ｏとの比率、およびトランスファー静電容量と帰還静電容量Ｃ_Ｆとの比率は、例えばＣ_ＬＣ＝Ｃ_Ｏ＝ｋＣ_Ｆとする必要がある。ここで１／ｋは、積分器２０によって形成されるアップスロープの勾配を決定するものである。Ｃ_ＬＣを比較的大きくし、プロセスの不適合エラー（process mismatch error）を軽減することが望ましい。またｋは、高出力ビット分解能に対して、積分器２０の飽和を防ぐために１よりも大きくする必要がある。例えば、典型的なｋの値は５である。従って、必要とされるこれらのキャパシタは、付随するアクティブ回路よりも比較的大きいため、温度測定装置１０を集積するための比較的大きい領域が必要となる。

温度測定装置１０は、ディスプレイ基板の周縁領域上に集積される必要があり、この必要とされる領域を最低限にしてＡＭＬＣＤの周縁寸法を微細化することが望ましい。加算用のキャパシタＣ_１を用いることによって、積分器の非反転入力において帰還キャパシタ２９を用いる必要がなくなる。また、加算用のキャパシタＣ_１を用いることによって、キャパシタ２８の静電容量Ｃ_Ｆの、トランスファーキャパシタの静電容量Ｃ_Ｏに対する依存性が取り除かれる。上記加算用のキャパシタの静電容量は、例えば液晶静電容量Ｃ_ＬＣには直接関連していない。また、上記加算用のキャパシタの静電容量を、プロセスの不適合エラーによる影響を大きくすることなく、Ｃ_Ｏよりも大幅に小さくすることができる。帰還キャパシタ２８は、加算用のキャパシタの値に関連した値を依然として有しているため、その寸法を微細化することも可能である。また、このような構成とすることによって、積分器２０に対してオフセット除去あるいはオフセット補償を行うことが容易となる。

図１６および図１７は、図１５に示されている実施例の動作を示す波形図およびタイミング図である。図１６は、図１１と同様であるが、スイッチのタイミング信号の代わりにサンプルホールド回路１２の出力信号Ｖ_Ｓ／Ｈを示している。図１７は、クロック位相信号Φ_４を示している点において、図１４とは異なっている。

図１８は、温度測定装置１０の別の実施例を示している。当該温度測定装置１０は、キャリブレーションキャパシタブランチ３０が備えられており、キャリブレーション用の第８のキャパシタＣ_ＣＡＬと、トランスファー用の第９のキャパシタＣ_Ｏと、クロック位相信号Φ_１Ｃ〜Φ_３Ｃによって制御されるスイッチＳ_１Ｃ〜Ｓ_４Ｃとを備えている点において、図１５に示されている温度測定装置１０と異なる。キャリブレーションキャパシタブランチ３０の出力は、液晶キャパシタブランチ２５および放電キャパシタブランチ２７と同じ加算用のキャパシタＣ_１の端子に接続されている。上記積分器はまた、帰還ネットワーク３２が設けられたオペアンプ３１を備えている。帰還ネットワーク３２は、帰還キャパシタ２８を置き換えたものであり、比較器２１にリファレンス電圧Ｖ_ＲＥＦを供給するリファレンス電圧発生器を備えている。

図１９のタイミング図に示されているように、各変換サイクルは、キャリブレーションが行われる初期のフレーム期間と、ＤＣバランスが行われる最終のフレーム期間とを含み、その間にサンプリングフレームおよび変換フレームが含まれている。キャリブレーションフレーム中では、キャリブレーションキャパシタブランチ３０およびリファレンスキャパシタブランチ２６はアクティブであり、帰還ネットワーク３２は、オペアンプ３１の反転入力と出力との間に静電容量Ｃ_Ｆを与えるように構成されている。キャパシタへの帯電、電荷移動、形成される差、および積分演算については既に述べた通りであるので、積分器２０は、アクティブである行期間中に、リファレンスキャパシタの値Ｃ_ＲＥＦとキャリブレーションキャパシタの値Ｃ_ＣＡＬとの差に依存した出力電圧Ｖ_ＯＵＴを供給することができる。例えば、クロック位相信号Φ_１ＣおよびΦ_１の間に、キャパシタＣ_ＣＡＬおよびＣ_ＲＥＦは、第５のプリチャージ電圧および第６のプリチャージ電圧にそれぞれ帯電する。そして、クロック位相信号Φ_３ＣおよびΦ_３の間、生じる第５の電圧および第６の電圧が、それぞれキャリブレーションキャパシタブランチ３０およびリファレンスキャパシタブランチ２６内のキャパシタＣ_Ｏにおいて利用可能となる。上記キャリブレーションキャパシタおよびリファレンスキャパシタの公称静電容量が等しいため、上記実施例での実施態様によって何のエラーも引き起こされない場合には、積分器２０の出力電圧はゼロとなる。

しかし、このような実施態様ではエラーが引き起こされる。このようなエラーは、例えば、トランジスタに基づくスイッチの有限の寄生静電容量に起因する電荷注入現象によって引き起こされる。このため、キャリブレーションフレーム中における積分器２０の実際の出力電圧が、比較器２１に対するリファレンス電圧として用いられる電圧を供給することによって、上記のようなエラーが軽減または排除される。

サンプリングフレームおよび変換フレーム期間中に、リファレンス電圧が蓄積されたキャパシタ（リファレンス電圧発生器の一部を形成するものであるが、図１８には示さず）は、オペアンプ３１と切断され、比較器２１にリファレンス電圧を供給するために用いられる。同一の静電容量Ｃ_Ｆを有する別の帰還キャパシタ（図１８には示さず）が、帰還ネットワーク３２によってオペアンプ３１の反転入力と出力との間に接続されて、前述のサンプリング動作および変換動作が行われる。比較器２１に供給される補償用のリファレンス電圧は、少なくとも部分的には上述のようなエラーを補償するため、液晶静電容量ひいては液晶材料の温度のより正確な測定値を提供することができる。

ＤＣバランスを提供して液晶層の劣化を低減または回避するために、図１９に示されているように、第４の「バランス」フレームが必要となる。第１のキャリブレーションフレームでは、スイッチＳ_{１Ａ（Ｂ）}はクロック位相信号Φ_{１Ａ（Ｂ）}によって閉じられ、各アクティブである行期間中に液晶キャパシタ１１が低駆動電圧Ｖ_Ｌ側に接続される。当該行期間中、コモン電極は高電圧にある。

第２のサンプリングフレーム中では、アクティブである行期間中に、液晶キャパシタは高駆動電圧Ｖ_Ｈ側に接続され、コモン電極は低電圧にある。変換フレーム中では、アクティブである行期間中に、液晶キャパシタは低駆動電圧にあり、コモン電極は高電圧にある。従って、バランスフレームのアクティブである行期間中にＤＣバランスを提供するためには、液晶キャパシタが高駆動電圧に帯電し、コモン電極が低電圧にある。

図２０に示されている実施例は、キャリブレーションキャパシタＣ_ＣＡＬおよび放電キャパシタＣ_ＤＩＳが、温度依存領域内において動作するようにバイアスが印加された液晶キャパシタとして実装されている点において、図１８に示されている実施例と異なる。具体的には、キャリブレーションキャパシタＣ_ＣＡＬおよび放電キャパシタＣ_ＤＩＳは、これらのキャパシタに比較的低い電圧を印加することによって「測定される」ようなタイミングとなっている。この低電圧は、静電容量が温度にほぼ依存しない電圧の範囲内となるように選択される。これは例えば、図２に示されているように、約１．５ボルト未満である。

上記実施例の基本動作は、キャリブレーションキャパシタおよび放電キャパシタに関してＤＣバランスを行う必要があるという点を除いては、図１８に示されている基本動作と同じである。上記実施例の基本動作は、上記キャパシタを低駆動電圧Ｖ_Ｌ側に接続するためにクロック位相信号Φ_{１Ａ（Ｂ）}〜Φ_{１Ｃ（Ｂ）}によってそれぞれ制御されるスイッチＳ_{１Ａ（Ｂ）}〜Ｓ_{１Ｃ（Ｂ）}を備えることにより実現される。図１９の波形図は、図２０の実施例にも当てはまる。しかし、追加的なクロック位相信号は、以下のようになっている。
・液晶キャパシタ１１が、キャリブレーションフレームおよび変換フレーム中に低駆動電圧Ｖ_Ｌ側に接続され、サンプリングフレームおよびバランスフレーム中に高電圧Ｖ_Ｈ側に接続される。
・キャリブレーションキャパシタが、キャリブレーションフレームおよび変換フレーム中に高電圧Ｖ_Ｈに接続され、サンプリングフレームおよびバランスフレーム中に低電圧Ｖ_Ｌ側に接続される。
・放電キャパシタが、キャリブレーションフレームおよび変換フレーム中に高電圧Ｖ_Ｈ側に接続され、サンプリングフレームおよびバランスフレーム中に低電圧Ｖ_Ｌ側に接続される。

上記実施例では、構成が類似したキャパシタ同士のマッチングが改善されているため、測定精度を向上させることができるという利点を有している。具体的には、液晶キャパシタ、放電キャパシタ、およびキャリブレーションキャパシタは全て液晶キャパシタであり、また、液晶キャパシタの構成が従来の誘電体の放電キャパシタおよびキャリブレーションキャパシタと異なる前述の実施例よりも厳密にマッチングさせることができる。リファレンス静電容量Ｃ_ＲＥＦの値は、液晶静電容量Ｃ_ＬＣの値とほぼ同一である必要があるが、リファレンスキャパシタは液晶キャパシタでなくてもよい。これは、キャリブレーションフレームを用いてあらゆる不適合を除去することができるからである。

図２１は、帰還ネットワーク３２の一実施例を示している。帰還ネットワーク３２は、オペアンプ３１の反転入力と出力との間に接続されており、比較器２１にリファレンス電圧Ｖ_ＲＥＦを供給する。帰還ネットワーク３２は、電子スイッチＳ_ＦＢ，１〜Ｓ_ＦＢ，７、キャパシタＣ_ＦＢ，１およびキャパシタＣ_ＦＢ，２を備えている。スイッチＳ_ＦＢ，１〜Ｓ_ＦＢ，４および第１０のキャパシタＣ_ＦＢ，１は、リファレンス電圧発生器を形成している。この構成によって、キャリブレーションフレーム中にキャリブレーション電圧が生成され、当該電圧が第３の変換フレーム中に比較器２１に対するリファレンス電圧として蓄積される。帰還ネットワーク３２は、各変換サイクルの各フレーム中において、オペアンプ３１の反転入力と出力との間に静電容量Ｃ_Ｆを与えるものである。

スイッチＳ_ＦＢ，１およびＳ_ＦＢ，２は、キャリブレーションフレーム中に閉じられるので、キャパシタＣ_ＦＢ，１は、オペアンプ３１の反転入力と出力との間に接続される。スイッチＳ_ＦＢ，７およびスイッチＳ_７は一時的に閉じられるので、キャパシタＣ_ＦＢ，１の端子は接地電位にリセットされる。キャリブレーションフレームは、前述したように行われるので、その最後では、キャパシタＣ_ＦＢ，１に蓄えられた電圧が積分器の出力エラー電圧と等しくなる。

その次の３つのフレーム中では、スイッチＳ_ＦＢ，１およびＳ_ＦＢ，２は開かれる一方、スイッチＳ_ＦＢ，３〜Ｓ_ＦＢ．６は閉じられる。スイッチＳ_ＦＢ．７およびスイッチＳ_７は一時的に閉じられることにより、キャパシタＣ_ＦＢ，２の端子が接地電位にリセットされる。キャリブレーションフレーム中の積分器の出力電圧は、変換フレーム中に用いられるリファレンス電圧Ｖ_ＲＥＦとして比較器２１に供給される。キャパシタＣ_ＦＢ，２は、各変換サイクルのサンプリングフレーム、変換フレーム、およびバランスフレーム中に、積分用のキャパシタとして機能する。

図２２は、比較器２１の一実施例を示している。比較器２１は、例えば非特許文献１に開示されているタイプのオフセット補正回路を備えている。積分器２０の帰還ネットワークによって供給されるリファレンス電圧はさらに、オフセット除去のためのリファレンス電圧を供給するために用いられる。

比較器２１は、カスケード式のオペアンプ４０、４１、４２と、サンプリングパルスＳＡＭを受信するダイナミックラッチ４３と、オフセット蓄電用キャパシタＣ_ＣＰ，１〜Ｃ_ＣＰ，６と、クロック位相信号Φ_２によって制御される電子スイッチＳ_ＣＰ，１およびＳ_ＣＰ，２と、クロック位相信号Φ_１によって制御される電子スイッチＳ_ＣＰ，３〜Ｓ_{ＣＰ，１０}とを備えている。

増幅器４０、４１、および４２のオフセットは、それぞれの入力電圧によって異なる場合がある。例えば、オフセットが特定の電圧で除去された場合に、他の動作電圧でオフセットがエラーとして残っている可能性がある。このようなオフセットは、動作中に拡大するため、精度を向上させるためには同一の条件下において除去される必要がある。この実施例では、変換の精度を向上させるため、オフセットはリファレンス電圧で除去される。

オフセット除去の第１の段階中では、スイッチＳ_ＣＰ，３〜Ｓ_{ＣＰ，１０}は閉じられるため、各段のオフセットが測定され、キャパシタＣ_ＣＰ，１〜Ｃ_ＣＰ，６に蓄えられる。増幅器のオフセット電圧は、リファレンス電圧Ｖ_ＲＥＦによって特定される動作点において測定される。

オフセット除去の第２の段階中では、スイッチＳ_ＣＰ，３〜Ｓ_{ＣＰ，１０}は開かれ、スイッチＳ_ＣＰ，１およびＳ_ＣＰ，２は閉じられるため、第１の増幅器４０の入力が比較器の入力に接続される。従って、比較器は通常の動作を行う。また、各オフセット電圧がキャパシタＣ_ＣＰ，１〜Ｃ_ＣＰ，６に蓄積されたままであるため、増幅器から生じるオフセット電圧が大幅に除去または低減される。

比較器のオフセット除去サイクルは、各変換フレームの開始時において一度だけ行われる。あるいは、オフセット蓄電用キャパシタＣ_ＣＰ，１〜Ｃ_ＣＰ，６からのリークに起因するエラーを低減するために、上記オフセット除去サイクルは、変換フレームの各行期間の開始時に行われるようにしてもよい。

図２３に示されている構成は、ユニティゲインバッファ４５が、積分器２０内のリファレンス電圧発生器のＳ_ＦＢ，１〜Ｓ_ＦＢ，４、Ｃ_ＦＢ，１に対する、比較器２１の負荷効果からの衝撃を和らげるという点において、図２２に示されている構成と異なる。従って、キャパシタＣ_ＦＢ，１に蓄積された積分器の出力エラー電圧は、比較器のオフセット除去サイクルおよび測定動作によってほとんど阻害されることはない。ユニティゲインバッファ４５は、上記と同様のオフセット除去の構成とすることができる。適切な構成は、非特許文献２に開示されている。

図２４は、積分器２０の一部を形成するオフセットキャンセル部５０を示している。当該オフセットキャンセル部５０は、オペアンプ３１内におけるトランジスタ特性の変動を補償するための構成である。トランジスタ特性の変動が補償されていない場合、増幅器が入力オフセットエラー電圧を出力することよって、変換エラーおよび増幅器の飽和が生じる場合がある。上記構成は、オフセット蓄電用キャパシタＣ_ＯＳと、クロック位相信号Φ_１によって制御される電子スイッチＳ_ＯＳ，１〜Ｓ_ＯＳ，４と、クロック位相信号Φ_２によって制御される電子スイッチＳ_ＯＳ，５およびＳ_ＯＳ，６とを備えている。スイッチＳ_ＯＳ，１は、前述の帰還ネットワーク３２と併せて用いられる場合、スイッチＳ_ＦＢ，７によって実施されてもよい。

上記オフセットキャンセル部の動作は、２つの段階において行われる。第１の段階では、増幅器のオフセットがサンプリングされる。具体的には、スイッチＳ_ＯＳ，１〜Ｓ_ＯＳ，４は閉じられるため、オペアンプ３１がユニティゲイン構造に接続され、増幅器のオフセットがキャパシタＣ_ＯＳに蓄えられる。具体的には、増幅器３１の出力がスイッチＳ_ＯＳ，１を介して増幅器３１の反転入力に接続されるため、増幅器３１は、ユニティゲイン構造を提供するためのユニティ用の電圧利得を有することができる。増幅器３１の非反転入力は、スイッチＳ_ＯＳ，３を介して接地されているため、入力オフセットエラー電圧が、増幅器３１の反転入力と非反転入力との間に生じる。入力オフセットエラー電圧は、増幅器３１の出力において生じるため、スイッチＳ_ＯＳ，２およびＳ_ＯＳ，４を介してキャパシタＣ_ＯＳにおいて生じる。第２の段階では、スイッチＳ_ＯＳ，５およびＳ_ＯＳ，６は閉じられるため、サンプリングされたオフセット電圧は反転し、増幅器３１の非反転入力端子に供給される。オフセットのサンプリング後、積分器２０の次の動作中においてオフセット補正が維持される。

増幅器のオフセット電圧は、変換サイクル中、例えばキャリブレーションフレームが行われる場合はその前に、一度サンプリングされてもよい。オフセット電圧は、後のオフセットサンプリングの段階まで、キャパシタＣ_ＯＳに保持されたままである。あるいは、オフセット電圧は、変換サイクルの各フレームの開始時にサンプリングされてもよい。オフセット電圧はさらに、積分器２０が動作中である各アクティブである行期間の開始時にサンプリングされてもよい。キャパシタＣ_ＯＳからの電荷リークによって、経時的に蓄積されたオフセット電圧におけるエラーが生じる可能性がある場合は、上記オフセットサンプリングおよび補正を高い頻度で行うことが好ましい。

液晶材料の温度測定は、ＡＭＬＣＤの動作変化に影響を及ぼすために用いられる。例えば、ＡＭＬＣＤの画素に印加される駆動電圧は、ディスプレイの液晶材料が温度に誘起されて変化することを補償するために調節する。ディスプレイの駆動電圧を調整する手段は、表示駆動回路において用いられるリファレンス電圧を制御するために、参照テーブルと、１つ以上のデジタル／アナログ変換器（ＤＡＣ）とを備えていてもよい。参照テーブル内に記憶される値は、測定された温度に対して適切な駆動電圧を生成できるように、実験的に予め決定しておいてもよい。

例えば、ある温度範囲における１セットの液晶電圧透過曲線を参照テーブルに記憶しておき、液晶材料の測定された温度に基づいて、適切または最も近い曲線を選択するようにしてもよい。あるいは、補間される中間値と共に限られたポイントのセットを記憶しておくことにより、あらゆる液晶温度に適した曲線を生成できるようにしてもよい。さらに、特許文献２に開示されているように、測定された温度に従ってコモン電極の電圧を変えるものであってもよい。

ＡＭＬＣＤ内の液晶材料の温度は、急速に変化する変数ではない。従って温度測定は、電力消費を低減するために、比較的低い頻度で行えば十分である。測定頻度は、予め決定されていても、変更可能であってもよい。また、測定頻度は、ユーザまたはホストによって外部的に設定されてもよい。あるいは、ユーザまたはホストは、温度測定サイクルの実行を要求する信号を供給してもよい。上記温度測定装置は、このような要求に応えて、コモン電極が適切な極性にあるフレーム期間の開始時において、前述したように測定サイクルを開始する。測定サイクルの終了時には、カウンタ２２の出力が記憶されて、ＡＭＬＣＤの温度補償を行うため、あるいは他の任意の所望の目的のために、利用可能となる。

本発明の性質および利点をより完全に理解するために、詳細な説明と共に添付図面を参照されたい。

説明してきた本発明に関し、同一の態様に様々な変化を加えることができることは明らかである。このような変化は、本発明の精神および範囲からの逸脱であるとは見なされない。また、当業者には明らかであるこのような全ての変化は、特許請求の範囲に包含されるものである。

画素駆動電圧に対する最大透過率の割合であって、アクティブマトリクス液晶デバイス（ＡＭＬＣＤ）のいくつかの異なる温度における変換関数を示すグラフである。 複数の温度における、ＡＭＬＣＤにおける検知用の液晶キャパシタに印加される電圧に対する（正規化された）静電容量を示すグラフである。 ＡＭＬＣＤに対する行反転アドレッシングスキームの連続フレームを図式的に示した図である。 図３に示されている行反転スキームに対するコモン電極またはカウンタ電極の電圧または電位を示す波形図である。 本発明の一実施形態を構成するＡＭＬＣＤのレイアウトを図式的に示した図である。 図５に示されているＡＭＬＣＤの温度検知の概略的な構成を示すブロック図である。 図６に示されている構成において生じる波形を示す図である。 図６に示されている構成の第１の実施例を示す回路図である。 図８に示されている実施例の動作を示す波形図である。 図８に示されている実施例における信号のタイミングを示すタイミング図である。 図９と対応する図であって、別の動作モードを示す図である。 図１０と対応する図であって、別の動作モードを示す図である。 図６に示されている構成の第２の実施例を示す回路図である。 図１３に示されている実施例の動作を示すタイミング図である。 図６に示されている構成の第３の実施例を示す回路図である。 図１５に示されている実施例の動作を示す波形図である。 図１５に示されている実施例の動作を示すタイミング図である。 図６に示されている構成の第４の実施例を示す回路図である。 図１８に示されている実施例の動作を示すタイミング図である。 図６に示されている構成の第５の実施例を示す回路図である。 図６に示されている構成のリファレンス電圧発生器を示す回路図である。 図６に示されている構成の比較器を示す回路図である。 図２２に示されている比較器の変形例を示す回路図である。 図６に示されている構造のオフセットキャンセル回路を示す回路図である。

符号の説明

１…第１の基板
２…画素マトリクス領域（アクティブマトリクス領域）
１１…液晶キャパシタ（第１のキャパシタ）
１２…サンプルホールド回路（静電容量測定回路）
１３…アナログ／デジタル変換器（静電容量測定回路）
１５…センサインターフェース（静電容量測定回路）

Claims (33)

1. アクティブマトリクス領域を有するアクティブマトリクス用の第１の基板と、
   上記アクティブマトリクスのためのコモン電極を有する第２の基板と、
   上記第１の基板と上記第２の基板との間に位置する液晶材料の層と、
   温度検知用の第１のキャパシタと、
   静電容量測定回路と、を含み、
   上記温度検知用の第１のキャパシタは、
   上記第１の基板上の上記アクティブマトリクス領域の画像生成領域の外側にある第１の電極を含み、当該第１の基板は、上記第１のキャパシタの誘電体を形成する液晶層によって、上記第１のキャパシタの第２の電極を形成するコモン電極と分離されており、
   上記静電容量測定回路は、
   上記アクティブマトリクスの動作中に、上記第１のキャパシタを、ほぼ一定および安定した既知の大きさの第１のプリチャージ電圧にプリチャージするプリチャージ工程と、上記第１のキャパシタの静電容量を示す信号を形成する形成工程とを繰り返し行い、上記第１のキャパシタの静電容量を、画素マトリクスに含まれる複数の行のうちの少なくとも１行へのアドレッシングと同期して測定するように構成され、さらに、
   上記第１のキャパシタを、上記の各プリチャージ工程中、同じ大きさの電圧に帯電させるように構成されている、アクティブマトリクス液晶デバイス。
2. 上記静電容量測定回路は、上記第１の基板上に形成されている、請求項１に記載のデバイス。
3. 上記静電容量測定回路は、上記第１のキャパシタを、各プリチャージ工程中の電圧の極性と同じ極性に帯電させるように構成されている、請求項１に記載のデバイス。
4. 上記静電容量測定回路は、アクティブマトリクスのアドレッシングサイクルの同一部分において各プリチャージ工程を行うように構成されている、請求項１に記載のデバイス。
5. 上記同一部分は、ラインアドレッシング期間の同一部分を含む、請求項４に記載のデバイス。
6. 上記アクティブマトリクスおよび上記コモン電極は、上記デバイスの画素セルに印加される駆動電圧の極性を周期的に反転させるように構成されている、請求項１に記載のデバイス。
7. 上記アクティブマトリクスおよび上記コモン電極は、交互のラインアドレッシング期間中に、上記極性を反転させるように構成されている、請求項３に記載のデバイス。
8. 上記静電容量測定回路は、交互のラインアドレッシング期間中に、上記プリチャージ工程を行うように構成されている、請求項７に記載のデバイス。
9. 上記形成工程では、上記プリチャージ工程中に上記第１のキャパシタに蓄積された電荷を測定する、請求項１に記載のデバイス。
10. 上記静電容量測定回路は、上記蓄積された電荷を電荷共有によって測定するように構成されている、請求項９に記載のデバイス。
11. 上記静電容量測定回路は、変換サイクルの第１の部分である各形成工程中において、
    第１の形成段階中に、上記蓄積された電荷をトランスファー用の第２のキャパシタと共有し、
    第２の形成段階中に、上記第２のキャパシタにおいて生じる第１の電圧を利用可能とするように構成されている、請求項１０に記載のデバイス。
12. 上記静電容量測定回路は、上記プリチャージ工程中に、リファレンス用の第３のキャパシタを第２のプリチャージ電圧に帯電させ、上記第１の形成段階中に、上記蓄積された電荷をトランスファー用の第４のキャパシタと共有し、上記第２の形成段階中に、当該第４のキャパシタにおいて生じる第２の電圧を利用可能とするように構成されている、請求項１１に記載のデバイス。
13. 上記第３のキャパシタの値は、上記第１のキャパシタの予測される最小値以下である、請求項１２に記載のデバイス。
14. 生じる上記第１の電圧と生じる上記第２の電圧との差分を形成する手段を含む、請求項１２に記載のデバイス。
15. 上記手段は、上記第２のキャパシタと上記第４のキャパシタとの間に一時的に接続されるように構成された加算用の第５のキャパシタを含む、請求項１４に記載のデバイス。
16. 上記手段は、後段の差動入力を含む、請求項１４に記載のデバイス。
17. 上記静電容量測定回路は、アナログ／デジタル変換器を含む、請求項１に記載のデバイス。
18. 上記アナログ／デジタル変換器は積分変換器である、請求項１７に記載のデバイス。
19. 上記アナログ／デジタル変換器はデュアルスロープ変換器である、請求項１８に記載のデバイス。
20. 上記静電容量測定回路は、デュアルスロープのアナログ／デジタル変換器を含み、
    上記変換サイクルの第２の部分である繰り返される各放電サイクル中において、第３の段階中に、放電用の第６のキャパシタを第３のプリチャージ電圧に帯電させ、第４の段階中に、上記蓄積された電荷をトランスファー用の第７のキャパシタと共有し、第５の段階中に、当該第７のキャパシタにおいて生じる第３の電圧を利用可能とするように構成されている、請求項１１に記載のデバイス。
21. 上記静電容量測定回路は、上記第３の段階中に、第３のキャパシタを第４のプリチャージ電圧に帯電させ、上記第４の段階中に、上記蓄積された電荷を第４のキャパシタと共有し、上記第５の段階中に、当該第４のキャパシタにおいて生じる第４の電圧を利用可能とするように構成されている、請求項２０に記載のデバイス。
22. 上記第６のキャパシタの値は、上記第３のキャパシタの値よりも低い、請求項２１に記載のデバイス。
23. 上記プリチャージ電圧の少なくとも１つは、上記コモン電極の電圧の補数から引き出される、請求項１に記載のデバイス。
24. 上記プリチャージ電圧の少なくとも１つは、マトリクス要素の駆動電圧から引き出される、請求項１に記載のデバイス。
25. 上記静電容量測定回路は、上記変換サイクルの初期部分である繰り返される各キャリブレーションサイクル中において、第６の段階中に、キャリブレーション用の第８のキャパシタを第５のプリチャージ電圧に帯電させ、第７の段階中に、上記蓄積された電荷をトランスファー用の第９のキャパシタと共有し、第８の段階中に、当該第９のキャパシタにおいて生じる第５の電圧を利用可能とするように構成されている、請求項１１に記載のデバイス。
26. 上記静電容量測定回路は、上記第６の段階中に、第３のキャパシタを第６のプリチャージ電圧に帯電させ、上記第７の段階中に、上記蓄積された電荷を第４のキャパシタと共有し、上記第８の段階中に、当該第４のキャパシタにおいて生じる第６の電圧を利用可能とするように構成されている、請求項２５に記載のデバイス。
27. 上記静電容量測定回路は、生じる上記第５の電圧からリファレンス電圧を生成するリファレンス電圧発生器を含む、請求項２５に記載のデバイス。
28. 上記リファレンス電圧発生器は、上記キャリブレーションサイクルで生じる上記第５の電圧を積分するように構成された第１０のキャパシタを含む、請求項２７に記載のデバイス。
29. 上記静電容量測定回路は、上記変換サイクルの初期部分である繰り返される各キャリブレーションサイクル中において、第６の段階中に、キャリブレーション用の第８のキャパシタを第５のプリチャージ電圧に帯電させ、第７の段階中に、上記蓄積された電荷をトランスファー用の第９のキャパシタと共有し、第８の段階中に、当該第９のキャパシタにおいて生じる第５の電圧を利用可能とするように構成されている、請求項２０に記載のデバイス。
30. 上記静電容量測定回路は、生じる上記第５の電圧からリファレンス電圧を生成するリファレンス電圧発生器を含む、請求項２９に記載のデバイス。
31. 上記リファレンス電圧発生器は、上記変換サイクルの上記第２の部分の間に、上記アナログ／デジタル変換器の比較器に上記リファレンス電圧を供給するように構成されている、請求項３０に記載のデバイス。
32. 上記静電容量を示す信号は、上記液晶材料の温度の測定値を提供する、請求項１に記載のデバイス。
33. 上記液晶材料の温度の測定値に応答して、上記マトリクスのセルに温度補償用の駆動信号を供給する構成を含む、請求項３２に記載のデバイス。

Images