JP2010113153A - 表示装置の駆動方法 - Google Patents

Abstract

【課題】ソースドライバ回路２２０に含まれるＡＤＣ２２４の変換特性にエラー（誤り）が生じた場合においても、既存の構成に対して新たな装置を追加せずに、表示する画像にムラの少ない、高品質な画像を表示可能な表示装置の駆動方法を提供すること。
【解決手段】ＶＤＤを固定、ＳＷ１とゲート信号線１７，１８をオフ、ＳＷ３をオンとしてプリチャージ電圧をソース信号線１６に出力し、その後ＳＷ２をオンとしてプリチャージ電圧をＡＤＣ２２４に入力し、この時のＡＤ変換結果をメモリ２１３へ保持することにより、ソースドライバ回路２２０に含まれるＡＤＣ２２４の変換特性を取得する。取得したＡＤＣ２２４の変換特性の結果から補正データ、すなわち、入力と出力を入れ替えたものを生成して入力する画像信号に対して補正を行う。
【選択図】図１

Description

本発明は、表示装置の駆動方法に関し、より詳細には、液晶及び有機エレクトロルミネッセンス（ＥＬ）等の電気光学素子素子をマトリクス状に配置した表示装置の駆動方法に関する。

電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料又は無機ＥＬ材料を用いたアクティブマトリクス型の画像表示装置は、画素に書き込まれる電流に応じて発光輝度が変化する。ＥＬ表示パネルは各画素に発光素子を有する自発光型である。ＥＬ表示パネルは、液晶表示パネルに比べて画像の視認性が高い、発光効率が高い、バックライトが不要、応答速度が速い等の利点を有する。

図７に、従来のアクティブマトリクス方式の有機ＥＬ表示パネルにおける１画素の等価回路を示す。画素回路１０は、発光素子１１、第１のトランジスタ１２、第２のトランジスタ１３、第３のトランジスタ１４及び蓄積容量（コンデンサ）１５から構成される。ここで発光素子１１は有機エレクトロルミネッセンス（ＥＬ）素子であり、第１のトランジスタ１２は発光素子１１の駆動用トランジスタであり、第２と第３のトランジスタ１３と１４はスイッチング用トランジスタである。

図８に、画素回路１０を駆動するドライバ回路を含む表示回路の全体構成を示す。表示装置は、画素回路１０、コントローラ２１０、ソースドライバ回路２２０、ゲートドライバ回路２３０から構成される。

図９に、コントローラ２１０及びソースドライバ回路２２０の構成を示す。コントローラ２１０は、表示装置で表示する画像信号の画像入力インターフェース２１１と、入力した画像信号をシリアル信号としてソースドライバ回路２２０へ供給する出力部２１２を持ち、またプリチャージ電圧出力の制御部２１５を持つ。このようにコントローラ２１０は、ソースドライバ回路２２０の制御を行い、さらにゲートドライバ回路２３０の制御も行う。

ゲートドライバ回路２３０は、図７、８に示すように各画素回路１０の２本のゲート信号線１７と１８を制御する信号を発生し、特にゲート信号線１８により前記トランジスタ１４をオン状態にすることで表示装置の垂直方向の走査線の選択を行う。

ソースドライバ回路２２０は、デジタル信号をアナログ信号に変換するデジタル・アナログ変換器（ＤＡＣ）２２３と、アナログ信号をデジタル信号に変換するアナログ・デジタル変換器（ＡＤＣ）２２４とを備える。また、コントローラ２１０の出力部２１２から出力されるシリアル信号をパラレル信号に変換するシリアル・パラレル信号変換器（ＳＰＣ）２２２と、ＡＤＣ２２４から出力されるパラレル信号をシリアル信号に変換するパラレル・シリアル変換器（ＰＳＣ）２２１とを備える。更に、ＤＡＣ２２３の出力とソース信号線１６との接続を制御するＳＷ１と、ＡＤＣ２２４の入力とソース信号線１６との接続を制御するＳＷ２と、プリチャージ電圧出力部２２５とソース信号線１６との接続を制御するＳＷ３とを備えている。

以下で、このような画像表示装置による画像表示動作を説明する。通常の動作である画像表示時には、コントローラ２１０からシリアル信号として入力する画像信号をソースドライバ回路２２０内においてパラレル変換して個々のＤＡＣ２２３へ供給している。

図１０に、画像表示時のＳＷ１〜３の動作タイミングと、ソース信号線１６、ゲート信号線１７、１８における信号のタイミングを示す。ソースドライバ回路２２０内のＤＡＣ２２３は、表示装置の水平画素の数だけ用意されており、入力された画像信号をアナログ変換して階調信号（Ｖｄａｔａ）として画素回路１０のソース信号線１６へ印加する。図１０に示すタイミングは、表示装置のある行に着目したタイミングであるので、１フレームに１回ゲート信号線１８がオンとなり、この時にトランジスタ１４を経由してトランジスタ１２のゲート端子に階調信号が印加され、印加された階調信号はトランジスタ１２によりＶＤＤから発光素子１１に所望の電流を流すことで表示装置の表示を行っている。コンデンサ１５は、ゲートドライバ回路２３０からのゲート信号線１８がオフの期間中においても印加された階調信号を保持している。

次にＶｔｈ読み取り動作について説明する。画素回路１０のトランジスタは薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）で構成されており、一般に表示装置にはアモルファスシリコンＴＦＴ（ａ−Ｓｉ ＴＦＴ）と低温ポリシリコンＴＦＴ（ＬＴＰＳ）の２種類が使用されている。

しかし、２種類のＴＦＴにはともに問題があり、ａ−Ｓｉ ＴＦＴにはＴＦＴの閾値電圧（Ｖｔｈ）の経時変動が大きいという問題があり、ＬＴＰＳ ＴＦＴには画面内のＶｔｈのムラ（バラツキ）が大きいという問題がある。

これらを解決する手段として、画素回路１０のトランジスタ１２のＶｔｈの読み取りを行い、その値を基にＶｔｈ補正データを生成することが行われている。

Ｖｔｈの読み取りを行うには、（１）プリチャージ期間、（２）放電期間、（３）読み取り期間の３つの動作状態がある。図１１に、Ｖｔｈ読み取り時のＳＷ１〜３の動作タイミングと、ソース信号線１６、ゲート信号線１７、１８における信号のタイミングを示す。
（１）プリチャージ期間
ＶＤＤをＧＮＤ、ＳＷ１をオフ、ゲート信号線１７，１８とＳＷ３をオンとして、プリチャージ電圧を画素回路１０に印加する。この時のプリチャージ電圧値は画像表示時の階調信号よりも大きい電圧値とする。
（２）放電期間
プリチャージ電圧を印加後、ゲート信号線１８をオフとし、トランジスタ１２のゲート端子とドレイン端子を短絡した状態にして放電動作を行う。
（３）読み取り期間
放電動作が進むとトランジスタ１２のゲート端子はある電位で安定するので、この時にＳＷ２をオンとしてその電位をＡＤＣ２２４にて読み取る。この安定した電位がＴＦＴのＶｔｈであり、この動作によりＶｔｈの読み取りが完了する。

次にＡＤＣ回路２２４の動作について説明する。図１２に、ソースドライバ回路２２０に含まれる４ｂｉｔのＡＤＣ２２４の回路の構成を示す。これは逐次比較型と呼ばれるＡＤＣの回路であり、サンプルホールド（Ｓ／Ｈ）回路２２６、比較器２２７、逐次比較レジスタ（ＳＡＲ：Ｓｕｃｃｅｓｓｉｖｅ Ａｐｐｒｏｘｉｍａｔｉｏｎ Ｒｅｇｉｓｔｅｒ）２２８、４ｂｉｔのＤＡＣ２２９から構成される。

図１３に、４ｂｉｔのＡＤＣ回路の動作を示す。図１３に示す通り、最初のステップとしてサンプルホールド（Ｓ／Ｈ）されたアナログ入力と基準電圧（Ｖｒｅｆ）の半分の電圧値のＤＡＣ出力（１／２Ｖｒｅｆ）とを比較器で比較を行い、この時アナログ信号の方が大きいことから、その結果をＳＡＲの出力＝１として保持する。次のステップでは、更に基準電圧の半分（１／４Ｖｒｅｆ）を加えたＤＡＣ出力（３／４Ｖｒｅｆ）とアナログ信号の比較を行い、その結果をＳＡＲに保持する。この時、アナログ入力は３／４Ｖｒｅｆよりも小さいのでＳＡＲ出力＝０を保持する。その次のステップでは、３／４Ｖｒｅｆから１／８Ｖｒｅｆを減じたＤＡＣ出力（５／８Ｖｒｅｆ）との比較を行い、その結果をＳＡＲに保持する。

この動作をＡＤＣ２２４のｂｉｔ数分だけ繰り返し、最終的なＳＡＲ出力がＡＤ変換結果となる。図１３は４ｂｉｔのＡＤＣであるので、最終的なＡＤ変換結果は１０１１となる。

この逐次比較型のＡＤＣ２２４は比較器２２７が１個というシンプルな回路構成であり、変換速度についても数十ｋＨｚ〜１ＭＨｚ程度で動作することから、多くの用途に使用されている。

上記の通り、ＡＤＣ２２４の変換特性が理想的ではない場合には、前項において読み取ったＶｔｈの値について正確さを欠くことになるため、ａ−Ｓｉ ＴＦＴの場合であれば経時変動を正確に補償できない、ＬＴＰＳ ＴＦＴの場合であれば画面内の均一性を精度よく補償できないことを意味している。（特許文献１、２参照）

ソースドライバ回路２２０に含まれるＡＤＣ２２４の入出力の変換特性は、理想的には最小値から最大値までが直線の関係となるものである。図１４に、ＡＤＣ２２４の理想的な変換特性を示す。前述した通り逐次比較型のＡＤＣ２２４は、Ｓ／Ｈ２２６、比較器２２７、逐次比較レジスタ２２８、及びＤＡＣ２２９で構成されていることから、比較器２２７の特性がアナログ入力電圧範囲の全てに渡って均一であることと、ＤＡＣ２２９の出力電圧が均等に基準電圧の１／２、１／４、１／８・・・となることが要求される回路である。

特開２００６−２８４７１６号公報 特開２００６−２８４９５９号公報

しかしながら、仮に比較器２２７の入力にオフセットを持つ場合や、ＤＡＣ２２９の出力電圧にずれが生じた場合には、ＡＤＣ２２４の変換特性についてもエラー（誤り）が生じるという課題があった。

ＡＤＣ２２４の変換特性が理想的な特性に対してエラーを生じている状態には主に３種類あり、その例を図１５、図１６、図１７に示す。図１５はオフセットのエラーが生じた状態であり、これは変換特性が理想特性から並行移動した状態を示す。図１６はゲインのエラーが生じた状態であり、これは変換特性の傾きが理想特性とは異なる状態を示す。図１７は線形性のエラーが生じた状態であり、これは変換特性が直線ではない状態を示す。

しかしながら、従来の方法でのプリチャージ電圧出力部２２５の目的は、画素回路内にあるトランジスタの固有値を取得することについてのみであり、ＡＤＣ２２４の変換特性を取得してＡＤＣ２２４の変換特性に依存するエラーを補償するという問題意識がなかった。

本発明は、このような課題に鑑みてなされたもので、その目的とするところは、ソースドライバ回路２２０に含まれるＡＤＣ２２４の変換特性にエラー（誤り）が生じた場合においても、画素回路１０内のトランジスタ１２〜１４の経時変動が精度よく補償されることにより、既存の構成に対して新たな装置を追加せずに、表示する画像にムラの少ない、高品質な画像を表示可能な表示装置の駆動方法を提供することにある。

すなわち、本発明は、ソースドライバ回路２２０内に含まれるプリチャージ電圧出力部２２５を用いてＡＤＣ２２４の変換特性を取得する手段を持ち、プリチャージ電圧出力部２２５の出力を直接ＡＤＣ２２４に入力し、ＡＤ変換することでＡＤＣ２２４の変換特性を取得する。そして、取得したＡＤＣ２２４の変換特性に基づき、取得した画素回路１０内のトランジスタの固有値を補正し、この補正された固有値を基に補正データを生成する。

このような目的を達成するために、請求項１に記載の発明は、マトリクス状に配置された電気光学素子を駆動するトランジスタを含む画素回路と、前記トランジスタの持つ固有値の読み出しを行う読み出し手段と、読み出した前記固有値に基づき、入力される画像信号に対して補正を行う補正手段とを備えた表示装置の駆動方法であって、前記補正手段が、前記読み出し手段に直接電圧を入力して前記読み出し手段の持つ入出力特性を取得する取得ステップと、前記補正手段が、前記取得ステップにより取得した前記読み出し手段の入出力特性の入力値と出力値を入れ替えた出入力特性に基づき、前記読み出し手段によって読み出された前記トランジスタの固有値を補正する第１の補正ステップとを有することを特徴とする。

請求項２に記載の発明は、請求項１に記載の表示装置の駆動方法において、前記補正手段が、前記第１の補正ステップで補正された前記トランジスタの固有値に基づき、前記画像信号を補正する第２の補正ステップをさらに有することを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載の表示装置の駆動方法において、前記読み出しは、同一の前記読み出し手段を用いて複数の前記トランジスタの固有値を読み出すことにより行うことを特徴とする。

請求項４に記載の発明は、請求項１乃至３のいずれかに記載の表示装置の駆動方法において、前記読み出し手段は、アナログ信号をデジタル信号に変換するＡＤ変換器であることを特徴とする。

請求項５に記載の発明は、請求項４に記載の表示装置の駆動方法において、前記表示装置は、前記トランジスタ及び前記読み出し手段にプリチャージ電圧を印加するプリチャージ電圧出力手段を含み、前記プリチャージ電圧出力手段の出力を前記ＡＤ変換器に入力することにより前記読み出し手段の持つ入出力特性を取得することを特徴とする。

本発明によれば、ソースドライバ回路２２０に含まれるＡＤＣ２２４の変換特性にエラー（誤り）が生じた場合においても、画素回路１０内のトランジスタ１２〜１４の経時変動が精度よく補償されることにより、既存の構成に対して新たな装置を追加せずに、表示する画像にムラの少ない、高品質な画像を表示できる表示装置の駆動方法が可能になる。

以下、図面を参照しながら本発明の実施形態について詳細に説明する。

（実施形態１）
図１に、本発明の一実施形態に係る表示装置のコントローラ２１０及びソースドライバ回路２２０を示す。コントローラ２１０は、表示装置に表示する画像信号の画像入力インターフェース２１１と、画像入力インターフェース２１１からソースドライバ回路２２０に出力する出力部２１２と、ソースドライバ回路２２０から入力されたデータを保持するメモリ２１３を備える。更にこれに加えて、そのメモリ２１３に保持されたデータから補正データを生成する補正データ生成手段２１４と、プリチャージ電圧出力部２２５を制御する制御信号入力を有するプリチャージ制御部２１５とを備える。

ソースドライバ回路２２０は、デジタル信号をアナログ信号に変換するデジタル・アナログ変換器（ＤＡＣ）２２３と、アナログ信号をデジタル信号に変換するアナログ・デジタル変換器（ＡＤＣ）２２４とを備える。また、シリアル信号をパラレル信号に変換するシリアル・デジタル変換器（ＳＰＣ）２２２と、パラレル信号をシリアル信号に変換するパラレル・シリアル変換器（ＰＳＣ）２２１も備える。更に、ＤＡＣ２２３の出力とソース信号線１６との接続を制御するＳＷ１と、ＡＤＣ２２４の入力とソース信号線１６との接続を制御するＳＷ２と、プリチャージ電圧出力部２２５とソース信号線１６との接続を制御するＳＷ３とを備えている。

次に、ソースドライバ回路２２０に含まれるＡＤＣ２２４の変換特性を取得する動作について説明する。図２に、本発明の実施形態１に係る表示装置における動作タイミングを示す。ＶＤＤを固定、ＳＷ１とゲート信号線１７，１８をオフ、ＳＷ３をオンとしてプリチャージ電圧をソース信号線１６に出力し、その後ＳＷ２をオンとしてプリチャージ電圧をＡＤＣ２２４に入力し、この時のＡＤ変換結果をメモリ２１３へ保持する。ここまでの動作で１回のＡＤＣ２２４の変換特性の取得が終了するので、次にプリチャージ電圧の出力値を変えて同じ動作を行い、この一連の動作を必要な回数だけ繰り返す。

図３に、本発明の実施形態１に係る表示装置において取得した、すなわち上記動作により取得したＡＤＣ２２４の変換特性の結果を示す。ここでは入力する画像信号の値を５回変更してＡＤＣ２２４の変換特性の取得を行い、その時の結果をプロットしたものである。さらに、その５回分のデータからデータの間を予測したグラフを重ねて表示している。このグラフから、取得したＡＤＣ２２４の変換特性が、理想的な変換特性に対してエラー（誤り）を含む変換特性であることが分かる。

次に、取得したＡＤＣ２２４の変換特性の結果から補正データを生成して補正を行うまでの説明を行う。前述までの動作により取得したＡＤＣ２２４の変換特性の結果に対して、グラフの入力と出力の関係を入れ替える操作を行う。図４に、この入力と出力を入れ替えた結果得られたグラフを示す。

前述した通り、図３で取得したＡＤＣ２２４の変換特性の結果は理想的な特性からエラーが生じている状態であるので、エラーの種類毎に補正の動作を示す。

（１）オフセットのエラーが生じている場合
この時の出力をＹ、入力をＸ、オフセットエラーをＡとして入出力の関係を式で表すと下記の式１となる。
Ｙ＝Ｘ＋Ａ ・・・式１
この式１の関係式を補正するためにはオフセットエラーＡの減算が必要となり、その補正式を表すと下記の式２となる。
Ｙ＝Ｘ−Ａ ・・・式２
このオフセットエラーＡは補正データ生成２１４によって求められ、その後画像入力インターフェース２１１において入力する画像信号に対して式２の演算を行い、演算した結果を出力部２１２に出力することにより、ＡＤＣ２２４の変換特性のオフセットエラーの補正が行われることになる。

尚、この時のオフセットエラーＡは、前述の取得したＡＤＣ２２４の変換特性の結果において入力がゼロ（零）の時の出力の値から求めることができる。ＡＤＣ２２４の理想の変換特性はあらかじめその入力がゼロの時の出力の値は自明（出力＝ゼロ）であることから、「取得した変換特性の入力がゼロの時の出力」をオフセットエラーＡとして求めることができる。

また式２は、前述の取得したＡＤＣ２２４の変換特性の結果の入力Ｘと出力Ｙとの入れ替えを行い、その入れ替えた後のＹについて導いた式と等価であることが分かる。

（２）ゲインのエラーが生じている場合
同様にこの時の出力をＹ、入力をＸ、ゲインエラーをＢとして入出力の関係を式で表すと下記の式３となる。
Ｙ＝Ｂ＊Ｘ ・・・式３
この式３の関係式を補正するためにはゲインエラーＢの除算が必要となり、その補正式を表すと下記の式４となる。
Ｙ＝（1／Ｂ）＊Ｘ ・・・式４
このゲインエラーＢは補正データ生成２１４によって求められ、その後画像入力インターフェース２１１において入力する画像信号に対して式４の演算を行い、演算した結果を出力部２１２に出力することにより、ＡＤＣ２２４の変換特性のゲインエラーの補正が行われることになる。

尚、この時のゲインエラーＢは、前述の取得したＡＤＣ２２４の変換特性の結果においてその出力の「最大−最小」の値から求めることができる。ＡＤＣ２２４の理想の変換特性はあらかじめその「最大−最小」の値は自明であることから、「取得した変換特性の最大−最小」／「理想特性の最大−最小」の比からゲインエラーＢを求めることができる。

また式４は、前述の取得したＡＤＣ２２４の変換特性の結果の入力Ｘと出力Ｙとの入れ替えを行い、その入れ替えた後のＹについて導いた式と等価であることが分かる。

（３）線形性のエラーが生じている場合
同様にこの時の出力をＹ、入力をＸ、線形性のエラーをＣとして入出力の関係を式で表すと下記の式５となる。
Ｙ＝Ｘ＾Ｃ ・・・式５
この式５の関係式を補正するためには線形性のエラーＣの指数演算が必要となり、その補正式を表すと下記の式６となる。
Ｙ＝Ｘ＾（1／Ｃ） ・・・式６
この線形性のエラーＣは補正データ生成２１４によって求められ、その後画像入力インターフェース２１１において入力する画像信号に対して式６の演算を行い、演算した結果を出力部２１２に出力することにより、ＡＤＣ２２４の変換特性の線形性のエラーの補正が行われることになる。

尚、この時の線形性のエラーＣは、前述の取得したＡＤＣ２２４の変換特性の結果においてその入出力を対数変換し、その対数変換後のグラフの傾きから求めることができる。ＡＤＣ２２４の理想の変換特性はその入出力の対数変換後のグラフの傾きは自明（傾き＝１）であることから、「取得した変換特性の対数変換後のグラフの傾き」を線形性のエラーＣとして求めることができる。

また式６は、前述の取得したＡＤＣ２２４の変換特性の結果の入力Ｘと出力Ｙとの入れ替えを行い、その入れ替えた後のＹについて導いた式と等価であることが分かる。

以上の（１）、（２）、（３）は前述の取得したＡＤＣ２２４の変換特性のエラーが生じている場合について種類毎に個別にエラーの補正を説明したものであるが、これらのエラーが同時に複数生じている場合についても同様の演算を行うことによりＡＤＣ２２４の変換特性の補正を行うことができる。

この図４のグラフを補正データとして用いることにより、入力する画像信号に対して補正を行う。すなわち、理想的な変換特性から乖離した分の値を画像信号に付加する。図５に、この補正データにより補正を行った値を用いて再度ＡＤＣ２２４の変換特性の取得を行った結果を示す。図５では、取得したＡＤＣ２２４の変換特性が理想的な変換特性と一致している。これはＡＤＣ２２４の変換特性がエラーの極めて少ない変換特性に補正されたことを意味する。

このように、上記の一連の動作をコントローラ２１０内において行うことにより、画素回路１０内のトランジスタの固有値に生じたＡＤＣ２２４の変換特性に依存するエラーを補正することができる。従って、この補正がなされたトランジスタの固有値に基づいて画像信号を補正することにより、表示する画像にムラの少ない、高品質な画像を表示装置に表示することができる。

本明細書では、５回分のデータから補正データを求めているが、回数についてはこれに限定するものではない。また、本明細書ではある１つのＡＤＣ２２４についての説明を行ったが、実際にはソースドライバ回路２２０に内蔵されている全てのＡＤＣ２２４について変換特性の取得を行い、取得した変換特性のデータから補正データを生成して補正を行うことになる。

尚、このＡＤＣ２２４の変換特性の取得は、表示装置で画像を表示する表示期間中ではなく、画像を表示する前までに取得しておく必要がある。すなわち、例えば、ソースドライバ回路２２０の製造時にＡＤＣ２２４の変換特性の取得を行っておき、出荷時にその補正データを付属して出荷してもよい。又は、コントローラ２１０内に不揮発性のメモリを用意しておき、その中に補正データを保持する構成としてもよい。

（実施形態２）
図６に、本発明の実施形態２に係る表示装置のソースドライバ回路２２０を示す。図１に示す実施形態１のソースドライバ回路２２０と類似した構成としているが、実施形態１に対してソースドライバ回路２２０に含まれるＡＤＣ２２４とプリチャージ電圧出力部２２５の数を減らした構成としている。

基本的に前述した実施形態１の動作と同じであるが、ＳＷ１〜ＳＷ２４のオン・オフ制御が異なる。ＡＤＣ２２４の変換特性の取得の際は、ＳＷ４〜ＳＷ２４を全てオフとし、ＳＷ１〜ＳＷ３についてのみ実施形態１と同じ動作を行うことでＡＤＣ２２４の変換特性を取得することができる。但し、従来のＶｔｈ読み取り動作を行う場合には、ＳＷ１〜ＳＷ３、ＳＷ４〜ＳＷ６、・・・ＳＷ２２〜ＳＷ２４と制御するＳＷの組み合わせを切り替えていき、それぞれの組み合わせにおいてソース信号線１６に繋がっている画素回路１０のトランジスタ１２のＶｔｈの読み取りを行うことになる。

上述の動作により取得したＡＤＣ２２４の変換特性の補正データの生成方法については、実施形態１と同じである。

ＡＤＣ２２４とプリチャージ電圧出力部２２５の数を減らすことでソースドライバ回路２２０に含まれるＰＳＣ２２１を省略することができ、必要な機能を維持したままソースドライバ回路２２０に含まれる回路の増加を最小限に抑えることができる。

図６では、ＤＡＣ２２３−１〜２２３−８につきＡＤＣ２２４とプリチャージ電圧出力部２２５を１個ずつとしているが、そのＤＡＣ２２３の数はその限りではなく、もっとＤＡＣ２２３に対するＡＤＣ２２４の割合を少なくしてもよいし、ＡＤＣ２２４とプリチャージ電圧出力部２２５の数についても同数に限らない。

本発明の実施形態１に係る表示装置の構成を示す図である。 本発明の実施形態１に係る表示装置の動作タイミングを示す図である。 本発明において取得したＡＤＣの変換特性を示す図である。 取得したＡＤＣの変換特性の入力と出力を入れ替えた補正データを示す図である。 本発明における補正後のＡＤＣの変換特性を示す図である。 本発明の実施形態２に係る表示装置の構成を示す図である。 従来のアクティブマトリクスの画素回路の構成を示す図である。 従来の表示装置の全体の構成を示す図である。 従来の表示装置のコントローラとソースドライバ回路の構成を示す図である。 画像表示時の動作タイミングを示す図である。 Ｖｔｈ読み取り時の動作タイミングを示す図である。 逐次比較型ＡＤＣ回路を示す図である。 ４ｂｉｔのＡＤＣ回路の動作を説明する図である。 ＡＤＣの理想的な変換特性を示す図である。 オフセットのエラーが生じたＡＤＣの変換特性を示す図である。 ゲインのエラーが生じたＡＤＣの変換特性を示す図である。 線形性のエラーが生じたＡＤＣの変換特性を示す図である。

符号の説明

１０ 画素回路
１１ 発光素子
１２〜１４ トランジスタ
１５ コンデンサ
１６ ソース信号線
１７、１８ ゲート信号線
２１０ コントローラ
２１１ 画像入力インターフェース
２１２ 出力部
２１３ メモリ
２１４ 補正データ生成手段
２１５ プリチャージ制御部
２２０ ソースドライバ回路
２２１ ＰＳＣ
２２２ ＳＰＣ
２２３、２２９ ＤＡＣ
２２４ ＡＤＣ
２２５ プリチャージ電圧出力部
２２６ Ｓ／Ｈ
２２７ 比較器
２２８ 逐次比較レジスタ

Claims (5)

1. マトリクス状に配置された電気光学素子を駆動するトランジスタを含む画素回路と、前記トランジスタの持つ固有値の読み出しを行う読み出し手段と、読み出した前記固有値に基づき、入力される画像信号に対して補正を行う補正手段とを備えた表示装置の駆動方法であって、
   前記補正手段が、前記読み出し手段に直接電圧を入力して前記読み出し手段の持つ入出力特性を取得する取得ステップと、
   前記補正手段が、前記取得ステップにより取得した前記読み出し手段の入出力特性の入力値と出力値を入れ替えた出入力特性に基づき、前記読み出し手段によって読み出された前記トランジスタの固有値を補正する第１の補正ステップと
   を有することを特徴とする表示装置の駆動方法。
2. 前記補正手段が、前記第１の補正ステップで補正された前記トランジスタの固有値に基づき、前記画像信号を補正する第２の補正ステップをさらに有することを特徴とする請求項１に記載の表示装置の駆動方法。
3. 前記読み出しは、同一の前記読み出し手段を用いて複数の前記トランジスタの固有値を読み出すことにより行うを特徴とする請求項１又は２に記載の表示装置の駆動方法。
4. 前記読み出し手段は、アナログ信号をデジタル信号に変換するＡＤ変換器であることを特徴とする請求項１乃至３のいずれかに記載の表示装置の駆動方法。
5. 前記表示装置は、前記トランジスタ及び前記読み出し手段にプリチャージ電圧を印加するプリチャージ電圧出力手段を含み、前記プリチャージ電圧出力手段の出力を前記ＡＤ変換器に入力することにより前記読み出し手段の持つ入出力特性を取得することを特徴とする請求項４に記載の表示装置の駆動方法。

Images