KR20040030989A - 매트릭스 디스플레이 디바이스 및 그 구동 방법 - Google Patents

매트릭스 디스플레이 디바이스 및 그 구동 방법 Download PDF

Info

Publication number
KR20040030989A
KR20040030989A KR10-2004-7002611A KR20047002611A KR20040030989A KR 20040030989 A KR20040030989 A KR 20040030989A KR 20047002611 A KR20047002611 A KR 20047002611A KR 20040030989 A KR20040030989 A KR 20040030989A
Authority
KR
South Korea
Prior art keywords
pixels
display device
drive signal
voltage
matrix display
Prior art date
Application number
KR10-2004-7002611A
Other languages
English (en)
Inventor
헥터제이슨알
칠드즈마크제이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority claimed from PCT/IB2002/003356 external-priority patent/WO2003019509A2/en
Publication of KR20040030989A publication Critical patent/KR20040030989A/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Abstract

본 발명의 매트릭스 디스플레이 디바이스는 반전 구동 방식을 사용하여 구동 신호 전압에 응답하여 디스플레이 출력을 생성하는 픽셀들의 어레이를 포함한다. 반대되는 극성을 갖는 각각의 구동 신호 전압으로 이전에 어드레스된 두 개의 픽셀들(31)을 함께 병렬로 접속하여 이 픽셀들 내에 존재하는 DC 오프셋으로 인하여 이 두 개의 픽셀 상에 저장된 전하의 차이에 의해서 생성된 잔여 전압을 측정함으로써 특히 플리커와 같은 디스플레이 아티팩트가 보정된다. 상기 측정된 전압을 제로가 되도록 감소시켜서 그 픽셀 내의 DC 오프셋에 의해서 생성된 디스플레이 아티팩트를 감소시키도록 상기 측정된 전압은 그 픽셀들을 위한 이후의 구동 신호 전압을 수정하는 데 사용된다. 본 발명은 특히 투과형 액정 디스플레이 디바이스에서 사용된다.

Description

매트릭스 디스플레이 디바이스 및 그 구동 방법{MATRIX DISPLAY DEVICE}
수동 매트릭스 타입 및 능동 매트릭스 타입을 갖는 액정 매트릭스 디스플레이 디바이스는 잘 알려져 있다. 이러한 디바이스는 통상적으로 모니터, 랩탑 컴퓨터, TV 등에서 사용된다. AMLCD의 통상적인 실례 및 이의 동작 방법은 본 명세서에 참조로서 인용되는 US-5130829에 개시되어 있다. 간략하게 말하자면, 이러한 디스플레이 디바이스는 행 및 열로 구성된 픽셀들의 어레이를 포함하며 각 픽셀은 전기 광학 셀 및 박막 트랜지스터(TFT)의 형태인 관련 스위칭 디바이스를 포함한다. 픽셀은 행 및 열 어드레스 도전체들의 세트들에 접속되며 각 픽셀은 각 세트의 각각의 도전체 간의 교차점에 인접하게 위치하며, 소정 행을 선택하기 위해서해당 행 도전체들 각각에 순서대로 선택 (스캐닝) 신호가 인가되면서 픽셀들이 어드레스되며 상기 행 선택 신호와 동기적으로 데이터 (비디오 정보) 신호가 열 어드레스 도전체를 통해서 상기 선택된 행의 픽셀에 제공되며 해당 행의 개별 픽셀들의 디스플레이 출력을 결정한다. 데이터 신호들은 열 어드레스 도전체에 접속된 열 어드레스 회로에서 입력 비디오 신호를 적절하게 샘플링함으로써 구동된다. 픽셀들의 각 행은 각각의 행 어드레스 주기로 어드레스되며 이로써 하나의 필드(프레임) 주기에 전체 어레이로부터의 디스플레이를 구축하며 픽셀들의 어레이가 이러한 방식으로 연속적인 필드에 반복적으로 어드레스된다. 픽셀 내에서 발생하는 손실로 인해서 비디오 정보로 픽셀들을 규칙적으로 리프레시할 필요가 있다. AMLCD의 경우, 액정 셀에 인가된 데이터 신호 전압의 극성은 LC 물질의 품질 저하를 방지하기 위해서 주기적으로 반전될 필요가 있다. 이러한 반전은 가령 각 필드 이후에 수행되거나(이른바 필드 반전), 각 행이 어드레스된 후에 수행된다(이른바 라인 또는 행 반전). 그럼에도 불구하고, 다른 원인들로 인해서 기생 DC 오프셋이 액정 물질 층을 가로질러 생성될 수 있다. 가령, AMLCD 분야에서 Kickback으로 알려진 현상이 셀들을 가로질러 생성된 DC 오프셋의 원인이다.
DC 오프셋은 연속적인 프레임 시간에 반대되는 극성에 대해서 픽셀의 구동에 상이하게 영향을 준다. (소정의 데이터 (비디오 정보) 신호에 대해) 연속적인 프레임 주기에서 픽셀 양단의 절대 전압이 상이하다면, 이는 디스플레이 이미지에서 분명하게 볼 수 있는 플리커(flicker)를 사용된 프레임 주파수(일반적으로 50 또는 60 Hz)의 1/2 주파수에서 발생시킨다.
도 1은 셀 양단 전압 V에 대한 픽셀의 액정 셀 투과율 T를 도시한다. 투과율은 크기는 같지만 극성이 다른 전압에 대해서 실질적으로 동일하며 수직축을 중심으로 이 그래프는 대칭적이다. 예시적인 DC 오프셋 Y가 이 플롯에서 도시된다. 열 어드레스 도전체를 통해서 셀에 인가된 구동 전압 D가 오프셋이 된다. 반전 구동의 포지티브 부분의 경우, 셀 양단의 전압은 Y + D이다. 반전 구동의 네거티브 부분의 경우, 셀 양단의 전압은 Y - D이다. 소정의 D 값을 갖는 구동의 서로 반대되는 극성에 대해서 도달된 투과율은 서로 다르며 X % 만큼 변한다. 그러므로, D 크기의 정상 구동 데이터 신호의 경우, 셀 투과율은 두 프레임 주기에 걸쳐서 X % 만큼 변할 것이다. 이는 프레임 주파수의 1/2에서 플리커를 유발한다.
이러한 방식으로 발생된 플리커를 감소시키기 위해서, 셀 양단에 인가된 전압을 조절하는 방식이 잘 알려져 있다. 가령, 이는 연속적인 프레임 동안 공통 전극 상의 전압을 조절함으로써 수행된다. 공통 전극은 사전결정된 구동 방식에 의해서 구동된다. 가령, 공통 전극 전압은 구형파로 변조된다. DC 오프셋을 보정하기 위해서, 이 구동 방식 파형의 평균 DC는 피크 대 피크 AC 전압을 변경시키지 않으면서 조절된다. 공통 전극은 통상적으로 모든 픽셀에 대해 공통되는 투명한 전극이다.
요구된 공통 전극 전압 레벨을 설정하는 통상적인 기술은 디바이스 제조 시에 수동으로 조절하는 방법이다. 이는 시간 및 비용이 많이 든다.
본 명세서에서 참조로서 인용되는 WO 99/57706은 반대되는 극성으로 구동된 더미 픽셀(dummy pixel)들 양단의 전압 차가 측정되는 플리커 센서를 개시한다.이 더미 픽셀들은 이미지 생성 디스플레이를 형성하는 픽셀들과 동일한 환경을 갖는다. 해당 전압 차는 mV의 크기이다. 액정 셀 양단의 임의의 누설은 공통 전극 구동 방식 파형을 교란시킨다. 그러므로, 상기 전압 차를 측정하기는 매우 어렵다.
발명의 개요
본 발명의 목적은 개선된 상술된 타입의 매트릭스 디스플레이 디바이스를 제공하는 것이다. 본 발명의 다른 목적은 상술된 단점들이 적어도 부분적으로 제거되는 매트릭스 디스플레이 디바이스를 제공하는 것이다.
본 발명의 일 측면에 따라, 구동 신호 전압의 극성을 주기적으로 반전시키면서 어드레스 주기 동안 구동 회로 수단이 인가한 구동 신호 전압에 응답하여 디스플레이 출력을 생성하는 픽셀들의 어레이와, 구동 신호를 수정하여 디스플레이 아티팩트(display artifact)를 보정하는 보정 수단을 포함하는 매트릭스 디스플레이 디바이스가 제공되는데, 여기서 상기 보정 수단은 관련 어드레스 주기 동안 반대되는 극성을 갖는 각각의 구동 신호로 상기 구동 회로 수단에 의해서 어드레스되도록 구성된 두 개의 픽셀을 포함하며 상기 보정 수단은 상기 관련 어드레스 주기 후의 측정 주기 동안 상기 두 개의 픽셀을 함께 병렬로 접속시켜서 상기 접속된 두 개의 픽셀 상의 전압을 측정하며, 상기 보정 수단은 상기 측정된 전압에 따라서 상기 픽셀들에 대한 상기 구동 신호 전압을 수정한다.
본 발명을 통해서 플리커 효과가 감소된다. 상기 접속된 픽셀들은 이 픽셀들 내에 DC 오프셋이 존재하면 비제로 전압(a non-zero voltage)을 생성한다. 이 전압이 측정되고 구동 신호가 이에 따라 수정되며 이로써 이후의 프레임 주기 동안 측정된 전압은 제로를 향해서 감소된다. 그러므로, DC 오프셋이 보정되고 플리커가 감소된다.
바람직한 실시예에서, 어레이 내의 각 픽셀은 행 도전체와 열 도전체의 교차하는 세트들의 교차점에서 형성되며 구동 신호 전압이 인가되는 두 개의 대향하는 전극 사이에 개재된 전기 광학 디스플레이 셀을 포함한다. 보정 수단은 측정 주기 동안 상기 접속된 픽셀들의 대향하는 전극 양단의 전위 차를 측정하여 상기 차에 따라서 상기 구동 신호 전압을 조절하여 상기 전위 차가 제로를 향하도록 상기 전위 차를 최소화시키는 측정 수단을 더 포함한다.
본 발명의 다른 측면에 따라서, 픽셀들의 어레이와, 구동 신호 전압의 극성을 주기적으로 반전시키면서 어드레스 주기 동안 상기 구동 신호 전압으로 상기 픽셀들을 어드레스하는 구동 회로 수단과, 상기 구동 신호 전압을 수정하는 보정 수단을 포함하는 매트릭스 디스플레이 디바이스를 구동하는 방법이 제공되는데, 이 방법은 관련 어드레스 주기 동안 반대되는 극성을 갖는 각각의 구동 신호 전압으로 두 개의 픽셀을 어드레스하는 단계와, 상기 관련 어드레스 주기 후의 측정 주기 동안 상기 두 개의 픽셀을 함께 병렬로 접속시키는 단계와, 상기 접속된 두 개의 픽셀 상의 전압을 측정하는 단계와, 상기 측정된 전압에 따라서 상기 픽셀들에 대한 상기 구동 신호 전압을 수정하는 단계를 포함한다.
본 발명의 다른 특징 및 장점은 첨부 도면을 참조하여 예시적으로 설명되는다음의 상세한 설명 부분에서 분명해질 것이다.
도면들은 개략적이며 실제 축적대로 도시되지 않는다. 특히, 소정 부분의 크기는 확대된 반면 다른 부분의 크기는 축소되었다. 동일한 참조 부호는 동일한 구성 요소를 가르킨다.
본 발명은 디스플레이 픽셀을 구동하기 위해서 구동 회로 수단에 의해 구동 신호가 인가되는 어드레스 도전체들의 세트들에 접속된 전기 광학 디스플레이 픽셀의 어레이를 포함하는 매트릭스 디스플레이 디바이스에 관한 것이다. 본 발명은 여기에만 한정되는 것은 아니지만 특히 액정 매트릭스 디스플레이 디바이스 및 보다 구체적으로는 능동 매트릭스 액정 디스플레이(AMLCD) 디바이스에 관한 것이다.
도 1은 알려진 매트릭스 액정 디스플레이 디바이스에서 통상적인 액정 셀에 대한 투과율 대 전압(T-V) 관계를 도시한 그래프,
도 2는 본 발명에 따른 디스플레이 디바이스의 실시예의 일부의 회로를 개략적으로 도시한 도면,
도 3은 프레임 주기 동안 도 2의 회로에 인가된 신호 파형의 실례들의 도면,
도 4는 본 발명에 따른 플리커 보정이 없는 시간에 대한 통상적인 액정 셀 양단 전압의 플롯도,
도 5는 본 발명에 따른 플러커 보정이 있는 시간에 대한 통상적인 액정 셀 양단 전압의 플롯도,
도 6은 본 발명에 따른 디스플레이 디바이스의 실시예의 개략도,
도 7는 본 발명의 일 측면에 따른 바람직한 픽셀 레이아웃을 갖는 디스플레이 디바이스의 개략도.
본 발명의 제 1 실시예는 도 2 및 도 3을 참조하여 설명될 것이다 도 2는 본 발명의 제 1 실시예에 따른 AMLCD 디바이스를 포함하는 디스플레이 디바이스의 일부의 회로도이다. 이 디바이스는 투과형 타입 디바이스이며 따라서 용어 "투과율"이 LC 셀에 대해서 본 명세서에 사용된다. 도 3은 이 회로의 동작 시에 인가된 다양한 신호 파형을 도시한다. 두 개의 더미 픽셀(31)이 도시된다. 각 더미 픽셀(31)은 디스플레이 픽셀들의 디바이스 어레이 내의 디스플레이 픽셀과 등가적이며 각각의 행 (선택) 도전체(32)에 접속된 게이트와 각각의 열 (데이터) 도전체(33) 및 픽셀 전극(35)에 각기 접속되면서 디스플레이 픽셀과 동일한 타입의 구동 신호(선택 신호 및 데이터 신호)로 구동되는 소스 전극과 게이트 전극을 갖는 TFT(37)의 형태의 스위칭 요소를 포함한다. 이 더미 픽셀들은 디스플레이 구역의 에지에 인접하여 위치하며 디스플레이 픽셀의 이미지 생성 어레이의 일부를 형성하지 않는다. 행 구동 회로로부터의 구동 (선택) 신호는 행 도전체(32)에 전기적으로 접속된 게이트 전극과 열 도전체(33)에 전기적으로 접속된 소스 전극을 갖는 TFT(37)를 턴 온(turn on)함으로써 픽셀들을 선택한다. 각 더미 픽셀(31)에 대해서, 열 도전체(33)에 존재하는 신호는 트랜지스터(37)의 드레인 전극에 접속되면서 액정 셀(34)의 제 1 측면을 형성하는 픽셀 전극(35)으로 TFT(37)를 통해서 전달된다. 이 셀들의 반대 전극들은 공통 전극(36)의 각각의 부분을 형성한다. 이로써, 각 액정 셀은 도면에서 도시된 바와 같이 평행판 캐패시터와 같이 동작한다. 저장 캐패시터(38)는 통상적인 경우에서와 같이 각 액정 셀과 병렬로 접속된다.
더미 픽셀(31)은 바람직하게는 디스플레이 어레이 내이 픽셀과 구성상 동일하며 동일한 환경을 갖는다. 그러므로, 이 더미 픽셀들은 디스플레이되는 이미지에 플리커를 유발할 수 있는 동일한 DC 오프셋을 경험한다.
이 두 더미 픽셀(31)은 행 어드레스 주기에 대응하는 어드레스 주기 tA동안 동일한 전압 크기를 가지지만 반대되는 극성을 갖는 기준 데이터 신호로 어드레스된다. 이 어드레스 주기 후에 그리고 이 프레임 주기의 나머지 기간 동안 그 픽셀 캐패시턴스 상에 저장된 전압이 근소하게 변할 것이다.
도 4는 새로운 프레임 주기 동안 통상적인 타입의 AMLCD의 경우에 저장된 픽셀 전압의 변화 특성을 도시한다. 이 플롯은 주기적으로 반전된 구동 전압이 상술된 전기 비대칭성에 의해서 오프셋되는 셀 양단의 전압을 도시한다. 그러므로, 플리커를 보정하기 위해서 취해진 어떤 측정치도 바람직하게는 프레임 주기 tF의 끝부분에서 취해진다. 셀 양단의 전압이 축폐(evolution)될 뿐만 아니라, 셀의 캐패시턴스도 시간과 전압과 함께 변한다. 그러므로, DC 오프셋으로 인해서, 캐패시터의 하나의 플레이트 상에 저장된 전하는 반전 싸이클의 포지티브 부분과 네거티브 부분에 대해서 동일한 크기가 되지 않을 것이다. 이러한 특성은 더미 픽셀들의 두 개의 픽셀 전극 상에 저장된 전하의 차이를 측정함으로써 플리커 센서를 제공하는 데 사용된다.
도 2의 디바이스에서, 초기 프레임 주기에서는 픽셀 전압에 대해서 동일한 변화가 나타나지만 이후에는 분명하게 그 효과가 상이해진다.
도 2에서, 프레임 주기 tF의 끝부분을 향하여 갈 때 바람직하게는 이중 폴(double-pole)형인 스위치(39)는 프레임 주기 tF의 끝부분에 가까운 상대적으로 짧은 주기를 포함하는 측정 주기 tM동안 폐쇄된다. 이는 반대 전하 극성을 갖는 더미 픽셀(31)의 픽셀 전극(35)들을 함께 단락시킨다(short). 프레임 주기의 끝부분에서 저장된 전하의 차이로 인해서 이러한 단락 현상이 측정 주기 tM동안 발생할 때 더미 픽셀의 픽셀 전극에서 비제로 전압이 생성된다. 스위치(39)는 바람직하게는 더미 픽셀(31)의 캐패시턴스와 같이 오프 상태에서 낮은 누설 상태가 되어 저장된 전하는 상대적으로 낮아진다. 스위치(39)의 출력은 비교기(40)의 한 입력에 접속된다. 공통 전극(36)의 전압 공급 라인은 비교기(40)의 제 2 입력에 접속된다. 그러므로, 비교기(40)는 접속된 픽셀들의 대향하는 전극(35,36) 양단의 전위 차를 측정하도록 구성된다. 비교기로의 입력 전압은 측정 주기 tM이후에 더미 픽셀들 상에 저장된 전하와 유사하다. 이 비교기는 바람직하게는 매우 높은 임피던스 및 매우 높은 이득을 갖는다. 비교기(40)로부터의 출력은 가령 플립 플롭과 같은 래치 회로(41)의 제 1 입력에 접속된다. (도 3에 도시된 상대적 타이밍을 갖는) 타이밍 펄스 tT가 입력(45)으로부터 래치 회로(41)의 제 2 입력으로 인가된다. 래치 회로(41)의 출력은 카운터(42)의 제 1 입력에 접속된다. 타이밍 펄스 tT가 자신의 입력에 인가되는 반전기(46)는 카운터(42)의 제 2 입력에 접속된 출력을 갖는다. 카운터(42)는 래치 회로(41)에 의해서 전달된 신호의 극성에 따라서디지털 대 아날로그 변환기(DAC)(43) 상의 값을 1 값씩 단계별로 올리거나 내린다. 이어서, DAC(43)는 다음 프레임 주기 동안 버퍼(44)를 통해서 공통 전극(36) 상의 전압을 조절하는데 이로써 비교기(40)에 의해서 측정된 전위 차가 제로를 향하도록 최소화된다.
제 1 실시예의 플리커 센서는 두 개 이상의 더미 픽셀을 포함할 수 있다. 가령, 픽셀들의 두 개의 동일한 행들은 반대되는 극성을 갖는 동일한 크기의 전압으로 충전될 수 있다. 이러한 구성의 이점은 비교기(40)에 의해서 보다 감지되기 쉬운 픽셀 전극(35)의 증가된 구역으로 인해서 보다 큰 잔여 전하가 생성될 것이며 이로써 플리커 보정 시에 보다 큰 정확도를 가질 수 있다. 가령 각 행들이 함께 접속된 픽셀들을 갖는 행들의 쌍을 사용하는 것과 같이 두 개 이상의 더미 픽셀을 사용하는 거의 다른 이점은 부족한 픽셀로 인해서 발생하는 어떠한 부정확도도 그 행 내의 나머지 픽셀에 걸쳐서는 결국 평균화되어 버린다는 점이다.
또한, 더미 픽셀(31)의 크기가 증가되어 각 픽셀의 캐패시턴스를 증가시킬 수 있다. 다시 한번, 이는 비교기(40)에 의해서 감지된 잔여 전압을 증가시킬 것이며 이로써 보정의 정확도를 증가시킨다.
상술된 실시예들이 투과형 타입의 디스플레이에 관한 것이지만, 본 발명은 반사형 타입의 AMLCD에도 적용될 수 있다. 이러한 반사형 타입의 디스플레이에서, 반사성 전극은 통상적으로 투과성 전극과 다른 물질로 구성된다. 이로써 병렬 접속된 저장 캐패시터(38) 양단에는 존재하지 않는 액정 셀 양단의 고유한 DC 오프셋을 생성한다. 그러므로, 도 2의 실시예에 도시된 저장 캐패시터(38) 대신에 기존의 액정 셀(34)과 병렬로 접속된 추가적인 액정 셀이 필요하게 된다.
도 5에서, 도 2를 참조하여 서술된 바와 같이 플리커 보정 회로는 셀 양단 전압 V이 구동 전압 D를 향하도록 몇 프레임에 걸쳐서 공통 전극 전압을 조절한다. 소수의 측정치들은 도 5에 도시된 바와 같이 소수의 프레임 주기 tF에 걸쳐서 충분하다. 다른 실시예에서, 가령 매트릭스 디스플레이 디바이스를 스위칭 온할 때에 측정 및 보정이 한번 수행되거나 주기적으로 수행된다.
본 발명에 따른 디스플레이 디바이스의 바람직한 실시예는 도 6에서 개략적으로 도시된다. 디스플레이 디바이스(60)는 디스플레이 구역을 형성하는 디스플레이 픽셀들의 어레이를 포함하는 디스플레이 패널(61)을 포함하는 AMLCD이다. 각 픽셀은 통상적인 AMLCD 디바이스에서처럼 해당 행 도전체 및 해당 열 도전체(32,33)에 의해서 어드레스된다. 행 구동기 회로(51) 및 열 구동기 회로(52)는 패널의 각각의 에지에 인접하여 위치한다. 선택된 픽셀들의 행은 관련 열 도전체(33)를 통해서 열 구동기 회로(52)로부터의 데이터 신호로 순서대로 어드레스된다.
더미 픽셀(31)은 디스플레이 패널(61)의 다른 에지에 인접하여 위치한다. 이 더미 픽셀들은 디스플레이 픽셀 어레이 내의 픽셀과 동일한 방식으로 행 도전체 및 열 도전체에 의해서 어드레스된다. 이 더미 픽셀들은 상술된 바와 같이 반대되는 극성을 갖는 데이터 신호들로 충전된다. 접속부(62)는 도 2에 도시된 바와 같이 각각의 픽셀 전극(35)과 플리커 보정 회로 간에서 구성된다.
이 회로는 구동기 집적 회로로부터 떨어져 있거나 구동기 집적 회로 내부에 내장된다. 도 6에 도시된 바람직한 실시예에서, 가령 폴리실리콘 기술을 사용하여, 패널(61)은 타이밍 및 제어 회로(63)를 포함하며 이 회로에 비디오 신호가 인가되며 이 회로는 데이터 신호를 열 구동기 회로에 제공하며 타이밍 신호를 행 구동기 회로에 제공하고 전압 신호를 공통 전극에 제공한다. 제어 회로(63)는 플리커 보정 회로를 포함하며 더미 픽셀로부터의 전압은 이 회로에 제공된다.
더미 픽셀들은 바람직하게는 중간 범위 그레이 스케일(a mid-range grey scale)에 대응하는 데이터 신호로 어드레스된다. 이는 플리커 효과를 증진시키며 이로써 그의 검출을 용이하게 한다.
도 7에서, 가령 동일한 행 내에 존재하며 보정 회로 내에서 사용되기 위해서 동일한 극성으로 충전되는 더미 픽셀(31)들은 각 더미 픽셀(31)에 대해서 수정된 형상의 픽셀 전극(35)을 사용함으로써 함께 접속될 수 있다. 탭(71)이 사용되어 인접하는 픽셀 전극(35)들을 함께 접속시킨다. 각각의 증가된 픽셀 전극 구역을 보상하기 위해서, 추가된 탭(71)과 동일한 구역을 갖는 탭(72)은 각 픽셀 전극(35)의 구역 가령 코너(corner)로부터 제거된다. 이로써, 더미 픽셀들의 캐패시턴스는 디스플레이 픽셀의 캐패시턴스와 동일하게 된다.
더미 픽셀(31)이 보정 회로 내에서 사용되는 것이 바람직하지만, 이러한 기능을 위해서 디스플레이 구역의 일부를 형성하는 픽셀들이 사용될 수도 있다.
본 발명의 다른 실시예는 도 2를 참조하여 서술된 실시예에서 사용된 디지털 카운터 시스템과 대비하여 아날로그 시스템을 포함한다. 이러한 실시예에서, 더미 픽셀들은 이전에서와 같이 함께 단락된다. 그러나, 최종 생성된 신호는 적분기로 전달된다. 이 적분기는 프레임 주기 tF의 시상수의 몇 배가 되는 시상수를 갖도록 선택된다. 이 적분기의 출력은 이어서 아날로그 영역 또는 디지털 영역에서 처리될 수 있으며 이 처리 결과는 이전에 상술된 바와 동일한 방식으로 공통 전극(36)을 조절하는 데 사용된다.
본 발명이 특히 AMLCD와 관련하여 기술되었지만, 본 발명은 DC 오프셋 전압의 효과를 상쇄시키기 위해서 수동 타입 LCD 및 용량성 타입의 전기 광학 디스플레이 픽셀들의 어레이를 갖는 다른 타입의 매트릭스 디스플레이 디바이스에서도 적용될 수 있다.
지금까지 서술된 디바이스를 요약하면, 매트릭스 디스플레이 디바이스는 반전 구동 방식을 사용하여 구동 신호 전압에 응답하여 디스플레이 출력을 생성하는 픽셀들의 어레이를 포함한다. 특히 플리커와 같은 디스플레이 아티팩트가 반대되는 극성을 갖는 각각의 구동 신호 전압으로 이전에 어드레스된 두 개의 픽셀들을 함께 병렬로 접속하여 이 픽셀들 내에 존재하는 DC 오프셋으로 인하여 이 두 개의 픽셀 상에 저장된 전하의 차이에 의해서 생성된 잔여 전압을 측정함으로써 보정된다. 상기 측정된 전압을 제로를 향해서 감소시켜서 그 픽셀 내의 DC 오프셋에 의해서 생성된 디스플레이 아티팩트를 감소시키도록 상기 측정된 전압은 그 픽셀들을 위한 이후의 구동 신호 전압을 수정하는 데 사용된다. 본 발명은 특히 투과형 타입의 액정 디스플레이 디바이스에서 사용된다.
본 발명의 개시 내용으로부터, 본 기술 분야의 당업자에게는 수 많은 다른 변경 및 수정이 가능하다. 이러한 변경 및 수정은 본 기술 분야에서 이미 알려졌으며 이미 본 명세서에서 개시된 특징부 대신에 또는 추가하여 사용될 수 있는 다른 특징부를 포함할 수 있다.

Claims (12)

  1. 매트릭스 디스플레이 디바이스에 있어서,
    구동 신호 전압의 극성을 주기적으로 반전시키면서 어드레스 주기 동안 구동 회로 수단이 인가한 상기 구동 신호 전압에 응답하여 디스플레이 출력을 생성하는 픽셀들의 어레이와,
    상기 구동 신호 전압을 수정하여 디스플레이 아티팩트(display artifact)를 보정하는 보정 수단을 포함하되,
    상기 보정 수단은 관련된 어드레스 주기 동안 반대되는 극성을 갖는 각각의 구동 신호로 상기 구동 회로 수단에 의해서 어드레스되도록 구성된 두 개의 픽셀을 포함하며,
    상기 보정 수단은 상기 관련된 어드레스 주기 후의 측정 주기 동안 상기 두 개의 픽셀을 함께 병렬로 접속시켜서 상기 접속된 두 개의 픽셀 상의 전압을 측정하고,
    상기 보정 수단은 상기 측정된 전압에 따라서 상기 픽셀들을 위한 상기 구동 신호 전압을 수정하는
    매트릭스 디스플레이 디바이스.
  2. 제 1 항에 있어서,
    상기 보정 수단은 상기 측정 주기 동안 상기 두 개의 픽셀을 함께 병렬로 접속시키도록 동작가능한 스위치 수단을 더 포함하는
    매트릭스 디스플레이 디바이스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 어레이 내의 각 픽셀은 행 도전체와 열 도전체의 교차하는 세트들의 교차점에서 형성되며 상기 구동 신호 전압들이 인가되는 두 개의 대향하는 전극들 간에 개재된 전기 광학 디스플레이 셀을 포함하는
    매트릭스 디스플레이 디바이스.
  4. 제 3 항에 있어서,
    픽셀의 상기 전극들 중 하나는 상기 어레이 내의 모든 픽셀들에 대해서 공통적이며,
    상기 보정 수단은 상기 수정된 구동 신호 전압을 상기 공통 전극에 인가하는
    매트릭스 디스플레이 디바이스.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 보정 수단은 상기 측정 주기 동안 상기 접속된 픽셀들의 서로 대향하는 전극들의 양단 전위차를 측정하여 상기 전위차에 응답하여 상기 전위차가 최소화되도록 상기 구동 신호 전압을 조절하는 측정 수단을 더 포함하는
    매트릭스 디스플레이 디바이스.
  6. 제 5 항에 있어서,
    상기 보정 수단은 상기 측정 수단의 출력에 접속된 디지털 카운터 회로를 더 포함하며,
    상기 구동 신호 전압을 조절하는 타이밍 신호가 상기 측정 수단의 상기 출력에 응답하여 상기 타이밍 신호에 의해서 결정된 간격으로 상기 디지털 카운터 회로에 인가되는
    매트릭스 디스플레이 디바이스.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 두 개의 픽셀 각각은 상기 디스플레이 셀과 병렬로 접속된 저장 캐패시턴스를 포함하는
    매트릭스 디스플레이 디바이스.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 디스플레이 디바이스는 투과 타입의 액정 디스플레이 디바이스인
    매트릭스 디스플레이 디바이스.
  9. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 두 개의 픽셀 각각은 상기 디스플레이 셀과 병렬로 접속된 다른 전기 광학 디스플레이 셀을 더 포함하는
    매트릭스 디스플레이 디바이스.
  10. 제 1 항 내지 제 6 항 중 어느 한 항 또는 제 9 항에 있어서,
    상기 디스플레이 디바이스는 반사 타입의 액정 디스플레이 디바이스인
    매트릭스 디스플레이 디바이스.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 두 개의 픽셀은 상기 어레이의 에지에 위치한 더미 픽셀(dummy pixel)을 포함하는
    매트릭스 디스플레이 디바이스.
  12. 픽셀들의 어레이와, 구동 신호 전압의 극성을 주기적으로 반전시키면서 어드레스 주기 동안 상기 구동 신호 전압으로 상기 픽셀들을 어드레스하는 구동 회로 수단과, 상기 구동 신호 전압을 수정하는 보정 수단을 포함하는 매트릭스 디스플레이 디바이스를 구동하는 방법에 있어서,
    관련된 어드레스 주기 동안 반대되는 극성을 갖는 각각의 구동 신호 전압으로 두 개의 픽셀을 어드레스하는 단계와,
    상기 관련된 어드레스 주기 후의 측정 주기 동안 상기 두 개의 픽셀을 함께 병렬로 접속시키는 단계와,
    상기 접속된 두 개의 픽셀 상의 전압을 측정하는 단계와,
    상기 측정된 전압에 따라서 상기 픽셀들을 위한 상기 구동 신호 전압을 수정하는 단계를 포함하는
    매트릭스 디스플레이 디바이스 구동 방법.
KR10-2004-7002611A 2001-08-24 2002-08-19 매트릭스 디스플레이 디바이스 및 그 구동 방법 KR20040030989A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GBGB0120542.6A GB0120542D0 (en) 2001-08-24 2001-08-24 Matrix display device
GB0120542.6 2001-08-24
GBGB0130807.1A GB0130807D0 (en) 2001-08-24 2001-12-22 Matrix display device
GB0130807.1 2001-12-22
PCT/IB2002/003356 WO2003019509A2 (en) 2001-08-24 2002-08-19 Matrix display device with crosstalk reduction

Publications (1)

Publication Number Publication Date
KR20040030989A true KR20040030989A (ko) 2004-04-09

Family

ID=9920893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7002611A KR20040030989A (ko) 2001-08-24 2002-08-19 매트릭스 디스플레이 디바이스 및 그 구동 방법

Country Status (2)

Country Link
KR (1) KR20040030989A (ko)
GB (2) GB0120542D0 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413776B1 (ko) * 2007-08-31 2014-06-30 재팬 디스프레이 웨스트 인코포레이트 표시 장치 및 표시 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413776B1 (ko) * 2007-08-31 2014-06-30 재팬 디스프레이 웨스트 인코포레이트 표시 장치 및 표시 방법

Also Published As

Publication number Publication date
GB0120542D0 (en) 2001-10-17
GB0130807D0 (en) 2002-02-06

Similar Documents

Publication Publication Date Title
KR100347558B1 (ko) 액정표시장치 및 그 구동방법
US8089435B2 (en) Liquid crystal display and display panel thereof
US6600465B1 (en) Driver circuit for active matrix display
US20060066553A1 (en) Active matrix display device with dc voltage compensation based on measurements on a plurality of measurement pixels outside the display area
US20130293526A1 (en) Display device and method of operating the same
US8643578B2 (en) Method of driving a display panel and display apparatus having the display panel
KR20030018034A (ko) 소스 드라이버, 소스선 구동회로 및 이를 이용한액정표시장치
US6864883B2 (en) Display device
JPH07253765A (ja) 液晶アクティブマトリクス表示装置
JP2003114659A (ja) 液晶駆動装置
US6911966B2 (en) Matrix display device
KR19980701603A (ko) 액티브 매트릭스 표시 장치(Active matrix display device)
JP2002062518A (ja) 液晶表示装置およびその駆動方法
KR100690513B1 (ko) 액정 표시 장치
US6344842B1 (en) Liquid crystal display device and a driving method therefor
KR20040030989A (ko) 매트릭스 디스플레이 디바이스 및 그 구동 방법
JP3361265B2 (ja) 表示装置
US6300925B1 (en) Display device
KR100309924B1 (ko) 액정표시장치및액정표시장치의구동방법
KR20040048623A (ko) 액정 표시 장치 및 그 구동 방법
KR101012797B1 (ko) 액정 표시 장치
KR100928485B1 (ko) 액정표시장치
JPH0916130A (ja) アクティブマトリクス液晶表示装置
JPH11281956A (ja) 平面表示装置及びその駆動方法
JP2001083945A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee