JP4878222B2 - 半導体記憶装置および電子機器 - Google Patents
半導体記憶装置および電子機器 Download PDFInfo
- Publication number
- JP4878222B2 JP4878222B2 JP2006161959A JP2006161959A JP4878222B2 JP 4878222 B2 JP4878222 B2 JP 4878222B2 JP 2006161959 A JP2006161959 A JP 2006161959A JP 2006161959 A JP2006161959 A JP 2006161959A JP 4878222 B2 JP4878222 B2 JP 4878222B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- memory cell
- nonvolatile memory
- information
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
二つの記憶領域、第1入出力端子、第2入出力端子および制御端子を有する不揮発性メモリセルと、
上記第1入出力端子に接続された第1ビット線と、
上記第1ビット線に接続されると共に、上記第1ビット線を放電する第1トランジスタと、
上記第2入出力端子に接続された第2ビット線と、
上記第2ビット線に接続されると共に、上記第2ビット線を放電する第2トランジスタと、
上記第1ビット線に接続されると共に、上記第1ビット線を充電する第3トランジスタと、
上記第2ビット線をセンスアンプの一方の入力端子に選択的に接続する第1スイッチと、
上記第2ビット線に接続されると共に、上記第2ビット線を充電する第4トランジスタと、
上記第1ビット線を、上記センスアンプの他方の入力端子に接続する第2スイッチと
を備え、
上記不揮発性メモリセルの情報の読み出し時において、上記不揮発性メモリセルを飽和領域で動作させ、
上記第2ビット線を充電した際の上記第1ビット線の電位を、上記第1ビット線を充電した際の上記第2ビット線の電位と比較することにより、上記不揮発性メモリセルの情報の読み出しを行うことを特徴としている。
2 第2入力端子
3,4,5,6,8,9 トランジスタ
100 メモリセルアレイ
101 ビット線充放電回路
102 行デコーダ
103 ビット線選択回路
103a ビット線充電回路
103b ビット線放電回路
104 センスアンプ
200 メモリセル
211 第1ビット線
212 第2ビット線
300 デジタルカメラ
301 パワースイッチ
302 電池
303 DC/DCコンバータ
304 シャッター
306 CPU
307 DRAM
308 フラッシュメモリ
310 映像処理部
311 データバッファ
312 JPEG処理部
313 MPEG処理部
314 ビデオエンコーダ
316 レンズ
317 光学系駆動部
318 CCD
319 不揮発性メモリ
320 A/Dコンバータ
321 液晶ドライバ
322 液晶パネル
2000 サイドウォールメモリ
2001 基板
2002 ゲート絶縁膜
2003 第1シリコン窒化膜
2004 第2シリコン窒化膜
2005 ワード線
2006,2007 シリコン酸化膜
2009,2010 拡散層
2011 第1ビット線
2012 第2ビット線
2013 第2拡散層
Claims (8)
- 二つの記憶領域、第1入出力端子、第2入出力端子および制御端子を有する不揮発性メモリセルと、
上記第1入出力端子に接続された第1ビット線と、
上記第1ビット線に接続されると共に、上記第1ビット線を放電する第1トランジスタと、
上記第2入出力端子に接続された第2ビット線と、
上記第2ビット線に接続されると共に、上記第2ビット線を放電する第2トランジスタと、
上記第1ビット線に接続されると共に、上記第1ビット線を充電する第3トランジスタと、
上記第2ビット線をセンスアンプの一方の入力端子に選択的に接続する第1スイッチと、
上記第2ビット線に接続されると共に、上記第2ビット線を充電する第4トランジスタと、
上記第1ビット線を、上記センスアンプの他方の入力端子に接続する第2スイッチと
を備え、
上記不揮発性メモリセルの情報の読み出し時において、上記不揮発性メモリセルを飽和領域で動作させ、
上記第2ビット線を充電した際の上記第1ビット線の電位を、上記第1ビット線を充電した際の上記第2ビット線の電位と比較することにより、上記不揮発性メモリセルの情報の読み出しを行うことを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記第1スイッチをオンして上記第2ビット線を上記センスアンプの上記一方の入力端子に接続した後、上記第2トランジスタをオフして上記第2ビット線を高インピーダンス状態にし、その後、上記第3トランジスタをオンして上記第1ビット線を充電した状態で上記第2ビット線の電位を上記センスアンプの上記一方の入力端子に入力する制御装置を備えることを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記不揮発性メモリセルには、2値の情報が書き込まれ、
上記2値の情報のうちの一方の情報が書き込まれた状態の上記不揮発性メモリセルと上記2値の情報のうちの他方の情報が書き込まれた状態の上記不揮発性メモリセルとのうちの少なくとも一方が、飽和状態で動作するようになっていることを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記不揮発性メモリセルには、2値の情報が書き込まれ、
上記不揮発性メモリセルに書き込まれた2値の情報に対応する上記不揮発性メモリセルの2つの閾電圧のうちの少なくとも一方は、上記不揮発性メモリセルの動作時に上記不揮発性メモリセルの上記制御端子に印加されている電圧よりも低いことを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記不揮発性メモリセルには、3値以上の情報が書き込まれ、上記3値以上の情報のうちの1つの情報以外の情報が書き込まれている不揮発性メモリセル、または、情報が書き込まれている不揮発性メモリセルの全ては、飽和状態で動作するようになっていることを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記不揮発性メモリセルには、3値以上の情報が書き込まれ、
上記不揮発性メモリセルに書き込まれた上記3値以上の情報に対応する上記不揮発性メモリセルの3つ以上の閾電圧のうちの1つの閾電圧以外の閾電圧、または、上記3値以上の情報に対応する上記3つ以上の閾電圧の全ては、上記不揮発性メモリセルの動作時に上記不揮発性メモリセルの上記制御端子に印加されている電圧よりも低いことを特徴とする半導体記憶装置。 - 請求項1に記載の半導体記憶装置において、
上記不揮発性メモリセルは、サイドウォールメモリを含むことを特徴とする半導体記憶装置。 - 請求項1乃至7のいずれか1つに記載の半導体記憶装置を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161959A JP4878222B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体記憶装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161959A JP4878222B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体記憶装置および電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007334927A JP2007334927A (ja) | 2007-12-27 |
JP4878222B2 true JP4878222B2 (ja) | 2012-02-15 |
Family
ID=38934272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161959A Expired - Fee Related JP4878222B2 (ja) | 2006-06-12 | 2006-06-12 | 半導体記憶装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4878222B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005327424A (ja) * | 2004-05-17 | 2005-11-24 | Sharp Corp | 不揮発性メモリ素子の閾値制御回路及び方法 |
JP4632713B2 (ja) * | 2004-07-28 | 2011-02-16 | イノテック株式会社 | 並列データ書き込み方法 |
-
2006
- 2006-06-12 JP JP2006161959A patent/JP4878222B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007334927A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100744256B1 (ko) | 반도체 기억 장치 | |
JP4663094B2 (ja) | 半導体装置 | |
KR100635924B1 (ko) | 플래시 메모리 장치의 동작 방법 | |
TWI400706B (zh) | Memory device and information re - recording method | |
US7385848B2 (en) | Semiconductor storage device and electronic equipment | |
US11842780B2 (en) | Semiconductor device and electronic apparatus including the same | |
JP4241780B2 (ja) | 半導体記憶装置及び電子機器 | |
JP2011159355A (ja) | 半導体記憶装置 | |
JP4268609B2 (ja) | 半導体記憶装置及び電子機器 | |
JP4878222B2 (ja) | 半導体記憶装置および電子機器 | |
JP2004348805A (ja) | 半導体記憶装置 | |
JP2007299456A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JP4809170B2 (ja) | 半導体記憶装置及び電子機器 | |
JP4809169B2 (ja) | 半導体記憶装置および電子機器 | |
JP6069054B2 (ja) | 不揮発性半導体記憶装置 | |
JP4879656B2 (ja) | センスアンプ、半導体記憶装置、および、電子機器 | |
JP4317543B2 (ja) | 半導体記憶装置及び電子機器 | |
JP5091005B2 (ja) | 半導体記憶装置および電子機器 | |
JP4322238B2 (ja) | 半導体記憶装置および電子機器 | |
JP4523531B2 (ja) | 半導体記憶装置及びその読出方法、並びに電子機器 | |
JP4916785B2 (ja) | 半導体記憶装置及びこれを備えた電子機器 | |
JPH06215593A (ja) | 光記憶装置 | |
JP2000031438A (ja) | 半導体記憶装置 | |
JP4919929B2 (ja) | 半導体装置および電子機器 | |
JP5341412B2 (ja) | 半導体記憶装置の読み出し回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111125 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |