JP4875701B2 - 窒化ガリウム高電子移動度トランジスタ構造の製造方法 - Google Patents

窒化ガリウム高電子移動度トランジスタ構造の製造方法 Download PDF

Info

Publication number
JP4875701B2
JP4875701B2 JP2008512346A JP2008512346A JP4875701B2 JP 4875701 B2 JP4875701 B2 JP 4875701B2 JP 2008512346 A JP2008512346 A JP 2008512346A JP 2008512346 A JP2008512346 A JP 2008512346A JP 4875701 B2 JP4875701 B2 JP 4875701B2
Authority
JP
Japan
Prior art keywords
flux
aluminum
layer
aln
reactive nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008512346A
Other languages
English (en)
Other versions
JP2008546175A (ja
Inventor
ホーク,ウィリアム・イー
モスカ,ジョン・ジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of JP2008546175A publication Critical patent/JP2008546175A/ja
Application granted granted Critical
Publication of JP4875701B2 publication Critical patent/JP4875701B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H01L29/7785Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は一般に、窒化ガリウム(GaN)高電子移動度トランジスタ(HEMT)構造に関する。
背景技術及び発明の開示
当分野において周知のように、GaN HEMT装置は、最適性能のために絶縁バッファ層を必要とする。バッファ層の深くを流れる調節されない電流は、出力パワー及び効率を劣化させよう。図1は、絶縁SiC基板表面に成長させた典型的なGaN HEMT構造を示す。窒化アルミニウム(AlN)核形成層をまず基板表面に成長させ、というのは、窒化ガリウムは、SiC表面に直接に成長させると、GaN/SiC界面でかなりの伝導率スパイクを示すであろうからである。AlNは、高い抵抗率を促進する非常に大きなバンドギャップ(6.3eV)を有する。
しかしながら、AlN層を用いてさえも、本願発明者らは、HEMT材料において伝導率スパイクを観察した。図2は、厚さ1350オングストロームを有するAlN核形成層を有した試料のドーピング−厚さプロットを示す。プロットは、深さ10オングストロームまたはlμmで材料の深くで伝導率スパイクを示す。逆方向バイアスリーク電流も、この試料に関して、水銀プローブ系(mercury probe system)を使用して測定した。図3に示すように、リーク電流は−80ボルトでかなりのものだった(20アンペア/cm)。図1に示す試料におけるAlNを、Al/N比約1.57を用いて成長させ、ここで、比Al/Nは、Al対反応性窒素の比であり、アルミニウム流束と比較してはるかに大きい窒素流束を使用しているが、少量の窒素流束のみが反応性であることが指摘される。このAl対反応性窒素の比は、成長表面において反応性窒素に対して約57%過剰のアルミニウムが存在したことを示す。1より大きいAl対反応性窒素の比(アルミニウムに富んでいる)は、改良された膜をもたらすことが実験的に見い出された。
図4は、図1の試料のSIMS(2次イオン質量分析法)プロファイルを示す。N型伝導スパイクは、AlN層を通って移動し、AlN/GaN界面で蓄積しつつある、SiC基板からのシリコンによって生じる。GaNはシリコンによって容易にドープされ、これは、伝導率をもたらす。図1に示す試料は、Al/N=1.57を用いて成長させた1350オングストロームAlN層を含む。プロファイルは、厚いAlN層を通って移動し、GaN/AlN界面で蓄積しつつある、SiC基板からのシリコンを示す。
本願発明者らは、厚いAlN層を通るこのような素早いシリコン拡散のための機構は、SiC基板と反応する表面の過剰のアルミニウムが理由となっていると考えている。本願発明者らの成長温度約750℃で、アルミニウムは液体である。
Al(液体)+SiC→Al+Al(液体+Si) (1)
シリコンは現在液体状態にあるので、これは、過剰のアルミニウムを用いて成長させたAlN膜を通って素早く移動することができる。
本願発明者らは、ドーピングの源(シリコン)及び素早いドーパント移動のための機構を発見したので、2段階AlN核形成層を有する構造が提供される。古いプロセスにおいては、AlNにおけるシリコン濃度は、1×1020cm−3より大きくてピークに達した。本発明に従うプロセスにおいては、シリコン濃度は、3×1018cm−3未満でピークに達した。従って、本発明によれば、AlNはシリコンを実質的に含まない。
本発明によれば、全AlN層を、1より大きいAl対反応性窒素の比(アルミニウムに富んでいる)を用いて分子線エピタキシャル成長(MBE)によって従来のように成長させて、良好なAlN材料品質を得ることができることが証明された。
1具体例においては、最初のAlN層を、Al対反応性窒素の比1未満(窒素に富んでいる)を用いて成長させ、その結果、SiC表面と反応する自由なアルミニウムは存在しない。一旦SiC表面がAlNによって完全に被覆されたら、層の残りのために、Al対反応性窒素の比を1より大きく(アルミニウムに富んでいる)増大させて、材料品質を改良する。最初の層は薄くすることができ(30〜200オングストローム)、というのは、その機能は、SiC表面を被覆することだからである。この層を薄くすることによって、AlNを窒素に富んでいるように成長させることに関連した粗さは最小になる。Alに富んでいるように成長させた第2のAlN層は、材料品質を改良する。
本発明によれば、基板、基板表面に堆積されAl対反応性窒素の比1未満を有する第1のAlN層、及び第1のAlN層表面に堆積され1より大きいAl対反応性窒素の比を有する第2のAlN層を有する半導体構造が提供される。
1具体例においては、基板はシリコンの化合物であり、ここで、第1のAlN層はシリコンを実質的に含まない。
本発明によれば、半導体構造を形成する方法であって:アルミニウム流束より大きい反応性窒素流束を用いて、AlNの層を、シリコンの化合物を含む基板表面に成長させることと;アルミニウム及び反応性窒素流束を変え、その結果、アルミニウム流束は反応性窒素流束より大きいことと;を含む方法が提供される。
本発明の1つ以上の具体例の詳細を、添付図面及び下記の説明において説明する。本発明の他の特徴、目的、及び利点は、説明及び図面から、及び請求の範囲から明瞭になろう。
様々な図面における同様の参照記号は、同様の要素を示す。
ここから図5を参照すると、GaN HEMT構造10が、基板12からのシリコン移動が理由となっているバッファ伝導率を防ぐために示される。基板12はシリコンの化合物である。本明細書において、化合物は炭化ケイ素、SiCである。GaN HEMT構造10を、シリコン移動のかなりの低減を有して成長させた2段階AlN層14を用いて形成する。第1のAlN層14aは、115オングストローム厚さであり、基板12の表面のAl対反応性窒素の比0.97を有した。第2の層14bは、305オングストローム厚さであり、第1の層14a表面のAl対反応性窒素の比1.21を有し、総AlN層14厚さ420オングストロームを与えた。構造10の場合のSIMSプロファイルを図6に示す。図4との比較は、GaN/AlN界面での最大シリコン(Si)ピークは、係数で100低減したことを示す。従って、AlN層14は、シリコンを実質的に含まない。こうした改良は、たとえ、図5における総AlN厚さが、上記に検討した図1におけるものの3分の1でも得られた。
構造10を完成させる際に、GaN層16を第2の層14bAlN表面に成長させる。所望により、AlGa1−xN層15をGaN層16の下に成長させてよい。
AlGa1−xN層18をGaN層16表面に成長させる。GaNのキャップ層20をAlGa1−xN層表面に成長させてよい。MBE装置から除去した後に、任意の従来の仕方で、ソース(S)及びドレイン(D)(電極)を、キャップが存在する場合に層20と及びキャップが存在しない場合に層18とオーミックコンタクトした状態で形成し、ゲート電極(G)を、キャップが存在する場合に層20と及びキャップが存在しない場合に層18とショットキー接触した状態で形成する。
ドーピング−深さプロファイル、図7A、及び、図7Bに示す電流(I)−電圧(V)すなわち、I−V、リーク結果において、対応する改良が観察された。図2及び7Aを比較した際に、除去されないとしても、ドーピングスパイクはかなり低減した。図3及び図7Bを比較した際に、−80ボルトでのリーク電流(図3)は、ほぼ4桁、20アンペア/cmから2.8×10−3アンペア/cm(図7B)に低下したことが指摘され、ここで、図7Aは、2段階AlNバッファ層14を使用するGaN HEMT10の場合のドーピング−深さプロットであり、図7Bは、−80ボルトでリーク電流は2.8mA/cmであることを示す、図5の構造の水銀プローブI−Vリーク測定である。
窒素分子、N、は、アルミニウムと反応してAlNを形成するには安定すぎることが指摘される。本願発明者らが使用するプロセスは、窒素ガスを、窒素分子の幾らかを励起して反応性窒素(窒素原子及び励起した窒素分子、Nの組合せ)を形成する高周波(RF)プラズマを通して流すことである。アルミニウムと反応する反応性窒素の量は、総窒素流れの約1%のみである。これが理由となって、本願発明者らは装置を校正しなければならない。その結果として、アルミニウム流束よりもはるかに大きい、基板に命中する窒素流束が存在する。考察の対象となっている流束比はAl対反応性窒素の比であり、Al対窒素の比ではない。窒素に富んでいる成長条件は、基板表面に当る反応性窒素原子(アルミニウムと反応できる)の割合は、基板表面に命中するアルミニウム原子の割合より大きいことを意味する。逆の条件は、アルミニウムに富んている。
より詳細には、本願発明者らは、通常、基板表面に当るアルミニウム原子の割合(またアルミニウム流束と呼ぶ)を調節することによって、窒素に富んでいるからアルミニウムに富んでいるに変える。アルミニウムは蒸発し、アルミニウム流束を決定する蒸気圧は、アルミニウムの炉内温度と共に指数関数的に増大する。本願発明者らは、以下の手段によって、いつアルミニウム流束=反応性窒素流束になるか決定する:まず、AlGa1−xNを成長させる。(AlNの場合、AlGaNの場合に使用したのと同じ窒素プラズマ条件を使用しよう。同じ窒素プラズマ条件を使用しない場合、本願発明者らは、異なる条件が窒素流束に及ぼす影響を推定する。)X線測定からアルミニウム濃度を測定する。例えば、これはAl0.25Ga0.75Nだったと仮定する。AlNの場合にAl流束=N反応性流束を用いて成長させるために、その場合、本願発明者らは4倍のアルミニウム流束を必要とし、従って炉内温度を4倍の蒸気圧を実現するために上昇させなければならないことを意味する。本願発明者らがより高いアルミニウム炉内温度(従ってより高い蒸気圧)を使用する場合、成長条件はアルミニウムに富んでいる。
本発明に従うプロセスにおいては、シリコン濃度は3×1018cm−3未満でピークに達した。従って、本発明によれば、AlNはシリコンを実質的に含まない。
図5の構造を形成するプロセスは、図8を参照すると、次の通り:
基板表面でいつAl流束が反応性N流束と等しくなるか決定することによって、分子線エピタキシャル成長(MBE)装置を校正する、工程800。シリコンの化合物を有する基板を、校正したMBE装置中に入れる、工程802。基板12表面の上に、アルミニウム原子の流束及び反応性窒素原子の流束を指向する、工程804。アルミニウム及び反応性窒素流束を調節し、その結果、反応性窒素流束はアルミニウム流束より大きい、工程804。AlNの層14aを厚さ30〜300オングストロームまで成長させる、工程806。アルミニウム及び反応性窒素流束を変え、その結果、アルミニウム流束は反応性窒素流束より大きい、工程808。AlNの層14bを、厚さ50〜1000オングストロームまで成長させる、工程810。アルミニウム濃度をx=lからx=0にランプダウンさせ、厚さ0オングストローム(すなわち、傾斜無し)〜2000オングストロームを有する、傾斜(graded)AlGa1−xN層15を成長させる、工程812。厚さ0.3〜3.0ミクロンを有するGaN層16を成長させる、工程814。0.05<x<0.40及び厚さ100〜500オングストロームを有するAlGa1−xN層18を成長させる、工程816。厚さ0オングストローム(キャップ無し)〜300オングストロームを有するGaNキャップ層20を成長させる、工程818。
本発明の多数の具体例を説明してきた。しかし、様々な修正を、本発明の精神及び範囲から逸脱することなく行うことができることは理解されよう。従って、他の具体例は、請求の範囲内にある。
従来技術に従うGaN HEMT構造である。 図1の従来技術GaN HEMTの場合のドーピング−深さプロットである。 図1の従来技術のGaN HEMTの水銀プローブI−Vリーク測定である。 図1の従来技術のGaN HEMTのSIMS深さプロファイルである。 本発明に従うGaN構造である。 図5のGaN HEMT構造のSIMS深さプロファイルである。 図5のGaN HEMT構造の場合のドーピング−深さプロットである。 図5のGaN HEMT構造の水銀プローブI−Vリーク測定である。 図5のGaN HEMT構造を形成するために使用される方法のプロセスフローチャートである。

Claims (3)

  1. 半導体構造を形成する方法であって、該方法は、
    AlNの層をシリコンの化合物を含む基板表面に成長させるステップであって、該ステップは、反応性窒素流束がアルミニウム流束より大きいアルミニウム原子の流束及び反応性窒素原子の流束を前記基板表面に指向させるステップを含む、ステップと
    前記アルミニウム及び反応性窒素流束を変え、その結果、前記アルミニウム流束を前記反応性窒素流束より大きくするステップと、
    を含み、
    前記アルミニウム流束より大きい反応性窒素流束を用いる前記AlNの層を基板表面に成長させるステップは、このようなAlNの層を厚さ30〜300オングストロームに成長させるステップを含み、
    前記反応性窒素流束より大きい前記アルミニウム流束を用いる前記AlNの層を成長させるステップは、このようなAlNの層を厚さ50〜1000オングストロームに成長させるステップを含む、方法であって、該方法は、
    それに続いて傾斜Al Ga 1−x N層を成長させるステップを含み、
    それに続いてGaN層を成長させるステップを含み、
    それに続いてAl Ga 1−x N層を成長させるステップを含む、
    方法。
  2. 半導体構造を形成する方法であって、該方法は、
    AlNの層をシリコンの化合物を含む基板表面に成長させるステップであって、該ステップは、流束が零ではないアルミニウム原子の流束及び反応性窒素原子の流束を前記基板表面に指向させるステップを含む、ステップと
    前記アルミニウム及び反応性窒素流束を変え、その結果、前記アルミニウム流束を前記反応性窒素流束より大きくするステップと、
    を含む方法
  3. 半導体構造を形成する方法であって、該方法は、
    AlNの第1の層をシリコンの化合物を含む基板表面に成長させるステップであって、該ステップは、反応性窒素流束がアルミニウム流束より大きい、流束が零ではないアルミニウム原子の流束及び流束が零ではない反応性窒素原子の流束を前記基板表面に指向させるステップを含む、ステップと
    AlNの第2の層を成長させるステップであって前記指向させたアルミニウム原子の流束及び反応性窒素原子の流束のアルミニウム及び反応性窒素の流束を変え、その結果、前記アルミニウム流束を前記反応性窒素流束より大きくするステップを含む、ステップと、
    を含む方法
JP2008512346A 2005-05-19 2006-05-09 窒化ガリウム高電子移動度トランジスタ構造の製造方法 Active JP4875701B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/132,533 US7226850B2 (en) 2005-05-19 2005-05-19 Gallium nitride high electron mobility transistor structure
US11/132,533 2005-05-19
PCT/US2006/017823 WO2006124387A2 (en) 2005-05-19 2006-05-09 Gallium nitride high electron mobility transistor structure

Publications (2)

Publication Number Publication Date
JP2008546175A JP2008546175A (ja) 2008-12-18
JP4875701B2 true JP4875701B2 (ja) 2012-02-15

Family

ID=37431816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008512346A Active JP4875701B2 (ja) 2005-05-19 2006-05-09 窒化ガリウム高電子移動度トランジスタ構造の製造方法

Country Status (5)

Country Link
US (2) US7226850B2 (ja)
EP (1) EP1935025B1 (ja)
JP (1) JP4875701B2 (ja)
KR (1) KR101157921B1 (ja)
WO (1) WO2006124387A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007095858A (ja) * 2005-09-28 2007-04-12 Toshiba Ceramics Co Ltd 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス
US20100269234A1 (en) * 2007-01-23 2010-10-28 Donald Mathew Bennett Close quarter battle chaps
JP4531071B2 (ja) * 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP2008277655A (ja) * 2007-05-02 2008-11-13 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2011005444A1 (en) 2009-06-22 2011-01-13 Raytheon Company Gallium nitride for liquid crystal electrodes
JP5343910B2 (ja) * 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
JP5668339B2 (ja) * 2010-06-30 2015-02-12 住友電気工業株式会社 半導体装置の製造方法
US20120153351A1 (en) * 2010-12-21 2012-06-21 International Rectifier Corporation Stress modulated group III-V semiconductor device and related method
KR101761309B1 (ko) 2011-04-19 2017-07-25 삼성전자주식회사 GaN 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
US9147701B2 (en) 2011-09-22 2015-09-29 Raytheon Company Monolithic InGaN solar cell power generation with integrated efficient switching DC-DC voltage convertor
JP2013140866A (ja) * 2012-01-04 2013-07-18 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
NZ702327A (en) 2012-05-24 2016-03-31 Raytheon Co Liquid crystal control structure, tip-tilt-focus optical phased array and high power adaptive optic
JP6392498B2 (ja) * 2013-03-29 2018-09-19 富士通株式会社 化合物半導体装置及びその製造方法
NZ713761A (en) 2013-05-24 2017-05-26 Raytheon Co Adaptive-optic having meander resistors
US9620598B2 (en) * 2014-08-05 2017-04-11 Semiconductor Components Industries, Llc Electronic device including a channel layer including gallium nitride
US9620362B2 (en) * 2015-04-29 2017-04-11 Taiwan Semiconductor Manufacutring Co., Ltd. Seed layer structure for growth of III-V materials on silicon
JP6925117B2 (ja) * 2016-11-18 2021-08-25 エア・ウォーター株式会社 化合物半導体基板の製造方法および化合物半導体基板
CN106449375B (zh) * 2016-12-26 2024-07-05 英诺赛科(珠海)科技有限公司 含有硅掺杂氮化铝层的半导体器件及其制造方法
CN106783968B (zh) * 2016-12-26 2024-07-26 英诺赛科(珠海)科技有限公司 含有氮镓铝和氮镓铟的缓存层的半导体器件及其制造方法
WO2019079270A1 (en) * 2017-10-16 2019-04-25 White Thomas P MICRO HALL EFFECT DEVICES FOR SIMULTANEOUS CURRENT AND TEMPERATURE MEASUREMENTS FOR HIGH AND LOW TEMPERATURE ENVIRONMENTS
JP7393138B2 (ja) * 2019-06-24 2023-12-06 住友化学株式会社 Iii族窒化物積層体
JP7220647B2 (ja) * 2019-12-17 2023-02-10 クアーズテック株式会社 窒化物半導体基板及びその製造方法
CN114250517B (zh) * 2021-12-31 2023-04-14 深圳大学 一种采用气相传输制备氮化铝晶体的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002212000A (ja) * 2001-01-15 2002-07-31 Ngk Insulators Ltd Iii族窒化物膜の製造方法及びエピタキシャル基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060030A (en) 1990-07-18 1991-10-22 Raytheon Company Pseudomorphic HEMT having strained compensation layer
US6368983B1 (en) 1999-04-09 2002-04-09 Raytheon Company Multi-layer wafer fabrication
US6271547B1 (en) 1999-08-06 2001-08-07 Raytheon Company Double recessed transistor with resistive layer
US6797994B1 (en) 2000-02-14 2004-09-28 Raytheon Company Double recessed transistor
US6489639B1 (en) 2000-05-24 2002-12-03 Raytheon Company High electron mobility transistor
AU2001279163A1 (en) 2000-08-04 2002-02-18 The Regents Of The University Of California Method of controlling stress in gallium nitride films deposited on substrates
US6391748B1 (en) * 2000-10-03 2002-05-21 Texas Tech University Method of epitaxial growth of high quality nitride layers on silicon substrates
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US7501023B2 (en) * 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
JP4063548B2 (ja) * 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
US6818928B2 (en) 2002-12-05 2004-11-16 Raytheon Company Quaternary-ternary semiconductor devices
JP4375972B2 (ja) * 2003-01-28 2009-12-02 シャープ株式会社 窒化物系iii−v族化合物半導体装置の製造方法
WO2004107406A2 (en) * 2003-05-23 2004-12-09 Board Of Regents, The University Of Texas System Semiconductor electronic devices and methods
US6835969B1 (en) 2003-06-26 2004-12-28 Raytheon Company Split-channel high electron mobility transistor (HEMT) device
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002212000A (ja) * 2001-01-15 2002-07-31 Ngk Insulators Ltd Iii族窒化物膜の製造方法及びエピタキシャル基板

Also Published As

Publication number Publication date
JP2008546175A (ja) 2008-12-18
US20070164313A1 (en) 2007-07-19
EP1935025A2 (en) 2008-06-25
WO2006124387A2 (en) 2006-11-23
KR20080007235A (ko) 2008-01-17
WO2006124387A3 (en) 2010-09-02
US7226850B2 (en) 2007-06-05
EP1935025B1 (en) 2015-09-09
US20060261370A1 (en) 2006-11-23
KR101157921B1 (ko) 2012-06-22

Similar Documents

Publication Publication Date Title
JP4875701B2 (ja) 窒化ガリウム高電子移動度トランジスタ構造の製造方法
JP4224253B2 (ja) 半導体装置及びその製造方法
EP1981076A1 (en) Method for manufacturing silicon carbide semiconductor device
US20110006310A1 (en) Semiconductor device and semiconductor device manufacturing method
EP2348530B1 (en) Silicon carbide semiconductor device
JP2007519262A5 (ja)
JPWO2006022453A1 (ja) GaN系電界効果トランジスタおよびその製造方法
KR101256466B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP2008205296A (ja) 炭化珪素半導体素子及びその製造方法
US20230106300A1 (en) GaN VERTICAL-CHANNEL JUNCTION FIELD-EFFECT TRANSISTORS WITH REGROWN p-GaN BY METAL ORGANIC CHEMICAL VAPOR DEPOSITION (MOCVD)
JP5082392B2 (ja) ショットキバリアダイオード
JP3709437B2 (ja) GaN系ヘテロ接合電界効果トランジスタ及びその特性を制御する方法
KR101256467B1 (ko) 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP2007250727A (ja) 電界効果トランジスタ
KR101386119B1 (ko) SiC MOSFET의 오믹 접합 형성방법
KR102161445B1 (ko) 고전자 이동도 트랜지스터 구조를 가지는 센서의 제조방법 및 이를 이용한 센서
JP2007234986A (ja) AlN障壁層を有するGaN系電界効果トランジスタ、及びそのような電界効果トランジスタの製造方法
Matsumoto 4.2 Schottky and ohmic contacts on diamond
US20240290843A1 (en) Semiconductor element and production method for semiconductor element
CN117334748B (zh) 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
WO2023058492A1 (ja) ドーパントの活性化率を向上させる方法及びそれらの方法により作製された構造
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
KR20140016106A (ko) 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법
JP2007335736A (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110826

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111125

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4875701

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250