JP4873901B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4873901B2
JP4873901B2 JP2005233182A JP2005233182A JP4873901B2 JP 4873901 B2 JP4873901 B2 JP 4873901B2 JP 2005233182 A JP2005233182 A JP 2005233182A JP 2005233182 A JP2005233182 A JP 2005233182A JP 4873901 B2 JP4873901 B2 JP 4873901B2
Authority
JP
Japan
Prior art keywords
wiring pattern
metal wiring
semiconductor device
metal
insulating resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005233182A
Other languages
English (en)
Other versions
JP2006121042A (ja
Inventor
恵一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005233182A priority Critical patent/JP4873901B2/ja
Publication of JP2006121042A publication Critical patent/JP2006121042A/ja
Application granted granted Critical
Publication of JP4873901B2 publication Critical patent/JP4873901B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に関する。
近年の電子機器の高性能化、小型化の流れの中、半導体装置の高密度、高機能化が一層求められている。半導体装置を搭載したモジュールにおいても、高密度、高機能化への対応が要求されている。半導体装置を高密度に実装するために、両面回路基板や多層回路基板の適用が進展されつつある。
例えば、半導体チップに導電バンプを形成し、フリップチップ接続時の加熱により溶融可能な熱硬化樹脂で前記バンプ形成部分が塗布する。上記半導体装置の実装方法は前記バンプとプリント配線板の電極が対向するように位置合わせする。この時、プリント配線板上の金属配線パターン電極部はエッチング等により電気絶縁樹脂が剥離され、金属が露出している。次に、上記プリント配線板上に上記半導体装置を搭載し加圧しながら加熱することによって、バンプによるフリップチップ接続と熱硬化性樹脂層のゲル化を同時に行う(例えば、特許文献1参照。)。
特開平11−307586号公報
しかしながら、従来の方法では予め半導体装置のバンプ形成部分が加熱により溶融可能な熱硬化樹脂で被覆する必要があるので、製造工程が複雑になるという問題を有していた。また、前記バンプに前記熱硬化性樹脂を介して前記プリント配線板電極部へ加圧しているため、熱硬化性樹脂がバンプとプリント配線板電極部間に局所的に介在してしまい接続の信頼性を低下させていた。したがって、本発明は、大幅に簡易な工程が可能で、かつ薄型化が可能な半導体装置および半導体装置の製造方法を提供することを目的とするものである。
本発明の半導体装置の製造方法は、電子部品に設けられた導電性バンプと、前記導電性バンプの厚さより薄く、金属配線パターンの全面を被覆するソルダーレジストとを対向配置する工程と、前記導電性バンプを前記ソルダーレジストに接触させ、前記ソルダーレジストに熱、荷重、及び超音波を印加する工程と、前記導電性バンプを押し込み、前記ソルダーレジストの前記導電性バンプと接触する部分を排除して、前記金属配線パターンの一部を露出する工程と、前記金属配線パターンの一部及び前記導電性バンプのそれぞれの金属の原子同士を直接接合し、前記金属配線パターンの一部と前記導電性バンプとを電気的に接合する工程とを備えることを特徴とする。
また、前記金属配線パターンの一部及び前記導電性バンプのそれぞれの金属の原子同士を直接接合し、前記金属配線パターンの一部と前記導電性バンプとを電気的に接合する工程の後、前記金属配線パターンの一部と前記導電性バンプとが接合された部分をアンダーフィル封止する工程を備えることを特徴とする。
本発明の半導体装置の製造方法により予め樹脂によって電気絶縁されている金属配線パターンの電極部分をエッチング等により露出させる工程が無くなり、大幅に簡易な工程で半導体装置を製造することが可能である。
また、接合時に周波数40KHz〜60KHzで振幅3μm〜5μmの超音波を0.1sec〜0.5sec印加することにより露出した半導体装置の導電性バンプおよび基板の電極部表面にある1μm〜2μmの凹凸が無くなり電極接続部金属の真面が現れ、金属の原子同士が直接接合するため、従来の熱と荷重を印加しただけでは得られない接続の信頼性を得ることができる。
本発明の半導体装置において、半導体チップの導電性バンプと金属配線パターンの全面を被覆する電気絶縁樹脂とを対向させてフェイスダウンによって実装するフリップチップ接続するものである。図1は本発明の実施の形態の一例を係る半導体装置製造方法を示す製造工程図であり、図3は、本発明の好ましい実施態様にかかる半導体装置の実装構造模式図である。
フリップチップ接続では、まず、半導体チップのパッド(表面電極)側に導電性バンプを形成し、半導体チップと電気絶縁樹脂によって電気絶縁されている金属配線パターンが形成されているチップ支持基板とを対向させた後、半導体チップの導電性バンプと金属配線パターンの電極部とを位置合わせし、半導体チップを搭載する。その後、チップ裏面から熱及び荷重及び超音波を印加することにより、電気絶縁樹脂によって電気絶縁されている電極部を露出させ、導電性バンプと支持基板の配線電極パターンとを接続するものである。
本発明の好ましい実施態様においては、電子部品が、集積回路およびチップ部品を含んでいる。本発明のさらに好ましい実施態様においては、金属が、銅、アルミニウム、銀、金、白金およびパラジウムからなる群より選ばれる金属によって構成されている。本発明のさらに好ましい実施態様においては、金属が、銅またはアルミニウムによって構成されている。
本発明のさらに好ましい実施態様においては、電気絶縁樹脂が、ポリエチレン(PE)、ポリプロピレン(PP)、ポリスチレン(PS)、アクリロニトリル/スチレン樹脂(AS)、アクリロニトリル/ブタジエン/スチレン樹脂(ABS)、メタクリル樹脂(PMMA)、塩化ビニル(PVC)、ポリアミド(PA)、ポリアセタール(POM)、超高分子量ポリエチレン(UHPE)、ポリブチレンテレフタレート(PBT)、GF強化ポリエチレンテレフタレート(GF―PET)、ポリメチルペンテン(TPX)、ポリカーボネイト(PC)、変性ポリフェニレンエーテル(PPE)、ポリフェニレンサルファイド(PPS)、ポリエーテルエーテルケトン(PEEK)、液晶ポリマー(LCP)、ポリテトラフロロエチレン(PTFE)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリサルフォン(PSF)、ポリエーテルサルフォン(PES)、ポリアミドイミド(PAI)からなる群より選ばれる熱可塑性樹脂によって構成されている。本発明のさらに好ましい実施態様においては、樹脂がフィラーを含んでいる。本発明のさらに好ましい実施態様によれば、樹脂に、フィラーを添加することにより、機械的性質、熱伝導性、熱膨張率、コストなどを考慮して、樹脂の材料を選択することができる。
本発明のさらに好ましい実施態様においては、電気絶縁樹脂がソルダーレジスト材(エポキシ系、アクリル系、ウレンタン系樹脂)によって構成されている。
本発明のさらに好ましい実施態様においては、電気絶縁樹脂がフリップチップ接続時の加熱により溶融可能な熱硬化樹脂によって構成されている。
以下、添付図面に基づいて、本発明の好ましい実施態様につき、詳細に説明を加える。図3は、本発明の好ましい実施態様にかかる半導体装置の実装構造模式図である。
図3に示されるように、まず、電気絶縁樹脂3上に金属配線パターン4を形成し、金属配線パターン4上を電気絶縁樹脂6で全面被覆した支持基板に、電子部品である集積回路1を位置決めされた所定の金属配線パターン4の電極部と対向させる。ここに、電子部品は、支持基板の電気絶縁樹脂6で被覆された電極部と接合するわけで、電極部上にある電気絶縁樹脂6を一部排除する必要がある。
図4に示されるように、集積回路1がフリップチップボンデイング装置のヘッド5に吸着され熱及び荷重及び超音波振動により所定の電極部上にある電気絶縁樹脂6を排除し、導電性バンプ2が金属配線パターン4と接合または接触する。本実施態様によれば、電気絶縁樹脂6に熱及び荷重及び、周波数40KHz〜60KHzで振幅3μm〜5μmの超音波を0.1sec〜0.5sec印加することにより、集積回路1の導電性バンプ2が電気絶縁樹脂を一部排除し、電極部を露出させ、さらに露出した半導体装置の接合部および支持基板の電極部表面にある1μm〜2μmの凹凸が無くなり電極接続部金属の真面が現れ、金属の原子同士が直接接合することにより、金属配線パターン4の電極部と電気的に接合及び接触させることによって、半導体装置を製造することができるから、簡易な工程で半導体装置を製造することが可能になる。
これによって、半導体装置の製造工程が簡略化できる。本実施態様によれば、半導体装置を構成している支持基板上に金属配線パターン4が形成された後、金属配線パターン4上に腐食防止及び保護用にソルダーレジストを一括塗布できるため、電極部を除く配線部分に選択的に塗布する工程と比して、大幅に製造工程が簡略化でき低コストで製造可能になる。
さらに、本実施態様によれば、金属配線パターンの金属が、銅、アルミニウム、銀、金、白金およびパラジウムからなる群より選ばれる金属によって構成されている場合においても回路パターン形成後、直ちにソルダーレジストを全面塗布するため金属表面の清浄度が非常に高い値で保たれるため、電極部を露出する選択塗布に比して後工程での電子部品実装の接合強度が高く、しかも長期耐久試験における信頼性テスト評価結果も良好である。
さらに、本実施態様によれば、金属配線パターン形成後、直ちにソルダーレジストを全面塗布するため、電極部を露出する選択塗布の場合に比して、電子部品を実装する前に基板電極の清浄度を高めるためにドライ洗浄工程が必要で無くなり、電子部品実装設備にドライ洗浄装置を導入しなくてすむばかりでなく、工程も短縮化できる。
さらに、本実施態様によれば、電気絶縁樹脂6にポリエチレン(PE)、ポリプロピレン(PP)、ポリスチレン(PS)系の樹脂を用い、電気絶縁樹脂厚みを導電性バンプ2高さと同じにしておけば、導電性バンプが電気絶縁樹脂6に埋没し、回路パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、アンダーフィル封止工程が不要で、接続信頼性の高い半導体装置を製造することが可能になる。
さらに、本実施態様によれば、電気絶縁樹脂に電子部品が電気絶縁樹脂に埋没し、回路パターン電極と電気的に接合及び接触させることによって、半導体装置を製造することができるから、電気絶縁樹脂にフリップチップ接続時の加熱により溶融可能な熱硬化樹脂を用いれば、電気的接続が得られた後に樹脂が硬化し始めるため、硬化時の収縮により接触接合の効果も得ることができる。
本実施態様においては電気絶縁樹脂3として、熱可塑性樹脂が用いられる。これによって、半導体装置の薄型化が実現される。
本実施態様によれば、半導体装置は、実施例1の半導体装置に、集積回路1Aを内蔵した電気絶縁樹脂3によって構成されており、電気絶縁樹脂3に電子部品が埋没しているから、支持基板上に、金属配線パターンが形成され、金属配線パターン上に、電子部品が搭載されて、封止樹脂によって被覆された従来の電子部品内蔵基板に比して、大幅に薄型化することが可能になる。
以下、本発明の実施例を図面に基づいて詳細に説明する。図5は、本発明のさらに好ましい実施態様にかかる半導体装置の実装構造模式図である。
本実施の形態2の半導体装置は、図5に示されるように、実施例1の方法で製造された半導体装置において集積回路1がフリップチップボンデイングされている電極面と反対側面の金属配線パターン4に接する電気絶縁樹脂3は、電気絶縁樹脂3の厚みを導電性バンプ2Aの高さにし、かつ、電気絶縁樹脂3を加熱により溶融可能な樹脂で構成しておく。まず、実施例1の方法で製造された半導体装置において集積回路1がフリップチップボンデイングされている電極面と反対側面の配線パターンに電子部品である集積回路1Aを位置決めされた所定の電極と対向させる。ここに、集積回路1Aの端子は、金属敗戦パターン4の電極部との間にある電気絶縁樹脂3材を介して接合するわけで、電極部上にある電気絶縁樹脂3を一部排除する必要がある。実施例1と同様に集積回路1がフリップチップボンデイングされる時に熱により所定の電極部上にある加熱により溶融可能な樹脂で構成されている電気絶縁樹脂3を軟化させ、次に荷重を印加しながら電気絶縁樹脂3材を一部排除できる。さらに、超音波を印加しながら荷重をかけるため、導電性バンプ2Aと電極部間に局所的に介在している溶融可能な樹脂を完全に排除し、かつ、露出した半導体装置の接合部および支持基板の電極部表面にある1μm〜2μmの凹凸が無くなり電極部の金属の真面が現れ、金属の原子同士が直接接合することにより、導電性バンプ2Aと電極部とが接触または、接合する。
本実施態様においては電気絶縁樹脂3として、熱可塑性樹脂が用いられる。これによって、半導体装置の薄型化が実現される。本実施態様によれば、半導体装置は、集積回路1Aを内蔵した電気絶縁樹脂3と、金属配線パターン4とによって構成されており、電気絶縁樹脂3に電子部品が埋没しているから、支持基板上に、金属配線パターン4が形成され、金属配線パターン4上に、電子部品が搭載されて、封止樹脂によって被覆された従来の電子部品内蔵基板に比して、大幅に薄型化することが可能になる。
さらに、本実施態様によれば、電気絶縁樹脂3に熱及び荷重及び超音波振動により、電子部品が埋没させ、金属配線パターン4の電極部と電気的に接合及び接触させることによって、半導体装置を製造することができるから、簡易な工程で、実装密度の高い半導体装置を製造することが可能になる。また、両面実装基板や多層実装基板に必ず必要となるスルーホールを予め製造する必要が無くなり、非常に安価な両面及び多層実装基板を製造できる。さらに、本実施態様によれば、電子部品が電気絶縁樹脂3に埋没し、金属配線パターン4の電極部と電気的に接合及び接触させることによって、半導体装置を製造することができるから、アンダーフィル封止工程が不要で、接続信頼性の高い半導体装置を製造することが可能になる。
さらに、本実施態様によれば、電子部品が電気絶縁樹脂に埋没し、回路パターン電極裏面と電気的に接合及び接触させることによって、半導体装置を製造することができるから、電気絶縁樹脂に加熱により溶融可能な熱可塑樹脂を用いれば、電気的接続が得られた後に樹脂が硬化し始めるため、硬化時の収縮により接触接合の効果も得ることができる。
以下、本発明の実施例を図面に基づいて詳細に説明する。
図6に示されるように、まず、金属配線パターン4上にレジストで構成された電気絶縁樹脂6を形成した支持基板に、電子部品である集積回路1を位置決めされた所定の金属配線パターン4の電極部と対向させる。ここに、電子部品は、基板の電気絶縁樹脂6で被覆された電極部と接合するわけで、電極部上にある電気絶縁樹脂6を一部排除する必要がある。
本実施態様によれば、電気絶縁樹脂6に熱及び荷重及び、周波数40KHz〜60KHzで振幅3μm〜5μmの超音波を0.1sec〜0.5sec印加することにより、集積回路1の導電性バンプ2電気絶縁樹脂6を一部排除し、金属配線パターン4の電極部を露出させ、さらに露出した半導体装置の接合部および支持基板の電極部表面にある1μm〜2μmの凹凸が無くなり電極部の金属の真面が現れ、金属の原子同士が直接接合することにより、金属配線パターンの電極部と導電性バンプ2とが電気的に接合及び接触させることによって、半導体装置を製造することができるから、簡易な工程で半導体装置を製造することが可能になる。
これによって、半導体装置の製造工程が簡略化できる。本実施態様によれば、電気絶縁性樹脂6にレジスト材を用いることにより、半導体装置を構成している支持基板上に金属配線パターン4が形成された後金属配線パターン4上に腐食防止及び保護用にソルダーレジストを一括塗布できるため、電極部を除く配線部分に選択的に塗布する工程と比して、大幅に製造工程が簡略化でき低コストで製造可能になる。
さらに、本実施態様によれば、金属配線パターン4の金属が、銅、アルミニウム、銀、金、白金およびパラジウムからなる群より選ばれる金属によって構成されている場合においても金属配線パターン4形成後、直ちにソルダーレジストを全面塗布するため金属表面の清浄度が非常に高い値で保たれるため、電極部を露出する選択塗布に比して後工程での電子部品実装の接合強度が高く、しかも長期耐久試験における信頼性テスト評価結果も良好である。
以上、本発明の実施形態及び実施例を図面に沿って説明した。本発明が対象とする半導体装置は、電気絶縁樹脂でコーティングしてある電極に対し、熱及び荷重及び超音波振動を印加して、電極部上にある電気絶縁樹脂を一部排除し電子部品の端子と基板を接合または接触させ、かつ、接合部をアンダーフィル封止または電子部品封止ができる半導体装置製造方法である。
また、接合または接触方式が、Au−Al、Au−Sn、In−Auによる合金接続の場合、Au−Au、Al−Al、Cu−Cuによる圧着接続の場合、ACF、ACP、NCP、NCFによる圧接接続の場合及びはんだによる溶融接続の場合、全ての接続方法において本発明を限定する要素にはならない。
また、接合または接触方式において、電子部品と支持基板の接続時に介在する樹脂が半熱硬化性、熱硬化性又はUV硬化性のものであるか、非導電性ものであるか、導電性のものであるか、その導電粒子の寸法および材質、その粒子組成が金属、金属メッキされた樹脂又は金属粒子、絶縁被覆された金属メッキ樹脂又は金属粒子であるかなどは、本発明を限定する要素にはならない。
本発明は、電気電子装置に用いられる支持基板にフリップチップボンデイング実装するに好適なる半導体装置に利用可能である。
本発明の一実施形態に係る半導体装置の製造方法を示す製造工程図である。 従来例に係る半導体装置の製造方法を示す製造工程図である。 本発明の実施形態に係る、集積回路を電気絶縁樹脂で被覆された金属配線パターンが形成された支持基板へ対向配置し、電気絶縁樹脂を排除し、金属配線パターン電極部と接合した後の断面図である。 本発明の実施形態に係る集積回路と金属配線パターンが形成された支持基板とを対向させた後、集積回路をフリップチップボンデイング装置ヘッドで吸着し、導電性バンプと金属配線パターンとを位置合わせした時の半導体装置製造方法を示す断面図である。 本発明の実施形態に係る集積回路を図1で示した製造方法で接合した半導体装置の基板へ図1で集積回路が実装されている電極部の裏面に集積回路を実装した両面実装を示す断面図である。 本発明の実施形態に係る、集積回路を金属配線パターンが形成された支持基板へ金属配線パターン電極部のある面と反対方向から接合した後の断面図である。
1,1A 集積回路
2,2A 導電性バンプ
3 電気絶縁樹脂
4 金属配線パターン
5 フリップチップボンデイング装置ヘッド
6 電気絶縁樹脂

Claims (1)

  1. 電子部品に設けられた導電性バンプと、前記導電性バンプの厚さより薄く、金属配線パターンの全面を被覆するソルダーレジストとを対向配置する工程と、
    前記導電性バンプを前記ソルダーレジストに接触させ、前記ソルダーレジストに熱、荷重、及び超音波を印加する工程と、
    前記導電性バンプを押し込み、前記ソルダーレジストの前記導電性バンプと接触する部分を排除して、前記金属配線パターンの一部を露出する工程と、
    前記金属配線パターンの一部及び前記導電性バンプのそれぞれの金属の原子同士を直接接合し、前記電子部品と前記ソルダーレジストとの間に隙間を有する状態で、かつ前記導電性バンプの一部を前記ソルダーレジストから露出した状態で前記金属配線パターンの一部と前記導電性バンプとを電気的に接合する工程とを備え、前記金属配線パターンの一部及び前記導電性バンプのそれぞれの金属の原子同士を直接接合し、前記金属配線パターンの一部と前記導電性バンプとを電気的に接合する工程の後、前記金属配線パターンの一部と前記導電性バンプとが接合された部分をアンダーフィル封止または電子部品封止をする工程を備えることを特徴とする半導体装置の製造方法。
JP2005233182A 2004-09-21 2005-08-11 半導体装置の製造方法 Expired - Fee Related JP4873901B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005233182A JP4873901B2 (ja) 2004-09-21 2005-08-11 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004273697 2004-09-21
JP2004273697 2004-09-21
JP2005233182A JP4873901B2 (ja) 2004-09-21 2005-08-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006121042A JP2006121042A (ja) 2006-05-11
JP4873901B2 true JP4873901B2 (ja) 2012-02-08

Family

ID=36538595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005233182A Expired - Fee Related JP4873901B2 (ja) 2004-09-21 2005-08-11 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4873901B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150150A (ja) * 1997-11-18 1999-06-02 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP3119230B2 (ja) * 1998-03-03 2000-12-18 日本電気株式会社 樹脂フィルムおよびこれを用いた電子部品の接続方法
JP2000036520A (ja) * 1998-05-15 2000-02-02 Nec Corp フリップチップ実装方法及び装置
JP3914332B2 (ja) * 1998-05-18 2007-05-16 松下電器産業株式会社 半導体装置の製造方法
JP4097378B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置
JP2003188210A (ja) * 2001-12-18 2003-07-04 Mitsubishi Electric Corp 半導体装置
JP3533665B1 (ja) * 2002-12-17 2004-05-31 オムロン株式会社 電子部品モジュールの製造方法、並びに電磁波読み取り可能なデータキャリアの製造方法。

Also Published As

Publication number Publication date
JP2006121042A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
JP2500462B2 (ja) 検査用コネクタおよびその製造方法
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
JP2001177045A (ja) 半導体装置及びその製造方法
CN101128087B (zh) 电路基板和半导体器件
JP4494785B2 (ja) 異方導電性接着性フィルム、その製造方法、および半導体装置
JP2000277649A (ja) 半導体装置及びその製造方法
JP2004128056A (ja) 半導体装置及びその製造方法
JP4967467B2 (ja) フレキシブル配線基板接着方法および配線基板
JPH1116949A (ja) Acf接合構造
JP4873901B2 (ja) 半導体装置の製造方法
JP2005311293A (ja) 半導体チップ、半導体装置、半導体装置の製造方法及び電子機器
JP4019328B2 (ja) 電極の接続方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
JP3897278B2 (ja) フレキシブル配線基板の製造方法
JP2008235007A (ja) 異方導電シート、異方導電シートで接続された配線板体、配線板接続体および配線板モジュール
TWI838384B (zh) 用於將電子構件連接到安裝基板的方法及裝置
JP4172433B2 (ja) 基板接続部材とそれを用いた三次元接続構造体並びに三次元接続構造体の製造方法
JP5590097B2 (ja) 部品内蔵配線板
JP2003258435A (ja) 配線基板用シート材料及び多層配線基板
JP2006261177A (ja) 半導体装置とその製造方法および実装構造
JP2004127612A (ja) 導電性微粒子、電極端子の相互接続方法及び導電接続構造体
JP3337922B2 (ja) 半導体装置及びその製造方法
JP2004119464A (ja) 半田バンプ付き配線基板およびその製造方法
JP3383774B2 (ja) 半導体素子の実装方法
JP2004165659A (ja) 電極の接続方法および該方法で得た電極の接続構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080408

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4873901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees