JP4858702B2 - 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム - Google Patents
電源電圧変動解析システム、電源電圧変動解析方法及びプログラム Download PDFInfo
- Publication number
- JP4858702B2 JP4858702B2 JP2006342592A JP2006342592A JP4858702B2 JP 4858702 B2 JP4858702 B2 JP 4858702B2 JP 2006342592 A JP2006342592 A JP 2006342592A JP 2006342592 A JP2006342592 A JP 2006342592A JP 4858702 B2 JP4858702 B2 JP 4858702B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor integrated
- information
- integrated circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
プリント配線基板上に実装された電源配線に半導体集積回路及びその他の受動部品が接続された電源供給系回路が安定動作をするかどうかを判定するための電源電圧変動解析システムであって、
前記半導体集積回路の設計情報及び電圧降下許容値と電源電流の電流波形の底時間に基づいたデータである遅延情報と電源分配回路の情報と該半導体集積回路のパッケージの情報とが含まれる半導体集積回路データベースと、前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとを入力するための入力装置と、
前記入力装置から入力された前記レイアウト情報と前記部品データベースとに基づいて基板等価回路モデルを作成する基板等価回路モデル生成手段と、
前記入力装置から入力された半導体集積回路の設計情報と半導体集積回路データベースとに基づいて半導体集積回路等価回路モデルを作成する半導体集積回路等価回路モデル生成手段と、
前記基板等価回路モデル生成手段にて作成された基板等価回路モデルと前記半導体集積回路等価回路モデル生成手段にて作成された半導体集積回路等価回路モデルとに基づいて電源供給系回路の電源電圧変動値を算出する演算手段と、
前記電源電圧変動値と前記電圧降下許容値とに基づいて前記電源供給系回路が安定動作するかどうかを判定する電源供給系回路安定動作確認手段とを有し、
前記半導体集積回路等価回路モデル生成手段は、前記遅延情報に基づいて前記半導体集積回路等価回路モデルの記述を変更する機能を持つ波形分散処理手段を有する。
前記入力装置は、前記記憶装置に記憶されているCADデータから前記プリント配線基板のレイアウト情報を抽出して入力することを特徴とする。
基板等価回路モデル生成手段が、前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとを入力するための入力装置により入力された前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとに基づいて基板等価回路モデルを作成する処理を行い、
半導体集積回路等価回路モデル生成手段が、前記入力装置により入力された前記半導体集積回路の設計情報及び電圧降下許容値と電源電流の電流波形の底時間に基づいたデータである遅延情報と電源分配回路の情報と該半導体集積回路のパッケージの情報とが含まれる半導体集積回路データベースに基づいて半導体集積回路等価回路モデルを作成する処理を行い、
波形分散処理手段が、前記作成された半導体集積回路等価回路モデルの電源系等価回路モデルから発生される電流波形に対し、該半導体集積回路の電源電流の遅延情報を考慮し、電荷的に等価になるように該電流波形を変換する処理と、
前記変換された電流波形を発生させるように該半導体集積回路等価回路モデルの記述を変更する処理とを行い、
演算手段が、前記作成された基板等価回路モデルと前記変更された半導体集積回路等価回路モデルとに基づいて電源供給系回路の電源電圧変動値を算出する処理を行い、
電源供給系回路安定動作確認手段が、前記電源電圧変動値と前記電圧降下許容値とに基づいて前記電源供給系回路が安定動作するかどうかを判定する処理を行う。
前記読み出された遅延情報に基づいて前記半導体集積回路等価回路モデルの記述を変更する処理とを行うことを特徴とする。
前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとに基づいて基板等価回路モデルを作成する手順と、
前記半導体集積回路の設計情報及び電圧降下許容値と電源電流の電流波形の底時間に基づいたデータである遅延情報と電源分配回路の情報と該半導体集積回路のパッケージの情報とが含まれる半導体集積回路データベースに基づいて半導体集積回路等価回路モデルを作成する手順と、
前記作成された半導体集積回路等価回路モデルの電源系等価回路モデルから発生される電流波形に対し、該半導体集積回路の電源電流の遅延情報を考慮し、電荷的に等価になるように該電流波形を変換する手順と、
前記変換された電流波形を発生させるように該半導体集積回路等価回路モデルの記述を変更する手順と、
前記作成された基板等価回路モデルと前記変更された半導体集積回路等価回路モデルとに基づいて電源供給系回路の電源電圧変動値を算出する手順と、
前記電源電圧変動値と前記電圧降下許容値とに基づいて前記電源供給系回路が安定動作するかどうかを判定する手順とをコンピュータに実行させる。
前記読み出された遅延情報に基づいて前記半導体集積回路等価回路モデルの記述を変更する手順とをコンピュータに実行させる。
(実施例)
次に、具体的な実施例を用いて本発明を実施するための最良の形態の動作について説明する。ここでは、上述したフローチャートを用いて説明した各処理に照らし合わせながら説明する。
11 データ処理装置
12 解析エンジン
13 基板等価回路モデル作成手段
14 LSI等価回路モデル作成手段
15 演算手段
16 データ記憶部
17 電源供給系回路安定動作確認手段
18 出力装置
19 波形分散処理手段
20 記憶装置
21 CADデータ及び部品データベース
22 LSI設計情報及びLSIデータベース
31 抵抗
32 インダクタンス
33 容量
34 コンダクタンス
61 電流波形A
62 電流波形B
71 電流源波形A使用時の電源電圧波形
72 電流源波形B使用時の電源電圧波形
81 LSI
82 パッケージ
83 基板電源配線
84 直流電源
85 基板実装部品
91 レジスト
92 絶縁層
93 メタル配線
94 グランド
95 配線幅
96 層構成
951 半導体装置モデル作成用情報格納部
952 半導体装置モデル作成部
953 電源ノイズ解析用半導体装置モデル
954 半導体装置レイアウト情報
955 半導体装置動作条件
956 半導体装置負荷条件
957 半導体装置回路記述
958 電源サブモデル作成手段
959 内部容量サブモデル作成手段
960 内部消費電流サブモデル作成手段
961 入出力サブモデル作成手段
962 サブモデル結合手段
801 基板電源配線モデル
802 デカップリングキャパシタモデル
803 直流電源モデル
804 LSI電源モデル
805 電源分配回路モデル
806 LSIパッケージモデル
807 電源電圧変動値
Claims (17)
- プリント配線基板上に実装された電源配線に半導体集積回路及びその他の受動部品が接続された電源供給系回路が安定動作をするかどうかを判定するための電源電圧変動解析システムであって、
前記半導体集積回路の設計情報及び電圧降下許容値と電源電流の電流波形の底時間に基づいたデータである遅延情報と電源分配回路の情報と該半導体集積回路のパッケージの情報とが含まれる半導体集積回路データベースと、前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとを入力するための入力装置と、
前記入力装置から入力された前記レイアウト情報と前記部品データベースとに基づいて基板等価回路モデルを作成する基板等価回路モデル生成手段と、
前記入力装置から入力された半導体集積回路の設計情報と半導体集積回路データベースとに基づいて半導体集積回路等価回路モデルを作成する半導体集積回路等価回路モデル生成手段と、
前記基板等価回路モデル生成手段にて作成された基板等価回路モデルと前記半導体集積回路等価回路モデル生成手段にて作成された半導体集積回路等価回路モデルとに基づいて電源供給系回路の電源電圧変動値を算出する演算手段と、
前記電源電圧変動値と前記電圧降下許容値とに基づいて前記電源供給系回路が安定動作するかどうかを判定する電源供給系回路安定動作確認手段とを有し、
前記半導体集積回路等価回路モデル生成手段は、前記遅延情報に基づいて前記半導体集積回路等価回路モデルの記述を変更する機能を持つ波形分散処理手段を有する電源電圧変動解析システム。 - 請求項1に記載の電源電圧変動解析システムにおいて、
前記波形分散処理手段は、予め設定された複数の前記遅延情報の中から必要な遅延情報を読み出し、読み出された遅延情報に基づいて前記半導体集積回路等価回路モデルの記述を変更することを特徴とする電源電圧変動解析システム。 - 請求項1または請求項2に記載の電源電圧変動解析システムにおいて、
前記半導体集積回路等価回路モデル生成手段は、半導体集積回路の全回路接続情報である該半導体集積回路の設計情報と半導体集積回路データベースとに基づいて半導体集積回路等価回路モデルを作成することを特徴とする電源電圧変動解析システム。 - 請求項1乃至3のいずれか1項に記載の電源電圧変動解析システムにおいて、
前記基板等価回路モデル生成手段は、前記電源配線の物理構造と電気的特性情報とに基づいて前記基板等価回路モデルを作成するフィールドソルバを内部に有することを特徴とする電源電圧変動解析システム。 - 請求項1乃至4のいずれか1項に記載の電源電圧変動解析システムにおいて、
CADデータを記憶している記憶装置を有し、
前記入力装置は、前記記憶装置に記憶されているCADデータから前記プリント配線基板のレイアウト情報を抽出して入力することを特徴とする電源電圧変動解析システム。 - 請求項5に記載の電源電圧変動解析システムにおいて、
前記入力装置は、前記記憶装置に記憶されているCADデータから必要なデータを抽出し、抽出されたデータと関連付けられた前記プリント配線基板上に実装される受動部品の情報を抽出して入力することを特徴とする電源電圧変動解析システム。 - 請求項5または請求項6に記載の電源電圧変動解析システムにおいて、
前記入力装置は、前記記憶装置に記憶されている半導体集積回路の名称やパッケージのデータである基本情報を抽出し、抽出された基本情報と関連付けられた半導体集積回路の設計情報を抽出して入力することを特徴とする電源電圧変動解析システム。 - 請求項7に記載の電源電圧変動解析システムにおいて、
前記入力装置は、前記基本情報と関連付けられた詳細情報を抽出して入力することを特徴とする電源電圧変動解析システム。 - 請求項5乃至8のいずれか1項に記載の電源電圧変動解析システムにおいて、
前記電源供給系回路安定動作確認手段にて前記電源供給系回路が安定動作しないと判定された場合、エラーメッセージを前記CADデータへ出力することを特徴とする電源電圧変動解析システム。 - 請求項5乃至8のいずれか1項に記載の電源電圧変動解析システムにおいて、
前記電源供給系回路安定動作確認手段にて前記電源供給系回路が安定動作しないと判定された場合、エラーメッセージを前記半導体集積回路データベースへ出力することを特徴とする電源電圧変動解析システム。 - プリント配線基板上に実装された電源配線に半導体集積回路及びその他の受動部品が接続された電源供給系回路が安定動作をするかどうかを判定する電源電圧変動解析方法であって、
基板等価回路モデル生成手段が、前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとを入力するための入力装置により入力された前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとに基づいて基板等価回路モデルを作成する処理を行い、
半導体集積回路等価回路モデル生成手段が、前記入力装置により入力された前記半導体集積回路の設計情報及び電圧降下許容値と電源電流の電流波形の底時間に基づいたデータである遅延情報と電源分配回路の情報と該半導体集積回路のパッケージの情報とが含まれる半導体集積回路データベースに基づいて半導体集積回路等価回路モデルを作成する処理を行い、
波形分散処理手段が、前記作成された半導体集積回路等価回路モデルの電源系等価回路モデルから発生される電流波形に対し、該半導体集積回路の電源電流の遅延情報を考慮し、電荷的に等価になるように該電流波形を変換する処理と、
前記変換された電流波形を発生させるように該半導体集積回路等価回路モデルの記述を変更する処理とを行い、
演算手段が、前記作成された基板等価回路モデルと前記変更された半導体集積回路等価回路モデルとに基づいて電源供給系回路の電源電圧変動値を算出する処理を行い、
電源供給系回路安定動作確認手段が、前記電源電圧変動値と前記電圧降下許容値とに基づいて前記電源供給系回路が安定動作するかどうかを判定する処理を行う電源電圧変動解析方法。 - 請求項11に記載の電源電圧変動解析方法において、
前記波形分散処理手段が、予め設定された複数の前記遅延情報の中から必要な遅延情報を読み出す処理と、
前記読み出された遅延情報に基づいて前記半導体集積回路等価回路モデルの記述を変更する処理とを行うことを特徴とする電源電圧変動解析方法。 - 請求項11または請求項12に記載の電源電圧変動解析方法において、
前記基板等価回路モデル生成手段が、前記電源配線の物理構造と電気的特性情報とに基づいてフィールドソルバを用いて前記基板等価回路モデルを作成する処理を行うことを特徴とする電源電圧変動解析方法。 - プリント配線基板上に実装された電源配線に半導体集積回路及びその他の受動部品が接続された電源供給系回路が安定動作をするかどうかを判定するためのプログラムであって、
前記プリント配線基板のレイアウト情報と実装される受動部品の情報が含まれる部品データベースとに基づいて基板等価回路モデルを作成する手順と、
前記半導体集積回路の設計情報及び電圧降下許容値と電源電流の電流波形の底時間に基づいたデータである遅延情報と電源分配回路の情報と該半導体集積回路のパッケージの情報とが含まれる半導体集積回路データベースに基づいて半導体集積回路等価回路モデルを作成する手順と、
前記作成された半導体集積回路等価回路モデルの電源系等価回路モデルから発生される電流波形に対し、該半導体集積回路の電源電流の遅延情報を考慮し、電荷的に等価になるように該電流波形を変換する手順と、
前記変換された電流波形を発生させるように該半導体集積回路等価回路モデルの記述を変更する手順と、
前記作成された基板等価回路モデルと前記変更された半導体集積回路等価回路モデルとに基づいて電源供給系回路の電源電圧変動値を算出する手順と、
前記電源電圧変動値と前記電圧降下許容値とに基づいて前記電源供給系回路が安定動作するかどうかを判定する手順とをコンピュータに実行させるプログラム。 - 請求項14に記載のプログラムにおいて、
予め設定された複数の前記遅延情報の中から必要な遅延情報を読み出す手順と、
前記読み出された遅延情報に基づいて前記半導体集積回路等価回路モデルの記述を変更する手順とをコンピュータに実行させるプログラム。 - 請求項14または請求項15に記載のプログラムにおいて、
前記電源配線の物理構造と電気的特性情報とに基づいてフィールドソルバを用いて前記基板等価回路モデルを作成する手順をコンピュータに実行させるプログラム。 - 請求項14乃至16のいずれか1項に記載のプログラムにおいて、
前記電源供給系回路が安定動作しないと判定された場合、エラーメッセージを出力する手順をコンピュータに実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342592A JP4858702B2 (ja) | 2006-12-20 | 2006-12-20 | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006342592A JP4858702B2 (ja) | 2006-12-20 | 2006-12-20 | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008152711A JP2008152711A (ja) | 2008-07-03 |
JP4858702B2 true JP4858702B2 (ja) | 2012-01-18 |
Family
ID=39654789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006342592A Expired - Fee Related JP4858702B2 (ja) | 2006-12-20 | 2006-12-20 | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4858702B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008276612A (ja) * | 2007-05-01 | 2008-11-13 | Nec Corp | 回路設計装置及び方法並びにプログラム |
JP5143052B2 (ja) * | 2009-02-24 | 2013-02-13 | 株式会社日立製作所 | ノイズ解析設計方法およびノイズ解析設計装置 |
JP5287523B2 (ja) * | 2009-06-05 | 2013-09-11 | 日本電気株式会社 | プリント基板電源回路設計装置、およびプリント基板電源回路設計方法、及びプログラム |
JP5304460B2 (ja) * | 2009-06-11 | 2013-10-02 | 日本電気株式会社 | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム |
JP5537627B2 (ja) * | 2012-10-01 | 2014-07-02 | 株式会社日立製作所 | ノイズ解析設計方法およびノイズ解析設計装置 |
EP4224356A4 (en) * | 2020-09-30 | 2023-11-08 | Fujitsu Limited | EQUIVALENT CIRCUIT ANALYSIS PROGRAM, EQUIVALENT CIRCUIT ANALYSIS DEVICE, AND EQUIVALENT CIRCUIT ANALYSIS METHOD |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06109750A (ja) * | 1992-09-29 | 1994-04-22 | Mazda Motor Corp | 回転センサ |
JP2005011892A (ja) * | 2003-06-17 | 2005-01-13 | Matsushita Electric Ind Co Ltd | Lsiの設計マージンの設定方法 |
JP2006215987A (ja) * | 2005-02-07 | 2006-08-17 | Sharp Corp | 電圧降下量計算方法及び電圧降下量計算装置、回路検証方法及び回路検証装置、並びに回路設計方法及び回路設計装置 |
JP4539376B2 (ja) * | 2005-03-07 | 2010-09-08 | 富士通株式会社 | 伝送信号波形解析方法及びプログラム |
JP2005251223A (ja) * | 2005-04-04 | 2005-09-15 | Nec Corp | プリント回路基板特性評価方法、及び記憶媒体 |
-
2006
- 2006-12-20 JP JP2006342592A patent/JP4858702B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008152711A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4858702B2 (ja) | 電源電圧変動解析システム、電源電圧変動解析方法及びプログラム | |
JP5491333B2 (ja) | 集積回路の設計のためのデバイスミスマッチのモデリングおよびシミュレーティング | |
US9507906B2 (en) | Metal interconnect modeling | |
JP2007140839A (ja) | プリント回路基板設計支援装置、プリント回路基板設計支援方法およびプリント回路基板設計支援用プログラム | |
EP2151774A1 (en) | Library for electric circuit simulation, recording medium storing it, and library generation system | |
JP5262176B2 (ja) | 電源回路の設計支援装置と設計支援方法 | |
KR100404065B1 (ko) | Emi 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치 | |
US9317638B1 (en) | Polymorphic circuit simulation system | |
US6230115B1 (en) | Simulator, simulation method, and medium having simulation program recorded, taking account of timing in electronic component and signal transmission through transmission line on printed-circuit board | |
JP5304460B2 (ja) | プリント配線基板電源回路設計装置、プリント配線基板電源回路設計方法及びプログラム | |
JP2007207168A (ja) | Emiシミュレーションモデル、emiシミュレーションシステムと方法 | |
JP4678027B2 (ja) | 集積回路装置の評価装置、評価方法及び評価プログラム | |
JP4575326B2 (ja) | 基板レイアウトチェックシステムおよび方法 | |
JP5082793B2 (ja) | プリント基板設計支援装置、プリント基板設計支援方法およびプリント基板設計支援プログラム | |
JP2008276612A (ja) | 回路設計装置及び方法並びにプログラム | |
Perez-Maher et al. | MEMS system design and verification tools | |
JP2001222573A (ja) | Emiシミュレーション用半導体集積回路の電源モデル及びその設計方法 | |
JP5287523B2 (ja) | プリント基板電源回路設計装置、およびプリント基板電源回路設計方法、及びプログラム | |
JP4080464B2 (ja) | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 | |
JP2008059153A (ja) | モデル作成プログラム、モデル作成プログラムを格納したコンピュータ読み取り可能な記録媒体およびモデル作成装置 | |
Li et al. | Development and validation of a microcontroller model for EMC | |
JP2009099047A (ja) | プリント回路基板設計システム、プリント回路基板設計方法及びプログラム | |
Fiesser et al. | Automated PCB Parasitics Extraction from EDA Tools for Power Electronics Design Support | |
JP2004192618A (ja) | レイアウトチェックシステム | |
Ihm et al. | Distributed on-chip power grid modeling: An electromagnetic alternative to RLC extraction-based models |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |