JP4855559B2 - 消耗電極パルスアーク溶接のアーク長制御方法 - Google Patents
消耗電極パルスアーク溶接のアーク長制御方法 Download PDFInfo
- Publication number
- JP4855559B2 JP4855559B2 JP03378698A JP3378698A JP4855559B2 JP 4855559 B2 JP4855559 B2 JP 4855559B2 JP 03378698 A JP03378698 A JP 03378698A JP 3378698 A JP3378698 A JP 3378698A JP 4855559 B2 JP4855559 B2 JP 4855559B2
- Authority
- JP
- Japan
- Prior art keywords
- arc
- voltage
- value
- pulse
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Arc Welding In General (AREA)
- Arc Welding Control (AREA)
Description
【発明の属する技術分野】
本発明は、消耗電極(以下、溶接ワイヤという)を定速度送給し、パルス溶接電流を通電してアーク長を制御する消耗電極パルスアーク溶接のアーク長制御方法に関するものである。
【0002】
【従来の技術】
消耗電極式パルスアーク溶接機では、均一な高品質の溶接を得るためにアーク長を一定に保つことが必要不可欠である。一般には、アーク長に対応するアーク電圧をフィードバックして適切なアーク長になるように制御している。
溶接中にアーク長に影響を与える外乱がランダムに発生する。この外乱の影響に速やかに応答して適切なアーク長に復帰させるためには、アーク電圧フィードバック回路を高速に応答させる必要がある。
一方、アーク長に対応するアーク電圧値は、アーク長に対応する電圧値と関係しない電圧を含んでいる。
【0003】
従来技術のアーク長制御方法(以下、従来技術という)のように、単に、アーク電圧フィードバック回路を高速に応答させると、後述する図4及び図5で説明するように、アーク長に関係しないアーク電圧値のフィードバック信号にも応答するために、アーク長制御は誤動作してアーク長をハンチングさせてしまう。
アーク電圧フィードバック回路を安定に動作させるために、従来技術では、フィードバックされたアーク電圧を時定数の大きいフィルタで平滑したフィードバック信号によってアーク電圧値を制御している。このアーク電圧値を制御するフィードバック信号は、時間遅れが大きくアーク長制御を高速にすることができなかった。
【0004】
図1は、溶接ワイヤの先端1a、被溶接材2、溶融池2a、チップ3、見かけのアーク長(以下、アーク長という)Laの関係を説明する図である。
同図において、送給ロールによって送給される溶接ワイヤは、ノズルの中にあるチップ3を通過してパルス溶接電流Iが流れる。図示していないパルス溶接電源からチップ3と被溶接材2との間にパルス溶接電源の出力が供給され、溶接ワイヤの先端1aと被溶接材2との間にアーク4を発生して、突き出し長さExを流れる電流によるジュール熱とアークによるアーク熱とによって、溶接ワイヤの先端1aが溶融して溶滴を被溶接材2の溶融池2aに移行させて溶接する。
【0005】
従来技術では、アーク長Laが、チップ・被溶接材間電圧Vwに比例するとして、アーク長Laを一定に保つために、チップ・被溶接材間電圧Vwを一定値に維持するように制御している。即ち、適切なチップ・被溶接材間電圧Vwを設定し、アーク電圧平均値Vaをフィードバックして設定したチップ・被溶接材間電圧Vwと比較してその差を0にするように制御している。
【0006】
従来技術は、後述する図2に示すように、溶接電圧瞬時値検出信号Vdを検出して平滑した検出溶接電圧平滑信号Vdaと、アーク長Laに対応するアーク電圧平均値Vaが設定されたアーク電圧設定信号Vsとを比較して、その差の設定・検出溶接電圧比較信号Cm2によって、パルス周波数fを制御してワイヤ溶融速度Wmを変化させ、設定したアーク電圧設定値Vsと検出したアーク電圧平均値Vaとが等しくなるように制御している。この設定・検出溶接電圧比較信号Cm2が、従来技術のフィードバック信号となる。
【0007】
図2は、パルス電流を通電し、チップ・被溶接材間電圧Vwをフィードバック制御してパルス周波数を制御することによってアーク長制御をする従来のパルスアーク溶接装置のブロック図である。ワイヤは定速度送給されているので、アーク長を制御するためには、パルス溶接電流Iの平均値を制御してワイヤ溶融速度Wmを増減させている。パルス溶接電流Iは、ピーク電流Ipとベース電流Ibとを、それぞれピーク期間Tpとベース期間Tbとからなるパルス周期Tで、交互に繰り返し通電する。
【0008】
同図において、パルス溶接電源PSは、商用電源ACを入力して溶接用電力をワイヤ1及び被溶接材2に出力する。
ワイヤ送給速度設定回路WSは、設定したワイヤ送給速度設定信号Wsに対応した電圧をワイヤ送給モータWMに出力する。
【0009】
溶接電圧瞬時値検出回路VDは、チップ・被溶接材間電圧Vwの瞬時値を検出して溶接電圧瞬時値検出信号Vdを出力する。検出溶接電圧平滑回路VDAは、チップ・被溶接材間電圧Vwの瞬時値を平滑して検出溶接電圧平滑信号Vdaを出力する。
アーク電圧設定回路VSは、アーク電圧設定信号Vsを出力する。設定・検出溶接電圧比較回路CM2は、検出溶接電圧平滑信号Vdaとアーク電圧設定信号Vsとを入力として、設定・検出溶接電圧比較信号Cm2を出力する。以下、溶接電圧瞬時値検出回路VD、検出溶接電圧平滑回路VDA、アーク電圧設定回路VS及び設定・検出溶接電圧比較回路CM2をアーク電圧フィードバック回路FBという。
【0010】
電圧・周波数変換回路VFは、設定・検出溶接電圧比較信号Cm2を入力して、パルス周波数fに対応した周波数制御信号Vfを出力する。
パルス幅設定回路TPは、設定したパルス幅のパルス幅設定信号Tpを出力する。
パルス周波数・幅制御回路DFは、周波数制御信号Vf及びパルス幅設定信号Tpを入力して、周波数制御信号Vfのパルス周波数に同期して、設定したパルス幅のパルス周波数・幅制御信号Dfを出力する。
【0011】
ベース電流値設定回路IBSは、ベース電流値設定信号Ibsを出力し、ピーク電流値設定回路IPSは、ピーク電流値設定信号Ipsを出力する。
ピーク・ベース電流値切換回路SW1は、ピーク電流値設定信号Ipsとベース電流値設定信号Ibsとを切換えて、ピーク・ベース電流値切換信号Sw1を出力する。このピーク・ベース電流値切換信号Sw1は、後述する図3の経過時間tに示すように、パルス周波数・幅制御信号Dfの周波数に同期して、ピーク期間Tpのときはピーク電流値設定信号Ipsを出力し、ベース期間Tbのときはベース電流値設定信号Ibsを出力する。
【0012】
設定・検出電流比較回路CM1は、溶接電流検出信号Idとピーク・ベース電流値切換信号Sw1とを入力して、その差の溶接電流制御信号Cm1を出力して、例えばPWM制御のインバータ回路を含むパルス溶接電源PSに出力して溶接電流値を制御する。
【0013】
溶接条件は、次の回路で設定する。アーク電圧設定回路VSは出力(アーク)電圧を設定し、パルス幅設定回路TPはパルス幅を設定し、ピーク電流値設定回路IPSはピーク電流値を設定し、ベース電流値設定回路IBSはベース電流値を設定する。
【0014】
図3は、図2のブロック図の各回路の出力信号波形を示す図である。
同図(A)は、溶接電圧瞬時値検出信号Vdであって、この信号の波形にはノイズ、インバータ制御の溶接電源装置のインバータ出力のリップル等が含まれている。
同図(B)は、溶接電圧瞬時値検出信号Vdを平滑した検出溶接電圧平均値Vdaの検出溶接電圧平滑信号Vdaと溶接電圧を設定するアーク電圧設定信号Vsとを示す。同図(C)は周波数制御信号Vfを示し、同図(D)はパルス周波数・幅制御信号Dfを示す。
同図(E)は、パルス周波数・幅制御信号Dfを入力したピーク・ベース電流値切換回路SW1から出力されるピーク・ベース電流値切換信号Sw1を示す。同図(F)は、溶接電流検出信号Idを示す。
【0015】
【発明が解決しようとする課題】
上記の従来のアーク長制御方法は、以下の問題がある。
従来のアナログ信号のフィードバック制御回路を使用した溶接装置において、アーク長の変動に対してアーク長制御の応答性を向上させようとして、溶接電圧瞬時値検出信号Vdを直接又は平滑を小さくして設定・検出溶接電圧比較回路CM2に入力してフィードバック制御するとハンチングが生じる。そこで、従来技術は、溶接電圧瞬時値検出信号Vdをアナログの平滑回路によってハンチングをしない程度に平滑してフィードバックしている。
【0016】
前述したように、従来技術は、アーク長Laがチップ・被溶接材間電圧Vwに比例するという仮定に基づいて、アーク長Laを一定に維持させようとして、チップ・被溶接材間電圧Vwを一定値に維持するように制御している。即ち、適切なチップ・被溶接材間電圧Vwを設定し、アーク電圧平均値Vaをフィードバックして設定したチップ・被溶接材間電圧Vwと比較しその差を0にするように制御している。
【0017】
従来技術は、アーク長に対応するチップ・被溶接材間電圧Vwをフィードバックし、アーク電圧平均値Vaが一定になるように制御している。例えば、アルミニウム及びその合金の消耗電極式ミグアーク溶接では、被溶接材の表面状況の不均一、その温度変化等によって、後述する図4(C)の陰極点Kpの動く範囲が異なり、アーク形状も大きく変化する。
【0018】
図4は、同じアーク長Laであっても、実際のアーク長(真のアーク長)Lbが異なる説明図である。同図(A)はアーク4がワイヤ先端1aと被溶接材2との最短距離を飛んで、実際のアーク長Lb1が適正アーク長L0と同じになっている最短アーク長説明図である。同図(B)はアーク4が広がり、ワイヤ先端1aと被溶接材2との距離が同図(A)よりも増加して、実際のアーク長Lb2が適正アーク長L0よりも増加している広がりアーク長の説明図である。同図(C)は後述するように、短絡からアークを再発生したときに、ワイヤ先端1aと被溶接材2との最短距離から離れた酸化皮膜上の新しい陰極点Kpに、アークが集中して、ワイヤ先端1aと被溶接材2との距離が同図(B)よりもさらに増加して、実際のアーク長Lb3が適正アーク長L0よりも増加している異常アーク長の説明図である。
【0019】
アルミ溶接では、ワイヤ先端1aとアルミニウム及びその合金の被溶接材2との最短距離付近に酸化皮膜があるときは、同図(A)に示すように、アークを形成する電子は、ワイヤ先端1aと被溶接材2との最短距離付近の酸化皮膜からワイヤ先端1aに飛びやすい。
【0020】
この電子が飛び出す陰極点Kpは高温度であるので、このワイヤ先端1aとの最短距離にある酸化皮膜が破壊し、この酸化皮膜が破壊すると、同図(B)に示すように、陰極点Kpは、ワイヤ先端1aと被溶接材2との最短距離から離れた酸化皮膜に移動する。
さらに、短絡からアークを再発生したときに、ワイヤ先端1aと被溶接材2との最短距離から離れた酸化皮膜上の新しい陰極点Kpに、アークが集中する。
【0021】
図5は、溶接電流平均値Iaを一定にしたときのアーク長La(横軸)とアーク電圧平均値Va(縦軸)との関係を示すアーク長・アーク電圧特性図である。
同図において、アークが発生しているとき(アーク長La>0)のアーク電圧平均値Vaは、陰極点Kpでの陰極電圧降下Vkを定数としアーク長Laの増加にしたがって増加する勾配αの直線ABとなる。
【0022】
前述した図4(A)に示す最短アーク長では、実際のアーク長Lb1が適正アーク長L0と同じになっているので、アーク電圧平均値VaはV0となる。しかし、図4(B)に示す広がりアーク長では、実際のアーク長Lb2が適正アーク長L0よりも増加するために、アーク電圧平均値VaはV0よりも高いV2となる。さらに、図4(C)に示す異常アーク長では、実際のアーク長Lb3が適正アーク長L0よりも異常に増加するために、アーク電圧平均値VaはV0よりも異常に高いV3となる。
【0023】
また、短絡すると陰極点Kpが消失し、陰極電圧降下Vkも0になって、フィードバックされたアーク電圧平均値Vaは急に低下し、アーク長Laとアーク電圧平均値Vaとのほぼ線形な関係に従って推定すると、アーク長Laは横軸と点線との交点CのマイナスLkとなり大きなマイナス値になってしまう。
【0024】
さらに、短絡からアークが再発生したときに、前述したように、ワイヤ先端1aと被溶接材2との最短距離から離れた酸化皮膜上の新しい陰極点Kpに、アークが集中するために、図4(C)に示すように、実際のアーク長Lb3が適正アーク長L0よりも異常に増加して、アーク電圧平均値VaはV1よりも異常に高いV3となる。
【0025】
アーク電圧フィードバック回路FBを高速に応答させると、短絡が発生したときに、実際のアーク長が0であるのに、アーク電圧フィードバック回路FBは、アーク長をマイナスLkまで減少させるように動作し、さらに、短絡からアークが再発生したときに、図4(C)に示すように、実際のアーク長Lb3が適正アーク長L0よりも異常に増加して、アーク電圧平均値VaはV0よりも異常に高いV3となり、この異常に高いアーク電圧V3が、アーク電圧フィードバック回路FBに入力されると、アーク長Laを実際のアーク長Lb3まで増加させるように動作する。
【0026】
従来技術では、アーク電圧フィードバック回路FBを高速に応答させると、短絡が発生したとき、アーク長を大きく減少させ、次に短絡からアークが再発生すると、アーク長を大きく減少させさせるように動作する。このように、適正アーク長L0の変化に関係しないアーク電圧変化のフィードバック信号(設定・検出溶接電圧比較信号Cm2)に応答してアーク長制御は誤動作し、逆に、アーク長の変化を発生させてアーク長をハンチングさせてしまう。アーク電圧フィードバック回路FBを安定に動作させるために、従来のアーク長制御方式では、フィードバック信号を時定数の大きいフィルタ(検出溶接電圧平滑回路VDA)によって平滑していた。その大きいフィルタのために、アーク電圧Vaのフィードバック信号は時間遅れが大きく高速なアーク長制御ができなかった。
【0027】
図6は、溶接中の経過時間tの時刻t1で、アークが段差のある位置を通過したとき、アーク長Laに対応したアーク電圧平均値Va、溶接電流平均値Ia及びアーク長Laの変化を示す図である。同図(A)は、溶接中の経過時間tの時刻t1で、段差のある位置を通過したとき、パルス電流波形に対応したチップ・被溶接材間電圧Vw及びアーク長Laに対応したアーク電圧平均値Vaの変化の応答性を示す図であり、同図(B)は、制御されたパルス周波数f(パルス周期T)に対応したパルス電流波形及び溶接電流平均値Iaの時間的変化を示す図であり、同図(C)は、アーク長Laの変化の応答性を示す図である。
【0028】
溶接中の経過時間tの時刻t1で、段差のある位置を通過したとき、同図(C)に示すように、アーク長が段差変化前の適正アーク長L0から段差変化後のアーク長L2に変化して、前述した図2の溶接装置の動作によって、周波数制御信号Vfがパルス周波数fを減少させるので、同図(B)に示すように、パルス周期T=1/fが長くなって、溶接電流平均値Iaが徐々に低下して、同図(C)に示すように、アーク長Laが徐々に短くなって、時刻t5で、段差変化前のアーク長L1に復帰する。
【0029】
このように、従来技術のアナログ信号のフィードバック制御回路を使用した溶接装置では、溶接電圧瞬時値検出信号Vdをアナログの検出溶接電圧平滑回路VDAによってハンチングをしない程度に平滑しているために、段差のある位置を通過した直後のアーク長L2が、段差変化前の適正アーク長LOに復帰するまでの時間が長くなり応答性がよくない。
【0030】
図7は、従来技術によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。
同図に示すように、段差通過後にアーク長が長くなるので、被溶接物がアーク熱を受ける範囲が広くなってビード幅Wが広がる。このときに、従来技術では、適正アーク長LOに速やかに復帰させることができないので、広いビード幅の部分が長くなる。その結果、従来技術では、溶接ビード幅Wが広がる期間が長くなり溶け込み形状の変化が大きくなって溶接結果の均一性が低下する。
【0031】
従来のアーク長制御方式では、アーク電圧フィードバック回路FBを高速に応答させたときに、短絡が発生すると、アーク長を大きく減少させ、次に短絡からアークが再発生すると、アーク長を大きく増加させさせるように誤動作し、アーク長の変化を逆に起こしてアーク長をハンチングさせてしまう。したがって、従来技術では、アーク電圧フィードバック回路FBを安定に動作させるために、フィードバック信号を時定数の大きいフィルタ(検出溶接電圧平滑回路VDA)によって平滑していたために、アーク電圧Vaのフィードバック信号は時間遅れが大きく高速なアーク長制御ができなかった。
【0032】
【課題を解決するための手段】
【0038】
請求項1のアーク長制御方法は、予め定めたピーク期間中の予め定めたピーク電流及びベース期間中の予め定めたベース電流から形成されるパルス電流を通電し、チップ・被溶接材間電圧をフィードバックしてパルス周期を制御することによって溶接電流平均値を増減させてアーク長制御をする消耗電極パルスアーク溶接のアーク長制御方法において、
アーク電圧ディジタル設定値Vsdを設定し、ワイヤ送給速度設定値と対応させたパルス周期の増減の中心値であるパルス周期増減中心値Tcを設定し、アーク電圧フィードバック制御の利得を調整する積分上限Ciを設定し、周期算出積分加算値Ki=Ci/Tcを自動設定するステップと、
溶接を開始すると前記チップ・被溶接材間電圧を溶接電圧瞬時値ディジタル検出値Vddとして検出し、前記アーク電圧ディジタル設定値Vsdと前記溶接電圧瞬時値ディジタル検出値Vddとの差である設定・検出ディジタル電圧差ΔVdd=Vsd−Vddを算出するステップと、
第N周期を開始するとパルス周期算出積分値In=∫(Ki+ΔVdd)dtの積分を開始し、前記ピーク期間に続く前記ベース期間中に前記パルス周期算出積分値Inが前記積分上限Ciに達した時点で前記ベース期間を終了して第N周期を終了すると共に前記パルス周期算出積分値Inをリセットし、次の第(N+1)周期を開始するステップと、
からなり、前記パルス周期をパルス周期増減中心値から増減させて溶接電流平均値を増減させアーク長を復帰させる消耗電極パルスアーク溶接のアーク長制御方法である。
【0042】
請求項2のアーク長制御方法は、請求項1の積分上限Ciの選定によって電源の外部特性の傾斜を調整する消耗電極パルスアーク溶接のアーク長制御方法である。
【0043】
請求項6のアーク長制御方法は、請求項1又は請求項2又は請求項3の積分上限Ciの選定によってパルス周期Tと中心パルス周期Tcとの比のパルス周期変化比ΔT/Tcを増減させることによってアーク電圧フィードバック回路FBの利得を調整する消耗電極パルスアーク溶接のアーク長制御方法である。
【0044】
請求項7のアーク長制御方法は、請求項1又は請求項2又は請求項3の積分上限Ciの選定によって溶接電流変化量ΔIaを増減させることによって電源の外部特性の傾斜を調整する消耗電極パルスアーク溶接のアーク長制御方法である。
【0045】
【発明の実施の形態】
発明の実施の形態は、後述する図17及び図18のフローチャートに示すように、次の手順を実行する。
(A)演算回路CPUがワイヤ送給速度ディジタル設定信号Wsd及びアーク電圧ディジタル設定値Vsdを設定すると、予め設定した溶接条件記憶回路から、適切なピーク期間Tp、ピーク電流値Ip、ベース電流値Ib及び中心パルス周期Tc、積分上限Ci、周期算出積分加算値Kiを読み取って、自動設定する。そして、ピーク期間制御カウンタTPCのカウントTpc及びパルス周期算出積分値Inをリセットする。以下の各動作は、制御割込み周期Tsmごとに制御される。
【0046】
(B)演算回路CPUは、ピーク期間(Tp)中かベース期間(Tb)中かを判別し、ピーク期間中のときは、電流制御指令レジスタICRにピーク電流値Ipに相当する信号を入力して電流制御ディジタル信号IcdをIpとし、ベース期間中のときは、電流制御指令レジスタICRにベース電流値Ibに相当する信号を入力して電流制御ディジタル信号IcdをIbとする。
【0047】
(C)D/A変換回路DA1は、演算回路CPUから出力された電流制御ディジタル信号Icdを電流制御信号IcaにDA変換してパルス溶接電源PSに出力する。
(D)A/D変換回路AD1は、検出した溶接電圧瞬時値検出信号Vdを溶接電圧瞬時値ディジタル検出値VddにAD変換して演算回路CPUに入力する。
(E)演算回路CPUは、上記アーク電圧ディジタル設定値Vsdと上記溶接電圧瞬時値ディジタル検出値Vddとの差の設定・検出ディジタル電圧差ΔVddを算出する。
【0048】
(F)演算回路CPUは、上記自動設定した周期算出積分加算値Kiと上記算出した設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを算出する。
(F)演算回路CPUは、上記算出したパルス周期ディジタル信号Tdを積分してパルス周期算出積分値Inを算出し、上記自動設定した積分上限Ciとを比較し、パルス周期算出積分値Inが積分上限Ciよりも小さいときは、上記ピーク期間中かベース期間中かを判別する手順に戻り、パルス周期算出積分値Inが積分上限Ciよりも大きいときは、次の手順に進む。
【0049】
(G)パルス周期算出積分値Inが積分上限Ciを超えたとき、演算回路CPUは、現在のN周期のパルス周期Tを終了し、次の(N+1)周期のパルス期間を算出するためにピーク期間制御カウントTpc及びパルス周期算出積分値Inをリセットする。
(H)演算回路CPUは、溶接停止指令が出力されているかどうかを判別し、溶接停止指令が出力されているときは、パルス溶接電流通電制御を終了する。溶接停止指令が出力されていないときは、上記ピーク期間中かベース期間中かを判別する手順に戻って次のパルス周期を算出するための上記各ステップを繰り返す。
【0050】
【実施例】
[図8の説明]
図8は、アーク長が変化したときに、パルス周波数fを増減させて、アーク長Laを適正アーク長L0に復帰させる説明図である。同図(A)は適正アーク長L0のときのパルス周波数fがfcであり、同図(B)は適正アーク長よりも短いアーク長L1のときのパルス周波数fがf1であり、同図(C)は適正アーク長よりも長いアーク長L2のときのパルス周波数fがf2であることを示す図である。
【0051】
同図(A)に示すように、適正アーク長L0であるときのパルス周波数fをfcとしたときの溶接電流平均値をIa0とすると、同図(B)に示すように、適正アーク長よりも短いアーク長L1になったとき、パルス周波数fを大にしてf1にすると、溶接電流平均値Ia1がIa0よりも大になり、ワイヤ溶融速度Wmが大となって、アーク長が長くなり適正アーク長L0に復帰する。逆に、同図(C)に示すように、適正アーク長よりも長いアーク長L2になったとき、パルス周波数fを小にしてf2にすると、溶接電流平均値Ia2がIa0よりも小になり、ワイヤ溶融速度Wmが小となって、アーク長が短くなり適正アーク長L0に復帰する。
【0052】
以下、上記の適正アーク長L0であるときのパルス周波数fcを中心パルス周波数という。
(数1の説明)
本出願人がパルス溶接において、ワイヤ溶融速度Wmと溶接電流平均値Iaとの関係についてシュミレーション実験及び理論分析した結果、数1の関係があることが判明している。
【0053】
【数1】
【0054】
ただし、aはワイヤ突き出し部先端の実効抵抗率に相当する定数、bはワイヤの室温抵抗率に依存する定数、Φは陽極の等価溶融電圧、Hoは溶滴離脱時の単位体積当たりの熱量、Exはワイヤ突き出し長さ、Sはワイヤ断面積、Ibはベース電流値、Ipはピーク電流値、Iaは溶接電流平均値である。
号の説明
【0055】
この数1を検討すると、ピーク電流値Ip、ピーク期間Tp及びベース電流値Ibが一定である固定ユニットパルス条件のとき、数1のワイヤ溶融速度Wm及び溶接電流平均値Ia以外は、すべて一定値又は定数であるので、ワイヤ溶融速度Wmと溶接電流平均値Iaとが線形関係を有する。
【0056】
固定ユニットパルス条件の溶接電流平均値Iaとパルス周波数fとは次の式1で示される。
Ia=Ib+(Ip−Ib)・Tp・f=[(Ip−Ib)Tp]/T
…(式1)
【0057】
この式1において、ピーク電流値Ip、ピーク期間Tp及びベース電流値Ibが一定であるので、溶接電流平均値Iaとパルス周波数fとが線形関係を有する。
したがって、上記の数1と式1とからワイヤ溶融速度Wmとパルス周波数fとは、線形関係を有することになる。
【0058】
適正アーク長L0を維持するためには、ワイヤ送給速度Wsとワイヤ溶融速度Wmとを一致させなければならないので、ワイヤ送給速度Wsが増加するとワイヤ溶融速度Wmも増加させるので、ワイヤ送給速度Wsとワイヤ溶融速度Wmを左右するパルス周波数fとも線形関係(単調増加関係)を有する。
従って、予め定めたワイヤ送給速度設定値Wsに対して、適正アーク長L0に維持する図8(A)で説明した中心パルス周波数fcが存在する。
【0059】
[アーク長制御の説明]
次に、上記のワイヤ送給速度設定値Wsと中心パルス周波数fcとの関係を使用して、アーク長を高速に制御するアーク長制御方法について説明する。
アーク電圧設定値Vsとアーク電圧瞬時値検出値Vdとの差の設定・検出電圧差ΔVd=Vs−Vdを算出し、このΔVdが0のときのパルス周波数を中心パルス周波数fcに設定しておく。
なお、後述する実施例のパルスアーク溶接装置においては、アーク電圧ディジタル設定値Vsdと溶接電圧瞬時値ディジタル検出値Vddとの差の設定・検出ディジタル電圧差ΔVdd=Vsd−Vddを算出し、このΔVddが0のときのパルス周期Tをパルス周期増減中心値(以下、中心パルス周期Tcという)に設定しておく。
【0060】
前述した図8(B)のように、適正アーク長L0よりも短いアーク長L1になって設定・検出ディジタル電圧差ΔVddがプラスになると、パルス周波数は中心パルス周波数fcから増加してf1となり、アーク長を適正アーク長L0に復帰させる。逆に、図8(C)のように、適正アーク長L0よりも長いアーク長L2になって設定・検出ディジタル電圧差ΔVddがマイナスになるとパルス周波数は中心パルス周波数fcから減少してf2となり、アーク長を適正アーク長L0に復帰させる。上記の制御方法の実施例は図10乃至図14、図17及び図18の説明において後述する。
【0061】
上記のように、設定・検出ディジタル電圧差ΔVddが0になると、必ず、直ちに、中心パルス周波数fcに戻るので、アーク電圧フィードバック回路FBのフィルタ(検出溶接電圧平滑回路VDA)を取り除き、溶接電圧瞬時値検出信号Vdをフィードバック信号にしても、遅れなくリアルタイムでアーク長を制御することができる。この制御方法においては、ハンチングを生じることなく、アーク電圧フィードバック回路FBを安定に動作させることができる。
【0062】
従来技術は、アーク電圧設定値Vsと検出溶接電圧平均値Vda(設定・検出電圧差ΔVd)だけによるパルス周期の決定方式であったが、本発明のアーク長制御方法は、アーク電圧フィードバック回路FBのフィルタを取り除き、アーク電圧設定値Vsと溶接電圧瞬時値検出値Vdによって、遅れなく、リアルタイムで、ハンチングを生じることなく、アーク長を制御することができる。
【0063】
本発明のアーク長制御方法は、中心パルス周波数fcを中心に、設定・検出ディジタル電圧差ΔVddに応じてパルス周期T=1/fを増減させると、外乱が生じても、アーク電圧フィードバック回路FBが、直ちにパルス周期Tを増減させてアーク長を制御し、外乱が無くなると、必ず、直ちに、中心パルス周波数fcに戻る。即ち、このようなアーク電圧フィードバック回路FBは、常に中心パルス周波数fcに復帰し、例えば、短絡が多発するアルミニウム合金メソスプレー移行溶接で発生するような激しい外乱があっても、アーク電圧フィードバック回路FBがハンチングを生じることがない。
【0064】
[本アーク長制御方法を実施する制御回路の説明]
図9は、パルス電流を通電し、ワイヤ送給速度設定値Wsに対応した中心パルス周波数fcを設定して、チップ・被溶接材間電圧Vwをフィードバック制御してパルス周波数fを制御することによってアーク長制御をする本発明のアーク長制御方法を実施するパルスアーク溶接装置のブロック図である。
本発明のアーク長制御方法と従来のアーク長制御方法との異なる構成の主要部は次のとおりである。
【0065】
従来技術が、パルス電流を通電し、チップ・被溶接材間電圧Vwをフィードバックして、アーク電圧設定値Vsと溶接電圧瞬時値検出信号Vdを平滑した検出溶接電圧平均値Vdaとの差の設定・検出電圧差ΔVd=Vs−Vdaによってパルス周波数fを制御して溶接電流平均値Iaを増減させるアーク長制御方法であって、上記設定・検出電圧差ΔVdが0のときに復帰する原点となるパルス周波数fが設定されていなかったので、設定・検出電圧差ΔVdの増減に応じてパルス周波数fが増減を繰り返してパルス周波数fが一定値になるまでに時間を必要とした。
【0066】
それに対して、本発明のアーク長制御方法は、ワイヤ送給速度設定値Wsに対応した中心パルス周波数fcを設定し、パルス電流を通電し、チップ・被溶接材間電圧Vwをフィードバックして、アーク電圧設定信号VsをAD変換したアーク電圧ディジタル設定値Vsdと溶接電圧瞬時値検出信号VdをAD変換した溶接電圧瞬時値ディジタル検出値Vddとの差の設定・検出ディジタル電圧差ΔVdd=Vsd−Vddが0のときにパルス周波数fが復帰する原点となる中心パルス周波数fcになるようにしておき、溶接開始後、上記設定・検出ディジタル電圧差ΔVddの増減に応じて溶接電流平均値Iaを増減させて適正アーク長L0に復帰させ、復帰と同時に、増減したパルス周波数fを直ちに中心パルス周波数fcに復帰させることによって溶接電流平均値Iaを復帰させてアーク長を復帰させるアーク長制御方法である。
【0067】
本発明のアーク長制御方法を実施するパルスアーク溶接装置は、ワイヤ送給速度設定値Wsに対応した中心パルス周波数fcを設定し、チップ・被溶接材間電圧Vwを検出して、従来の溶接装置のような時定数の大きい平滑回路(検出溶接電圧平滑回路VDA)を通さないで、チップ・被溶接材間電圧VwをAD変換し、このAD変換した溶接電圧瞬時値ディジタル検出信号Vddを溶接装置の演算回路CPUに入力し、アーク電圧設定信号VsをAD変換したアーク電圧ディジタル設定値Vsdと上記溶接電圧瞬時値検出信号VdをAD変換した溶接電圧瞬時値ディジタル検出値Vddとの差の設定・検出ディジタル電圧差ΔVddを算出する。この設定・検出ディジタル電圧差ΔVddが、本発明のアーク長制御方法のフィードバック信号となる。
【0068】
次に、中心パルス周波数fc(中心パルス周期Tc=1/fc)を原点として、この設定・検出ディジタル電圧差ΔVddに対応したパルス周波数f(パルス周期T=1/f)をリアルタイムに算出する。演算回路CPUは、この算出したパルス周波数fに対応した電流制御ディジタル信号IcdをDA変換してパルス溶接電源PSに溶接電流制御信号Cm1を出力する。
【0069】
本発明を実施する溶接装置の図9に示すブロック図において、点線で示す変更部分以外は従来の溶接装置と同様であるので、以下、この変更部分について説明する。
AD変換回路AD1は、アナログの溶接電圧瞬時値検出信号Vdを溶接電圧瞬時値ディジタル検出信号Vddに変換し、演算回路CPUに入力する。AD変換回路AD2は、アナログのアーク電圧設定信号Vsをアーク電圧ディジタル設定信号Vsdに変換し、演算回路CPUに入力する。AD変換回路AD3は、アナログのワイヤ送給速度設定信号Wsをワイヤ送給速度ディジタル設定信号Wsdに変換し、演算回路CPUに入力する。DA変換回路DA1は演算回路CPUから出力された電流制御ディジタル信号IcdをDA変換してパルス溶接電源PSに溶接電流制御信号Cm1を出力する。
【0070】
[演算回路CPUの説明]
演算回路CPUに、ワイヤの材質及び直径に対応したパルス電流の各パラメータ(ピーク期間Tp、ピーク電流値Ip、ベース電流値Ib、ワイヤ送給速度設定値Wsと対応させた中心パルス周期Tc、各種制御用の定数等)を予め設定する。
【0071】
演算回路CPUは、各パルス周期Tのピーク電流の通電開始時点から通電終了時点までのパルス周期Tを数2によって判断する。
【0072】
【数2】
【0073】
ただし、Kiは周期算出積分加算値であって、ワイヤ送給速度設定値Wsに対応した値であって、この周期算出積分加算値Kiは、前述した設定・検出ディジタル電圧差ΔVddが0のとき、出力中のパルス周期Tが中心パルス周期Tcになるような積分入力値である。この中心パルス周期Tcのとき、数2は、Ki・Tc=Ciとなる。
Inは上記周期算出積分加算値Kiと前述した設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdの積分値(以下、パルス周期算出積分値という)である。Ciは積分上限であって、後述するアーク電圧フィードバック回路のゲインに関係する定数である。
【0074】
演算回路CPUは、ワイヤ送給速度設定値Wsに応じて中心パルス周期Tc及び周期算出積分加算値Kiを算出する。上記数2の積分開始時点は、N周期のパルス周期Tのピーク電流Ipの通電開始時点とする。ピーク電流Ipの通電を開始すると、リセットされたパルス周期積分回路は、周期算出積分加算値Kiと設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを入力して積分を開始する。
【0075】
上記積分を開始すると、演算回路CPUは、時間の経過にしたがって増加するパルス周期算出積分値Inと積分上限Ciとを、例えばサンプリング周期Tsmで比較し、パルス周期算出積分値Inが積分上限Ciを超える時点を、N周期のパルス周期Tの終了時点とする。このN周期のパルス周期Tの終了時点で、次の(N+1)周期のパルス周期Tのピーク電流Ipを出力すると共に、パルス周期積分回路をリセットする。このリセットされたパルス周期積分回路は、周期算出積分加算値Kiと設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを入力して、次の(N+1)周期の積分を再び開始し、以下同様にしてパルス周期制御を繰り返す。
【0076】
数2を変形すると数3になる。
【0077】
【数3】
【0078】
上記積分した一周期のアーク電圧平均値Vaがアーク電圧設定値Vsに等しいとき、即ち、アーク電圧フィードバック回路FBのアーク電圧ディジタル設定値Vsdと溶接電圧瞬時値ディジタル検出値Vddとの差の設定・検出ディジタル電圧差ΔVddが0のとき、下記の数4の関係が成立する。
【0079】
【数4】
【0080】
この数4を数3に代入すと、下記の式2の関係が成立する。
In=Ki・t=Ci …(式2)
さらに、前述した中心パルス周期Tcのときの関係式Ki・Tc=Ciを式2に代入すると、下記の式3の関係が成立する。
In=Ci/Tc×t …(式3)
【0081】
適正アーク長L0のときは、各周期のアーク電圧平均値Vaがアーク電圧設定値Vsと等しくなるので、パルス周期Tは中心パルス周期Tcとなる。
しかし、適正アーク長よりも短いアーク長L1又は適正アーク長よりも長いアーク長L2になったときは、一周期のアーク電圧平均値Vaがアーク電圧設定値Vsよりも小又は大となり、下記のとおり、適正アーク長L0に復帰させる。
【0082】
(1)適正アーク長L0よりも短いアーク長L1になって、一周期のアーク電圧平均値Vaがアーク電圧設定値Vsよりも小であるときは、下記の数5の関係が成立する。
【0083】
【数5】
【0084】
この数5及び周期算出積分加算値Ki=Ci/Tcを数3に代入すと、下記の式4の関係が成立する。
Ci/T・t<Ci
t<Tc …(式4)
【0085】
この式4は、積分上限Ciに達する時間t(パルス周期T)が、中心パルス周期Tcよりも小となることを示し、パルス周期Tが小になって溶接電流平均値Iaが増加して、アーク長Laが長くなり、適正アーク長L0に復帰する。
このとき、適正アーク長L0よりもアーク長Laが短いほど、アーク電圧平均値Vaがアーク電圧設定値Vsよりも小さくなり、周波数f(パルス周期T)の変化が大きくなるので、溶接電流平均値Iaを大きく増加させて、直ちに、適正アーク長L0に復帰させる。
【0086】
(2)逆に、適正アーク長L0よりも長いアーク長L2になって、一周期のアーク電圧平均値Vaがアーク電圧設定値Vsよりも大であるときは、下記の数6の関係が成立する。
【0087】
【数6】
【0088】
この数6及び周期算出積分加算値Ki=Ci/Tを数3に代入すと、下記の式5の関係が成立する。
Ci/T・t>Ci
t>Tc …(式5)
この式5は、積分上限Ciに達する時間t(パルス周期T)が、中心パルス周期Tcよりも大となることを示し、パルス周期Tが大になって溶接電流平均値Iaが減少して、アーク長Laが短くなり、適正アーク長L0に復帰する。
このときも、適正アーク長L0よりもアーク長Laが長いほど、アーク電圧平均値Vaがアーク電圧設定値Vsよりも大きくなり、周波数f(パルス周期T)の変化が大きくなるので、溶接電流平均値Iaを大きく減少させて、直ちに、適正アーク長L0に復帰させる。
【0089】
図10は、数2に示す演算式によって周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを積分してパルス周期Tを算出するパルス周期積分算出図である。
【0090】
同図の直線oyは、設定・検出ディジタル電圧差ΔVddが、一周期のいずれの時刻においても、0のときのパルス周期算出積分値In=Ci×t/Tcの積分直線である。折れ線ovyは、適正アーク長L0であって、アーク電圧設定値Vsと検出溶接電圧平均値Vdaとの差の設定・検出ディジタル電圧差ΔVddが、一周期平均すると、0のときの積分直線である。
【0091】
同図の折れ線ouxは、アーク長Laが適正アーク長よりも短いアーク長L1であって、アーク電圧設定値Vsと検出溶接電圧平均値Vdaとの差の設定・検出ディジタル電圧差ΔVddがプラスのときの積分直線である。
同図の折れ線owzは、アーク長Laが適正アーク長よりも長いアーク長L2であって、アーク電圧設定値Vsと検出溶接電圧平均値Vdaとの差の設定・検出ディジタル電圧差ΔVddがマイナスのときの積分直線である。
同図の折れ線ostは、アーク長Laが折れ線owzのアーク長L2よりもさらに長いアーク長L3であって、アーク電圧設定値Vsと検出溶接電圧平均値Vdaとの差の設定・検出ディジタル電圧差ΔVddが大きなマイナスのときの積分直線である。
【0092】
以下の説明において、設定・検出ディジタル電圧差ΔVddを積分する現時点の一周期をN周期としたとき、このN周期のパルス周期Tは、後述する図11乃至図14に示すように、現時点のN周期で算出する一周期Tである。以下の説明において、0からtまでの積分記号を∫で示す。
【0093】
図11は、図10の折れ線ovyの一周期の各信号の説明図である。同図(A)は折れ線ovyのときの一周期の溶接電圧瞬時値ディジタル検出信号Vddの波形図であり、同図(B)は一周期の設定・検出ディジタル電圧差ΔVddの波形図であり、同図(C)は周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdの波形図である。
【0094】
同図(D)はパルス周期ディジタル信号Tdのパルス周期算出積分値時間経過図であり、同図(E)は現時点のN周期で算出するパルス周期のパルス溶接電流Iの波形図である。
【0095】
同図(A)は、N周期のアーク長Laが適正なアーク長L0のときに、溶接電圧瞬時値ディジタル検出信号Vddはピーク期間Tpのピーク電圧Vpに対応したピーク電圧信号Vp0及びベース期間Tb=Tc−Tpのベース電圧Vbに対応したベース電圧信号Vb0であり、Vsdはピーク電圧信号Vp0及びベース電圧信号Vb0と比較するアーク電圧ディジタル設定信号を示す。
【0096】
同図(B)は、ピーク電圧信号Vp0及びベース電圧信号Vb0とアーク電圧ディジタル設定信号Vsdとの差の設定・検出ディジタル電圧差ΔVddを示す。
この設定・検出ディジタル電圧差ΔVddのピーク電流Ipの通電開始時(t=0)から積分上限Ciに達してベース電流Ibの通電を終了するまでのパルス周期算出積分値∫ΔVd・dtは0となる。
【0097】
同図(C)は、周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを示し、パルス周期ディジタル信号Tdはピーク期間Tpでは(Ki−Vp0)となり、ベース期間Tb=Tc−Tpでは(Ki−Vb0)となる。
【0098】
同図(D)は、パルス周期算出積分値Inを示し、ピーク期間Tpでは(Ki−Vp0)を積分してパルス周期算出積分値Inは直線ovとなり、ベース期間Tb=Tc−Tpでは(Ki−Vb0)を積分してパルス周期算出積分値Inは直線vyとなる。
これらのピーク期間Tp及びベース期間Tbの一周期を平均したパルス周期ディジタル信号Tdは周期算出積分加算値Kiとなり、この周期算出積分加算値Kiを積分すると直線oyとなる。
パルス周期ディジタル信号Tdのパルス周期算出積分値Inが積分上限Ciに達した時刻tのパルス周期Tを中心パルス周期Tcとする。
【0099】
同図(E)は、上記算出した中心パルス周期Tcに達した時点で、ベース電流Ibを終了して次の(N+1)周期のピーク電流Ipの通電を開始する。
上記積分上限Ciに達した時刻tでパルス周期積分回路をリセットし、次の(N+1)周期のパルス周期のピーク電流Ipを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【0100】
図12は、図11(A)乃至図(E)と同様に、折れ線ouxのときの一周期の各信号の説明図である。同図(A)は折れ線ouxのときの一周期の溶接電圧瞬時値ディジタル検出信号Vddの波形図であり、同図(B)は一周期の設定・検出ディジタル電圧差ΔVddの波形図であり、同図(C)は周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdの波形図である。
【0101】
同図(D)はパルス周期ディジタル信号Tdのパルス周期算出積分値時間経過図であり、同図(E)は現時点のN周期で算出するパルス周期のパルス溶接電流Iの波形図である。
【0102】
同図(A)は、N周期のアーク長Laが適正アーク長よりも短いアーク長L1のときに、溶接電圧瞬時値ディジタル検出信号Vddはピーク期間Tpのピーク電圧Vpに対応したピーク電圧信号Vp1及びベース期間Tb=T1−Tpのベース電圧Vbに対応したベース電圧信号Vb1であり、Vsdはピーク電圧信号Vp1及びベース電圧信号Vb1と比較するアーク電圧ディジタル設定信号を示す。
【0103】
同図(B)は、ピーク電圧信号Vp1及びベース電圧信号Vb1とアーク電圧ディジタル設定信号Vsdとの差の設定・検出ディジタル電圧差ΔVddを示す。
この設定・検出ディジタル電圧差ΔVddのピーク電流Ipの通電開始時(t=0)から積分上限Ciに達してベース電流Ibの通電を終了するまでのパルス周期算出積積分値∫ΔVd・dtはプラスとなる。
【0104】
同図(C)は、周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを示し、パルス周期ディジタル信号Tdはピーク期間Tpでは(Ki−Vp1)となり、ベース期間Tb=T1−Tpでは(Ki−Vb1)となる。
【0105】
同図(D)は、パルス周期算出積分値Inであり、ピーク期間Tpでは(Ki−Vp1)を積分してパルス周期算出積分値Inは直線ouとなり、ベース期間Tb=T1−Tpでは(Ki−Vb1)を積分してパルス周期算出積分値Inは直線uxとなる。パルス周期ディジタル信号Tdのパルス周期算出積分値Inが積分上限Ciに達した時刻tのパルス周期をパルス周期T1とする。
【0106】
同図(E)は、上記算出したパルス周期T1に達した時点で、ベース電流Ibを終了して次の(N+1)周期のピーク電流Ipの通電を開始する。
上記積分上限Ciに達した時刻tでパルス周期積分回路をリセットし、次の(N+1)周期のパルス周期のピーク電流Ipを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【0107】
前述したパルス周期T1は、図10の折れ線ovyの中心パルス周期Tcよりも短い周期Tになるので、このパルス周期T1の溶接電流平均値Ia1は、パルス周期Tcのときの溶接電流平均値Ia0よりも増加して、適正アーク長L0に直ちに復帰させる。
このように、アーク長が変化すると、パルス周期Tは中心パルス周期Tcよりも小さくなって、溶接電流平均値Iaを増加させて直ちに適正アーク長L0に復帰させる。適正アーク長L0に復帰すると同時に設定・検出ディジタル電圧差ΔVddが0になり、図10の折れ線ovyに復帰し、パルス周期Tは中心パルス周期Tcに復帰する。
【0108】
図13は、図11(A)乃至図(E)と同様に、折れ線owzのときの一周期の各信号の説明図である。同図(A)は折れ線owzのときの一周期の溶接電圧瞬時値ディジタル検出信号Vddの波形図であり、同図(B)は一周期の設定・検出ディジタル電圧差ΔVddの波形図であり、同図(C)は周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdの波形図である。
【0109】
同図(D)はパルス周期ディジタル信号Tdのパルス周期算出積分値時間経過図であり、同図(E)は現時点のN周期で算出するパルス周期のパルス溶接電流Iの波形図である。
【0110】
同図(A)は、N周期のアーク長Laが適正アーク長よりも長いアーク長L2のときに、溶接電圧瞬時値ディジタル検出信号Vddはピーク期間Tpのピーク電圧Vpに対応したピーク電圧信号Vp2及びベース期間Tb=T2−Tpのベース電圧Vbに対応したベース電圧信号Vb2であり、Vsdはピーク電圧信号Vp2及びベース電圧信号Vb2と比較するアーク電圧ディジタル設定信号を示す。
【0111】
同図(B)は、ピーク電圧信号Vp2及びベース電圧信号Vb2とアーク電圧ディジタル設定信号Vsdとの差の設定・検出ディジタル電圧差ΔVddを示す。
この設定・検出ディジタル電圧差ΔVddのピーク電流Ipの通電開始時(t=0)から積分上限Ciに達してベース電流Ibの通電を終了するまでのパルス周期算出積分値∫ΔVd・dtはマイナスとなる。
【0112】
同図(C)は、周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを示し、パルス周期ディジタル信号Tdはピーク期間Tpでは(Ki−Vp2)となり、ベース期間Tb=T2−Tpでは(Ki−Vb2)となる。
【0113】
同図(D)は、パルス周期算出積分値Inであり、ピーク期間Tpでは(Ki−Vp2)を積分してパルス周期算出積分値Inは直線owとなり、ベース期間Tb=T2−Tpでは(Ki−Vb2)を積分してパルス周期算出積分値Inは直線wzとなる。パルス周期ディジタル信号Tdのパルス周期算出積分値Inが積分上限Ciに達した時刻tのパルス周期Tをパルス周期T2とする。
【0114】
同図(E)は、上記算出したパルス周期T2に達した時点で、ベース電流Ibを終了して次の(N+1)周期のピーク電流Ipの通電を開始する。
上記積分上限Ciに達した時刻tでパルス周期積分回路をリセットし、次の(N+1)周期のパルス周期のピーク電流Ipを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【0115】
前述したパルス周期T2は、図10の折れ線ovyの中心パルス周期Tcよりも長い周期Tになるので、このパルス周期T2の溶接電流平均値Ia2は、パルス周期Tcのときの溶接電流平均値Ia0よりも減少して、適正アーク長L0に直ちに復帰させる。
このように、アーク長が変化すると、パルス周期Tは中心パルス周期Tcよりも大きくなって、溶接電流平均値Iaを減少させて直ちに適正アーク長L0に復帰させる。適正アーク長L0に復帰すると同時に設定・検出ディジタル電圧差ΔVddが0になり、図10の折れ線ovyに復帰し、パルス周期Tは中心パルス周期Tcに復帰する。
【0116】
図14は、図11(A)乃至図(E)と同様に、折れ線ostのときの一周期の各信号の説明図である。同図(A)は折れ線ostのときの一周期の溶接電圧瞬時値ディジタル検出信号Vddの波形図であり、同図(B)は一周期の設定・検出ディジタル電圧差ΔVddの波形図であり、同図(C)は周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdの波形図である。
【0117】
同図(D)はパルス周期ディジタル信号Tdのパルス周期算出積分値時間経過図であり、同図(E)は現時点のN周期で算出するパルス周期のパルス溶接電流Iの波形図である。
【0118】
同図(A)において、N周期のアーク長Laが適正アーク長よりも長いアーク長L2よりもさらに長いアーク長L3のときに、溶接電圧瞬時値ディジタル検出信号Vddはピーク期間Tpのピーク電圧Vpに対応したピーク電圧信号Vp3及びベース期間Tb=T3−Tpのベース電圧Vbに対応したベース電圧信号Vb3であり、Vsdはピーク電圧信号Vp3及びベース電圧信号Vb3と比較するアーク電圧ディジタル設定信号を示す。
【0119】
同図(B)は、ピーク電圧信号Vp3及びベース電圧信号Vb3とアーク電圧ディジタル設定信号Vsdとの差の設定・検出ディジタル電圧差ΔVddを示す。
この設定・検出ディジタル電圧差ΔVddのピーク電流Ipの通電開始時(t=0)から積分上限Ciに達してベース電流Ibの通電を終了するまでのパルス周期算出積分値∫ΔVd・dtは、図13のパルス周期算出積分値∫ΔVd・dtよりもさらにマイナスとなる。
【0120】
同図(C)は、周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを示し、パルス周期ディジタル信号Tdはピーク期間Tpでは(Ki−Vp3)となり、ベース期間Tb=T3−Tpでは(Ki−Vb3)となる。
【0121】
同図(D)は、パルス周期算出積分値Inであり、ピーク期間Tpでは(Ki−Vp3)を積分してパルス周期算出積分値Inは直線osとなり、ベース期間Tb=T3−Tpでは(Ki−Vb3)を積分してパルス周期算出積分値Inは直線stとなる。パルス周期ディジタル信号Tdのパルス周期算出積分値Inが積分上限Ciに達した時刻tのパルス周期Tをパルス周期T3とする。
【0122】
同図(E)は、上記算出したパルス周期T3に達した時点で、ベース電流Ibを終了して次の(N+1)周期のピーク電流Ipの通電を開始する。
上記積分上限Ciに達した時刻tでパルス周期積分回路をリセットし、次の(N+1)周期のパルス周期のピーク電流Ipを出力して再び積分を開始し、以下同様にしてパルス周期制御を繰り返す。
【0123】
前述したパルス周期T3は、図10の折れ線owzのパルス周期T2よりもさらに長い周期T3になるので、このパルス周期T3の溶接電流平均値Ia3は、パルス周期T2のときの溶接電流平均値Ia2よりもさらに低下して、適正アーク長L0に直ちに復帰させる。
このように、アーク長変化が大きくなるほど、パルス周期Tは中心パルス周期Tcよりも大きく変化して、溶接電流平均値Iaを大きく変化させて直ちに適正アーク長L0に復帰させる。適正アーク長L0に復帰すると同時に設定・検出ディジタル電圧差ΔVddが0になり、図10の折れ線ovyに復帰し、パルス周期Tは中心パルス周期Tcに復帰する。
【0124】
[短絡による陰極電圧降下Vkの影響の補償の説明]
図5において前述したように、短絡すると、陰極点Kpが消失し、陰極電圧降下Vkも0になって、フィードバックされたアーク電圧平均値Vaは急に低下し、アーク長Laとアーク電圧平均値Vaとのほぼ線形な関係に従って推定すると、アーク長Laは横軸と点線との交点CのマイナスLkの大きなマイナス値になってしまう。例えば、アーク電圧設定値Vsを25[V]とし、短絡直前のアーク電圧平均値Va(陰極電圧降下Vk)を15[V]とする。
このとき、従来技術では、短絡直前のフィドバック信号となる設定・検出電圧差(設定・検出溶接電圧比較信号Cm2)ΔVd=Vs−VdをF1aとすると、F1aは10[V]で、短絡するとフィドバック信号F1sは25[V]となり、短絡すると、フィドバック信号F1sは、短絡直前のフィドバック信号F1aの25/10=2.5倍になり、パルス周期Tを大きく変化させてしまう。
【0125】
本発明のアーク長制御方法は、周期算出積分加算値Kiと算出した設定・検出電圧差ΔVd=Vs−Vdとの和を積分してパルス周期Tを算出するので、周期算出積分加算値Kiを、例えば、15[V]にすると、短絡直前のフィドバック信号となる設定・検出電圧差ΔVd=Vs−VdをF2aとすると、F2aは10+15=25[V]で、短絡するとフィドバック信号F2sは15+25=40[V]となり、短絡すると、フィドバック信号F2sは、短絡直前のフィドバック信号F2aの40/25=1.6倍になり、従来技術の2.5倍に比較して相当に小さくなるので、パルス周期Tの変化を大きく変化させることはない。
【0126】
[アーク電圧フィードバック回路FBのゲイン調整の説明]
次に、積分上限Ciとアーク電圧フィードバック回路FBのゲイン(利得)との関係について説明する。
前述した式2のIn=Ki・t=Ciにおいて、t=Tcのとき、Ki・Tc=Ciとなる。
このKi=Ci/Tc及び設定・検出ディジタル電圧差ΔVddを数2に代入して整理すると、
(t−Tc)/Tc=−1/Ci・∫ΔVd・dt …(式6)
【0127】
上記(式6)の左辺は、設定・検出ディジタル電圧差ΔVddが生じたとき、中心パルス周期Tcからの変化分(t−Tc)と中心パルス周期Tcとの比のパルス周期変化比ΔT/Tcとなる。(式6)の右辺から同じ設定・検出ディジタル電圧差ΔVddに対して、積分上限Ciが大きいほどパルス周期変化比ΔT/Tcは小さい。逆に、積分上限Ciが小さいほどパルス周期変化比ΔT/Tcは大きい。したがって、積分上限Ciの選定によってアーク電圧フィードバック回路FBのゲイン(利得)を調整することができる。
【0128】
[積分上限Ciと電源外部特性との関係の説明]
(1)積分上限Ciとパルス周期Tとの関係
図15は、設定・検出ディジタル電圧差ΔVddが同じで積分直線の傾斜が同一であっても、積分上限Ciが異なると、パルス周期Tが異なることを説明する図である。
同図(A)において、積分上限Ciのときの積分直線をovyとすると、積分直線ovyと同じ設定・検出ディジタル電圧差ΔVddで、積分上限CiがCiqの積分直線は、積分直線ovyと傾斜が同一のovyqとなる。また、積分直線ovyと同じ設定・検出ディジタル電圧差ΔVddで、積分上限CiがCirの積分直線は、積分直線ovyと傾斜が同一のovyqrとなる。
積分上限Ciの積分直線のovyのパルス周期をTcとすると、積分上限Ciqの積分直線のovyqのパルス周期はTqで、積分上限Cirの積分直線のovyqrのパルス周期はTrである。したがって、同じ設定・検出ディジタル電圧差ΔVddであっても、積分上限Ciが大になるほどパルス周期Tが大になる。
【0129】
(2)パルス周期Tと溶接電流平均値Iaとの関係
同図(B)に示すように、パルス周期Tcのときの溶接電流平均値IaをIa0とすると、同図(C)に示すように、パルス周期Tqのとき、溶接電流平均値IaはIaqとなり、また同図(D)に示すように、パルス周期Trのとき、溶接電流平均値IaはIarとなる。
上記パルス周期Tと溶接電流平均値Iaとの関係は、前述した式1からも説明することができる。式1はIa=Ib+(Ip−Ib)・Tp・fであるので、パルス周波数fが大(パルス周期Tが小)になると、溶接電流平均値Iaが大になる。逆に、パルス周期Tが大になると、溶接電流平均値Iaが小になる。
【0130】
パルス周期Tqのときの(パルス周期Tcに対する)溶接電流変化量ΔIaqは、(Iaq−Ia0)/Ia0となり、パルス周期Trのときの(パルス周期Tcに対する)溶接電流変化量ΔIarは、(Iar−Ia0)/Ia0となり、Iaq>Iarなので、パルス周期Tqのときの溶接電流変化量ΔIaqが、パルス周期Trのときの溶接電流値変化量ΔIarよりも大である。
【0131】
(3)溶接電流変化量ΔIaと外部特性の傾斜との関係
図16は、積分上限Ciが大きいほど、パルス溶接電源PSの外部特性の傾斜が大になることを説明する図である。
同図において、Ia(横軸)は溶接電流平均値であり、Va(縦軸)はアーク電圧平均値であり、VIq及びVIrは後述する傾斜の異なる外部特性であり、VL0aは適正なアーク長L0のアーク特性であり、VL1aはアーク長がL0よりも短いときのアーク特性である。
【0132】
適正なアーク長L0のとき、アーク電圧平均値Vaは、アーク電圧設定値Vs(アーク電圧ディジタル設定値Vsd)と溶接電流平均値Iaとの交点y1に動作点があるとする。次に、適正なアーク長L0からアーク長L1に変動すると、アーク特性はVL0aからVL1aに変化するので、アーク電圧設定値Vs(アーク電圧ディジタル設定値Vsd)とアーク電圧検出値Vd(溶接電圧瞬時値ディジタル検出値Vdd)との差の設定・検出電圧差ΔVdが発生する。この設定・検出電圧差ΔVdは外部特性の溶接電圧変化量ΔVaと同一になる。
溶接電圧変化量ΔVaと溶接電流変化量ΔIaとの比ΔVa/ΔIaは、パルス溶接電源PSの外部特性の傾斜になる。
【0133】
上記溶接電圧変化量がΔVaで、前述した溶接電流変化量ΔIaqの外部特性をVIqとすると、溶接電流変化量ΔIarの外部特性はVIrとなる。図15で説明したように、積分上限Ciqの溶接電流変化量ΔIaqが、積分上限Cirの溶接電流変化量ΔIarよりも大であるので、外部特性VIqの傾斜は外部特性VIrの傾斜よりも小になる。このように、積分上限Ciが大きいほど、パルス溶接電源PSの外部特性の傾斜は大になる。なお、適正なアーク長L0からアーク長L1に変動すると、外部特性VIqの動作点は、アーク特性VL0aのy1点からアーク特性VL1aのq1点に変化し、また、外部特性VIrの動作点y1は、アーク特性VL0aのy1点からアーク特性VL1aのr1点に変化する
【0134】
以上を符号で示すと次のとおりになる。
▲1▼Cir>Ciq
▲2▼Tr>Tq
▲3▼Iar<Iaq
▲4▼ΔIar<ΔIaq
▲5▼VIr>VqI
【0135】
前述した図15から、積分上限Ciが大になるほどパルス周期Tが大になり、パルス周期Tが大になるほど、溶接電流平均値Iaが小になり、溶接電流平均値Iaが小になるほど溶接電流値変化量ΔIaが小になる。次に、図16から、溶接電流値変化量ΔIaが小になるほど外部特性の傾斜は大になる。
したがって、積分上限Ciが大になるほど外部特性の傾斜は大になるので、積分上限Ciの選定によって電源の外部特性の傾斜を調整することができる。
【0136】
図17及び図18は、本発明のアーク長制御方法を実施する図9のパルスアーク溶接装置のブロック図の演算回路CPUの動作順序を示すのフローチャートである。以下、演算回路CPUの動作を説明する。以下の各ステップは、制御割込み周期Tsmごとに制御される。
(1)初期設定ステップST1
演算回路CPUが、ワイヤ送給速度ディジタル設定信号Wsd及びアーク電圧ディジタル設定値Vsdを設定すると、予め設定した溶接条件記憶回路から、適切な固定ユニットパルス条件(ピーク期間Tp、ピーク電流値Ip、ベース電流値Ib)及び中心パルス周期Tc、パルス周期積分パラメータ(積分上限Ci、周期算出積分加算値Ki)を読み取って、自動設定する。次に、ピーク期間制御カウンタTPCのカウントTpc及びパルス周期算出積分値Inをリセットする。また、制御割込み周期Tsm(100[μs])を設定する。
【0137】
(2)制御割込み待機ステップST2
制御割込み周期Tsm(100[μs])まで待機する。
(3)ピーク期間・ベース期間判別ステップST3
演算回路CPUは、ピーク期間(Tp)中かベース期間(Tb)中かを判別する。
(4)電流制御ディジタル信号設定ステップST4
上記ステップST3の判別がピーク期間中のときは、電流制御指令レジスタICRにピーク電流値Ipに相当する信号を入力して電流制御ディジタル信号IcdをIpとし、ピーク期間制御カウントTpcを1加算する。上記ステップST3の判別がベース期間中のときは、電流制御指令レジスタICRにベース電流値Ibに相当する信号を入力して電流制御ディジタル信号IcdをIbとする。
【0138】
(5)電流制御ディジタル信号出力ステップST5
演算回路CPUは、D/A変換回路DA1に電流制御ディジタル信号Icdを出力し、D/A変換回路DA1は、DA変換された電流制御信号Icaをパルス溶接電源PSに出力する。
(6)溶接電圧瞬時値ディジタル検出値入力ステップST6
A/D変換回路AD1は、溶接電圧瞬時値検出信号Vdを溶接電圧瞬時値ディジタル検出値VddにAD変換して演算回路CPUに入力する。
(7)設定・検出ディジタル電圧差算出ステップST7
演算回路CPUは、上記アーク電圧ディジタル設定値Vsdと溶接電圧瞬時値ディジタル検出値Vddとの差の設定・検出ディジタル電圧差ΔVddを算出する。
【0139】
(8)パルス周期ディジタル信号算出ステップST8
演算回路CPUは、上記自動設定した周期算出積分加算値Kiと上記算出した設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを算出する。
(9)パルス周期ディジタル信号積分ステップST9
演算回路CPUは、上記算出したパルス周期ディジタル信号Tdを積分してパルス周期算出積分値Inを算出する。
【0140】
(10)パルス周期算出積分値・積分上限比較ステップST10
演算回路CPUは、上記算出したパルス周期算出積分値Inと上記自動設定した積分上限Ciとを比較し、パルス周期算出積分値Inが積分上限Ciよりも小さいときは、ステップST2に戻り、逆に、パルス周期算出積分値Inが積分上限Ciよりも大きいときは、ステップST11に進む。
(11)パルス周期算出積分値リセットステップST11
ステップST10においてパルス周期算出積分値Inが積分上限Ciを超えたとき、演算回路CPUは、現在のN周期のパルス周期Tを終了し、次の(N+1)周期のパルス期間を算出するためにパルスピーク制御用カウントTpc及びパルス周期算出積分値Inをリセットする。
(12)ステップST12
演算回路CPUは、溶接停止指令が出力されているかどうかを判別し、溶接停止指令が出力されているときは、パルス溶接電流通電制御を終了する。溶接停止指令が出力されていないときは、ステップST2に戻って次のパルス周期を算出するための上記各ステップを繰り返す。
【0141】
図19は、溶接中の経過時間tの時刻t1で、アークが段差のある位置を通過したとき、アーク長Laに対応したアーク電圧平均値Va、溶接電流平均値Ia及びアーク長の変化Laを示す図である。同図(A)は、溶接中の経過時間tの時刻t1で、アークが段差のある位置を通過したとき、パルス電流波形に対応したチップ・被溶接材間電圧Vwの応答性を示す図であり、同図(B)は、適正なアーク長L0の中心パルス周期Tcと長いアーク長L2のパルス周期T2のパルス電流波形及び溶接電流Iaの時間的変化を示す図であり、同図(C)は、アーク長Laの応答性を示す図である。
【0142】
溶接中の経過時間tの時刻t1で、アークが段差のある位置を通過したとき、同図(C)に示すように、アーク長が段差変化前のアーク長L0から段差変化後のアーク長L2に変化するので、前述した図17及び図18の溶接装置の動作によって、パルス周期Tを中心パルス周期Tcからパルス周期T2に増加させるので、同図(B)に示すように、溶接電流平均値Iaが直ちに低下して、同図(C)に示すように、平均アーク長Laが速やかに短くなって、時刻t3で、段差変化前のアーク長L0に復帰する。
【0143】
図20は、本発明のアーク長制御方法によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。同図に示すように、段差通過後に、一時的に、アーク長が長くなって、被溶接物がアーク熱を受ける範囲が広くなってビード幅Wが広がる。しかし、このときに、本発明の方法では、従来技術よりも短時間でアーク長Laを速やかに復帰させることができるので、広いビード幅の部分が短くなる。その結果、本発明の方法では、溶接ビード幅Wが広がる期間がわずかで、溶け込み形状の変化がほとんどなく、均一な溶接結果を維持することができる。
【0144】
前述したように、積分上限Ciを選定して適切なアーク電圧フィードバック回路FBのゲインを設定することによって、アーク長は1乃至3パルス周期で適正アーク長L0に復帰することができる。パルス周期Tは、直ちに、中心パルス周期Tcに戻り、アーク電圧フィードバック回路FBは安定に動作する。
また、アーク電圧フィードバック回路FBのゲインが高すぎると、小電流・低電圧領域では、その1パルス周期が長くなりすぎると、ベース期間中にアークが不安定になってしまうことがある。このような場合には、アーク電圧フィードバック回路FBのゲインを、中間長さのパルス周期に選定し、2パルス周期以内でアーク長を復帰させるようにすればよい。
【0145】
図21は、溶接中に、短絡、段差の通過そのたの外乱が生じたときに、従来技術及び本発明のアーク長制御方法によって適正アーク長L0に復帰してアークが安定する溶接電流平均値Ia(横軸)とアーク電圧平均値Va(縦軸)との範囲を示すアーク安定範囲対比図である。
同図のアーク安定範囲を算出する溶接には、直径1.2[mm]のアルミニウム合金A5183ワイヤを定速度送給し、パルス溶接電流を通電して従来技術及び本発明のアーク長制御方法によって消耗電極式ミグアーク溶接を採用した。
【0146】
同図において、安定範囲AAは、従来技術のアーク長制御方法によって適正アーク長L0に復帰してアークが安定するアーク安定範囲を示し、安定範囲BBは、本発明のアーク長制御方法によって適正アーク長L0に復帰して、従来技術の安定範囲AAよりも拡大したアーク安定拡大範囲になっていることを示す。アーク安定拡大範囲BBは、従来技術に比べて小電流・低電圧領域までアークが安定であることを示している。小電流領域で溶接電圧が低下すると、短絡が頻繁に発生するが、アーク安定拡大範囲BBは、このような短絡が頻繁に発生する小電流・低電圧領域まで、アーク長を安定させて均一な溶接結果を維持することができる。
【0147】
【発明の効果】
本発明の効果は次のとおりである。
(1)従来技術では、溶接電圧瞬時値検出信号Vdを直接又は平滑を小さくして設定・検出溶接電圧比較回路CM2に入力してフィードバック制御するとハンチングが生じるので、溶接電圧瞬時値検出信号Vdをアナログの平滑回路によってハンチングをしない程度に平滑したフィードバック信号によってアーク電圧値を制御しているために、時間遅れが大きくアーク長制御を高速にすることができなかった。
本発明のアーク長制御方法は、設定・検出ディジタル電圧差ΔVddが0になると、必ず、直ちに、中心パルス周波数fcに戻るので、アーク電圧フィードバック回路FBのフィルタ(検出溶接電圧平滑回路VDA)を取り除き、溶接電圧瞬時値検出信号Vdをフィードバック信号にしても、遅れなくリアルタイムでアーク長を制御することができる。この制御方法においては、ハンチングを生じることなく、アーク電圧フィードバック回路FBを安定に動作させることができる
【0148】
(2)従来技術が、パルス電流を通電し、チップ・被溶接材間電圧Vwをフィードバックして、アーク電圧設定値Vsと溶接電圧瞬時値検出信号Vdを平滑した検出溶接電圧平均値Vdaとの差の設定・検出電圧差ΔVd=Vs−Vdaによってパルス周波数fを制御して溶接電流平均値Iaを増減させるアーク長制御方法であって、上記設定・検出電圧差ΔVdが0のときに復帰する原点となるパルス周波数fが設定されていなかったので、設定・検出電圧差ΔVdの増減に応じてパルス周波数fが増減を繰り返してパルス周波数fが一定値になるまでに時間を必要とした。
本発明のアーク長制御方法は、中心パルス周波数fcを中心に設定・検出ディジタル電圧差ΔVddに応じてパルス周期T=1/fを増減させると、外乱が生じても、アーク電圧フィードバック回路FBが、直ちにパルス周期Tを増減させてアーク長を制御し、外乱が無くなると、必ず、直ちに、中心パルス周波数fcに戻る。即ち、このようなアーク電圧フィードバック回路FBは、常に中心パルス周波数fcに復帰し、例えば、短絡が多発するアルミニウム合金メソスプレー移行溶接で発生するような激しい外乱があっても、アーク電圧フィードバック回路FBがハンチングを生じることがない。
【0149】
(3)短絡すると、図5に示すように、陰極点Kpが消失し、陰極電圧降下Vkも0になって、フィードバックされたアーク電圧平均値Vaは急に低下し、アーク長Laとアーク電圧平均値Vaとのほぼ線形関係にあるので、アーク長Laは横軸と点線との交点CのマイナスLkの大きなマイナス値になってしまう。従来技術では、短絡すると、フィドバック信号は、短絡直前のフィドバック信号よりもかなり大きくなるために、パルス周期Tを大きく変化させてしまう。
本発明のアーク長制御方法は、周期算出積分加算値Kiと算出した設定・検出電圧差ΔVd=Vs−Vdとの和を積分してパルス周期Tを算出するので、短絡すると、従来技術に比較して、フィドバック信号は、短絡直前のフィドバック信号になり、相当に小さくなるので、パルス周期Tの変化を大きく変化させることはない。
【0150】
(4)従来技術では、図6に示すように、アークが段差のある位置を通過したとき、段差通過後に適正アーク長LOに速やかに復帰させることができないので、広いビード幅の部分が長くなる。その結果、従来技術では、溶接ビード幅Wが広がる期間が長くなって溶け込み形状の変化が大きくなって溶接結果の均一性が低下する。
本発明のアーク長制御方法は、図19に示すように、アークが段差のある位置を通過したとき、パルス周期Tを中心パルス周期Tcからパルス周期T2に増加させるので、溶接電流平均値Iaが直ちに低下して、平均アーク長Laが速やかに短くなって、段差変化前のアーク長L0に復帰する。
【0151】
(5)本発明のアーク長制御方法は、図21に示すように、適正アーク長L0に復帰する安定範囲BBが、従来技術の安定範囲AAよりも拡大し、短絡が頻繁に発生する小電流・低電圧領域まで、アーク長を安定させて均一な溶接結果を維持することができる。
【0152】
(6)積分上限Ciを選定して適切なアーク電圧フィードバック回路FBのゲインを設定することによって、アーク長は1乃至3パルス周期で適正アーク長L0に復帰し、パルス周期Tは、直ちに、中心パルス周期Tcに戻り、アーク電圧フィードバック回路FBは安定に動作する。
また、アーク電圧フィードバック回路FBのゲインが高すぎると、小電流・低電圧領域では、その1パルス周期が長くなりすぎると、ベース期間中にアークが不安定になってしまうので、アーク電圧フィードバック回路FBのゲインを、中間長さのパルス周期に選定し、2パルス周期以内でアーク長を復帰させることができる。
【0153】
(7)積分上限Ciの選定によって溶接電流変化量ΔIaを増減させることによって電源の外部特性の傾斜を調整することができ、特に、本出願人の先願の特願平9ー284670において提案したアーク電圧設定値ごとの溶接電源の電源外部特性の傾斜を、アーク負荷特性の傾斜と同じ値に連動させることによって、アークの広がりの影響を受けないで見かけのアーク長の変化を抑制するメソスプレー移行溶接に最適である。
【図面の簡単な説明】
【図1】図1は、溶接ワイヤの先端1a、被溶接材2、溶融池2a、チップ3、見かけのアーク長Laの関係を説明する図である。
【図2】図2は、従来のパルスアーク溶接装置のブロック図である。
【図3】図3は、図2のブロック図の各回路の出力信号波形を示す図である。
【図4】図4は、同じ見かけのアーク長Laであっても、実際のアーク長(真のアーク長)Lbが異なる説明図である。
【図5】図5は、溶接電流平均値Iaを一定にしたときのアーク長La(横軸)とアーク電圧平均値Va(縦軸)との関係を示すアーク長・アーク電圧特性図である。
【図6】図6は、溶接中の経過時間tの時刻t1で、アークが段差のある位置を通過したとき、アーク長Laに対応したアーク電圧平均値Va、溶接電流平均値Ia及びアーク長Laの変化を示す図である。
【図7】図7は、従来技術によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。
【図8】図8は、アーク長が変化したときに、パルス周波数fを増減させて、アーク長Laを適正アーク長L0に復帰させる説明図である。
【図9】図9は、本発明のアーク長制御方法を実施するパルスアーク溶接装置のブロック図である。
【図10】図10は、数2に示す演算式によって周期算出積分加算値Kiと一周期の設定・検出ディジタル電圧差ΔVddとの和のパルス周期ディジタル信号Tdを積分してパルス周期Tを算出するパルス周期積分算出図である。
【図11】図11は、図10の折れ線ovyの一周期の各信号の説明図である。
【図12】図12は、図10の折れ線ouxの一周期の各信号の説明図である。
【図13】図13は、図10の折れ線owzの一周期の各信号の説明図である。
【図14】図14は、図10の折れ線ostの一周期の各信号の説明図である。
【図15】図15は、設定・検出ディジタル電圧差ΔVddが同じで積分直線の傾斜が同一であっても、積分上限Ciが異なると、パルス周期Tが異なることを説明する図である。
【図16】図16は、積分上限Ciが大きいほど、パルス溶接電源PSの外部特性の傾斜が大になることを説明する図である。
【図17】図17は、本発明のアーク長制御方法を実施する図9のパルスアーク溶接装置のブロック図の演算回路CPUの動作順序を示すのフローチャート(1/2)である。
【図18】図18は、本発明のアーク長制御方法を実施する図9のパルスアーク溶接装置のブロック図の演算回路CPUの動作順序を示すのフローチャート(2/2)である。
【図19】図19は、溶接中の経過時間tの時刻t1で、アークが段差のある位置を通過したとき、アーク長Laに対応したアーク電圧平均値Va、溶接電流平均値Ia及びアーク長の変化Laを示す図である。
【図20】図20は、本発明のアーク長制御方法によって溶接をしてアークが段差を通過したときの溶接ビード外観の変化状態を示す図である。
【図21】図21は、溶接中に、短絡、段差の通過そのたの外乱が生じたときに、従来技術及び本発明のアーク長制御方法によって適正アーク長L0に復帰してアークが安定する溶接電流平均値Ia(横軸)とアーク電圧平均値Va(縦軸)との範囲を示すアーク安定範囲対比図である。
【符号の説明】
1 溶接ワイヤ
1a 溶接ワイヤの先端
2 被溶接材
2a 溶融池
3 チップ
4 アーク
AC 商用電源
AD1、AD2、AD3 AD変換回路
CM1 設定・検出電流比較回路
Cm1 溶接電流制御信号
CM2 設定・検出溶接電圧比較回路
Cm2 設定・検出溶接電圧比較信号
Ci、Ciq、Cir 積分上限
CPU 演算回路
DF パルス周波数・幅制御回路
Df パルス周波数・幅制御信号
EX 突き出し長さ
f パルス周波数
FB アーク電圧フィードバック回路
fc 中心パルス周波数
I パルス溶接電流
Ia 溶接電流平均値
ΔIaq、ΔIar 溶接電流変化量
Ib ベース電流/ベース電流値
IBS ベース電流値設定回路
Ibs ベース電流値設定信号
Ica 電流制御信号
Icd 電流制御ディジタル信号
ICR 電流制御指令レジスタ
Id 溶接電流検出信号
In パルス周期算出積分値
Ip ピーク電流/ピーク電流値
IPS ピーク電流値設定回路
Ips ピーク電流値設定信号
Ki 周期算出積分加算値
Kp 陰極点
L0 適正アーク長
L1 (適正アーク長よりも)短いアーク長
L2 (適正アーク長よりも)長いアーク長
La (見かけの)アーク長
Lb 実際のアーク長
PS パルス溶接電源
SW1 ピーク・ベース電流値切換回路
Sw1 ピーク・ベース電流値切換信号
T、T1、T2、T3 パルス周期
t 経過時間
Tb ベース期間
Tc 中心パルス周期
Td パルス周期ディジタル信号
TP パルス幅設定回路
Tp ピーク期間/パルス幅設定信号
TPC ピーク期間制御カウンタ
Tpc ピーク期間制御カウント
Tsm 制御割込み周期/サンプリング周期
ΔT/Tc パルス周期変化比
Va アーク電圧平均値
Vb ベース電圧
VD 溶接電圧瞬時値検出回路
Vd アーク電圧瞬時値検出値/溶接電圧瞬時値検出信号
VDA 検出溶接電圧平滑回路
Vda 検出溶接電圧平均値/検出溶接電圧平滑信号
Vdd 溶接電圧瞬時値ディジタル検出値/溶接電圧瞬時値ディジタル検出信号
VF 電圧・周波数変換回路
Vf 周波数制御信号
Vk 陰極電圧降下
Vp ピーク電圧
VS アーク電圧設定回路
Vs アーク電圧設定値/アーク電圧設定信号
Vsd アーク電圧ディジタル設定値/アーク電圧ディジタル設定信号
Vw チップ・被溶接材間電圧
ΔVd 設定・検出電圧差
ΔVdd 設定・検出ディジタル電圧差
WS ワイヤ送給速度設定回路
Ws ワイヤ送給速度/ワイヤ送給速度設定値/ワイヤ送給速度設定信号
Wsd ワイヤ送給速度ディジタル設定値/ワイヤ送給速度ディジタル設定信号
WM ワイヤ送給モータ
Wm ワイヤ溶融速度
Claims (2)
- 予め定めたピーク期間中の予め定めたピーク電流及びベース期間中の予め定めたベース電流から形成されるパルス電流を通電し、チップ・被溶接材間電圧をフィードバックしてパルス周期を制御することによって溶接電流平均値を増減させてアーク長制御をする消耗電極パルスアーク溶接のアーク長制御方法において、
アーク電圧ディジタル設定値Vsdを設定し、ワイヤ送給速度設定値と対応させたパルス周期の増減の中心値であるパルス周期増減中心値Tcを設定し、アーク電圧フィードバック制御の利得を調整する積分上限Ciを設定し、周期算出積分加算値Ki=Ci/Tcを自動設定するステップと、
溶接を開始すると前記チップ・被溶接材間電圧を溶接電圧瞬時値ディジタル検出値Vddとして検出し、前記アーク電圧ディジタル設定値Vsdと前記溶接電圧瞬時値ディジタル検出値Vddとの差である設定・検出ディジタル電圧差ΔVdd=Vsd−Vddを算出するステップと、
第N周期を開始するとパルス周期算出積分値In=∫(Ki+ΔVdd)dtの積分を開始し、前記ピーク期間に続く前記ベース期間中に前記パルス周期算出積分値Inが前記積分上限Ciに達した時点で前記ベース期間を終了して第N周期を終了すると共に前記パルス周期算出積分値Inをリセットし、次の第(N+1)周期を開始するステップと、
からなり、前記パルス周期をパルス周期増減中心値から増減させて溶接電流平均値を増減させアーク長を復帰させる消耗電極パルスアーク溶接のアーク長制御方法。 - 請求項1の積分上限Ciの選定によって電源の外部特性の傾斜を調整する消耗電極パルスアーク溶接のアーク長制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03378698A JP4855559B2 (ja) | 1998-01-30 | 1998-01-30 | 消耗電極パルスアーク溶接のアーク長制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03378698A JP4855559B2 (ja) | 1998-01-30 | 1998-01-30 | 消耗電極パルスアーク溶接のアーク長制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11216568A JPH11216568A (ja) | 1999-08-10 |
JP4855559B2 true JP4855559B2 (ja) | 2012-01-18 |
Family
ID=12396165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03378698A Expired - Fee Related JP4855559B2 (ja) | 1998-01-30 | 1998-01-30 | 消耗電極パルスアーク溶接のアーク長制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4855559B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102430840A (zh) * | 2010-09-29 | 2012-05-02 | 株式会社大亨 | 交流脉冲电弧焊接控制方法 |
CN110842328A (zh) * | 2019-11-27 | 2020-02-28 | 唐山松下产业机器有限公司 | 脉冲焊接方法、脉冲焊接系统与焊机 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW445192B (en) * | 1999-04-12 | 2001-07-11 | Tri Tool Inc | Control method and apparatus for an arc welding system |
US6909067B2 (en) * | 2002-10-09 | 2005-06-21 | Illinois Tool Works Inc. | Method and apparatus for welding with CV control |
JP5149752B2 (ja) * | 2008-05-21 | 2013-02-20 | 株式会社ダイヘン | パルスアーク溶接の出力制御方法 |
JP5802048B2 (ja) * | 2011-04-28 | 2015-10-28 | 株式会社ダイヘン | 短絡期間の溶接電流制御方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58157574A (ja) * | 1982-03-15 | 1983-09-19 | Hitachi Seiko Ltd | パルスア−ク溶接のア−ク安定化方法 |
JPH062311B2 (ja) * | 1986-07-14 | 1994-01-12 | 日立精工株式会社 | パルスア−ク溶接電源 |
JP3002749B2 (ja) * | 1990-07-24 | 2000-01-24 | 大阪電気株式会社 | パルスアーク溶接方法およびこの方法を用いたパルスアーク溶接装置 |
JPH09271943A (ja) * | 1996-04-05 | 1997-10-21 | Daihen Corp | パルスアーク溶接のアーク長制御方法及び装置 |
JPH09277044A (ja) * | 1996-04-10 | 1997-10-28 | Daihen Corp | パルスアーク溶接のアーク長復帰制御方法及び溶接装置 |
-
1998
- 1998-01-30 JP JP03378698A patent/JP4855559B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102430840A (zh) * | 2010-09-29 | 2012-05-02 | 株式会社大亨 | 交流脉冲电弧焊接控制方法 |
CN102430840B (zh) * | 2010-09-29 | 2015-04-29 | 株式会社大亨 | 交流脉冲电弧焊接控制方法 |
CN110842328A (zh) * | 2019-11-27 | 2020-02-28 | 唐山松下产业机器有限公司 | 脉冲焊接方法、脉冲焊接系统与焊机 |
CN110842328B (zh) * | 2019-11-27 | 2021-12-03 | 唐山松下产业机器有限公司 | 脉冲焊接方法、脉冲焊接系统与焊机 |
Also Published As
Publication number | Publication date |
---|---|
JPH11216568A (ja) | 1999-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6600135B2 (en) | Method and apparatus for controlling AC pulse arc welding and welding power source apparatus | |
CA2455221C (en) | Method and apparatus for short circuit welding | |
JP2006263757A (ja) | パルスアーク溶接のアーク長制御方法 | |
JP2015512342A (ja) | 表面張力移行短絡溶接のための改良されたプロセス | |
US11724329B2 (en) | Arc welding control method | |
JP4855559B2 (ja) | 消耗電極パルスアーク溶接のアーク長制御方法 | |
JP2016128187A (ja) | パルスアーク溶接のアークスタート制御方法 | |
JP4181384B2 (ja) | パルスアーク溶接の溶接電流制御方法 | |
JP7188858B2 (ja) | アーク溶接方法 | |
EP1193019A2 (en) | Method and apparatus for controlling AC pulse ARC welding and welding power source apparatus | |
JP4704632B2 (ja) | パルスアーク溶接電源装置の出力制御方法 | |
JP2022099368A (ja) | パルスアーク溶接電源 | |
JP2002361417A (ja) | パルスアーク溶接電源装置の出力制御方法 | |
JP5557515B2 (ja) | プラズマミグ溶接方法 | |
JP4252636B2 (ja) | 消耗電極ガスシールドアーク溶接方法 | |
JP4643111B2 (ja) | アーク長揺動パルスアーク溶接制御方法 | |
JP7482581B2 (ja) | アーク溶接方法 | |
JP2012061477A (ja) | プラズマミグ溶接のアークスタート制御方法 | |
JP7482582B2 (ja) | アーク溶接装置 | |
JPH06142927A (ja) | 消耗電極式パルスアーク溶接方法 | |
JP2012152772A (ja) | プラズマミグ溶接のアークスタート制御方法 | |
JP6425552B2 (ja) | パルスアーク溶接の出力制御方法 | |
JP5495758B2 (ja) | プラズマミグ溶接方法 | |
JP4791030B2 (ja) | アーク溶接の極性制御方法 | |
JP2000015441A (ja) | 短絡移行式アーク溶接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |