JP4844714B2 - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP4844714B2
JP4844714B2 JP2005239792A JP2005239792A JP4844714B2 JP 4844714 B2 JP4844714 B2 JP 4844714B2 JP 2005239792 A JP2005239792 A JP 2005239792A JP 2005239792 A JP2005239792 A JP 2005239792A JP 4844714 B2 JP4844714 B2 JP 4844714B2
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
specific
bvh
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005239792A
Other languages
English (en)
Other versions
JP2007059454A (ja
Inventor
克寛 大谷
悟 小熊
康男 東海林
格 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2005239792A priority Critical patent/JP4844714B2/ja
Priority to CN200610094310XA priority patent/CN1920587B/zh
Publication of JP2007059454A publication Critical patent/JP2007059454A/ja
Application granted granted Critical
Publication of JP4844714B2 publication Critical patent/JP4844714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Description

本発明は、多層配線基板におけるBVH(Blind Via Hole, Buried Via Hole)の断線をチェックする方法に関し、特に、リチウムイオン電池等の充電可能な電池(二次電池)を保護するための保護回路を備えた二次電池保護モジュールに使用されるプリント基板におけるBVHの断線をチェックする方法に関する。
二次電池の内、特にリチウムイオン電池は、過放電、過充電に弱いため、過放電状態、過充電状態を検出して、過放電状態及び過充電状態から二次電池を保護するための保護回路が不可欠である。従って、この二次電池保護回路は、過放電防止機構と過充電防止機構とを備えている。このような二次電池保護回路は、例えば、特許文献1や特許文献2に開示されている。通常、二次電池保護回路として、ICチップ(保護IC)が用いられている。
このような二次電池保護回路(保護IC)はプリント基板(回路基板)上に搭載される(例えば、特許文献3参照)。プリント基板上には、また、放電制御スイッチおよび充電制御スイッチとして動作するパワーMOSFET(パワーIC)や、抵抗器及びコンデンサなどの複数の電子部品が搭載される。プリント基板、二次電池保護回路、パワーMOSFET、及び複数の電子部品の組み合わせは、二次電池保護モジュールと呼ばれる。
このような二次電池保護モジュールに使用されるプリント基板としては、IVH(Interstitial Via Hole)や上記BVHが形成された多層配線基板が使用される。尚、多層配線基板としては、1個の二次電池保護モジュール用に1つのプリント基板だけ製造するのではなく、多数の二次電池保護モジュール用に多数のプリント基板を一度に製造するのが一般的である。
周知のように、多層配線基板は、複数枚の絶縁材(基材)を積層した構造を有し、基材を間に挟んで層が形成される。このような多層配線基板は、各層に形成された複数の導体パターンと、これら導体パターン間を電気的に接続するための複数のBVHとを持つ。多層配線基板は、多数のプリント基板が搭載された中央部にある使用部分と、基板外枠にある未使用部分とに分けられる。従来の多層配線基板では、未使用部分が全面銅箔で覆われている。尚、各層間に挟まれる絶縁材(基材)は、その厚さが非常に薄いので透視可能であり、所謂、透けて見える。
特許第2872365号公報 特開2001−169477号公報 特開2001−268808号公報
上述したように、多層配線基板は、複数枚の絶縁材(基材)を積層した構造を有する。そのため、複数枚の基材を積層する際に、各層に形成された導体パターンと層間を貫通するBVHとの間の位置関係が正常状態からズレてしまう場合がある。このようなズレが発生すると、BVHに断線が起こってしまう場合がある。
したがって、本発明の課題は、多層配線基板におけるBVHの断線を目視により容易にチェックすることが可能な多層配線基板を提供することにある。
したがって、本発明の課題は、多層配線基板におけるBVHの断線を容易にチェックすることが可能な多層配線基板およびBVH断線チェック方法を提供することにある。
本発明の第1の態様によれば、複数枚の基材(61〜63)を積層した多層配線基板(50)であって、前記多層配線基板は、各層に形成された複数の導体パターンと、該複数の導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持ち、該多層配線基板は使用部分(52)と未使用部分(54)とに分けられ、前記多層配線基板は、互いに隣接する2つの内層に挟まれた肉眼で透視可能な特定の基材(62)を持ち、前記未使用部分には特殊なパターンが形成された多層配線基板が得られる。前記特殊なパターンは、一対の表層の一方から前記特定の基材に到るまで貫通しかつ第1の直径(D1)を持つ特定のBVH(71)と、該特定のBVHに同心で前記一対の表層の一方から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径(D2)と外径(D3)とを持つ環状導体箔(72)と、前記特定のBVHが形成された位置と対応する位置で、前記一対の表層の他方から前記特定の基材に到るまで貫通し、かつ前記環状導体箔の外径よりも大きい第2の直径(D4)を持つ貫通穴(73)とから成る。
上記本発明の第1の態様による多層配線基板において、前記環状導体箔(72)の内径(D2)は、前記第1の直径(D1)に対して公差を考慮に入れた大きさに設定されていることが好ましい。また、前記導体箔は、例えば、銅箔から構成されて良い。更に、前記特殊なパターンは、前記未使用部分(54)の対角線上で向き合う2箇所に形成されていることが望ましい。
本発明の第2の態様によれば、複数枚の基材(61〜63)を積層した多層配線基板(50)であって、前記多層配線基板は、各層に形成された複数の導体パターンと、該複数の導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持ち、該多層配線基板は使用部分(52)と未使用部分(54)とに分けられ、複数の層は、前記多層配線基板の内部に形成された複数の内層(50−2,50−3)と、前記多層配線基板の両表面に形成された第1及び第2の表層(50−4,50−1)とに分けられ、前記多層配線基板は、互いに隣接する2つの前記内層に挟まれた肉眼で透視可能な特定の基材(62)を持ち、前記未使用部分には互いに異なる第1及び第2の特殊なパターンが形成されている多層配線基板が得られる。前記第1の特殊なパターンは、前記第1の表層(50−4)から前記特定の基材に到るまで貫通しかつ第1の直径(D1)を持つ第1の特定のBVH(71)と、該第1の特定のBVHに同心で前記第1の表層(50−4)から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径(D2)と外径(D3)とを持つ第1の環状導体箔(72)と、前記第1の特定のBVHが形成された位置と対応する位置で、前記第2の表層(50−1)から前記特定の基材に到るまで貫通し、かつ前記第1の環状導体箔の外径よりも大きい第2の直径(D4)を持つ第1の貫通穴(73)とから成る。前記第2の特殊なパターンは、前記第2の表層(50−1)から前記特定の基材に到るまで貫通しかつ前記第1の直径(D1)を持つ第2の特定のBVH(71)と、該第2の特定のBVHに同心で前記第2の表層(50−1)から前記特定の基材に到るまでの各内層に形成され、前記内径(D2)と前記外径(D3)とを持つ第2の環状導体箔(72)と、前記第2の特定のBVHが形成された位置と対応する位置で、前記第1の表層(50−4)から前記特定の基材に到るまで貫通し、かつ前記第2の直径(D4)を持つ第2の貫通穴(73)とから成る。
上記本発明の第2の態様による多層配線基板において、前記第1及び第2の環状導体箔の内径(D2)は、前記第1の直径(D1)に対して公差を考慮に入れた大きさに設定されていることが好ましい。また、前記導体箔は、例えば、銅箔から構成されて良い。さらに、前記第1の特殊なパターンは、前記未使用部分の一方の対角線上で向き合う2箇所に形成され、第2の特殊なパターンは、前記未使用部分の他方の対角線上で向き合う2箇所に形成されていることが望ましい。
尚、上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
本発明の第1及び第2の態様では、多層配線基板の未使用部分に特殊なパターン(第1及び第2の特殊なパターン)を形成しているので、目視によりBVHの断線をチェックすることができる。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図1を参照して、本発明の一実施の形態に係るBVH断線チェック方法が適用されるプリント基板を使用する二次電池保護モジュール10について説明する。図1において、(A)は二次電池保護モジュール10の平面図、(B)は二次電池保護モジュール10の裏面図、(C)は二次電池保護モジュール10の正面図、(D)は二次電池保護モジュール10の側面図である。
二次電池保護モジュール10は、後述するように、リチウムイオン電池等の二次電池(図示せず)と電気的に接続される。二次電池は陽極端子と陰極端子とを持つ。二次電池保護モジュール10と二次電池との組み合わせは、電池パックと呼ばれる。
二次電池保護モジュール10は、プリント基板11を備えている。プリント基板11は、互いに対向する主面11a及び裏面11bを持つ。図示のプリント基板11の厚さは、約0.7mmである。
プリント基板11の主面11a上には、二次電池保護回路(保護IC)12、放電制御スイッチおよび充電制御スイッチとして動作するパワーMOSFET(パワーIC)13や、抵抗器及びコンデンサなどの複数の電子部品14が搭載されている。
二次電池保護回路12は、二次電池の過放電状態、過充電状態を検出して、過放電状態及び過充電状態から二次電池を保護するための回路である。パワーMOSFET13は、二次電池保護回路12の制御により二次電池の放電及び充電をオン/オフするスイッチング手段として働く。
二次電池の陽極端子及び陰極端子と電気的に接続するために、二次電池保護モジュール10は、プリント基板11の主面11a上に一対のリード21、22を備えている。各リード21、22は、例えば、ニッケル成分が99%含有するニッケルリードから成る。一対のリードにおいて、二次電池の陽極端子と接続されるリード21は陽極リードと呼ばれ、二次電池の陰極端子と接続されるリード22は陰極リードと呼ばれる。
一方、図1(B)に示されるように、負荷又は充電器と接続するために、二次電池保護モジュール10は、プリント基板11の裏面11b上に一対の外部接続端子31、32を備えている。一対の外部接続端子において、一方は正極端子31で、他方は負極端子32である。これら正極端子31及び負極端子32には金メッキが施されている。正極端子31及び負極端子32の厚さは、0.5μmより厚い。
陽極リード21と陰極リード22との間に、プリント基板11の内部配線(導体パターン)を介して、二次電池保護回路(保護IC)12が接続される。陰極リード22と負極端子32との間に、プリント基板11の内部配線(導体パターン)を介して、パワーMOSFET(パワーIC)13が接続される。
図1(D)に示されるように、二次電池の陽極端子及び陰極端子と接続される一対のリード21、22の各々は、L字形の形状をしている。すなわち、L字形リード21、22は、それぞれ、プリント基板11の主面11a上に実装(搭載)される搭載部分21a、22aと、二次電池の端子(陽極端子又は陰極端子)と接続される接続部分21b、22bとから成る。
プリント基板11の主面11a上に搭載された回路部品、すなわち、二次電池保護回路12、パワーMOSFET13、電子部品14は、樹脂40によって封入される。
図2に上記プリント基板11を多数搭載した多層配線基板50を示す。周知のように、多層配線基板50は、複数枚の絶縁材(基材)を積層した構造を有し、基材を間に挟んで複数の層の各々が形成される。各層間に挟まれる絶縁材(基材)は、その厚さが非常に薄いので透視可能であり、所謂、透けて見える。
図示はしないが、この技術分野において周知のように、多層配線基板50は、各層に形成された複数の導体パターンと、これら導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持つ。
図2に示されるように、多層配線基板50は、多数のプリント基板11が搭載された中央部にある使用部分52と、基板外枠(図2では左右の両縁)にある未使用部分54とに分けられる。尚、未使用部分54は、最終的にはプリント基板として使用されずに捨てられる部分なので、捨て基板部とも呼ばれる。
前述したように、従来の多層配線基板では、未使用部分が全面銅箔で覆われていた。その為、各プリント基板11におけるBVHの断線を目視等で容易にチェックすることができなかった。
図3に多層配線基板50の未使用部分54の一部断面を示す。図3において、(A)は多層配線基板50の未使用部分54に形成される第1の特殊なパターンを示し、(B)は多層配線基板50の未使用部分54に形成される第2の特殊なパターンを示す。図示の例では、多層配線基板50は4層の場合を示している。
図示の多層配線基板50は、第1乃至第3の絶縁材(基材)61、62、および63から構成されている。したがって、多層配線基板50は、第1層50−1、第2層50−2、第3層50−3、及び第4層50−4から構成されている。第1層50−1は、第1の基材61の表面(多層配線基板50の主面50a)に形成されている。第2層50−2は、第1の基材61と第2の基材62との間に形成されている。第3層50−3は、第2の基材62と第3の基材63との間に形成されている。第4層50−4は、第3の基材63の表面(多層配線基板50の裏面50b)に形成されている。
第2層50−2と第3層50−3とは、多層配線基板50の内部に形成されているので、内層と呼ばれる。一方、第1層50−1と第4層50−4は、多層配線基板50の両表面に形成されているので、外層又は表層と呼ばれる。尚、ここでは、第4層50−4を第1の表層と呼び、第1層50−1を第2の表層と呼ぶことにする。また、互いに隣接する第2層50−2と第3層50−3とに挟まれた第2の基材62を、特定の基材と呼ぶことにする。また、本例では、多層配線基板50の公差は、±0.1mmであるとする。
図4は多層配線基板50の未使用部分54の一部(要部)を拡大して示す拡大平面図である。
図3(A)、図4に加えて図5をも参照して、本発明の第1の実施の形態に係る、多層配線基板50の未使用部分54に形成される第1の特殊なパターンについて説明する。
図5(A)に示されるように、第4層50−4および第3層50−3に第3の基材63を貫通する直径D1=0.35mmの第1の特定のBVH71が形成されている。換言すれば、第1の特定のBVH71は、第1の表層50−4から特定の基材62に到るまで貫通している。第3層50−3と第4層50−4に、上記第1のBVH71と同心で、内径D2=0.65mmで外径D3=0.95mmの第1の円環状銅箔72が形成されている。換言すれば、第1の円環状銅箔72は、第1の特定のBVH71と同心で、第1の表層50−4から特定の基材62に到るまでの各内層に形成されている。ここで、第1の円環状銅箔72の内径D2は、直径D1に対して交差を考慮に入れた大きさに設定されている。すなわち、公差が±0.1mmであるので、第1の円環状銅箔72の内側の半径D2/2が第1のBVH71の半径D1/2に0.1mmを加えた大きさより大きくなるように設定されている(D2/2>D1/2+0.1)。第1の円環状銅箔72は、内周縁72aと外周縁72bとを持つ。
図5(B)に示されるように、第1のBVH71が設けられている位置と対応する位置で、第1層50−1および第2層50−2に第1の基材61を貫通する直径D4=1.25mmの第1の貫通穴73が形成されている。第1の貫通孔73の直径D4は、第1の円環状銅箔72の外径D3より大きければ良い。
これにより、図5(C)に示されるように、第1の貫通穴73から、第3層50−3及び第4層50−4に形成した第1の円環状銅箔72を、第2の基材(特定の基材)62を通して透視することが可能となる。
尚、第1の円環状銅箔72および第1の貫通孔73は円形をしているが、多角形をしていても良い。
上述した多層配線基板50の未使用部分54に形成される第1の特殊なパターンでは、第1層50−1と第2層50−2とに第1の貫通穴73を空け、第3層50−3と第4層50−4とに第1の円環状銅箔72と第1のBVH71とを形成している。
これに対して、多層配線基板50の未使用部分54に形成される第2の特殊なパターンでは、図3(B)に示されるように、第3層50−3と第4層50−4とに第2の貫通穴73を空け、第1層50−1と第2層50−2とに第2の円環状銅箔72と第2のBVH71とを形成している。
次に、図3(B)と図4を参照して、本発明の第1の実施の形態に係る、多層配線基板50の未使用部分54に形成される第2の特殊なパターンについて説明する。
第1層50−1および第2層50−2に第1の基材61を貫通する直径D1=0.35mmの第2の特定のBVH71が形成されている。換言すれば、第2の特定のBVH71は、第2の表層50−1から特定の基材62に到るまで貫通している。第2層50−2と第1層50−1に、上記第2のBVH71と同心で、内径D2=0.65mmで外径D3=0.95mmの第2の円環状銅箔72が形成されている。換言すれば、第2の円環状銅箔72は、第2の特定のBVH71と同心で、第2の表層50−1から特定の基材62に到るまでの各内層に形成されている。ここで、第2の円環状銅箔72の内径D2は、直径D1に対して交差を考慮に入れた大きさに設定されている。すなわち、公差が±0.1mmであるので、第2の円環状銅箔72の内側の半径D2/2が第2のBVH71の半径D1/2に0.1mmを加えた大きさより大きくなるように設定されている(D2/2>D1/2+0.1)。第2の円環状銅箔72は、内周縁72aと外周縁72bとを持つ。
第2のBVH71が設けられている位置と対応する位置で、第4層50−4および第3層50−3に第3の基材63を貫通する直径D4=1.25mmの第2の貫通穴73が形成されている。第2の貫通孔73の直径D4は、第2の円環状銅箔72の外径D3より大きければ良い。
これにより、第2の貫通穴73から、第1層50−1及び第2層50−2に形成した第2の円環状銅箔72を、第2の基材(特定の基材)62を通して透視することが可能となる。
尚、第2の円環状銅箔72および第2の貫通孔73は円形をしているが、多角形をしていても良い。
図2から明らかなように、第1の特殊なパターンは、多層配線基板50の未使用部分54の一方の対角線上で向き合う2箇所に形成され、第2の特殊なパターンは、多層配線基板50の未使用部分54の他方の対角線上で向き合う2箇所に形成されている。
尚、上述した実施の形態では、第1の特殊なパターンと第2の特殊なパターンとの2種類の特殊なパターンを用いているが、どちらか一方の特殊なパターンだけを用いても良い。また、上述した特殊なパターンは、多層配線基板50の未使用部分54に少なくとも1箇所だけ形成されても良い。
図6に貫通穴73から観察したBVH71の状態を示す。図6において、(A)はBVH71が正しく形成された状態(正常状態)を示し、(B)はBVH71がズレて形成された状態(ズレた状態)を示している。
図6(A)に示される正常状態では、BVH71の中心は、円環状銅箔72の中心と実質的に一致しているので、BVH71は円環状銅箔72の内周縁72aの範囲に収まっていることが分かる。これに対して、図6(B)に示されるズレた状態においては、BVH71の中心と円環状銅箔72の中心とがズレているので、BVH71の一部が円環状の銅箔72の内周縁72aと重なっていることが分かる。
したがって、図6(B)に示されたズレた状態を目視で観察した場合、プリント基板11におけるBVHが断線していると判定することができる。
従来の多層配線基板では、BVHの内層のズレを目視で確認することができなかった。これに対して、本実施の形態に係る多層配線基板50では、一対の表層の一方から特定の基材に到るまでの各層にBVH71と同心に円環状銅箔72を形成し、一対の表層の他方から特定の基材に到るまで貫通する、円環状銅箔72の外径より大きい直径を持つ貫通穴73を空けることによって、各プリント基板11における内層とBVHとの間のズレを外観で目視確認することが可能となる。
前述した本発明の第1の実施の形態では、目視によりBVHの断線をチェックしているが、次に述べる本発明の第2の実施の形態では、オープン/ショートチェッカーを使用して電気的にBVHの断線をチェックする。
図7を参照して、本発明の第2の実施の形態に係る、BVHの断線チェック方法について説明する。本第2の実施の形態においては、多層配線基板50の使用部分52と未使用部分54とに跨って、後述するような特殊なパターンを形成することによって、電気的にBVHの断線をチェックする。
図7において、(A)は多層配線基板50の使用部分52と未使用部分54との境界部分の第3層(内層)50−3に形成されたパターンを示し(B)は多層配線基板50の使用部分52と未使用部分54と境界部分の第4層(表層、外層)50−4に形成されたパターンを示している。尚、本例でも、多層配線基板50の公差は、±0.1mmであるとする。
図7(A)に示されるように、使用部分52と未使用部分54との間の境界に近接した使用部分52側には、第4層(第1の表層)50−4から第3層(内層)50−3まで貫通する直径D1=0.35mmの第1の特定のBVH71−1が形成されている。この第3層(内層)50−3には、第1の特定のBVH71と同心に、直径D5=0.65mmの第1の内層銅箔75が形成されている。ここで、第1の内層銅箔75の直径D5は、第1の特定のBVH71−1の直径D1より大きければ良い。また、図示の例では、第1の内層銅箔75は円形をしているが、円形に限定されない。
また、使用部分52と未使用部分54との間の境界に近接した未使用部分54側には、第4層(第1の表層)50−4から第3層(内層)50−3まで貫通する直径D1=0.35mmの第2の特定のBVH71−2が形成されている。この第3層(内層)50−3には、第2の特定のBVH71−2と同心に、内径D2=0.65mmで外径D3=0.95mmの第2の内層銅箔72が形成さている。すなわち、第2の特定のBVH71−2に対して0.15mmの距離だけ離した第2の内層銅箔72が捨て基板部54に形成されている。前述した第1の実施の形態の場合と同様に、第2の内層銅箔72の内径D2は、第2の特定のBVH71−2の直径D1に対して公差を考慮に入れた大きさに設定されている。すなわち、公差が±0.1mmであるので、第2の内層銅箔72の内側の半径D2/2が第2の特定のBVH71−2の半径D1/2に0.1mmを加えた大きさより大きくなるように設定されている(D2/2>D1/2+0.1)。第2の内層銅箔72は、内周縁72aと外周縁72bとを持つ。第3層(内層)50−3において、第1の内層銅箔75と第2の内層銅箔72とは、それらの間に延在する第3の内層銅箔76で電気的に接続されている。
図7(B)に示されるように、上記第1の内層銅箔75と対応した位置で、使用部分52の第4層(表層)50−4に、第1の特定のBVH71−1と同心に、直径D5=0.65mmの第1の表層銅箔77−1が形成されている。ここで、第1の表層銅箔77−1の直径D5は、第1の特定のBVH71−1の直径D1より大きければ良い。図示の例では、第1の表層銅箔77−1は円形をしているが、円形に限定されない。第1の表層銅箔77−1から使用部分52の内側へ離れた位置で、使用部分52の第4層(表層)50−4に、直径D6=2.00mmの第1の表層銅箔テストポイント78−1が形成されている。図示の例では、第1の表層銅箔テストポイント78−1は円形をしているが、円形に限定されない。第1の表層銅箔77−1と第1の表層銅箔テストポイント78−1とは、それらの間に延在する第2の表層銅箔パターン79−1で接続されている。
更に、図7(B)に示されるように、上記第2の内層銅箔72と対応した位置で、未使用部分54の第4層(表層)50−4に、第2のBVH71−2と同心に、直径D5=0.65mmの第3の表層銅箔77−2が形成されている。第3の表層銅箔77−2の直径D5は、第2の特定のBVH71−2の直径D1より大きければ良い。図示の例では、第3の表層銅箔77−2は円形をしているが、円形に限定されない。第3の表層銅箔パターン77−2から未使用部分52の外側へ離れた位置で、未使用部分54の第4層(表層)50−4に、直径D6=2.00mmの第2の表層銅箔テストポイント78−2が形成されている。図示の例では、第2の表層銅箔テストポイント78−2は円形をしているが、円形に限定されない。第3の表層銅箔パターン77−2と第2の表層銅箔テストポイント78−2とは、それらの間に延在する第4の表層銅箔79−2で接続されている。
このような構成の特殊なパターンを形成することによって、以下に述べるように、各プリント基板11におけるBVHの断線の有無を、オープン/ショートチェッカー(図示せず)を使用して電気的にチェックすることができる。
各プリント基板11に形成されたBVHにズレが無いとする。この場合、図6(A)に示されるように、捨て基板部54に形成された第2の特定のBVH71−2の中心は、第2の内層銅箔72の中心と実質的に一致する。その為、第2の特定のBVH71−2は第2の内層銅箔72の内周縁72aの範囲内に収まり、第2の特定のBVH71−2と第2の内層銅箔72との間はオープン状態となる。このような状態において、オープン/ショートチェッカーの一対のプローブを第1及び第2の表層銅箔テストポイント78−1、78−2に接触させることにより、第2の特定のBVH71−2と第2の内層銅箔72との間がオープンであることを電気的にチェックすることができる。すなわち、各プリント基板11におけるBVHには断線が無いと判定することができる。
一方、各プリント基板11に形成されたBVHにズレが有るとする。この場合、図6(B)に示されるように、捨て基板部54に形成された第2の特定のBVH71−2の中心と第2の内層銅箔72の中心とがズレてしまう。その結果、第2の特定のBVH71−2の一部が第2の内層銅箔72の内周縁72aと重なってしまい、第2の特定のBVH71−2と第2の内層銅箔72との間はショート状態となる。このような状態において、オープン/ショートチェッカーの一対のプローブを第1及び第2の表層円形銅箔テストポイント78−1、78−2に接触させることにより、第2の特定のBVH71−2と第2の内層銅箔72との間がショートしていることを電気的にチェックすることができる。すなわち、各プリント基板11におけるBVHには断線が有ると判定することができる。
尚、上述した第2の実施の形態では、図7(A)に示されるパターンを、特定の内層として第3層50−3に形成しているが、特定の内層として第2層50−2に形成しても良いのは勿論である。また、図7(B)に示されるパターンを、第4層(第1の表層)50−4に形成しているが、第1層(第2の表層)50−1に形成しても良いのは勿論である。
以上、本発明をその好ましい実施の形態によって説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。例えば、上述した実施の形態では、導体箔として銅箔を用いているが、他の導体箔を使用しても良いのは勿論である。また、上述した実施の形態では、多層配線基板が4層の例についてのみ説明したが、5層以上の多層配線基板にも同様に適用可能であるのは勿論である。
本発明の一実施の形態に係るBVH断線チェック方法が適用されるプリント基板を使用する二次電池保護モジュールを示す図で、(A)は二次電池保護モジュールの平面図、(B)は二次電池保護モジュールの裏面図、(C)は二次電池保護モジュールの正面図、(D)は二次電池保護モジュールの側面図である。 図1に示したプリント基板を多数搭載した多層配線基板を示す平面図である。 図2に示した多層配線基板の未使用部分の一部断面を示す図で、(A)は多層配線基板の未使用部分に形成される第1の特殊なパターンを示し、(B)は多層配線基板の未使用部分に形成される第2の特殊なパターンを示す。 図1に示した多層配線基板の未使用部分の一部(要部)を拡大して示す拡大平面図である。 本発明の第1の実施の形態に係る、多層配線基板の未使用部分に形成される第1の特殊なパターンを説明するための部分平面図である。 貫通穴から観察したBVHの状態を示す図で、(A)はBVHが正しく形成された状態(正常状態)を示し、(B)はBVHがズレて形成された状態(ズレた状態)を示す。 本発明の第2の実施の形態に係る、BVHの断線チェック方法を説明するための図で、(A)は多層配線基板の使用部分と未使用部分との境界部分の内層に形成されたパターンを示し、(B)は多層配線基板の使用部分と未使用部分と境界部分の表層に形成されたパターンを示す。
符号の説明
11 プリント基板
50 多層配線基板
50−1 第1層(第2の表層)
50−2 第2層(内層)
50−3 第3層(内層)
50−4 第4層(第1の表層)
50a 主面
50b 裏面
52 使用部分
54 未使用部分
61 第1の基材
62 第2の基材(特定の基材)
63 第3の基材
71 特定のBVH
71−1 第1の特定のBVH
71−2 第2の特定のBVH
72 円環状銅箔(第2の内層銅箔)
73 貫通穴
75 第1の内層銅箔
76 第3の内層銅箔
77−1 第1の表層銅箔
77−2 第3の表層銅箔
78−1 第1の表層銅箔テストポイント
78−2 第2の表層銅箔テストポイント
79−1 第2の表層銅箔
79−2 第4の表層銅箔

Claims (8)

  1. 複数枚の基材を積層した多層配線基板であって、前記多層配線基板は、各層に形成された複数の導体パターンと、該複数の導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持ち、該多層配線基板は使用部分と未使用部分とに分けられ、前記多層配線基板は、互いに隣接する2つの内層に挟まれた肉眼で透視可能な特定の基材を持ち、前記未使用部分には特殊なパターンが形成されており、前記特殊なパターンは、
    一対の表層の一方から前記特定の基材に到るまで貫通しかつ第1の直径を持つ特定のBVHと、
    該特定のBVHに同心で前記一対の表層の一方から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径と外径とを持つ環状導体箔と、
    前記特定のBVHが形成された位置と対応する位置で、前記一対の表層の他方から前記特定の基材に到るまで貫通し、かつ前記環状導体箔の外径よりも大きい第2の直径を持つ貫通穴と
    から成ることを特徴とする多層配線基板。
  2. 前記環状導体箔の内径は、前記第1の直径に対して公差を考慮に入れた大きさに設定されていることを特徴とする、請求項1に記載の多層配線基板。
  3. 前記導体箔が銅箔である、請求項1又は2に記載の多層配線基板。
  4. 前記特殊なパターンは、前記未使用部分の対角線上で向き合う2箇所に形成されている、請求項1乃至3のいずれか1つに記載の多層配線基板。
  5. 複数枚の基材を積層した多層配線基板であって、前記多層配線基板は、各層に形成された複数の導体パターンと、該複数の導体パターン間を電気的に接続するために層間を貫通する複数のBVHとを持ち、該多層配線基板は使用部分と未使用部分とに分けられ、複数の層は、前記多層配線基板の内部に形成された複数の内層と、前記多層配線基板の両表面に形成された第1及び第2の表層とに分けられ、前記多層配線基板は、互いに隣接する2つの前記内層に挟まれた肉眼で透視可能な特定の基材を持ち、前記未使用部分には互いに異なる第1及び第2の特殊なパターンが形成されており、
    前記第1の特殊なパターンは、
    前記第1の表層から前記特定の基材に到るまで貫通しかつ第1の直径を持つ第1の特定のBVHと、
    該第1の特定のBVHに同心で前記第1の表層から前記特定の基材に到るまでの各内層に形成され、前記第1の直径より大きい内径と外径とを持つ第1の環状導体箔と、
    前記第1の特定のBVHが形成された位置と対応する位置で、前記第2の表層から前記特定の基材に到るまで貫通し、かつ前記第1の環状導体箔の外径よりも大きい第2の直径を持つ第1の貫通穴とから成り、
    前記第2の特殊なパターンは、
    前記第2の表層から前記特定の基材に到るまで貫通しかつ前記第1の直径を持つ第2の特定のBVHと、
    該第2の特定のBVHに同心で前記第2の表層から前記特定の基材に到るまでの各内層に形成され、前記内径と前記外径とを持つ第2の環状導体箔と、
    前記第2の特定のBVHが形成された位置と対応する位置で、前記第1の表層から前記特定の基材に到るまで貫通し、かつ前記第2の直径を持つ第2の貫通穴とから成る、
    ことを特徴とする多層配線基板。
  6. 前記第1及び第2の環状導体箔の内径は、前記第1の直径に対して公差を考慮に入れた大きさに設定されていることを特徴とする、請求項5に記載の多層配線基板。
  7. 前記導体箔が銅箔である、請求項5又は6に記載の多層配線基板。
  8. 前記第1の特殊なパターンは、前記未使用部分の一方の対角線上で向き合う2箇所に形成され、第2の特殊なパターンは、前記未使用部分の他方の対角線上で向き合う2箇所に形成されている、請求項5乃至7のいずれか1つに記載の多層配線基板。
JP2005239792A 2005-08-22 2005-08-22 多層配線基板 Expired - Fee Related JP4844714B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005239792A JP4844714B2 (ja) 2005-08-22 2005-08-22 多層配線基板
CN200610094310XA CN1920587B (zh) 2005-08-22 2006-06-29 多层配线基板及bvh断线检查方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005239792A JP4844714B2 (ja) 2005-08-22 2005-08-22 多層配線基板

Publications (2)

Publication Number Publication Date
JP2007059454A JP2007059454A (ja) 2007-03-08
JP4844714B2 true JP4844714B2 (ja) 2011-12-28

Family

ID=37778349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005239792A Expired - Fee Related JP4844714B2 (ja) 2005-08-22 2005-08-22 多層配線基板

Country Status (2)

Country Link
JP (1) JP4844714B2 (ja)
CN (1) CN1920587B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5400823B2 (ja) * 2011-03-28 2014-01-29 住友電気工業株式会社 プリント配線板およびプリント配線板の製造方法
CN103269564B (zh) * 2013-03-28 2015-11-18 淳华科技(昆山)有限公司 多层板局部单层区域内层切割工艺

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125711A (ja) * 1984-11-26 1986-06-13 Matsushita Electric Works Ltd 多層印刷配線板の孔穿設位置検出法
JPS62181811A (ja) * 1986-02-07 1987-08-10 Japan Steel Works Ltd:The 多層プリント基板の基準穴加工方法
JPS62230095A (ja) * 1986-03-31 1987-10-08 松下電器産業株式会社 多層配線板の層間ずれ確認法
JPS63155668A (ja) * 1986-12-18 1988-06-28 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH0391993A (ja) * 1989-09-04 1991-04-17 Fujitsu Ltd 多層プリント配線板の内層ずれ測定方法
JPH04186798A (ja) * 1990-11-20 1992-07-03 Fujitsu Ltd 多層プリント配線板および層間ずれチェック方法
JP2001251062A (ja) * 2000-03-03 2001-09-14 Sony Corp 多層型プリント配線基板及び多層型プリント配線基板の検査方法
JP2002100845A (ja) * 2000-09-25 2002-04-05 Hitachi Kokusai Electric Inc ブラインドビアホール位置ずれ検査用回路パターン
JP2003283145A (ja) * 2002-03-26 2003-10-03 Sumitomo Bakelite Co Ltd 多層配線板の位置ずれ検査方法
JP4119702B2 (ja) * 2002-07-30 2008-07-16 エルナー株式会社 多層プリント配線板の検査方法

Also Published As

Publication number Publication date
CN1920587B (zh) 2011-07-13
CN1920587A (zh) 2007-02-28
JP2007059454A (ja) 2007-03-08

Similar Documents

Publication Publication Date Title
CN101599551B (zh) 电池组
CN101894685B (zh) 片式固体电解电容器
US9697946B2 (en) Electronic component
KR100904710B1 (ko) 연성인쇄회로기판, 이의 접합방법 및 이를 구비하는 배터리팩
JP5503565B2 (ja) 保護回路モジュール
JP2006332255A (ja) 電子回路ユニット、及びその製造方法
WO2012081366A1 (ja) 固体電池
US11888180B2 (en) Multilayered flexible battery interconnects and methods of fabricating thereof
US8765274B2 (en) Secondary battery and method of making secondary battery
JP4946742B2 (ja) 基板、回路基板および電池パック
JP2015133348A (ja) 固体電解コンデンサ、電子部品モジュール、固体電解コンデンサの製造方法および電子部品モジュールの製造方法
JP2007266067A (ja) フレックス・リジット基板、二次電池保護モジュール、電池パック、およびフレックス・リジット基板の製造方法
JP4844714B2 (ja) 多層配線基板
CN116897463A (zh) 多层柔性电池互连件及其制造方法
JP7115666B2 (ja) プリント回路基板及びこれを含むバッテリーモジュール
TWI323541B (en) Electricity supply system
JP6258437B2 (ja) バスバー付きフレキシブルプリント配線板の製造方法
EP4191686A1 (en) Solar cell and electronic device equipped with same
EP3758453A1 (en) Circuit board
CN220798615U (zh) 电路板、电子设备及机器人
JP4152905B2 (ja) コンデンサモジュール装置
EP2825003B1 (en) Printed wiring board and electric tool switch provided therewith
KR102597160B1 (ko) 인쇄회로기판 및 이를 포함하는 배터리 모듈
JP2018029022A (ja) 蓄電素子
JP2022176498A (ja) 絶縁リング及び組電池

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees