JP4844624B2

JP4844624B2 - プラズマディスプレイ装置及びその駆動方法

Info

Publication number: JP4844624B2
Application number: JP2008320410A
Authority: JP
Inventors: 孝佐々木; 正治石垣; 広大高
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2008-12-17
Filing date: 2008-12-17
Publication date: 2011-12-28
Anticipated expiration: 2019-06-30
Also published as: JP2009110018A

Description

本発明は、パーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、広告や情報等の表示用のディスプレイに使用するＡ／Ｃ型プラズマディスプレイパネル（以降ＰＤＰとする）等の放電式表示装置の駆動技術に関する。

例えばＡＣ型ＰＤＰは、電極を誘電体層等によって被覆し、電荷をその誘電体上に蓄積して放電を制御し、放電により発生する紫外線で蛍光体を励起して画像を表示するデバイスである。一般的なＡＣ型ＰＤＰは、１フィールド（１画面）を階調の異なる複数個のサブフィールドに分割し、その重ね合わせによって画像の階調を表現する。各サブフィールドは、画素（セル）内の電極近傍の誘電体及び蛍光体上に蓄積した電荷を各画素で均一にする予備放電期間、発光させるセルを選択する書き込み放電期間、発光表示を行う発光表示期間に分けられる。この方式に於いて、各サブフィールドの発光表示期間で発光表示のための放電は、例えば、特許文献１の図5に示されるように１対の電極に交互に電圧を印加していた。

特開平８−１２９３５７号公報

例えばＡＣ型ＰＤＰの駆動方法において、放電させるセルと放電させないセルの識別には壁電荷を利用する。ＡＣ型ＰＤＰで放電を発生させると放電により印加電圧と逆極性の荷電粒子が蓄積され（以降壁電荷とする）、この逆極性の壁電荷により、放電維持電圧をみたせず放電が終了する。

ＡＣ型ＰＤＰの駆動方法は、蓄積された壁電荷の電位と印加する電圧（Ｖｓ）の重畳により放電開始電圧（Ｖｂ）を越えて放電を発生させる。一般に印加電圧Ｖｓは放電開始電圧Ｖｂより低く、壁電荷により放電させるセルと放電させないセルを識別する。

通常、このような例えばＡＣ型ＰＤＰのごとき放電式表示装置の駆動では、放電を行う１対の電極に交互に電圧を印加することにより、放電を繰り返す。しかし、この１対の電極に交互に電圧を印加する駆動回路は通常別の回路であり、１対の電極に印加される電圧波形は必ずしも一致しない。また、１回路から１対の電極に電圧を印加しても、パネルのセル内の電極は必ずしも対称ではない。このため、セル毎に一方の電極側には（＋）の電荷が蓄積され、他方側には（−）の電荷が蓄積されて次第にセル内で電荷の分離が大きくなり、輝度のむらや、誤動作による画質劣化を起こす一因となっていた本発明の目的は、かかる従来技術の欠点を改善し、輝度むらや誤動作による画質劣化等のない駆動技術を提供することにある。

上記目的を達成するために本発明では、形状の異なる電圧波形を２種類用い、意図的に１対の電極間で電荷分離を起こさせた上で、前記形状の異なる電圧波形を印加する電極を入替え、逆極性の電荷分離を起こさせる。これを繰り返すことにより、一方の電極側に一方の極性の電荷が蓄積しないようにして画質劣化を防止する。

本発明では前記形状の異なる電圧波形として、電圧の印加時間（幅）の異なる波形を用いる。さらに本発明では電圧の異なる波形を用いる。さらに本発明では電圧立ち上り又は立ち下がり時間の異なる波形を用いる。また、本発明では異なる形状の電圧波形を前記第一の電極群及び第二の電極群にサステイン期間内又は、サブフィールド毎又は、フィールド毎に交互に印加して放電させる。

本発明は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置の駆動方法において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で形状の異なる波形を少なくとも２種類有し、且、該異なる形状の電圧波形を前記第一の電極群及び第二の電極群に交互に印加して放電させる駆動方法である。

また、本発明は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び二の電極群を覆う誘電体層とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置の駆動方法において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で印加時間（幅）の異なる波形を少なくとも２種類有する駆動方法である。

また、本発明は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置の駆動方法において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で印加電圧の異なる波形を少なくとも２種類有する駆動方法である。

また、本発明は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置の駆動方法において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で立ち上り又は立ち下がり時間の異なる波形を少なくとも２種類有する駆動方法である。

また、本発明は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置の駆動方法において、形状の異なる波形を前記第一の電極群及び第二の電極群にサステイン期間内又は、サブフィールド毎又は、フィールド毎に交互に印加して放電させる駆動方法である。

また、本発明の放電式表示装置は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層と前記第一の電極群に電圧を印加する第一の駆動回路と前記第二の電極群に電圧を印加する第二の駆動回路とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置装置において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で形状の異なる波形を少なくとも２種類以上有し、且、該異なる形状の電圧波形を前記第一の電極群及び第二の電極群に交互に印加して放電させることで画像を表示する。

また、本発明の放電式表示装置は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層と前記第一の電極群に電圧を印加する第一の駆動回路と前記第二の電極群に電圧を印加する第二の駆動回路とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で印加時間（幅）の異なる波形を少なくとも２種類有することで画像を表示する。

また、本発明の放電式表示装置は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層と前記第一の電極群に電圧を印加する第一の駆動回路と前記第二の電極群に電圧を印加する第二の駆動回路とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で印加電圧の異なる波形を少なくとも２種類有することで画像を表示する。

また、本発明の放電式表示装置は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層と前記第一の電極群に電圧を印加する第一の駆動回路と前記第二の電極群に電圧を印加する第二の駆動回路とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置において、前記第一の電極群及び第二の電極群に繰り返し印加する電圧波形で立ち上り又は立ち下がり時間の異なる波形を少なくとも２種類有することで画像を表示する。

また、本発明の放電式表示装置は基板上に略平行に配置された第一の電極群と、該第一の電極群に略平行に配置され、独立に駆動可能な第二の電極群と、前記第一の電極群及び第二の電極群を覆う誘電体層と前記第一の電極群に電圧を印加する第一の駆動回路と前記第二の電極群に電圧を印加する第二の駆動回路とを有し、該第一の電極と第二の電極に交互に電圧を印加して繰り返し放電を行なう放電式表示装置において、形状の異なる波形を前記第一の電極群及び第二の電極群にサステイン期間内又は、サブフィールド毎又は、フィールド毎に交互に印加して放電させることで画像を表示する。

本発明を適用することによって、セル内で電荷の分離を少なくし、輝度のむらや、誤動作による画質劣化を防止できる。

以下、プラズマディスプレイ装置の場合を例にとり、図１から図７を用い本発明の実施形態を説明する。

図２は本発明を適用したＰＤＰの構造の一部を示す分解斜視図であり、前面ガラス基板２１の下面には透明なＸ電極２２と、透明なＹ電極２３が平行に交互に付設されている。また、Ｘ電極２２とＹ電極２３には、それぞれＸバス電極２４とＹバス電極２５が積層付設されている。さらに、Ｘ電極２２、Ｙ電極２３、Ｘバス電極２４、Ｙバス電極２５は誘電体２６によって被覆され、さらにＭｇＯ等の保護層２７が付設されている。

一方、背面ガラス基板２８の上面には、Ｘ電極２２、Ｙ電極２３と垂直に立体交差する電極（以降アドレス電極と称す）２９が付設され、アドレス電極２９は誘電体３０によって被覆されている。この誘電体３０の上には隔壁３１がアドレス電極２９と平行に設けられている。さらに、隔壁３１の壁面と誘電体３０の上面には蛍光体３２が塗布されている。

図３は図２中の矢印Ａの方向から見たＰＤＰの断面図であり、画素の最小単位であるセル１個を示している。尚、図２に示したものと同一の構造については同じ番号を付けて説明を省略する。この図に於いて、アドレス電極２９は２つの隔壁３１の中間に位置し、前面ガラス基板２１と背面ガラス基板２８、隔壁３１に囲まれた放電空間３３には放電を行わせるためのガスが充填されている。

図４は図２中の矢印Ｂの方向からみたＰＤＰの断面図であり、１個のセルを示している。尚、図２に示したものと同一の構造については同じ番号を付けて説明を省略する。セルの境界は概略点線で示す位置であるが、実際には隔壁等によって区切られているわけではない。

図５はＰＤＰの電極配置と駆動装置の回路構成を示している。図に示すように、Ｘ電極２２はＸ駆動回路３４に、Ｙ電極２３はＹ駆動回路３５に、アドレス電極２９はアドレス駆動回路３６に接続され、それぞれの駆動回路により電圧が印加される。

図６は図２に示したＰＤＰに１枚の画を表示するのに要する１フィールドの動作を示す図である。本実施形態に於いて、１フィールド４０は８個のサブフィールド４１乃至４８に分割され、各サブフィールドは、セル内に於ける電極近傍の誘電体及び蛍光体上に蓄積した電荷の状態を各セルで均一にするリセット期間４１〜４８ａ、発光セルを規定するアドレス期間４１〜４８ｂ、規定されたセルを所定の明るさで発光させるサステイン期間４１〜４８ｃからなる。

各サブフィールド毎に放電回数を変化させているため、発光表示を行う期間の長さが異なり、異なる明るさの表示ができる。このサステイン期間４１〜４８ｃを選択的に発光させることにより、表示する画像の階調を表現する。図６はサステインパルス数が少ない順に各サブフィールドを配置しているが、サブフィールドの並び順は任意である。

図１に本発明の第一の実施の形態を説明する１つのサブフィールドで各電極に印加する電圧波形を示す。図１（ａ）は１本のＸ電極に印加する電圧波形であり、Ｘ駆動回路３４により印加される。図１（ｂ）は各々１本のＹ電極に印加する電圧波形であり、Ｙスキャン回路３５により印加される。図１（ｃ）は１本のアドレス電極に印加する電圧波形であり、アドレス駆動回路３６により印加される。また、（ｄ）は（ｂ）に示す電圧波形を印加するＹ電極を含むセルの放電による発光（例えば、波長が８２８ｎｍの近赤外光）を示す。

リセット期間４１〜４８ａでは、Ｘ電極２２にリセットパルス１を印加する。アドレス期間４１〜４８ｂでは、Ｘ電極２２にＸスキャンパルス２、Ｙ電極２３にＹスキャンパルス３、アドレス電極２９にアドレスパルス４を印加する。サステイン期間４１〜４８ｃでは、Ｘ電極２２及びＹ電極２３に印加時間（幅）がｔ１の第１のサステインパルス５と印加時間（幅）がｔ２の第２のサステインパルス６を印加する。ここで、ｔ１はｔ２より少なくとも０.２μｓ以上長くなっている。

この電圧波形によりリセット期間４１〜４８ａにおいては、Ｘ電極２２に印加されたリセットパル１の立ち上りと立ち下がりで放電7、8が発生する。

アドレス期間４１〜４８ｂにおいては、Ｙ電極２３にスキャンパルス３とアドレス電極２９にアドレスパルス４が同時に印加されたセルでのみ、アドレス放電９が発生する。

サステイン期間４１〜４８ｃにおいては、Ｘ電極２２及びＹ電極２３に印加された第１のサステインパルス５と第２のサステインパルス６の立ち上りで放電１０、１１が発生する。この際、壁電荷を持たないセルにおいては第１及び第２のサステインパルス５、６では放電は起こらない。

次に本発明の動作を説明する。第１のサステインパルスと第２のサステインパルスでは第１のサステインパルスの方が少なくとも０.２μｓ以上長く設定されている。このため、Ｙ電極２３に第１のサステインパルス５が印加され、Ｘ電極２２に第２のサステインパルス６が印加された場合、Ｙ電極２３側には（−）極性の電荷が多く集まる。続いてＹ電極２３に第２のサステインパルス６が印加され、Ｘ電極２２に第１のサステインパルス５が印加された場合、Ｘ電極２２側に（−）極性の電荷が多く集まる。このようにパルス幅の異なる第１のサステインパルス５と第２のサステインパルス６をＸ電極２２とＹ電極２３に交互に印加することで一方の極性の電荷が一方の電極側に偏って蓄積することを防止できる。これにより、セル内で電荷の分離を少なくし、輝度のむらや、誤動作による画質劣化を防止できる。

本実施の形態ではサステインパルスの幅が異なる場合を示したが、第１のサステインパルスと第２のサステインパルスで印加電圧を変えて放電強度と電荷の蓄積量を変えてもよい。また、電圧波形の立ち上り又は立ち下がりの時間を変えて放電強度を変えてもよい。

以上のようにして、本実施例では幅の異なるサステインパルスを一対の電極に交互に印加することで、セル内で電荷の分離を少なくし、輝度のむらや、誤動作による画質劣化を防止できる。

次に本発明の第二の実施の形態を図７により説明する。図７は本発明における２つのサブフィールドで各電極に印加する電圧波形を示す。図７（ａ）は１本のＸ電極に印加する電圧波形であり、Ｘ駆動回路３４により印加される。図７（ｂ）は各々１本のＹ電極に印加する電圧波形であり、Ｙスキャン回路３５により印加される。図７（ｃ）は１本のアドレス電極に印加する電圧波形であり、アドレス駆動回路３６により印加される。また、（ｄ）は（ｂ）に示す電圧波形を印加するＹ電極を含むセルの放電による発光（例えば、波長が８２８ｎｍの近赤外光）を示す。図１に示した第１の実施の形態と同じ波形については同一番号を付けて説明を省略する。

本実施の形態においては１つのサブフィールドではＹ電極２３には第１のサステインパルス５が印加され、Ｘ電極２２に第２のサステインパルス６が印加される。続いて次のサブフィールドではＹ電極２３には第２のサステインパルス６が印加され、Ｘ電極２２に第１のサステインパルス５印加される。これにより、Ｙ電極２３に第１のサステインパルス５が印加され、Ｘ電極２２に第２のサステインパルス６が印加されたサブフィールドでは、Ｙ電極２３側には（−）極性の電荷が多く集まる。続くサブフィールドでＹ電極２３に第２のサステインパルス６が印加され、Ｘ電極２２に第１のサステインパルス５が印加された場合、Ｘ電極２２側に（−）極性の電荷が多く集まる。このようにパルス幅の異なる第１のサステインパルス５と第２のサステインパルス６をＸ電極２２とＹ電極２３にサブフィールド毎に交互に印加することで一方の極性の電荷が一方の電極側に偏って蓄積することを防止できる。これにより、セル内で電荷の分離を少なくし、輝度のむらや、誤動作による画質劣化を防止できる。

本実施の形態ではサステインパルスの幅が異なる場合を示したが、第１のサステインパルスと第２のサステインパルスで印加電圧を変えて放電強度と電荷の蓄積量を変えてもよい。また、電圧波形の立ち上り又は立ち下がりの時間を変えて放電強度を変えてもよい。また、サブフィールド毎に交互に印加するのではなく、１フィールド毎に切替えてもよい。

以上のようにして、本実施例では幅の異なるサステインパルスを一対の電極にサステイン期間内又は、サブフィールド毎又は、フィールド毎に交互に印加することで、セル内で電荷の分離を少なくし、輝度のむらや、誤動作による画質劣化を防止できる。

なお、上記実施例はプラズマディスプレイ装置の場合であるが、本発明はこれに限定されない。

本発明の構成における１サブフィールド内における駆動波形例図である。本発明の一実施例としてのＰＤＰの場合の構造の一部を示す分解斜視図である。図２中の矢印Ａの方向から見たＰＤＰの断面図である。図２中の矢印Ｂの方向から見たＰＤＰの断面図である。本発明の一実施例としてのＰＤＰの回路構成を示した図である。１枚の画を構成する１フィールド期間の動作を示した図である。本発明の第２の実施例の２サブフィールドにおける駆動波形図である。

符号の説明

１…リセットパルス、３…スキャンパルス、４…アドレスパルス、５…第１のサステインパルス、６…第２のサステインパルス、２１…前面ガラス基板、２２、５２…Ｘ電極、２３、５３…Ｙ電極、２４、５４…Ｘバス電極、２５、５５…Ｙバス電極、２６…誘電体、２７…保護層、２８…背面ガラス基板、２９…アドレス電極、３０…誘電体、３１…隔壁、３２…蛍光体、３３…放電空間、３４…Ｘ駆動回路、３５…Ｙ駆動回路、３６…アドレス駆動回路、４０…１フィールド、４１〜４８…サブフィールド、４１〜４８ａ…リセット期間、４１〜４８ｂ…アドレス期間、４１〜４８ｃ…サステイン期間。

Claims

第1の基板に配置されたアドレス電極に交差し、前記第1の基板と異なる第2の基板に配置された第1の電極群及び第2の電極群を有し、前記第1の電極群の電極と前記第2の電極群の電極は互いに対となり、前記第1の電極群にサステインパルスを印加し、引き続き前記第2の電極群にサステインパルスを印加する動作を繰り返してセル内で、前記サステインパルスの立ち上がりで放電させて発光させるプラズマディスプレイ装置の駆動方法であって、
前記動作の前の、発光するセルを選択するアドレス期間において、前記アドレス電極に正極性のアドレスパルスを印加し、前記第1の電極群に負極性のスキャンパルスを印加し、
前記動作には前記第1の電極群に印加されるサステインパルスの電圧波形の立ち上がり時間が前記第2の電極群に印加されるサステインパルスの電圧波形の立ち上がり時間よりも長く、前記サステインパルスによる放電の強度が異なる第1の動作と前記第1の電極群に印加されるサステインパルスの電圧波形の立ち上がり時間が前記第2の電極群に印加されるサステインパルスの電圧波形の立ち上がり時間よりも短く、前記サステインパルスによる放電の強度が異なる第２の動作とがあり、前記第１の動作及び前記第２の動作が交互に繰り返され、前記サステインパルスは、前記第1の電極群から印加されることを特徴とするプラズマディスプレイ装置の駆動方法。
請求項１に記載のプラズマディスプレイ装置の駆動方法であって、前記第1の動作が行われた後、続いて前記第2の動作が行われ、続いて行われる前記第１の動作及び前記第２の動作が繰り返されることを特徴とするプラズマディスプレイ装置の駆動方法。
請求項１または２のいずれかに記載のプラズマディスプレイ装置の駆動方法であって、前記第１の電極群及び前記第２の電極群に印加されるサステインパルスは台形形状であること特徴とするプラズマディスプレイ装置の駆動方法。
アドレス電極に交差し、互いに独立に駆動可能であり、電極が互いに対となる第1の電極群及び第2の電極群と、
前記第1の電極群にサステインパルスを印加し、引き続き前記第2の電極群にサステインパルスを印加する動作を繰り返してセル内で、前記サステインパルスの立ち上がりで繰り返し放電させて発光させる駆動回路とを有するプラズマディスプレイ装置であって、
前記駆動回路は、前記動作の前の、発光するセルを選択するアドレス期間において、前記アドレス電極に正極性のアドレスパルスを印加し、前記第1の電極群に負極性のスキャンパルスを印加し、
前記動作において前記第1の電極群に印加するサステインパルスの電圧波形の立ち上がり時間が前記第2の電極群に印加するサステインパルスの電圧波形の立ち上がり時間よりも長く、前記サステインパルスによる放電強度が異なる第1の動作と前記第1の電極群に印加するサステインパルスの電圧波形の立ち上がり時間が前記第2の電極群に印加するサステインパルスの電圧波形の立ち上がり時間よりも短く、前記サステインパルスによる放電強度が異なる第2の動作とを行い、前記第1の動作を行った後続いて前記第2の動作を行いまたは前記第2の動作を行った後続いて前記第１の動作を行い、前記駆動回路は前記第1の電極群からサステインパルスを印加することを特徴とするプラズマディスプレイ装置。
請求項４に記載のプラズマディスプレイ装置であって、前記駆動回路は前記第1の動作及び前記第2の動作を交互に繰り返すことを特徴とするプラズマディスプレイ装置。
請求項４または５のいずれかに記載のプラズマディスプレイ装置であって、前記第１の電極群及び前記第２の電極群に印加されるサステインパルスは台形形状であることを特徴とするプラズマディスプレイ装置。