JP4842377B2 - アナログ信号をデジタル信号に変換するための装置および方法 - Google Patents

Description

本発明は、アナログ信号をデジタル信号に変換するための装置および方法に関するものであって、より詳細には所定のサンプル区間のあいだアナログ信号の平均値をサンプル値として取るサンプリングを行い、サンプリングされたサンプル値を用いてデジタル信号に変換するアナログ信号をデジタル信号に変換するための装置および方法に関するものである。

一般的にアナログ信号をデジタル信号に変換する主な理由は、効率的に信号を保存、処理および再生産するためである。特に、デジタル技術の発展につれ、最近ではほぼすべての情報がアナログ信号からデジタル信号に変わって処理されている。

このように、アナログ信号をデジタル信号に変換するためには測定しようとする信号をアナログ信号に変換するセンサが使われ、Ａ／Ｄコンバーター（Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）は変換されたアナログ信号をデジタル信号に変換する。この時、測定しようとする信号をアナログ信号に変換するセンサは、カメラなどのような映像センサ、およびマイクのような音響センサを含み、以外にも光センサ、化学センサ、温度センサ、および圧力センサなどのように測定しようとする信号をアナログ信号に変換できるすべてのセンサが含まれる。

図１は、従来の技術によるアナログ信号をデジタル信号に変換するための装置が図示された図である。

図示するように、従来の技術によるアナログ信号をデジタル信号に変換するための装置１０は、測定しようとする信号をアナログ信号に変換するセンサ部１１、変換されたアナログ信号を適切なサイズに増幅する増幅部１２、所定の時間の間隔でアナログ信号をサンプリングするサンプル／ホールド部１３、サンプリングされた値によりアナログ信号をデジタル信号に変換するＡ／Ｄコンバーター１４を含む。

この時、サンプル／ホールド部１３のサンプリング過程は、その動作モードによってサンプルモード、およびホールドモードを有する。サンプルモードは、所定時間に入力されたアナログ信号のような値を有するが、ホールドモードからホールドモードに変わる前の値を継続維持する役割を果たす。このようなサンプリング過程は点サンプリング（Ｐｏｉｎｔ Ｓａｍｐｌｉｎｇ）と称する。例えば、サンプル／ホールド部１３は図２のように、所定のサンプリングの周波数に応じた時間の間隔で入力されたアナログ信号２１に対して点サンプリングを行う。この時、図２において、実線２２は入力されたアナログ信号２１をサンプリングするにあたって、点線２３に比べて高いサンプリング周波数を使用したものである。

この時、サンプリング周波数はナイキスト（Ｎｙｑｕｉｓｔ）サンプリング理論に基づいて、所定以上のサンプリング周波数を使用するときのみ入力されたアナログ信号を復元することができ、それより低いサンプリング周波数を使用する場合には入力されたアナログ信号を正しく復元することができなくなる。

しかし、前述したことのような点サンプリングは、入力されたアナログ信号の極点（Ｐｅａｋ Ｐｏｉｎｔ）でサンプリングをした場合には、入力されたアナログ信号を正しく復元することができるが、入力されたアナログ信号ごとに極点を把握することが技術的に難しいという問題点がある。言い換えると、図３のように、入力されたアナログ信号３１でサンプリングを行ったサンプル値３１ａが入力されたアナログ信号３１の極点でない場合、サンプル値３１ａにより補間すると、補間されたアナログ信号３２は入力されたアナログ信号３１と多くの差異が生じることが分かる。

また、入力されたアナログ信号を正しく補間するためには高いサンプリング周波数を使用することが有利であるが、高いサンプリング周波数を使用するほどデータの量が増えるようになってデータを保存するためのメモリの量が増加し、情報処理、および通信時にデータを伝送に必要とする時間が増加する。

したがって、入力されたアナログ信号の極点を把握するために高い費用の高性能サンプリング装置を使用せずにも、入力されたアナログ信号に近い補間されたアナログ信号を得ることができる方案が要求されている。

米国特許５，１１７，２２７は、高速、および高精密連続変換のためにスロープカウンタ（Ｓｌｏｐｅ Ｃｏｕｎｔｅｒ）と残余電圧を測定する技法を使用した入力アナログ信号を出力デジタル信号に変換する装置を開示しているが、これはサンプル／ホールドされた信号をデジタル信号に変換するために積分器とカウンタを用いたものであって、入力されたアナログ信号をサンプリングするために高い費用の高性能サンプリング装置を用いずにも、入力されたアナログ信号に近い補間されたアナログ信号を得ることができる方案は提案されていない。

本発明は、入力されたアナログ信号を積分して入力されたアナログ信号をサンプリングする時、所定のサンプル区間のあいだの平均値をサンプル値として取ることができるアナログ信号をデジタル信号に変換するための装置および方法を提供することにその目的がある。

本発明の目的は以上で言及した目的に制限されず、言及されていないまた他の目的は次の記載から当業者に明確に理解できるであろう。

前記目的を達成するために本発明の実施形態によるアナログ信号をデジタル信号に変換するための装置は、アナログ信号が入力される信号入力部と、所定のサンプル区間で前記アナログ信号の平均値をサンプル値として取るサンプリングを行うサンプリング部、および前記サンプル値を用いて前記アナログ信号をデジタル信号に変換する信号変換部と、を含む。

また、前記目的を達成するために本発明の実施形態によるアナログ信号をデジタル信号に変換するための方法は、アナログ信号が入力される段階と、所定のサンプル区間で前記アナログ信号の平均値をサンプル値として取るサンプリングを行う段階、および前記サンプル値を用いて前記アナログ信号をデジタル信号に変換する段階と、を含む。

その他実施形態の具体的な内容は詳細な説明および図に含まれている。

前記したような本発明のアナログ信号をデジタル信号に変換するための装置および方法によれば次のような効果が一つあるいはそれ以上ある。

最初に、サンプル区間のあいだアナログ信号の平均値をサンプル値として取るサンプリングにより高性能センサを用いずにもアナログ信号の復元性能を向上させることができ、処理すべきデータの増加を最小化させることができる長所がある。

次に、低速センサを使用する場合生じ得る二酸化誤差を防止することができる長所もある。

本発明の利点、特徴、およびそれらを達成する方法は、添付される図面と共に詳細に後述される実施形態を参照すれば明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、互いに異なる多様な形態で具現されることが可能である。本実施形態は、単に本発明の開示が完全になるように、本発明が属する技術分野で通常の知識を有する者に対して発明の範疇を完全に知らせるために提供されるものであり、本発明は請求項の範囲によってのみ定義される。なお、明細書全体にかけて、同一の参照符号は同一の構成要素を指称する。

以下、本発明の実施形態によるアナログ信号をデジタル信号に変換するための装置および方法を説明するためのブロック図または処理フローチャートに対する図を参考にして本発明について説明する。この時、フローチャートの各ブロックとフロ−チャートの組合わせはコンピュータプログラムインストラクションにより実行可能なのが理解できるであろう。これらコンピュータプログラムインストラクションは、汎用コンピュータ、特殊用コンピュータまたはその他のプログラマブルデータプロセッシング装備のプロセッサーに搭載されうるので、コンピュータまたはその他のプログラマブルデータプロセッシング装備のプロセッサーを通じて実行されるそのインストラクションがフローチャートのブロックで説明された機能を行う手段を生成するように機構を作れる。これらコンピュータプログラムインストラクションは特定方式で機能を具現するためにコンピュータまたはその他のプログラマブルデータプロセッシング装備を指向できるコンピュータ利用可能またはコンピュータ判読可能メモリに保存されることも可能なので、そのコンピュータ利用可能またはコンピュータ判読可能メモリに保存されたインストラクションはフローチャートのブロックで説明された機能を行うインストラクション手段を内包する製造品目を生産することも可能である。コンピュータプログラムインストラクションはコンピュータまたはその他のプログラマブルデータプロセッシング装備上に搭載することも可能なので、コンピュータまたはその他のプログラマブルデータプロセッシング装備上で一連の動作段階が実行されてコンピュータで実行されるプロセスを生成し、コンピュータまたはその他のプログラマブルデータプロセッシング装備を行うインストラクションはフローチャートのブロックで説明された機能を実行するための段階を提供することも可能である。

また、各ブロックは特定の論理的機能を行うための一つ以上の実行可能なインストラクションを含むモジュール、セグメントまたはコードの一部を示すことができる。また、いくつの代替実行例では、ブロックで言及された機能が順序を外れて発生することも可能であるということに注目せねばならない。例えば、連続して図示されている２つのブロックは、実質的に同時に行われてもよく、またはそのブロックが時々該当する機能によって逆順に行われてもよい。

図４は、本発明の実施形態によるアナログ信号をデジタル信号に変換するための装置が図示された図である。

図示するように、本発明の実施形態によるアナログ信号をデジタル信号に変換するための装置１００は、アナログ信号が入力される信号入力部１１０、所定サンプル区間のあいだに入力されたアナログ信号の平均値をサンプル値として取るサンプリングを行うサンプリング部１２０、およびサンプル値を用いて入力されたアナログ信号をデジタル信号に変換する信号変換部１３０を含み得る。

信号入力部１１０は、測定しようとする信号をアナログ信号に変換するセンサ部１１１、および変換されたアナログ信号を適切なサイズに増幅する増幅部１１２を含み得る。

この時、本発明の実施形態においてセンサ部１１１は、測定しようとする信号を電気的信号に変換できる光センサ、化学センサ、温度センサ、音響センサ、および圧力センサなどで理解することができ、これに限定されず測定しようとする信号を電気的信号に変換する大部分のセンサとして理解することができる。この時、センサ部１１１で変換された電気的信号はアナログ信号として理解することができ、増幅部１１２で増幅されたアナログ信号もセンサ部１１１で変換されたアナログ信号に対してそのサイズのみが変更されたものであって、以下本発明の実施形態においてセンサ部１１１で変換されたアナログ信号、および増幅部１１２で増幅されたアナログ信号を「アナログ信号」と称する。

サンプリング部１２０は、サンプル区間のあいだアナログ信号を積分する積分部１２１，および積分された積分値をサンプル／ホールドするサンプル／ホールド部１２２を含み得る。この時、サンプリング部１２０でサンプリングされたサンプル値は所定サンプル区間のあいだ入力されたアナログ信号の平均値として理解することができる。具体的に、図５のように本発明の実施形態によるサンプリング部１２０は信号入力部１１０を通じて入力されるアナログ信号２１０を所定のサンプル区間のあいだ積分した積分値をサンプル値２２０として取るサンプリングを行うことができる。この時、平均値は所定のサンプル区間のあいだに入力されたアナログ信号の合計をサンプル区間で割ったものであるため、積分値は平均値と同じ意味として理解することができる。

積分部１２１でサンプル区間のあいだアナログ信号を積分することは、サンプル区間のあいだアナログ信号の平均値を求めるためである。具体的に、アナログ信号の平均値はアナログ信号を積分した後、サンプル区間の長さで割って求めることができる。また、サンプル／ホールド部１２２は積分部１２１で求めた積分値の伝達を受けてサンプル区間のあいだ積分値を維持することができる。

図６は、本発明の第１実施形態によるサンプリング部が図示された図である。

図示するように、本発明の第１実施形態によるサンプリング部１２０は、積分部１２１に一つの演算増幅器（Ｏｐｅｒａｔｉｏｎａｌ Ａｍｐｌｉｆｉｅｒ、ＯＰ ＡＭＰ）１２１ａが使用されて、サンプル／ホールド部１２２に二つの演算増幅器１２２ａ、１２２ｂが使用された場合の例をあげて説明する。この時、積分部１２１の演算増幅器１２１ａをＯＰ１と称し、サンプル／ホールド部１２２の演算増幅器１２２ａ、１２２ｂを各々ＯＰ２、およびＯＰ３と称する。

この時、図６のサンプリング部１２０は二つのスイッチ（ＳＷ１，ＳＷ２）により３種類の状態を有しうる。具体的に、サンプリング部１２０は、積分部１２１がアナログ信号を積分する第１状態、第１状態で積分された積分値がサンプル／ホールド部１２２に伝達される第２状態、およびサンプル／ホールド部１２２に伝達された積分値を維持する第３状態を含み得る。

例えば、第１状態は積分状態であって、ＳＷ１がＣ１端子に連結されてアナログ信号（Ｖｉ）がＯＰ１（１２１ａ）に伝達される。この時、ＳＷ２は開放されているため出力電圧（Ｖｏ）は変わらずホールドされる状態である。

また、第２状態は積分値の伝達状態であって、ＳＷ１がＣ１端子に連結されて積分部１２１で積分された積分値（Ｖｉｎｔ）をサンプル／ホールド部１２２に伝達して、ＳＷ２はＣ３端子に連結されてサンプル／ホールド部１２２のキャパシターを充電し、出力電圧（Ｖｏ）は積分値（Ｖｉｎｔ）と一致するようになる状態である。

さらに、第３状態は積分値維持状態であって、ＳＷ２が開放されて出力電圧（Ｖｏ）は第２状態から伝達された積分値（Ｖｉｎｔ）を維持して、ＳＷ１はＣ２端子に連結されて積分部１２１のキャパシターを高速放電させる状態である。

図７は、前述した図６に図示された積分部１２１、およびサンプル／ホールド部１２２のタイミングが図示された図である。この時、図７においてＰ１は第１状態、Ｐ２は第２状態、およびＰ３は第３状態を称する場合の例をあげて説明する。

図示するように、第１状態では積分値（Ｖｉｎｔ）は増加するが、出力電圧（Ｖｏ）はＳＷ２が開放されているのでホールドされたままに変わらない。第２状態ではＳＷ２がＣ３端子と連結されて出力電圧（Ｖｏ）が積分値（Ｖｉｎｔ）と一致する。また、第３状態ではＳＷ２は開放されて、ＳＷ１はＣ２端子に連結されて積分部１２１のキャパシターを高速放電させる。また、図７でＳＷ１、およびＳＷ２の状態は表１の通りである。

図８は、本発明の第２実施形態によるサンプリング部が図示された図である。

図示するように、本発明の第２実施形態によるサンプリング部１２０は、積分部１２１と、サンプル／ホールド部１２２と、アナログ信号（Ｖｉ）より大きい絶対値を有する正の値の第１基準信号（＋Ｖｒｅｆ）、およびアナログ信号（Ｖｉ）より大きい絶対値を有する負の値の第２基準信号（−Ｖｒｅｆ）を積分値（Ｖｉｎｔ）によって選択的に積分部１２１に入力する基準信号入力部１２３と、クロック発生部１２４と、コントローラ１２５とを含み得る。

積分部１２１は、三つの演算増幅器１２１ｄ、１２１ｅ、１２１ｆを含み、積分値（Ｖｉｎｔ）を出力する演算増幅器１２１ｄをＯＰ４と称して、積分値（Ｖｉｎｔ）を第１臨界値（Ｖｔ１）、および第２臨界値（Ｖｔ２）と比較するための演算増幅器１２１ｅ、１２１ｆを各々ＯＰ５、およびＯＰ６と称する。この時、ＯＰ５（１２１ｅ）、およびＯＰ６（１２１ｆ）の出力値は各々Ｖｃ１、およびＶｃ２と称する。

基準信号入力部１２３は、Ｖｃ１、およびＶｃ２に応じてコントローラ１２５の制御によって選択的に第１基準信号（＋Ｖｒｅｆ）、および第２基準信号（−Ｖｒｅｆ）がアナログ信号（Ｖｉ）と共に入力されるようにする。言い換えると、コントローラ１２５はＯＰ５（１２１ｅ）でＶｃ１が出力される場合、積分値（Ｖｉｎｔ）が第１臨界値（Ｖｔ１）より高いものと判断し、基準信号入力部１２３を制御して次のクロックに第２基準信号（−Ｖｒｅｆ）が入力されるようにスイッチ（ＳＷ３）を制御してスイッチングし、ＯＰ６（１２１ｆ）でＶｃ２が出力される場合、積分値（Ｖｉｎｔ）が第２臨界値（Ｖｔ２）より小さいものと判断して基準信号入力部１２３を制御し、次のクロックに第１基準信号（＋Ｖｒｅｆ）が入力されるようにスイッチ（ＳＷ３）を制御してスイッチングすることができる。

クロック発生部１２４は、サンプル／ホールド部１２２、信号変換部１３０、およびコントローラ１２５が動作するための動作クロックを発生させることができる。

一方、コントローラ１２５は、動作クロックに時間Ｔにおいてサンプル／ホールド部１２２でホールドされた積分値が信号変換部１３０にデジタル信号に変換されたＶｉｎｔ（Ｔ）、Ｔ−１においてサンプル／ホールド部１２２でホールドされた積分値が信号変換部１３０によってデジタル信号に変換されたＶｉｎｔ（Ｔ−１）、および時間Ｔ−１で入力された基準信号（＋Ｖｒｅｆまたは−Ｖｒｅｆ）を通してデジタル出力値（Ｓｏ）を出力することができ、時間Ｔでのデジタル出力値（Ｓｏ（Ｔ））は式１の通りである。

［式１］
Ｓｏ（Ｔ）＝（Ｖｉｎｔ（Ｔ）−Ｖｉｎｔ（Ｔ−１））／Ｔｃ？Ｖｒｅｆ（Ｔ−１）

この時、式１においてＴｃはあるクロックの時間を示し、Ｖｒｅｆ（Ｔ−１）は第１基準信号（＋Ｖｒｅｆ）または第２基準信号（−Ｖｒｅｆ）として時間Ｔ−１においてＶｃ１、およびＶｃ２によって決定され得る。言い換えると、Ｖｃ１、およびＶｃ２は積分値（Ｖｉｎｔ）が第１臨界値（Ｖｔ１）より大きいのか、第２臨界値（Ｖｔ２）より小さいのかを示す。

このような基準信号入力部１２３は、積分値（Ｖｉｎｔ）が第１臨界値（Ｖｔ１）より高くなると第２基準信号（−Ｖｒｅｆ）を積分部１２１に入力してアナログ信号（Ｖｉ）＋第２基準信号（−Ｖｒｅｆ）が負の値になるようにして積分値（Ｖｉｎｔ）を低くする。

図９は、前述したドに図示されたサンプル部のタイミングが図示された図である。

図示するように、積分値（Ｖｉｎｔ）は、時間１から２の間で第１臨界値（Ｖｔ１）より高くなってＶｃ１が正の値を有するようになり、コントローラ１２５によって基準信号入力部１２３のスイッチ（ＳＷ３）が第２基準信号（−Ｖｒｅｆ）に変わるようになって積分値（Ｖｉｎｔ）は時間２から再び低くなる。一方、時間３から４の間では積分値（Ｖｉｎｔ）が第２臨界値（Ｖｔ２）より低くなるため、Ｖｃ２が正の値を有するようになり、コントローラ１２５によって基準信号入力部１２３のスイッチ（ＳＷ３）が第１基準信号（＋Ｖｒｅｆ）に変わるようになって時間４では再び積分値（Ｖｉｎｔ）が大きくなる。この時、ＶｏはＳｏによって表れるデジタル出力信号をアナログ信号に表現したものであって、サンプル区間で領域の合計を示す。

このような図９ではサンプル区間内のアナログ信号をすべて積分できるため積分部１２１のキャパシターの放電をするあいだ積分することができなかったため発生しうるサンプル区間内の信号わい曲が発生することを事前に防止することができる。

信号変換部１３０は、前述したサンプリング部１２０でサンプリングされたサンプル値を用いて入力されたアナログ信号をデジタル信号に変換するＡ／Ｄコンバーターとして理解することができる。

図１０は、本発明の実施形態によるアナログ信号をデジタル信号に変換するための方法が図示された図である。

図示するように、本発明の実施形態によるアナログ信号をデジタル信号に変換するための方法は、先ず、センサ部１１１が測定しようとする信号をアナログ信号に変換して（Ｓ１１０）、増幅部１１２は変換されたアナログ信号を適切なサイズで増幅する（Ｓ１２０）。この時、増幅部１１２によって増幅されるアナログ信号は、そのサイズのみが増幅されたものであってアナログ信号自体には変化が生じない。

積分部１２１は増幅されたアナログ信号を所定のサンプル区間のあいだ積分する（Ｓ１３０）。この時、積分部１２１で積分のために使用するサンプル区間は、事前に指定されたりユーザによって指定されたりデフォルトとして指定されうるが、これに限定されない。

サンプル／ホールド部１２２は積分部１２１で積分された積分値の伝達を受けてホールドし伝達された積分値を維持する（Ｓ１４０）。

以後、信号変換部１３０はサンプル／ホールド部１２２で維持された積分値の伝達を受けてデジタル信号に変換する（Ｓ１５０）。

一方、前述したことのような方法によってサンプリングされたサンプル値を通して入力されたアナログ信号を補間するためには、補間前後の信号の領域が同一であることが要求される。したがって、補間は信号ドメインではない積分ドメインで行わなければならない。このように、サンプル値を用いて入力されたアナログ信号を補間する過程を図１１を参照して調べる。

図示するように、先ず、サンプル値を用いて補間を行うためには、図１１の（ａ）でサンプル区間に対応するサンプル値を図１１の（ｂ）のように積分ドメインに変える。この時、図１１の（ｂ）で補間（Ｉｎｔｅｒｐｏｌａｔｉｏｎ）を行う。補間方法では、線形補間（Ｌｉｎｅａｒ Ｉｎｔｅｒｐｏｌａｔｉｏｎ）、三次補間（Ｃｕｂｉｃ Ｉｎｔｅｒｐｏｌａｔｉｏｎ）、エルミート補間（Ｈｅｒｍｉｔｅ Ｐｏｌｙｎｏｍｉａｌ Ｉｎｔｅｒｐｏｌａｔｉｏｎ）、およびスプライン補間（Ｓｐｌｉｎｅ Ｉｎｔｅｒｐｏｌａｔｉｏｎ）などの多様な方法が用いられるが、これに限定されない。

したがって、前述したことのような多様な補間方法による図１１の（ｂ）を補間すれば、図１１の（ｃ）が得られ、図１１（ｃ）をさらに微分すれば、図１１（ｄ）のように入力されたアナログ信号を復元することができる。このように、入力されたアナログ信号を復元するようになれば、図１２のように、平均値を用いて復元されたアナログ信号が点サンプリングによって復元されたアナログ信号より入力アナログ信号に近く復元されることが分かる。

本発明の実施形態で使用される用語のうち「部」は、ソフトウェア、Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ（ＦＰＧＡ）または注文型半導体（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＡＳＩＣ）のようなハードウェアの構成要素を意味し、部はある機能を果たす。しかし、ソフトウェアまたはハードウェアに限定される意味ではない。部は、アドレッシングできる保存媒体にあるように構成されることもでき、一つまたはそれ以上のプロセッサーを再生させるように構成されることもできる。したがって、実施形態での部は、ソフトウェアの構成要素、オブジェクト指向ソフトウェアの構成要素、クラスの構成要素およびタスク構成要素のような構成要素と、プロセス、関数、属性、プロシーザー、サブルーチン、プログラム コードのセグメント、ドライバ、ファームウェア、マイクロコード、回路、データ、データベース、データ構造、テーブル、アレイ、および変数を含む。構成要素と部のうちから提供される機能はさらに小さい数の構成要素および部に結合されたり追加的な構成要素と部にさらに分離したりすることができる。

以上、本発明によるアナログ信号をデジタル信号に変換するための装置および方法を例示された図面を参照して説明したが、本発明は、本明細書に開示された実施形態と図面によって限定されなく、その発明の技術思想の範囲内で当業者によって多様な変形ができるのはもちろんである。

従来の技術によるアナログ信号をデジタル信号に変換するための装置が図示された図である。 従来の技術による点サンプリングが図示された図である。 従来の技術による点サンプリングによるサンプル値を用いて復元したアナログ信号が図示された図である。 本発明の実施形態によるアナログ信号をデジタル信号に変換するための装置が図示された図である。 本発明の実施形態によるサンプル値が図示された図である。 本発明の第１実施形態によるサンプリング部が図示された図である。 図６のサンプリング部に対するタイミングが図示された図である。 本発明の第２実施形態によるサンプリング部が図示された図である。 図８のサンプリング部に対するタイミングが図示された図である。 本発明の実施形態によるアナログ信号をデジタル信号に変換するための方法が図示された図である。 本発明の実施形態によるサンプル値を利用した補間過程が図示された図である。 本発明の実施形態によるサンプル値を利用した補間過程が図示された図である。 本発明の実施形態によるサンプル値を利用した補間過程が図示された図である。 本発明の実施形態によるサンプル値を利用した補間過程が図示された図である。 本発明の実施形態によるサンプル値を通して復元されたアナログ信号が図示された図である。

符号の説明

１１０ 信号入力部
１１１ センサ部
１１２ 増幅部
１２０ サンプリング部
１２１ 積分部
１２２ サンプル／ホールド部
１３０ 信号変換部

Claims (17)

1. アナログ信号が入力される信号入力部と、
   所定のサンプル区間で前記アナログ信号の平均値をサンプル値として取るサンプリングを行うサンプリング部と、
   前記サンプル値を用いて前記アナログ信号をデジタル信号に変換する信号変換部と、
   前記アナログ信号に比べて大きい絶対値を有する正の値の第１基準信号及び前記アナログ信号に比べて大きい絶対値を有する負の値の第２基準信号のいずれか一方を前記アナログ信号とともに前記サンプリング部に入力させる基準電圧入力部と
   を含み、
   前記基準電圧入力部は、前記所定のサンプル区間における前記アナログ信号の平均値が所定範囲内にない場合に、前記サンプリング部に入力される基準信号を前記第１基準信号と前記第２基準信号との間で切り替える、アナログ信号をデジタル信号に変換するための装置。
2. 前記サンプリング部は、前記サンプル区間のあいだ前記アナログ信号を積分する積分部、および
   前記積分された積分値をサンプル／ホールドするサンプル／ホールド部を含む、請求項１に記載のアナログ信号をデジタル信号に変換するための装置。
3. 前記積分部は、演算増幅器を含む、請求項２に記載のアナログ信号をデジタル信号に変換するための装置。
4. 前記サンプリング部は、前記積分部が前記アナログ信号を積分する第１状態、
   前記積分値を前記サンプル／ホールド部に伝達する第２状態、および
   前記サンプル／ホールド部から前記伝達された積分値を維持する第３状態を有する、請求項１に記載のアナログ信号をデジタル信号に変換するための装置。
5. 前記基準電圧入力部は、前記所定のサンプル区間における前記アナログ信号の平均値が第１臨界値より高くなると、前記第２基準信号が前記サンプリング部に入力されるようにする、請求項１に記載のアナログ信号をデジタル信号に変換するための装置。
6. 前記基準電圧入力部は、前記所定のサンプル区間における前記アナログ信号の平均値が前記第１臨界値より小さい第２臨界値より小さくなると、前記第１基準信号が前記サンプリング部に入力されるようにする、請求項５に記載のアナログ信号をデジタル信号に変換するための装置。
7. アナログ信号が入力される信号入力部と、
   前記アナログ信号に比べて大きい絶対値を有する正の値の第１基準信号および前記アナログ信号に比べて大きい絶対値を有する負の値の第２基準信号のうち何れか一つを前記信号入力部へ入力する基準信号入力部と、
   所定のサンプル区間で前記アナログ信号の平均値をサンプル値として取るサンプリングを行うサンプリング部と、
   前記サンプル値を用いて前記アナログ信号をデジタル信号に変換する信号変換部と、
   前記基準信号入力部を制御するとともに、前記信号変換部からのデジタル信号を出力するコントローラと、
   前記サンプリング部、前記信号変換部および前記コントローラが動作するための動作クロックを発生するクロック発生部と
   を含み、
   前記コントローラは、前記所定のサンプル区間における前記アナログ信号の平均値が所定範囲内にない場合に、前記サンプリング部に入力される基準信号が前記第１基準信号と前記第２基準信号との間で切り替えられるよう前記基準信号入力部を制御する、アナログ信号をデジタル信号に変換するための装置。
8. 前記サンプリング部は、積分部およびサンプル／ホールド部を含む、請求項７に記載のアナログ信号をデジタル信号に変換するための装置。
9. 前記積分部は、演算増幅器を含む、請求項８に記載のアナログ信号をデジタル信号に変換するための装置。
10. 前記基準信号入力部は、前記所定のサンプル区間における前記アナログ信号の平均値が第１臨界値より高くなると、前記第２基準信号が前記サンプリング部に入力されるよう前記コントローラによって制御される、請求項７に記載のアナログ信号をデジタル信号に変換するための装置。
11. 前記基準信号入力部は、前記所定のサンプル区間における前記アナログ信号の平均値が前記第１臨界値より小さい第２臨界値より小さくなると、前記第１基準信号が前記サンプリング部に入力されるよう前記コントローラによって制御される、請求項１０に記載のアナログ信号をデジタル信号に変換するための装置。
12. アナログ信号が入力される段階と、
    所定のサンプル区間で前記アナログ信号の平均値をサンプル値として取るサンプリングを行う段階と、
    前記サンプル値を用いて前記アナログ信号をデジタル信号に変換する段階と、
    前記アナログ信号に比べて大きい絶対値を有する正の値の第１基準信号及び前記アナログ信号に比べて大きい絶対値を有する負の値の第２基準信号のいずれか一方を前記アナログ信号とともに入力させる段階と
    を含み、
    前記第１の基準信号又は前記第２の基準信号を前記アナログ信号とともに入力させる前記段階は、前記所定のサンプル区間における前記アナログ信号の平均値が所定範囲内にない場合に、前記サンプリング部に入力される基準信号を前記第１基準信号と前記第２基準信号との間で切り替える段階を含む、アナログ信号をデジタル信号に変換するための方法。
13. 前記サンプリングを行う段階は、前記サンプル区間のあいだ前記アナログ信号を積分する段階と、
    前記積分された積分値をサンプル／ホールドする段階と、を含む、請求項１２に記載のアナログ信号をデジタル信号に変換するための方法。
14. 前記積分する段階は、所定サンプル区の間あいだアナログ信号を積分して、前記積分されたアナログ信号を前記サンプル区間で割る段階を含む、請求項１３に記載のアナログ信号をデジタル信号に変換するための方法。
15. 前記サンプリングを行う段階は、前記アナログ信号を積分する第１状態、
    前記積分された積分値をサンプルする第２状態、および
    前記伝達された積分値をホールドする第３状態を有する、請求項１２に記載のアナログ信号をデジタル信号に変換するための方法。
16. 前記第１の基準信号又は前記第２の基準信号を前記アナログ信号とともに入力させる前記段階は、前記所定のサンプル区間における前記アナログ信号の平均値が第１臨界値より高くなると、前記第２基準信号が入力されるようにする段階を含む、請求項１２に記載のアナログ信号をデジタル信号に変換するための方法。
17. 前記第１の基準信号又は前記第２の基準信号を前記アナログ信号とともに入力させる前記段階は、前記所定のサンプル区間における前記アナログ信号の平均値が前記第１臨界値より小さい第２臨界値より小さくなると、前記第１基準信号が入力されるようにする段階を含む、請求項１６に記載のアナログ信号をデジタル信号に変換するための方法。

Images