JPS63250919A - 適応形差分パルス符号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、音声等の高能率符号化を行う適応形差分パル
ス符号化装置に関するものである。

従来の技術 近年、ＬＳＩ技術の発展により高集積化が可能となり、
適応形差分パルス符号化装置の１チツプＬＳＩ化も実現
されている。

以下に従来の適応形差分パルス符号化装置について説明
する。第８図は従来の適応形差分パルス符号化装置の構
成図である。第８図において、２１はＡＤ変換器、２２
は減算器、２３は適応量子化器、２４は適応制御装置、
２６は適応逆量子化器、２６は加算器、２了は適応予測
器である。

以上のように構成された適応形差分パルス符号化装置に
ついて、以下にその動作を説明する。

アナログ入力信号は、ＡＤ変換器２１でリニアＰＣＭの
ディジタル信号に変換される。減算器２２は前記ディジ
タル信号と、適応予測器２７の出力である予測値との差
を出力信号とする。適応量子化器２３は、適応制御装置
２４の制御により、前記減算器２２の出力信号を適応量
子化して適応形差分パルス符号であるディジタル信号を
出力する。

適応制御装置２４は、適応量子化器２３の出力信号に応
じて量子化の適応化をはかるため、適応量子化器２３に
制御信号を出力し、また、適応逆量子化器２６にも同様
の制御信号を出力する。適応逆量子化器２６は適応量子
化器２３の出力信号を適応制御装置２４の制御により、
逆量子化を行い出力する。加算器２６は、適応量子化器
２５の出力信号と、適応予測器２７の出力信号を加算し
て出力する。適応予測器２７は、加算器２６の出力信号
をもとに線形予測し、予測値を加算器２６と減算器２２
に出力する。

発明が解決しようとする問題点 しかしながら上記の従来の構成では、アナログ信号を一
度リニアＰＣＭのディジタル信号に変換し、そのディジ
タル信号に対し、さらに適応形差分パルス符号化手法を
用いて符号化をしていた。

この構成を６ｖ単−電源のＬＳＩで実現する場合、ＬＳ
Ｉの電源電圧等により制約を受けるため、ＡＤ変換器に
多数のビット数を実現しようとしても十分な精度を確保
できない。したがって、ＡＤ変換後に適応差分を施して
も高品質な音声を再生することはできない。また、一般
に多数ビットのリニアＰＣＭ、ＡＤ変換回路を実現する
には、多大なコストがかかることになる。

本発明は、上記の問題点に鑑み、アナログ信号を適応差
分パルス符号に符号化して高品質な音声を再生する装置
を低電圧電源躯動するＬＳＩで安価に実現することを目
的とする。

問題点を解決するだめの手段 この目的を達成するために本発明の適応化差分パルス符
号化装置は、比較器と３値パルス発生器と積分器で予測
値を求め、比較器出力を符号化器によって適応差分パル
ス符号に符号化する構成を有している。

作　　用 この構成によって、一度リニアＰＣＭ符号に変換する必
要なくアナログ信号は、適応形差分パルス符号に直接変
換されるため、従来例に示したようなＡＤ変換器は不要
である。また、ＣＭＯＳプロセスによく用いられている
５ｖ単一電源による動作時において、３値パルスを積分
して予測値を求めているため、従来のような電圧加算形
ＤＡ変換器を用いておらず、低電圧駆動時でも、精度よ
く予測値を得ることができる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する。

第１図は本発明の一実施例における適応形差分パルス符
号化装置のブロック図を示すものである。

第１図において、１１はアナログ入力信号と予測値との
電位を比較することにより１ビットディジタル信号を出
力する比較器、１２は比較器１１の出力である。前記デ
ィジタル信号をもとに、適応形差分パルス符号に符号化
を行う符号化器、１３は符号化器からの制御信号を入力
とし、Ｈレベル。

Ｍレベル、Ｌレベルの３値の３値パルスヲ発生スる３値
パルス発生器、１４は前記３値パルスを積分して予測値
を比較器１１．に供給する積分器、１６は前記適応形差
分パルス符号を参照して３値パルス発生器１３および積
分器１４の適応制御を行う適応制御装置である。第２図
、第３図、第４図はそれぞれ比較器１１．３値パルス発
生器１３、符号化器１２の構成を示すブロック図である
。また第６図は、本実施例の特性図を示すものである。

以下その動作を説明する。

まず、アナログ入力信号は、比較器１１に入力され、サ
ンプルホールド回路３１で標本化される。

このサンプルホールド回路３１はサンプリングクロック
をもとに、リセット回路３２の出力するリセット信号に
よりサンプリング周期ごとに標本値を更新していくもの
である。そして標本値は、アナログコンパレータ３３で
予測値と比較され、比較器１１は、２値の出力信号を出
力する。

次に、符号化器１２は比較器１１の出力信号をもとにし
て符号化出力信号を出力する。第４図と第５図を参照し
ながら符号化器１２の動作を説明する。比較器１１の出
力信号は、極性検出回路４１で極性を検出されエンコー
ダ回路４２と３値パルス制御回路４３へ極性信号を出力
する。また、極性変化検出回路４４は比較器１１の出力
信号の極性変化を検出し、イネーブル回路４６と３値パ
ルス制御回路４３へ極性変化検出信号を出力する。

イネーブル回路４５は、サンプリングクロックと前記極
性変化検出信号をもとに、タイマ回路４６の動作を制御
するタイマ制御信号を出力する。タイマ回路４６はイネ
ーブル回路４５で制御され、タイマクロックをもとに計
数を行い、その出力をエンコーダ回路４２に出力する。

エンコーダ回路４２は、極性信号とタイマ出力信号とサ
ンプリングクロックをもとに４ピツトの符号に符号化さ
れる。この様子を第５図に示す。また、３値パルス制御
回路４３は、極性信号と極性変化検出信号と、サンプリ
ングクロックとタイマクロックをもとに３値パルス発生
器１３を制御する３値パルス制御信号を出力する。エン
コーダ回路４２の符号化方法は、極性信号により１ビツ
ト、極性変化検出信号をタイマクロックで計数したタイ
マ出力に３ビツトを割りあてるものとすると、第６図の
ような符号化出力になる。次に適応制御装置１６は、符
号化器１２の符号化出力をもとに、３値パルス発生器１
３を制御する３値パルス適応化信号と、積分器１４を制
御する積分器適応化信号とを出力する。

次に３値パルス発生器１３について第３図を参照して説
明する。３値パルス発生器１３は３値パルス制御信号（
ＭＥＮおよびＨＩＳＥＬ）と、３値パルス適応化信号を
もとに、３値パルス発生回路３４でＨレベル、Ｍレベル
、Ｌレベルの３値のパルスを選択して出力する。ここで
、比較器１１の出力の極性が変化するまでは、サンプリ
ングクロックの立ち上がり後極性信号ＨＩＳＥＬをもと
にＨレベル又はＬレベルを出力し、比較器１１の出力の
極性が変化した後はＭＥＮによりＭレベルを出力するも
のである。次に、３値パルス発生器１３で発生した３値
パルスは、積分器１４で積分されてアナログの予測値が
得られる。また、積分器１４は適応制御装置１６の出力
する適応制御信号によって積分特性を可変し、適応予測
される。

この積分器１４に、スイッチト・キャパシタ・フィルタ
を用いれば容量をロジック回路で可変にしたり、スイッ
チング周期を可変することにより簡単に積分特性が可変
される。

なお、適応量子化のために第６図に示すように３値パル
スのＨレベルとＬレベルの電位を適応制御装置１６の制
御により可変して実現する方法や、第７図に示すように
３値パルスのＨレベルとＬレベルを出力する幅に対し、
適応制御装置の制御を行って実現する方法は、ハードウ
ェア化が容易に行なえる。

以上のように本実施例によれば、３値パルスを積分して
アナログの予測値を得る構成にしておシ、アナログ入力
信号と予測値との差分値に対し、３値パルスのパルス幅
変調を実行し、これ全積分する手法を用いることにより
、高品質で安価に低電圧駆動のＬＳＩで適応形差分パル
ス符号化装置を実現できる。

発明の効果 本発明は、３値パルス発生器と積分器とで予測値を得る
構成にしたことにより、−相別のＡＤ変換器を用いるこ
となしに、アナログ信号を適応形差分パルス符号に符号
化でき、また、パルス幅変調した３値パルスを積分する
ことによりアナログの予測値を求めておシ、低電圧電源
駆動するＬＳＩ化に際しても高品質に予測値を得ること
ができる優れた適応形差分パルス符号化装置全実現でき
るものである。

【図面の簡単な説明】

第１図は本発明の一実施例における適応形差分パルス符
号化装置の構成を示すブロック図、第２図は同比較器の
内部構成を示すブロック図、第３図は同３値パルス発生
器の内部構成を説明するためのブロック図、第４図は同
符号化器の内部構成を示すブロック図、第５図は符号化
の様子金子す時間軸波形図、第６図は３値パルスの電位
を制御する適応量子化方法を説明するための特性図、第
７図は３値パルスのパルス＠全制御する適応量子化方法
を説明するための特性図、第８図は従来の適応形差分パ
ルス符号化装置の構成を示すブロック図である。 １１・・・・・・比較器、１２・・・・・・符号化器、
１３・・・・・・３値パルス発生器、１４・・・・・・
積分器、１５・・・・・・適応制御装置、３１・・・・
・・サンプルホールド回路、３２・・・・・・リセット
回路、３３・・・・・・アナログコンパレータ、３４・
・・・・・３値パルス発生回路、４１・・・・・・施性
検出回路、４２・・・・・・エンコーダ回路、４３・・
・・・・３値パルス制御回路、４４・・・・・・極性変
化検出回路、４５・・・・・・イネーブル回路、４６・
・・・・・タイマ回路、２１・・・・・・ＡＤ変換器、
２２・・・・・・減算器、２３・・・・・・適応量子化
器、２４・・・・・・適応制御装置、２５・・・・・・
適応逆量子化器、２６・・・・・・加算器、２７・・・
・・・適応予測器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名／　
ｌ　−−−１’を較也 １５−荀島割匍浪Ｉ 第２図 第６図 引プ］℃し〉ジヒー　ｄ−−←−３÷２−＋−／←ハ４
し〜ルーヒｒ−−□・−電源ｔ７１−’□ｌ／へし）１
１リレＸルーｕニー・□−□−−グラウドレ公ル（ＧＮ
Ｄ）ヒ 官１関 ２ｌ−ＡＤ麦牧呑 ２２−一一員寞佳 ２７−１ｍ応予則；

Claims (4)

【特許請求の範囲】
1. （１）アナログ入力信号と予測値との電位を比較するこ
   とにより１ビットディジタル信号を出力する比較器と、
   前記比較器の出力である。前記ディジタル信号をもとに
   、適応形差分パルス符号に符号化を行いまた、３値パル
   ス発生器を制御する制御信号を出力する符号化器と、前
   記符号化器の出力である前記制御信号を入力とし、Ｈレ
   ベル、Ｍレベル、Ｌレベルの３値の３値パルスを発生す
   る３値パルス発生器と、前記３値パルスを積分して予測
   値を前記比較器に供給する積分器と、前記適応形差分パ
   ルス符号を参照して前記３値パルス発生器および積分器
   の適応制御を行う適応制御装置とを具備し、前記３値パ
   ルス発生器で適応化をはかることを特徴とする適応形差
   分パルス符号化装置。
2. （２）積分器は、スイッチト・キャパシタ・フィルタを
   有し、適応制御装置の制御により積分定数を可変させ適
   応予測することを特徴とする特許請求の範囲第１項記載
   の適応形差分パルス符号化装置。
3. （３）３値パルス発生器の出力である３値パルスのＨレ
   ベルとＬレベルの電位を、適応制御装置の制御により変
   動させて適応量子化することを特徴とする特許請求の範
   囲第１項記載の適応形差分パルス符号化装置。
4. （４）３値パルス発生器の出力である３値パルスのＨレ
   ベルとＬレベルを出力するパルス幅を、適応制御装置の
   制御により変動させて適応量子化することを特徴とする
   特許請求の範囲第１項記載の適応形差分パルス符号化装
   置。