JP2016058775A - 1ビットad変換器、それを用いた受信機及び無線通信システム - Google Patents
1ビットad変換器、それを用いた受信機及び無線通信システム Download PDFInfo
- Publication number
- JP2016058775A JP2016058775A JP2014181162A JP2014181162A JP2016058775A JP 2016058775 A JP2016058775 A JP 2016058775A JP 2014181162 A JP2014181162 A JP 2014181162A JP 2014181162 A JP2014181162 A JP 2014181162A JP 2016058775 A JP2016058775 A JP 2016058775A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- output
- circuit
- signal
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Description
Multi-Output-Orthogonal Frequency Division Multiplexing)が検討されてきた。しかしながら、送信部と受信部においてハードウエア構成が複雑になるという欠点があった。例えばOFDM方式を想定した一般的な無線受信機のベースバンド部では、受信信号の振幅値にも情報を有する為、受信信号値レベルを適切に調節する為のVGA(Variable Gain Amplifier)や高分解能AD(Analog-to-Digital)変換器が必要になる。これらは複雑な回路であり、占有面積が大きいためコスト高の原因となる。
Claims (12)
- シングルキャリア変調方式を用いた無線通信システムの受信機に用いられる1ビットAD変換器であって、
差動信号が入力されるサンプルホールド回路と、
前記サンプルホールド回路の出力が入力されるヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力が入力されるデジタルチョッパ回路と、
を備えたことを特徴とする1ビットAD変換器。 - 前記サンプルホールド回路は、
一対のキャパシタと、
前記一対のキャパシタのそれぞれのキャパシタの一端と一対の入力端子のそれぞれの端子の間に接続された一対の入力スイッチと、
前記一対のキャパシタのそれぞれのキャパシタの他端と一対の出力端子のそれぞれの端子との間に接続された一対の第1の出力スイッチと、
前記一対のキャパシタのそれぞれのキャパシタの他端と前記一対の出力端子の前記第1の出力スイッチが接続された側とは異なる側のそれぞれの端子に接続された一対の第2の出力スイッチと、
を備えることを特徴とする請求項1に記載の1ビットAD変換器。 - 前記サンプルホールド回路は、差動信号が入力され、一定周期ごとに前記差動信号の同相信号と逆相信号を切り替えて出力することを特徴とする請求項1又は2に記載の1ビットAD変換器。
- 前記ヒステリシスコンパレータは、
前記サンプルホールド回路の出力を入力する差動入力回路と、
前記差動入力回路と接続されたフリップフロップ回路と、
を備えたことを特徴とする請求項1から3のいずれかに記載の1ビットAD変換器。 - 前記ヒステリシスコンパレータはさらに、
一定周期ごとに動作するスイッチと、
前記差動入力回路と接続され、前記フリップフロップ回路の出力端に接続された一対のヒステリシス制御回路を備えたことを特徴とする請求項4に記載の1ビットAD変換器。 - 前記一対のヒステリシス制御回路のそれぞれは、ヒステリシス特性を制御する制御信号が入力されることを特徴とする請求項5に記載の1ビットAD変換器。
- 前記ヒステリシスコンパレータはさらに、
フリップフロップ回路の出力を一定期間保持する出力ラッチ回路を備えたこと特徴とする請求項4から6に記載の1ビットAD変換器。 - 前記ヒステリシスコンパレータは、前記差動信号の電位差が所定の値以下である場合には、前記差動信号が切り替わっても出力信号が変化しないことを特徴とする請求項1から7のいずれかに記載の1ビットAD変換器。
- 前記デジタルチョッパ回路は、前記ヒステリシスコンパレータの出力と、パルス信号が入力される論理回路であることを特徴とする請求項1から8のいずれかに記載の1ビットAD変換器。
- 前記デジタルチョッパ回路は、一定周期ごとに前記ヒステリシスコンパレータの出力を切り替えて出力することを特徴とする請求項1から9のいずれかに記載の1ビットAD変換器。
- 前記請求項1から10のいずれかに記載の1ビットAD変換器と、受信用アンテナと、低雑音増幅器と、局所発振信号と受信信号をミキシングするミキサと、帯域フィルタと、デジタル信号を処理する回路を備えたこと特徴とする受信機。
- 前記請求項11に記載の受信機と、
定包絡線変調部と、送信用増幅器と、送信用アンテナを備えた送信機と、
を備えたことを特徴とする無線通信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014181162A JP6414734B2 (ja) | 2014-09-05 | 2014-09-05 | 1ビットad変換器、それを用いた受信機及び無線通信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014181162A JP6414734B2 (ja) | 2014-09-05 | 2014-09-05 | 1ビットad変換器、それを用いた受信機及び無線通信システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016058775A true JP2016058775A (ja) | 2016-04-21 |
JP6414734B2 JP6414734B2 (ja) | 2018-10-31 |
Family
ID=55758932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014181162A Active JP6414734B2 (ja) | 2014-09-05 | 2014-09-05 | 1ビットad変換器、それを用いた受信機及び無線通信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6414734B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63250919A (ja) * | 1987-04-07 | 1988-10-18 | Matsushita Electric Ind Co Ltd | 適応形差分パルス符号化装置 |
JPH04281618A (ja) * | 1991-03-10 | 1992-10-07 | Fujitsu Ltd | アナログ−ディジタル混在シミュレータ |
JPH05176387A (ja) * | 1991-08-02 | 1993-07-13 | Sharp Corp | スピーカ駆動回路 |
JPH0795094A (ja) * | 1993-07-26 | 1995-04-07 | Samsung Electron Co Ltd | 信号処理方法及びその装置 |
JPH1055621A (ja) * | 1996-08-12 | 1998-02-24 | Matsushita Electric Ind Co Ltd | 2値化方法、a/d変換方法、2値化装置、及びa/d変換装置 |
JP2000323968A (ja) * | 1999-05-11 | 2000-11-24 | Mitsubishi Electric Corp | アナログディジタル変換回路 |
JP2004274799A (ja) * | 1997-01-30 | 2004-09-30 | Fujitsu Ltd | 容量結合を利用したad変換回路及びda変換回路 |
JP2008295016A (ja) * | 2007-04-25 | 2008-12-04 | Yokogawa Electric Corp | Ad変換器の校正システム |
WO2012035882A1 (ja) * | 2010-09-15 | 2012-03-22 | ミツミ電機株式会社 | コンパレータ及びそれを備えるad変換器 |
-
2014
- 2014-09-05 JP JP2014181162A patent/JP6414734B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63250919A (ja) * | 1987-04-07 | 1988-10-18 | Matsushita Electric Ind Co Ltd | 適応形差分パルス符号化装置 |
JPH04281618A (ja) * | 1991-03-10 | 1992-10-07 | Fujitsu Ltd | アナログ−ディジタル混在シミュレータ |
JPH05176387A (ja) * | 1991-08-02 | 1993-07-13 | Sharp Corp | スピーカ駆動回路 |
JPH0795094A (ja) * | 1993-07-26 | 1995-04-07 | Samsung Electron Co Ltd | 信号処理方法及びその装置 |
JPH1055621A (ja) * | 1996-08-12 | 1998-02-24 | Matsushita Electric Ind Co Ltd | 2値化方法、a/d変換方法、2値化装置、及びa/d変換装置 |
JP2004274799A (ja) * | 1997-01-30 | 2004-09-30 | Fujitsu Ltd | 容量結合を利用したad変換回路及びda変換回路 |
JP2000323968A (ja) * | 1999-05-11 | 2000-11-24 | Mitsubishi Electric Corp | アナログディジタル変換回路 |
JP2008295016A (ja) * | 2007-04-25 | 2008-12-04 | Yokogawa Electric Corp | Ad変換器の校正システム |
WO2012035882A1 (ja) * | 2010-09-15 | 2012-03-22 | ミツミ電機株式会社 | コンパレータ及びそれを備えるad変換器 |
Also Published As
Publication number | Publication date |
---|---|
JP6414734B2 (ja) | 2018-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10038575B1 (en) | Decision feedback equalizer with post-cursor non-linearity correction | |
US11418149B2 (en) | Re-configurable passive mixer for wireless receivers | |
US8045943B2 (en) | High performance CMOS radio frequency receiver | |
US8406358B1 (en) | Radio-frequency apparatus with programmable performance and associated methods | |
KR101127461B1 (ko) | 고도의 선형 가변이득 증폭기 | |
US9276620B2 (en) | Second-order input intercept point (IIP2) calibration method of a mixer in a wireless communication system and the mixer using the same | |
US10715094B2 (en) | Amplification circuit, apparatus for amplifying, low noise amplifier, radio receiver, mobile terminal, base station, and method for amplifying | |
JP2011509059A (ja) | 低雑音および低変換損を有する直交無線周波数ミキサ | |
US10425051B2 (en) | Analog multiplexer core circuit and analog multiplexer circuit | |
JP5395634B2 (ja) | 直交変調器およびそれを内蔵する半導体集積回路 | |
US8433277B2 (en) | Passive mixer and four-phase clocking method and apparatus | |
JP4477520B2 (ja) | キャリアリーク低減送信回路 | |
US9112482B2 (en) | Receiver | |
US20070264958A1 (en) | Dual-lo mixer and radio | |
JP6414734B2 (ja) | 1ビットad変換器、それを用いた受信機及び無線通信システム | |
EP2054999B1 (en) | Signal processor comprising a frequency converter | |
US10320433B2 (en) | Radio receiving device and transmitting and receiving device | |
JP2012191436A (ja) | 受信信号処理装置 | |
JP5433614B2 (ja) | 半導体集積回路および受信装置 | |
CN104518736A (zh) | 一种s波段高线性度、低噪声以及低增益的下变频有源混频器 | |
JP2018166322A (ja) | 無線受信装置 | |
WO2013187037A1 (ja) | ミキサ、ミキサ装置、およびこれらを備えた無線受信機 | |
US10135404B2 (en) | Calibration of push-pull amplifier to a low second order distortion | |
CN110266338B (zh) | 一种宽带无线收发器中单频信号的产生方法 | |
JP5204902B2 (ja) | トランスファーゲート回路ならびにそれを用いた電力合成回路,電力増幅回路,送信装置および通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170904 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180920 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6414734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |