JPH04281618A - アナログ−ディジタル混在シミュレータ - Google Patents
アナログ−ディジタル混在シミュレータInfo
- Publication number
- JPH04281618A JPH04281618A JP6878891A JP6878891A JPH04281618A JP H04281618 A JPH04281618 A JP H04281618A JP 6878891 A JP6878891 A JP 6878891A JP 6878891 A JP6878891 A JP 6878891A JP H04281618 A JPH04281618 A JP H04281618A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- value
- conversion
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 abstract description 27
- 238000010586 diagram Methods 0.000 description 15
- 238000004088 simulation Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 102220062248 rs568171603 Human genes 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は１ビットのアナログ−デ
ィジタル変換器を備えるアナログ−ディジタル混在シミ
ュレータに関する。ＬＳＩを開発するためシミュレータ
により解析しているが、開発期間を短縮することが強く
希望されている。そのためシミュレータにおける１ビッ
トのアナログ−ディジタル変換器について動作時間をで
きるだけ短縮することが要望されている。
ィジタル変換器を備えるアナログ−ディジタル混在シミ
ュレータに関する。ＬＳＩを開発するためシミュレータ
により解析しているが、開発期間を短縮することが強く
希望されている。そのためシミュレータにおける１ビッ
トのアナログ−ディジタル変換器について動作時間をで
きるだけ短縮することが要望されている。
【０００２】
【従来の技術】設計中のＬＳＩを何らかの方法で計算機
上に模擬し、実際のＬＳＩができる前にそれが正しく動
作することを確認することを一般に回路シミュレーショ
ンという。ＬＳＩの構成としてアナログ素子、例えばＣ
ＭＯＳ回路に対してはアナログ的にシミュレートするも
の，即ちアナログ・シミュレータを、ゲート回路などに
対してはディジタル的にシミュレートするもの，即ちデ
ィジタル・シミュレータを、それぞれ使用する。最近は
ＬＳＩとして両種の回路が混在することが多くなったた
め、シミュレータとしてもアナログ−ディジタル混在シ
ミュレータを使用するようになった。アナログ・シミュ
レータとディジタル・シミュレータとが混在すると言っ
ても、形式的には別個のシミュレータであるから、一方
への信号に対しては変換して他方の入力とする必要があ
り、Ａ／ＤまたはＤ／Ａ変換を行う。そのとき１ビット
のＡ／Ｄ変換器を使用することがある。
上に模擬し、実際のＬＳＩができる前にそれが正しく動
作することを確認することを一般に回路シミュレーショ
ンという。ＬＳＩの構成としてアナログ素子、例えばＣ
ＭＯＳ回路に対してはアナログ的にシミュレートするも
の，即ちアナログ・シミュレータを、ゲート回路などに
対してはディジタル的にシミュレートするもの，即ちデ
ィジタル・シミュレータを、それぞれ使用する。最近は
ＬＳＩとして両種の回路が混在することが多くなったた
め、シミュレータとしてもアナログ−ディジタル混在シ
ミュレータを使用するようになった。アナログ・シミュ
レータとディジタル・シミュレータとが混在すると言っ
ても、形式的には別個のシミュレータであるから、一方
への信号に対しては変換して他方の入力とする必要があ
り、Ａ／ＤまたはＤ／Ａ変換を行う。そのとき１ビット
のＡ／Ｄ変換器を使用することがある。
【０００３】図６は時間経過に対しアナログ信号Ｖの変
化を示す図で、時刻ｔ１，ｔ２においてスレショルド電
圧Ｖｔｈを下から上へ，または下から上へ横切っている
。 一般に１ビットのアナログ−ディジタル変換器は、図７
に示すアナログ値をディジタル値へ変換する特性を有し
ていて、アナログ電圧Ｖがスレショルド電圧を下から上
へ横切るときディジタル値が“０”から“１”へ変換さ
れ、スレショルド値を逆に横切るとき“１”から“０”
へ変換される。したがって図６に示す波形は図８に示す
ように時刻ｔ１〜ｔ２ の間だけディジタル値“１”の
信号となる。
化を示す図で、時刻ｔ１，ｔ２においてスレショルド電
圧Ｖｔｈを下から上へ，または下から上へ横切っている
。 一般に１ビットのアナログ−ディジタル変換器は、図７
に示すアナログ値をディジタル値へ変換する特性を有し
ていて、アナログ電圧Ｖがスレショルド電圧を下から上
へ横切るときディジタル値が“０”から“１”へ変換さ
れ、スレショルド値を逆に横切るとき“１”から“０”
へ変換される。したがって図６に示す波形は図８に示す
ように時刻ｔ１〜ｔ２ の間だけディジタル値“１”の
信号となる。
【０００４】若し、アナログ信号がリンギング現象を起
こした場合、或いはオーバーシュートの場合のようにス
レショルド値Ｖｔｈ付近で僅かに変化し続けると、スレ
ショルド値付近において何回もアナログ−ディジタル変
換を行うようになる。図９はそのことを説明する図であ
る。図９において、曲線Ｖはアナログ信号波形、Ｖｔｈ
はスレショルド値、時間軸に直角方向の縦線はディジタ
ル値変換を行った時刻を示す。縦線の間隔はアナログ信
号波形ＶがＶｔｈに近い値のとき狭く、Ｖｔｈより外れ
た値のとき広くなっている。なお、図１０は図９の波形
Ａをディジタル変換した信号波形図を示す。図１０にお
いて波形ＶがＶｔｈより大きい値の時間だけ“１”を示
している。
こした場合、或いはオーバーシュートの場合のようにス
レショルド値Ｖｔｈ付近で僅かに変化し続けると、スレ
ショルド値付近において何回もアナログ−ディジタル変
換を行うようになる。図９はそのことを説明する図であ
る。図９において、曲線Ｖはアナログ信号波形、Ｖｔｈ
はスレショルド値、時間軸に直角方向の縦線はディジタ
ル値変換を行った時刻を示す。縦線の間隔はアナログ信
号波形ＶがＶｔｈに近い値のとき狭く、Ｖｔｈより外れ
た値のとき広くなっている。なお、図１０は図９の波形
Ａをディジタル変換した信号波形図を示す。図１０にお
いて波形ＶがＶｔｈより大きい値の時間だけ“１”を示
している。
【０００５】
【発明が解決しようとする課題】図９に示すようにアナ
ログ信号の値によってディジタル値への変換の回数が多
くなったり少なくなる。そのときアナログ信号の値がス
レショルド値に接近すると、“０”であるか、“１”で
あるかについて正確な判断を行うため詳細に変換し、シ
ミュレートしている。このことはアナログ−ディジタル
変換とシミュレーション解析にとって余分な時間を費や
していることである。即ち、所定の変化を行うべき信号
以外にリンギングのような不安定な動作に基づく信号が
発生しいる場合に、その信号に対しても変換を行うため
である。図９に示す変化器動作においては、特性として
変換時間を長くすることが自動的になされている。
ログ信号の値によってディジタル値への変換の回数が多
くなったり少なくなる。そのときアナログ信号の値がス
レショルド値に接近すると、“０”であるか、“１”で
あるかについて正確な判断を行うため詳細に変換し、シ
ミュレートしている。このことはアナログ−ディジタル
変換とシミュレーション解析にとって余分な時間を費や
していることである。即ち、所定の変化を行うべき信号
以外にリンギングのような不安定な動作に基づく信号が
発生しいる場合に、その信号に対しても変換を行うため
である。図９に示す変化器動作においては、特性として
変換時間を長くすることが自動的になされている。
【０００６】本発明の目的は前述の欠点を改善し、スレ
ショルド値を２種類設定するという簡易な構成により、
正確なアナログ・ディジタル変換の動作を行っても、所
要時間を短縮できるアナログ・ディジタル変換器を備え
るアナログ−ディジタル混在シミュレータを提供するこ
とにある。
ショルド値を２種類設定するという簡易な構成により、
正確なアナログ・ディジタル変換の動作を行っても、所
要時間を短縮できるアナログ・ディジタル変換器を備え
るアナログ−ディジタル混在シミュレータを提供するこ
とにある。
【０００７】
【課題を解決するための手段】所定のスレショルド値に
応じてアナログ信号を１ビットのディジタル信号に変換
するアナログ−ディジタル変換器を備えるアナログ−デ
ィジタル混在シミュレータにおいて、本発明は下記の構
成としている、即ち、ディジタル信号“１”に変換する
時と、ディジタル信号“０”に変換する時とで、異なる
スレショルド値を設定して、アナログ−ディジタル信号
の変換を行うことで構成する。
応じてアナログ信号を１ビットのディジタル信号に変換
するアナログ−ディジタル変換器を備えるアナログ−デ
ィジタル混在シミュレータにおいて、本発明は下記の構
成としている、即ち、ディジタル信号“１”に変換する
時と、ディジタル信号“０”に変換する時とで、異なる
スレショルド値を設定して、アナログ−ディジタル信号
の変換を行うことで構成する。
【０００８】
【作用】図１は本発明によるスレショルド値の選定を示
す図である。図１において、Ｖ０１とＶ１０は異なるス
レショルド値であって、アナログ波形Ｖが下から上へス
レショルド値を横切るときＶ０１を使用し（ 時刻ｔ３
）、上から下へスレショルド値を横切るときはＶ１０を
使用する（ 時刻ｔ４）。ここでＶ０１とＶ１０は異な
る値であるから、図２に示すようにアナログ−ディジタ
ル変換がなされる。即ち、図２において横軸にアナログ
値Ｖ０１，Ｖ１０を、縦軸にディジタル値“０”“１”
をとると、アナログ値が０から大きくなってＶ０１に達
したときディジタル値が“０”から“１”になる。また
アナログ値がＶ０１付近より小さくなるときはディジタ
ル値は“１”のままである。そしてアナログ値がＶ１０
まで小さくなったときディジタル値“１”から“０”に
変化する。したがってアナログ値Ｖ１０とＶ０１の範囲
内において、上下に変化する場合のようにアナログ値の
変化があったとしても、ディジタル値への変換は回数が
少なくなり、そのためアナログ・ディジタル変換の所要
時間が減少する。換言すればリンギング減少が起こって
いる範囲の上下にスレショルド値を選定すれば良い。そ
して図１，図２においてはアナログ値として例えばＶ０
１＞Ｖ１０と選定している。この場合はディジタル信号
の変化が図２に示すようにヒステリシス特性を有してい
る。
す図である。図１において、Ｖ０１とＶ１０は異なるス
レショルド値であって、アナログ波形Ｖが下から上へス
レショルド値を横切るときＶ０１を使用し（ 時刻ｔ３
）、上から下へスレショルド値を横切るときはＶ１０を
使用する（ 時刻ｔ４）。ここでＶ０１とＶ１０は異な
る値であるから、図２に示すようにアナログ−ディジタ
ル変換がなされる。即ち、図２において横軸にアナログ
値Ｖ０１，Ｖ１０を、縦軸にディジタル値“０”“１”
をとると、アナログ値が０から大きくなってＶ０１に達
したときディジタル値が“０”から“１”になる。また
アナログ値がＶ０１付近より小さくなるときはディジタ
ル値は“１”のままである。そしてアナログ値がＶ１０
まで小さくなったときディジタル値“１”から“０”に
変化する。したがってアナログ値Ｖ１０とＶ０１の範囲
内において、上下に変化する場合のようにアナログ値の
変化があったとしても、ディジタル値への変換は回数が
少なくなり、そのためアナログ・ディジタル変換の所要
時間が減少する。換言すればリンギング減少が起こって
いる範囲の上下にスレショルド値を選定すれば良い。そ
して図１，図２においてはアナログ値として例えばＶ０
１＞Ｖ１０と選定している。この場合はディジタル信号
の変化が図２に示すようにヒステリシス特性を有してい
る。
【０００９】
【実施例】図３は本発明の実施例としてスレショルド値
をＶ０１＝３Ｖ，Ｖ１０＝２Ｖに選定した場合のディジ
タル信号への変換を示す図である。図３Ａに示すように
ディジタル変換間隔の広い場合が多く、図３Ｂに示す信
号に変換される。そして図３においては楕円で囲んだ範
囲Ｒはアナログ値３Ｖを挟んで変化しているが、“０”
への変換信号は得られないから、“１”の状態が引き続
いていることが判る。
をＶ０１＝３Ｖ，Ｖ１０＝２Ｖに選定した場合のディジ
タル信号への変換を示す図である。図３Ａに示すように
ディジタル変換間隔の広い場合が多く、図３Ｂに示す信
号に変換される。そして図３においては楕円で囲んだ範
囲Ｒはアナログ値３Ｖを挟んで変化しているが、“０”
への変換信号は得られないから、“１”の状態が引き続
いていることが判る。
【００１０】スレショルド値の選定として、本発明の他
の実施例として、Ｖ０１＜Ｖ１０と選定した場合はヒス
テリシス特性が得られず、アナログ電圧Ｖ０１とＶ１０
間はディジタル信号出力がＸ（不定）状態となる。アナ
ログ電圧Ｖ１０以上はディジタル値“１”に、アナログ
電圧Ｖ０１以下はディジタル値“０”に変換されること
は従来通りであるが、アナログ電圧がその中間であると
、ディジタル信号出力が不定となる。図５Ａはアナログ
信号の変化波形、図５Ｂはそのときのディジタル信号波
形を示す図である。
の実施例として、Ｖ０１＜Ｖ１０と選定した場合はヒス
テリシス特性が得られず、アナログ電圧Ｖ０１とＶ１０
間はディジタル信号出力がＸ（不定）状態となる。アナ
ログ電圧Ｖ１０以上はディジタル値“１”に、アナログ
電圧Ｖ０１以下はディジタル値“０”に変換されること
は従来通りであるが、アナログ電圧がその中間であると
、ディジタル信号出力が不定となる。図５Ａはアナログ
信号の変化波形、図５Ｂはそのときのディジタル信号波
形を示す図である。
【００１１】スレショルド値Ｖ０１とＶ１０との大小関
係は、前述のように選定するが、その差値についてはデ
ィジタル値への変換を行うためのアナログ値の状況に対
応して、最良な結果が得られるように、間隔を広くまた
は狭く選定する。
係は、前述のように選定するが、その差値についてはデ
ィジタル値への変換を行うためのアナログ値の状況に対
応して、最良な結果が得られるように、間隔を広くまた
は狭く選定する。
【００１２】
【発明の効果】このようにして本発明によると、スレシ
ョルド値付近でアナログ値が大小に変動しても、不必要
な変換を行うことがないため、ディジタル値への変換、
乃至データ解析を行い、シミュレートがなされるとき所
要時間を短縮することに有効である。且つ、ディジタル
値への変換は従来通り正確に行うことが出来る。
ョルド値付近でアナログ値が大小に変動しても、不必要
な変換を行うことがないため、ディジタル値への変換、
乃至データ解析を行い、シミュレートがなされるとき所
要時間を短縮することに有効である。且つ、ディジタル
値への変換は従来通り正確に行うことが出来る。
【図１】本発明によるスレショルド値の選定を示す図で
ある。
ある。
【図２】図１によるアナログ−ディジタル変換を示す図
である。
である。
【図３】本発明の実施例を示す図である。
【図４】スレショルド値を図１とは異なる値に選定した
場合の図である。
場合の図である。
【図５】図４によるアナログ−ディジタル変換を示す図
である。
である。
【図６】アナログ信号Ｖの変化を示す図である。
【図７】図６によるアナログ−ディジタル変換を示す図
である。
である。
【図８】図６によるディジタル出力を示す図である。
【図９】リンギング現象を起こした場合の動作波形図で
ある。
ある。
【図１０】図９の場合のディジタル値出力を示す図であ
る。
る。
Claims (3)
- 【請求項１】 所定のスレショルド値に応じてアナロ
グ信号を１ビットのディジタル信号に変換するアナログ
−ディジタル変換器を備えるアナログ−ディジタル混在
シミュレータにおいて、ディジタル信号“１”に変換す
る時と、ディジタル信号“０”に変換する時とで、異な
るスレショルド値を設定して、アナログ−ディジタル信
号の変換を行うことを特徴とするアナログ−ディジタル
変換器を備えるアナログ−ディジタル混在シミュレータ
。 - 【請求項２】 請求項１記載のスレショルド値はディ
ジタル信号“１”に変換するときの値を、ディジタル信
号“０”に変換するときの値と比較してアナログ的に大
きな値に選定したことを特徴とするアナログ−ディジタ
ル混在シミュレータ。 - 【請求項３】 請求項１記載のスレショルド値はディ
ジタル信号“１”に変換するときの値を、ディジタル信
号“０”に変換するときの値と比較してアナログ的に小
さな値に選定したことを特徴とするアナログ−ディジタ
ル混在シミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6878891A JPH04281618A (ja) | 1991-03-10 | 1991-03-10 | アナログ−ディジタル混在シミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6878891A JPH04281618A (ja) | 1991-03-10 | 1991-03-10 | アナログ−ディジタル混在シミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04281618A true JPH04281618A (ja) | 1992-10-07 |
Family
ID=13383815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6878891A Pending JPH04281618A (ja) | 1991-03-10 | 1991-03-10 | アナログ−ディジタル混在シミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04281618A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058775A (ja) * | 2014-09-05 | 2016-04-21 | 国立大学法人山梨大学 | １ビットａｄ変換器、それを用いた受信機及び無線通信システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172461A (ja) * | 1983-02-02 | 1984-09-29 | ロ−ヌ−プ−ラン・スペシアリテ・シミ−ク | ペルハロゲノアルキルチオエ−テルの製造方法 |
| JPS62101113A (ja) * | 1985-10-28 | 1987-05-11 | Toshiba Corp | ヒステリシス付電圧コンパレ−タ回路 |
| JPS62148686A (ja) * | 1985-12-23 | 1987-07-02 | 松下電工株式会社 | 電気かみそり |
-
1991
- 1991-03-10 JP JP6878891A patent/JPH04281618A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172461A (ja) * | 1983-02-02 | 1984-09-29 | ロ−ヌ−プ−ラン・スペシアリテ・シミ−ク | ペルハロゲノアルキルチオエ−テルの製造方法 |
| JPS62101113A (ja) * | 1985-10-28 | 1987-05-11 | Toshiba Corp | ヒステリシス付電圧コンパレ−タ回路 |
| JPS62148686A (ja) * | 1985-12-23 | 1987-07-02 | 松下電工株式会社 | 電気かみそり |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016058775A (ja) * | 2014-09-05 | 2016-04-21 | 国立大学法人山梨大学 | １ビットａｄ変換器、それを用いた受信機及び無線通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5293327A (en) | Method of logic circuit simulation | |
| JPH04281618A (ja) | アナログ−ディジタル混在シミュレータ | |
| US20070001739A1 (en) | System and method automatically selecting intermediate power supply voltages for intermediate level shifters | |
| US7007252B2 (en) | Method and apparatus for characterizing the propagation of noise through a cell in an integrated circuit | |
| US7389488B2 (en) | Method of finding driving strength and computer accessible record medium to store program thereof | |
| JP2005196265A (ja) | 遅延ライブラリ作成方法および遅延ライブラリ作成装置 | |
| US5894421A (en) | Method and apparatus for calculating slew rates and signal propagation times for signal waveforms | |
| TW508446B (en) | Calibration method and apparatus for correcting pulse width timing errors in integrated circuit testing | |
| US7827509B2 (en) | Digitally obtaining contours of fabricated polygons | |
| JP4116176B2 (ja) | 半導体装置 | |
| US6420987B1 (en) | Hysteresis in an oversampled data conveter | |
| US7263676B2 (en) | Method and apparatus for detecting and analyzing the propagation of noise through an integrated circuit | |
| US7219316B2 (en) | Multi-valued or single strength signal detection in a hardware description language | |
| US6405353B1 (en) | Dual threshold delay measurement/scaling scheme to avoid negative and non-monotonic delay parameters in timing analysis/characterization of circuit blocks | |
| JPS59219A (ja) | デイジタル・トリガ回路 | |
| EP0279993A2 (en) | A circuit for removing unwanted temporal portions of a voltage varying signal | |
| US20030182096A1 (en) | Analog-digital converter cell, simulation apparatus, and simulation method | |
| JPS63250743A (ja) | テストモ−ド設定方式 | |
| JP2002267726A (ja) | 信号のレベル判定方法およびその装置 | |
| US7590954B2 (en) | Test solution development method | |
| JPH01115213A (ja) | ノイズ除去回路 | |
| JPH0818421A (ja) | リセットパルス発生回路 | |
| Barby | Mixed-mode modeling for top-down circuit design and verification | |
| JP2002269896A (ja) | 信号生成回路 | |
| Huang et al. | Studying an approach solution of i/o buffer information specification (IBIS) model |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961210 |