JP4837246B2 - Ｎａｎｄ型磁気抵抗ラム - Google Patents
Ｎａｎｄ型磁気抵抗ラム Download PDFInfo
- Publication number
- JP4837246B2 JP4837246B2 JP2003187061A JP2003187061A JP4837246B2 JP 4837246 B2 JP4837246 B2 JP 4837246B2 JP 2003187061 A JP2003187061 A JP 2003187061A JP 2003187061 A JP2003187061 A JP 2003187061A JP 4837246 B2 JP4837246 B2 JP 4837246B2
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- read
- mtj
- mtj cells
- magnetoresistive ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＮＡＮＤ型磁気抵抗ラムに関し、磁気抵抗ラムのセル構造を改善してセル当りの有効面積を減少させ、集積度を向上させることができるようにするＮＡＮＤ型磁気抵抗ラムに関する。
【０００２】
【従来の技術】
現在、殆どの半導体メモリ製造会社等は、次世代記憶素子の１つとして強磁性体物質を利用した磁気抵抗ラムの開発に積極的に参加している。
【０００３】
磁気抵抗ラムは、強磁性薄膜を多層に形成して各薄膜層の磁化方向に伴う電流変化を感知することによりデータを読出し及び書込みすることができる記憶素子である。このような磁気抵抗ラムは、磁性薄膜固有の特性により高速、低電力及び高集積化が可能であるだけでなく、フラッシュメモリのように非揮発性メモリ動作が可能な素子である。
【０００４】
これに対する研究は現在初期段階にあり、主に多層磁性薄膜の形成に集中されている。そして、単位セルの構造及び周辺感知回路等に対する研究は未だ不完全な実情である。
【０００５】
図４は、このような従来の磁気抵抗ラムの多層磁性薄膜構造であり、ＭＴＪ（Magnetic Tunnel Junction、磁気トンネル接合）セルの断面図である。
一般に、ＭＴＪセル５は半磁性体（anti-ferroelectric）薄膜１、固定層強磁性体薄膜２、トンネリング電流が流れる薄い絶縁層３、及び自由層強磁性体薄膜４で形成される。
【０００６】
ここで、固定層強磁性体薄膜２は磁化方向が一方向に固定されている。そして、半磁性体薄膜１は固定層強磁性体薄膜２の磁化方向が変化しないよう固定する役割を果たす。一方、自由層強磁性体薄膜４は外部磁場により磁化方向が変化することになる。そして、自由層強磁性体薄膜４の磁化方向に従い「０」又は「１」のデータを記憶することができる。
【０００７】
このようなＭＴＪセル５の垂直方向に電流が流れる場合、薄い絶縁層３を通じてトンネリング電流が発生することになる。このとき、固定層強磁性体薄膜２と自由層強磁性体薄膜４の磁化方向が同一であれば、トンネリング電流の大きさが大きい。逆に、固定層強磁性体薄膜２と自由層強磁性体薄膜４の磁化方向が逆の場合は、小さいトンネリング電流が流れることになる。
【０００８】
このような現象をＴＭＲ（Tunneling Magnetoresistance、トンネル磁気抵抗）効果という。このトンネリング電流の大きさを感知することにより自由層強磁性体薄膜４の磁化方向が分かり、セルに貯蔵されたデータを読み出すことができるようになる。
【０００９】
図５は、電界効果トランジスタ（Field Effect Transistor）を利用して磁気抵抗ラムのセルを実現した実施の形態を示す図である。
磁気抵抗ラムの単位セルは、１つの水平構造電界効果トランジスタ（Metal-Oxide-Silicon Field Effect Transistor）９、ＭＴＪセル５、読出しワードライン６、ビットライン７及び書込みワードライン８を備える。
【００１０】
ここで、読出しワードライン６はデータのリード時に用いられる。書込みワードライン８は、電流の印加に伴い外部磁場を形成し、ＭＴＪセル５内の自由層強磁性体薄膜４の磁化方向の変化に従いデータを貯蔵することができるようにする。ビットライン７は、ＭＴＪセル５の垂直方向に電流を印加して自由層強磁性体薄膜４の磁化方向が分かるようにする。
【００１１】
このような構成を有する従来の磁気抵抗ラムは、リード時に読出しワードライン６に電圧を加えて電界効果トランジスタ９を動作させる。そして、ビットライン７に電流を印加した後、ＭＴＪセル５に流れる電流の大きさを感知する。
【００１２】
さらに、ライト時には電界効果トランジスタ９をオフ状態に維持しながら、書込みワードライン８とビットライン７に電流を印加させる。そして、これにより発生する外部磁場がＭＴＪセル５自由層の磁化方向を変化させる。
【００１３】
ここで、ビットライン７と書込みワードライン８に同時に電流を印加させる理由は、２つの金属線が垂直に交差する地点で磁場が最大に発生するためである。これにより、幾多のセル配列の中から１つのセルを選択することができるようになる。
【００１４】
図６は、図５の従来の磁気抵抗ラムセルと対応する磁気抵抗ラムの断面図である。
図６に示されているように、水平構造トランジスタ９のソース１０の上部に接地線１２が形成され、ゲートの上部に読出しワードライン６が形成される。そして、ドレイン１１の上部には導電層１３、コンタクトプラグ１４、導電層１５及びコンタクトプラグ１６が順次形成される。さらに、書込みワードライン８の上部に連結層１７が形成され、連結層１７の上部にＭＴＪセル５とビットライン７がスタック（stack）形式で形成される。
【００１５】
【発明が解決しようとする課題】
しかし、このような従来の磁気抵抗ラムは１つのトランジスタ及びそれに従うＭＴＪセル、読出しワードライン、書込みワードライン、ビットラインが１つのセルを構成する。したがって、セルが占める有効面積が大きくなり、メモリ素子の集積度が低下するという問題点がある。
【００１６】
本発明は、前述のような問題点を解決するためになされたもので、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に連結し、ビットラインと連結された１つの読出しノードを複数のトランジスタが共有するように構成することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにすることを目的とする。
【００１７】
【課題を解決するための手段】
前記目的を達成するため請求項１に係る発明は、
複数の読出しワードライン、
複数の書込みワードライン、
ＮＡＮＤ型に直列連結され、それぞれのゲートが前記複数の読出しワードラインと対応して連結された複数のトランジスタ、
直列連結された前記複数のトランジスタのうち第１端に連結された第１トランジスタの一端と連結されたビットライン、
それぞれが前記複数のトランジスタのソース及びドレイン領域に１つずつ連結され、前記複数の書込みワードラインにより制御される複数のＭＴＪセル、及び
読出しモード時に前記複数のＭＴＪセルから順次読み出したデータを一時貯蔵するレジスタを備え、
前記複数のＭＴＪセルのそれぞれは他の一端が接地電圧端と連結されることを特徴とする。
【００１９】
請求項２に係る発明は、請求項１において、前記読出しモード時に前記複数のＭＴＪセルから順次読み出したデータを消去し、前記読出しモードが完了したとき前記レジスタに貯蔵されたデータを前記複数のＭＴＪセルに再び順次貯蔵する制御手段をさらに備えることを特徴とする。
【００２０】
請求項３に係る発明は、請求項２において、前記制御手段は、前記複数のＭＴＪセルのうち最終のＭＴＪセルに貯蔵されたデータは読出し後データを消去せず維持し、前記最終のＭＴＪセルには再貯蔵を行わず維持させることを特徴とする。
【００２１】
請求項４に係る発明は、請求項２において、前記制御手段は、前記ビットラインと近接した前記第１トランジスタのゲート端子に連結された読出しワードラインから順次イネーブルされるように制御し、前記複数のトランジスタのうち最終端に連結された第２トランジスタがターンオンされるまでイネーブル状態を維持するように制御することを特徴とする。
【００２２】
請求項５に係る発明は、請求項２において、前記制御手段は、書込みモード時に前記複数のＭＴＪセルに連結された前記それぞれの書込みワードラインが個別的にイネーブルされるように制御することを特徴とする。
【００２４】
請求項６に係る発明は、
Ｐ−基板の上部に形成され隣接するトランジスタとソース及びドレイン領域を共有し、ＮＡＮＤ型に直列連結された複数のトランジスタ、
前記複数のトランジスタのゲート領域の上側に形成された複数の読出しワードライン、
前記複数のトランジスタの共通ソース及びドレイン領域にそれぞれ連結され、固定層強磁性体薄膜、絶縁層、自由層強磁性体薄膜が積層された複数のＭＴＪセル、
前記複数のＭＴＪセルの上部に共通に形成された接地ライン、
前記接地ラインの上側に形成され前記複数のＭＴＪセルにそれぞれ対応する複数の書込みワードライン、
前記複数のトランジスタのうち第１端に連結された第１トランジスタの一端と連結され、前記複数の書込みワードラインの上側に形成されるビットライン、及び
前記共通ソース及びドレイン領域と前記固定層強磁性体薄膜との間に連結された複数のコンタクト領域を備えることを特徴とする。
【００２６】
請求項７に係る発明は、請求項６において、
前記複数のトランジスタのうち最終端に形成された第２トランジスタのソース及びドレイン領域の上部に形成されたコンタクト領域、及び
前記コンタクト領域の上部に形成され、前記ビットラインと連結されたノードをさらに備えることを特徴とする。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態を図１から図３を参照して説明する。
図１は、本発明に係るＮＡＮＤ型磁気抵抗ラムの構成図である。
本発明はビットラインＢＬ、複数のＮＡＮＤ型トランジスタ２０〜２３及び複数のＭＴＪセルＭ１〜Ｍ４を備える。
【００２８】
ここで、複数のＮＡＮＤ型トランジスタ２０〜２３はノードＡとノードＥとの間に直列連結され、ソース及びドレイン領域を共有する。複数のＭＴＪセルＭ１〜Ｍ４は、複数のＮＡＮＤ型トランジスタ２０〜２３の共通ソース及びドレイン領域にそれぞれ連結される。複数のＭＴＪセルＭ１〜Ｍ４の他の一端は接地電圧端と連結される。
【００２９】
そして、複数のＮＡＮＤ型トランジスタ２０〜２３のゲート端子にはこれと一対一に対応するそれぞれの読出しワードラインＲ−ＷＬ１〜Ｒ−ＷＬ４が連結される。複数のＭＴＪセルＭ１〜Ｍ４は、これと一対一に対応するそれぞれの書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４と連結される。
【００３０】
ＮＡＮＤ型に直列連結された複数のトランジスタ２０〜２３は、それぞれ４つのノードＢ〜Ｅを介してＭＴＪセルＭ１〜Ｍ４と連結される。そして、ビットラインＢＬは１つの読出しノードＡと連結される。
【００３１】
したがって、ＮＡＮＤ型に直列連結された複数のトランジスタ２０〜２３は、読出しノードのノードＡを共有する形を有する。したがって、メモリ素子のセル当りの有効面積を縮小することができ、集積度を向上させることができるようになる。
【００３２】
図２は、本発明に係るＮＡＮＤ型磁気抵抗ラムの動作タイミング図を示す図である。
先ず、ＮＡＮＤ型磁気抵抗ラムの書込み動作ではそれぞれのＭＴＪセルＭ１〜Ｍ４に連結された書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４が個別的にイネーブルされる。したがって、一般的なマグネチックラムの場合とその動作過程が同一であるので、その詳細な説明を省略する。
【００３３】
一方、読出し動作では直列に連結されたＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータを順次読み出してレジスタ（図示省略）に一時貯蔵する。その後、読出し動作が完了すると、レジスタに貯蔵されたデータを再びＭＴＪセルＭ１〜Ｍ４に順次貯蔵（Re-write）する。ここで、ＭＴＪセルＭ１〜Ｍ４から読み出したデータをレジスタに一時的に貯蔵する理由は、読出し動作時にＭＴＪセルＭ１〜Ｍ４のデータを順次読み出すために既に読み出したＭＴＪセルＭ１〜Ｍ４のデータは消去しなければならないためである。
【００３４】
図２のタイミング図に示されているように、第１のサイクルのｔ１では第１のトランジスタ２０のゲート端子に連結された読出しワードラインＲ−ＷＬ１がハイにイネーブルされる。第１のトランジスタ２０がターンオンされると、ノードＢに連結されたＭＴＪセルＭ１に貯蔵されたデータを読み出す。
【００３５】
第２のサイクルのｔ２では、第１のＭＴＪセルＭ１に連結された書込みワードラインＷ−ＷＬ１を利用してＭＴＪセルＭ１にデータ「０」を書き込むことになる。このとき、ＭＴＪセルＭ１のトンネリング接合の抵抗値は、データ「１」が書き込まれたときの小さい抵抗値のＲLに比べ非常に大きい抵抗値ＲHとなる。
【００３６】
その後、読出しワードラインＲ−ＷＬ１をハイに維持した状態で、第３のサイクルのｔ３では第２のＭＴＪセルＭ２に貯蔵されたデータを読み出す。このため、読出しワードラインＲ−ＷＬ２がハイにイネーブルされると、第２のトランジスタ２１がターンオンされてノードＣに連結されたＭＴＪセルＭ２に貯蔵されたデータを読み出す。
【００３７】
このとき、ビットラインＢＬで感知される電流ｉの大きさは、ＭＴＪセルＭ１及びＭＴＪセルＭ２の抵抗が並列に連結された形となる。しかし、ＭＴＪセルＭ１の抵抗はｔ２サイクルで抵抗ＲHになったため、ＭＴＪセルＭ１及びＭＴＪセルＭ２の抵抗値はＭＴＪセルＭ２の抵抗であるＲ２により影響を受けることになる。
【００３８】
各セルのデータを読み出した後はデータを消去する動作が必要であるので、読み出したデータを一時的に貯蔵することができるレジスタが必要である。
【００３９】
次に、第４のサイクルのｔ４では再びＭＴＪセルＭ２の抵抗をＲHにし、第５のサイクルのｔ５でＭＴＪセルＭ３に貯蔵された第３のデータを読み出す。このような方式で第７のサイクルのｔ７まで進められると、４つのＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータを全て読み出すことになる。
【００４０】
このとき、最終のＭＴＪセルＭ４に貯蔵されたデータは読み出した後消去する必要がない。したがって、続くサイクルｔ８〜ｔ９までの再貯蔵動作ではＭＴＪセルＭ１〜Ｍ３にのみレジスタのデータを再貯蔵すればいい。
【００４１】
このようなそれぞれのＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータに対応する電流値を検討してみる。
先ず、ＭＴＪセルＭ１でのビットラインＢＬの電流は、
【数１】
となる。
【００４２】
ＭＴＪセルＭ２でのビットラインＢＬの電流は、
【数２】
となる。
【００４３】
ＭＴＪセルＭ３でのビットラインＢＬの電流は、
【数３】
となる。
【００４４】
ＭＴＪセルＭ４でのビットラインＢＬの電流は、
【数４】
となる。
【００４５】
したがって、各ＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータに対応する電流値は、次の［表１］に示した通りである（ここで、ＲH＞＞ＲL）。
【表１】
以上のように、本発明は意味のあるデータが複数のビットで構成される。したがって、意味のあるデータを直列に連結されたセルに貯蔵して順次読み出すため、従来の方式に比べ動作速度の差を特に考慮する必要がない。さらに、レジスタの場合直列に連結された個数ほどのビットの貯蔵することができる直列レジスタのみ必要であるため、追加面積に対しても考慮する必要がない。
【００４６】
このような動作過程を有する本発明に係る書込み動作及び読出し動作は制御手段により制御されるのが好ましく、制御手段の構成は一般的なマグネチックラムの場合と同様であるので、その詳細な説明を省略する。
【００４７】
一方、図３は本発明に係るＮＡＮＤ型磁気抵抗ラムの工程断面図である。
複数のトランジスタ２０〜２３は、Ｐ−基板２４の上部で非活性領域なくソース及びドレイン領域２５を共有して直列に連結される。複数のトランジスタ２０〜２３のソース及びドレイン領域２５には、それぞれのコンタクト領域２６を介して複数のＭＴＪセルＭ１〜Ｍ４が連結される。そして、最終段のコンタクト領域２６は読出しノードＡを介してビットラインＢＬと連結される。
【００４８】
さらに、複数のトランジスタ２０〜２３のゲート上側には読出しワードラインＲ−ＷＬ１〜Ｒ−ＷＬ４がそれぞれ形成される。それぞれのＭＴＪセルＭ１〜Ｍ４の上部には接地線２７が連結される。そして、接地線２７の上側にはＭＴＪセルＭ１〜Ｍ４にデータを書き込むための書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４がビットラインＢＬと直角に形成される。
【００４９】
このとき、書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４とビットラインＢＬが直角に交差する位置に存在するＭＴＪセルＭ１〜Ｍ４に加えられるフィールドの大きさが最大になるので、該当ＭＴＪセルＭ１〜Ｍ４にデータを書き込むことができるようになる。
【００５０】
【発明の効果】
前述のように、本発明は複数のセルが１つのノードを共有し、複数のトランジスタを直列に連結して非活性領域を減少させることができる。したがって、セル当りの有効面積が減少し、素子の集積度を向上させることができるようになる効果がある。
【図面の簡単な説明】
【図１】本発明に係るＮＡＮＤ型磁気抵抗ラムの構成を示す図である。
【図２】本発明に係るＮＡＮＤ型磁気抵抗ラムの動作タイミング図である。
【図３】本発明に係るＮＡＮＤ型磁気抵抗ラムの断面図である。
【図４】従来のＭＴＪセルの断面図である。
【図５】従来の水平構造電界効果トランジスタを利用した磁気抵抗ラムの模式図である。
【図６】従来の水平構造電界効果トランジスタを利用した磁気抵抗ラムの断面図である。
【符号の説明】
２０〜２３ ＮＡＮＤ型トランジスタ
２４ Ｐ−基板
２５ ソース及びドレイン領域
２６ コンタクト領域
２７ 接地線
【発明の属する技術分野】
本発明はＮＡＮＤ型磁気抵抗ラムに関し、磁気抵抗ラムのセル構造を改善してセル当りの有効面積を減少させ、集積度を向上させることができるようにするＮＡＮＤ型磁気抵抗ラムに関する。
【０００２】
【従来の技術】
現在、殆どの半導体メモリ製造会社等は、次世代記憶素子の１つとして強磁性体物質を利用した磁気抵抗ラムの開発に積極的に参加している。
【０００３】
磁気抵抗ラムは、強磁性薄膜を多層に形成して各薄膜層の磁化方向に伴う電流変化を感知することによりデータを読出し及び書込みすることができる記憶素子である。このような磁気抵抗ラムは、磁性薄膜固有の特性により高速、低電力及び高集積化が可能であるだけでなく、フラッシュメモリのように非揮発性メモリ動作が可能な素子である。
【０００４】
これに対する研究は現在初期段階にあり、主に多層磁性薄膜の形成に集中されている。そして、単位セルの構造及び周辺感知回路等に対する研究は未だ不完全な実情である。
【０００５】
図４は、このような従来の磁気抵抗ラムの多層磁性薄膜構造であり、ＭＴＪ（Magnetic Tunnel Junction、磁気トンネル接合）セルの断面図である。
一般に、ＭＴＪセル５は半磁性体（anti-ferroelectric）薄膜１、固定層強磁性体薄膜２、トンネリング電流が流れる薄い絶縁層３、及び自由層強磁性体薄膜４で形成される。
【０００６】
ここで、固定層強磁性体薄膜２は磁化方向が一方向に固定されている。そして、半磁性体薄膜１は固定層強磁性体薄膜２の磁化方向が変化しないよう固定する役割を果たす。一方、自由層強磁性体薄膜４は外部磁場により磁化方向が変化することになる。そして、自由層強磁性体薄膜４の磁化方向に従い「０」又は「１」のデータを記憶することができる。
【０００７】
このようなＭＴＪセル５の垂直方向に電流が流れる場合、薄い絶縁層３を通じてトンネリング電流が発生することになる。このとき、固定層強磁性体薄膜２と自由層強磁性体薄膜４の磁化方向が同一であれば、トンネリング電流の大きさが大きい。逆に、固定層強磁性体薄膜２と自由層強磁性体薄膜４の磁化方向が逆の場合は、小さいトンネリング電流が流れることになる。
【０００８】
このような現象をＴＭＲ（Tunneling Magnetoresistance、トンネル磁気抵抗）効果という。このトンネリング電流の大きさを感知することにより自由層強磁性体薄膜４の磁化方向が分かり、セルに貯蔵されたデータを読み出すことができるようになる。
【０００９】
図５は、電界効果トランジスタ（Field Effect Transistor）を利用して磁気抵抗ラムのセルを実現した実施の形態を示す図である。
磁気抵抗ラムの単位セルは、１つの水平構造電界効果トランジスタ（Metal-Oxide-Silicon Field Effect Transistor）９、ＭＴＪセル５、読出しワードライン６、ビットライン７及び書込みワードライン８を備える。
【００１０】
ここで、読出しワードライン６はデータのリード時に用いられる。書込みワードライン８は、電流の印加に伴い外部磁場を形成し、ＭＴＪセル５内の自由層強磁性体薄膜４の磁化方向の変化に従いデータを貯蔵することができるようにする。ビットライン７は、ＭＴＪセル５の垂直方向に電流を印加して自由層強磁性体薄膜４の磁化方向が分かるようにする。
【００１１】
このような構成を有する従来の磁気抵抗ラムは、リード時に読出しワードライン６に電圧を加えて電界効果トランジスタ９を動作させる。そして、ビットライン７に電流を印加した後、ＭＴＪセル５に流れる電流の大きさを感知する。
【００１２】
さらに、ライト時には電界効果トランジスタ９をオフ状態に維持しながら、書込みワードライン８とビットライン７に電流を印加させる。そして、これにより発生する外部磁場がＭＴＪセル５自由層の磁化方向を変化させる。
【００１３】
ここで、ビットライン７と書込みワードライン８に同時に電流を印加させる理由は、２つの金属線が垂直に交差する地点で磁場が最大に発生するためである。これにより、幾多のセル配列の中から１つのセルを選択することができるようになる。
【００１４】
図６は、図５の従来の磁気抵抗ラムセルと対応する磁気抵抗ラムの断面図である。
図６に示されているように、水平構造トランジスタ９のソース１０の上部に接地線１２が形成され、ゲートの上部に読出しワードライン６が形成される。そして、ドレイン１１の上部には導電層１３、コンタクトプラグ１４、導電層１５及びコンタクトプラグ１６が順次形成される。さらに、書込みワードライン８の上部に連結層１７が形成され、連結層１７の上部にＭＴＪセル５とビットライン７がスタック（stack）形式で形成される。
【００１５】
【発明が解決しようとする課題】
しかし、このような従来の磁気抵抗ラムは１つのトランジスタ及びそれに従うＭＴＪセル、読出しワードライン、書込みワードライン、ビットラインが１つのセルを構成する。したがって、セルが占める有効面積が大きくなり、メモリ素子の集積度が低下するという問題点がある。
【００１６】
本発明は、前述のような問題点を解決するためになされたもので、ソース及びドレイン領域を共有する２つ以上のトランジスタをＮＡＮＤ型に連結し、ビットラインと連結された１つの読出しノードを複数のトランジスタが共有するように構成することにより、セル当りの有効面積を減少させて集積度を向上させることができるようにすることを目的とする。
【００１７】
【課題を解決するための手段】
前記目的を達成するため請求項１に係る発明は、
複数の読出しワードライン、
複数の書込みワードライン、
ＮＡＮＤ型に直列連結され、それぞれのゲートが前記複数の読出しワードラインと対応して連結された複数のトランジスタ、
直列連結された前記複数のトランジスタのうち第１端に連結された第１トランジスタの一端と連結されたビットライン、
それぞれが前記複数のトランジスタのソース及びドレイン領域に１つずつ連結され、前記複数の書込みワードラインにより制御される複数のＭＴＪセル、及び
読出しモード時に前記複数のＭＴＪセルから順次読み出したデータを一時貯蔵するレジスタを備え、
前記複数のＭＴＪセルのそれぞれは他の一端が接地電圧端と連結されることを特徴とする。
【００１９】
請求項２に係る発明は、請求項１において、前記読出しモード時に前記複数のＭＴＪセルから順次読み出したデータを消去し、前記読出しモードが完了したとき前記レジスタに貯蔵されたデータを前記複数のＭＴＪセルに再び順次貯蔵する制御手段をさらに備えることを特徴とする。
【００２０】
請求項３に係る発明は、請求項２において、前記制御手段は、前記複数のＭＴＪセルのうち最終のＭＴＪセルに貯蔵されたデータは読出し後データを消去せず維持し、前記最終のＭＴＪセルには再貯蔵を行わず維持させることを特徴とする。
【００２１】
請求項４に係る発明は、請求項２において、前記制御手段は、前記ビットラインと近接した前記第１トランジスタのゲート端子に連結された読出しワードラインから順次イネーブルされるように制御し、前記複数のトランジスタのうち最終端に連結された第２トランジスタがターンオンされるまでイネーブル状態を維持するように制御することを特徴とする。
【００２２】
請求項５に係る発明は、請求項２において、前記制御手段は、書込みモード時に前記複数のＭＴＪセルに連結された前記それぞれの書込みワードラインが個別的にイネーブルされるように制御することを特徴とする。
【００２４】
請求項６に係る発明は、
Ｐ−基板の上部に形成され隣接するトランジスタとソース及びドレイン領域を共有し、ＮＡＮＤ型に直列連結された複数のトランジスタ、
前記複数のトランジスタのゲート領域の上側に形成された複数の読出しワードライン、
前記複数のトランジスタの共通ソース及びドレイン領域にそれぞれ連結され、固定層強磁性体薄膜、絶縁層、自由層強磁性体薄膜が積層された複数のＭＴＪセル、
前記複数のＭＴＪセルの上部に共通に形成された接地ライン、
前記接地ラインの上側に形成され前記複数のＭＴＪセルにそれぞれ対応する複数の書込みワードライン、
前記複数のトランジスタのうち第１端に連結された第１トランジスタの一端と連結され、前記複数の書込みワードラインの上側に形成されるビットライン、及び
前記共通ソース及びドレイン領域と前記固定層強磁性体薄膜との間に連結された複数のコンタクト領域を備えることを特徴とする。
【００２６】
請求項７に係る発明は、請求項６において、
前記複数のトランジスタのうち最終端に形成された第２トランジスタのソース及びドレイン領域の上部に形成されたコンタクト領域、及び
前記コンタクト領域の上部に形成され、前記ビットラインと連結されたノードをさらに備えることを特徴とする。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態を図１から図３を参照して説明する。
図１は、本発明に係るＮＡＮＤ型磁気抵抗ラムの構成図である。
本発明はビットラインＢＬ、複数のＮＡＮＤ型トランジスタ２０〜２３及び複数のＭＴＪセルＭ１〜Ｍ４を備える。
【００２８】
ここで、複数のＮＡＮＤ型トランジスタ２０〜２３はノードＡとノードＥとの間に直列連結され、ソース及びドレイン領域を共有する。複数のＭＴＪセルＭ１〜Ｍ４は、複数のＮＡＮＤ型トランジスタ２０〜２３の共通ソース及びドレイン領域にそれぞれ連結される。複数のＭＴＪセルＭ１〜Ｍ４の他の一端は接地電圧端と連結される。
【００２９】
そして、複数のＮＡＮＤ型トランジスタ２０〜２３のゲート端子にはこれと一対一に対応するそれぞれの読出しワードラインＲ−ＷＬ１〜Ｒ−ＷＬ４が連結される。複数のＭＴＪセルＭ１〜Ｍ４は、これと一対一に対応するそれぞれの書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４と連結される。
【００３０】
ＮＡＮＤ型に直列連結された複数のトランジスタ２０〜２３は、それぞれ４つのノードＢ〜Ｅを介してＭＴＪセルＭ１〜Ｍ４と連結される。そして、ビットラインＢＬは１つの読出しノードＡと連結される。
【００３１】
したがって、ＮＡＮＤ型に直列連結された複数のトランジスタ２０〜２３は、読出しノードのノードＡを共有する形を有する。したがって、メモリ素子のセル当りの有効面積を縮小することができ、集積度を向上させることができるようになる。
【００３２】
図２は、本発明に係るＮＡＮＤ型磁気抵抗ラムの動作タイミング図を示す図である。
先ず、ＮＡＮＤ型磁気抵抗ラムの書込み動作ではそれぞれのＭＴＪセルＭ１〜Ｍ４に連結された書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４が個別的にイネーブルされる。したがって、一般的なマグネチックラムの場合とその動作過程が同一であるので、その詳細な説明を省略する。
【００３３】
一方、読出し動作では直列に連結されたＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータを順次読み出してレジスタ（図示省略）に一時貯蔵する。その後、読出し動作が完了すると、レジスタに貯蔵されたデータを再びＭＴＪセルＭ１〜Ｍ４に順次貯蔵（Re-write）する。ここで、ＭＴＪセルＭ１〜Ｍ４から読み出したデータをレジスタに一時的に貯蔵する理由は、読出し動作時にＭＴＪセルＭ１〜Ｍ４のデータを順次読み出すために既に読み出したＭＴＪセルＭ１〜Ｍ４のデータは消去しなければならないためである。
【００３４】
図２のタイミング図に示されているように、第１のサイクルのｔ１では第１のトランジスタ２０のゲート端子に連結された読出しワードラインＲ−ＷＬ１がハイにイネーブルされる。第１のトランジスタ２０がターンオンされると、ノードＢに連結されたＭＴＪセルＭ１に貯蔵されたデータを読み出す。
【００３５】
第２のサイクルのｔ２では、第１のＭＴＪセルＭ１に連結された書込みワードラインＷ−ＷＬ１を利用してＭＴＪセルＭ１にデータ「０」を書き込むことになる。このとき、ＭＴＪセルＭ１のトンネリング接合の抵抗値は、データ「１」が書き込まれたときの小さい抵抗値のＲLに比べ非常に大きい抵抗値ＲHとなる。
【００３６】
その後、読出しワードラインＲ−ＷＬ１をハイに維持した状態で、第３のサイクルのｔ３では第２のＭＴＪセルＭ２に貯蔵されたデータを読み出す。このため、読出しワードラインＲ−ＷＬ２がハイにイネーブルされると、第２のトランジスタ２１がターンオンされてノードＣに連結されたＭＴＪセルＭ２に貯蔵されたデータを読み出す。
【００３７】
このとき、ビットラインＢＬで感知される電流ｉの大きさは、ＭＴＪセルＭ１及びＭＴＪセルＭ２の抵抗が並列に連結された形となる。しかし、ＭＴＪセルＭ１の抵抗はｔ２サイクルで抵抗ＲHになったため、ＭＴＪセルＭ１及びＭＴＪセルＭ２の抵抗値はＭＴＪセルＭ２の抵抗であるＲ２により影響を受けることになる。
【００３８】
各セルのデータを読み出した後はデータを消去する動作が必要であるので、読み出したデータを一時的に貯蔵することができるレジスタが必要である。
【００３９】
次に、第４のサイクルのｔ４では再びＭＴＪセルＭ２の抵抗をＲHにし、第５のサイクルのｔ５でＭＴＪセルＭ３に貯蔵された第３のデータを読み出す。このような方式で第７のサイクルのｔ７まで進められると、４つのＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータを全て読み出すことになる。
【００４０】
このとき、最終のＭＴＪセルＭ４に貯蔵されたデータは読み出した後消去する必要がない。したがって、続くサイクルｔ８〜ｔ９までの再貯蔵動作ではＭＴＪセルＭ１〜Ｍ３にのみレジスタのデータを再貯蔵すればいい。
【００４１】
このようなそれぞれのＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータに対応する電流値を検討してみる。
先ず、ＭＴＪセルＭ１でのビットラインＢＬの電流は、
【数１】
【００４２】
ＭＴＪセルＭ２でのビットラインＢＬの電流は、
【数２】
【００４３】
ＭＴＪセルＭ３でのビットラインＢＬの電流は、
【数３】
【００４４】
ＭＴＪセルＭ４でのビットラインＢＬの電流は、
【数４】
【００４５】
したがって、各ＭＴＪセルＭ１〜Ｍ４に貯蔵されたデータに対応する電流値は、次の［表１］に示した通りである（ここで、ＲH＞＞ＲL）。
【表１】
【００４６】
このような動作過程を有する本発明に係る書込み動作及び読出し動作は制御手段により制御されるのが好ましく、制御手段の構成は一般的なマグネチックラムの場合と同様であるので、その詳細な説明を省略する。
【００４７】
一方、図３は本発明に係るＮＡＮＤ型磁気抵抗ラムの工程断面図である。
複数のトランジスタ２０〜２３は、Ｐ−基板２４の上部で非活性領域なくソース及びドレイン領域２５を共有して直列に連結される。複数のトランジスタ２０〜２３のソース及びドレイン領域２５には、それぞれのコンタクト領域２６を介して複数のＭＴＪセルＭ１〜Ｍ４が連結される。そして、最終段のコンタクト領域２６は読出しノードＡを介してビットラインＢＬと連結される。
【００４８】
さらに、複数のトランジスタ２０〜２３のゲート上側には読出しワードラインＲ−ＷＬ１〜Ｒ−ＷＬ４がそれぞれ形成される。それぞれのＭＴＪセルＭ１〜Ｍ４の上部には接地線２７が連結される。そして、接地線２７の上側にはＭＴＪセルＭ１〜Ｍ４にデータを書き込むための書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４がビットラインＢＬと直角に形成される。
【００４９】
このとき、書込みワードラインＷ−ＷＬ１〜Ｗ−ＷＬ４とビットラインＢＬが直角に交差する位置に存在するＭＴＪセルＭ１〜Ｍ４に加えられるフィールドの大きさが最大になるので、該当ＭＴＪセルＭ１〜Ｍ４にデータを書き込むことができるようになる。
【００５０】
【発明の効果】
前述のように、本発明は複数のセルが１つのノードを共有し、複数のトランジスタを直列に連結して非活性領域を減少させることができる。したがって、セル当りの有効面積が減少し、素子の集積度を向上させることができるようになる効果がある。
【図面の簡単な説明】
【図１】本発明に係るＮＡＮＤ型磁気抵抗ラムの構成を示す図である。
【図２】本発明に係るＮＡＮＤ型磁気抵抗ラムの動作タイミング図である。
【図３】本発明に係るＮＡＮＤ型磁気抵抗ラムの断面図である。
【図４】従来のＭＴＪセルの断面図である。
【図５】従来の水平構造電界効果トランジスタを利用した磁気抵抗ラムの模式図である。
【図６】従来の水平構造電界効果トランジスタを利用した磁気抵抗ラムの断面図である。
【符号の説明】
２０〜２３ ＮＡＮＤ型トランジスタ
２４ Ｐ−基板
２５ ソース及びドレイン領域
２６ コンタクト領域
２７ 接地線
Claims (7)
- 複数の読出しワードライン、
複数の書込みワードライン、
ＮＡＮＤ型に直列連結され、それぞれのゲートが前記複数の読出しワードラインと対応して連結された複数のトランジスタ、
直列連結された前記複数のトランジスタのうち第１端に連結された第１トランジスタの一端と連結されたビットライン、
それぞれが前記複数のトランジスタのソース及びドレイン領域に１つずつ連結され、前記複数の書込みワードラインにより制御される複数のＭＴＪセル、及び
読出しモード時に前記複数のＭＴＪセルから順次読み出したデータを一時貯蔵するレジスタを備え、
前記複数のＭＴＪセルのそれぞれは他の一端が接地電圧端と連結されることを特徴とするＮＡＮＤ型磁気抵抗ラム。 - 前記読出しモード時に前記複数のＭＴＪセルから順次読み出したデータを消去し、前記読出しモードが完了したとき前記レジスタに貯蔵されたデータを前記複数のＭＴＪセルに再び順次貯蔵する制御手段をさらに備えることを特徴とする請求項１に記載のＮＡＮＤ型磁気抵抗ラム。
- 前記制御手段は、前記複数のＭＴＪセルのうち最終のＭＴＪセルに貯蔵されたデータは読出し後データを消去せず維持し、前記最終のＭＴＪセルには再貯蔵を行わず維持させることを特徴とする請求項２に記載のＮＡＮＤ型磁気抵抗ラム。
- 前記制御手段は、前記ビットラインと近接した前記第１トランジスタのゲート端子に連結された読出しワードラインから順次イネーブルされるように制御し、前記複数のトランジスタのうち最終端に連結された第２トランジスタがターンオンされるまでイネーブル状態を維持するように制御することを特徴とする請求項２に記載のＮＡＮＤ型磁気抵抗ラム。
- 前記制御手段は、書込みモード時に前記複数のＭＴＪセルに連結された前記それぞれの書込みワードラインが個別的にイネーブルされるように制御することを特徴とする請求項２に記載のＮＡＮＤ型磁気抵抗ラム。
- Ｐ−基板の上部に形成され隣接するトランジスタとソース及びドレイン領域を共有し、ＮＡＮＤ型に直列連結された複数のトランジスタ、
前記複数のトランジスタのゲート領域の上側に形成された複数の読出しワードライン、
前記複数のトランジスタの共通ソース及びドレイン領域にそれぞれ連結され、固定層強磁性体薄膜、絶縁層、自由層強磁性体薄膜が積層された複数のＭＴＪセル、
前記複数のＭＴＪセルの上部に共通に形成された接地ライン、
前記接地ラインの上側に形成され前記複数のＭＴＪセルにそれぞれ対応する複数の書込みワードライン、
前記複数のトランジスタのうち第１端に連結された第１トランジスタの一端と連結され、前記複数の書込みワードラインの上側に形成されるビットライン、及び
前記共通ソース及びドレイン領域と前記固定層強磁性体薄膜との間に連結された複数のコンタクト領域を備えることを特徴とするＮＡＮＤ型磁気抵抗ラム。 - 前記複数のトランジスタのうち最終端に形成された第２トランジスタのソース及びドレイン領域の上部に形成されたコンタクト領域、及び
前記コンタクト領域の上部に形成され、前記ビットラインと連結されたノードをさらに備えることを特徴とする請求項６に記載のＮＡＮＤ型磁気抵抗ラム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0080181A KR100506060B1 (ko) | 2002-12-16 | 2002-12-16 | 낸드형 자기저항 램 |
| KR2002-80181 | 2002-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200641A JP2004200641A (ja) | 2004-07-15 |
| JP4837246B2 true JP4837246B2 (ja) | 2011-12-14 |
Family
ID=32501424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003187061A Expired - Fee Related JP4837246B2 (ja) | 2002-12-16 | 2003-06-30 | Ｎａｎｄ型磁気抵抗ラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6885578B2 (ja) |
| JP (1) | JP4837246B2 (ja) |
| KR (1) | KR100506060B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2006095389A1 (ja) * | 2005-03-04 | 2008-08-14 | 富士通株式会社 | 磁気メモリ装置並びにその読み出し方法及び書き込み方法 |
| KR100817061B1 (ko) * | 2006-09-26 | 2008-03-27 | 삼성전자주식회사 | 기입 전류와 같은 방향의 금지 전류를 흐르게 하는마그네틱 램 |
| WO2008083136A2 (en) * | 2006-12-29 | 2008-07-10 | Sandisk Corporation | Resistance sensing and compensation for non-volatile storage |
| JP2009059884A (ja) * | 2007-08-31 | 2009-03-19 | Tokyo Institute Of Technology | 電子回路 |
| WO2010109803A1 (ja) * | 2009-03-25 | 2010-09-30 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置 |
| JP5382381B2 (ja) * | 2009-10-26 | 2014-01-08 | Ｊｓｒ株式会社 | メモリ回路、集積回路装置及び電子機器 |
| US8331126B2 (en) | 2010-06-28 | 2012-12-11 | Qualcomm Incorporated | Non-volatile memory with split write and read bitlines |
| CN115132776A (zh) * | 2018-09-07 | 2022-09-30 | 联华电子股份有限公司 | 磁阻式随机存取存储器 |
| CN113497082A (zh) * | 2020-03-18 | 2021-10-12 | 上海磁宇信息科技有限公司 | 磁性随机存储器架构 |
| US11164610B1 (en) | 2020-06-05 | 2021-11-02 | Qualcomm Incorporated | Memory device with built-in flexible double redundancy |
| US11177010B1 (en) | 2020-07-13 | 2021-11-16 | Qualcomm Incorporated | Bitcell for data redundancy |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3237971B2 (ja) * | 1993-09-02 | 2001-12-10 | 株式会社東芝 | 半導体記憶装置 |
| JP3333670B2 (ja) * | 1995-09-22 | 2002-10-15 | ティーディーケイ株式会社 | 磁性薄膜メモリ |
| JP2000132961A (ja) * | 1998-10-23 | 2000-05-12 | Canon Inc | 磁気薄膜メモリ、磁気薄膜メモリの読出し方法、及び磁気薄膜メモリの書込み方法 |
| JP3920564B2 (ja) * | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP2002344041A (ja) * | 2001-05-15 | 2002-11-29 | Matsushita Electric Ind Co Ltd | トンネル接合素子、及びその製造方法 |
| JP4073690B2 (ja) * | 2001-11-14 | 2008-04-09 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
| JP2003151262A (ja) * | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| EP1321944B1 (en) * | 2001-12-21 | 2008-07-30 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
-
2002
- 2002-12-16 KR KR10-2002-0080181A patent/KR100506060B1/ko not_active IP Right Cessation
-
2003
- 2003-06-30 US US10/608,195 patent/US6885578B2/en not_active Expired - Lifetime
- 2003-06-30 JP JP2003187061A patent/JP4837246B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6885578B2 (en) | 2005-04-26 |
| KR100506060B1 (ko) | 2005-08-05 |
| KR20040052322A (ko) | 2004-06-23 |
| JP2004200641A (ja) | 2004-07-15 |
| US20040113187A1 (en) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5677187B2 (ja) | 半導体記憶装置 | |
| TW518597B (en) | MRAM-arrangement | |
| KR101604042B1 (ko) | 자기 메모리 및 그 동작방법 | |
| US8125819B2 (en) | Asymmetric write current compensation using gate overdrive for resistive sense memory cells | |
| JP4566550B2 (ja) | 基準セルを有する磁気ラム素子及びその構造体 | |
| US20030128580A1 (en) | High-density magnetic random access memory device and method of operating the same | |
| JP2002230965A (ja) | 不揮発性メモリ装置 | |
| JP2005064050A (ja) | 半導体記憶装置及びそのデータ書き込み方法 | |
| US10825827B2 (en) | Non-volatile memory with pool capacitor | |
| JP2004228573A (ja) | 単位セルが一つのトランジスタと二つのｍｔｊとで構成されたｍｒａｍ及びその製造方法 | |
| US10818685B2 (en) | Non-volatile memory with pool capacitor | |
| JP2006190432A (ja) | 不揮発性強誘電体メモリ装置 | |
| JP4837246B2 (ja) | Ｎａｎｄ型磁気抵抗ラム | |
| US6822897B2 (en) | Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance | |
| US7688623B2 (en) | Magnetic memory cell and magnetic memory device | |
| KR100546177B1 (ko) | 자기저항 램 | |
| US7304887B2 (en) | Method and apparatus for multi-plane MRAM | |
| JP2005191523A (ja) | マグネチックラム | |
| JP2007213639A (ja) | 不揮発性半導体記憶装置 | |
| JP2003204046A (ja) | 磁気抵抗ラム | |
| JP4032747B2 (ja) | 磁気記憶装置 | |
| KR100680422B1 (ko) | 자기저항 램 | |
| JP4068337B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2008085349A (ja) | 磁気ランダムアクセスメモリ | |
| JP2003017662A (ja) | メモリセル、記憶回路ブロック及びデータの書き込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |