JP4824881B2 - 非反転可変利得段を用いたpmos低ドロップアウト電圧レギュレータ - Google Patents
非反転可変利得段を用いたpmos低ドロップアウト電圧レギュレータ Download PDFInfo
- Publication number
- JP4824881B2 JP4824881B2 JP2001286768A JP2001286768A JP4824881B2 JP 4824881 B2 JP4824881 B2 JP 4824881B2 JP 2001286768 A JP2001286768 A JP 2001286768A JP 2001286768 A JP2001286768 A JP 2001286768A JP 4824881 B2 JP4824881 B2 JP 4824881B2
- Authority
- JP
- Japan
- Prior art keywords
- pmos
- output
- gain
- stage
- ldo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の属する技術分野】
(1.発明の分野)
本発明は一般に電圧レギュレータに関するものであるが、特に、安定度の向上とPSRR(power supply rejection ratio)の最適化のために非反転可変利得段を用いた内部補償式低ドロップアウト(LDO)電圧レギュレータに関するものである。
【0002】
(2.従来技術の説明)
当該技術分野では、アクティブ補償式の静電容量型マルチプライア構造および技術、例えばネスト構成のミラー(Miller)補償がよく知られている。使用される補償回路のタイプは、それぞれの特定の用途に依存する。例えば、位相マージンを改善する用途では、反転利得段、例えば2段増幅器回路の出力段に並列にミラー補償キャパシタンスを接続することにより、ミラー効果の利点が生かされる。このような構成にすると、極分割(pole splitting)と呼ばれる周知の望ましい現象が得られ、その回路で使われる物理的なコンデンサの有効キャパシタンスが有効に増倍される。例えば、ミラー補償キャパシタンスを用いた増幅器回路の補償の背景に関しては、「Paul R. Gray and Robert g. Meyer, Analysis and Design of Analog Integrated Circuits, Third Ed., John Wiley & sons, Inc. New York, 1993, Ch. 9, especially pp. 607−623」を参照。
【0003】
高効率バッテリ駆動機器に関連する最近の傾向にしたがって、低ドロップアウト(LDO)電圧レギュレータに電源供給するDC/DCコンバータを用いたパワーマネージメントシステムの需要が増加している。LDO電圧レギュレータを電源とする用途では、適用帯域幅条件が押し上げられるので、ノイズに対して益々敏感になる。したがって、LDO電圧レギュレータに関連する電源リップル除去(PSRR)特性が極端に重要になる。それは、DC/DCコンバータの出力ノイズを一掃すると共に、同じ原DC電源を共有する応用ブロックからの電源クロストーク・イミュニティを確保するために、LDO電圧レギュレータが使用されるからである。
【0004】
また、出力デカップリングコンデンサーとしてセラミックコンデンサーの使用が増加する傾向があり、以前はこの用途の典型的なものはタンタルコンデンサーであったのと対照的である。しかし、セラミックコンデンサーの等化直列抵抗(ESR)はかなり低いので、LDO増幅器制御ループの安定化のためにセラミック出力コンデンサのESR特性にこれ以上頼ることはできない。したがって、LDO増幅器分野において、広範な種類の出力コンデンサを使用し得る内部補償技術が必要である。そのような内部補償技術が可能になれば、かなり小型の出力コンデンサの使用が可能になり、結果的にPCBの所要面積と外付け部品コストの両方を削減するための手段となり得る。
【0005】
内部補償に関して広く認められている1つの技術として、上述の「極分割」または「ミラー補償」が知られている。しかしながら、ミラー補償の場合、LDO電圧レギュレータに関連する直列パス・デバイスに対するシャントインピーダンスが、補償コンデンサとCgsを介して生じる。このインピーダンスは、PSRRのロールオフが早くなる原因となるので好ましくない。
【0006】
従来の2段PMOS低ドロップアウト電圧レギュレータには、軽い負荷あるいは無負荷条件で負荷規制が非常に悪化するものがある。これはソースフォロワーVdsat+Vgsで駆動されるPMOS直列パスのゲートに起因する。ここで、VtはnaturalなNMOSデバイスでは+0.2〜−0.2Vの範囲、標準デバイスでは+0.5〜+0.9Vの範囲で変動する。このような変動があると、レギュレータの負荷が軽いときに初段増幅器出力デバイスが結果的にトライオード領域(線形モード)で動作することになり、ループ利得が大幅に減少してレギュレータ性能が悪化する。
【0007】
PMOS電圧レギュレータの基本アーキテクチャには、パワーPMOSトランジスタを駆動するエラー増幅器が含まれ、そこからゼロ〜数百ミリアンペアの負荷電流が供給される。一般に、負荷電流が急激かつ大幅に変化した時の過渡応答を改善するため、非常に大きい外部フィルタコンデンサー(マイクロファラッド範囲)が出力ノードに接続される。この基本アーキテクチャのブロック図が図1に示される。
【0008】
特殊な用途であるため、PMOS電圧レギュレータは非常にユニークな負荷依存性開ループ周波数応答特性を示す。高電源電圧および最小負荷電流条件において、パワーPMOSトランジスタは出力インピーダンスの非常に高い(数百キロΩ以上)サブスレショルド領域で動作し、そのとき出力ノードから低周波極が発生する。低電源電圧および最大負荷電流条件においては、PMOSトランジスタは出力インピーダンスの非常に低い(数Ω以下)トライオード領域で動作し、出力ノードの極はkHz範囲まで上昇する。極に関するこの数10年間の動向は、特に安定度の補償に関して重要な設計上の挑戦を提起している。
【0009】
上記LDOが基本的に2段増幅器であると仮定すれば、補償用としてのミラーコンデンサーの使用は、非常に興味あるアプローチである。しかし、PMOSトランジスタの出力ノードVoutと入力ゲートN_PGをコンデンサCCで結合すると、望ましいソリューションが得られない。その理由は2つあり、第1の理由は、2つの極の分離間隔が十分に得られないことである。例えば、ミラー効果により主極がN_PGにあって、その周波数がfpd=goAMP/2πCC(1+GmMPO・roMPO)とすると、第2極の周波数はfp2=GmMPO/2πCFILTとなる。そして、両極間の距離は次の通りである。
【0010】
一般に、CFILTはCCと比べてはるかに大きい(CFILTを4.7uF、CCを90pFとすれば、50000倍)。基本的に2段増幅器の利得に等しい積G2 mMPO・roMPO・roAMPが大きくても、fpdとfp2との距離はまだ離れ過ぎてはいない。したがって、回路は、位相マージンが小さ過ぎるか、開ループ利得が低過ぎるという欠点がある。実際に起こり得ることであるが、低負荷電流時に主極がVoutになり易く、そして、高負荷電流時にはGmMPOがかなり大きい場合に主極がN_PGになる。したがって、さらに悪いシナリオが負荷電流路のどこかに現れて両極が最接近すると「極スワッピング」点が生じる。
【0011】
第2の理由は、CCによるPSRR性能の悪化である。この特性を簡単にチェックする方法は以下の通りである。CFILTと直列に接地されるCCはエラー増幅器の直接負荷になるから、電源線のリップル周波数が上がると、N_PGから接地へのインピーダンスは減少し、これにより、接地参照するMPOのゲート電圧が効果的に「クランプ」される。
【0012】
以上の観点から、当該技術分野で知られている従来の「ミラー」や「極分割」の手法を用いて達成し得るものと比較して、内部補償式PMOS低ドロップアウト電圧レギュレータの安定度およびPSRR特性を改善するための増幅器回路アーキテクチャおよび技術が求められる。
【0013】
(発明の概要)
本発明は変形ミラー補償法を編み出すために実現された内部補償PMOS型低ドロップアウト電圧レギュレータを用いて、適切な位相マージン、適切な高開ループ利得、良好な電源リップル除去性(PSRR)を達成するための回路アーキテクチャおよびその方法に関するものである。この適切な位相マージンおよび高開ループ利得は、負荷電流に依存することなく常に主極が同一内部ノードに属すること(「極スワッピング」禁止)を保証する非反転可変利得段を使用することによって達成される。この回路は更に、単段可変利得増幅器の差動入力の一方をCCに接続し、他方を接地参照DC電圧に接続することによって、良好なPSRRが得られる。適切に入力参照を設定すると、PSRRが改善される。
【0014】
一般に、従来のPMOS低ドロップアウト電圧レギュレータは、関連する補償閉ループシステムの簡素化のために2つの利得段を備えている。その種の電圧レギュレータの入力段は差動増幅器によって定型化される。出力段には直列パスPMOSデバイスが含まれる。通常、これら2つの段はインピーダンスバッファ、一般的にはソースフォロワーを介して結合されており、入力段の高インピーダンス出力によって直列パスPMOSデバイスの大容量ゲートキャパシタンスが駆動されるから、ループ補償の障害になる内部極の影響は最小限に留められる。回路設計者が電解コンデンサのESRに由来する外部補償ゼロを信頼できなければ、出力セラミックコンデンサーと共に使用する電圧レギュレータを内部的に補償するために、当業者は一般にミラーコンデンサーの複数化(multipication)または「極分割」を採用する。しかし、このアプローチを採用すると、ミラー補償コンデンサとPMOSのCgsで形成されるインピーダンスシャントにより、レギュレータの開ループ制御機能より早くロールオフするPSRRが現れる。さらに、パスPMOSデバイスの両端だけにミラーコンデンサーを接続すると、既に述べたように、通常は全負荷電流範囲にわたって極スワッピングが生じる。上記に鑑みて、本発明は内部補償PMOS−LDO電圧レギュレータにおける内部補償を改良し、良好なPSRR特性を達成するために可変利得段を採用した低ドロップアウト(LDO)アーキテクチャを提供する。
【0015】
本発明の好ましい実施例は差動増幅器入力段と、第2段目の単段可変利得非反転差動増幅器と、直列パスPMOSデバイスを含む出力段とを有する。第2段目と出力段はインピーダンスバッファ(例えば、ソースフォロワー、または単位利得フィードバック増幅器)を介して結合され、入力段の高インピーダンス出力によって直列パスPMOSデバイスの大容量ゲートキャパシタンスが駆動されるから、ループ補償の障害になる内部極の影響は最小限に留められる。非反転可変利得差動増幅器段の一方の入力はCCに接続され、他方の入力は接地参照DC電圧に接続される。そして、ミラーキャパシタンスは、可変利得段、バッファ、パワーPMOSからなる複数段構成の両端に接続される。
【0016】
本発明の特徴の一つは、LDOを2段増幅器に分割すると共にミラーキャパシタンスを使用したフィルタコンデンサーにおいて高周波数の極が得られることであって、広帯域非反転可変利得段を用いてパワーPMOSのGmを低負荷電流時に低下、高負荷電流時に増加させるような補償が行われる。
【0017】
本発明のもう一つの特徴として、ミラーコンデンサーがパスPMOSデバイスのゲートとドレインをシャントしないように構成することによって高周波でのPSRRを良好にする(一実施例では、ミラーコンデンサーの左プレートを可変利得段の1つの入力に接続し、他の入力は接地参照する)。
【0018】
また、本発明の特徴は、一般に従来のソースフォロワードライバーに見られる不十分なDC負荷規則を実質的に解消する単位利得フィードバック構成のオペレーショナル・トランスコンダクタンス・アンプ(OTA)ゲート駆動回路である。
【0019】
また、本発明の特徴は、多様な出力コンデンサと共に機能する柔軟な内部補償PMOS低ドロップアウト電圧レギュレータである。
【0020】
本発明に関するその他の特徴、付随する利点の多くは、付図にしたがって以下に述べる詳細説明から容易にかつ十分に理解することができる。なお、付図において、同等部材には同じ参照符号が付けられている。
【0021】
付図は代替実施例について詳しく説明しているが、本説明において他の発明実施例も考察される。いずれの場合も、この開示は説明手段としての実施例であって、制限的な意味をもたない。当業者は本発明の主旨、範囲に包含される様々な変形や実施例を考案することができる。
【0022】
(好ましい実施例の詳細説明)
図1はPMOSパス・デバイス102を用いた従来技術で周知の低ドロップアウト(LDO)電圧レギュレータ100を示し、図2は本発明の一実施例によるPMOS−LDO200を示す。図1の回路アーキテクチャに関連して既に述べた潜在的に低い位相マージン、低開ループ利得、不満足なPSRR特性は、PMOS−LDO200によって改善される。PMOS−LDO200において、「極スワッピング」の回避によって負荷電流に依存することなく主極が常に同じ内部ノードにあることが保証される。以上の解析から、fpdとfp2を更に分割するためにGmMPOのブーストの必要性がわかる。これを達成する1つの簡単な方法は、エラー増幅器204の出力とPMOS206のゲートの間に非反転利得段A2(202)を挿入し、更にエラー増幅器204の出力にミラーコンデンサー(CC)208を接続することである。これにより、LDO200の主極と第2極の周波数は以下のようになる。
ただし、fp2はA2倍になり、両極(1)、(2)間の距離は次のようになる。
ここで重要なことは、非反転利得段(A2)202の−3dB帯域幅が全体のLDO200の帯域幅、すなわち、
よりはるかに大きいことである。そうしないと、(A2)202段で不要な位相シフトが生じるだろう。−3dBという広帯域幅条件を満たすには、パワーPMOS206を駆動するために(A2)202段にバッファ210を設ける必要がある。ごく一般的には、ソースフォロワー、例えば分離ゼロVt(isolated zero−Vt)MOSなどのPMOSまたはNMOSデバイスが用いられ、それによってパワーPMOS206のVgs駆動に必要な余裕ができれば、所要のバッファ特性が得られるだろう。しかし、比較的高度なデジタルCMOSプロセスを使う場合など、特別なデバイスがなく、電源電圧が徐々に低下するような環境では、ソースフォロワーを用いて必要なバッファ特性を得ることはできない。必要なバッファ特性を得るために、単段の単位利得フィードバック増幅器212とPMOS214の両方を使用してバッファ210を実現することができる。単段の単位利得フィードバック増幅器212により、一般に使用されるソースフォロワーと同じ閉ループ帯域幅が得られると共に、入出力をレールツーレールで設計することが可能になって、低電圧用途において大きな利点となる。バッファ210の入力が高インピーダンス入力ノード216として機能するので、入力ノード216の極を外側にずらす(push out)するために慎重な回路要素の選択が必要である。
【0023】
非反転利得段(A2)202は、CC208に接続される1つの入力と、接地参照用DC電圧Vb218に接続されるもう1つの入力とを備えた差動入力単段増幅器である。この構成では、CFILT220に直列接続されるCC208によって高周波に対する接地インピーダンスが低くなるので、PSRRが改善されることが認められている。
【0024】
複数段、すなわち可変利得段(A2)202、バッファ210、パワーPMOS206の間にミラーキャパシタンスCC208が接続されるので、図1に示されるようなLDO用の単段ミラー補償構成の場合と比較して、発生極数が増加する。ミラーキャパシタンスCC208で形成されるループ自体は高周波帯でローカルな単位利得フィードバックであり、したがって、ミラーキャパシタンスCC208で形成されるループがすべての所要動作条件で確実に安定動作するように、LDO200を構成しなければならない。GmMPOが非常に大きい場合、大電流時に最悪の動作条件になる。A2と結合される場合、このミラー段の単位利得帯域幅は、fbwMILLER=A2・GmMPO/2π・CFILTとなり、これは実はLDO200のfp2である。この帯域幅がこのローカルループにおける他の極よりも大きければ、このローカルループは安定に動作することができず、LDO200全体が不安定になるおそれがある。そのような望ましくない条件下では、LDO200全体の開ループ利得のピークが周波数fbwMILLERで現れることがある。LDO200には可変利得段(A2)202が含まれているので、簡単なソリューションとして、大電流時にCFILT220での極をプッシュアウトすることができる程度にGmMPOが大きい場合に可変利得段(A2)202の利得を下げれば、帯域幅が高くなり過ぎないように抑制することができる。高負荷電流時には、PMOS206ゲートでの極が問題になるかもしれないので、負荷電流の一部をバッファ210に導入してバイアス電流を増加し、それに伴うGmBUFの増加により、高負荷電流時にはPMOS206のゲートでの極がfbwMILLERより更にプッシュアウトされる。具体的に、高負荷電流時の駆動能力を高めるために、PMOS214によるバッファ210への負荷電流の部分的なミラリング(mirroring)によって、この目的は達成される。
【0025】
LDO200には可変利得段(A2)202が含まれるので、N_AMPノード222での主極を十分低く保つためにミラーキャパシタンスCC208を非常に大きくする必要はない。(Vout)224、(N_A2)216、(N_PG)226における極は、いずれも単位利得帯域幅fbwLDO以上にプッシュアウトすることができるので、CFILT220のESR228の柔軟性を非常に高くすることができる。しかし、スタンバイ電流に関連する制約のため、無負荷時に、MPO206のバイアス電流を5〜10uAしか取れないことがある。その結果、GmMPOが極端に低下し、第2極の周波数が低下する。その場合、位相シフトを減じるためにLHP(left hand plane)ゼロを達成する適切なESR228が必要である。しかし、このゼロの位置は、他の図に関連して以下に述べるように正確である必要はない。
【0026】
上記観点から、非反転利得段(A2)202の利得は、制御される方法で変化するはずである。具体的には、MPO206があまりに導通している時は、(A2)202の利得が低下しているはずである。そのための一つの方法は、MPO206の電流にしたがって非反転利得段(A2)202の出力インピーダンスを下げることである。
【0027】
図3は従来のアナログプロセスを用いて実現した本発明の一実施例によるPMOS−LDO300のトップレベル図を示しており、これにはパワーPMOS302、非反転可変利得段304、エラー増幅器段306が含まれる。図4はPMOS―LDO300の非反転可変利得段304およびエラー増幅器段306の詳細図を示す。非反転可変利得段304の出力308は、ダイオード接続された一対のPMOSトランジスタ402、404と一緒に300kΩ抵抗400を介して正電源に対してシャント接続される。PMOSトランジスタ402、404のゲートも、MPO302のゲート電圧で駆動することができる。したがって、MPO302のVgsが増大(すなわち負荷電流の増加)すると、シャントPMOSのトランジスタ402、404は余りに導通し、非反転可変利得段304の合成出力インピーダンスが低下する(300kΩのシリーズ抵抗400で制限される)。図5は、図3に示されるPMOS−LDO300のパワーMPO302の駆動に使用される単位利得バッファ500の詳細を簡単に示す。
【0028】
以上の説明をまとめると、パワーPMOS(MPO)206のGmが最小になる低電流側では、LDO200の単位利得帯域幅近辺またはそれ以上に第2極(fp2=A2・Gm/CFILT、ミラー補償段の単位利得帯域幅)を十分に駆動するための最小利得が、非反転可変利得段202に必要である。MPO206のGmが最大になる高負荷電流側では、fp2が急激に高周波側に変動しないように非反転可変利得段202による利得を減らす必要があるので、ミラー補償段は単位利得帯域幅内で単一極特性を維持する。非反転可変利得段202とバッファ段210の間のノード(N_A2)216は中間周波数の極であるから、負荷電流範囲全域にわたって可変利得段202の利得を調整することによって、定常的にfp2をノード(N_A2)216の極より低くすることができる。上述のように可変利得段202の出力インピーダンスを下げることにより、複数の利点が得られる。つまり、可変利得段202の利得が下がるとともに、ノード(N_A2)216における極に対する駆動が強まる。考え方は、MPO206のGm増加を補償するために利得段202の利得を減少させることである。
【0029】
図6〜図9は高Vdd無負荷、高Vdd高負荷、低Vdd高負荷の各状態における特性曲線群を示す。ただし、図6は図3に示されるPMOS−LDO300に関してESRを50mΩ、CFILTを4.7uFとした時の開ループ利得のAC応答シミュレーション、図7は図3に示されるPMOS−LDO300に関してESRを50mΩ、CFILTを4.7uFとした時のPSRRのAC応答シミュレーション、図8は図3に示されるPMOS−LDO300に関してESRを1Ω、FCFILTを4.7uとした時の開ループ利得のAC応答シミュレーション、図9は図3に示されるPMOS−LDO300に関してESRを1Ω、CFILTを4.7uFとした時のPSRRのAC応答シミュレーションをそれぞれ示す。
【0030】
図10〜図15は、簡単な5nH+50mΩボンディングワイヤモデルと1nsec立上り/立下り時間でシミュレートしたときの高/低Vddおよび抵抗型負荷/電流源負荷の負荷規則特性曲線群である。ただし、図10は図3に示されるPMOS−LDO300に関してESRを50mΩ、CFILTを4.7uFとした時の無負荷から最大負荷への状態切換え過渡応答シミュレーション、図11は図3に示されるPMOS−LDO300に関してESRを50mΩ、CFILTを4.7uFとした時の無負荷から最大負荷への状態切換え過渡応答シミュレーション、図12は図3に示されるPMOS−LDO300に関してESRを50mΩ、CFILTを4.7uFとした時の最大負荷から無負荷への状態切換え過渡応答シミュレーション、図13は図3に示されるPMOS―LDO300に関してESRを2Ω、CFILTを4.7uFとした時の無負荷と最大負荷の状態切換え過渡応答シミュレーション、図14は図3に示されるPMOS−LDO300に関してESRを2Ω、CFILTを4.7uFとした時の無負荷から最大負荷への状態切換え過渡応答シミュレーション、図15は図3に示されるPMOS−LDO300に関してESRを2Ω、CFILTを4.7uFとした時の最大負荷から無負荷への状態切換え過渡応答シミュレーションをそれぞれ示す。
【0031】
図16は本発明の一実施例にしたがってテキサス・インスツルメンツ社(Texas Instruments Incorporated of Dallas,Texas)で開発された1533c035アドバンスト・デジタルプロセス技術によって最近商品化されたPMOS−LDO600を示すトップレベル概要図である。このLDOには、パワーPMOS610を駆動するために、素子606内に示されるエラー増幅器段および非反転利得段と、素子608内に示されるレールツーレール・バッファとが含まれる。LDO600の規格は、Vin=2V〜3.6V、Vout=1.8V、CC=60pF、CFILT=1uF、スタンバイ電流=40uA、最大負荷電流=50mAである。ミラーコンデンサー604に対して直列接続された10kΩ抵抗器602は短絡状態で示されているが、無負荷電流時に位相シフトを僅かに減じるために260kHzでLHPゼロを加えるときに使用することができる。しかし、それによって高負荷電流時に利得特性曲線が持ち上げられるかもしれないが、本発明者は、実際には既に述べたように回路の安定度が低下すると考える。
【0032】
図17は図16に示されるPMOS−LDO600のエラー増幅器段および非反転利得段を含む素子606の詳細図、図18は図16に示されるPMOS−LDO600のレールツーレール・バッファ608の部分詳細図である。
【0033】
図19〜図22は、ESRを50mΩおよび1Ωにした時の各ACシミュレーションに関する特性曲線群を示す。ただし、図19は図16に示されるPMOS−LDO600に関してESRを50mΩ、CFILTを1uFとした時の開ループ利得のAC応答シミュレーション、図20は図16に示されるPMOS−LDO600に関してESRを50mΩ、CFILTPを1uFとした時のSRRのAC応答シミュレーション、図21は図16に示されるPMOS−LDO600に関してESRを2オーム、CFILTを1uFとした時の開ループ利得のAC応答シミュレーション、図22は図16に示されるPMOS−LDO600に関してESRを2オーム、CFILTを1uFとした時のPSRRのAC応答シミュレーションをそれぞれ示す。
【0034】
図23〜図28は、PMOS−LDO600に関連するシミュレーションを示す過渡応答特性曲線群である。ただし、図23は図16に示されるPMOS−LDO600に関してESRを50mΩ、CFILTを1uFとした時の無負荷と最大負荷の状態切換え過渡応答シミュレーション、図24は図16に示されるPMOS−LDO600に関してESRを50mΩ、CFILTを1uFとした時の無負荷から最大負荷への状態切換え過渡応答シミュレーション、図25は図16に示されるPMOS−LDO600に関してESRを50mΩ、CFILTを1uFとした時の最大負荷から無負荷への状態切換え過渡応答シミュレーション、図26は図16に示されるPMOS−LDO600に関してESRを2Ω、CFILTを1uFとした時の無負荷と最大負荷の状態切換え過渡応答シミュレーション、図27は図16に示されるPMOS−LDO600に関してESRを2Ω、CFILTを1uFとした時の無負荷から最大負荷への状態切換え過渡応答シミュレーション、図28は図16に示されるPMOS−LDO600に関してESRを2Ω、CFILTを1uFとした時の最大負荷から無負荷への状態切換え過渡応答シミュレーションをそれぞれ示す。
【0035】
したがって、本発明では、非反転可変利得増幅器202を使用し、低負荷電流時のパワーPMOS206のGmをブーストして第2極すなわちfp2=Gm/2π・CFILTを単位利得帯域幅以上にプッシュアウトするようにした変形ミラー補償スキームを実現する。ゲートの極が対象帯域外になるようにパワーPMOS206を駆動するために、単位利得フィードバックバッファ(低電源デジタル処理するためのレールツーレール)が使用される。このスキームでは、PMOS206のGmが非常に高くて第2段自体でfp2の位相マージンを確保できる場合、負荷電流が高ければ非反転増幅器202の利得は低下する。最後に、ミラーコンデンサー208は、PSRRが低下しないように接地参照されるノード222に接続される。以上のように、本発明は出力PMOSパス・デバイスを用いた内部補償型低ドロップアウト電圧レギュレータの技術分野における大きな前進を示す。
【0036】
以上は、新規な原理の応用に必要な情報をダンピング回路技術の専門家に提供するため、また、必要に応じてこれら特殊部材を製作、使用できるように記述した発明の詳細である。以上の記述から明らかなように、本発明は構造および動作において従来技術とは大きく異なっている。しかし、ここでは特定の発明実施例を詳細に記述したが、別項の特許請求の範囲で規定される本発明の主旨および範囲から逸脱しない程度に様々な変更、修正、置換が可能である。例えば、実施例では特定タイプのトランジスタを使用しているが、CMOS、バイシーモス、バイポーラ、HBT等、様々なタイプのトランジスタを使用して本発明を実施することができるだろう。さらに、ここでは電流、電圧を制御する構造および方法に関する特定の発明実施例を説明したが、本発明は、特許請求の範囲で規定される電流、電圧を制御する構造および方法を包含するものである。
以上の説明に関して更に以下の項を開示する。
(1) 単位利得周波数をもつ変形ミラー(Miller)補償電圧レギュレータであって、
出力と、第1入力と、第2入力とを備えた差動増幅器を含む入力エラー増幅器段と、
出力と、前記差動増幅器の出力に接続される第1入力と、接地参照DC電圧に接続される第2入力とを備えた非反転可変利得増幅器段と、
出力と、前記非反転増幅器段の出力に接続される第1入力と、前記単位利得バッファ増幅器段の出力に接続される第2入力とを備えた単位利得バッファ増幅器段と、
前記単位利得バッファ増幅器段出力に接続されるゲートと、電源に接続されるソースと、調整出力電圧を生成するためのドレインとを備えたパワーPMOSと、
内部極および単位利得周波数をもつ補償ループを形成するために、一端で前記パワーPMOSのドレインに接続され、他端で前記入力エラー増幅器段の出力に接続される補償コンデンサとを有する変形ミラー補償電圧レギュレータ。
(2) 更に、一端でパワーPMOSのドレインに接続され、他端で接地されるフィルタコンデンサーを有する第1項記載の変形ミラー補償電圧レギュレータ。
(3) 更に、前記差動増幅器の第2入力にフィードバック電圧を供給するためにパワーPMOSのドレインに接続される分圧器を有する第1項記載の変形ミラー補償電圧レギュレータ。
(4) 前記差動増幅器の第1入力が所定の参照電圧に接続される第3項記載の変形ミラー補償電圧レギュレータ。
(5) 負荷電流の増加にしたがって利得が減少するように、負荷電流に対応して前記非反転可変利得増幅器の利得が調整され、補償(ミラー)コンデンサで形成されるループの単位利得帯域幅が実質的に一定に維持される第1項記載の変形ミラー補償電圧レギュレータ。
(6) 補償コンデンサで形成される補償ループ自体の内部極が前記非反転可変利得増幅器によって補償ループの単位利得周波数以上の周波数までプッシュされる第1項記載の変形ミラー補償電圧レギュレータ。
(7) 負荷電流の減少にしたがって利得が増加するように、負荷電流に対応して前記非反転可変利得増幅器の利得が調整され、電圧レギュレータの第2極が電圧レギュレータの単位利得周波数から離れる第1項記載の変形ミラー補償電圧レギュレータ。
(8) 第1入力と、第2入力と、出力とを備えた差動増幅器入力段と、
出力と、参照電圧に接続される第1入力と、前記差動増幅器入力段の出力に接続される第2入力とを備えた非反転可変利得増幅器段と、
ソースと、ドレインと、ゲートとを備えたPMOS出力トランジスタと、
前記非反転可変利得増幅器段を前記PMOS出力トランジスタのゲートに接続する単位利得バッファと、
補償ループを形成するために、第1端で前記PMOS出力トランジスタのドレインに接続され、第2端で前記非反転可変利得増幅器段の第2入力に接続されるフィードバックコンデンサーとを有する変形ミラー補償電圧レギュレータであって、前記非反転可変利得増幅器段、前記単位利得バッファ、前記PMOS出力トランジスタ、前記フィードバックコンデンサーがそれぞれ変動負荷電流に対応して前記補償ループの単位利得帯域幅が制御される変形ミラー補償電圧レギュレータ。
(9) フィードバックコンデンサーの両端で電圧レギュレータの共通接地が参照される第8項記載の変形ミラー補償電圧レギュレータ。
(10) 更に、一端で前記パワーPMOSのドレインに接続され、他端で接地されるフィルタコンデンサー(CFILT)を有する第8項記載の変形ミラー補償電圧レギュレータ。
(11) 前記非反転可変利得増幅器の利得をA2、前記パワーPMOSのトランスコンダクタンスをGmMPOとしたとき、前記補償ループの単位利得帯域幅が式fbwMILLER=A2・GmMPO/2π・CFILTで定義される第8項記載の変形ミラー補償電圧レギュレータ。
(12) 変形ミラー補償電圧レギュレータであって、
入力参照電圧を受け取り、更に、有効ミラー増倍補償キャパシタンスが得られるように変位電流を生成するために電圧レギュレータのネスト構成ミラー補償コンデンサを介してフィードバック電流を受け取るように構成された入力増幅器段と、
自己の出力極をもつ非反転可変利得増幅器段であって、前記ネスト構成ミラー補償コンデンサのフィードバック変位電流を受け取って自己の出力極を補償ループの単位利得周波数以上の周波数までプッシュアウトし、更に、変位電流信号を増幅して出力するように構成された非反転可変利得増幅器段と、
自己の極をもつ出力増幅段であって、増幅された変位電流信号を受け取って自己の極を補償ループの単位利得周波数以上の周波数にプッシュアウトすることにより、電圧レギュレータの制御ループ帯域幅近傍周波数の安定化出力電圧を電圧レギュレータ出力段から生成可能にする出力増幅段とを有する変形ミラー補償電圧レギュレータ。
(13) フィードバック電流を生成するための手段と、
フィードバック電流から変位電流を生成するための手段と、
電圧レギュレータの非主極が電圧レギュレータの制御ループ帯域幅外の周波数までプッシュされるように変位電流を増幅するための手段と、
制御ループ帯域幅内で実質的に最大の電源リップル除去特性が得られるように出力電圧信号を生成するための手段とを有する変形ミラー補償電圧レギュレータ。
(14) フィードバック電流を生成するための手段にパワーPMOSデバイスを含む第13項記載の変形ミラー補償電圧レギュレータ。
(15) 制御ループ帯域幅内で実質的に最大の電源リップル除去特性が得られるように出力電圧信号を生成するための前記手段に、単位利得バッファが含まれ、その単位利得バッファが変位電流を受け取って前記パワーPMOSデバイスを駆動する第14項記載の変形ミラー補償電圧レギュレータ。
(16) 制御ループ帯域幅内で実質的に最大の電源リップル除去特性が得られるように出力電圧信号を生成するための前記手段に、ソースフォロワーが含まれ、そのソースフォロワーが変位電流を受け取って前記パワーPMOSデバイスを駆動する第14項記載の変形ミラー補償電圧レギュレータ。
(17) フィードバック電流を生成するための前記手段に更に、ネスト構成のミラー補償コンデンサを含む第14項記載の変形ミラー補償電圧レギュレータ。
(18) 前記ネスト構成のミラー補償コンデンサが各コンデンサーノードで電圧レギュレータの共通接地を参照するように構成された第17項記載の変形ミラー補償電圧レギュレータ。
(19) 変位電流を生成するための前記手段に分圧器が含まれる第13項記載の変形ミラー補償電圧レギュレータ。
(20) 電圧レギュレータの非主極が電圧レギュレータの制御ループ帯域幅外の周波数までプッシュされるように変位電流を増幅するための前記手段に、非反転可変利得増幅器が含まれる第13項記載の変形ミラー補償電圧レギュレータ。
(21) 電源ノードと、
出力電圧ノードと、
接地と、
前記電源ノードに接続されるソースと、前記出力電圧ノードに接続されるドレインと、ゲートとを備えた出力パワーPMOSデバイスと、
前記電源ノードに接続されるソースと、前記パワーPMOSデバイスのゲートに接続されるゲートと、ドレインとを備えた共通ソースPMOSデバイスと、
前記共通ソースPMOSデバイスのドレインに接続されるバイアス入力と、前記パワーPMOSデバイスのゲートに接続される出力と、バッファ出力に接続される反転入力と、非反転入力とを備えた単位利得バッファと、
前記単位利得バッファの非反転入力に接続される出力と、接地参照電圧に接続される参照電圧入力と、非反転入力を備えた非反転可変利得増幅器と、
前記電源ノードに接続されるバイアス入力と、前記非反転可変利得増幅器の非反転入力に接続される出力と、参照電圧に接続される反転入力と、非反転入力とを備えた差動増幅器と、
前記パワーPMOSのドレインに接続される第1ノードと、接地接続された第2ノードと、フィードバック電圧を供給するために前記差動増幅器の非反転入力に接続される第3ノードとを備えた分圧器ネットワークと、
一端で前記パワーPMOSデバイスのドレインに接続され、他端で前記差動増幅器の出力に接続される補償コンデンサとを有する変形ミラー補償電圧レギュレータ。
(22) 更に、一端で前記パワーPMOSデバイスのドレインに接続され、他端で接地されるフィルタコンデンサーを有する第21項記載の変形ミラー補償電圧レギュレータ。
(23) 前記非反転可変利得増幅器、前記単位利得バッファ、前記パワーPMOSデバイス、前記共通ソースPMOSデバイス、前記分圧器ネットワーク、前記フィルタコンデンサー、前記補償コンデンサがそれぞれ変動負荷電流に対応して補償ループの単位利得帯域幅が制御される第22項記載の変形ミラー補償電圧レギュレータ。
(24) 負荷電流の減少にしたがって利得が増加するように、前記パワーPMOSデバイスを流れる負荷電流に対応して前記非反転可変利得増幅器の利得が調整され、電圧レギュレータの第2極が電圧レギュレータの単位利得周波数以上までプッシュされる第21項記載の変形ミラー補償電圧レギュレータ。
(25) 負荷電流の増加にしたがって利得が減少するように、前記パワーPMOSデバイスを流れる負荷電流に対応して前記非反転可変利得増幅器の利得が調整され、前記補償コンデンサで形成されるループの単位利得帯域幅が実質的に一定に維持される第21項記載の変形ミラー補償電圧レギュレータ。
(26) 出力PMOSパス・デバイス206を用いた高電源リップル除去(PSRR)内部補償式低ドロップアウト電圧レギュレータ200。電圧レギュレータ200には非反転可変利得増幅器段202が使用され、負荷電流の減少にしたがって利得が増加するように、パワーPMOSデバイス206を流れる負荷電流に対応して非反転可変利得増幅器段の利得が調整され、電圧レギュレータ200の第2極が電圧レギュレータの単位利得周波数以上までプッシュされる。また、負荷電流の増加にしたがって利得が減少するように、パワーPMOSデバイス206を流れる負荷電流に対応して非反転可変利得増幅器202の利得が調整され、補償コンデンサ208で形成されるループの単位利得帯域幅が実質的に一定に維持される。
【図面の簡単な説明】
【図1】PMOSパス・デバイスを用いた周知の低ドロップアウト(LDO)電圧レギュレータ。
【図2】本発明の一実施例によるPMOS−LDO。
【図3】従来のアナログプロセスを用いた本発明の一実施例によるPMOS−LDOの設計を示す図。
【図4】図3に示されるPMOS−LDOのエラー増幅器段および非反転利得段の詳細図。
【図5】図3に示されるPMOS−LDOの単位利得バッファ部分の詳細図。
【図6】図3に示されるPMOS−LDOに関してESRを50mΩ、CFILTを4.7uFとした時の開ループ利得のAC応答シミュレーションを示す図。
【図7】図3に示されるPMOS−LDOに関してESRを50mΩ、CFILTを4.7uFとした時のPSRRのAC応答シミュレーションを示す図。
【図8】図3に示されるPMOS−LDOに関してESRを1Ω、CFILTを4.7uFとした時の開ループ利得のAC応答シミュレーションを示す図。
【図9】図3に示されるPMOS−LDOに関してESRを1Ω、CFILTを4.7uFとした時のPSRRのAC応答シミュレーションを示す図。
【図10】図3に示されるPMOS−LDOに関してESRを50mΩ、CFILTを4.7pFとした時の無負荷と最大負荷の状態切換え過渡応答シミュレーションを示す図。
【図11】図3に示されるPMOS−LDOに関してESRを50mΩ、CFILTを4.7uFとした時の無負荷から最大負荷状態への切換え過渡応答シミュレーションを示す図。
【図12】図3に示されるPMOS−LDOに関してESRを50mΩ、CFILTを4.7uFとした時の最大負荷から無負荷状態への切換え過渡応答シミュレーションを示す図。
【図13】図3に示されるPMOS―LDOに関してESRを2Ω、CFILTを4.7uFとした時の無負荷と最大負荷の状態切換え過渡応答シミュレーションを示す図。
【図14】図3に示されるPMOS−LDOに関してESRを2Ω、CFILTを4.7uFとした時の無負荷から最大負荷状態への切換え過渡応答シミュレーションを示す図。
【図15】図3に示されるPMOS−LDOに関してESRを2Ω、CFILTを4.7uFとした時の最大負荷から無負荷状態への切換え過渡応答シミュレーションを示す図。
【図16】本発明の一実施例によるアドバンスト・デジタルプロセス技術を用いたPMOS−LDOの設計を示す図。
【図17】図16に示されるPMOS−LDOのエラー増幅器段および非反転利得段の詳細図。
【図18】図16に示されるPMOS−LDOのレールツーレール・バッファの部分詳細図。
【図19】図16に示されるPMOS−LDOに関してESRを50mΩ、CFILTを1uFとした時の開ループ利得のAC応答シミュレーションを示す図。
【図20】図16に示されるPMOS−LDOに関してESRを50mΩ、CFILTPを1uFとした時のSRRのAC応答シミュレーションを示す図。
【図21】図16に示されるPMOS−LDOに関してESRを2オーム、CFILTを1uFとした時の開ループ利得のAC応答シミュレーションを示す図。
【図22】図16に示されるPMOS−LDOに関してESRを2オーム、CFILTを1uFとした時のPSRRのAC応答シミュレーションを示す図。
【図23】図16に示されるPMOS−LDOに関してESRを50mΩ、CFILTを1uFとした時の無負荷と最大負荷の状態切換え過渡応答シミュレーションを示す図。
【図24】図16に示されるPMOS−LDOに関してESRを50mΩ、CFILTを1uFとした時の無負荷から最大負荷への状態切換え過渡応答シミュレーションを示す図。
【図25】図16に示されるPMOS−LDOに関してESRを50mΩ、CFILTを1uFとした時の最大負荷から無負荷への状態切換え過渡応答シミュレーションを示す図。
【図26】図16に示されるPMOS−LDOに関してESRを2Ω、CFILTを1uFとした時の無負荷と最大負荷の状態切換え過渡応答シミュレーションを示す図。
【図27】図16に示されるPMOS−LDOに関してESRを2Ω、CFILTを1uFとした時の無負荷から最大負荷への状態切換え過渡応答シミュレーションを示す図。
【図28】図16に示されるPMOS−LDOに関してESRを2Ω、CFILTを1uFとした時の最大負荷から無負荷への状態切換え過渡応答シミュレーションを示す図。
【符号の説明】
100 電圧レギュレータ
102 PMOSパス・デバイス
200 PMOS−LDO
204 エラー増幅器
206 パワーPMOS
208 ミラーコンデンサ
210 バッファ
212 単段単位利得フィードバック増幅器
220 CFILT
Claims (1)
- 単位利得周波数をもつ変形ミラー(Miller)補償電圧レギュレータであって、
出力と、第1入力と、第2入力とを備えた差動増幅器を含む入力エラー増幅器段と、
出力と、前記差動増幅器の出力に接続される第1入力と、接地参照DC電圧に接続される第2入力とを備えた非反転可変利得増幅器段と、
出力と、前記非反転増幅器段の出力に接続される第1入力と、該出力に接続される第2入力とを備えた単位利得バッファ増幅器段と、
前記単位利得バッファ増幅器段の出力に接続されるゲートと、電源に接続されるソースと、調整出力電圧を提供するためのドレインとを備えたパワーPMOSであって、当該パワーPMOSを介した電流が大きいときに前記可変利得増幅器段の利得が低減される、前記パワーPMOSと、
内部極および単位利得周波数をもつ補償ループを提供するために、一端で前記パワーPMOSのドレインに接続され、他端で前記入力エラー増幅器段の出力に接続される補償コンデンサと、
を含む変形ミラー補償電圧レギュレータ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US665816 | 1984-10-29 | ||
US09/665,816 US6246221B1 (en) | 2000-09-20 | 2000-09-20 | PMOS low drop-out voltage regulator using non-inverting variable gain stage |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002157031A JP2002157031A (ja) | 2002-05-31 |
JP4824881B2 true JP4824881B2 (ja) | 2011-11-30 |
Family
ID=24671672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001286768A Expired - Fee Related JP4824881B2 (ja) | 2000-09-20 | 2001-09-20 | 非反転可変利得段を用いたpmos低ドロップアウト電圧レギュレータ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6246221B1 (ja) |
EP (1) | EP1191416A3 (ja) |
JP (1) | JP4824881B2 (ja) |
Families Citing this family (139)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2807846A1 (fr) * | 2000-04-12 | 2001-10-19 | St Microelectronics Sa | Regulateur de tension a faible consommation electrique |
US6373233B2 (en) * | 2000-07-17 | 2002-04-16 | Philips Electronics No. America Corp. | Low-dropout voltage regulator with improved stability for all capacitive loads |
JP4640739B2 (ja) * | 2000-11-17 | 2011-03-02 | ローム株式会社 | 安定化直流電源装置 |
FR2819064B1 (fr) * | 2000-12-29 | 2003-04-04 | St Microelectronics Sa | Regulateur de tension a stabilite amelioree |
US6750638B1 (en) * | 2001-04-18 | 2004-06-15 | National Semiconductor Corporation | Linear regulator with output current and voltage sensing |
US6509722B2 (en) * | 2001-05-01 | 2003-01-21 | Agere Systems Inc. | Dynamic input stage biasing for low quiescent current amplifiers |
US6677736B1 (en) | 2001-09-28 | 2004-01-13 | Itt Manufacturing Enterprises, Inc. | Energy recovery system for droop compensation circuitry |
US6630903B1 (en) | 2001-09-28 | 2003-10-07 | Itt Manufacturing Enterprises, Inc. | Programmable power regulator for medium to high power RF amplifiers with variable frequency applications |
US6661214B1 (en) | 2001-09-28 | 2003-12-09 | Itt Manufacturing Enterprises, Inc. | Droop compensation circuitry |
US6518737B1 (en) | 2001-09-28 | 2003-02-11 | Catalyst Semiconductor, Inc. | Low dropout voltage regulator with non-miller frequency compensation |
ATE360280T1 (de) * | 2001-11-19 | 2007-05-15 | Dialog Semiconductor Gmbh | Störunterdrückungsoptimierung der stromversorgung während des prüfens |
US6806690B2 (en) * | 2001-12-18 | 2004-10-19 | Texas Instruments Incorporated | Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth |
US6600299B2 (en) * | 2001-12-19 | 2003-07-29 | Texas Instruments Incorporated | Miller compensated NMOS low drop-out voltage regulator using variable gain stage |
US6934672B2 (en) * | 2001-12-27 | 2005-08-23 | Texas Instruments Incorporated | Control loop status maintainer for temporarily opened control loops |
EP1336912A1 (en) * | 2002-02-18 | 2003-08-20 | Motorola, Inc. | Low drop-out voltage regulator |
US6700360B2 (en) * | 2002-03-25 | 2004-03-02 | Texas Instruments Incorporated | Output stage compensation circuit |
US6703815B2 (en) * | 2002-05-20 | 2004-03-09 | Texas Instruments Incorporated | Low drop-out regulator having current feedback amplifier and composite feedback loop |
US6703816B2 (en) * | 2002-03-25 | 2004-03-09 | Texas Instruments Incorporated | Composite loop compensation for low drop-out regulator |
US6639390B2 (en) * | 2002-04-01 | 2003-10-28 | Texas Instruments Incorporated | Protection circuit for miller compensated voltage regulators |
EP1510897B1 (en) | 2002-04-23 | 2011-01-26 | Nanopower Solutions, Inc. | Noise filter circuit |
US6690147B2 (en) * | 2002-05-23 | 2004-02-10 | Texas Instruments Incorporated | LDO voltage regulator having efficient current frequency compensation |
DK1378808T3 (da) * | 2002-07-05 | 2008-06-23 | Dialog Semiconductor Gmbh | LDO-regulator med stort udgangsbelastningsområde og fast intern loop |
EP1523702B1 (en) * | 2002-07-16 | 2010-12-01 | DSP Group Switzerland AG | Capacitive feedback circuit |
CN1675606A (zh) * | 2002-08-08 | 2005-09-28 | 皇家飞利浦电子股份有限公司 | 电压调节器 |
JP4736313B2 (ja) * | 2002-09-10 | 2011-07-27 | 日本電気株式会社 | 薄膜半導体装置 |
DE10249162B4 (de) * | 2002-10-22 | 2007-10-31 | Texas Instruments Deutschland Gmbh | Spannungsregler |
US6977490B1 (en) | 2002-12-23 | 2005-12-20 | Marvell International Ltd. | Compensation for low drop out voltage regulator |
EP1439444A1 (en) * | 2003-01-16 | 2004-07-21 | Dialog Semiconductor GmbH | Low drop out voltage regulator having a cascode structure |
US6979984B2 (en) * | 2003-04-14 | 2005-12-27 | Semiconductor Components Industries, L.L.C. | Method of forming a low quiescent current voltage regulator and structure therefor |
US7190936B1 (en) | 2003-05-15 | 2007-03-13 | Marvell International Ltd. | Voltage regulator for high performance RF systems |
US7161339B2 (en) * | 2003-08-20 | 2007-01-09 | Broadcom Corporation | High voltage power management unit architecture in CMOS process |
US6879142B2 (en) * | 2003-08-20 | 2005-04-12 | Broadcom Corporation | Power management unit for use in portable applications |
ATE384288T1 (de) * | 2003-08-22 | 2008-02-15 | Dialog Semiconductor Gmbh | Frequenzkompensationsanordnung für spannungsregler mit niedriger abfallspannung (ldo) und mit anpassbarem arbeitspunkt |
US6861827B1 (en) * | 2003-09-17 | 2005-03-01 | System General Corp. | Low drop-out voltage regulator and an adaptive frequency compensation |
JP2005115659A (ja) * | 2003-10-08 | 2005-04-28 | Seiko Instruments Inc | ボルテージ・レギュレータ |
JP4421909B2 (ja) | 2004-01-28 | 2010-02-24 | セイコーインスツル株式会社 | ボルテージレギュレータ |
US6933772B1 (en) * | 2004-02-02 | 2005-08-23 | Freescale Semiconductor, Inc. | Voltage regulator with improved load regulation using adaptive biasing |
US7126316B1 (en) * | 2004-02-09 | 2006-10-24 | National Semiconductor Corporation | Difference amplifier for regulating voltage |
US7298567B2 (en) * | 2004-02-27 | 2007-11-20 | Hitachi Global Storage Technologies Netherlands B.V. | Efficient low dropout linear regulator |
US6960907B2 (en) * | 2004-02-27 | 2005-11-01 | Hitachi Global Storage Technologies Netherlands, B.V. | Efficient low dropout linear regulator |
JP4390620B2 (ja) * | 2004-04-30 | 2009-12-24 | Necエレクトロニクス株式会社 | ボルテージレギュレータ回路 |
US7193468B2 (en) | 2004-05-14 | 2007-03-20 | Electronics And Telecommunications Research Institute | Active load circuit for low-voltage CMOS voltage gain amplifier with wide bandwidth and high gain characteristic |
FR2873216A1 (fr) * | 2004-07-15 | 2006-01-20 | St Microelectronics Sa | Circuit integre avec regulateur modulable a faible chute de tension |
US7268524B2 (en) * | 2004-07-15 | 2007-09-11 | Freescale Semiconductor, Inc. | Voltage regulator with adaptive frequency compensation |
US7030595B2 (en) * | 2004-08-04 | 2006-04-18 | Nanopower Solutions Co., Ltd. | Voltage regulator having an inverse adaptive controller |
KR100608112B1 (ko) | 2004-08-27 | 2006-08-02 | 삼성전자주식회사 | 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법 |
EP1635239A1 (en) * | 2004-09-14 | 2006-03-15 | Dialog Semiconductor GmbH | Adaptive biasing concept for current mode voltage regulators |
US7151361B2 (en) * | 2004-11-09 | 2006-12-19 | Texas Instruments Incorporated | Current sensing circuitry for DC-DC converters |
US7746163B2 (en) * | 2004-11-15 | 2010-06-29 | Nanopower Solutions, Inc. | Stabilized DC power supply circuit |
EP1669831A1 (en) * | 2004-12-03 | 2006-06-14 | Dialog Semiconductor GmbH | Voltage regulator output stage with low voltage MOS devices |
KR100635503B1 (ko) * | 2005-01-31 | 2006-10-17 | 삼성에스디아이 주식회사 | 귀환 회로부가 구비되는 액정표시장치 |
US7106032B2 (en) * | 2005-02-03 | 2006-09-12 | Aimtron Technology Corp. | Linear voltage regulator with selectable light and heavy load paths |
JP2007014176A (ja) * | 2005-07-04 | 2007-01-18 | Fujitsu Ltd | 多電源供給回路および多電源供給方法 |
CN100414469C (zh) * | 2006-02-15 | 2008-08-27 | 启攀微电子(上海)有限公司 | 一种加快稳定低压差线性稳压器输出电压的电路 |
US7521909B2 (en) * | 2006-04-14 | 2009-04-21 | Semiconductor Components Industries, L.L.C. | Linear regulator and method therefor |
JP4866158B2 (ja) * | 2006-06-20 | 2012-02-01 | 富士通セミコンダクター株式会社 | レギュレータ回路 |
US8294441B2 (en) * | 2006-11-13 | 2012-10-23 | Decicon, Inc. | Fast low dropout voltage regulator circuit |
US7952337B2 (en) * | 2006-12-18 | 2011-05-31 | Decicon, Inc. | Hybrid DC-DC switching regulator circuit |
US8304931B2 (en) | 2006-12-18 | 2012-11-06 | Decicon, Inc. | Configurable power supply integrated circuit |
US20080157740A1 (en) * | 2006-12-18 | 2008-07-03 | Decicon, Inc. | Hybrid low dropout voltage regulator circuit |
US7723969B1 (en) * | 2007-08-15 | 2010-05-25 | National Semiconductor Corporation | System and method for providing a low drop out circuit for a wide range of input voltages |
KR100924293B1 (ko) | 2007-09-14 | 2009-10-30 | 한국과학기술원 | 저전압 강하 레귤레이터 |
JP5040014B2 (ja) * | 2007-09-26 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2009116679A (ja) * | 2007-11-07 | 2009-05-28 | Fujitsu Microelectronics Ltd | リニアレギュレータ回路、リニアレギュレーション方法及び半導体装置 |
DE102008012392B4 (de) * | 2008-03-04 | 2013-07-18 | Texas Instruments Deutschland Gmbh | Technik zur Verbesserung des Spannungsabfalls in Reglern mit geringem Spannungsabfall durch Einstellen der Aussteuerung |
CN101581947B (zh) * | 2008-05-16 | 2013-01-23 | 株式会社理光 | 稳压器 |
US8143872B2 (en) | 2008-06-12 | 2012-03-27 | O2Micro, Inc | Power regulator |
US8049551B2 (en) * | 2008-06-17 | 2011-11-01 | Monolithic Power Systems, Inc. | Charge pump for switched capacitor circuits with slew-rate control of in-rush current |
KR101010451B1 (ko) * | 2008-07-08 | 2011-01-21 | 한양대학교 산학협력단 | 레플리카 부하를 이용한 저전압 강하 레귤레이터 |
US8575908B2 (en) * | 2008-09-24 | 2013-11-05 | Intersil Americas LLC | Voltage regulator including constant loop gain control |
TW201013355A (en) * | 2008-09-25 | 2010-04-01 | Advanced Analog Technology Inc | Low drop out regulator with fast current limit |
US8080983B2 (en) * | 2008-11-03 | 2011-12-20 | Microchip Technology Incorporated | Low drop out (LDO) bypass voltage regulator |
US7994764B2 (en) * | 2008-11-11 | 2011-08-09 | Semiconductor Components Industries, Llc | Low dropout voltage regulator with high power supply rejection ratio |
US7733180B1 (en) * | 2008-11-26 | 2010-06-08 | Texas Instruments Incorporated | Amplifier for driving external capacitive loads |
IT1392262B1 (it) * | 2008-12-15 | 2012-02-22 | St Microelectronics Des & Appl | "regolatore lineare di tipo low-dropout con efficienza migliorata e procedimento corrispondente" |
US7876583B2 (en) * | 2008-12-22 | 2011-01-25 | Power Integrations, Inc. | Flyback power supply with forced primary regulation |
US8064226B2 (en) * | 2009-04-30 | 2011-11-22 | Grenergy Opto, Inc. | Control circuit with frequency compensation |
US8564256B2 (en) * | 2009-11-18 | 2013-10-22 | Silicon Laboratories, Inc. | Circuit devices and methods of providing a regulated power supply |
KR101089896B1 (ko) * | 2009-12-24 | 2011-12-05 | 삼성전기주식회사 | 저전압 강하 레귤레이터 |
JP2011155488A (ja) * | 2010-01-27 | 2011-08-11 | Ricoh Co Ltd | 差動入力段回路、差動入力段回路を備えた演算増幅器及び電圧レギュレータ回路 |
US8872492B2 (en) * | 2010-04-29 | 2014-10-28 | Qualcomm Incorporated | On-chip low voltage capacitor-less low dropout regulator with Q-control |
US8008970B1 (en) | 2010-06-07 | 2011-08-30 | Skyworks Solutions, Inc. | Apparatus and method for enabled switch detection |
US8575905B2 (en) * | 2010-06-24 | 2013-11-05 | International Business Machines Corporation | Dual loop voltage regulator with bias voltage capacitor |
JP2012048554A (ja) | 2010-08-27 | 2012-03-08 | Sony Corp | 電源制御装置、および電源制御方法 |
US8786189B2 (en) | 2010-11-18 | 2014-07-22 | Jerrold W. Mayfield | Integrated exit signs and monitoring system |
EP2527946B1 (en) | 2011-04-13 | 2013-12-18 | Dialog Semiconductor GmbH | Current limitation for low dropout (LDO) voltage regulator |
US9146570B2 (en) * | 2011-04-13 | 2015-09-29 | Texas Instruments Incorporated | Load current compesating output buffer feedback, pass, and sense circuits |
EP2533126B1 (en) | 2011-05-25 | 2020-07-08 | Dialog Semiconductor GmbH | A low drop-out voltage regulator with dynamic voltage control |
US8692529B1 (en) * | 2011-09-19 | 2014-04-08 | Exelis, Inc. | Low noise, low dropout voltage regulator |
EP2579120B1 (en) * | 2011-10-06 | 2014-06-04 | ST-Ericsson SA | LDO regulator |
US8810224B2 (en) | 2011-10-21 | 2014-08-19 | Qualcomm Incorporated | System and method to regulate voltage |
US8760131B2 (en) * | 2012-01-06 | 2014-06-24 | Micrel, Inc. | High bandwidth PSRR power supply regulator |
US9134743B2 (en) * | 2012-04-30 | 2015-09-15 | Infineon Technologies Austria Ag | Low-dropout voltage regulator |
CN102915069B (zh) * | 2012-09-19 | 2014-06-18 | 中国兵器工业集团第二一四研究所苏州研发中心 | 低压差线性稳压器的过流保护电路 |
US9170590B2 (en) | 2012-10-31 | 2015-10-27 | Qualcomm Incorporated | Method and apparatus for load adaptive LDO bias and compensation |
US9122293B2 (en) * | 2012-10-31 | 2015-09-01 | Qualcomm Incorporated | Method and apparatus for LDO and distributed LDO transient response accelerator |
US9235225B2 (en) | 2012-11-06 | 2016-01-12 | Qualcomm Incorporated | Method and apparatus reduced switch-on rate low dropout regulator (LDO) bias and compensation |
US8981745B2 (en) | 2012-11-18 | 2015-03-17 | Qualcomm Incorporated | Method and apparatus for bypass mode low dropout (LDO) regulator |
US10698432B2 (en) * | 2013-03-13 | 2020-06-30 | Intel Corporation | Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators |
US9471074B2 (en) * | 2013-03-14 | 2016-10-18 | Microchip Technology Incorporated | USB regulator with current buffer to reduce compensation capacitor size and provide for wide range of ESR values of external capacitor |
EP2778823B1 (en) * | 2013-03-15 | 2018-10-10 | Dialog Semiconductor GmbH | Method to limit the inrush current in large output capacitance LDOs |
JP6158546B2 (ja) * | 2013-03-19 | 2017-07-05 | Necプラットフォームズ株式会社 | 電子装置および電子装置の監視方法 |
EP2804067B1 (en) | 2013-05-17 | 2015-12-09 | Asahi Kasei Microdevices Corporation | Low output noise density low power ldo voltage regulator |
CN103279163B (zh) * | 2013-06-03 | 2016-06-29 | 上海华虹宏力半导体制造有限公司 | 高电源电压抑制比无片外电容低压差调节器 |
EP2887175B1 (en) | 2013-12-19 | 2017-11-29 | Dialog Semiconductor GmbH | Method and system for gain boosting in linear regulators |
US9354649B2 (en) | 2014-02-03 | 2016-05-31 | Qualcomm, Incorporated | Buffer circuit for a LDO regulator |
US9342085B2 (en) * | 2014-10-13 | 2016-05-17 | Stmicroelectronics International N.V. | Circuit for regulating startup and operation voltage of an electronic device |
KR102204678B1 (ko) * | 2014-12-11 | 2021-01-20 | 삼성전자주식회사 | 인버터 증폭기 기반의 이중 루프 레귤레이터 및 그에 따른 전압 레귤레이팅 방법 |
US9588531B2 (en) * | 2015-05-16 | 2017-03-07 | Nxp Usa, Inc. | Voltage regulator with extended minimum to maximum load current ratio |
ITUB20151005A1 (it) | 2015-05-27 | 2016-11-27 | St Microelectronics Srl | Regolatore di tensione con migliorate caratteristiche elettriche e corrispondente metodo di controllo |
US9552004B1 (en) | 2015-07-26 | 2017-01-24 | Freescale Semiconductor, Inc. | Linear voltage regulator |
US9899912B2 (en) * | 2015-08-28 | 2018-02-20 | Vidatronic, Inc. | Voltage regulator with dynamic charge pump control |
US10054969B2 (en) * | 2015-09-08 | 2018-08-21 | Texas Instruments Incorporated | Monolithic reference architecture with burst mode support |
DE102016201171B4 (de) * | 2016-01-27 | 2021-07-22 | Dialog Semiconductor (Uk) Limited | Anpassbare Verstärkungssteuerung für Spannungsregler |
US9684325B1 (en) * | 2016-01-28 | 2017-06-20 | Qualcomm Incorporated | Low dropout voltage regulator with improved power supply rejection |
JP2017200384A (ja) * | 2016-04-28 | 2017-11-02 | エスアイアイ・セミコンダクタ株式会社 | Dcdcコンバータ |
CN106020306B (zh) * | 2016-05-26 | 2017-11-24 | 安凯(广州)微电子技术有限公司 | 一种阻抗衰减缓冲器及低压差线性稳压器 |
US10175706B2 (en) * | 2016-06-17 | 2019-01-08 | Qualcomm Incorporated | Compensated low dropout with high power supply rejection ratio and short circuit protection |
IT201600110367A1 (it) * | 2016-11-03 | 2018-05-03 | St Microelectronics Srl | Procedimento per il controllo di amplificatori, circuito e dispositivo corrispondenti |
CN106774614B (zh) * | 2016-12-05 | 2017-11-14 | 电子科技大学 | 一种运用超级跨导结构的低压差线性稳压器 |
US10534385B2 (en) * | 2016-12-19 | 2020-01-14 | Qorvo Us, Inc. | Voltage regulator with fast transient response |
US11009900B2 (en) * | 2017-01-07 | 2021-05-18 | Texas Instruments Incorporated | Method and circuitry for compensating low dropout regulators |
DE102017201705B4 (de) * | 2017-02-02 | 2019-03-14 | Dialog Semiconductor (Uk) Limited | Spannungsregler mit Ausgangskondensatormessung |
US10778089B2 (en) * | 2017-04-07 | 2020-09-15 | Texas Instruments Incorporated | Cascaded active electro-magnetic interference filter |
US10496115B2 (en) | 2017-07-03 | 2019-12-03 | Macronix International Co., Ltd. | Fast transient response voltage regulator with predictive loading |
US10128865B1 (en) | 2017-07-25 | 2018-11-13 | Macronix International Co., Ltd. | Two stage digital-to-analog converter |
US20190050012A1 (en) * | 2017-08-10 | 2019-02-14 | Macronix International Co., Ltd. | Voltage regulator with improved slew rate |
TWI666538B (zh) | 2018-04-24 | 2019-07-21 | 瑞昱半導體股份有限公司 | 穩壓器與穩壓方法 |
CN108491020B (zh) * | 2018-06-08 | 2024-06-07 | 长江存储科技有限责任公司 | 低压差稳压器和快闪存储器 |
US10775819B2 (en) * | 2019-01-16 | 2020-09-15 | Avago Technologies International Sales Pte. Limited | Multi-loop voltage regulator with load tracking compensation |
CN111290465B (zh) * | 2019-01-28 | 2021-07-16 | 展讯通信(上海)有限公司 | 低压差稳压装置 |
US11601045B2 (en) | 2019-04-01 | 2023-03-07 | Texas Instruments Incorporated | Active electromagnetic interference filter with damping network |
CN110187730A (zh) * | 2019-04-30 | 2019-08-30 | 广东明丰电源电器实业有限公司 | 一种节能线性电路及电子设备 |
US10747249B1 (en) | 2019-06-21 | 2020-08-18 | Texas Instruments Incorporated | Reference buffer with integration path, on-chip capacitor, and gain stage separate from the integration path |
CN111221373B (zh) * | 2020-01-16 | 2022-03-11 | 东南大学 | 一种低压差电源纹波抑制线性稳压器 |
JP2022052187A (ja) * | 2020-09-23 | 2022-04-04 | 株式会社東芝 | 電源回路 |
CN112650353B (zh) * | 2020-12-31 | 2022-06-14 | 成都芯源系统有限公司 | 具有稳定性补偿的线性电压调节器 |
US11789478B2 (en) * | 2022-02-22 | 2023-10-17 | Credo Technology Group Limited | Voltage regulator with supply noise cancellation |
CN115686121B (zh) * | 2022-12-30 | 2023-03-10 | 中国电子科技集团公司第五十八研究所 | 一种双环补偿瞬态增强ldo电路 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168209A (en) * | 1991-06-14 | 1992-12-01 | Texas Instruments Incorporated | AC stabilization using a low frequency zero created by a small internal capacitor, such as in a low drop-out voltage regulator |
US5552697A (en) * | 1995-01-20 | 1996-09-03 | Linfinity Microelectronics | Low voltage dropout circuit with compensating capacitance circuitry |
US5563501A (en) * | 1995-01-20 | 1996-10-08 | Linfinity Microelectronics | Low voltage dropout circuit with compensating capacitance circuitry |
US6046577A (en) * | 1997-01-02 | 2000-04-04 | Texas Instruments Incorporated | Low-dropout voltage regulator incorporating a current efficient transient response boost circuit |
US5982226A (en) * | 1997-04-07 | 1999-11-09 | Texas Instruments Incorporated | Optimized frequency shaping circuit topologies for LDOs |
DE69732699D1 (de) * | 1997-08-29 | 2005-04-14 | St Microelectronics Srl | Linearer Spannungsregler mit geringem Verbrauch und hoher Versorgungsspannungsunterdrückung |
US5889393A (en) * | 1997-09-29 | 1999-03-30 | Impala Linear Corporation | Voltage regulator having error and transconductance amplifiers to define multiple poles |
JP2000075941A (ja) * | 1998-08-31 | 2000-03-14 | Hitachi Ltd | 半導体装置 |
-
2000
- 2000-09-20 US US09/665,816 patent/US6246221B1/en not_active Expired - Lifetime
-
2001
- 2001-09-20 JP JP2001286768A patent/JP4824881B2/ja not_active Expired - Fee Related
- 2001-09-20 EP EP01000476A patent/EP1191416A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP1191416A3 (en) | 2003-10-29 |
EP1191416A2 (en) | 2002-03-27 |
JP2002157031A (ja) | 2002-05-31 |
US6246221B1 (en) | 2001-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4824881B2 (ja) | 非反転可変利得段を用いたpmos低ドロップアウト電圧レギュレータ | |
US6304131B1 (en) | High power supply ripple rejection internally compensated low drop-out voltage regulator using PMOS pass device | |
TWI364640B (en) | Voltage regulator and circuit utilizing compensation technique providing stability over board range of output capacitor values | |
KR100967261B1 (ko) | 전압 조정기 | |
US9949023B2 (en) | Biasing circuitry for MEMS transducers | |
US6842068B2 (en) | Power management method and structure | |
US5642078A (en) | Amplifier having frequency compensation by gain degeneration | |
US8513929B2 (en) | Method for providing and operating an LDO | |
EP0777318B1 (en) | Frequency self-compensated operational amplifier | |
CN101223488A (zh) | 具有新动态补偿的标准cmos低噪音高psrr低漏失调整器 | |
US20070046378A1 (en) | Operational amplifier output stage and method | |
US11474550B2 (en) | Dual loop voltage regulator utilizing gain and phase shaping | |
JP2007517477A (ja) | レプリカバイアス電圧調整器 | |
US5315264A (en) | Rail-to-rail opamp with large sourcing current and small quiescent current | |
US5412344A (en) | Class AB amplifier with improved phase margin | |
US9069368B2 (en) | Light load stability circuitry for LDO regulator | |
US5880627A (en) | Low power op-amp circuit with boosted bandwidth | |
US7528661B2 (en) | Low quiescent current output stage and method with improved output drive | |
CN108445959B (zh) | 一种可选接片外电容的低压差线性稳压器 | |
KR101592500B1 (ko) | 저전압 강하 레귤레이터 | |
CN210183292U (zh) | 带内置负反馈的跟随器电路结构 | |
US7106132B1 (en) | Feed-forward operational amplifiers and methods of using the same | |
CN110661416A (zh) | 调节的高电压参考 | |
US20220190788A1 (en) | Parallel input and dynamic cascaded operational transconductance amplifier achieving high precision with phase shifting | |
CN107634737B (zh) | 一种用于毫米波lo驱动的反相器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110607 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110614 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110708 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4824881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |