JP4821482B2 - 集積回路パッケージ用サブストレート基板の製造方法 - Google Patents
集積回路パッケージ用サブストレート基板の製造方法 Download PDFInfo
- Publication number
- JP4821482B2 JP4821482B2 JP2006204340A JP2006204340A JP4821482B2 JP 4821482 B2 JP4821482 B2 JP 4821482B2 JP 2006204340 A JP2006204340 A JP 2006204340A JP 2006204340 A JP2006204340 A JP 2006204340A JP 4821482 B2 JP4821482 B2 JP 4821482B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- integrated circuit
- recognition mark
- circuit package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
ト基板と第2の種類の予備半田をバンプ接合パッドに設置した第2の集積回路パッケージ用サブストレート基板の製造方法において、前記第1の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドと副認識マーク用パッドへ半田ペーストを印刷する印刷パターンを形成した第1のスクリーンマスクと、前記第2の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドに前記半田ペーストを印刷し前記副認識マーク用パッドへは印刷しない印刷パターンを形成した第2のスクリーンマスクとを作成する第1の工程と、印刷配線板の外層面に、前記バンプ接合パッドをアレイ状に並べたパターンと、認識マーク用パッドと、前記認識マーク用パッドの近傍に前記副認識マーク用パッドを形成し作成する第2の工程と、前記第1のスクリーンマスクにより、前記第1の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷し、前記第2のスクリーンマスクにより、前記第2の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷する第3の工程と、前記半田ペーストを加熱して溶融させ冷却して固化させることで前記予備半田を形成することで前記第1および前記第2の集積回路パッケージ用サブストレート基板を製造する第4の工程と、前記副認識マーク用パッドへの前記予備半田の設置の有無を判別することにより前記第1の集積回路パッケージ用サブストレート基板と前記第2の集積回路パッケージ用サブストレート基板を判別する第5の工程を有することを特徴とする集積回路パッケージ用サブストレート基板の製造方法である。
(工程1)集積回路パッケージ用サブストレート基板1の製造工程で半田ペースト7を印刷するために用いるメタルマスクあるいは有機樹脂のスクリーンマスク8を、複数の種類の予備半田2に対応して、複数の種類を作成し用意しておく。それらのスクリーンマスク8は、第1の種類の予備半田2を設置する第1の集積回路パッケージ用サブストレート基板1の製造用には、バンプ接合パッド4と副認識マーク用パッド6へ半田ペースト7を印刷する印刷パターンを形成した第1のスクリーンマスク8を作成する。そして、第2の種類の予備半田2を設置する第2の集積回路パッケージ用サブストレート基板1の製造用には、バンプ接合パッド4に前記半田ペースト7を印刷し前記副認識マーク用パッド6へは印刷しない印刷パターンを形成した第2のスクリーンマスク8を作成する。
(工程4)次に、印刷配線板をリフロー炉に入れ加熱する事で半田ペースト7を溶融させ、次に、印刷配線板をリフロー炉から取り出して冷却して半田を固化させることで、バンプ接合パッド4およびチップ部品接合パッド11の上に20〜60μmの高さの予備半田2を形成した集積回路パッケージ用サブストレート基板1を得る。
2・・・予備半田
3・・・配線パターン
4・・・バンプ接合パッド
5・・・認識マーク用パッド
6・・・副認識マーク用パッド
7・・・半田ペースト
8・・・スクリーンマスク
10・・・ソルダーレジスト
11・・・チップ部品接合パッド
12・・・基板設置テーブル
13・・・サブストレート基板認識カメラ
14・・・画像認識手段
Claims (1)
- 第1の種類の予備半田を半導体集積回路チップの半田バンプ用のバンプ接合パッドに設置した第1の集積回路パッケージ用サブストレート基板と第2の種類の予備半田をバンプ接合パッドに設置した第2の集積回路パッケージ用サブストレート基板の製造方法において、前記第1の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドと副認識マーク用パッドへ半田ペーストを印刷する印刷パターンを形成した第1のスクリーンマスクと、前記第2の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドに前記半田ペーストを印刷し前記副認識マーク用パッドへは印刷しない印刷パターンを形成した第2のスクリーンマスクとを作成する第1の工程と、印刷配線板の外層面に、前記バンプ接合パッドをアレイ状に並べたパターンと、認識マーク用パッドと、前記認識マーク用パッドの近傍に前記副認識マーク用パッドを形成し作成する第2の工程と、前記第1のスクリーンマスクにより、前記第1の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷し、前記第2のスクリーンマスクにより、前記第2の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷する第3の工程と、前記半田ペーストを加熱して溶融させ冷却して固化させることで前記予備半田を形成することで前記第1および前記第2の集積回路パッケージ用サブストレート基板を製造する第4の工程と、前記副認識マーク用パッドへの前記予備半田の設置の有無を判別することにより前記第1の集積回路パッケージ用サブストレート基板と前記第2の集積回路パッケージ用サブストレート基板を判別する第5の工程を有することを特徴とする集積回路パッケージ用サブストレート基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204340A JP4821482B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路パッケージ用サブストレート基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006204340A JP4821482B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路パッケージ用サブストレート基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008034506A JP2008034506A (ja) | 2008-02-14 |
JP4821482B2 true JP4821482B2 (ja) | 2011-11-24 |
Family
ID=39123641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006204340A Expired - Fee Related JP4821482B2 (ja) | 2006-07-27 | 2006-07-27 | 集積回路パッケージ用サブストレート基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4821482B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7465693B2 (ja) | 2020-03-23 | 2024-04-11 | 大王製紙株式会社 | シートディスペンサー |
JP7465692B2 (ja) | 2020-03-23 | 2024-04-11 | 大王製紙株式会社 | シートディスペンサー |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI552824B (zh) * | 2011-10-18 | 2016-10-11 | 千住金屬工業股份有限公司 | 焊料凸塊形成方法及裝置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08298361A (ja) * | 1995-04-26 | 1996-11-12 | Toshiba Corp | プリント基板及びその識別方法 |
JPH09116243A (ja) * | 1995-10-19 | 1997-05-02 | Alps Electric Co Ltd | 回路基板 |
JPH1027950A (ja) * | 1996-07-09 | 1998-01-27 | Toppan Printing Co Ltd | プリント配線板 |
JP2000277873A (ja) * | 1999-03-23 | 2000-10-06 | Hitachi Ltd | アライメントマークとこれを設けた電気回路基板及び実装部品 |
-
2006
- 2006-07-27 JP JP2006204340A patent/JP4821482B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7465693B2 (ja) | 2020-03-23 | 2024-04-11 | 大王製紙株式会社 | シートディスペンサー |
JP7465692B2 (ja) | 2020-03-23 | 2024-04-11 | 大王製紙株式会社 | シートディスペンサー |
Also Published As
Publication number | Publication date |
---|---|
JP2008034506A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5877595B2 (ja) | フレキシブル基板上のイメージ撮像デバイスの実装におけるシステムと方法 | |
US5471368A (en) | Module having vertical peripheral edge connection | |
US7488896B2 (en) | Wiring board with semiconductor component | |
US7268303B2 (en) | Circuit board, mounting structure of ball grid array, electro-optic device and electronic device | |
US20030234443A1 (en) | Low profile stacking system and method | |
KR20010112057A (ko) | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 | |
CN104956477A (zh) | 布线基板 | |
CN101754592A (zh) | 导电凸块的制造方法及具有导电凸块的电路板结构 | |
JP4821482B2 (ja) | 集積回路パッケージ用サブストレート基板の製造方法 | |
CN114603225A (zh) | 一种增加预成型锡块的焊锡工艺 | |
CN101170069A (zh) | 高对准度的防焊层开口方法 | |
US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
CN101989587A (zh) | 电路板的电性连接结构及电路板装置 | |
US6333210B1 (en) | Process of ensuring detect free placement by solder coating on package pads | |
US20080083115A1 (en) | Method for repairing metal finish layer on surface of electrical connection pad of circuit board | |
KR100867637B1 (ko) | 반도체 장치 및 이의 제조 방법 | |
JP4283091B2 (ja) | 電子部品の実装方法 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
US20040080034A1 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
JP5407967B2 (ja) | 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法 | |
JPH0529363A (ja) | 配線基板 | |
JP2019197886A (ja) | プリント回路板の製造方法、プリント回路板、及び電子機器 | |
JP4802679B2 (ja) | 電子回路基板の実装方法 | |
JP2006186289A (ja) | 回路基板 | |
JP4733253B2 (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |