JP4821482B2 - 集積回路パッケージ用サブストレート基板の製造方法 - Google Patents

集積回路パッケージ用サブストレート基板の製造方法 Download PDF

Info

Publication number
JP4821482B2
JP4821482B2 JP2006204340A JP2006204340A JP4821482B2 JP 4821482 B2 JP4821482 B2 JP 4821482B2 JP 2006204340 A JP2006204340 A JP 2006204340A JP 2006204340 A JP2006204340 A JP 2006204340A JP 4821482 B2 JP4821482 B2 JP 4821482B2
Authority
JP
Japan
Prior art keywords
solder
substrate
integrated circuit
recognition mark
circuit package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006204340A
Other languages
English (en)
Other versions
JP2008034506A (ja
Inventor
靖二 須田
Original Assignee
株式会社トッパンNecサーキットソリューションズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社トッパンNecサーキットソリューションズ filed Critical 株式会社トッパンNecサーキットソリューションズ
Priority to JP2006204340A priority Critical patent/JP4821482B2/ja
Publication of JP2008034506A publication Critical patent/JP2008034506A/ja
Application granted granted Critical
Publication of JP4821482B2 publication Critical patent/JP4821482B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体集積回路チップをフリップチップ実装するための複数の種類の予備半田を形成した集積回路パッケージ用サブストレート基板とその製造方法に関するものである。
従来は、特許文献1から特許文献3のように、集積回路パッケージ用サブストレート基板1に半導体集積回路チップをフリップチップ実装するために形成した予備半田2には、Pb−Sn系の半田材料が広く用いられてきた。しかし、Pbが土壌に流出した場合、酸性雨によりPbが溶解され、環境に悪影響を及ぼす場合があり、環境問題の面からもPbを主成分としない半田材料を用いることが求められていた。そこで、特許文献4のように、Pb−Sn系の半田材料に代わる半田材料として、例えばSn(スズ)にAg(銀)を添加した半田材料が用いられ始めているが、その半田の融点は例えば200℃と比較的高い。また、Sn−Bi系の半田材料も用いられ、Sn−57%Biは融点が139℃と低い。あるいは、Sn−5%Sbを用いることができる。また、Pb−Sn系の半田材料も未だ使用される場合もある。これらの半田材料は融点が異なるので、それぞれの半田を用いる際には、それぞれの半田の融点に合わせて半導体集積回路チップの実装の際の加熱条件を変えなければならない。この様に多種類の半田が使われ、実装ライン毎に種類の異なる予備半田2が必要とされている。更に、実装する製品の数量によっても、実装ラインが用いる予備半田2の種類が異なる。そのため、同じ電子機器に使われる同じ配線パターン3の集積回路パッケージ用サブストレート基板1であっても、それに半導体集積回路チップを実装する実装ラインの特性に合せて予備半田2の種類を変え、実装ライン毎に異なる種類の予備半田2を設置した集積回路パッケージ用サブストレート基板1を製造する必要があった。
以下に公知文献を記す。
特開平7−201870号公報 特開2002−134538号公報 特開2003−163232号公報 特開平11−330678号公報
このように実装ライン毎に異なる種類の予備半田2を設置した集積回路パッケージ用サブストレート基板1を製造した後に、ある集積回路パッケージ用サブストレート基板1にどの種類の半田を用いているかを判別する際には、外観の観察では容易には判別できなかった。そのため、従来は、設置する予備半田2の種類毎に、集積回路パッケージ用サブストレート基板1を異なる品名で製造し、その品名を予め作成した対照表と照合することで、設置された予備半田2の種類の異なる集積回路パッケージ用サブストレート基板1を判別していた。そのために異なる品名の集積回路パッケージ用サブストレート基板1を製造するためには、設置する予備半田2の種類毎に、集積回路パッケージ用サブストレート基板1の配線パターン3およびソルダーレジスト10の形成用の原画フィルム一式を製造する必要があった。このため、予備半田2の種類毎にその製造コストが増す問題があった。
本発明は、この課題を解決するために、第1の種類の予備半田を半導体集積回路チップの半田バンプ用のバンプ接合パッドに設置した第1の集積回路パッケージ用サブストレー
ト基板と第2の種類の予備半田をバンプ接合パッドに設置した第2の集積回路パッケージ用サブストレート基板の製造方法において、前記第1の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドと副認識マーク用パッドへ半田ペーストを印刷する印刷パターンを形成した第1のスクリーンマスクと、前記第2の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドに前記半田ペーストを印刷し前記副認識マーク用パッドへは印刷しない印刷パターンを形成した第2のスクリーンマスクとを作成する第1の工程と、印刷配線板の外層面に、前記バンプ接合パッドをアレイ状に並べたパターンと、認識マーク用パッドと、前記認識マーク用パッドの近傍に前記副認識マーク用パッドを形成し作成する第2の工程と、前記第1のスクリーンマスクにより、前記第1の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷し、前記第2のスクリーンマスクにより、前記第2の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷する第3の工程と、前記半田ペーストを加熱して溶融させ冷却して固化させることで前記予備半田を形成することで前記第1および前記第2の集積回路パッケージ用サブストレート基板を製造する第4の工程と、前記副認識マーク用パッドへの前記予備半田の設置の有無を判別することにより前記第1の集積回路パッケージ用サブストレート基板と前記第2の集積回路パッケージ用サブストレート基板を判別する第5の工程を有することを特徴とする集積回路パッケージ用サブストレート基板の製造方法である。
本発明の集積回路パッケージ用サブストレート基板1は、複数の種類の予備半田2に対して共通な印刷配線板を作成することで、予備半田2の種類が増しても印刷配線板の品名を変えず、品名毎の配線パターン3およびソルダーレジスト10の形成用の原画フィルム一式を製造しないことで、印刷配線板の製造コストを低減するとともに、集積回路パッケージ用サブストレート基板1の副認識マーク用パッド6への予備半田2の有り無しで予備半田2の種類を容易に判別することができる効果がある。また、本発明の集積回路パッケージ用サブストレート基板1を実装部門が受け取り、その上に半導体集積回路チップを実装する際に、その予備半田2の種類を容易に判別でき、誤り無く適切な実装条件で実装作業を行うことができる効果がある。
以下、本発明の実施の形態について、図1および図2に基づいて説明する。図1は、本実施の形態による集積回路パッケージ用サブストレート基板1の製造手順を示す図であり、図2は、出荷検査工程で予備半田2の種別を判別する装置のブロック図である。
本発明の集積回路パッケージ用サブストレート基板1に実装する半導体集積回路チップは、例えば、外形20mm□、入出力パッドは0.2mmピッチ程度でエリア上に配置され、その入出力パッドに半田バンプが形成された半導体集積回路チップを用いる。本発明の集積回路パッケージ用サブストレート基板1の外層には厚さ10μmから50μmの銅の配線パターン3を形成し、それにフリップチップ実装する半導体集積回路チップの半田バンプに合せた0.2mmピッチのバンプ接合パッド4を形成し、認識マーク用パッド5および第1の副認識マーク用パッド6を形成しておく。これらの配線パターン3と認識マーク用パッド5および第1の副認識マーク用パッド6をそれに設置する予備半田の種類によらず共通のパターンに形成した印刷配線板を作成し、その印刷配線板のバンプ接合パッド4に予備半田2を設置する。また、第1の副認識マーク用パッド6には、鉛フリー半田のSn−Ag−Cu系の予備半田2を設置する集積回路パッケージ用サブストレート基板1では予備半田2を設置するが、Pb−Sn系の予備半田2を設置する集積回路パッケージ用サブストレート基板1では設置しない。また、Sn−Bi系の予備半田2を設置する集積回路パッケージ用サブストレート基板1では、予めもう1つ形成しておいた第2の副認識マーク用パッド6の上に予備半田2を設置する。このようにして、予備半田2の種別により、その設置パターンを区別した第1および第2の副認識マーク用パッド6を有する集積回路パッケージ用サブストレート基板1を製造する。
(予備半田付きの集積回路パッケージ用サブストレート基板の製造方法)本実施形態で用いる予備半田付きの集積回路パッケージ用サブストレート基板1の製造方法を図1に示す。
(工程1)集積回路パッケージ用サブストレート基板1の製造工程で半田ペースト7を印刷するために用いるメタルマスクあるいは有機樹脂のスクリーンマスク8を、複数の種類の予備半田2に対応して、複数の種類を作成し用意しておく。それらのスクリーンマスク8は、第1の種類の予備半田2を設置する第1の集積回路パッケージ用サブストレート基板1の製造用には、バンプ接合パッド4と副認識マーク用パッド6へ半田ペースト7を印刷する印刷パターンを形成した第1のスクリーンマスク8を作成する。そして、第2の種類の予備半田2を設置する第2の集積回路パッケージ用サブストレート基板1の製造用には、バンプ接合パッド4に前記半田ペースト7を印刷し前記副認識マーク用パッド6へは印刷しない印刷パターンを形成した第2のスクリーンマスク8を作成する。
(工程2)第1の種類と第2の種類との複数の予備半田2に対して共通な印刷配線板を作成する。この印刷配線板は、0.2mmピッチのパッドの半導体集積回路チップをベアチップでフリップチップ実装するために、それに対応するバンプ接合パッド4を表面に形成した印刷配線板であればなんでも良い。この印刷配線板の一実施形態は、ガラスエポキシのコア基板の表裏にビルドアップ層を設けたものであり、一般的な厚さは0.5〜2mm程度、例えば1.6mmである。また、本実施の形態の印刷配線板の外形は10mmから200mmで、例えば100mm□である。この印刷配線板の外層面に、図3あるいは図4に示すように、電気信号を伝送する銅の配線パターン3を形成し、バンプ接合パッド4をアレイ状に0.2mmピッチで並べたパターンを形成し、そのアレイ状パターンを囲むように配置されたチップコンデンサやチップ抵抗などのチップ部品接合パッド11の列を形成し、そのチップ部品接合パッド11で囲まれる領域内に認識マーク用パッド5を形成し、その認識マーク用パッドの近傍に副認識マーク用パッド6を形成する。この認識マーク用パッド5は、電子部品実装装置が、半導体集積回路チップを集積回路パッケージ用サブストレート基板1に実装する際に基準位置として検出するために用いる。次に、印刷配線板の配線パターン3上にソルダーレジスト10を印刷する。
以上のように、複数の種類の予備半田2に対して共通な印刷配線板を作成することで、予備半田2の種類が増しても印刷配線板の品名を変えて品名毎に配線パターン3およびソルダーレジスト10の形成用の原画フィルム一式を製造する必要が無い効果がある。
(工程3)第1の種類の予備半田2を設置する第1の集積回路パッケージ用サブストレート基板1用には、第1のスクリーンマスク8で、工程2で作成した印刷配線板のバンプ接合パッド4、チップ部品接合パッド11、および副認識マーク用パッド6に、第1の種類の半田ペースト7を20〜60μmの厚さに印刷する。第2の種類の予備半田2を設置する第2の集積回路パッケージ用サブストレート基板1用には、第2のスクリーンマスク8で、工程2で作成した印刷配線板のバンプ接合パッド4、チップ部品接合パッド11に第2の種類の半田ペースト7を印刷し、副認識マーク用パッド6には半田ペーストを印刷しないようにする。
(工程4)次に、印刷配線板をリフロー炉に入れ加熱する事で半田ペースト7を溶融させ、次に、印刷配線板をリフロー炉から取り出して冷却して半田を固化させることで、バンプ接合パッド4およびチップ部品接合パッド11の上に20〜60μmの高さの予備半田2を形成した集積回路パッケージ用サブストレート基板1を得る。
(工程5)出荷検査工程で、図2に示す予備半田2の判別装置が、基板設置テーブル12に設置した集積回路パッケージ用サブストレート基板1をサブストレート基板認識カメラ13で読み取る。次に、その読み取った画像を画像認識手段14が演算することで副認識マーク用パッド6への予備半田2の設置の有無を判別する。その判別処理は、副認識マーク用パッド6へ予備半田2が設置された集積回路パッケージ用サブストレート基板1は第1の種類と判定し、副認識マーク用パッド6へ予備半田2が設置されていない集積回路パッケージ用サブストレート基板1は第2の種類と判定することで行う。これにより、副認識マーク用パッド6への予備半田2の有り無しで予備半田2の種類が容易に判別できる。そのため、集積回路パッケージ用サブストレート基板1の出荷の際に異種半田の混入を防止できる効果がある。
このようにして、本発明は、それに設置する予備半田2の種類が複数ある集積回路パッケージ用サブストレート基板1を、共通の印刷配線板を作成して用いる。そして、その印刷配線板のバンプ接合パッド4に印刷する半田ペースト7の種類に応じ、スクリーンマスク8の半田ペースト7の印刷パターンを、認識マーク用パッド5の近傍に形成した副認識マーク用パッド5上への半田ペースト7の印刷の有無を変えて異ならせた。これにより、集積回路パッケージ用サブストレート基板1の副認識マーク用パッド5への予備半田の有無を外観観察することで、予備半田2の種類を判別できるようにする。そのため、複数の種類の予備半田2を設置する場合に、予備半田2の種類毎に異なる品名の印刷配線板を作成する必要を無くし、品名が増すことによる配線パターン3およびソルダーレジスト10の形成用の原画フィルム一式の作成数量の増加を無くした。これにより、予備半田の種類により種類が異なる集積回路パッケージ用サブストレート基板1の製造コストを低減する効果がある。
また、本発明の集積回路パッケージ用サブストレート基板1は、その外層の配線パターン7の、半導体集積回路チップの実装位置の認識マーク用パッド5の近傍に副認識マーク用パッド5を形成することにより、この集積回路パッケージ用サブストレート基板1を受け取り、その上に半導体集積回路チップを実装する部門が、認識マーク用パッド5の近傍をサブストレート基板認識カメラ13で観察することで容易にその予備半田2の種類を判別できる効果がある。半導体集積回路チップの実装装置は、この集積回路パッケージ用サブストレート基板1上への半導体集積回路チップの実装位置を定めるために、その認識マーク用パッド5をサブストレート基板認識カメラ13で観察する。その際に、副認識マーク用パッド6がその近傍にあるため、同時に観察できる。そして、その副認識マーク用パッド6上への予備半田2の有無を判別することにより、半導体集積回路チップの実装装置が容易に予備半田の種類の情報を得ることができる。それにより、半導体集積回路チップの実装装置が、集積回路パッケージ用サブストレート基板1に設置された予備半田2の種類に対応して、誤り無く適切な実装条件で実装作業を行うことができる効果がある。
また、集積回路パッケージ用サブストレート基板1への予備半田2の形成方法としては、半田ペースト7の印刷とその溶融と固化により予備半田2を形成する製造方法以外に、半田材料のめっきにより予備半田2を形成することもできる。また、副認識マーク用パッド6は、認識マーク用パッド5の領域に、認識マーク用パッド5の位置を測定する領域以外の領域に形成することもできる。
図3に、実施例1の集積回路パッケージ用サブストレート基板1を形成する印刷配線板の外層の配線パターン3の一部分の平面図を示す。図3では、厚さ10μmの銅箔の配線パターン3の一部に、バンプ接合パッド4をアレイ状に0.2mmピッチで並べたパターンと、そのアレイ状パターンを囲むように配置されたチップコンデンサを実装するためのチップ部品接合パッド11の列と、そのチップ部品接合パッド11で囲まれる領域内に寸法が0.05mmから2mmの大きさの認識マーク用パッド5と、その近傍に寸法が0.05mmから2mmの大きさの副認識マーク用パッド6を形成した印刷配線板を作成する。
この印刷配線板の作成と並行して、Sn−Ag−Cu系の半田ペースト7を印刷するためのスクリーンマスク8(スクリーンマスクAと呼ぶ)をメタルマスクで作成し、その印刷パターンは、図3のバンプ接合パッド4とチップ部品接合パッド11と副認識マーク用パッド6に半田ペースト7を印刷するパターンを形成する。また、Pb−Sn系の半田ペースト7を印刷するためのスクリーンマスク8(スクリーンマスクBと呼ぶ)をメタルマスクで作成し、その印刷パターンは、図3のバンプ接合パッド4とチップ部品接合パッド11に半田ペースト7を印刷し、副認識マーク用パッド6には半田ペースト7を印刷しないパターンを形成する。
次に、印刷配線板に半田ペースト7を印刷する。ここで、Sn−Ag−Cu系の半田ペースト7を印刷する場合は、スクリーンマスクAによりその半田ペースト7を印刷配線板に印刷することで、副認識マーク用パッド6に半田ペースト7を印刷する。また、Pb−Sn共晶半田の半田ペースト7を印刷する場合は、スクリーンマスクBによりその半田ペースト7を印刷配線板に印刷することで、副認識マーク用パッド6には半田ペースト7を印刷しない。このようにして、予備半田2の種類により、副認識マーク用パッド6への半田ペースト7の印刷の有無を異ならせる。
次に、このように半田ペースト7を印刷した印刷配線板をリフロー炉に入れ加熱する事で半田ペースト7を溶融させる。ここで、Sn−Ag−Cu系の半田ペースト7を印刷した印刷配線板は、210℃程度に加熱し半田ペースト7を溶融させる。一方、Pb−Sn共晶半田の半田ペースト7を印刷した印刷配線板は共晶半田の融点の183℃以上の温度の例えば200℃程度に加熱することで半田ペースト7を溶融させる。次に、印刷配線板をリフロー炉から取り出して冷却して半田を固化させることで、バンプ接合パッド4およびチップ部品接合パッド11の上に20〜60μmの高さの予備半田2を形成した集積回路パッケージ用サブストレート基板1を得る。
次に、図2に示す予備半田2の判別装置が、サブストレート基板認識カメラ13で、図3に示す、集積回路パッケージ用サブストレート基板1の認識マーク用パッド5を観察するとともに、その近傍の副認識マーク用パッド6を観察する。Sn−Ag−Cu系の半田ペースト7を印刷した印刷配線板は、副認識マーク用パッド6に印刷した半田ペースト7が表面が曲面の予備半田2を形成しているため、その曲面で光が曲げられ、副認識マーク用パッド6の画像が暗くなる。サブストレート基板認識カメラ13の画像信号読み込みのスレッシホールドレベルを高くすることで、この副認識マーク用パッド6の画像が無いものと判定される。Pb−Sn共晶半田の半田ペースト7を印刷した印刷配線板は、副認識マーク用パッド6に予備半田2が無いため、副認識マーク用パッド6の画像が鮮明に観測される、副認識マーク用パッド6の画像が認識される。いずれの半田の種類の場合も認識マーク用パッド5の画像は認識される。このように、認識マーク用パッド5に対して近傍の副認識マーク用パッド6の画像パターンの有無のパターンを、画像認識手段14が、予め記憶していた比較用の画像パターンと照合し、一致した比較用画像パターンに対応して記憶しておいた予備半田2の種類データを読み出し、予備半田2の種類を判別する。
図4に、実施例2の集積回路パッケージ用サブストレート基板1の外層の配線パターン3の一部分の平面図を示す。図4では、厚さ20μmの銅箔の配線パターン3の一部に、バンプ接合パッド4をアレイ状に0.2mmピッチで並べたパターンと、そのアレイ状パターンを囲むように配置されたチップコンデンサを実装するためのチップ部品接合パッド11の列と、そのチップ部品接合パッド11で囲まれる領域内に寸法が0.2mmから2mmの大きさで副認識マーク用パッド6が認識マーク用パッド5と一体化された銅箔パターンを形成する。次に、その印刷配線板に、その銅箔パターンの一部に、寸法が0.1mmから2mmの大きさのエポキシ樹脂やポリイミド樹脂などの透明なソルダーレジスト10を印刷し、その部分を認識マーク用パッド5とし、透明なソルダーレジスト10が印刷されない部分を副認識マーク用パッド6とした印刷配線板を作成する。
次に、実施例1と同様にして、印刷配線板の作成と並行して、Sn−Ag−Cu系の半田ペースト7を印刷するためのスクリーンマスクAを、図4のバンプ接合パッド4とチップ部品接合パッド11と副認識マーク用パッド6に半田ペースト7を印刷するパターンに形成する。そして、Pb−Sn系の半田ペースト7を印刷するためのスクリーンマスクBを、図4のバンプ接合パッド4とチップ部品接合パッド11に半田ペースト7を印刷し、副認識マーク用パッド6には半田ペースト7を印刷しないパターンに形成する。
次に、実施例1と同様にして、半田ペースト7を印刷した印刷配線板をリフロー炉に入れ加熱する事で半田ペースト7を溶融させ、次に、印刷配線板をリフロー炉から取り出して冷却して半田を固化させることで、バンプ接合パッド4およびチップ部品接合パッド11の上に20〜60μmの高さの予備半田2を形成した集積回路パッケージ用サブストレート基板1を得る。
次に、図2に示す予備半田2の判別装置が、サブストレート基板認識カメラ13で、図4に示す、集積回路パッケージ用サブストレート基板1の認識マーク用パッド5を観察する。その際に、認識マーク用パッド5は、透明なソルダーレジスト10を通して観察されるが、透明なソルダーレジスト10で覆われていない領域の副認識マーク用パッド6には表面が曲面の予備半田2が形成されているため画像が暗くなり、副認識マーク用パッド6の画像が無いものと判定され、認識マーク用パッド5の画像のみが観測される。Pb−Sn共晶半田の半田ペースト7を印刷した印刷配線板は、副認識マーク用パッド6に予備半田2が無いため、副認識マーク用パッド6の画像と認識マーク用パッド5がともに鮮明に観測され、一体の銅箔パターンの画像として観測される。このように、認識マーク用パッド5の画像の形状の大きさが異なるパターンを、画像認識手段14が、予め記憶していた比較用の画像パターンと照合し、一致した比較用画像パターンに対応して記憶しておいた予備半田2の種類データを読み出し、予備半田2の種類を判別する。
なお、副認識マーク用パッド6は、以上の実施例に限定されず、認識マーク用パッド5のパターンの中央部に、副認識マーク用パッド6を所定の間隙を隔てて埋め込み設置することもできる。また、半導体集積回路チップの実装装置のサブストレート基板認識カメラ13の照明光学系統を、副認識マーク用パッド6を拡散光で照明してサブストレート基板認識カメラ13が予備半田2の曲面にもかかわらず、予備半田2の読み取り画像の明るさを確保し、かつ、予備半田2の有無を色合いにより判別する光学系統を設置することもできる。この場合は、副認識マーク用パッド6として、認識マーク用パッド5自体を用いることもできる。その場合は、認識マーク用パッド5に予備半田2を設置した場合に予備半田2が認識マーク用パッド5の周辺にはみ出す恐れがある。その予備半田2のはみ出しが生じないように認識マーク用パッド5の周辺をソルダーレジストで覆った認識マーク用パッド5のパターンを副認識マーク用パッド6として形成しても良い。
このように認識マーク用パッド5の近傍に副認識マーク用パッド6を形成することにより、実装装置がサブストレート基板認識カメラ13で認識マーク用パッド5を観察する際に、副認識マーク用パッド6上の予備半田2を観察できるようにし、その上への予備半田2の設置の有無により容易に予備半田2の種別を判別できる効果がある、集積回路パッケージ用サブストレート基板1が得られる。
本発明の集積回路パッケージ用サブストレート基板1の製造手順を示す図である。 出荷検査工程で予備半田2の種別を判別する装置のブロック図である。 実施例1の集積回路パッケージ用サブストレート基板1の外層の配線パターン3の部分を示す平面図である。 実施例2の集積回路パッケージ用サブストレート基板1の外層の配線パターン3の部分を示す平面図である。
符号の説明
1・・・集積回路パッケージ用サブストレート基板
2・・・予備半田
3・・・配線パターン
4・・・バンプ接合パッド
5・・・認識マーク用パッド
6・・・副認識マーク用パッド
7・・・半田ペースト
8・・・スクリーンマスク
10・・・ソルダーレジスト
11・・・チップ部品接合パッド
12・・・基板設置テーブル
13・・・サブストレート基板認識カメラ
14・・・画像認識手段

Claims (1)

  1. 第1の種類の予備半田を半導体集積回路チップの半田バンプ用のバンプ接合パッドに設置した第1の集積回路パッケージ用サブストレート基板と第2の種類の予備半田をバンプ接合パッドに設置した第2の集積回路パッケージ用サブストレート基板の製造方法において、前記第1の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドと副認識マーク用パッドへ半田ペーストを印刷する印刷パターンを形成した第1のスクリーンマスクと、前記第2の集積回路パッケージ用サブストレート基板の前記バンプ接合パッドに前記半田ペーストを印刷し前記副認識マーク用パッドへは印刷しない印刷パターンを形成した第2のスクリーンマスクとを作成する第1の工程と、印刷配線板の外層面に、前記バンプ接合パッドをアレイ状に並べたパターンと、認識マーク用パッドと、前記認識マーク用パッドの近傍に前記副認識マーク用パッドを形成し作成する第2の工程と、前記第1のスクリーンマスクにより、前記第1の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷し、前記第2のスクリーンマスクにより、前記第2の種類の予備半田用の前記半田ペーストを前記印刷配線板上に印刷する第3の工程と、前記半田ペーストを加熱して溶融させ冷却して固化させることで前記予備半田を形成することで前記第1および前記第2の集積回路パッケージ用サブストレート基板を製造する第4の工程と、前記副認識マーク用パッドへの前記予備半田の設置の有無を判別することにより前記第1の集積回路パッケージ用サブストレート基板と前記第2の集積回路パッケージ用サブストレート基板を判別する第5の工程を有することを特徴とする集積回路パッケージ用サブストレート基板の製造方法。
JP2006204340A 2006-07-27 2006-07-27 集積回路パッケージ用サブストレート基板の製造方法 Expired - Fee Related JP4821482B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006204340A JP4821482B2 (ja) 2006-07-27 2006-07-27 集積回路パッケージ用サブストレート基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006204340A JP4821482B2 (ja) 2006-07-27 2006-07-27 集積回路パッケージ用サブストレート基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008034506A JP2008034506A (ja) 2008-02-14
JP4821482B2 true JP4821482B2 (ja) 2011-11-24

Family

ID=39123641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006204340A Expired - Fee Related JP4821482B2 (ja) 2006-07-27 2006-07-27 集積回路パッケージ用サブストレート基板の製造方法

Country Status (1)

Country Link
JP (1) JP4821482B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7465692B2 (ja) 2020-03-23 2024-04-11 大王製紙株式会社 シートディスペンサー
JP7465693B2 (ja) 2020-03-23 2024-04-11 大王製紙株式会社 シートディスペンサー

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI552824B (zh) * 2011-10-18 2016-10-11 千住金屬工業股份有限公司 焊料凸塊形成方法及裝置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298361A (ja) * 1995-04-26 1996-11-12 Toshiba Corp プリント基板及びその識別方法
JPH09116243A (ja) * 1995-10-19 1997-05-02 Alps Electric Co Ltd 回路基板
JPH1027950A (ja) * 1996-07-09 1998-01-27 Toppan Printing Co Ltd プリント配線板
JP2000277873A (ja) * 1999-03-23 2000-10-06 Hitachi Ltd アライメントマークとこれを設けた電気回路基板及び実装部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7465692B2 (ja) 2020-03-23 2024-04-11 大王製紙株式会社 シートディスペンサー
JP7465693B2 (ja) 2020-03-23 2024-04-11 大王製紙株式会社 シートディスペンサー

Also Published As

Publication number Publication date
JP2008034506A (ja) 2008-02-14

Similar Documents

Publication Publication Date Title
JP5764781B2 (ja) フレキシブル基板上のイメージ撮像デバイスの実装におけるシステムと方法
US5471368A (en) Module having vertical peripheral edge connection
US7488896B2 (en) Wiring board with semiconductor component
US7268303B2 (en) Circuit board, mounting structure of ball grid array, electro-optic device and electronic device
US6657124B2 (en) Advanced electronic package
US20030234443A1 (en) Low profile stacking system and method
US20070007323A1 (en) Standoff structures for surface mount components
KR20010112057A (ko) 반도체 모듈 및 반도체 장치를 접속한 회로 기판
CN104956477A (zh) 布线基板
CN101754592A (zh) 导电凸块的制造方法及具有导电凸块的电路板结构
JP4821482B2 (ja) 集積回路パッケージ用サブストレート基板の製造方法
CN114603225A (zh) 一种增加预成型锡块的焊锡工艺
US7719853B2 (en) Electrically connecting terminal structure of circuit board and manufacturing method thereof
CN101170069A (zh) 高对准度的防焊层开口方法
CN101989587A (zh) 电路板的电性连接结构及电路板装置
US6333210B1 (en) Process of ensuring detect free placement by solder coating on package pads
US20080083115A1 (en) Method for repairing metal finish layer on surface of electrical connection pad of circuit board
JP2008140868A (ja) 多層配線基板および半導体装置
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP5407967B2 (ja) 回路基板、電子機器、回路基板の製造方法、及び半導体装置の交換方法
JPH0529363A (ja) 配線基板
JP2019197886A (ja) プリント回路板の製造方法、プリント回路板、及び電子機器
JPH0983093A (ja) プリント配線板
JP4802679B2 (ja) 電子回路基板の実装方法
JP2006186289A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees