JP4820183B2 - 安定化電圧出力回路 - Google Patents

Description

本発明は、安定化電圧を生成する安定化電圧出力回路に係り、特に、電源電圧の変動に対する出力電圧の変動の抑圧等を図ったものに関する。

従来、この種の回路としては、例えば、図４に示されたような構成を有してなるものが公知・周知となっている（例えば、特許文献１参照）。
以下、同図を参照しつつ、かかる従来回路について概説する。
この従来回路は、ＣＭＯＳ半導体回路等において基準電圧が必要とされる場合、その基準電圧を得るために用いられるＣＭＯＳ基準電圧回路である。かかる回路は、直列接続されたデプレッションタイプのＭＯＳトランジスタＴｒ６と、エンハンスメントタイプのＭＯＳトランジスタＴｒ７とによって基準電圧が生成され、第１の演算増幅器ＡＭＰ１を中心に構成された非反転増幅回路によって、基準電圧を所望の大きさの電圧に変えて出力できるよう構成されたものとなっている。
また、基準電圧を発生するためのトランジスタＴｒ６，Ｔｒ７に印加される電圧源の電圧変動や、第１の演算増幅器ＡＭＰ１の電源電圧の変動率を減少させるため、それらに供給するための安定化電圧Ｖｒｅｇを生成する回路が第２の演算増幅器ＡＭＰ２を中心に構成されたものとなっている。

特開昭５６−１０８２５８号公報（第１−４頁、図１−図１３）

しかしながら、上述の従来回路では、電源電圧の変動に対する回路の安定性確保のために安定化電圧Ｖｒｅｇを生成する回路に第２の演算増幅器ＡＭＰ２を要するため、基準電圧回路全体としての回路規模が大きくなり、コスト高となるという問題がある。
特に、低消費電力の回路が要求される場合にあっては、上述の従来回路の場合、第２の演算増幅器ＡＭＰ２において、Ｖｒｅｇ／（Ｒ４＋Ｒ５）の電流が定常的に消費されるため、Ｒ４、Ｒ５の抵抗値を大きくする必要があるが、これがさらに回路規模の増大を招くこととなってしまう。

本発明は、上記実状に鑑みてなされたもので、比較的小さな回路規模で、電源電圧変動率の小さな出力電圧を得ることのできる安定化電圧出力回路を提供するものである。

上記本発明の目的を達成するため、本発明に係る安定化電圧出力回路は、
ゲートに第１の電圧が印加されるよう第１のＭＯＳトランジスタが設けられ、当該第１のＭＯＳトランジスタのドレインが第２のＭＯＳトランジスタのドレインに接続されると共に第２及び第３のＭＯＳトランジスタのゲートに接続され、
当該第２及び第３のＭＯＳトランジスタのソースがグランドに接続される一方、
前記第３のＭＯＳトランジスタのドレインが、第４のＭＯＳトランジスタのソースに接続されると共に、第４及び第５のＭＯＳトランジスタのゲートに接続され、
前記第４及び第５のＭＯＳトランジスタのドレインには電源電圧が印加され、前記第１のＭＯＳトランジスタと第５のＭＯＳトランジスタの相互の接続点に安定化された電圧出力が得られるよう構成されてなるものである。
かかる構成において、前記第３のＭＯＳトランジスタのドレインが抵抗器を介して前記第４のＭＯＳトランジスタのソースに接続されると共に、前記第３のＭＯＳトランジスタと前記抵抗器の接続点が、前記第４及び第５のＭＯＳトランジスタのゲートに接続されるよう構成しても好適である。
また、前記第４のＭＯＳトランジスタに代えて設けられた抵抗器の一端が前記第３のＭＯＳトランジスタのドレインと接続されると共に、前記第５のＭＯＳトランジスタのゲートに接続される一方、前記抵抗器の他端に前記第５のＭＯＳトランジスタのドレインと共に電源電圧が印加されるよう構成しても好適である。

本発明によれば、従来と異なり、演算増幅器のような回路規模を大きくするような部品を用いることなく、比較的簡易な回路構成で、電源電圧変動率が小さく、しかも、少ない定常消費電流で安定した出力電圧を得ることができる。
また、電源電圧変動率が小さいので、電源電圧の変動に対する安定性が要求される回路などの電源として用いることができ、比較的安価で安定した電源回路を提供することができる。

以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における安定化電圧出力回路の第１の構成例について、図１を参照しつつ説明する。
図１には、第１の構成例の安定化電圧出力回路を用いた基準電圧回路の構成例が示されている。
すなわち、基準電圧回路１００は、本発明の実施の形態における安定化電圧出力回路１０１を基準電圧源として内部基準電圧Ｖｒｅｆを生成する第６及び第７のトランジスタ６，７と、内部基準電圧Ｖｒｅｆを所望の大きさの基準電圧として出力するため演算増幅器（図１においては「ＡＭＰ１」と表記）１１を中心に構成された非反転増幅回路１０２とから構成されたものとなっている。

安定化電圧出力回路１０１は、第１乃至第５のトランジスタ（図１においては、それぞれ「Ｔｒ１」、「Ｔｒ２」、「Ｔｒ３」、「Ｔｒ４」、「Ｔｒ５」と表記）１〜５を用いて構成されたものとなっている。ここで、本発明の実施の形態において、第１のトランジスタ１には、エンハンスメント型ｐチャンネルＭＯＳトランジスタが、第２及び第３のトランジスタ２，３には、エンハンスメント型ｎチャンネルＭＯＳトランジスタが、第４及び第５のトランジスタ４，５には、デプレッション型ｎチャンネルＭＯＳトランジスタが、それぞれ用いられている。
以下、具体的に説明すれば、まず、第１のトランジスタ１は、そのドレインが第２のトランジスタ２のドレインと共に、第２及び第３のトランジスタ２，３のゲートに接続されている。

また、第２及び第３のトランジスタ２，３のソースは、共にグランドに接続される一方、第３のトランジスタ３のドレインは、第４のトランジスタ４のソースと共に、第４及び第５のトランジスタ４，５のゲートに接続されている。ここで、第２及び第３のトランジスタ２，３は、上述のような接続によりカレントミラーを構成するものとなっている。
一方、第１のトランジスタ１のソースは、第５のトランジスタのソースに接続されており、第５のトランジスタ５のドレインは、第４のトランジスタ４のドレインと共に電源電圧ＶDDが印加されるようになっている。
そして、第５のトランジスタ５のソースと第１のトランジスタ１のソースの接続点からは、安定化電圧Ｖｒｅｇが出力されるようになっており、次述するように、内部基準電圧Ｖｒｅｆを発生する第６及び第７のトランジスタ６，７の基準電圧源として供給されると共に、演算増幅器１１の電源として供給されるようになっている。

すなわち、第６のトランジスタ６のドレインは、第１及び第５のトランジスタ１，５の相互の接続点に接続され、ソース及びゲートは、共に第７のトランジスタ７のドレイン及びゲートに接続されると共に、第１のトランジスタ１のゲート及び演算増幅器１１の非反転入力端子に接続されている。そして、第７のトランジスタ７のソースは、グランドに接続されている。なお、本発明の実施の形態においては、第６のトランジスタ６として、ディプレッション型ｎチャンネルＭＯＳトランジスタが、第７のトランジスタ７として、エンハンスメント型ｎチャンネルＭＯＳトランジスタが、それぞれ用いられている。
かかる第６及び第７のトランジスタ６，７の接続により、相互の接続点には、内部基準電圧Ｖｒｅｆが得られるものとなっている。そして、この電圧は、第１のトランジスタ１のゲートに、第１の電圧として印加されるものとなっている。

また、演算増幅器１１の図示されない電源端子には、第１及び第５のトランジスタ１，５の相互の接続点が接続されている。
そして、演算増幅器１１の反転入力端子とグランドとの間には、第２の抵抗器（図１においては「Ｒ２」と表記）２２が接続される一方、反転入力端子と出力端子との間には、第３の抵抗器（図１においては「Ｒ３」と表記）２３が接続されて、演算増幅器１１を中心として非反転増幅回路１０２が構成されたものとなっている。

次に、上記構成における動作について説明する。
まず、上述のように第６及び第７のトランジスタ６，７が直列接続されることにより、既に知られているように温度に対して安定した内部基準電圧Ｖｒｅｆが発生されるようになっている。
ここで、第６のトランジスタ６の閾値電圧をＶｔ６、第７のトランジスタ７の閾値電圧をＶｔ７とすると、内部基準電圧Ｖｒｅｆは、Ｖｒｅｆ＝Ｖｔ７−Ｖｔ６となる。

このように内部基準電圧Ｖｒｅｆは、トランジスタの閾値電圧によって定まるので、任意の基準電圧Ｖｏｕｔを得るため、演算増幅器１１を中心に構成された非反転増幅回路１０２が用いられている。ここで、基準電圧Ｖｏｕｔは、Ｖｏｕｔ＝Ｖｒｅｆ×（Ｒ２＋Ｒ３）／Ｒ２となる。
ところで、Ｖｒｅｆ及びＶｏｕｔは、電源電圧ＶDDの変動に影響されないことが望ましい。このため、この第１の構成例においては、第６のトランジスタ６のドレイン及び演算増幅器１１に、それぞれ電源電圧ＶDDに代えて、ソースフォロワである第５のトランジスタ５のソース電位Ｖｒｅｇが印加されるようになっている。このように、ソースフォロワによって、安定化電圧Ｖｒｅｇが第６及び第７のトランジスタ６，７の基準電圧源及び演算増幅器１１の電源電圧として供給されるため、電源電圧ＶDDの変動を受け難いものとなっている。

ここで、安定化電圧Ｖｒｅｇは、第１のトランジスタ１のゲート・ソース間電圧ＶｇｓをＶｇｓ１とすると、Ｖｒｅｇ＝Ｖｒｅｆ＋Ｖｇｓ１と表される。
また、Ｖｇｓ１を求めるには、第１のトランジスタ１のドレイン電流Ｉｄ１を知る必要があるが、ドレイン電流Ｉｄ１は、Ｉｄ１＝Ｉｄ２＝Ｉｄ３＝Ｉｄ４であることから、第４のトランジスタ４のドレイン電流Ｉｄ４を求めると、次述するようになる。
まず、第４のトランジスタ４のゲート・ソース間電圧Ｖｇｓ４は、ゲートとドレインとが相互に接続されているため、Ｖｇｓ４＝０である。

そして、（Ｋ４×Ｉｄ４）^１／２＋Ｖｔ４＝０が成立することから、Ｉｄ４は、下記するように求められる。
Ｉｄ４ ＝（１／Ｋ４）×（０−Ｖｔ４）^２
ここで、ｋ４は、係数であり、Ｖｔ４は、第４のトランジスタ４の閾値電圧である。

先に述べたようにＩｄ４＝Ｉｄ１であるので、Ｖｇｓ１は、Ｖｇｓ１＝（Ｋ１×Ｉｄ１）^１／２＋Ｖｔ１と求めることができる。ここで、Ｋ１は、係数であり、Ｖｔ１は、第１のトランジスタ１の閾値電圧である。
また、安定化電圧出力回路１０１で消費される電流は、２×Ｉｄ４のみとなるため、低消費で済むこととなる。

次に、第２の構成例について、図２を参照しつつ説明する。なお、図１に示された構成例と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第２の構成例における安定化電圧出力回路１０１Ａは、第４のトランジスタ４のドレインとゲートの間に、第１の抵抗器（図２においては、「Ｒ１」と表記）２１が接続された構成となっている。
すなわち、第４のトランジスタ４のドレインには、第１の抵抗器２１の一端が接続され、この第１の抵抗器２１の他端は、第４及び第５のトランジスタ４，５のゲートと第３のトランジスタ３のドレインに接続されたものとなっている。

かかる構成において、第４のトランジスタ４のドレイン電流Ｉｄ４は、下記する２つの式を満たす値に決定されるものとなる。
Ｖｇｓ４＋Ｉｄ４×Ｒ１＝０
また、（Ｋ４×Ｉｄ４）^１／２＋Ｖｔ４＋Ｉｄ４×Ｒ１＝０である。

ここで、Ｒ１は、第１の抵抗器２１の抵抗値とする。
したがって、消費電流を第４のトランジスタ４のＷ／Ｌ比と第１の抵抗器２１の抵抗値Ｒ１によって設定可能なものとなっている。ここで、Ｗはチャンネル幅、Ｌはチャンネル長である。
なお、他の基本的な動作については、図１に示された構成例と同一であるので、ここでの再度の詳細な説明は省略することとする。

次に、第３の構成例について、図３を参照しつつ説明する。なお、図１に示された構成例と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第３の構成例における安定化電圧出力回路１０１Ｂは、図１に示された構成例における第４のトランジスタ４に代えて、第１の抵抗器２１を設けた構成となっている。

すなわち、第１の抵抗器２１の一端は、第５のトランジスタ５のドレインと共に電源電圧ＶDDが印加されるようになっている一方、第１の抵抗器２１の他端は、第５のトランジスタ５のゲートと共に、第３のトランジスタ３のドレインに接続されたものとなっている。
かかる構成においては、第１のトランジスタ１のドレイン電流Ｉｄ１は、Ｉｄ１＝｛ＶDD−（Ｖｒｅｇ＋Ｖｇｓ５）｝／Ｒ１と求められる。ここで、Ｖｇｓ５は、第５のトランジスタ５のゲート・ソース間電圧である。
なお、他の基本的な動作については、図１に示された構成例と同一であるので、ここでの再度の詳細な説明は省略することとする。

本発明の実施の形態における安定化電圧出力回路を用いた基準電圧回路の第１の構成例を示す構成図である。 本発明の実施の形態における安定化電圧出力回路を用いた基準電圧回路の第２の構成例を示す構成図である。 本発明の実施の形態における安定化電圧出力回路を用いた基準電圧回路の第３の構成例を示す構成図である。 従来回路の一回路例を示す回路図である。

符号の説明

１〜７…第１乃至第７のＭＯＳトランジスタ
１１…演算増幅器
１００…基準電圧回路
１０１…安定化電圧出力回路
１０２…非反転増幅回路

Claims (3)

1. ゲートに第１の電圧が印加されるよう第１のＭＯＳトランジスタが設けられ、当該第１のＭＯＳトランジスタのドレインが第２のＭＯＳトランジスタのドレインに接続されると共に第２及び第３のＭＯＳトランジスタのゲートに接続され、
   当該第２及び第３のＭＯＳトランジスタのソースがグランドに接続される一方、
   前記第３のＭＯＳトランジスタのドレインが、第４のＭＯＳトランジスタのソースに接続されると共に、第４及び第５のＭＯＳトランジスタのゲートに接続され、
   前記第４及び第５のＭＯＳトランジスタのドレインには電源電圧が印加され、前記第１のＭＯＳトランジスタと第５のＭＯＳトランジスタの相互の接続点に安定化された電圧出力が得られるよう構成されてなることを特徴とする安定化電圧出力回路。
2. 前記第３のＭＯＳトランジスタのドレインが抵抗器を介して前記第４のＭＯＳトランジスタのソースに接続されると共に、前記第３のＭＯＳトランジスタと前記抵抗器の接続点が、前記第４及び第５のＭＯＳトランジスタのゲートに接続されてなることを特徴とする請求項１記載の安定化電圧出力回路。
3. 前記第４のＭＯＳトランジスタに代えて設けられた抵抗器の一端が前記第３のＭＯＳトランジスタのドレインと接続されると共に、前記第５のＭＯＳトランジスタのゲートに接続される一方、前記抵抗器の他端に前記第５のＭＯＳトランジスタのドレインと共に電源電圧が印加されるよう構成されてなることを特徴とする請求項１記載の安定化電圧出力回路。

Images