JP4810958B2 - Hybrid circuit device - Google Patents
Hybrid circuit device Download PDFInfo
- Publication number
- JP4810958B2 JP4810958B2 JP2005296735A JP2005296735A JP4810958B2 JP 4810958 B2 JP4810958 B2 JP 4810958B2 JP 2005296735 A JP2005296735 A JP 2005296735A JP 2005296735 A JP2005296735 A JP 2005296735A JP 4810958 B2 JP4810958 B2 JP 4810958B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical signal
- hybrid module
- silicon substrate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Description
本発明は、シリコン基板上に複数個のIC( Integrated Circuit)素子やLSI( Large Scale Integration)素子或いはメモリ素子等の半導体回路素子や電子部品或いは光学素子等の実装部品を搭載するとともに配線層を有するハイブリットモジュールを配線基板に実装してなるハイブリット回路装置に関する。 The present invention mounts a plurality of IC (Integrated Circuit) elements, LSI (Large Scale Integration) elements, semiconductor circuit elements such as memory elements, mounting parts such as electronic components or optical elements on a silicon substrate, and a wiring layer. The present invention relates to a hybrid circuit device in which a hybrid module is mounted on a wiring board .
例えば、パーソナルコンピュータ、携帯電話機、ビデオレコーダ或いはオーディオ機器等の各種の電子機器には、各種のIC素子やLSI素子或いはメモリ素子等の半導体回路素子や電子部品が備えられている。電子機器においては、例えば同一機能を奏する上述した半導体回路素子や電子部品等を配線層を形成したベース基板に搭載することによってハイブリット化したいわゆるハイブリットモジュールが備えられている。 For example, various electronic devices such as personal computers, mobile phones, video recorders, and audio devices are provided with various IC elements, LSI circuit elements, semiconductor circuit elements such as memory elements, and electronic components. An electronic device includes a so-called hybrid module that is hybridized by mounting, for example, the above-described semiconductor circuit element or electronic component having the same function on a base substrate on which a wiring layer is formed.
ハイブリットモジュールは、電子機器の小型化や多機能化或いは高機能化の対応に基づいてシリコン基板等により多くの実装部品が搭載されるとともに、高密度実装化や小型軽量化等が図られている。例えば、特許文献1或いは特許文献2には、多数個の実装部品をそれぞれの入出力部形成面が互いに同一面を形成するようにして樹脂基体内に封装するとともに、この樹脂基体の主面上に配線層を形成したハイブリットモジュールが開示されている。かかるハイブリットモジュールおいては、各実装部品上にも配線層を介して他の部品実装を可能として薄型化を図りながら高密度実装化を実現する。
In the hybrid module, many mounting parts are mounted on a silicon substrate or the like based on the downsizing, multi-functionality, or high-functionality of electronic devices, and high-density mounting, miniaturization, lightening, and the like are achieved. . For example, in
一方、電子機器等においては、一般にボード内に搭載された各実装部品間の信号伝送が配線層に形成された配線パターンによって行われる。電子機器等においては、さらなる高速処理化が求められているが、配線パターンによる電気的な信号伝送では配線パターンの微細化の限界、配線パターン内で発生するCR(Capacitance-Resistance)時定数による信号伝送の遅延、EMI(Electromagnetic Interference)やEMC(Electromagnetic Compability)或いは各配線パターン間のクロストーク等の問題によりその対応が極めて困難である。 On the other hand, in an electronic device or the like, generally, signal transmission between each mounted component mounted in a board is performed by a wiring pattern formed in a wiring layer. In electronic devices and the like, higher speed processing is required, but in electrical signal transmission using wiring patterns, there are limits to miniaturization of wiring patterns, and signals based on CR (Capacitance-Resistance) time constants generated in wiring patterns. It is extremely difficult to cope with problems such as transmission delay, EMI (Electromagnetic Interference), EMC (Electromagnetic Compability), or crosstalk between wiring patterns.
電子機器等においては、上述した電気信号の伝送構造による問題を解決してさらなる高速化や多機能、高機能化等を実現する対応として、光学信号伝送路(光学バス)や光学インターコネクション等の光学部品を備える光学信号伝送構造の採用が検討されている。光学信号伝送構造は、各機器間や各機器に搭載されたボード間、或いは各ボード内の実装部品間における比較的短距離の信号伝送を行う場合に好適である。光学信号伝送構造は、実装部品を実装した配線基板に光学信号伝送路を形成し、この光学信号伝送路を伝送路として光学信号を高速かつ大容量で伝送することを可能とする。光学素子混載ハイブリットモジュールについては、例えば特許文献3に開示されている。
In electronic devices, optical signal transmission paths (optical buses), optical interconnections, etc. can be used to solve the above-mentioned problems caused by the electrical signal transmission structure and realize higher speed, multi-function, higher functionality, etc. Adoption of an optical signal transmission structure provided with optical components is being studied. The optical signal transmission structure is suitable for signal transmission at a relatively short distance between devices, between boards mounted on each device, or between mounted components in each board. The optical signal transmission structure makes it possible to form an optical signal transmission path on a wiring board on which mounting components are mounted, and to transmit an optical signal at a high speed and a large capacity using the optical signal transmission path as a transmission path. An optical element mixed hybrid module is disclosed in
上述した特許文献1や特許文献2に開示されたハイブリットモジュールは、基部に支持された基部シート上に半導体チップや機能ディバイス等の複数個の実装部品を並べて搭載し、これら実装部品を封止するようにして基部シート上に樹脂によって基板体を形成して構成する。かかるハイブリットモジュールにおいては、各実装部品の接点パッドが略同一面を構成することで回路基板等に対して各実装部品を一括して接続することが可能であるとともに、基板体を最大外形寸法の実装部品に合わせて研磨されることによって全体として薄型化が図られるようになる。
The hybrid modules disclosed in
しかしながら、かかるハイブリットモジュールにおいては、複数個の実装部品を樹脂によって形成した基板体によって封止した構造であることから、樹脂が硬化する際に硬化収縮が生じて基板体に大きな寸法変化が生じてしまう。ハイブリットモジュールにおいては、このために基板体に大きな反り等の現象が生じることによって、各実装部品の接続パッドが回路基板側の実装用ランドに対して位置がズレてしまったり接続部位において断線が発生する等により実装精度が悪くなるといった問題があった。また、ハイブリットモジュールにおいては、各実装部品の外周部に熱変形による応力によってクラックが生じることで、実装強度の低下や水分の滲入による内部ショートや錆発生等が生じて信頼性が低下するといった問題もあった。 However, since such a hybrid module has a structure in which a plurality of mounting components are sealed by a substrate body formed of resin, curing shrinkage occurs when the resin cures, resulting in a large dimensional change in the substrate body. End up. In a hybrid module, a phenomenon such as a large warp occurs in the board body, which causes the connection pads of each mounting component to be misaligned with respect to the mounting land on the circuit board side, and disconnection occurs at the connection site. There is a problem that mounting accuracy deteriorates due to such as. In addition, in the hybrid module, cracks are generated in the outer peripheral portion of each mounted component due to stress due to thermal deformation, resulting in a decrease in reliability due to a decrease in mounting strength, an internal short circuit or rust generation due to moisture penetration, etc. There was also.
一方、ハイブリットモジュールにおいては、上述した特許文献2に開示されるように光学信号伝送構造を備えることによってさらなる高速化や多機能、高機能化等が図られる。ハイブリットモジュールにおいては、高速処理化や高容量化が図られたLSI素子等から入出力される電気的信号を、半導体レーザや発光ダイオード或いはフォトディテクタ等の光学素子によって光学的信号に変換する。したがって、ハイブリットモジュールにおいては、電気的信号伝送構造とともに光学信号伝送構造を混載した電気・光信号混載型ハイブリットモジュールも提供されている。
On the other hand, in the hybrid module, by providing an optical signal transmission structure as disclosed in
電気・光混載型ハイブリットモジュールにおいては、光学信号伝送構造を介することによる信号伝達の高速化に伴い、電気的信号伝送構造における上述したCR時定数による信号伝送の遅延、EMIノイズやEMC等の低減による低寄生容量化の対応が極めて重要となる。また、電気・光混載型ハイブリットモジュールにおいては、光学部品が電気・光変換動作を行う際に熱を発生し、混載した電気部品の特性に影響を及ぼす虞もある。 In the hybrid module of electrical / optical hybrid type, signal transmission delay due to the above-mentioned CR time constant in the electrical signal transmission structure, reduction of EMI noise, EMC, etc., along with the speeding up of signal transmission through the optical signal transmission structure It is extremely important to reduce the parasitic capacitance due to the above. In the hybrid module for electric / light hybrid type, heat may be generated when the optical component performs an electric / optical conversion operation, which may affect the characteristics of the mixed electric component.
したがって、電気・光混載型ハイブリットモジュールにおいては、一般に光学部品や光学信号伝送路を配線層の主面上や回路基板等に対して別工程によって実装していた。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品とを別工程によって実装することによって、実装工程が複雑かつ低効率となるとともに歩留まりも低下するといった問題があった。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品との個別実装によってこれら部品間を接続する電気配線パターンも必要となり、その接続容量が低寄生容量化の実現を困難とさせる。 Therefore, in an electric / light hybrid type hybrid module, optical components and optical signal transmission paths are generally mounted on the main surface of a wiring layer, a circuit board, and the like in a separate process. In the hybrid module of electric / light hybrid type, there is a problem that the mounting process becomes complicated and low efficiency and the yield is lowered by mounting the electrical component and the optical component in separate processes. In an electric / light hybrid type hybrid module, an electric wiring pattern for connecting the electric component and the optical component to each other is also required, which makes it difficult to realize a low parasitic capacitance.
したがって、本発明は、多数個の実装部品を薄型化を図りかつ実装精度や実装効率或いは信頼性の向上を図って実装し、また電気的信号伝送機能と光学信号伝送機能とにより情報信号等の高速・高容量伝送化を図ったハイブリット回路装置を提供することを目的とする。 Therefore, the present invention mounts a large number of mounting parts with a reduced thickness and improved mounting accuracy, mounting efficiency, or reliability, and an electrical signal transmission function and an optical signal transmission function for information signals and the like. An object of the present invention is to provide a hybrid circuit device that achieves high speed and high capacity transmission.
上述した目的を達成する本発明に係るハイブリット回路装置は、貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、上記各部品装填開口部内に、それぞれの入出力部形成面が上記シリコン基板の第1主面と略同一面を構成して装填され、少なくとも1個が光学素子である複数個の実装部品と、上記各部品装填開口部にそれぞれ充填された封止材によって形成され、上記各実装部品をそれぞれの上記入出力部形成面を上記シリコン基板の第1主面に露出させた状態で上記各部品装填開口部内に埋め込んで固定する封止層と、上記シリコン基板の上記第1主面上に形成され、この第1主面に露出された上記各実装部品の上記各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とから構成され、光透過性を有する絶縁樹脂によって絶縁層を形成するとともに、上記光学素子の光学信号入出力部と対向する部位を厚み方向の全域に亘って上記配線パターンの非形成領域として上記配線層内に設けられて光学信号を透過する光学信号伝送路と、上記配線層の表面側に、一端部を上記光学信号伝送路と対向されるとともに他端部を側方側に引き出されて設けられた光導波路部材とによって構成され、上記光学素子の光学信号入出力部と対向する上記シリコン基板の上記第1主面上と、上記配線層内と、上記配線層の表面上の少なくともいずれか1箇所に、光学信号を伝送する光学信号伝送路手段が設けられ、上記シリコン基板の第2主面の全面に、上記各部品装填開口部の開口部を閉塞して高熱伝導率特性を有する金属板からなる補強板部材が接合され、この補強板部材が補強機能と上記各実装部品から発生した熱を放熱する放熱機能とを奏する第1のハイブリットモジュールと、貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、上記各部品装填開口部内に、それぞれの入出力部形成面が上記シリコン基板の第1主面と略同一面を構成して装填され、少なくとも1個が光学素子である複数個の実装部品と、上記各部品装填開口部にそれぞれ充填された封止材によって形成され、上記各実装部品をそれぞれの上記入出力部形成面を上記シリコン基板の第1主面に露出させた状態で上記各部品装填開口部内に埋め込んで固定する封止層と、上記シリコン基板の上記第1主面上に形成され、この第1主面に露出された上記各実装部品の上記各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とから構成され、光透過性を有する絶縁樹脂によって絶縁層を形成するとともに、上記光学素子の光学信号入出力部と対向する部位を厚み方向の全域に亘って上記配線パターンの非形成領域として上記配線層内に設けられて光学信号を透過する光学信号伝送路と、上記配線層の表面側に、一端部を上記光学信号伝送路と対向されるとともに他端部を側方側に引き出されて設けられた光導波路部材とによって構成され、上記光学素子の光学信号入出力部と対向する上記シリコン基板の上記第1主面上と、上記配線層内と、上記配線層の表面上の少なくともいずれか1箇所に、光学信号を伝送する光学信号伝送路手段が設けられ、上記シリコン基板の第2主面の全面に、上記各部品装填開口部の開口部を閉塞して高熱伝導率特性を有する金属板からなる補強板部材が接合され、この補強板部材が補強機能と上記各実装部品から発生した熱を放熱する放熱機能とを奏する第2のハイブリットモジュールと、上記第1のハイブリットモジュールと第2のハイブリットモジュールを、上記配線層の表面に形成したバンプを介して第1主面上に実装する配線基板とから構成される。 Hybrid circuit device according to the present invention for achieving the above object, a silicon substrate having a plurality of component loading opening a through opening, to the respective component loading opening, each of the input and output portions-forming surface Formed by a plurality of mounting parts that are substantially the same surface as the first main surface of the silicon substrate and are at least one optical element, and a sealing material filled in each of the component loading openings. A sealing layer for embedding and fixing the mounting parts in the component loading openings in a state where the input / output portion forming surfaces of the mounting components are exposed on the first main surface of the silicon substrate; A wiring layer formed on the first main surface and having a wiring pattern connected to an input / output unit provided on the input / output unit forming surface of each mounting component exposed on the first main surface; Configured, An insulating layer is formed of a transparent insulating resin, and a portion facing the optical signal input / output portion of the optical element is provided in the wiring layer as a non-formation region of the wiring pattern over the entire thickness direction. An optical signal transmission path that transmits optical signals, and an optical waveguide member that is provided on the surface side of the wiring layer with one end opposed to the optical signal transmission path and the other end pulled out to the side At least one place on the first main surface of the silicon substrate facing the optical signal input / output unit of the optical element, in the wiring layer, and on the surface of the wiring layer. An optical signal transmission path means for transmitting a signal is provided, and a reinforcing plate made of a metal plate having high thermal conductivity characteristics by closing the opening of each of the component loading openings on the entire second main surface of the silicon substrate. Element The first hybrid module which is joined and has a reinforcing function and a heat radiating function for radiating the heat generated from each of the mounted components, and a silicon having a plurality of component loading openings including through openings A plurality of mountings in which each input / output portion forming surface is configured to be substantially the same surface as the first main surface of the silicon substrate, and at least one of which is an optical element, is loaded into the substrate and the component loading openings. Each of the mounting parts is formed with a sealing material filled in each of the component loading openings, and each of the mounted components is exposed in a state where the input / output portion forming surface is exposed to the first main surface of the silicon substrate. A sealing layer embedded and fixed in each component loading opening, and each input / output portion forming surface of each mounting component formed on the first main surface of the silicon substrate and exposed on the first main surface Established in And a wiring layer having a wiring pattern connected to the input / output unit, and an insulating layer is formed of a light-transmitting insulating resin, and a portion facing the optical signal input / output unit of the optical element has a thickness. An optical signal transmission path that is provided in the wiring layer as a non-formation area of the wiring pattern over the entire direction and transmits an optical signal; and one end portion of the optical signal transmission path on the surface side of the wiring layer An optical waveguide member which is opposed and has the other end portion pulled out to the side, and is on the first main surface of the silicon substrate facing the optical signal input / output portion of the optical element; Optical signal transmission path means for transmitting an optical signal is provided in at least one of the wiring layer and on the surface of the wiring layer, and each component is loaded on the entire second main surface of the silicon substrate. Opening A reinforcing plate member made of a metal plate having a high thermal conductivity characteristic is closed by closing the opening of the second plate, and this reinforcing plate member has a reinforcing function and a second heat releasing function for radiating heat generated from each of the mounted components. And a wiring board on which the first hybrid module and the second hybrid module are mounted on the first main surface via bumps formed on the surface of the wiring layer .
そして、このハイブリット回路装置は、上記配線基板に、上記光学素子として発光素子を実装した第1ハイブリットモジュールと上記光学素子として受光素子を実装した第2ハイブリットモジュールとが実装されるとともに、上記第1ハイブリットモジュールの上記発光素子の光学信号出力部と対向する光学信号伝送路と上記第2ハイブリットモジュールの上記受光素子の光学信号入力部と対向する光学信号伝送路とに相対する端部が対向されて光導波路部材が設けられている。 In the hybrid circuit device, a first hybrid module in which a light emitting element is mounted as the optical element and a second hybrid module in which a light receiving element is mounted as the optical element are mounted on the wiring board. An optical signal transmission path facing the optical signal output section of the light emitting element of the hybrid module and an optical signal transmission path facing the optical signal input section of the light receiving element of the second hybrid module are opposed to each other. An optical waveguide member is provided.
ハイブリット回路装置においては、シリコン基板をベース基板とすることによって高精度の部品装填開口部や配線層が比較的容易に形成されるとともに熱等の影響による寸法や形状変化の発生がほとんど生じないハイブリットモジュールを配線基板に実装することから、各実装部品が精度よく位置決めされるとともに配線層等との接続状態が確実に保持されて実装されることにより信頼性の向上が図られるようになる。ハイブリット回路装置においては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに放熱作用も奏することから、ハイブリットモジュール内において安定した機能動作が奏されるようになる。ハイブリット回路装置においては、外形寸法を異にする各実装部品をそれぞれの入出力部形成面が互いに同一面を構成するようにしてシリコン基板に埋設した状態で実装したハイブリットモジュールを有することから、小型化と薄型化とが図られるとともに各実装部品と配線層とをバンプ等を介さずにビアによって最短で接続することで寄生容量の低減が図られるようになる。 In a hybrid circuit device, a silicon substrate is used as a base substrate, so that a high-precision component loading opening and a wiring layer can be formed relatively easily, and at the same time, a change in size and shape due to the influence of heat or the like hardly occurs. Since the module is mounted on the wiring board, each mounted component is positioned with high accuracy, and the connection state with the wiring layer or the like is securely held and mounted, thereby improving the reliability. In the hybrid circuit device, the silicon substrate functions as a ground for each mounted component and wiring layer and also has a heat dissipation function, so that a stable functional operation is achieved in the hybrid module. The hybrid circuit device has a hybrid module in which each mounted component having a different external dimension is mounted in a state where each input / output portion forming surface is formed in the same plane and embedded in a silicon substrate. As a result, the parasitic capacitance can be reduced by connecting each mounted component and the wiring layer with vias in the shortest way without via bumps.
ハイブリット回路装置においては、光学素子を搭載して光学信号伝送路手段によって光学信号を伝送する機能を有して、電気信号の伝送系と光学信号の伝送系とを適宜組み合わせて情報信号等を伝送する。ハイブリット回路装置においては、例えばLSI間のように比較的短距離での信号伝送系を光学信号伝送系によって構成することにより、高速・高容量化を図って信号伝送が行われるようにする。 The hybrid circuit device is equipped with an optical element and has a function of transmitting an optical signal by means of an optical signal transmission path means, and transmits an information signal or the like by appropriately combining an electric signal transmission system and an optical signal transmission system. To do. In a hybrid circuit device, for example, a signal transmission system at a relatively short distance, such as between LSIs, is configured by an optical signal transmission system, so that signal transmission is performed with high speed and high capacity.
本発明によれば、シリコン基板に形成した部品装填開口部内に入出力部形成面が主面と略同一面を構成するようにして実装部品を封止層によって埋め込んだ状態で一体化するとともにシリコン基板の主面上に各実装部品と電気的に接続される配線層を形成してハイブリットモジュールを構成する。したがって、本発明によれば、小型化と薄型化とが図られるとともに各実装部品と配線層とを最短で接続して寄生容量を低減したハイブリットモジュールを得ることが可能となる。本発明によれば、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板をベース基板とすることによって、各実装部品が高精度に位置決めされて一体化されるとともに配線層との間において断線等の発生を抑制した高精度のハイブリットモジュールを得ることが可能となる。本発明によれば、シリコン基板が各実装部品や配線層の電源部やグランド部としても機能するとともに良好な放熱作用も奏することから、安定した機能動作が奏されて信頼性の向上を図ったハイブリットモジュールを得ることが可能となる。そして、本発明によれば、配線基板に、光学素子として発光素子を実装した第1ハイブリットモジュールと光学素子として受光素子を実装した第2ハイブリットモジュールとが実装されるとともに、第1ハイブリットモジュールの発光素子の光学信号出力部と対向する光学信号伝送路と上記第2ハイブリットモジュールの上記受光素子の光学信号入力部と対向する光学信号伝送路とに相対する端部が対向されて光導波路部材が設けられ、電気信号の伝送系と光学信号の伝送系とを混載することによって、多数個の実装部品を薄型化を図りかつ実装精度や実装効率或いは信頼性の向上を図って実装し、また電気的信号伝送機能と光学信号伝送機能とにより情報信号等の高速・高容量伝送化を図ったハイブリット回路装置を提供することができる。 According to the present invention, the mounting component is integrated with the sealing layer embedded in the component loading opening formed in the silicon substrate so that the input / output portion forming surface is substantially flush with the main surface, and the silicon is integrated. A hybrid layer is formed by forming a wiring layer electrically connected to each mounting component on the main surface of the substrate. Therefore, according to the present invention, it is possible to obtain a hybrid module that is reduced in size and thickness, and has a reduced parasitic capacitance by connecting each mounted component and the wiring layer in the shortest distance. According to the present invention, each mounted component is positioned and integrated with high precision and is formed between the wiring layers by using a silicon substrate that is hardly changed in size or shape due to the influence of heat or the like as a base substrate. It is possible to obtain a highly accurate hybrid module that suppresses occurrence of disconnection or the like. According to the present invention, the silicon substrate functions as a power supply unit and a ground unit for each mounted component and wiring layer and also has a good heat dissipation function. Therefore, stable functional operation is achieved and reliability is improved. A hybrid module can be obtained. According to the present invention, the first hybrid module in which the light emitting element is mounted as the optical element and the second hybrid module in which the light receiving element is mounted as the optical element are mounted on the wiring board, and the light emission of the first hybrid module. An optical waveguide member is provided by facing an optical signal transmission path facing the optical signal output section of the element and an optical signal transmission path facing the optical signal input section of the light receiving element of the second hybrid module facing each other. By mounting both an electrical signal transmission system and an optical signal transmission system, a large number of mounting parts can be thinned and mounted with improved mounting accuracy, mounting efficiency, or reliability. It is possible to provide a hybrid circuit device that achieves high-speed and high-capacity transmission of information signals and the like by using a signal transmission function and an optical signal transmission function.
以下、本発明の実施の形態として図面に示したハイブリットモジュール1及びこのハイブリットモジュール1を搭載したハイブリット回路装置2について説明する。ハイブリットモジュール1は、図1に示すように、複数個の実装部品4A、4D(以下、個別に説明する場合を除いて実装部品4と総称する。)を埋め込んだシリコン基板3を挟むようにして、第1主面3Aに配線層5を形成するとともに第2主面3Bに放熱プレート6を接合した積層体によって構成される。ハイブリットモジュール1は、詳細を後述するように実装部品4の厚みよりもやや大きな厚みとなるまで研磨したシリコン基板3を用いることによって薄型化が図られる。
Hereinafter, a
ハイブリットモジュール1は、図2に示すように配線層5を実装面として詳細を後述するベース基板部7上に搭載されることによってハイブリット回路装置2を構成する。ハイブリット回路装置2は、ベース基板部7がマザーボードやインタポーザ等に実装され、例えばパーソナルコンピュータや携帯電話機或いは各種の電子機器に備えられる。ハイブリット回路装置2は、ハイブリットモジュール1を備えることによって、電気的な制御信号やデータ信号の授受或いは電源供給を行う電気配線構造と光学的な制御信号やデータ信号の授受を行う光学配線構造とを備え、制御信号やデータ信号等を高速化かつ高容量化を図って処理する。
As shown in FIG. 2, the
ハイブリットモジュール1は、互いに関連動作を行う例えば第1LSI4Aや第2LSI4B或いは半導体素子4C等の電子部品と光学素子4D等の実装部品4をシリコン基板3に実装する。第1LSI4Aや第2LSI4Bは、詳細を省略するが高速処理化や高容量化が図られた多ピン構成のLSIである。半導体素子4Cは、例えば半導体メモリや各種の半導体ディバイス或いはデカップリングコンデンサ等の電子部品である。光学素子4Dは、第1LSI4Aや第2LSI4B或いは半導体素子4Cによって制御されて光学信号を出射する例えば半導体レーザや発光ダイオード等の発光素子或いはフォトディテクタ等の受光素子である。なお、光学素子4Dは、発光機能と受光機能とを備えた複合の光学素子であってもよいことは勿論である。
The
ハイブリットモジュール1は、後述するようにこれら実装部品4がシリコン基板3に形成した第1部品装填開口部8A乃至第4部品装填開口部8D(以下、個別に説明する場合を除いて部品装填開口部8と総称する。)内にそれぞれ装填され、第1封止樹脂層9A乃至第4封止樹脂層9D(以下、個別に説明する場合を除いて封止樹脂層9と総称する。)に埋め込まれてシリコン基板3と一体化される。なお、ハイブリットモジュール1は、代表的な実装部品4をそれぞれ1個ずつ示したが、それぞれ所定の個数が備えられるようにしてもよいことは勿論である。
The
実装部品4は、それぞれの第1主面10A〜10D(以下、個別に説明する場合を除いて入出力部形成面10と総称する。)に詳細を省略する電気信号を入出力する所定個数の入出力パッド11A〜11D(以下、個別に説明する場合を除いて入出力パッド11と総称する。)を形成して入出力部形成面10を構成する。実装部品4は、上述したように異なる種類(異なる特性)の部品であることから、それぞれが大きさを異にするとともに仕様も異にしている。
The mounting
実装部品4は、後述するようにそれぞれの入出力部形成面10を装填面として相対する部品装填開口部8内に装填される。実装部品4は、入出力部形成面10と対向する第2主面12A〜12D(以下、個別に説明する場合を除いて底面12と総称する。)側に放熱プレート6が積層される。なお、光学素子4Dには、入出力部形成面10Dに、入出力パッド11Dとともに光学信号を出射する出射部或いは光学信号を受光する受光部からなる光学信号入出力部13が設けられている。
As will be described later, the mounting
ハイブリットモジュール1は、例えば第1LSI4Aや第2LSI4B或いは光学素子4Dのように熱を発生させる実装部品4が封止樹脂層9によってシリコン基板3に埋め込まれる。ハイブリットモジュール1は、これらの実装部品4からの発生熱を放熱プレート6に効率よく伝達して放熱を行うために、必要に応じて実装部品4にそれぞれ個別放熱プレート14A、14B、14D(以下、個別に説明する場合を除いて個別放熱プレート14と総称する。)が設けられている。
In the
個別放熱プレート14には、それぞれ相対する実装部品4(4A、4B、4D)と同等若しくはやや大型であり軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートが用いられる。個別放熱プレート14は、それぞれ絶縁性接着材15A、15B、15Dによって相対する実装部品4の底面12に接合される。個別放熱プレート14は、実装部品4に接合された状態で部品装填開口部8の開口部から突出する厚みを有していてもよく、後述する研磨工程によってシリコン基板3の第2主面3Bと略同一面を構成するまで研磨されて薄厚化が図られる。なお、個別放熱プレート14は、絶縁性接着材15A、15B、15Dによって実装部品4に接合するようにしたが、例えば陽極接合等の適宜の接合方法によって接合してもよい。
The individual heat dissipating plate 14 is a metal plate that is equal to or slightly larger than the mounting component 4 (4A, 4B, 4D), light weight, and high thermal conductivity, such as a metal plate such as a copper plate or an aluminum plate, or a silicon plate. Is used. The individual heat dissipating plate 14 is joined to the bottom surface 12 of the mounting
シリコン基板3には、詳細を後述するエッチング処理を施して、それぞれ厚み方向に貫通して第1主面3Aと第2主面3Bとに開口するとともに相対する実装部品4を内部に装填するに足る開口寸法を有する上述した部品装填開口部8が形成される。シリコン基板3は、上述したように予め所定の厚みまで研磨して薄型化されていることから、各部品装填開口部8を効率よくかつ高精度に形成することが可能である。なお、シリコン基板3は、第2主面3B側から所定の深さまで部品装填開口部8に対応した凹部を形成した状態で底面に研磨処理を施すことにより、部品装填開口部8を貫通させて第1主面3Aを形成するようにしてもよい。
The
部品装填開口部8は、エッチング面となる第2主面3B側が大口径であり、第1主面側3A側に向かって次第に小口径となる断面台形の開口部としてシリコン基板3に形成される。部品装填開口部8は、かかる形状によって第2主面3B側から充填されて封止樹脂層9を形成する封止樹脂材が、内部で実装部品4の外周部に良好に流れ込むようにする。
The
封止樹脂層9は、例えばエポキシ系樹脂等の熱硬化型接着樹脂材が用いられ、部品装填開口部8内に充填した接着樹脂材に硬化処理を施すことによって形成されて部品装填開口部8内においてシリコン基板3に実装部品4を一体化させる。封止樹脂層9は、詳細を後述するようにシリコン基板3や個別放熱プレート14を接合した実装部品4の全体を包み込む充分な厚みで形成された後に、第2主面3Bを露出させるまで個別放熱プレート14とともに研磨される。
The sealing
ハイブリットモジュール1は、実装部品4が、後述する実装部品一体化工程により図1に示すようにそれぞれの入出力部形成面10が互いに同一面を構成するとともにシリコン基板3の第1主面3Aに対しても同一面を構成して、部品装填開口部8内に封止樹脂層9によって埋め込まれて一体化される。ハイブリットモジュール1は、実装部品4が、第1主面3A側においてそれぞれの入出力部形成面10を封止樹脂層9から露出されて部品装填開口部8の開口部から外方に臨ませられており、シリコン基板3の第1主面3A上に形成される後述する配線層5と直接接続される構造となっている。
In the
シリコン基板3には、第1主面3A上に、実装部品4の入出力パッド11の高さとほぼ同等の厚みを有する導電層16が形成されている。導電層16は、例えば銅膜によって形成され、シリコン基板3と配線層5とを電気的に確実に接続してシリコン基板3が電源部やグランド部として効率よく作用するようにさせる。ハイブリットモジュール1は、詳細には入出力部形成面10に設けた入出力パッド11と第1主面3Aに形成した導電層16とが略同一面を構成するようにして、実装部品4がシリコン基板3の部品装填開口部8内に埋め込まれる。なお、ハイブリットモジュール1は、上述した導電層16を特に形成する必要が無いことは勿論である。
In the
ハイブリットモジュール1は、実装部品4を被覆するようにしてシリコン基板3の第1主面3A上に配線層5が積層形成される。配線層5は、一般的な多層配線技術によって形成され、第1絶縁樹脂層17Aと第2絶縁樹脂層17B(以下、個別に説明する場合を除いて絶縁樹脂層17と総称する。)、第1配線パターン18Aと第2配線パターン18B(以下、個別に説明する場合を除いて配線パターン18と総称する。)、それぞれ多数個の第1ビア19Aと第2ビア19B(以下、個別に説明する場合を除いてビア19と総称する。)等によって構成される。配線層5は、配線パターン18やビア19が銅めっき処理を施した銅パターンによって形成される。配線層5には、ベース基板部7への実装面となる表面5Aの適宜の位置に多数個のバンプ20が設けられている。なお、配線層5は、絶縁樹脂層17に2層の配線パターン18を形成したが、1層若しくはさらに多層の配線パターン18を形成するようにしてもよいことは勿論である。
In the
配線層5は、絶縁層17が、絶縁樹脂材として感光性の光透過性を有する絶縁樹脂、例えばエポキシ系樹脂、ポリイミド樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂が用いられて形成される。絶縁層17は、絶縁樹脂として高周波特性に優れた光透過性を有するベンゾシクロブテン樹脂を用いるようにしてもよい。
In the
配線層5には、第1絶縁樹脂層17Aに第1ビア19Aと第1配線パターン18Aとが形成されるとともに、第2絶縁樹脂層17Bに第2ビア19Bと第2配線パターン18Bとが形成される。配線層5は、後述するように第1絶縁樹脂層17A内に実装部品4の入出力パッド11や導電層16をそれぞれ外方に臨ませて形成した多数個の第1ビアホール21Aに導電処理を施して第1ビア19Aを形成し、これら第1ビア19Aを介して入出力パッド11や導電層16と第1配線パターン18Aとを直接接続させる。
In the
配線層5は、第1絶縁樹脂層17A上に第1配線パターン18Aを被覆して第2絶縁樹脂層17Bが形成される。配線層5は、第2絶縁樹脂層17B内に第1配線パターン18Aのランドをそれぞれ外方に臨ませて形成した多数個の第2ビアホール21Bに導電処理を施して第2ビア19Bが形成される。配線層5は、第2ビア19Bを介して第1配線パターン18Aと第2配線パターン18Bとを直接接続させる。
In the
ハイブリットモジュール1においては、上述したようにシリコン基板3に埋め込まれた実装部品4と配線層5の配線パターン18とが、バンプ等を介することなくビア19により直接接続した構造である。したがって、ハイブリットモジュール1においては、配線の短縮化が図られるとともに接続部における寄生容量が低減され、CR時定数による信号伝送の遅延やEMIノイズ或いはEMC等の低減による特性向上が図られる。
As described above, the
また、ハイブリットモジュール1においては、後述するように平坦化されたシリコン基板3の第1主面3A上に配線層5を形成する。したがって、ハイブリットモジュール1においては、いわゆる半導体プロセスによって微細かつ高精度の配線層5を形成することが可能であり、層内にキャパシタ素子やレジスタ素子或いはインダクタ素子等の薄膜受動素子を作り込むことも可能である。ハイブリットモジュール1においては、従来チップ部品によって対応していたこれらの受動素子を配線層5内に作り込むことによって、さらに配線の短縮化や小型化或いは高密度実装化が図られるようになる。
Further, in the
配線層5は、上述したように光透過性を有する絶縁樹脂によって絶縁層17を形成することにより、この絶縁層17を光学素子4Dに対する光学信号伝送路として構成する。すなわち、配線層5は、光学素子4Dの光学信号入出力部13と対向する部位が、絶縁層17中に厚み方向の全域に亘って配線パターン18が形成されない部位とされて光学信号伝送路5Bを構成する。
The
配線層5は、図1に矢印で示すように、光学素子4Dの光学信号入出力部13から出射される光学信号が、この光学信号伝送路5Bを透過して表面5Aから出射されるようにする。また、配線層5は、表面5Aから入射される光学信号が、光学信号伝送路5Bを透過して光学素子4Dの光学信号入出力部13で受光されるようにする。なお、ハイブリットモジュール1は、配線層5の一部を光学信号伝送路5Bとして構成したが、より効率的な光学信号の伝送を行うために、光学素子4Dの光学信号入出力部13に対向して透明な樹脂材によって形成された導光部材を芯材としてクラッド材によって被覆した光導波路部材を設けるようにしてもよい。
As shown by arrows in FIG. 1, the
バンプ20は、第2配線パターン18Bのランド上に、例えば金めっき等により所定の高さを有して形成され、ハイブリットモジュール1がベース基板部7上にフリップチップ実装されることによって図2に示したハイブリット回路装置2を製造する。なお、バンプ20は、ハイブリットモジュール1のベース基板部7に対する実装方法によって適宜の構造が採用され、第2配線パターン18Bのランド上に設けられる例えば半田ボールや金属ボール等であってもよい。
The
放熱プレート6は、軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートによって形成され、シリコン基板3の第2主面3Bの全面に接着層22によって接合される。放熱プレート6は、上述したようにシリコン基板3の第2主面3Bや実装部品4に接合した個別放熱プレート14が研磨処理を施されて平坦化されていることから、全面に亘って密着した状態で接合されて効率的な熱伝導が行われるようになる。
The
ところで、部品装填開口部8は、上述したように第2主面3B側を大口径とした断面略台形に形成されるとともにシリコン基板3が薄厚とされるために、例えば封止樹脂が充分硬化していない等の原因によって封止樹脂層9とシリコン基板3との接合力が弱くなって研磨処理時に内部から封止樹脂層9とともに実装部品4を脱落させたりズレさせたりする虞もある。放熱プレート6は、第2主面3B側において部品装填開口部8を閉塞するようにしてシリコン基板3に接合されることによって、実装部品4や封止樹脂層9を部品装填開口部8内に確実に保持する。また、放熱プレート6は、薄厚とされたシリコン基板3を裏打ちして機械的剛性が保持されるようにする。
By the way, the
なお、ハイブリットモジュール1においては、実装部品4に個別放熱プレート14を接合するとともにシリコン基板3に放熱プレート6を接合して実装部品4から発生する熱の放熱構造を構成したが、実装部品4からの発生熱がさほど大きくない場合には特に設ける必要も無い。また、ハイブリットモジュール1は、ベース基板部7に実装されてハイブリット回路装置2を構成した状態において、図2に示すように放熱プレート6にヒートスプレッダー23を接合してさらに効率的な放熱が行われるようにしてもよい。
In the
ハイブリットモジュール1においては、上述したように配線層5の配線パターン18を介してシリコン基板3に埋め込まれた実装部品4を相互に電気的に接続する。ハイブリットモジュール1においては、発光素子4Dに配線層5を介して電源の供給が行われ、この発光素子4Dが第1LSI4Aや第2LSI4Bから出力された電気信号を光学信号に変換したり、光学信号を電気信号に変換してこれら第1LSI4Aや第2LSI4Bに供給する。ハイブリットモジュール1においては、第1LSI4Aや第2LSI4B等の電子部品と光学素子4Dとを接近して配置するとともに、同一層内に形成されることによって短縮化した配線パターン18により電気的に接続する。したがって、ハイブリットモジュール1においては、電気的接続部が低寄生容量化されてデータ信号や制御信号の高速かつ高容量処理が図られる。
In the
ハイブリットモジュール1においては、上述したように薄型化されたシリコン基板3に対して、部品装填開口部8内にそれぞれの入出力部形成面10が相互にかつ第1主面3Aと略同一面を構成するようにして実装部品4が埋め込まれて一体化されている。ハイブリットモジュール1においては、複数個の異なる大きさの実装部品4を備えているが、かかる構成によって小型化と薄型化とが図られるとともに、高密度実装化による多機能化や高機能化も図ることが可能となる。
In the
ハイブリットモジュール1においては、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板3をベース基板として実装部品4を一体化したことで、これら実装部品4を高精度に位置決めして実装するとともに配線層5との間において断線等の発生が抑制されるようになる。ハイブリットモジュール1においては、シリコン基板3が実装部品4や配線層5のグランドとしても機能するとともに良好な放熱作用も奏することで、安定した機能動作が奏されて信頼性の向上が図られるようになる。
In the
以上のように構成されたハイブリットモジュール1は、図2に示すように配線層5の表面5Aを実装面として、バンプ20を相対するベース配線基板25のランドと位置決めされて接合されることによって他の電子部品24とともにベース基板部7上に実装されてハイブリット回路装置2を構成する。なお、ハイブリット回路装置2は、同図に示すようにベース基板部7に2個のハイブリットモジュール1A、1Bを実装するとともにハイブリットモジュール1A側にヒートスプレッダー23を接合したものを示したが、ハイブリットモジュール1を1個或いはさらに多数個を実装しかつ多数個の電子部品24を実装して構成するようにしてもよい。
As shown in FIG. 2, the
ハイブリット回路装置2は、ベース基板部7が、従来周知の多層配線基板技術によって製作したベース配線基板25に光導波路部材26を搭載して構成される。ベース配線基板25は、例えばガラスエポキシ等の有機基板やセラミック等の無機基板等を基材として絶縁層を介してベース配線層を構成する多層の配線パターンを形成するとともに、各層の配線パターン間をビアによって層間接続して構成する。ベース配線基板25は、例えばプリプレグを介して両面基板を接合する等の適宜の多層配線基板技術によって製作される。
The
ベース配線基板25には、詳細を省略するが最上層の配線パターンにハイブリットモジュール1A、1Bや電子部品24を実装するランドが形成されており、これら実装部品を各層の配線パターンによって電気的に接続する。ベース配線基板25には、ハイブリットモジュール1に対して電源を供給する比較的大きな面積を有する電源パターン或いはグランドパターンが形成され、ハイブリットモジュール1に対してレギュレーションの高い電源供給を行う。
The
ハイブリット回路装置2は、例えば第1ハイブリットモジュール1A側に光学素子4Dとして発光素子を備えるとともに、第2ハイブリットモジュール1B側に光学素子4Dとして受光素子を備える。ハイブリット回路装置2は、ベース配線基板25の配線パターンによって第1ハイブリットモジュール1Aと第2ハイブリットモジュール1Bとの間で電気信号の授受が行われるようにするとともに、第2ハイブリットモジュール1B側の光学素子4Dから出射された光学信号が第1ハイブリットモジュール1A側の光学素子4Dによって受光されて授受が行われるようにする。なお、ハイブリット回路装置2は、ベース配線基板25の底面側に多数個の電極パッドが形成されており、これら電極パッドにバンプを設けて図示しないマザーボード等に実装されるようにする。
The
ベース配線基板25には、ハイブリットモジュール1を実装する主面に絶縁保護層27が形成されている。ベース配線基板25は、ハイブリットモジュール1の上述したバンプ20に対応して絶縁保護層27に形成した開口部に臨んで配線パターンに多数のランドが形成される。ベース配線基板25には、ハイブリットモジュール1が位置決めされて組み付けられ、バンプ20が相対する開口部からランド上に接合される。なお、絶縁保護層27は、後述するようにハイブリットモジュール1の光学素子4Dと光導波路部材21とを光学的に接続することから、光透過性を有する絶縁樹脂材によって形成される。
An insulating
ベース基板部7には、ベース配線基板25の絶縁層内に、隣り合って実装されたハイブリットモジュール1A、1Bとに跨って対向するようにして光導波路部材26が設けられている。光導波路部材26は、周知のようにポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン樹脂或いはゴム系樹脂等の光透過性を有する樹脂によって形成された導光材を、光屈折率を異にするクラッド層によって封装して構成される。光導波路部材26は、光学信号を2次元的或いは3次元的に封じ込めた状態で伝送する光閉じ込め型光導波路を構成する。
In the
光導波路部材26は、詳細を省略するが入射部や出射部を構成する両端部がそれぞれ45°にカットされたミラー面として構成され、内部を導光された光学信号の光路を90°変換する。光導波路部材26は、ベース基板部7にハイブリットモジュール1A、1Bが実装された状態において、両端部がそれぞれの配線層5の光学信号伝送路5B、換言すれば光学素子4Dの光学信号入出力部13と対向される。したがって、光導波路部材26は、例えばハイブリットモジュール1Aの光学素子(発光素子)4Dから出射された光学信号を一端部から入射させて内部を導光し、他端側から出射させてハイブリットモジュール1B側の光学素子(受光素子)4Dに受光させるようにする。
Although not described in detail, the
以上のように構成されたハイブリット回路装置2は、上述したように小型かつ薄型であり高密度実装化による多機能化や高機能化を図ることが可能な高精度で安定した動作を行うハイブリットモジュール1をベース基板部7に搭載して構成される。ハイブリット回路装置2は、ハイブリットモジュール1がシリコン基板3をベース基板とすることによって熱等による変形の発生が抑制されることで、ベース基板部7との接続部位において断線やクラックの発生が抑制されて信頼性の向上が図られる。
The
ハイブリット回路装置2は、ベース基板部7に搭載したハイブリットモジュール1A、1Bが、それぞれ第1LSI4Aや第2LSI4B或いは半導体素子4C等の電子部品と光学素子4Dとを配線層5を介して精密かつ最短で電気的に接続されることで全体として低寄生容量化が図られており、また各ハイブリットモジュール1A、1Bとの間において光学素子4Dと光導波路部材21とを介して光学信号を高速かつ高容量化をはかった伝送されるようにする。
In the
以上のように構成されたハイブリットモジュール1の製造工程について以下説明する。ハイブリットモジュール1の製造工程は、シリコン基板加工工程と、実装部品一体化工程と、配線層形成工程とを経てハイブリットモジュール1を製造する。シリコン基板加工工程は、工程に供給される一般的な半導体製造工程に用いられるシリコンウェハと同等品のシリコン基材28に対して所定の加工を施してシリコン基板3を製作する工程であり、シリコン基材28を所定の厚みに研磨する研磨工程と、部品装填開口部8を形成する部品装填開口部形成工程と、導電層16を形成する導電層形成工程等を有する。
The manufacturing process of the
実装部品一体化工程は、シリコン基板3に実装部品4を埋め込んで一体化する工程であり、シリコン基板3に剥離フィルム29を介してダミー基板30を接合するダミー基板接合工程と、実装部品4を部品装填開口部8内に装填する実装部品装填工程と、封止樹脂層9を形成する封止樹脂層形成工程と、封止樹脂層9を所定の厚みに研磨する封止樹脂層研磨工程と、放熱プレート6を接合する放熱プレート接合工程と、ダミー基板30を剥離するダミー基板剥離工程等を経て中間体31を製作する。ハイブリットモジュール1の製造工程は、この中間体31に対して配線層5を形成する配線層形成工程を経てハイブリットモジュール1を完成させる。
The mounting component integration step is a step of embedding the mounting
シリコン基板加工工程は、上述したように汎用のシリコン基材28を用いることから、研磨工程によって図3に示すように比較的厚みのあるシリコン基材28を実装部品4の高さよりもやや大きな厚みまで研磨してシリコン基板3を製作する。なお、研磨工程については、所定の厚みのシリコン基板3が工程に供給される場合には、特に実施する必要は無いことは勿論である。
Since the silicon substrate processing step uses the general-
シリコン基板加工工程は、部品装填開口部形成工程においてシリコン基板3に対してエッチング処理を施して複数個の部品装填開口部8を一括して形成する。部品装填開口部形成工程は、シリコン基板3の第2主面3Bにシリコンエッチング膜32をパターン形成するシリコンエッチング膜形成工程と、第2主面2B側からエッチング処理を施すエッチング工程とを有する。ハイブリットモジュール1の製造工程は、エッチング工程の前工程において導電層形成工程が施されて、シリコン基板3の第1主面3Aに導電膜16が形成される。
In the silicon substrate processing step, the
シリコンエッチング膜形成工程は、シリコン基板3の第2主面3B上に各部品装填開口部8に対応する箇所をそれぞれマスキングした状態で、例えば二酸化シリコン(SiO2)や窒化シリコン(SixNy)等のシリコンエッチング膜32を形成する。なお、シリコンエッチング膜形成工程は、シリコン基板3に対してシリコン熱酸化処理によって二酸化シリコン膜を形成したり、化学蒸着法(CVD:Chemical Vapor Deposition)やスパッタ法等によって二酸化シリコン膜や窒化シリコン膜を成膜する。
In the silicon etching film forming step, portions corresponding to the respective
シリコンエッチング膜形成工程は、上述した処理によってシリコン基板3の第2主面3B上に図4に示すように各部品装填開口部8の形成箇所に対応して開口部33A〜33Dが形成されたシリコンエッチング膜32が成膜される。なお、シリコンエッチング膜形成工程は、例えばシリコン基板3の第2主面3B上にシリコンエッチング膜32を全面に亘って形成した後に、各部品装填開口部8の形成箇所を除去して開口部33を形成するようにしてもよい。また、シリコンエッチング膜形成工程は、その他のいわゆるパターン化技術によってシリコンエッチング膜32を形成するようにしてもよい。
In the silicon etching film forming step,
導電膜形成工程は、シリコンエッチング膜形成工程の後工程或いは前工程で実施され、シリコン基板3の第1主面3A上に全面に亘って導電膜16を形成する。導電層形成工程は、例えばスパッタ法や無電界めっき法等の適宜の方法によって上述した所定の厚みを有する銅薄膜層を第1主面3Aに全面に形成する。導電層形成工程は、後述するシリコン基板3に施すエッチング処理によって除去されない耐エッチング特性を有する導電膜16を形成する。なお、導電層形成工程は、エッチング処理の内容によって導電膜16が耐エッチング特性が充分に確保できない場合に、エッチング工程の後工程で行うようにしてもよい。また、導電層形成工程は、上述したように導電膜16を不要とする場合には実施されないことは勿論である。
The conductive film forming process is performed in a post-process or a pre-process of the silicon etching film forming process, and the
エッチング工程は、シリコンエッチング膜32の開口部33A〜33Dに露出されたシリコン基板3を導電膜16に達するまでエッチングすることにより、図5に示すように複数個の部品装填開口部8を一括して形成する。エッチング工程は、上述したようにシリコン基材28として例えば面方位100の基板を用いた場合に、KOHやTMAH等のアルカリエッチング溶液を用いた異方性エッチング処理が施されて断面台形の部品装填開口部8を形成する。なお、エッチング工程は、シリコン材28の方位が異なるものであれば等方性エッチングを行ったり、ドライエッチング法によって部品装填開口部8を形成するようにしてもよい。
In the etching process, the
シリコン基板加工工程においては、シリコン基板3の第2主面3B上にシリコンエッチング膜32が残留しているが、後述する研磨工程によってこのシリコンエッチング膜32を除去する。なお、シリコン基板加工工程においては、研磨条件によってはシリコンエッチング膜32までの研磨を行わずに、シリコンエッチング膜除去工程を施して予めシリコンエッチング膜32を除去するようにしてもよい。
In the silicon substrate processing step, the
シリコン基板加工工程においては、図5に示すようにシリコン基板3の第1主面3A側に形成した導電層16によって部品装填開口部8が閉塞されているため、この部分の導電層16を除去する導電層加工工程が施される。導電層加工工程は、ウェットエッチング法やドライエッチング法等の適宜の方法によって導電層16の一部を除去することにより、図6に示すように第1主面3A側においても開口するシリコン基板3を貫通する部品装填開口部8を形成する。
In the silicon substrate processing step, as shown in FIG. 5, since the
実装部品一体化工程は、上述したシリコン基板加工工程を経て製作されたシリコン基板3に対して実装部品4を組み合わせて一体化する。実装部品一体化工程は、ダミー基板接合工程において図7に示すように剥離フィルム29を設けたシリコン基板3にダミー基板30を接合した第1中間体40を製作する。ダミー基板接合工程には、例えば比較的大きな機械的剛性を有する厚みのガラス基板やシリコン基板等からなり平坦な主面を有するとともにシリコン基板3よりもやや大判のダミー基板30が用いられる。ダミー基板接合工程には、後工程においてシリコン基板3からの剥離が可能な剥離フィルム、例えば加熱することにより粘着力が低下して剥離が可能となる熱剥離型フィルムや所定の溶液に浸すことにより粘着力が低下して剥離が可能となる剥離フィルム等の適宜の剥離フィルム29が用いられる。
In the mounting component integration step, the mounting
第1中間体40は、ダミー基板30が、剥離フィルム29を介してシリコン基板3の第1主面3A、詳細には導電層16上に接合されることによって、部品装填開口部8内に装填される実装部品4の基準面を構成する。第1中間体40は、ダミー基板30が薄厚とされたシリコン基板3に接合されることによって全体の機械的剛性を保持して、後工程におけるハンドリング性を向上させるとともに変形等を防止させる作用も奏する。第1中間体40は、剥離フィルム29が、シリコン基板3とダミー基板30とを接合するとともに、部品装填開口部8の開口部を閉塞することで装填された実装部品4をそれぞれの入出力部形成面10を接合して仮保持する作用も奏する。
The first intermediate 40 is loaded into the
実装部品一体化工程においては、実装部品装填工程によって、実装部品4が入出力部形成面10を装填面として第2主面3B側から部品装填開口部8内に装填される。実装部品装填工程は、例えば適宜の部品実装装置によってシリコン基板3に対して実装部品4を位置決めして部品装填開口部9内に装填する。実装部品装填工程においては、装填された実装部品4が入出力部形成面10をダミー基板30(剥離フィルム29)の主面上に突き当てられることによって、図8に示すように部品装填開口部8内において互いに入出力部形成面10が同一面を構成するように位置合わせされた第2中間体41を製作する。
In the mounting component integration step, the mounting
実装部品装填工程においては、所定の実装部品4A、4B、4Dが、上述したように予め絶縁性接着材15A、15B、15Dによって個別放熱プレート14を接合された状態で装填される。実装部品4A、4B、4Dは、それぞれの高さがシリコン基板3の厚みよりも大きく、図8に示すように個別放熱プレート14が第2主面3Bから突出した状態で部品装填開口部8内に装填される。なお、実装部品装填工程においては、特に放熱を要しない実装部品4Cが、部品装填開口部8内に直接装填される。
In the mounting component loading step, predetermined mounting
実装部品一体化工程は、封止樹脂層形成工程において、シリコン基板3の第2主面3Bから突出した個別放熱プレート14が埋設される充分な厚みを有する封止樹脂層9を形成する。封止樹脂層形成工程には、半導体製造工程等において一般的に用いられている例えば熱硬化型の液状エポキシ系樹脂材や液状ポリイミド樹脂材等の絶縁封止樹脂材が用いられて封止樹脂層9が形成される。封止樹脂層形成工程においては、シリコン基板3を例えば型枠等のキャビティ内に載置してこのキャビティ内に封止樹脂材を充填することによって、封止樹脂材が部品装填開口部8内に装填された実装部品4の外周部に流れ込むようにする。
In the mounting component integration step, in the sealing resin layer forming step, the sealing
封止樹脂層形成工程においては、例えば型枠を加熱する等の硬化処理を施して絶縁封止樹脂材を硬化させることにより、図9に示すようにダミー基板30上においてシリコン基板3や実装部品4を封止樹脂層9に埋め込んだ第3中間体42を製作する。第3中間体42は、封止樹脂層9が部品装填開口部8内において実装部品4を埋め込んで硬化した封止樹脂材によって構成されることでシリコン基板3と一体化させる。第3中間体42は、実装部品4が詳細には入出力パッド11をダミー基板30に突き当てられることから、このダミー基板30の主面と入出力部形成面10との間に構成された隙間に絶縁封止樹脂材が滲入して封止樹脂層9を形成して入出力部形成面10の被覆膜も構成される。第3中間体42は、この被覆膜によって実装部品4の入出力部形成面10が保護されている。
In the sealing resin layer forming step, for example, the insulating sealing resin material is cured by performing a curing process such as heating the mold, so that the
第3中間体42においては、充分な厚みを有する封止樹脂層9が形成されることによって、後工程の封止樹脂層研磨工程で実装部品4が損傷されたり、実装部品4に過大な負荷が直接かかって封止樹脂層9との剥離が生じて動いたりすることが防止される。封止樹脂層9は、少なくとも部品装填開口部8内に形成されて実装部品4を埋め込む程度に形成されるようにしてもよい。封止樹脂層形成工程は、例えば各種のチップ製造工程において採用される適宜の樹脂パッケージ形成法により封止樹脂層9を形成するようにしてもよい。
In the third intermediate 42, the sealing
実装部品一体化工程は、封止樹脂層研磨工程によって、封止樹脂層9をシリコン基板3の第2主面3Bが露出するまで研磨処理を施して図10に示すように全体が薄型化された第4中間体43を製作する。すなわち、封止樹脂層研磨工程は、第3中間体42に対して例えば機械・化学研磨法によって主面からシリコン基板3側に向かって封止樹脂層9を研磨する。封止樹脂層研磨工程においては、上述したようにダミー基板30を接合して比較的大きな機械剛性を有する封止樹脂層9に対して研磨処理を施すことから、高精度でかつ効率的な研磨を行うことが可能である。
In the mounting component integration step, the sealing resin layer polishing step is performed to polish the sealing
封止樹脂層研磨工程においては、上述したように実装部品4の底面12に接合された個別放熱プレート14がシリコン基板3の第2主面3Bから突出しており、これら個別放熱プレート14も図10に示すように第2主面3Bと同一面を構成するまで封止樹脂層9と同時に研磨されて薄厚とされる。封止樹脂層研磨工程は、シリコン基板3の第2主面3B上に残されたシリコンエッチング膜32も同時に研磨して除去する。なお、封止樹脂層研磨工程は、ハイブリットモジュール1を薄型化するとともに放熱特性を向上させるために施されることから、少なくとも実装部品4に接合した個別放熱プレート14が露出するまで封止樹脂層9に研磨処理を施す工程であってもよい。
In the sealing resin layer polishing step, as described above, the individual heat dissipation plate 14 bonded to the bottom surface 12 of the mounting
実装部品一体化工程は、放熱プレート接合工程によって、シリコン基板3の第2主面3B上に接着層22を介して銅プレート等によって形成した放熱プレート6が全面に亘って接合されて、図11に示すように第5中間体44を製作する。第5中間体44は、放熱プレート6が封止樹脂層研磨工程を経て平坦化された第2主面3B上に接合されることにより、実装部品4に接合した個別放熱プレート14と全面に亘って密着して良好な熱伝導が行われるようになる。
In the mounting component integration process, the
第5中間体44は、薄厚とされた第4中間体43を放熱プレート6によって補強することで後工程における取り扱いが簡易化される。第5中間体44は、放熱プレート6によって第2主面3B側を大口径とした断面略台形に形成された部品装填開口部8内に封止樹脂層9によって固定された実装部品4の脱落や位置ズレが防止されるようになる。第5中間体44は、放熱プレート6によって部品装填開口部8内において実装部品4や封止樹脂層9が確実に保持されるようになる。
The fifth
実装部品一体化工程は、ダミー基板剥離工程によって図12に示すように第4中間体43から、薄型化されたシリコン基板3に接合することによって機械的剛性を保持して取り扱いの簡易化を図っていたダミー基板30が剥離される。ダミー基板剥離工程は、例えば熱剥離型フィルムを用いて上述したようにシリコン基板3の第1主面3Aに剥離フィルム29を介してシリコン基板3に接合されたダミー基板30が、第4中間体43に加熱処理を施すことによって剥離フィルム29とともに剥離されて図13に示す中間体31を製作する。
In the mounting component integration process, the dummy substrate peeling process is used to bond the fourth
中間体31は、前工程の放熱プレート接合工程によってシリコン基板3の第2主面3Bに放熱プレート6を接合したことによって、ダミー基板30を剥離した後にも大きな機械的剛性が保持される。中間体31は、図13に示すように、実装部品4が第1主面3Aに対してそれぞれの入出力部形成面10が略同一面を構成して部品装填開口部8内に封止樹脂層9によって埋め込まれてシリコン基板3と一体化される。中間体31は、ダミー基板30が剥離されることによって、実装部品4の入出力部形成面10に設けた入出力パッド11及び光学素子3Dの光学入出力部13が露出されるとともに部品装填開口部8が開口された第1主面3Aに導電層16が形成されて構成される。
The
中間体31には、シリコン基板3の第1主面3A上に、一般的な多層配線技術による配線層形成工程が施されて図14に示すように配線層5が形成される。配線層形成工程は、具体的には第1主面3A上に第1絶縁樹脂層17Aを形成する第1絶縁樹脂層形成工程と、この第1絶縁樹脂層17A中に複数個の第1ビアホール21Aを形成する第1ビアホール形成工程と、第1絶縁樹脂層17A上に第1配線パターン18Aを形成する第1配線パターン形成工程と、第1ビアホール21Aに導通処理を施して第1ビア19Aを形成する第1ビア形成工程とを有する。
The
また、配線層形成工程は、第1絶縁樹脂層17A上に第1配線パターン18Aを被覆して第2絶縁層17Bを形成する第2絶縁層形成工程と、この第2絶縁層17B中に複数個の第2ビアホール21Bを形成する第2ビアホール形成工程と、第2絶縁層17B上に第2配線パターン18Bを形成する第2配線パターン形成工程と、第2ビアホール21Bに導通処理を施して第2ビア19Bを形成する第2ビア形成工程とを有して図14に示す中間ハイブリットモジュール45を製作する。なお、配線層形成工程は、上述した各工程を繰り返すことによって、多層の配線層5を形成するようにしてもよい。
The wiring layer forming step includes a second insulating layer forming step of forming the second insulating layer 17B by covering the first insulating
配線層形成工程は、第1絶縁樹脂層17Aや第2絶縁層17Bをエポキシ系樹脂等の感光性の光透過性を有する絶縁樹脂によって形成する。第1絶縁樹脂層形成工程は、シリコン基板3の第1主面3A上にスピンコート法やディップ法等によって絶縁樹脂を均一な厚みで塗布した後に加熱処理を施して硬化させて、第1絶縁樹脂層17Aを形成する。第1ビアホール形成工程は、第1絶縁樹脂層17A上に所定のマスキングを行って感光・現像処理を施し、絶縁樹脂をエッチング処理で除去することによって、導電層16や実装部品4の入出力パッド11を外方に臨ませる第1ビアホール21Aを形成する。なお、第1ビアホール形成工程は、非感光性の絶縁樹脂を用いて第1絶縁樹脂層17Aを形成する場合に、レーザ加工等のドライエッチング法によって第1ビアホール21Aを形成する。
In the wiring layer forming step, the first insulating
配線層形成工程は、第1ビアホール形成工程によって形成した第1ビアホール21Aに対して第1ビア形成工程を施して第1ビア19Aを形成する。第1ビア形成工程は、第1ビアホール21A内にデスミア処理を施すとともに、例えば無電解銅めっき処理等を施して内壁部の導通化を行う。第1ビア形成工程は、第1ビアホール21A内に導電ペースト等を充填し、さらに蓋形成処理等を行うことによって第1ビア19Aを形成する。
In the wiring layer forming step, the first via
第1配線パターン形成工程は、詳細を省略するが例えば第1絶縁樹脂層17A上にめっきレジストによるパターニングを行った後に無電解銅めっき処理等を施して所定の厚みを有する銅めっき層を形成し、不要なめっきレジストを除去することによって所定の銅配線パターンからなる第1配線パターン18Aを形成する。なお、第1配線パターン形成工程は、上述したように光学素子4Dの光学信号入出力部13に対向して光学信号が透過する光学信号伝送路5Bに第1絶縁樹脂層17A上に第1配線パターン18Aや第1ビア19が形成されないように適宜パターン設計が行われる。
Although the details of the first wiring pattern forming step are omitted, for example, after patterning with a plating resist on the first insulating
第2絶縁樹脂層形成工程は、上述した第1絶縁樹脂層形成工程と同様の工程であり、第1配線パターン18Aを形成した第1絶縁樹脂層17A上に全面に亘って均一な厚みの第2絶縁樹脂層17Bを形成する。第2絶縁樹脂層形成工程においても、第1絶縁樹脂層17Aを形成する絶縁樹脂材と同一の絶縁樹脂が用いられ、この絶縁樹脂をスピンコート法等によって第1絶縁樹脂層17A上に均一な厚みで塗布した後に加熱等の硬化処理を施して第2絶縁樹脂層17Bを形成する。
The second insulating resin layer forming process is the same process as the first insulating resin layer forming process described above, and the first insulating
配線層形成工程は、第2絶縁樹脂層17Bに対して上述した第1ビアホール形成工程と同様の第2ビアホール形成工程によって第1配線パターン18Aに形成したランドを外方に臨ませる第2ビアホール21Bを形成する。配線層形成工程は、第2絶縁樹脂層17B上に、上述した第1配線パターン形成工程と同様の第2配線パターン形成工程によって、第2配線パターン18Bを形成する。第2配線パターン18Bは、第2ビアホール21Bを介して第1配線パターン18Aと層間接続されるとともに、詳細を省略するベース基板部7との接続用ランドが形成されている。
In the wiring layer forming step, the second via
配線層形成工程は、第2配線パターン18Bのランド上にバンプ20を形成するバンプ形成工程が施されて配線層5の表面5A上に多数個のバンプ20を形成することにより、図1に示したハイブリットモジュール1を完成する。バンプ形成工程は、例えば金めっき処理によってランド上に所定の高さを有するバンプ20を形成する。バンプ形成工程は、上述したようにハイブリットモジュール1のベース基板部7に対する実装方法によってランド上に例えば半田ボールや金属ボール等を設ける工程であってもよい。
The wiring layer forming step is shown in FIG. 1 by forming a large number of
ハイブリットモジュール製造工程は、上述したように外形形状を異にする多数個の実装部品4を備えているが、実装部品4をシリコン基板3に埋設した状態で実装することから小型化と薄型化とが図られるとともに実装部品4と配線層5とを最短で接続して寄生容量を低減して特性の向上を図ったハイブリットモジュール1を製造する。ハイブリットモジュール製造工程は、平坦化されたシリコン基板3の第1主面3A上に多層構造の配線層5を形成することでいわゆる半導体製造工程において実施されているウエハ工程によって配線層5を形成することから、絶縁層17に微細かつ高精度の配線パターン18を形成することが可能となり、薄型化とともに高密度実装化や多機能化の対応が図られるハイブリットモジュール1を製造する。
The hybrid module manufacturing process includes a large number of mounting
ハイブリットモジュール製造工程は、熱による形状や状態の変化がほとんど生じないシリコン基板3をベース基板として部品装填開口部8内に実装部品4を封止樹脂層9によって埋め込んで固定したハイブリットモジュール1を製造する。ハイブリットモジュール製造工程は、工程中で施すエッチング処理或いはベース基板7に実装するリフロー半田工程等おける熱の影響によるシリコン基板3の変形が抑制されて実装部品4を高精度に位置決めして実装することから、実装部品4と配線層5との接続状態が確実に保持されて断線等の発生を抑制して信頼性の向上を図ったハイブリットモジュール1を製造する。
The hybrid module manufacturing process manufactures the
ハイブリットモジュール製造工程は、シリコン基板3が実装部品4や配線層5のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュール1を製造する。ハイブリットモジュール製造方法は、必要な実装部品4に個別放熱プレート14を設けるとともに、大型の放熱プレート6も設けることによって放熱特性に優れたハイブリットモジュール1を製造する。
In the hybrid module manufacturing process, since the
以上の工程を経て製造されたハイブリットモジュール1は、ハイブリットモジュール実装工程により、バンプ20を介してフリップチップ実装法等の実装方法によって他の電子部品24等とともにベース基板部7上に実装されて図2に示すハイブリット回路装置2を完成させる。ハイブリットモジュール実装工程は、上述したようにベース基板部7上に2個のハイブリットモジュール1A、1Bを実装してハイブリット回路装置2を完成させたが、1個或いはさらに多数個を実装するとともに多数個の電子部品24を実装して構成するようにしてもよいことは勿論である。
The
ハイブリットモジュール実装工程は、ハイブリットモジュール1が配線層5の表面5Aを実装面として電子部品24等とともにベース基板部7上に実装する。ハイブリットモジュール実装工程は、バンプ20をベース基板部7の相対するランドに位置合わせした状態で超音波溶着等の処理を施してハイブリットモジュール1を実装する。
In the hybrid module mounting step, the
ベース基板部7は、従来周知の多層配線基板技術によって製作したベース配線基板25に光導波路部材26が搭載されており、最上層の配線パターンにハイブリットモジュール1や電子部品24を電気的に接続して固定するためのランドが形成されている。ベース基板部7には、絶縁保護層27や光導波路部材26が設けられており、光学素子4Dと光導波路部材21の入出射端部と位置合わせしてハイブリットモジュール1が実装される。ハイブリット回路装置2は、ハイブリットモジュール1の放熱プレート6上にヒートスプレッダー23が接合される。
The
以上の工程を経てベース基板部7にハイブリットモジュール1を実装したハイブリット回路装置2は、ベース配線基板25の底面側に形成された電極パッドを介してマザーボード等に実装される。なお、ハイブリット回路装置2は、ハイブリットモジュール1側にバンプ20を形成したが、ベース基板部7側にバンプを形成するようにしてもよい。バンプについては、例えば銅めっき法によって銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して形成する等の適宜の方法によって形成される。ベース基板部7については、いわゆるリジット型多層配線基板が用いられたが、例えばポリイミドフィルムを用いたフレキシブル配線基板であってもよい。
The
上述した第1の実施の形態として示したハイブリットモジュール1においては、配線層5が絶縁層17を透明な絶縁樹脂材によって形成するとともに光学素子4Dと対向して層内に光学信号伝送路5Bを構成して光学信号を表面5Aに透過させるようにしたが、本発明はかかる構成に限定されるものでは無い。第2の実施の形態として図15に示したハイブリットモジュール50は、シリコン基板3の第1主面3A上に光導波路部材51を直接接合した構成に特徴を有している。ハイブリットモジュール50は、基本的な構成をハイブリットモジュール1と同等とすることから、同等の部位について同一符号を付すことによって説明を省略する。
In the
ハイブリットモジュール50も、部品装填開口部8内に実装部品4を装填して封止樹脂層9によって封止、固定するとともに研磨処理を施して薄型化したシリコン基板3の第1主面3A上に配線層52が積層形成される。ハイブリットモジュール50においては、配線層52の形成工程の前工程として、シリコン基板3の第1主面3A上に光導波路部材51が接合される。光導波路部材51も、上述した光導波路部材26と同様に、光透過性を有する樹脂によって形成された導光材を光屈折率を異にするクラッド層によって封装して構成され、光学信号を内部に封じ込めた状態で伝送する。光導波路部材51は、45°にカットしてミラー面を形成した光学信号の入出射部を光学素子4Dの光学信号入出力部13と対向させて、シリコン基板3の第1主面3A上に適宜の接着剤によって接合する。光導波路部材51は、他端部が側方へと引き出され、図示しない光コネクタが結合される。
The
ハイブリットモジュール50は、光導波路部材51を接合したシリコン基板3の第1主面3A上に、上述した配線層形成工程と同様の工程を経て配線層52が形成される。ハイブリットモジュール50においては、上述した構成によって配線層52内に光学信号を透過させる光学信号伝送路を構成する必要は無い。したがって、ハイブリットモジュール50においては、配線層52を構成する絶縁層が特に光透過性の絶縁樹脂材によって形成される必要は無い。
In the
以上のように構成されたハイブリットモジュール50においては、例えば発光素子からなる光学素子4Dの光学信号入出力部(出射部)13から出射された光学信号が、光導波路部材51の一端部から入射されてその内部を導光され、他端側の光コネクタへと導光されるようにする。ハイブリットモジュール50においては、配線層52を形成する際に絶縁樹脂材の自由度が大きくなり、コストや工程に合わせて最適な材料選択を行うことが可能となる。なお、ハイブリットモジュール50は、上述したハイブリット回路装置2のようにベース配線基板25上に隣り合って実装される場合に、光導波路部材51がそれぞれの光学素子4D間の光学伝送路を構成する。
In the
第3の実施の形態として図16に示したハイブリットモジュール55は、ハイブリットモジュール50と同様に、シリコン基板3の第1主面3A上に絶縁層が特に光透過性の絶縁樹脂材によって形成されることに限定されない配線層56が形成される。ハイブリットモジュール55は、配線層56を光学素子4Dの光学信号入出力部13を外方に臨ませる光学スルーホール57が形成されるとともに、この光学スルーホール57の開口部に一端部を対向させて配線層56の表面に光導波路部材58が接合されて構成される。なお、ハイブリットモジュール55は、その他の構成をハイブリットモジュール1と同等とすることから、同等の部位について同一符号を付すことによって説明を省略する。
In the
ハイブリットモジュール55は、上述した配線層5の形成工程と同様に、第1絶縁層形成工程と、第1ビアホール形成工程と、第1配線パターン形成工程と、第1ビア形成工程と、第2絶縁層形成工程と、第2ビアホール形成工程と、第2配線パターン形成工程と、第2ビア形成工程等を経て配線層56が形成される。ハイブリットモジュール55においても、配線層56が光学素子4Dの光学信号入出力部13に対向する厚み方向の部位を非配線パターン形成領域として構成し、この部位に貫通して光学スルーホール57が形成される。光学スルーホール57は、例えば第2ビアホール形成工程と同時、或いは別工程によって適宜のエッチング処理が施されて形成される。
The
ハイブリットモジュール55には、配線層56の表面上に光導波路部材58が接合される。光導波路部材58も、上述した各光導波路部材と同様に、光透過性を有する絶縁樹脂によって形成された導光材を光屈折率を異にするクラッド層によって封装して構成され、光学信号を内部に封じ込めた状態で伝送する。光導波路部材58は、45°にカットしてミラー面を形成した光学信号の入出射部を光学スルーホール57と対向させて、配線層56の表面上に適宜の接着剤によって接合する。光導波路部材51は、他端部が側方へと引き出され、図示しない光コネクタが結合される。なお、光導波路部材58は、開口部からの光漏れを抑制して光効率の向上が図られるように、端部が光学スルーホール57の開口寸法よりも大きな形状に形成されることが好ましい。
An
以上のように構成されたハイブリットモジュール55においては、例えば発光素子からなる光学素子4Dの光学信号入出力部(出射部)13から出射された光学信号が、光学スルーホール57内を配線層56の表面側へと導かれる。ハイブリットモジュール55においては、光学信号が光学スルーホール57の開口部に端部を対向させた光導波路部材58に入射されてその内部を導光され、他端側の光コネクタへと導光されるようにする。ハイブリットモジュール55においても、配線層52を形成する際に絶縁樹脂材の自由度が大きくなり、コストや工程に合わせて最適な材料選択を行うことが可能となる。
In the
第4の実施の形態として図17に示したハイブリットモジュール60は、上述したハイブリットモジュール55と同様に、光学素子4Dの光学信号入出力部13と対向して配線層56に光学スルーホール57が形成されるが、この光学スルーホール57にレンズ61を組み付けた構造に特徴を有している。レンズ61は、光学スルーホール57の内径とほぼ同径の外径を有する円柱状のプラスチックレンズからなり、光学スルーホール57内に嵌め込まれる。レンズ61は、光学スルーホール57に対してきつく嵌め込まれるとともに、光導波路部材58によって抜け止めされる。
In the
ハイブリットモジュール60においては、例えば発光素子からなる光学素子4Dの光学信号入出力部(出射部)13から出射された光学信号が、レンズ61によって光導波路部材58のミラー面に集光されるようにする。したがって、ハイブリットモジュール60においては、光学信号の伝送効率の向上が図られるとともに、外乱光の影響を低減して高精度の伝送が行われるようになる。なお、ハイブリットモジュール60は、光学信号をレンズ61によって導光することから、配線層56が光透光性を有する絶縁樹脂材によって絶縁層を形成されるようにしてよい。また、ハイブリットモジュール60は、特に大きな衝撃や振動を受ける機器に搭載される場合を除いて、レンズ61を光学スルーホール57に対して接着剤等によって固定する必要は無く、簡易に取り付けることが可能である。
In the
第5の実施の形態として図18に示したハイブリットモジュール65は、大判のシリコン基板66が用いられ、このシリコン基板66の中央領域66Aを挟んで第1ハイブリットモジュールユニット部67Aと第2ハイブリットモジュールユニット部67Bとが隣り合って一体に形成された構成に特徴を有している。ハイブリットモジュール65は、第1ハイブリットモジュールユニット部67Aと第2ハイブリットモジュールユニット部67Bとが個々の構成を上述したハイブリットモジュール1とほぼ同等とすることから、同等の部位に同一符号を付すことによって説明を省略する。
The
ハイブリットモジュール65は、第1ハイブリットモジュールユニット部67Aと第2ハイブリットモジュールユニット部67Bとが、それぞれの光学素子68A、68Bが隣り合って配置されるように左右の領域に各実装部品4を左右対象に配列してシリコン基板66に形成される。ハイブリットモジュール65は、例えば第1ハイブリットモジュールユニット部67A側の光学素子68Aが発光素子であり、第2ハイブリットモジュールユニット部67B側の光学素子68Bが受光素子である。
In the
ハイブリットモジュール65は、第1ハイブリットモジュールユニット部67Aと第2ハイブリットモジュールユニット部67Bの各実装部品を実装したシリコン基板66の主面上に全面に亘って配線層69が形成される。ハイブリットモジュール65は、第1ハイブリットモジュールユニット部67Aと第2ハイブリットモジュールユニット部67Bとの中央領域66A上に、配線層5の一部として接続配線層部69Aが形成され、この接続配線層部69Aの詳細を省略する配線パターンを介して電気信号の授受が行われるようにする。また、ハイブリットモジュール65は、第1ハイブリットモジュールユニット部67Aと第2ハイブリットモジュールユニット部67Bとが、接続配線層部69A上に設けられた光導波路部材70を介して光学信号の授受が行われるようにする。
In the
ハイブリットモジュール65においても、配線層69が光透過性の絶縁樹脂材によって絶縁層を形成し、この配線層69の発光素子68Aと受光素子68Bとの対向部位が厚み方向の全域に亘って非配線パターン形成領域とされることにより第1光学信号伝送路71Aと第2光学信号伝送路71Bとを構成してなる。ハイブリットモジュール65は、光導波路部材70が、一端部を第1ハイブリットモジュールユニット部67A側の第1光学信号伝送路71Aと対向されるとともに他端部を第2ハイブリットモジュールユニット部67B側の第2光学信号伝送路71Bと対向されて接続配線層部69A上に設けられる。
Also in the
以上のように構成されたハイブリットモジュール65は、例えば第1ハイブリットモジュールユニット部67A側のLSI4A1、4B1と第2ハイブリットモジュールユニット部67B側のLSI4A2、4B2との信号授受が、発光素子68Aと受光素子68B及び光導波路部材70とによって構成される光学系伝送路を介して行われるようにする。ハイブリットモジュール65は、同一モジュール内においてもかかる光学系伝送路を介して信号授受を行うことで、高速・高容量化が図られる。
The
ところで、第1の実施の形態として図2に示したハイブリット回路装置2は、配線層5に設けたバンプ20を介してハイブリットモジュール1をベース配線基板25上にフリップチップ実装して構成したが、本発明はかかる構成に限定されるものでは無い。第2の実施の形態として図19に示したハイブリット回路装置75は、例えば光フロントエンドモジュールを構成し、光導波路部材26がハイブリットモジュール1の配線層5の表面5Aに設けられ、このハイブリットモジュール1をベース配線基板76上のモジュール実装面76A上にフリップチップ実装した構成に特徴を有している。
The
ハイブリット回路装置75は、光導波路部材26が配線層5の表面5Aとベース配線基板76のモジュール実装面76Aとの間に沿ってベース配線基板76の側端部まで引き出されるとともに、ベース配線基板76に実装した光コネクタ77と接続される。ハイブリット回路装置75においては、ハイブリットモジュール1内の光学素子4Dから出射された光学信号が配線層5の光学信号伝送路5Bを透過して光導波路部材26に入射され、この光導波路部材26内を導光されて光コネクタ77を介して光ファイバー78に出力されるようにする。なお、ハイブリット回路装置75においては、光コネクタ77側から入力された光学信号が光導波路部材26内を導光され、光学信号伝送路5Bを透過して光学素子4Dに入力される。
In the
第3の実施の形態として図20に示したハイブリット回路装置80は、ベース配線基板81のモジュール実装面81A上に上述したハイブリットモジュール1をフリップチップ実装した基本的な構成を上述したハイブリット回路装置75と同様とするが、ベース配線基板81のモジュール実装面81Aと対向する底面81B側に光導波路部材26を設けた構成に特徴がある。ハイブリット回路装置80においては、モジュール実装面81A上にハイブリットモジュール1を実装したベース配線基板81の光学信号伝送路5Bに対向部位に、モジュール実装面81Aと底面81Bとに貫通して光学スルーホール82が形成される。
The
ハイブリット回路装置80は、ベース配線基板81の底面81B側に、光導波路部材26が一端部によって光学スルーホール82の開口部を閉塞するようにして設けられる。ハイブリット回路装置80は、光導波路部材26の他端部がベース配線基板81の側方へと引き出され、図示しない光コネクタと接続される。なお、ハイブリット回路装置80は、光学スルーホール82内に上述したハイブリットモジュール60と同様にレンズを嵌め込むようにしてもよい。
The
第4の実施の形態として図21に示したハイブリット回路装置85は、大型のベース配線基板86のモジュール実装面86A上にそれぞれ実装部品4を実装した第1ハイブリットモジュール1Aと実装部品4を実装した第2ハイブリットモジュール1Bとを実装するとともに、ベース配線基板86側に複数個の光導波路部材26A〜26Cを設けた基本的な構成を上述したハイブリット回路装置2と同様とする。なお、ハイブリット回路装置85においては、第1ハイブリットモジュール1Aと第2ハイブリットモジュール1Bとが第1LSI4Aに代えて第2光学素子4Eを搭載したものが用いられている。
In the
第1ハイブリットモジュール1Aと第2ハイブリットモジュール1Bは、それぞれの配線層5に、光学素子4D2対向して構成された光学信号伝送路5Bとともに、第2光学素子4Eと対向する部位に第2光学信号伝送路5Cが構成されている。なお、図21においては、第1ハイブリットモジュール1A側の部材や部位について例えば「4B1」のように末尾に「1」の符号を付すとともに、第2ハイブリットモジュール1B側の部材や部位について例えば「4B2」のように末尾に「2」の符号を付して区分する。
The
ハイブリット回路装置85には、第1光導波路部材26A乃至第3光導波路部材26Cがそれぞれベース配線基板86の内層に設けられる。ベース配線基板86には、第1ハイブリットモジュール1Aの実装領域において、光学素子4D1と対向する部位に第1レンズ88Aを嵌め込んだ有底の第1光学スルーホール87Aが形成されるとともに、光学素子4E1と対向する部位に第2レンズ88Bを嵌め込んだ有底の第2光学スルーホール87Bが形成される。ベース配線基板86には、第2ハイブリットモジュール1Bの実装領域において、光学素子4D2と対向する部位に第3レンズ88Cを嵌め込んだ有底の第3光学スルーホール87Cが形成されるとともに、光学素子4E2と対向する部位に第4レンズ88Dを嵌め込んだ有底の第4光学スルーホール87Dが形成される。
In the
ハイブリット回路装置85は、例えばベース配線基板86が一対の銅張基板をプリプレグを介して積層して形成する場合に、第1の銅張基板側にそれぞれレンズ88を嵌め込んだスルーホール87を形成した後に第1の銅張基板に対して光導波路部材26が位置合わせして組み合わされる。ハイブリット回路装置85は、プリプレグを介して第1の銅張基板に対して第2の銅張基板を積層することによって、層内に各光導波路部材26を封装したベース配線基板86を形成する。ハイブリット回路装置85は、かかる方法に限定されず、種々の多層配線基板技術によって層内に各光導波路部材26を封装したベース配線基板86を形成することが可能である。
In the
ハイブリット回路装置85には、図示しない一端側をベース配線基板86の側方へと引き出された第1光導波路部材26Aが、端部を第2光学スルーホール87Bに対向されてベース配線基板86の内層に設けられる。ハイブリット回路装置85には、第2光導波路部材26Bが、一端部を第1光学スルーホール87Aと対向されるとともに他端部を第4光学スルーホール87Dと対向されてベース配線基板86の内層に設けられる。ハイブリット回路装置85には、第3光導波路部材26Cが、一端部を第3光学スルーホール87Cと対向されるとともに他端部を側方へと引き出されてベース配線基板86の内層に設けられる。
In the
以上のように構成されたハイブリット回路装置85においては、矢印で示すように第1光導波路部材26Aを介して外部から光学信号が入力され、第1光学スルーホール87Aの第1レンズ88Aによって集光されて第2光学信号伝送路5C1を介して第1ハイブリットモジュール1Aの光学素子4E1に入力される。ハイブリット回路装置85においては、第1ハイブリットモジュール1Aにおいて所定の信号処理が行われて生成された光学信号が、光学素子4D1から第1光学信号伝送路5B1を介して出射される。ハイブリット回路装置85においては、光学信号が第2光学スルーホール87Bの第2レンズ88Bによって集光されて第2光導波路部材26Bに入射される。
In the
ハイブリット回路装置85においては、光学信号が第2光導波路部材26B内を導光されて第4光学スルーホール87Cの第4レンズ88Cによって集光されて第2光学信号伝送路5C2を介して第2ハイブリットモジュール1Bの光学素子4E2に入力される。ハイブリット回路装置85においては、第2ハイブリットモジュール1Bにおいて所定の信号処理が行われて生成された光学信号が、光学素子4D2から第1光学信号伝送路5B2を介して出射される。ハイブリット回路装置85においては、光学信号が第3光学スルーホール87Cの第3レンズ88Cによって集光されて第3光導波路部材26Cに入射される。ハイブリット回路装置85においては、光学信号が第3光導波路部材26Cを介して外部機器等へと出力される。
In the
ハイブリット回路装置85においては、外部機器等から入力された光学信号を各ハイブリットモジュール1A、1B間において光学信号伝送系を構成して授受が行われるようにするとともに、所定の処理を行って外部機器等へと出力する。ハイブリット回路装置85においては、かかる光学系伝送路を介して例えばハイブリットモジュール1A、1BのLSI4C1、4C2間における情報信号等の授受を行うようにすることで、高速・高容量化が図られる。なお、ハイブリット回路装置85においては、外部機器等との信号の授受について、電気信号伝送系を構成して授受を行うようにしてもよいことは勿論である。
The
第5の実施の形態として図22に示したハイブリット回路装置90は、上述したハイブリット回路装置85と同等の機能を奏するが、ベース配線基板91の各ハイブリットモジュール1A、1Bを実装したモジュール実装面91Aと対向する底面91B側に第1光導波路部材26A乃至第3光導波路部材26Cを設けた構成に特徴を有している。ハイブリット回路装置90は、ベース配線基板91の所定位置にそれぞれレンズ93を嵌め込んだ光学スルーホール92が形成されるが、これら光学スルーホール92がベース配線基板91を厚み方向に貫通する貫通孔として形成される。なお、ハイブリット回路装置90においては、ベース配線基板91が比較的大きな厚みを有する場合に、レンズ93に代えて導光部材を嵌め込んだり、貫通孔のままで各光学スルーホール92を構成するようにしてもよい。
The
ハイブリット回路装置90においても、外部機器等から入力された光学信号を各ハイブリットモジュール1A、1B間において光学信号伝送系を構成して授受が行われるようにするとともに、所定の処理を行って外部機器等へと出力する。ハイブリット回路装置90においては、各光導波路部材26をベース配線基板91に対して表面実装部材として底面91B側に設けることによって、工程の簡易化と精密な実装が可能となる。
Also in the
1 ハイブリットモジュール、2 ハイブリット回路装置、3 シリコン基板、4 実装部品、4D 光学素子、5 配線層、5B 光学信号伝送路、6 放熱プレート、7 ベース基板部、8 部品装填開口部、9 封止樹脂層、10 入出力部形成面、11 入出力パッド、13 光学入出力部、14 個別放熱プレート、16 導電層、17 絶縁層、18 配線パターン、19 ビア、20 バンプ、23 ヒートスプレッダー、24 電子部品、25 ベース配線基板、26 光導波路部材、29 剥離フィルム、30 ダミー基板、31 中間体、32 シリコンエッチング膜、33 開口部、50 ハイブリットモジュール、51 光導波路部材、52 配線層、55 ハイブリットモジュール、56 配線層、57 光学スルーホール、58 光導波路部材、60 ハイブリットモジュール、61 レンズ、65 ハイブリットモジュール、66 シリコン基板、67 ハイブリットモジュール部、68 光学素子、69 配線層、70 光導波路部材、71 光学信号伝送路、75 ハイブリット回路装置、76 ベース配線基板、77 光コネクタ、78 光ファイバー、80 ハイブリット回路装置、81 ベース配線基板、82 光学スルーホール、85 ハイブリット回路装置、86 ベース配線基板、87 光学スルーホール、88 レンズ、90 ハイブリット回路装置、91 ベース配線基板、92 光学スルーホール、93 レンズ DESCRIPTION OF SYMBOLS 1 Hybrid module, 2 Hybrid circuit apparatus, 3 Silicon substrate, 4 Mounting components, 4D optical element, 5 Wiring layer, 5B Optical signal transmission path, 6 Heat radiation plate, 7 Base board part, 8 Component loading opening part, 9 Sealing resin Layer, 10 Input / output section forming surface, 11 Input / output pad, 13 Optical input / output section, 14 Individual heat dissipation plate, 16 Conductive layer, 17 Insulating layer, 18 Wiring pattern, 19 Via, 20 Bump, 23 Heat spreader, 24 Electronic component 25 Base wiring board, 26 Optical waveguide member, 29 Release film, 30 Dummy substrate, 31 Intermediate, 32 Silicon etching film, 33 Opening, 50 Hybrid module, 51 Optical waveguide member, 52 Wiring layer, 55 Hybrid module, 56 Wiring layer, 57 Optical through hole, 58 Optical waveguide Member, 60 hybrid module, 61 lens, 65 hybrid module, 66 silicon substrate, 67 hybrid module section, 68 optical element, 69 wiring layer, 70 optical waveguide member, 71 optical signal transmission path, 75 hybrid circuit device, 76 base wiring board , 77 optical connector, 78 optical fiber, 80 hybrid circuit device, 81 base wiring substrate, 82 optical through hole, 85 hybrid circuit device, 86 base wiring substrate, 87 optical through hole, 88 lens, 90 hybrid circuit device, 91 base wiring substrate , 92 Optical through hole, 93 lenses
Claims (3)
貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、上記各部品装填開口部内に、それぞれの入出力部形成面が上記シリコン基板の第1主面と略同一面を構成して装填され、少なくとも1個が光学素子である複数個の実装部品と、上記各部品装填開口部にそれぞれ充填された封止材によって形成され、上記各実装部品をそれぞれの上記入出力部形成面を上記シリコン基板の第1主面に露出させた状態で上記各部品装填開口部内に埋め込んで固定する封止層と、上記シリコン基板の上記第1主面上に形成され、この第1主面に露出された上記各実装部品の上記各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とから構成され、光透過性を有する絶縁樹脂によって絶縁層を形成するとともに、上記光学素子の光学信号入出力部と対向する部位を厚み方向の全域に亘って上記配線パターンの非形成領域として上記配線層内に設けられて光学信号を透過する光学信号伝送路と、上記配線層の表面側に、一端部を上記光学信号伝送路と対向されるとともに他端部を側方側に引き出されて設けられた光導波路部材とによって構成され、上記光学素子の光学信号入出力部と対向する上記シリコン基板の上記第1主面上と、上記配線層内と、上記配線層の表面上の少なくともいずれか1箇所に、光学信号を伝送する光学信号伝送路手段が設けられ、上記シリコン基板の第2主面の全面に、上記各部品装填開口部の開口部を閉塞して高熱伝導率特性を有する金属板からなる補強板部材が接合され、この補強板部材が補強機能と上記各実装部品から発生した熱を放熱する放熱機能とを奏する第2のハイブリットモジュールと、
上記第1のハイブリットモジュールと第2のハイブリットモジュールを、上記配線層の表面に形成したバンプを介して第1主面上に実装する配線基板とを備え、
上記配線基板に、上記光学素子として発光素子を実装した第1ハイブリットモジュールと上記光学素子として受光素子を実装した第2ハイブリットモジュールとが実装されるとともに、上記第1ハイブリットモジュールの上記発光素子の光学信号出力部と対向する光学信号伝送路と上記第2ハイブリットモジュールの上記受光素子の光学信号入力部と対向する光学信号伝送路とに相対する端部が対向されて光導波路部材が設けられたハイブリット回路装置。 A silicon substrate in which a plurality of component loading openings composed of through openings are formed, and each input / output portion forming surface in each of the component loading openings constitutes substantially the same surface as the first main surface of the silicon substrate. A plurality of mounting components, at least one of which is an optical element, and a sealing material filled in each of the component loading openings. Formed on the first main surface of the silicon substrate, and a sealing layer that is embedded and fixed in the respective component loading openings in a state where the first main surface of the silicon substrate is exposed. The wiring layer having a wiring pattern connected to the input / output unit provided on the input / output unit forming surface of each mounting component exposed to the surface is formed, and the insulating layer is formed of an insulating resin having light transmittance And An optical signal transmission path for transmitting an optical signal provided in the wiring layer as a non-formation area of the wiring pattern over a whole area in the thickness direction of a portion facing the optical signal input / output portion of the optical element, and the wiring An optical signal input / output unit of the optical element, comprising: an optical waveguide member provided on one surface of the layer with one end opposed to the optical signal transmission path and the other end extended to the side. An optical signal transmission path means for transmitting an optical signal is provided on at least one of the first main surface of the silicon substrate facing the substrate, the wiring layer, and the surface of the wiring layer, A reinforcing plate member made of a metal plate having a high thermal conductivity characteristic by closing the opening of each of the component loading openings is joined to the entire second main surface of the silicon substrate. Derived from each mounted component A first hybrid module which achieves a heat dissipation function for dissipating the heat,
A silicon substrate in which a plurality of component loading openings composed of through openings are formed, and each input / output portion forming surface in each of the component loading openings constitutes substantially the same surface as the first main surface of the silicon substrate. A plurality of mounting components, at least one of which is an optical element, and a sealing material filled in each of the component loading openings. Formed on the first main surface of the silicon substrate, and a sealing layer that is embedded and fixed in the respective component loading openings in a state where the first main surface of the silicon substrate is exposed. The wiring layer having a wiring pattern connected to the input / output unit provided on the input / output unit forming surface of each mounting component exposed to the surface is formed, and the insulating layer is formed of an insulating resin having light transmittance And An optical signal transmission path for transmitting an optical signal provided in the wiring layer as a non-formation area of the wiring pattern over a whole area in the thickness direction of a portion facing the optical signal input / output portion of the optical element, and the wiring An optical signal input / output unit of the optical element, comprising: an optical waveguide member provided on one surface of the layer with one end opposed to the optical signal transmission path and the other end extended to the side. An optical signal transmission path means for transmitting an optical signal is provided on at least one of the first main surface of the silicon substrate facing the substrate, the wiring layer, and the surface of the wiring layer, A reinforcing plate member made of a metal plate having a high thermal conductivity characteristic by closing the opening of each of the component loading openings is joined to the entire second main surface of the silicon substrate. Derived from each mounted component A second hybrid module which achieves a heat dissipation function for dissipating the heat,
A wiring board for mounting the first hybrid module and the second hybrid module on the first main surface via bumps formed on the surface of the wiring layer;
A first hybrid module in which a light emitting element is mounted as the optical element and a second hybrid module in which a light receiving element is mounted as the optical element are mounted on the wiring board, and the optical of the light emitting element of the first hybrid module is mounted. A hybrid in which an optical signal transmission path facing a signal output section and an optical signal transmission path facing the optical signal transmission path facing the optical signal input section of the light receiving element of the second hybrid module are opposed to each other and an optical waveguide member is provided. Circuit device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005296735A JP4810958B2 (en) | 2005-02-28 | 2005-10-11 | Hybrid circuit device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005054848 | 2005-02-28 | ||
JP2005054848 | 2005-02-28 | ||
JP2005296735A JP4810958B2 (en) | 2005-02-28 | 2005-10-11 | Hybrid circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006270037A JP2006270037A (en) | 2006-10-05 |
JP4810958B2 true JP4810958B2 (en) | 2011-11-09 |
Family
ID=37205614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005296735A Expired - Fee Related JP4810958B2 (en) | 2005-02-28 | 2005-10-11 | Hybrid circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4810958B2 (en) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5384819B2 (en) * | 2007-12-07 | 2014-01-08 | 日本特殊陶業株式会社 | Opto-electric hybrid package, opto-electric hybrid module |
JP5380903B2 (en) * | 2008-05-14 | 2014-01-08 | 凸版印刷株式会社 | Optical substrate manufacturing method |
JP2010211179A (en) * | 2009-02-13 | 2010-09-24 | Hitachi Ltd | Photoelectric composite wiring module and method for manufacturing the same |
JP5877673B2 (en) | 2011-09-07 | 2016-03-08 | 新光電気工業株式会社 | Wiring substrate, manufacturing method thereof, and semiconductor package |
JP5882720B2 (en) * | 2011-12-21 | 2016-03-09 | 京セラ株式会社 | Light emitting / receiving element module and sensor device using the same |
JP6592948B2 (en) * | 2015-04-21 | 2019-10-23 | 富士通株式会社 | Manufacturing method of semiconductor device |
JP6959731B2 (en) * | 2016-11-30 | 2021-11-05 | 日東電工株式会社 | Optical-electric mixed board |
JP7176842B2 (en) * | 2017-12-12 | 2022-11-22 | 日東電工株式会社 | opto-electric hybrid board |
JP2019179782A (en) * | 2018-03-30 | 2019-10-17 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor device and method for manufacturing semiconductor device |
KR20220139868A (en) * | 2020-02-12 | 2022-10-17 | 닛토덴코 가부시키가이샤 | Photoelectric hybrid substrate |
CN114512589B (en) * | 2022-04-21 | 2022-06-17 | 威海三维曲板智能装备有限公司 | Photoelectric hybrid packaging structure and manufacturing method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630096A (en) * | 1984-05-30 | 1986-12-16 | Motorola, Inc. | High density IC module assembly |
JP2002006161A (en) * | 2000-06-19 | 2002-01-09 | Sony Corp | Optical wiring substrate and optical wiring module and their manufacturing method |
JP4036644B2 (en) * | 2000-12-22 | 2008-01-23 | イビデン株式会社 | IC chip mounting substrate, IC chip mounting substrate manufacturing method, and optical communication device |
JP2003110121A (en) * | 2001-09-28 | 2003-04-11 | Ibiden Co Ltd | Method for manufacturing substrate for mounting optical element and substrate for mounting optical element |
JP2004079736A (en) * | 2002-08-15 | 2004-03-11 | Sony Corp | Substrate device with built-in chip and manufacturing method therefor |
JP4042555B2 (en) * | 2002-12-09 | 2008-02-06 | ソニー株式会社 | Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof |
JP2004327516A (en) * | 2003-04-22 | 2004-11-18 | Toppan Printing Co Ltd | Multilayered substrate effective for optical and electrical utility and its manufacturing method |
EP1487019A1 (en) * | 2003-06-12 | 2004-12-15 | Koninklijke Philips Electronics N.V. | Electronic device and method of manufacturing thereof |
-
2005
- 2005-10-11 JP JP2005296735A patent/JP4810958B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006270037A (en) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4810958B2 (en) | Hybrid circuit device | |
US7915076B2 (en) | Hybrid module and method of manufacturing the same | |
JP4023285B2 (en) | Optical / electrical wiring mixed hybrid circuit board and manufacturing method thereof, and optical / electrical wiring mixed hybrid circuit module and manufacturing method thereof | |
JP3882738B2 (en) | Composite chip module and manufacturing method thereof, and composite chip unit and manufacturing method thereof | |
JP2006245057A (en) | Hybrid module, its manufacturing method, and hybrid circuit apparatus | |
KR100909155B1 (en) | Multichip Circuit Module and Manufacturing Method Thereof | |
US8943683B2 (en) | Fabricating method of embedded package structure | |
JP2007287801A (en) | Electrical-optical hybrid three-dimensional semiconductor module, hybrid circuit device and portable telephone | |
US11682661B2 (en) | Hermetic optical component package having organic portion and inorganic portion | |
WO2005045925A1 (en) | Electronic device and process for manufacturing same | |
JP4810957B2 (en) | Hybrid module and manufacturing method thereof | |
JP2006270036A5 (en) | ||
JP2013507656A (en) | Optical printed circuit board and manufacturing method thereof | |
JP2007220792A (en) | Manufacturing method of hybrid module | |
CN114695144A (en) | Board-level system-in-package method and package structure | |
JP4042555B2 (en) | Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof | |
CN114823384A (en) | Board-level system-in-package method and package structure | |
CN114823386A (en) | Board-level system-in-package method and package structure | |
CN114823387A (en) | Board-level system-in-package method and package structure | |
CN114823373A (en) | Board-level system-in-package method and package structure | |
CN114823375A (en) | Board-level system-in-package method and package structure | |
CN114823374A (en) | Board-level system-in-package method and package structure | |
CN115707168A (en) | Component carrier and method for producing a component carrier | |
CN118020154A (en) | Package having organic integrated circuit substrate embedded in inorganic carrier body and redistribution structure extending along inorganic carrier body and organic integrated circuit substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140902 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |