JP2006270036A5 - - Google Patents

Download PDF

Info

Publication number
JP2006270036A5
JP2006270036A5 JP2005296734A JP2005296734A JP2006270036A5 JP 2006270036 A5 JP2006270036 A5 JP 2006270036A5 JP 2005296734 A JP2005296734 A JP 2005296734A JP 2005296734 A JP2005296734 A JP 2005296734A JP 2006270036 A5 JP2006270036 A5 JP 2006270036A5
Authority
JP
Japan
Prior art keywords
layer
silicon substrate
hybrid module
component
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005296734A
Other languages
Japanese (ja)
Other versions
JP2006270036A (en
JP4810957B2 (en
Filing date
Publication date
Priority claimed from JP2005296734A external-priority patent/JP4810957B2/en
Priority to JP2005296734A priority Critical patent/JP4810957B2/en
Application filed filed Critical
Priority to US11/528,965 priority patent/US20070080458A1/en
Publication of JP2006270036A publication Critical patent/JP2006270036A/en
Priority to CN2006101411105A priority patent/CN1949506B/en
Priority to KR1020060098287A priority patent/KR20070040305A/en
Priority to US12/077,486 priority patent/US7915076B2/en
Publication of JP2006270036A5 publication Critical patent/JP2006270036A5/ja
Publication of JP4810957B2 publication Critical patent/JP4810957B2/en
Application granted granted Critical
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

ハイブリットモジュール及びその製造方法Hybrid module and manufacturing method thereof

本発明は、シリコン基板上に複数個のIC(Integrated Circuit)素子やLSI(LargeScalIntegration)素子或いはメモリ素子等の半導体回路素子や電子部品或いは光学素子等の実装部品を搭載するとともに配線層を有するハイブリットモジュール及びその製造方法に関する。   The present invention is a hybrid in which a plurality of IC (Integrated Circuit) elements, semiconductor circuit elements such as LSI (LargeScalIntegration) elements or memory elements, mounting parts such as electronic components or optical elements are mounted on a silicon substrate, and a wiring layer is provided. The present invention relates to a module and a manufacturing method thereof.

例えば、パーソナルコンピュータ、携帯電話機、ビデオレコーダ或いはオーディオ機器等の各種の電子機器には、各種のIC素子やLSI素子或いはメモリ素子等の半導体回路素子や電子部品が備えられている。電子機器においては、例えば同一機能を奏する上述した半導体回路素子や電子部品等を配線層を形成したベース基板に搭載することによってハイブリット化したいわゆるハイブリットモジュールが備えられている。   For example, various electronic devices such as personal computers, mobile phones, video recorders, and audio devices are provided with various IC elements, LSI circuit elements, semiconductor circuit elements such as memory elements, and electronic components. An electronic device includes a so-called hybrid module that is hybridized by mounting, for example, the above-described semiconductor circuit element or electronic component having the same function on a base substrate on which a wiring layer is formed.

ハイブリットモジュールは、電子機器の小型化や多機能化或いは高機能化の対応に基づいてシリコン基板等により多くの実装部品が搭載されるとともに、高密度実装化や小型軽量化等が図られている。例えば、特許文献1或いは特許文献2には、多数個の実装部品をそれぞれの入出力部形成面が互いに同一面を形成するようにして樹脂基体内に封装するとともに、この樹脂基体の主面上に配線層を形成したハイブリットモジュールが開示されている。かかるハイブリットモジュールおいては、各実装部品上にも配線層を介して他の部品実装を可能として薄型化を図りながら高密度実装化を実現する。   In the hybrid module, many mounting parts are mounted on a silicon substrate or the like based on the downsizing, multi-functionality, or high-functionality of electronic devices, and high-density mounting, miniaturization, lightening, and the like are achieved. . For example, in Patent Document 1 or Patent Document 2, a large number of mounting parts are sealed in a resin base so that the respective input / output part forming surfaces form the same surface, and the main surface of the resin base is A hybrid module in which a wiring layer is formed is disclosed. In such a hybrid module, other components can be mounted on each mounted component via a wiring layer, thereby realizing high-density mounting while reducing the thickness.

一方、電子機器等においては、一般にボード内に搭載された各実装部品間の信号伝送が配線層に形成された配線パターンによって行われる。電子機器等においては、さらなる高速処理化が求められているが、配線パターンによる電気的な信号伝送では配線パターンの微細化の限界、配線パターン内で発生するCR(Capacitance-Resistance)時定数による信号伝送の遅延、EMI(Electromagnetic Interference)やEMC(Electromagnetic Compability)或いは各配線パターン間のクロストーク等の問題によりその対応が極めて困難である。   On the other hand, in an electronic device or the like, generally, signal transmission between each mounted component mounted in a board is performed by a wiring pattern formed in a wiring layer. In electronic devices and the like, higher speed processing is required, but in electrical signal transmission using wiring patterns, there are limits to miniaturization of wiring patterns, and signals based on CR (Capacitance-Resistance) time constants generated in wiring patterns. It is extremely difficult to cope with problems such as transmission delay, EMI (Electromagnetic Interference), EMC (Electromagnetic Compability), or crosstalk between wiring patterns.

電子機器等においては、上述した電気信号の伝送構造による問題を解決してさらなる高速化や多機能、高機能化等を実現する対応として、光学信号伝送路(光学バス)や光学インターコネクション等の光学部品を備える光学信号伝送構造の採用が検討されている。光学信号伝送構造は、各機器間や各機器に搭載されたボード間、或いは各ボード内の実装部品間における比較的短距離の信号伝送を行う場合に好適である。光学信号伝送構造は、実装部品を実装した配線基板に光学信号伝送路を形成し、この光学信号伝送路を伝送路として光学信号を高速かつ大容量で伝送することを可能とする。光学素子混載ハイブリットモジュールについては、例えば特許文献3に開示されている。   In electronic devices, optical signal transmission paths (optical buses), optical interconnections, etc. can be used to solve the above-mentioned problems caused by the electrical signal transmission structure and realize higher speed, multi-function, higher functionality, etc. Adoption of an optical signal transmission structure provided with optical components is being studied. The optical signal transmission structure is suitable for signal transmission at a relatively short distance between devices, between boards mounted on each device, or between mounted components in each board. The optical signal transmission structure makes it possible to form an optical signal transmission path on a wiring board on which mounting components are mounted, and to transmit an optical signal at a high speed and a large capacity using the optical signal transmission path as a transmission path. An optical element mixed hybrid module is disclosed in Patent Document 3, for example.

特開平7−7134号公報Japanese Patent Laid-Open No. 7-7134 特開2000−106417号公報JP 2000-106417 A 特開2004−193221号公報JP 2004-193221 A

上述した特許文献1や特許文献2に開示されたハイブリットモジュールは、基部に支持された基部シート上に半導体チップや機能ディバイス等の複数個の実装部品を並べて搭載し、これら実装部品を封止するようにして基部シート上に樹脂によって基板体を形成して構成する。かかるハイブリットモジュールにおいては、各実装部品の接点パッドが略同一面を構成することで回路基板等に対して各実装部品を一括して接続することが可能であるとともに、基板体を最大外形寸法の実装部品に合わせて研磨ることによって全体として薄型化が図られるようになる。 The hybrid modules disclosed in Patent Document 1 and Patent Document 2 described above have a plurality of mounting components such as semiconductor chips and functional devices mounted side by side on a base sheet supported by the base, and these mounting components are sealed. In this manner, the substrate body is formed of the resin on the base sheet. In such a hybrid module, the contact pads of each mounting component constitute substantially the same surface, so that each mounting component can be connected to a circuit board or the like at the same time, and the board body can have a maximum external dimension. overall the Rukoto be polished in accordance with the mounted components becomes thinner is achieved.

しかしながら、かかるハイブリットモジュールにおいては、複数個の実装部品を樹脂によって形成した基板体によって封止した構造であることから、樹脂が硬化する際に硬化収縮が生じて基板体に大きな寸法変化が生じてしまう。ハイブリットモジュールにおいては、このために基板体に大きな反り等の現象が生じることによって、各実装部品の接続パッドが回路基板側の実装用ランドに対して位置がズレてしまったり接続部位において断線が発生する等により実装精度が悪くなるといった問題があった。また、ハイブリットモジュールにおいては、各実装部品の外周部に熱変形による応力によってクラックが生じることで、実装強度の低下や水分の滲入による内部ショートや錆発生等が生じて信頼性が低下するといった問題もあった。   However, since such a hybrid module has a structure in which a plurality of mounting components are sealed by a substrate body formed of resin, curing shrinkage occurs when the resin cures, resulting in a large dimensional change in the substrate body. End up. In a hybrid module, a phenomenon such as a large warp occurs in the board body, which causes the connection pads of each mounting component to be misaligned with respect to the mounting land on the circuit board side, and disconnection occurs at the connection site. There is a problem that mounting accuracy deteriorates due to such as. In addition, in the hybrid module, cracks are generated in the outer peripheral portion of each mounted component due to stress due to thermal deformation, resulting in a decrease in reliability due to a decrease in mounting strength, an internal short circuit or rust generation due to moisture penetration, etc. There was also.

一方、ハイブリットモジュールにおいては、上述した特許文献2に開示されるように光学信号伝送構造を備えることによってさらなる高速化や多機能、高機能化等が図られる。ハイブリットモジュールにおいては、高速処理化や高容量化が図られたLSI素子等から入出力される電気的信号を、半導体レーザや発光ダイオード或いはフォトディテクタ等の光学素子によって光学的信号に変換する。したがって、ハイブリットモジュールにおいては、電気的信号伝送構造とともに光学信号伝送構造を混載した電気・光信号混載型ハイブリットモジュールも提供されている。   On the other hand, in the hybrid module, by providing an optical signal transmission structure as disclosed in Patent Document 2 described above, higher speed, multiple functions, higher functions, and the like can be achieved. In the hybrid module, an electrical signal input / output from an LSI element or the like that has been increased in processing speed and capacity is converted into an optical signal by an optical element such as a semiconductor laser, a light emitting diode, or a photodetector. Therefore, in the hybrid module, there is also provided an electric / optical signal mixed type hybrid module in which an optical signal transmission structure is mixed with an electric signal transmission structure.

電気・光混載型ハイブリットモジュールにおいては、光学信号伝送構造を介することによる信号伝達の高速化に伴い、電気的信号伝送構造における上述したCR時定数による信号伝送の遅延、EMIノイズやEMC等の低減による低寄生容量化の対応が極めて重要となる。また、電気・光混載型ハイブリットモジュールにおいては、光学部品が電気・光変換動作を行う際に熱を発生し、混載した電気部品の特性に影響を及ぼす虞もある。   In the hybrid module of electrical / optical hybrid type, signal transmission delay due to the above-mentioned CR time constant in the electrical signal transmission structure, reduction of EMI noise, EMC, etc., along with the speeding up of signal transmission through the optical signal transmission structure It is extremely important to reduce the parasitic capacitance due to the above. In the hybrid module for electric / light hybrid type, heat may be generated when the optical component performs an electric / optical conversion operation, which may affect the characteristics of the mixed electric component.

したがって、電気・光混載型ハイブリットモジュールにおいては、一般に光学部品や光学信号伝送路を配線層の主面上や回路基板等に対して別工程によって実装していた。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品とを別工程によって実装することによって、実装工程が複雑かつ低効率となるとともに歩留まりも低下するといった問題があった。電気・光混載型ハイブリットモジュールにおいては、電気部品と光学部品との個別実装によってこれら部品間を接続する電気配線パターンも必要となり、その接続容量が低寄生容量化の実現を困難とさせる。   Therefore, in an electric / light hybrid type hybrid module, optical components and optical signal transmission paths are generally mounted on the main surface of a wiring layer, a circuit board, and the like in a separate process. In the hybrid module of electric / light hybrid type, there is a problem that the mounting process becomes complicated and low efficiency and the yield is lowered by mounting the electrical component and the optical component in separate processes. In an electric / light hybrid type hybrid module, an electric wiring pattern for connecting the electric component and the optical component to each other is also required, which makes it difficult to realize a low parasitic capacitance.

したがって、本発明は、多数個の実装部品を薄型化を図って実装することを可能とし、また実装精度や実装効率の向上とともに信頼性の向上を図るハイブリットモジュール及びその製造方法を提供することを目的とする。   Therefore, the present invention provides a hybrid module capable of mounting a large number of mounting components in a thin shape, and improving the mounting accuracy and mounting efficiency as well as the reliability and a method for manufacturing the same. Objective.

上述した目的を達成する本発明にかかるハイブリットモジュールは、貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、各部品装填開口部内にそれぞれの入出力部形成面がシリコン基板の第1主面と略同一面を構成して装填された複数個の実装部品と、各部品装填開口部にそれぞれ充填された封止材によって形成され各実装部品をそれぞれの入出力部形成面をシリコン基板の第1主面に露出させた状態で各部品装填開口部内に埋め込んで固定する封止樹脂層と、シリコン基板の第1主面上に形成されてこの第1主面から露出された各実装部品の各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層とから構成される。 A hybrid module according to the present invention that achieves the above-described object includes a silicon substrate having a plurality of component loading openings formed of through-openings, and each input / output portion forming surface in each component loading opening. A plurality of mounting components that are loaded so as to form substantially the same surface as the first main surface, and a sealing material that is filled in each of the component loading openings, and each mounting component is provided with an input / output portion forming surface. A sealing resin layer embedded and fixed in each component loading opening while being exposed on the first main surface of the silicon substrate, and formed on the first main surface of the silicon substrate and exposed from the first main surface. It is comprised from the wiring layer which has a wiring pattern connected with the input / output part provided in each input / output part formation surface of each mounting component.

ハイブリットモジュールにおいては、シリコン基板をベース基板とすることによって高精度の部品装填開口部や配線層が比較的容易に形成されるとともに熱等の影響による寸法や形状変化の発生がほとんど生じないことから、各実装部品が精度よく位置決めされるとともに配線層等との接続状態が確実に保持されて実装されることにより信頼性の向上が図られるようになる。ハイブリットモジュールにおいては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに放熱作用も奏することから、安定した機能動作が奏されるようになる。ハイブリットモジュールにおいては、外形寸法を異にする各実装部品をそれぞれの入出力部形成面が互いに同一面を構成するようにしてシリコン基板に埋設した状態で実装することから、小型化と薄型化とが図られるとともに各実装部品と配線層とをバンプ等を介さずにビアによって最短で接続することで寄生容量を低減する。   In a hybrid module, a silicon substrate is used as a base substrate, so that high-precision component loading openings and wiring layers can be formed relatively easily and there is almost no change in size or shape due to the influence of heat or the like. The mounting components are positioned with high accuracy and the connection state with the wiring layer or the like is reliably held and mounted, whereby the reliability is improved. In the hybrid module, the silicon substrate functions as a ground for each mounted component and wiring layer and also has a heat dissipation function, so that a stable functional operation is achieved. In the hybrid module, each mounting component having a different external dimension is mounted in a state where the respective input / output part forming surfaces constitute the same surface and are embedded in the silicon substrate. In addition, the parasitic capacitance is reduced by connecting each mounting component and the wiring layer with vias in the shortest way without using bumps or the like.

上述した目的を達成する本発明にかかるハイブリットモジュールの製造方法は、シリコン基板に第1主面と第2主面とに貫通する貫通開口部からなる複数個の部品装填開口部を形成する部品装填開口部形成工程を有するシリコン基板加工工程と、各部品装填開口部内にそれぞれの入出力部形成面がシリコン基板の第1主面と略同一面を構成して実装部品をそれぞれ一体化する実装部品一体化工程と、シリコン基板の主面上に各実装部品を被覆して配線層を形成する配線層形成工程とを有し、各実装部品が、それぞれの入出力部形成面をシリコン基板の第1主面と略同一面を構成した状態で露出されて各部品装填開口部内に埋め込まれたハイブリットモジュールを製造する。 The method for manufacturing a hybrid module according to the present invention that achieves the above-described object includes a component loading in which a plurality of component loading openings including through openings penetrating through a first main surface and a second main surface are formed in a silicon substrate. A silicon substrate processing step having an opening forming step, and a mounting component in which each input / output portion forming surface constitutes substantially the same surface as the first main surface of the silicon substrate in each component loading opening to integrate the mounting components. An integration step and a wiring layer forming step of forming a wiring layer by covering each mounting component on the main surface of the silicon substrate. A hybrid module is manufactured that is exposed in a state of substantially the same surface as one main surface and is embedded in each component loading opening.

ハイブリットモジュールの製造方法は、実装部品一体化工程が、シリコン基板載置工程と、実装部品装填工程と、封止樹脂層形成工程と、剥離工程とを有する。ハイブリットモジュールの製造方法は、シリコン基板載置工程において、シリコン基板を第1主面を接合面としてダミー基板上に接合して各部品装填開口部の第1主面側の開口部が閉塞されるようにする。ハイブリットモジュールの製造方法は、実装部品装填工程において、シリコン基板に対して、各実装部品が、それぞれの入出力部形成面を装填側として第2主面側の開口部から各部品装填開口部内に装填されることによって、ダミー基板上においてそれぞれの入出力部形成面を互いに略同一面を構成して保持させる。ハイブリットモジュールの製造方法は、封止樹脂層形成工程において、各部品装填開口部内に接着樹脂等の封止樹脂材を充填した後にこの封止材に硬化処理を施して硬化させてそれぞれ封止樹脂層を形成し、これら封止樹脂層によって各実装部品を各部品装填開口部内に埋め込んで固定する。ハイブリットモジュールの製造方法は、剥離工程において、シリコン基板をダミー基板から剥離することで、それぞれの入出力部形成面を第1主面と略同一面を構成して各実装部品が各部品装填開口部内に埋め込まれた中間体を製造する。 In the hybrid module manufacturing method, the mounting component integration process includes a silicon substrate mounting process, a mounting part loading process, a sealing resin layer forming process, and a peeling process. In the hybrid module manufacturing method, in the silicon substrate mounting step, the silicon substrate is bonded onto the dummy substrate with the first main surface as the bonding surface, and the opening on the first main surface side of each component loading opening is closed. Like that. In the method for manufacturing a hybrid module, in the mounting component loading step, each mounting component is placed on the silicon substrate from the opening on the second main surface side into each component loading opening with the input / output portion forming surface as the loading side. By being loaded, the input / output unit forming surfaces are formed on the dummy substrate so as to form substantially the same surface. Method for manufacturing a hybrid module, in the encapsulating resin layer forming step, each sealing resin is cured by subjecting to a curing treatment in this sealing material after filling a sealing resin material such as an adhesive resin to the parts loading opening A layer is formed, and each mounting component is embedded and fixed in each component loading opening by these sealing resin layers. In the method of manufacturing the hybrid module, in the peeling process, the silicon substrate is peeled off from the dummy substrate, so that each input / output part forming surface is substantially the same as the first main surface, and each mounted component has its respective component loading opening. An intermediate embedded in the part is manufactured.

ハイブリットモジュールの製造方法においては、熱による形状や状態の変化がほとんど生じないシリコン基板をベース基板として例えばエッチング法等によってシリコン基板に高精度かつ効率よく形成した複数個の部品装填開口部内に、各実装部品が精度よく位置決めして一体化することが可能である。ハイブリットモジュールの製造方法においては、各実装部品と配線層等との接続状態が確実に保持され、断線等の発生が抑制されることにより信頼性の向上が図られたハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、シリコン基板が各実装部品や配線層のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュールを製造する。ハイブリットモジュールの製造方法においては、各実装部品をシリコン基板に埋設した状態で実装することから小型化と薄型化とが図られるとともに各実装部品と配線層とを最短で接続して寄生容量を低減し、高密度実装化による多機能化や高機能化が図られるハイブリットモジュールを効率よく製造する。   In the method of manufacturing a hybrid module, a silicon substrate that hardly changes in shape or state due to heat is used as a base substrate, and a plurality of component loading openings formed on a silicon substrate with high accuracy and efficiency by, for example, etching, etc. It is possible to accurately position and integrate the mounted components. In the method for manufacturing a hybrid module, a hybrid module is manufactured in which the connection state between each mounted component and a wiring layer or the like is reliably maintained, and the occurrence of disconnection or the like is suppressed, thereby improving the reliability. In the method for manufacturing a hybrid module, the silicon substrate functions as a ground for each mounted component and wiring layer and also has a good heat dissipation function, so that a hybrid module that exhibits stable functional operation is manufactured. In the hybrid module manufacturing method, each mounted component is mounted in a state of being embedded in a silicon substrate, so that the size and thickness can be reduced, and the parasitic capacitance is reduced by connecting each mounted component and the wiring layer in the shortest possible time. In addition, a hybrid module that can achieve multiple functions and high functions by high-density mounting is efficiently manufactured.

本発明によれば、シリコン基板に形成した部品装填開口部内に入出力部形成面が主面と略同一面を構成するようにして実装部品を封止樹脂層によって埋め込んだ状態で一体化するとともにシリコン基板の主面上に各実装部品と電気的に接続される配線層を形成してハイブリットモジュールを構成する。したがって、本発明によれば、小型化と薄型化とが図られるとともに各実装部品と配線層とを最短で接続して寄生容量を低減したハイブリットモジュールを得ることが可能となる。本発明によれば、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板をベース基板とすることによって、各実装部品が高精度に位置決めされて一体化されるとともに配線層との間において断線等の発生を抑制した高精度のハイブリットモジュールを得ることが可能となる。本発明によれば、シリコン基板が各実装部品や配線層の電源部やグランド部としても機能するとともに良好な放熱作用も奏することから、安定した機能動作が奏されて信頼性の向上を図ったハイブリットモジュールを得ることが可能となる。 According to the present invention, the mounting component is integrated with the sealing resin layer embedded so that the input / output portion forming surface forms substantially the same surface as the main surface in the component loading opening formed in the silicon substrate. A hybrid layer is formed by forming a wiring layer electrically connected to each mounting component on the main surface of the silicon substrate. Therefore, according to the present invention, it is possible to obtain a hybrid module that is reduced in size and thickness, and has a reduced parasitic capacitance by connecting each mounted component and the wiring layer in the shortest distance. According to the present invention, each mounted component is positioned and integrated with high precision and is formed between the wiring layers by using a silicon substrate that is hardly changed in size or shape due to the influence of heat or the like as a base substrate. It is possible to obtain a highly accurate hybrid module that suppresses occurrence of disconnection or the like. According to the present invention, the silicon substrate functions as a power supply unit and a ground unit for each mounted component and wiring layer and also has a good heat dissipation function. Therefore, stable functional operation is achieved and reliability is improved. A hybrid module can be obtained.

以下、本発明の実施の形態として図面に示したハイブリットモジュール1及びこのハイブリットモジュール1を搭載したハイブリット回路装置2について説明する。ハイブリットモジュール1は、図1に示すように、複数個の実装部品4A、4D(以下、個別に説明する場合を除いて実装部品4と総称する。)を埋め込んだシリコン基板3を挟むようにして、第1主面3Aに配線層5を形成するとともに第2主面3Bに放熱プレート6を接合した積層体によって構成される。ハイブリットモジュール1は、詳細を後述するように実装部品4の厚みよりもやや大きな厚みとなるまで研磨したシリコン基板3を用いることによって薄型化が図られる。   Hereinafter, a hybrid module 1 shown in the drawings and a hybrid circuit device 2 equipped with the hybrid module 1 will be described as embodiments of the present invention. As shown in FIG. 1, the hybrid module 1 includes a plurality of mounting components 4A and 4D (hereinafter collectively referred to as mounting components 4 unless otherwise described), and sandwiches a silicon substrate 3 between them. The wiring layer 5 is formed on the first main surface 3A and the heat dissipation plate 6 is joined to the second main surface 3B. As will be described in detail later, the hybrid module 1 can be thinned by using a silicon substrate 3 that has been polished to a thickness that is slightly larger than the thickness of the mounting component 4.

ハイブリットモジュール1は、図2に示すように配線層5を実装面として詳細を後述するベース基板部7上に搭載されることによってハイブリット回路装置2を構成する。ハイブリット回路装置2は、ベース基板部7がマザーボードやインタポーザ等に実装され、例えばパーソナルコンピュータや携帯電話機或いは各種の電子機器に備えられる。ハイブリット回路装置2は、ハイブリットモジュール1を備えることによって、電気的な制御信号やデータ信号の授受或いは電源供給を行う電気配線構造と光学的な制御信号やデータ信号の授受を行う光学配線構造とを備え、制御信号やデータ信号等を高速化かつ高容量化を図って処理する。   As shown in FIG. 2, the hybrid module 1 constitutes the hybrid circuit device 2 by being mounted on a base substrate portion 7 whose details will be described later with the wiring layer 5 as a mounting surface. In the hybrid circuit device 2, the base substrate portion 7 is mounted on a mother board, an interposer or the like, and is provided in, for example, a personal computer, a mobile phone, or various electronic devices. By providing the hybrid module 1, the hybrid circuit device 2 includes an electrical wiring structure that transmits and receives electrical control signals and data signals or power supply, and an optical wiring structure that transmits and receives optical control signals and data signals. In addition, control signals and data signals are processed at high speed and capacity.

ハイブリットモジュール1は、互いに関連動作を行う例えば第1LSI4Aや第2LSI4B或いは半導体素子4C等の電子部品と光学素子4D等の実装部品4をシリコン基板3に実装する。第1LSI4Aや第2LSI4Bは、詳細を省略するが高速処理化や高容量化が図られた多ピン構成のLSIである。半導体素子4Cは、例えば半導体メモリや各種の半導体ディバイス或いはデカップリングコンデンサ等の電子部品である。光学素子4Dは、第1LSI4Aや第2LSI4B或いは半導体素子4Cによって制御されて光学信号を出射する例えば半導体レーザや発光ダイオード等の発光素子或いはフォトディテクタ等の受光素子である。なお、光学素子4Dは、発光機能と受光機能とを備えた複合の光学素子であってもよいことは勿論である。   The hybrid module 1 mounts an electronic component such as the first LSI 4A, the second LSI 4B, or the semiconductor element 4C and a mounting component 4 such as the optical element 4D, which perform related operations, on the silicon substrate 3. The first LSI 4A and the second LSI 4B are LSIs with a multi-pin configuration that are not described in detail but have been increased in speed and capacity. The semiconductor element 4C is an electronic component such as a semiconductor memory, various semiconductor devices, or a decoupling capacitor. The optical element 4D is a light emitting element such as a semiconductor laser or a light emitting diode, or a light receiving element such as a photodetector, which emits an optical signal under the control of the first LSI 4A, the second LSI 4B, or the semiconductor element 4C. Needless to say, the optical element 4D may be a composite optical element having a light emitting function and a light receiving function.

ハイブリットモジュール1は、後述するようにこれら実装部品4がシリコン基板3に形成した第1部品装填開口部8A乃至第4部品装填開口部8D(以下、個別に説明する場合を除いて部品装填開口部8と総称する。)内にそれぞれ装填され、第1封止樹脂層9A乃至第4封止樹脂層9D(以下、個別に説明する場合を除いて封止樹脂層9と総称する。)に埋め込まれてシリコン基板3と一体化される。なお、ハイブリットモジュール1は、代表的な実装部品4をそれぞれ1個ずつ示したが、それぞれ所定の個数が備えられるようにしてもよいことは勿論である。   The hybrid module 1 includes a first component loading opening 8A to a fourth component loading opening 8D formed by the mounting component 4 in the silicon substrate 3 as will be described later (hereinafter, the component loading opening unless otherwise described). 8) and embedded in first sealing resin layer 9A to fourth sealing resin layer 9D (hereinafter collectively referred to as sealing resin layer 9 unless otherwise described). And integrated with the silicon substrate 3. In the hybrid module 1, one representative mounting component 4 is shown, but it goes without saying that a predetermined number may be provided.

実装部品4は、それぞれの第1主面10A〜10D(以下、個別に説明する場合を除いて入出力部形成面10と総称する。)に詳細を省略する電気信号を入出力する所定個数の入出力パッド11A〜11D(以下、個別に説明する場合を除いて入出力パッド11と総称する。)を形成して入出力部形成面10を構成する。実装部品4は、上述したように異なる種類(異なる特性)の部品であることから、それぞれが大きさを異にするとともに仕様も異にしている。   The mounting component 4 has a predetermined number of input / output electric signals whose details are omitted from the first main surfaces 10A to 10D (hereinafter collectively referred to as the input / output portion forming surface 10 unless otherwise described). Input / output pads 11 </ b> A to 11 </ b> D (hereinafter collectively referred to as input / output pads 11 except when individually described) are formed to form the input / output portion forming surface 10. Since the mounting components 4 are different types (different characteristics) as described above, they have different sizes and different specifications.

実装部品4は、後述するようにそれぞれの入出力部形成面10を装填面として相対する部品装填開口部8内に装填される。実装部品4は、入出力部形成面10と対向する第2主面12A〜12D(以下、個別に説明する場合を除いて底面12と総称する。)側に放熱プレート6が積層される。なお、光学素子4Dには、入出力部形成面10Dに、入出力パッド11Dとともに光学信号を出射する出射部或いは光学信号を受光する受光部からなる光学信号入出力部13が設けられている。   As will be described later, the mounting component 4 is loaded into the component loading opening 8 facing each other with the input / output portion forming surface 10 as a loading surface. The mounting component 4 has a heat radiation plate 6 laminated on the second main surfaces 12A to 12D (hereinafter collectively referred to as the bottom surface 12 unless otherwise described) facing the input / output portion forming surface 10. The optical element 4D is provided with an optical signal input / output unit 13 including an output unit for emitting an optical signal or a light receiving unit for receiving an optical signal together with the input / output pad 11D on the input / output unit forming surface 10D.

ハイブリットモジュール1は、例えば第1LSI4Aや第2LSI4B或いは光学素子4Dのように熱を発生させる実装部品4が封止樹脂層9によってシリコン基板3に埋め込まれる。ハイブリットモジュール1は、これらの実装部品4からの発生熱を放熱プレート6に効率よく伝達して放熱を行うために、必要に応じて実装部品4にそれぞれ個別放熱プレート14A、14B、14D(以下、個別に説明する場合を除いて個別放熱プレート14と総称する。)が設けられている。   In the hybrid module 1, a mounting component 4 that generates heat, such as the first LSI 4 </ b> A, the second LSI 4 </ b> B, or the optical element 4 </ b> D, is embedded in the silicon substrate 3 with a sealing resin layer 9. In order for the hybrid module 1 to efficiently transmit the heat generated from these mounting components 4 to the heat radiating plate 6 to perform heat dissipation, the individual heat radiating plates 14A, 14B, and 14D (hereinafter referred to as the heat radiating plates 14A, 14B, 14D) Except when individually described, it is generally referred to as an individual heat dissipating plate 14).

個別放熱プレート14には、それぞれ相対する実装部品4(4A、4B、4D)と同等若しくはやや大型であり軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートが用いられる。個別放熱プレート14は、それぞれ絶縁性接着材15A、15B、15Dによって相対する実装部品4の底面12に接合される。個別放熱プレート14は、実装部品4に接合された状態で部品装填開口部8の開口部から突出する厚みを有していてもよく、後述する研磨工程によってシリコン基板3の第2主面3Bと略同一面を構成するまで研磨されて薄厚化が図られる。なお、個別放熱プレート14は、絶縁性接着材15A、15B、15Dによって実装部品4に接合するようにしたが、例えば陽極接合等の適宜の接合方法によって接合してもよい。   The individual heat dissipating plate 14 is a metal plate that is equal to or slightly larger than the mounting component 4 (4A, 4B, 4D), light weight, and high thermal conductivity, such as a metal plate such as a copper plate or an aluminum plate, or a silicon plate. Is used. The individual heat dissipating plate 14 is joined to the bottom surface 12 of the mounting component 4 facing each other by insulating adhesives 15A, 15B, and 15D. The individual heat radiating plate 14 may have a thickness protruding from the opening of the component loading opening 8 in a state of being joined to the mounting component 4, and the second heat radiating plate 14 and the second main surface 3 </ b> B of the silicon substrate 3 by a polishing process described later. It is polished and thinned until it forms substantially the same surface. The individual heat radiation plate 14 is joined to the mounting component 4 by the insulating adhesives 15A, 15B, and 15D, but may be joined by an appropriate joining method such as anodic joining.

シリコン基板3には、詳細を後述するエッチング処理を施して、それぞれ厚み方向に貫通して第1主面3Aと第2主面3Bとに開口するとともに相対する実装部品4を内部に装填するに足る開口寸法を有する上述した部品装填開口部8が形成される。シリコン基板3は、上述したように予め所定の厚みまで研磨して薄型化されていることから、各部品装填開口部8を効率よくかつ高精度に形成することが可能である。なお、シリコン基板3は、第2主面3B側から所定の深さまで部品装填開口部8に対応した凹部を形成した状態で底面に研磨処理を施すことにより、部品装填開口部8を貫通させて第1主面3Aを形成するようにしてもよい。   The silicon substrate 3 is subjected to an etching process, which will be described in detail later, and is loaded with mounting components 4 which are respectively opened in the first main surface 3A and the second main surface 3B while penetrating in the thickness direction. The above-described component loading opening 8 having a sufficient opening size is formed. Since the silicon substrate 3 is thinned by polishing to a predetermined thickness in advance as described above, each component loading opening 8 can be efficiently and accurately formed. The silicon substrate 3 is subjected to a polishing process on the bottom surface with a recess corresponding to the component loading opening 8 formed from the second main surface 3B side to a predetermined depth so as to penetrate the component loading opening 8. The first main surface 3A may be formed.

部品装填開口部8は、エッチング面となる第2主面3B側が大口径であり、第1主面側3A側に向かって次第に小口径となる断面台形の開口部としてシリコン基板3に形成される。部品装填開口部8は、かかる形状によって第2主面3B側から充填されて封止樹脂層9を形成する封止樹脂材が、内部で実装部品4の外周部に良好に流れ込むようにする。   The component loading opening 8 is formed in the silicon substrate 3 as a trapezoidal opening having a large diameter on the second main surface 3B side serving as an etching surface and gradually becoming a small diameter toward the first main surface side 3A side. . The component loading opening 8 allows the sealing resin material, which is filled from the second main surface 3 </ b> B side and forms the sealing resin layer 9, to flow into the outer peripheral portion of the mounted component 4 inside.

封止樹脂層9は、例えばエポキシ系樹脂等の熱硬化型接着樹脂材が用いられ、部品装填開口部8内に充填した接着樹脂材に硬化処理を施すことによって形成されて部品装填開口部8内においてシリコン基板3に実装部品4を一体化させる。封止樹脂層9は、詳細を後述するようにシリコン基板3や個別放熱プレート14を接合した実装部品4の全体を包み込む充分な厚みで形成された後に、第2主面3Bを露出させるまで個別放熱プレート14とともに研磨される。   The sealing resin layer 9 is made of, for example, a thermosetting adhesive resin material such as an epoxy resin, and is formed by subjecting the adhesive resin material filled in the component loading opening 8 to a curing process. Inside, the mounting component 4 is integrated with the silicon substrate 3. As will be described in detail later, the sealing resin layer 9 is formed with a sufficient thickness so as to wrap the entire mounting component 4 to which the silicon substrate 3 and the individual heat dissipation plate 14 are joined, and then individually until the second main surface 3B is exposed. It is polished together with the heat radiating plate 14.

ハイブリットモジュール1は、実装部品4が、後述する実装部品一体化工程により図1に示すようにそれぞれの入出力部形成面10が互いに同一面を構成するとともにシリコン基板3の第1主面3Aに対しても同一面を構成して、部品装填開口部8内に封止樹脂層9によって埋め込まれて一体化される。ハイブリットモジュール1は、実装部品4が、第1主面3A側においてそれぞれの入出力部形成面10を封止樹脂層9から露出されて部品装填開口部8の開口部から外方に臨ませられており、シリコン基板3の第1主面3A上に形成される後述する配線層5と直接接続される構造となっている。   In the hybrid module 1, the mounting component 4 is formed on the first main surface 3 </ b> A of the silicon substrate 3 while the input / output portion forming surfaces 10 constitute the same surface as shown in FIG. On the other hand, it forms the same surface and is embedded and integrated in the component loading opening 8 by the sealing resin layer 9. In the hybrid module 1, the mounting component 4 is exposed from the sealing resin layer 9 on the first main surface 3 </ b> A side so that the input / output portion forming surface 10 is exposed outward from the opening of the component loading opening 8. The structure is directly connected to a wiring layer 5 (described later) formed on the first main surface 3A of the silicon substrate 3.

シリコン基板3には、第1主面3A上に、実装部品4の入出力パッド11の高さとほぼ同等の厚みを有する導電層16が形成されている。導電層16は、例えば銅膜によって形成され、シリコン基板3と配線層5とを電気的に確実に接続してシリコン基板3が電源部やグランド部として効率よく作用するようにさせる。ハイブリットモジュール1は、詳細には入出力部形成面10に設けた入出力パッド11と第1主面3Aに形成した導電層16とが略同一面を構成するようにして、実装部品4がシリコン基板3の部品装填開口部8内に埋め込まれる。なお、ハイブリットモジュール1は、上述した導電層16を特に形成する必要が無いことは勿論である。   In the silicon substrate 3, a conductive layer 16 having a thickness substantially equal to the height of the input / output pad 11 of the mounting component 4 is formed on the first main surface 3 </ b> A. The conductive layer 16 is formed of, for example, a copper film, and the silicon substrate 3 and the wiring layer 5 are electrically and reliably connected so that the silicon substrate 3 efficiently functions as a power supply unit or a ground unit. Specifically, in the hybrid module 1, the input / output pad 11 provided on the input / output portion forming surface 10 and the conductive layer 16 formed on the first main surface 3A constitute substantially the same surface, and the mounting component 4 is made of silicon. Embedded in the component loading opening 8 of the substrate 3. Of course, the hybrid module 1 does not need to form the conductive layer 16 described above.

ハイブリットモジュール1は、実装部品4を被覆するようにしてシリコン基板3の第1主面3A上に配線層5が積層形成される。配線層5は、一般的な多層配線技術によって形成され、第1絶縁樹脂層17Aと第2絶縁樹脂層17B(以下、個別に説明する場合を除いて絶縁樹脂層17と総称する。)、第1配線パターン18Aと第2配線パターン18B(以下、個別に説明する場合を除いて配線パターン18と総称する。)、それぞれ多数個の第1ビア19Aと第2ビア19B(以下、個別に説明する場合を除いてビア19と総称する。)等によって構成される。配線層5は、配線パターン18やビア19が銅めっき処理を施した銅パターンによって形成される。配線層5には、ベース基板部7への実装面となる表面5Aの適宜の位置に多数個のバンプ20が設けられている。なお、配線層5は、絶縁樹脂層17に2層の配線パターン18を形成したが、1層若しくはさらに多層の配線パターン18を形成するようにしてもよいことは勿論である。   In the hybrid module 1, the wiring layer 5 is laminated on the first main surface 3 </ b> A of the silicon substrate 3 so as to cover the mounting component 4. The wiring layer 5 is formed by a general multilayer wiring technique, and includes a first insulating resin layer 17A and a second insulating resin layer 17B (hereinafter collectively referred to as an insulating resin layer 17 unless otherwise described). One wiring pattern 18A and second wiring pattern 18B (hereinafter collectively referred to as wiring pattern 18 unless otherwise described), and a plurality of first vias 19A and second vias 19B (hereinafter individually described). Except for the case, it is generally referred to as via 19.) The wiring layer 5 is formed of a copper pattern in which the wiring pattern 18 and the via 19 are subjected to copper plating. The wiring layer 5 is provided with a large number of bumps 20 at appropriate positions on the surface 5 </ b> A serving as a mounting surface to the base substrate portion 7. In the wiring layer 5, the two-layer wiring pattern 18 is formed on the insulating resin layer 17, but it goes without saying that one or more multilayer wiring patterns 18 may be formed.

配線層5は、絶縁樹脂層17が、絶縁樹脂材として感光性の光透過性を有する絶縁樹脂、例えばエポキシ系樹脂、ポリイミド樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂が用いられて形成される。絶縁樹脂層17は、絶縁樹脂として高周波特性に優れた光透過性を有するベンゾシクロブテン樹脂を用いるようにしてもよい。 In the wiring layer 5, the insulating resin layer 17 is made of an insulating resin material having photosensitive light transmission as an insulating resin material , such as an epoxy resin, a polyimide resin, an acrylic resin, a polyolefin resin, or a rubber resin. It is formed. The insulating resin layer 17 may be made of a benzocyclobutene resin having an optical transparency excellent in high frequency characteristics as an insulating resin material .

配線層5には、第1絶縁樹脂層17Aに第1ビア19Aと第1配線パターン18Aとが形成されるとともに、第2絶縁樹脂層17Bに第2ビア19Bと第2配線パターン18Bとが形成される。配線層5は、後述するように第1絶縁樹脂層17A内に実装部品4の入出力パッド11や導電層16をそれぞれ外方に臨ませて形成した多数個の第1ビアホール21Aに導電処理を施して第1ビア19Aを形成し、これら第1ビア19Aを介して入出力パッド11や導電層16と第1配線パターン18Aとを直接接続させる。   In the wiring layer 5, the first via 19A and the first wiring pattern 18A are formed in the first insulating resin layer 17A, and the second via 19B and the second wiring pattern 18B are formed in the second insulating resin layer 17B. Is done. As will be described later, the wiring layer 5 conducts a conductive treatment on a large number of first via holes 21A formed in the first insulating resin layer 17A with the input / output pads 11 and the conductive layer 16 of the mounting component 4 facing outward. The first via 19A is formed, and the input / output pad 11 and the conductive layer 16 are directly connected to the first wiring pattern 18A through the first via 19A.

配線層5は、第1絶縁樹脂層17A上に第1配線パターン18Aを被覆して第2絶縁樹脂層17Bが形成される。配線層5は、第2絶縁樹脂層17B内に第1配線パターン18Aのランドをそれぞれ外方に臨ませて形成した多数個の第2ビアホール21Bに導電処理を施して第2ビア19Bが形成される。配線層5は、第2ビア19Bを介して第1配線パターン18Aと第2配線パターン18Bとを直接接続させる。   In the wiring layer 5, the first insulating resin layer 17B is formed on the first insulating resin layer 17A by covering the first wiring pattern 18A. In the wiring layer 5, the second via 19 </ b> B is formed by conducting a conductive process on the multiple second via holes 21 </ b> B formed in the second insulating resin layer 17 </ b> B with the lands of the first wiring pattern 18 </ b> A facing outward. The The wiring layer 5 directly connects the first wiring pattern 18A and the second wiring pattern 18B through the second via 19B.

ハイブリットモジュール1においては、上述したようにシリコン基板3に埋め込まれた実装部品4と配線層5の配線パターン18とが、バンプ等を介することなくビア19により直接接続した構造である。したがって、ハイブリットモジュール1においては、配線の短縮化が図られるとともに接続部における寄生容量が低減され、CR時定数による信号伝送の遅延やEMIノイズ或いはEMC等の低減による特性向上が図られる。   As described above, the hybrid module 1 has a structure in which the mounting component 4 embedded in the silicon substrate 3 and the wiring pattern 18 of the wiring layer 5 are directly connected by the vias 19 without using bumps or the like. Therefore, in the hybrid module 1, the wiring is shortened and the parasitic capacitance in the connection portion is reduced, and the characteristics are improved by delay of signal transmission due to the CR time constant, reduction of EMI noise, EMC, and the like.

また、ハイブリットモジュール1においては、後述するように平坦化されたシリコン基板3の第1主面3A上に配線層5を形成する。したがって、ハイブリットモジュール1においては、いわゆる半導体プロセスによって微細かつ高精度の配線層5を形成することが可能であり、層内にキャパシタ素子やレジスタ素子或いはインダクタ素子等の薄膜受動素子を作り込むことも可能である。ハイブリットモジュール1においては、従来チップ部品によって対応していたこれらの受動素子を配線層5内に作り込むことによって、さらに配線の短縮化や小型化或いは高密度実装化が図られるようになる。   Further, in the hybrid module 1, the wiring layer 5 is formed on the first main surface 3A of the flattened silicon substrate 3 as described later. Therefore, in the hybrid module 1, it is possible to form a fine and highly accurate wiring layer 5 by a so-called semiconductor process, and a thin film passive element such as a capacitor element, a resistor element or an inductor element can be formed in the layer. Is possible. In the hybrid module 1, these passive elements, which have been conventionally handled by chip components, are formed in the wiring layer 5, whereby the wiring can be further shortened, downsized, or mounted with high density.

配線層5は、上述したように光透過性を有する絶縁樹脂によって絶縁樹脂層17を形成することにより、この絶縁樹脂層17を光学素子4Dに対する光学信号伝送路として構成する。すなわち、配線層5は、光学素子4Dの光学信号入出力部13と対向する部位が、絶縁樹脂層17中に厚み方向の全域に亘って配線パターン18が形成されない部位とされて光学信号伝送路5Bを構成する。 As described above, the wiring layer 5 forms the insulating resin layer 17 with an insulating resin material having optical transparency, so that the insulating resin layer 17 is configured as an optical signal transmission path for the optical element 4D. That is, in the wiring layer 5, the portion facing the optical signal input / output unit 13 of the optical element 4 </ b> D is a portion where the wiring pattern 18 is not formed over the entire area in the thickness direction in the insulating resin layer 17. 5B is configured.

配線層5においては、図1に矢印で示すように、光学素子4Dの光学信号入出力部13から出射される光学信号がこの光学信号伝送路5Bを透過して表面5Aから出射されるようにする。また、配線層5は、表面5Aから入射される光学信号が、光学信号伝送路5Bを透過して光学素子4Dの光学信号入出力部13で受光されるようにする。なお、ハイブリットモジュール1は、配線層5の一部を光学信号伝送路5Bとして構成したが、より効率的な光学信号の伝送を行うために、光学素子4Dの光学信号入出力部13に対向して透明な樹脂材によって形成された導光部材を芯材としてクラッド材によって被覆した光導波路部材を設けるようにしてもよい。   In the wiring layer 5, as indicated by an arrow in FIG. 1, an optical signal emitted from the optical signal input / output unit 13 of the optical element 4D is transmitted through the optical signal transmission path 5B and emitted from the surface 5A. To do. The wiring layer 5 allows an optical signal incident from the surface 5A to pass through the optical signal transmission path 5B and be received by the optical signal input / output unit 13 of the optical element 4D. In the hybrid module 1, a part of the wiring layer 5 is configured as the optical signal transmission path 5B. However, in order to transmit the optical signal more efficiently, the hybrid module 1 faces the optical signal input / output unit 13 of the optical element 4D. An optical waveguide member covered with a clad material using a light guide member formed of a transparent resin material as a core material may be provided.

バンプ20は、第2配線パターン18Bのランド上に、例えば金めっき等により所定の高さを有して形成され、ハイブリットモジュール1がベース基板部7上にフリップチップ実装されることによって図2に示したハイブリット回路装置2を製造する。なお、バンプ20は、ハイブリットモジュール1のベース基板部7に対する実装方法によって適宜の構造が採用され、第2配線パターン18Bのランド上に設けられる例えば半田ボールや金属ボール等であってもよい。   The bumps 20 are formed on the lands of the second wiring pattern 18B to have a predetermined height, for example, by gold plating, and the hybrid module 1 is flip-chip mounted on the base substrate portion 7 to obtain the structure shown in FIG. The hybrid circuit device 2 shown is manufactured. The bump 20 may be an appropriate structure depending on the mounting method of the hybrid module 1 on the base substrate portion 7, and may be, for example, a solder ball or a metal ball provided on the land of the second wiring pattern 18B.

放熱プレート6は、軽量で熱伝導率が大きな金属プレート、例えば銅プレートやアルミプレート等の金属プレートやシリコンプレートによって形成され、シリコン基板3の第2主面3Bの全面に接着層22によって接合される。放熱プレート6は、上述したようにシリコン基板3の第2主面3Bや実装部品4に接合した個別放熱プレート14が研磨処理を施されて平坦化されていることから、全面に亘って密着した状態で接合されて効率的な熱伝導が行われるようになる。   The heat radiating plate 6 is formed of a light metal plate having a high thermal conductivity, such as a metal plate such as a copper plate or an aluminum plate, or a silicon plate, and is bonded to the entire surface of the second main surface 3B of the silicon substrate 3 by an adhesive layer 22. The As described above, the heat radiating plate 6 is flattened by polishing the individual heat radiating plate 14 bonded to the second main surface 3B of the silicon substrate 3 and the mounting component 4, so that the heat radiating plate 6 is in close contact with the entire surface. It joins in a state and efficient heat conduction comes to be performed.

ところで、部品装填開口部8は、上述したように第2主面3B側を大口径とした断面略台形に形成されるとともにシリコン基板3が薄厚とされるために、例えば封止樹脂が充分硬化していない等の原因によって封止樹脂層9とシリコン基板3との接合力が弱くなって研磨処理時に内部から封止樹脂層9とともに実装部品4を脱落させたりズレさせたりする虞もある。放熱プレート6は、第2主面3B側において部品装填開口部8を閉塞するようにしてシリコン基板3に接合されることによって、実装部品4や封止樹脂層9を部品装填開口部8内に確実に保持する。また、放熱プレート6は、薄厚とされたシリコン基板3を裏打ちして機械的剛性が保持されるようにする。   By the way, the component loading opening 8 is formed in a substantially trapezoidal cross section with the second main surface 3B side having a large diameter as described above, and the silicon substrate 3 is made thin. For example, the sealing resin is sufficiently cured. For example, the bonding force between the sealing resin layer 9 and the silicon substrate 3 may be weakened, and the mounting component 4 may be dropped or displaced together with the sealing resin layer 9 from the inside during the polishing process. The heat radiating plate 6 is bonded to the silicon substrate 3 so as to close the component loading opening 8 on the second main surface 3B side, whereby the mounting component 4 and the sealing resin layer 9 are placed in the component loading opening 8. Hold securely. Further, the heat radiation plate 6 is lined with a thin silicon substrate 3 so that the mechanical rigidity is maintained.

なお、ハイブリットモジュール1においては、実装部品4に個別放熱プレート14を接合するとともにシリコン基板3に放熱プレート6を接合して実装部品4から発生する熱の放熱構造を構成したが、実装部品4からの発生熱がさほど大きくない場合には特に設ける必要も無い。また、ハイブリットモジュール1は、ベース基板部7に実装されてハイブリット回路装置2を構成した状態において、図2に示すように放熱プレート6にヒートスプレッダー23を接合してさらに効率的な放熱が行われるようにしてもよい。   In the hybrid module 1, the individual heat radiating plate 14 is joined to the mounting component 4 and the heat radiating plate 6 is joined to the silicon substrate 3 to configure the heat radiating structure generated from the mounting component 4. If the generated heat is not so large, there is no need to provide it. Further, in the state where the hybrid module 1 is mounted on the base substrate portion 7 to constitute the hybrid circuit device 2, the heat spreader 23 is joined to the heat radiating plate 6 as shown in FIG. You may do it.

ハイブリットモジュール1においては、上述したように配線層5の配線パターン18を介してシリコン基板3に埋め込まれた実装部品4を相互に電気的に接続する。ハイブリットモジュール1においては、発光素子4Dに配線層5を介して電源の供給が行われ、この発光素子4Dが第1LSI4Aや第2LSI4Bから出力された電気信号を光学信号に変換したり、光学信号を電気信号に変換してこれら第1LSI4Aや第2LSI4Bに供給する。ハイブリットモジュール1においては、第1LSI4Aや第2LSI4B等の電子部品と光学素子4Dとを接近して配置するとともに、同一層内に形成されることによって短縮化した配線パターン18により電気的に接続する。したがって、ハイブリットモジュール1においては、電気的接続部が低寄生容量化されてデータ信号や制御信号の高速かつ高容量処理が図られる。   In the hybrid module 1, the mounting components 4 embedded in the silicon substrate 3 are electrically connected to each other via the wiring pattern 18 of the wiring layer 5 as described above. In the hybrid module 1, power is supplied to the light emitting element 4D via the wiring layer 5, and the light emitting element 4D converts an electrical signal output from the first LSI 4A or the second LSI 4B into an optical signal, It is converted into an electric signal and supplied to the first LSI 4A and the second LSI 4B. In the hybrid module 1, the electronic components such as the first LSI 4A and the second LSI 4B and the optical element 4D are arranged close to each other and are electrically connected by the wiring pattern 18 shortened by being formed in the same layer. Therefore, in the hybrid module 1, the electrical connection portion has a low parasitic capacitance, and high-speed and high-capacity processing of data signals and control signals is achieved.

ハイブリットモジュール1においては、上述したように薄型化されたシリコン基板3に対して、部品装填開口部8内にそれぞれの入出力部形成面10が相互にかつ第1主面3Aと略同一面を構成するようにして実装部品4が埋め込まれて一体化されている。ハイブリットモジュール1においては、複数個の異なる大きさの実装部品4を備えているが、かかる構成によって小型化と薄型化とが図られるとともに、高密度実装化による多機能化や高機能化も図ることが可能となる。   In the hybrid module 1, the input / output unit forming surfaces 10 are formed in the component loading opening 8 so that the input / output unit forming surfaces 10 are substantially the same as the first main surface 3A. The mounting component 4 is embedded and integrated as configured. The hybrid module 1 includes a plurality of mounting parts 4 having different sizes. With this configuration, the hybrid module 1 can be reduced in size and thickness, and can be multi-functional and highly functional by high-density mounting. It becomes possible.

ハイブリットモジュール1においては、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板3をベース基板として実装部品4を一体化したことで、これら実装部品4を高精度に位置決めして実装するとともに配線層5との間において断線等の発生が抑制されるようになる。ハイブリットモジュール1においては、シリコン基板3が実装部品4や配線層5のグランドとしても機能するとともに良好な放熱作用も奏することで、安定した機能動作が奏されて信頼性の向上が図られるようになる。   In the hybrid module 1, the mounting component 4 is integrated with the silicon substrate 3 that hardly changes in size and shape due to the influence of heat or the like as a base substrate, so that the mounting component 4 is positioned and mounted with high accuracy. Occurrence of disconnection or the like between the wiring layer 5 is suppressed. In the hybrid module 1, the silicon substrate 3 functions as a ground for the mounting component 4 and the wiring layer 5 and also has a good heat dissipation function, so that a stable functional operation is achieved and reliability is improved. Become.

以上のように構成されたハイブリットモジュール1は、図2に示すように配線層5の表面5Aを実装面として、バンプ20を相対するベース配線基板25のランドと位置決めされて接合されることによって他の電子部品24とともにベース基板部7上に実装されてハイブリット回路装置2を構成する。なお、ハイブリット回路装置2は、同図に示すようにベース基板部7に2個のハイブリットモジュール1A、1Bを実装するとともにハイブリットモジュール1A側にヒートスプレッダー23を接合したものを示したが、ハイブリットモジュール1を1個或いはさらに多数個を実装しかつ多数個の電子部品24を実装して構成するようにしてもよい。   As shown in FIG. 2, the hybrid module 1 configured as described above has the surface 5A of the wiring layer 5 as a mounting surface, and the bump 20 is positioned and bonded to the land of the base wiring board 25 facing the other. The hybrid circuit device 2 is configured by being mounted on the base substrate portion 7 together with the electronic component 24. The hybrid circuit device 2 is shown in which two hybrid modules 1A and 1B are mounted on the base substrate portion 7 and a heat spreader 23 is joined to the hybrid module 1A side as shown in FIG. One or more ones may be mounted and a large number of electronic components 24 may be mounted.

ハイブリット回路装置2は、ベース基板部7が、従来周知の多層配線基板技術によって製作したベース配線基板25に光導波路部材26を搭載して構成される。ベース配線基板25は、例えばガラスエポキシ等の有機基板やセラミック等の無機基板等を基材として絶縁層を介してベース配線層を構成する多層の配線パターンを形成するとともに、各層の配線パターン間をビアによって層間接続して構成する。ベース配線基板25は、例えばプリプレグを介して両面基板を接合する等の適宜の多層配線基板技術によって製作される。   The hybrid circuit device 2 is configured by mounting an optical waveguide member 26 on a base wiring board 25 manufactured by a conventionally known multilayer wiring board technique. The base wiring board 25 forms, for example, a multilayer wiring pattern constituting a base wiring layer through an insulating layer using an organic substrate such as glass epoxy or an inorganic substrate such as ceramic as a base material, and between the wiring patterns of each layer. Layers are connected by vias. The base wiring board 25 is manufactured by an appropriate multilayer wiring board technique such as bonding a double-sided board through a prepreg, for example.

ベース配線基板25には、詳細を省略するが最上層の配線パターンにハイブリットモジュール1A、1Bや電子部品24を実装するランドが形成されており、これら実装部品を各層の配線パターンによって電気的に接続する。ベース配線基板25には、ハイブリットモジュール1に対して電源を供給する比較的大きな面積を有する電源パターン或いはグランドパターンが形成され、ハイブリットモジュール1に対してレギュレーションの高い電源供給を行う。   The base wiring board 25 is formed with lands for mounting the hybrid modules 1A and 1B and the electronic component 24 on the uppermost wiring pattern, although details are omitted, and these mounting components are electrically connected by the wiring pattern of each layer. To do. A power supply pattern or a ground pattern having a relatively large area for supplying power to the hybrid module 1 is formed on the base wiring board 25, and highly regulated power supply is supplied to the hybrid module 1.

ハイブリット回路装置2は、例えば第1ハイブリットモジュール1A側に光学素子4Dとして発光素子を備えるとともに、第2ハイブリットモジュール1B側に光学素子4Dとして受光素子を備える。ハイブリット回路装置2は、ベース配線基板25の配線パターンによって第1ハイブリットモジュール1Aと第2ハイブリットモジュール1Bとの間で電気信号の授受が行われるようにするとともに、第2ハイブリットモジュール1B側の光学素子4Dから出射された光学信号が第1ハイブリットモジュール1A側の光学素子4Dによって受光されて授受が行われるようにする。なお、ハイブリット回路装置2は、ベース配線基板25の底面側に多数個の電極パッドが形成されており、これら電極パッドにバンプを設けて図示しないマザーボード等に実装されるようにする。   The hybrid circuit device 2 includes, for example, a light emitting element as the optical element 4D on the first hybrid module 1A side and a light receiving element as the optical element 4D on the second hybrid module 1B side. The hybrid circuit device 2 allows an electrical signal to be exchanged between the first hybrid module 1A and the second hybrid module 1B by the wiring pattern of the base wiring board 25, and the optical element on the second hybrid module 1B side. The optical signal emitted from 4D is received by the optical element 4D on the first hybrid module 1A side to be exchanged. In the hybrid circuit device 2, a large number of electrode pads are formed on the bottom surface side of the base wiring board 25, and bumps are provided on these electrode pads so as to be mounted on a mother board or the like (not shown).

ベース配線基板25には、ハイブリットモジュール1を実装する主面に絶縁保護層27が形成されている。ベース配線基板25は、ハイブリットモジュール1の上述したバンプ20に対応して絶縁保護層27に形成した開口部に臨んで配線パターンに多数のランドが形成される。ベース配線基板25には、ハイブリットモジュール1が位置決めされて組み付けられ、バンプ20が相対する開口部からランド上に接合される。なお、絶縁保護層27は、後述するようにハイブリットモジュール1の光学素子4Dと光導波路部材2とを光学的に接続することから、光透過性を有する絶縁樹脂材によって形成される。 An insulating protective layer 27 is formed on the main surface of the base wiring board 25 on which the hybrid module 1 is mounted. The base wiring board 25 has a large number of lands formed in the wiring pattern facing the opening formed in the insulating protective layer 27 corresponding to the above-described bump 20 of the hybrid module 1. The hybrid module 1 is positioned and assembled to the base wiring board 25, and the bumps 20 are bonded onto the lands from the opposed openings. The insulating protective layer 27, and an optical element 4D and the optical waveguide member 2 6 hybrid module 1 as described below from the optically coupled, is formed by an insulating resin material having optical transparency.

ベース基板部7には、ベース配線基板25の絶縁層内に、隣り合って実装されたハイブリットモジュール1A、1Bとに跨って対向するようにして光導波路部材26が設けられている。光導波路部材26は、周知のようにポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン樹脂或いはゴム系樹脂等の光透過性を有する樹脂によって形成された導光材を、光屈折率を異にするクラッド層によって封装して構成される。光導波路部材26は、光学信号を2次元的或いは3次元的に封じ込めた状態で伝送する光閉じ込め型光導波路を構成する。   In the base substrate portion 7, an optical waveguide member 26 is provided in the insulating layer of the base wiring substrate 25 so as to face the hybrid modules 1 </ b> A and 1 </ b> B mounted adjacent to each other. As is well known, the optical waveguide member 26 is made of a light guide material formed of a light-transmitting resin such as polyimide resin, epoxy resin, acrylic resin, polyolefin resin, or rubber resin, with a different optical refractive index. It is configured to be sealed by a clad layer. The optical waveguide member 26 constitutes an optical confinement optical waveguide that transmits an optical signal in a two-dimensional or three-dimensionally confined state.

光導波路部材26は、詳細を省略するが入射部や出射部を構成する両端部がそれぞれ45°にカットされたミラー面として構成され、内部を導光された光学信号の光路を90°変換する。光導波路部材26は、ベース基板部7にハイブリットモジュール1A、1Bが実装された状態において、両端部がそれぞれの配線層5の光学信号伝送路5B、換言すれば光学素子4Dの光学信号入出力部13と対向される。したがって、光導波路部材26は、例えばハイブリットモジュール1Aの光学素子(発光素子)4Dから出射された光学信号を一端部から入射させて内部を導光し、他端側から出射させてハイブリットモジュール1B側の光学素子(受光素子)4Dに受光させるようにする。   Although not described in detail, the optical waveguide member 26 is configured as a mirror surface in which both end portions constituting the incident portion and the emission portion are cut at 45 °, and converts the optical path of the optical signal guided inside by 90 °. . In the state where the hybrid modules 1A and 1B are mounted on the base substrate portion 7, the optical waveguide member 26 has both ends at the optical signal transmission paths 5B of the respective wiring layers 5, in other words, the optical signal input / output portion of the optical element 4D. 13 is opposed. Accordingly, the optical waveguide member 26, for example, allows an optical signal emitted from the optical element (light emitting element) 4D of the hybrid module 1A to enter from one end portion, guide the inside, and emit from the other end side to emit from the other end side. The optical element (light receiving element) 4D receives light.

以上のように構成されたハイブリット回路装置2は、上述したように小型かつ薄型であり高密度実装化による多機能化や高機能化を図ることが可能な高精度で安定した動作を行うハイブリットモジュール1をベース基板部7に搭載して構成される。ハイブリット回路装置2は、ハイブリットモジュール1がシリコン基板3をベース基板とすることによって熱等による変形の発生が抑制されることで、ベース基板部7との接続部位において断線やクラックの発生が抑制されて信頼性の向上が図られる。   The hybrid circuit device 2 configured as described above is a hybrid module that is small and thin as described above and performs highly accurate and stable operation that can achieve multiple functions and high functionality by high-density mounting. 1 is mounted on a base substrate portion 7. In the hybrid circuit device 2, the generation of deformation due to heat or the like is suppressed when the hybrid module 1 uses the silicon substrate 3 as the base substrate, so that the occurrence of disconnection or cracks at the connection portion with the base substrate portion 7 is suppressed. Therefore, the reliability is improved.

ハイブリット回路装置2は、ベース基板部7に搭載したハイブリットモジュール1A、1Bが、それぞれ第1LSI4Aや第2LSI4B或いは半導体素子4C等の電子部品と光学素子4Dとを配線層5を介して精密かつ最短で電気的に接続されることで全体として低寄生容量化が図られており、また各ハイブリットモジュール1A、1Bとの間において光学素子4Dと光導波路部材2とを介して光学信号を高速かつ高容量化をはかった伝送されるようにする。 In the hybrid circuit device 2, the hybrid modules 1 A and 1 B mounted on the base substrate unit 7 connect the electronic components such as the first LSI 4 A, the second LSI 4 B, or the semiconductor element 4 C and the optical element 4 D through the wiring layer 5 in a precise and shortest manner. As a whole, the parasitic capacitance is reduced by being electrically connected, and an optical signal is transmitted between the hybrid modules 1A and 1B via the optical element 4D and the optical waveguide member 26 at high speed. The transmission should be made with increased capacity.

以上のように構成されたハイブリットモジュール1の製造工程について以下説明する。ハイブリットモジュール1の製造工程は、シリコン基板加工工程と、実装部品一体化工程と、配線層形成工程とを経てハイブリットモジュール1を製造する。シリコン基板加工工程は、工程に供給される一般的な半導体製造工程に用いられるシリコンウェハと同等品のシリコン基板素材28に対して所定の加工を施してシリコン基板3を製作する工程であり、シリコン基板素材28を所定の厚みに研磨する研磨工程と、部品装填開口部8を形成する部品装填開口部形成工程と、導電層16を形成する導電層形成工程等を有する。 The manufacturing process of the hybrid module 1 configured as described above will be described below. The manufacturing process of the hybrid module 1 manufactures the hybrid module 1 through a silicon substrate processing process, a mounting component integration process, and a wiring layer formation process. The silicon substrate processing step is a step of manufacturing the silicon substrate 3 by performing predetermined processing on a silicon substrate material 28 equivalent to a silicon wafer used in a general semiconductor manufacturing process supplied to the process. A polishing process for polishing the substrate material 28 to a predetermined thickness, a component loading opening forming process for forming the component loading opening 8, a conductive layer forming process for forming the conductive layer 16, and the like.

実装部品一体化工程は、シリコン基板素材28を所定の厚みに研磨して形成したシリコン基板3に実装部品4を埋め込んで一体化する工程であり、シリコン基板3に剥離フィルム29を介してダミー基板30を接合するダミー基板接合工程と、実装部品4を部品装填開口部8内に装填する実装部品装填工程と、封止樹脂層9を形成する封止樹脂層形成工程と、封止樹脂層9を所定の厚みに研磨する封止樹脂層研磨工程と、放熱プレート6を接合する放熱プレート接合工程と、ダミー基板30を剥離するダミー基板剥離工程等を経て中間体31を製作する。ハイブリットモジュール1の製造工程は、この中間体31に対して配線層5を形成する配線層形成工程を経てハイブリットモジュール1を完成させる。 The mounting component integration process is a process in which the mounting component 4 is embedded and integrated in the silicon substrate 3 formed by polishing the silicon substrate material 28 to a predetermined thickness. The dummy substrate is formed on the silicon substrate 3 via the release film 29. A dummy substrate bonding step for bonding 30, a mounting component loading step for loading the mounting component 4 into the component loading opening 8, a sealing resin layer forming step for forming the sealing resin layer 9, and the sealing resin layer 9 The intermediate 31 is manufactured through a sealing resin layer polishing step for polishing the substrate to a predetermined thickness, a heat dissipation plate bonding step for bonding the heat dissipation plate 6, a dummy substrate peeling step for peeling the dummy substrate 30, and the like. The manufacturing process of the hybrid module 1 completes the hybrid module 1 through a wiring layer forming process for forming the wiring layer 5 on the intermediate 31.

シリコン基板加工工程は、上述したように汎用のシリコン基板素材28を用いることから、研磨工程によって図3に示すように比較的厚みのあるシリコン基板素材28を実装部品4の高さよりもやや大きな厚みまで研磨してシリコン基板3を製作する。なお、研磨工程については、所定の厚みのシリコン基板3が工程に供給される場合には、特に実施する必要は無いことは勿論である。 Silicon substrate processing steps, a slightly greater thickness than the height from the use of a general-purpose silicon substrate material 28, the silicon substrate material 28 to mount components 4 with relatively thick as illustrated in FIG. 3 by the grinding process as described above The silicon substrate 3 is manufactured by polishing up to the above. Of course, it is not necessary to carry out the polishing process when the silicon substrate 3 having a predetermined thickness is supplied to the process.

シリコン基板加工工程は、部品装填開口部形成工程においてシリコン基板3に対してエッチング処理を施して複数個の部品装填開口部8を一括して形成する。部品装填開口部形成工程は、シリコン基板3の第2主面3Bにシリコンエッチング膜32をパターン形成するシリコンエッチング膜形成工程と、第2主面2B側からエッチング処理を施すエッチング工程とを有する。ハイブリットモジュール1の製造工程は、エッチング工程の前工程において導電層形成工程が施されて、シリコン基板3の第1主面3Aに導電膜16が形成される。   In the silicon substrate processing step, the silicon substrate 3 is etched in the component loading opening forming step to form a plurality of component loading openings 8 at once. The component loading opening forming process includes a silicon etching film forming process for patterning the silicon etching film 32 on the second main surface 3B of the silicon substrate 3, and an etching process for performing an etching process from the second main surface 2B side. In the manufacturing process of the hybrid module 1, a conductive layer forming process is performed in a process preceding the etching process, and the conductive film 16 is formed on the first main surface 3 </ b> A of the silicon substrate 3.

シリコンエッチング膜形成工程は、シリコン基板3の第2主面3B上に各部品装填開口部8に対応する箇所をそれぞれマスキングした状態で、例えば二酸化シリコン(SiO)や窒化シリコン(SixNy)等のシリコンエッチング膜32を形成する。なお、シリコンエッチング膜形成工程は、シリコン基板3に対してシリコン熱酸化処理によって二酸化シリコン膜を形成したり、化学蒸着法(CVD:Chemical Vapor Deposition)やスパッタ法等によって二酸化シリコン膜や窒化シリコン膜を成膜する。 In the silicon etching film forming step, the portions corresponding to the respective component loading openings 8 are masked on the second main surface 3B of the silicon substrate 3, and for example, silicon dioxide (SiO 2 ), silicon nitride (SixNy) or the like is used. A silicon etching film 32 is formed. In the silicon etching film forming step, a silicon dioxide film is formed on the silicon substrate 3 by a silicon thermal oxidation process, or a silicon dioxide film or a silicon nitride film is formed by a chemical vapor deposition (CVD) or sputtering method. Is deposited.

シリコンエッチング膜形成工程は、上述した処理によってシリコン基板3の第2主面3B上に図4に示すように各部品装填開口部8の形成箇所に対応して開口部33A〜33Dが形成されたシリコンエッチング膜32が成膜される。なお、シリコンエッチング膜形成工程は、例えばシリコン基板3の第2主面3B上にシリコンエッチング膜32を全面に亘って形成した後に、各部品装填開口部8の形成箇所を除去して開口部33を形成するようにしてもよい。また、シリコンエッチング膜形成工程は、その他のいわゆるパターン化技術によってシリコンエッチング膜32を形成するようにしてもよい。   In the silicon etching film forming step, openings 33A to 33D were formed on the second main surface 3B of the silicon substrate 3 in accordance with the above-described processing, as shown in FIG. A silicon etching film 32 is formed. In the silicon etching film forming step, for example, after the silicon etching film 32 is formed over the entire surface of the second main surface 3B of the silicon substrate 3, the portions where the component loading openings 8 are formed are removed and the openings 33 are formed. May be formed. In the silicon etching film forming step, the silicon etching film 32 may be formed by other so-called patterning technology.

導電膜形成工程は、シリコンエッチング膜形成工程の後工程或いは前工程で実施され、シリコン基板3の第1主面3A上に全面に亘って導電膜16を形成する。導電層形成工程は、例えばスパッタ法や無電界めっき法等の適宜の方法によって上述した所定の厚みを有する銅薄膜層を第1主面3Aに全面に形成する。導電層形成工程は、後述するシリコン基板3に施すエッチング処理によって除去されない耐エッチング特性を有する導電膜16を形成する。なお、導電層形成工程は、エッチング処理の内容によって導電膜16が耐エッチング特性が充分に確保できない場合に、エッチング工程の後工程で行うようにしてもよい。また、導電層形成工程は、上述したように導電膜16を不要とする場合には実施されないことは勿論である。   The conductive film forming process is performed in a post-process or a pre-process of the silicon etching film forming process, and the conductive film 16 is formed over the entire surface of the first main surface 3A of the silicon substrate 3. In the conductive layer forming step, the copper thin film layer having the predetermined thickness described above is formed on the entire surface of the first main surface 3A by an appropriate method such as sputtering or electroless plating. In the conductive layer forming step, a conductive film 16 having etching resistance characteristics that is not removed by an etching process applied to the silicon substrate 3 described later is formed. Note that the conductive layer forming step may be performed after the etching step when the conductive film 16 cannot sufficiently secure the etching resistance characteristics depending on the content of the etching process. Of course, the conductive layer forming step is not performed when the conductive film 16 is unnecessary as described above.

エッチング工程は、シリコンエッチング膜32の開口部33A〜33Dに露出されたシリコン基板3を導電膜16に達するまでエッチングすることにより、図5に示すように複数個の部品装填開口部8を一括して形成する。エッチング工程は、上述したようにシリコン基板3を形成するシリコン基板素材28として例えば面方位100の基板を用いた場合に、KOHやTMAH等のアルカリエッチング溶液を用いた異方性エッチング処理が施されて断面台形の部品装填開口部8を形成する。なお、エッチング工程は、シリコン基板素材28の方位が異なるものであれば等方性エッチングを行ったり、ドライエッチング法によって部品装填開口部8を形成するようにしてもよい。 In the etching process, the silicon substrate 3 exposed in the openings 33A to 33D of the silicon etching film 32 is etched until it reaches the conductive film 16, thereby collectively forming a plurality of component loading openings 8 as shown in FIG. Form. In the etching step, as described above, for example, when a substrate having a surface orientation of 100 is used as the silicon substrate material 28 for forming the silicon substrate 3, an anisotropic etching process using an alkaline etching solution such as KOH or TMAH is performed. Thus, the part loading opening 8 having a trapezoidal cross section is formed. In the etching process, isotropic etching may be performed if the orientation of the silicon substrate material 28 is different, or the component loading opening 8 may be formed by a dry etching method.

シリコン基板加工工程においては、シリコン基板3の第2主面3B上にシリコンエッチング膜32が残留しているが、後述する研磨工程によってこのシリコンエッチング膜32を除去する。なお、シリコン基板加工工程においては、研磨条件によってはシリコンエッチング膜32までの研磨を行わずに、シリコンエッチング膜除去工程を施して予めシリコンエッチング膜32を除去するようにしてもよい。   In the silicon substrate processing step, the silicon etching film 32 remains on the second main surface 3B of the silicon substrate 3, but the silicon etching film 32 is removed by a polishing step described later. In the silicon substrate processing step, depending on the polishing conditions, the silicon etching film 32 may be removed in advance by performing the silicon etching film removing step without polishing up to the silicon etching film 32.

シリコン基板加工工程においては、図5に示すようにシリコン基板3の第1主面3A側に形成した導電層16によって部品装填開口部8が閉塞されているため、この部分の導電層16を除去する導電層加工工程が施される。導電層加工工程は、ウェットエッチング法やドライエッチング法等の適宜の方法によって導電層16の一部を除去することにより、図6に示すように第1主面3A側においても開口するシリコン基板3を貫通する部品装填開口部8を形成する。   In the silicon substrate processing step, as shown in FIG. 5, since the component loading opening 8 is closed by the conductive layer 16 formed on the first main surface 3A side of the silicon substrate 3, this portion of the conductive layer 16 is removed. A conductive layer processing step is performed. In the conductive layer processing step, by removing a part of the conductive layer 16 by an appropriate method such as a wet etching method or a dry etching method, the silicon substrate 3 that opens also on the first main surface 3A side as shown in FIG. A part loading opening 8 is formed.

実装部品一体化工程は、上述したシリコン基板加工工程を経て製作されたシリコン基板3に対して実装部品4を組み合わせて一体化する。実装部品一体化工程は、ダミー基板接合工程において図7に示すように剥離フィルム29を設けたシリコン基板3にダミー基板30を接合した第1中間体40を製作する。ダミー基板接合工程には、例えば比較的大きな機械的剛性を有する厚みのガラス基板やシリコン基板等からなり平坦な主面を有するとともにシリコン基板3よりもやや大判のダミー基板30が用いられる。ダミー基板接合工程には、後工程においてシリコン基板3からの剥離が可能な剥離フィルム、例えば加熱することにより粘着力が低下して剥離が可能となる熱剥離型フィルムや所定の溶液に浸すことにより粘着力が低下して剥離が可能となる剥離フィルム等の適宜の剥離フィルム29が用いられる。   In the mounting component integration step, the mounting component 4 is combined and integrated with the silicon substrate 3 manufactured through the above-described silicon substrate processing step. In the mounting component integration step, a first intermediate body 40 is manufactured in which the dummy substrate 30 is bonded to the silicon substrate 3 provided with the release film 29 as shown in FIG. 7 in the dummy substrate bonding step. In the dummy substrate bonding step, for example, a dummy substrate 30 having a flat main surface and a slightly larger size than the silicon substrate 3 is used, which is made of a glass substrate or a silicon substrate having a relatively large mechanical rigidity. In the dummy substrate bonding step, a peeling film that can be peeled off from the silicon substrate 3 in a later step, for example, a heat peelable film that can be peeled off by heating to be peeled off or a predetermined solution is immersed in the dummy substrate bonding step. An appropriate release film 29 such as a release film that can be peeled off due to a decrease in adhesive strength is used.

第1中間体40は、ダミー基板30が、剥離フィルム29を介してシリコン基板3の第1主面3A、詳細には導電層16上に接合されることによって、部品装填開口部8内に装填される実装部品4の基準面を構成する。第1中間体40は、ダミー基板30が薄厚とされたシリコン基板3に接合されることによって全体の機械的剛性を保持して、後工程におけるハンドリング性を向上させるとともに変形等を防止させる作用も奏する。第1中間体40は、剥離フィルム29が、シリコン基板3とダミー基板30とを接合するとともに、部品装填開口部8の開口部を閉塞することで装填された実装部品4をそれぞれの入出力部形成面10を接合して仮保持する作用も奏する。   The first intermediate 40 is loaded into the component loading opening 8 by bonding the dummy substrate 30 to the first main surface 3A of the silicon substrate 3, specifically the conductive layer 16, via the release film 29. The reference surface of the mounted component 4 is configured. The first intermediate body 40 has an action of maintaining the overall mechanical rigidity by bonding the dummy substrate 30 to the thin silicon substrate 3, improving the handling property in the subsequent process and preventing deformation and the like. Play. In the first intermediate 40, the release film 29 joins the silicon substrate 3 and the dummy substrate 30, and closes the opening of the component loading opening 8 so that the mounted component 4 is loaded into each input / output unit. The effect | action which joins and temporarily holds the formation surface 10 is also show | played.

実装部品一体化工程においては、実装部品装填工程によって、実装部品4が入出力部形成面10を装填面として第2主面3B側から部品装填開口部8内に装填される。実装部品装填工程は、例えば適宜の部品実装装置によってシリコン基板3に対して実装部品4を位置決めして部品装填開口部内に装填する。実装部品装填工程においては、装填された実装部品4が入出力部形成面10をダミー基板30(剥離フィルム29)の主面上に突き当てられることによって、図8に示すように部品装填開口部8内において互いに入出力部形成面10が同一面を構成するように位置合わせされた第2中間体41を製作する。 In the mounting component integration step, the mounting component 4 is loaded into the component loading opening 8 from the second main surface 3B side with the input / output portion forming surface 10 as a loading surface in the mounting component loading step. In the mounting component loading step, for example, the mounting component 4 is positioned with respect to the silicon substrate 3 by an appropriate component mounting apparatus and loaded into the component loading opening 8 . In the mounting component loading process, the mounted mounting component 4 is abutted against the main surface of the dummy substrate 30 (release film 29) with the input / output portion forming surface 10 as shown in FIG. 8, the second intermediate body 41 is manufactured so that the input / output portion forming surfaces 10 are aligned with each other.

実装部品装填工程においては、所定の実装部品4A、4B、4Dが、上述したように予め絶縁性接着材15A、15B、15Dによって個別放熱プレート14を接合された状態で装填される。実装部品4A、4B、4Dは、それぞれの高さがシリコン基板3の厚みよりも大きく、図8に示すように個別放熱プレート14が第2主面3Bから突出した状態で部品装填開口部8内に装填される。なお、実装部品装填工程においては、特に放熱を要しない実装部品4Cが、部品装填開口部8内に直接装填される。   In the mounting component loading step, predetermined mounting components 4A, 4B, and 4D are loaded in a state where the individual heat radiation plate 14 is bonded in advance by the insulating adhesive materials 15A, 15B, and 15D as described above. The mounting components 4A, 4B, and 4D each have a height greater than the thickness of the silicon substrate 3, and the individual heat dissipation plate 14 protrudes from the second main surface 3B as shown in FIG. Is loaded. In the mounting component loading process, the mounting component 4 </ b> C that does not require heat dissipation is directly loaded into the component loading opening 8.

実装部品一体化工程は、封止樹脂層形成工程において、シリコン基板3の第2主面3Bから突出した個別放熱プレート14が埋設される充分な厚みを有する封止樹脂層9を形成する。封止樹脂層形成工程には、半導体製造工程等において一般的に用いられている例えば熱硬化型の液状エポキシ系樹脂材や液状ポリイミド樹脂材等の絶縁封止樹脂材が用いられて封止樹脂層9が形成される。封止樹脂層形成工程においては、シリコン基板3を例えば型枠等のキャビティ内に載置してこのキャビティ内に絶縁封止樹脂材を充填することによって、絶縁封止樹脂材が部品装填開口部8内に装填された実装部品4の外周部に流れ込むようにする。 In the mounting component integration step, in the sealing resin layer forming step, the sealing resin layer 9 having a sufficient thickness in which the individual heat dissipation plate 14 protruding from the second main surface 3B of the silicon substrate 3 is embedded is formed. In the sealing resin layer forming process, an insulating sealing resin material such as a thermosetting liquid epoxy resin material or a liquid polyimide resin material, which is generally used in a semiconductor manufacturing process, is used. Layer 9 is formed. In the sealing resin layer forming step, the silicon substrate 3 is placed in a cavity such as a mold, and the insulating sealing resin material is filled in the cavity, so that the insulating sealing resin material becomes the component loading opening. It flows into the outer peripheral part of the mounting component 4 loaded in 8.

封止樹脂層形成工程においては、例えば型枠を加熱する等の硬化処理を施して絶縁封止樹脂材を硬化させることにより、図9に示すようにダミー基板30上においてシリコン基板3や実装部品4を封止樹脂層9に埋め込んだ第3中間体42を製作する。第3中間体42は、封止樹脂層9が部品装填開口部8内において実装部品4を埋め込んで硬化した絶縁封止樹脂材によって構成されることでシリコン基板3と一体化させる。第3中間体42は、実装部品4が詳細には入出力パッド11をダミー基板30に突き当てられることから、このダミー基板30の主面と入出力部形成面10との間に構成された隙間に絶縁封止樹脂材が滲入して封止樹脂層9を形成して入出力部形成面10の被覆膜も構成される。第3中間体42は、この被覆膜によって実装部品4の入出力部形成面10が保護されている。 In the sealing resin layer forming step, for example, the insulating sealing resin material is cured by performing a curing process such as heating the mold, so that the silicon substrate 3 and the mounted component are formed on the dummy substrate 30 as shown in FIG. A third intermediate 42 in which 4 is embedded in the sealing resin layer 9 is manufactured. The third intermediate body 42 is made integral with the silicon substrate 3 by being formed of an insulating sealing resin material in which the sealing resin layer 9 is embedded and cured in the component loading opening 8. The third intermediate body 42 is configured between the main surface of the dummy substrate 30 and the input / output portion forming surface 10 because the mounting component 4 has the input / output pad 11 abutted against the dummy substrate 30 in detail. The insulating sealing resin material permeates into the gap to form the sealing resin layer 9, and the coating film on the input / output portion forming surface 10 is also configured. In the third intermediate 42, the input / output part forming surface 10 of the mounted component 4 is protected by this coating film.

第3中間体42においては、充分な厚みを有する封止樹脂層9が形成されることによって、後工程の封止樹脂層研磨工程で実装部品4が損傷されたり、実装部品4に過大な負荷が直接かかって封止樹脂層9との剥離が生じて動いたりすることが防止される。封止樹脂層9は、少なくとも部品装填開口部8内に形成されて実装部品4を埋め込む程度に形成されるようにしてもよい。封止樹脂層形成工程は、例えば各種のチップ製造工程において採用される適宜の樹脂パッケージ形成法により封止樹脂層9を形成するようにしてもよい。   In the third intermediate 42, the sealing resin layer 9 having a sufficient thickness is formed, so that the mounting component 4 is damaged in the subsequent sealing resin layer polishing step or an excessive load is applied to the mounting component 4. Is prevented from directly moving and peeling off from the sealing resin layer 9 and moving. The sealing resin layer 9 may be formed at least to the extent that the mounting component 4 is embedded in the component loading opening 8. In the sealing resin layer forming step, for example, the sealing resin layer 9 may be formed by an appropriate resin package forming method employed in various chip manufacturing processes.

実装部品一体化工程は、封止樹脂層研磨工程によって、第3中間体42に対して封止樹脂層9をシリコン基板3の第2主面3Bが露出するまで研磨処理を施して図10に示すように全体が薄型化された第4中間体43を製作する。すなわち、封止樹脂層研磨工程は、第3中間体42に対して例えば機械・化学研磨法によって主面からシリコン基板3側に向かって封止樹脂層9を研磨する。封止樹脂層研磨工程においては、上述したようにダミー基板30を接合して比較的大きな機械剛性を有する封止樹脂層9に対して研磨処理を施すことから、高精度でかつ効率的な研磨を行うことが可能である。 In the mounting component integration step, the sealing resin layer 9 is polished by the sealing resin layer polishing step until the second main surface 3B of the silicon substrate 3 is exposed to the third intermediate body 42 as shown in FIG. As shown in the drawing, a fourth intermediate body 43 that is thin as a whole is manufactured. In other words, in the sealing resin layer polishing step, the sealing resin layer 9 is polished from the main surface toward the silicon substrate 3 side with respect to the third intermediate 42 by, for example, a mechanical / chemical polishing method. In the sealing resin layer polishing step, as described above, the dummy substrate 30 is bonded and the polishing process is performed on the sealing resin layer 9 having a relatively large mechanical rigidity. Can be done.

封止樹脂層研磨工程においては、上述したように実装部品4の底面12に接合された個別放熱プレート14がシリコン基板3の第2主面3Bから突出しており、これら個別放熱プレート14も図10に示すように第2主面3Bと同一面を構成するまで封止樹脂層9と同時に研磨されて薄厚とされる。封止樹脂層研磨工程は、シリコン基板3の第2主面3B上に残されたシリコンエッチング膜32も同時に研磨して除去する。なお、封止樹脂層研磨工程は、ハイブリットモジュール1を薄型化するとともに放熱特性を向上させるために施されることから、少なくとも実装部品4に接合した個別放熱プレート14が露出するまで封止樹脂層9に研磨処理を施す工程であってもよい。   In the sealing resin layer polishing step, as described above, the individual heat dissipation plate 14 bonded to the bottom surface 12 of the mounting component 4 protrudes from the second main surface 3B of the silicon substrate 3, and these individual heat dissipation plates 14 are also shown in FIG. As shown in FIG. 4, the sealing resin layer 9 is polished and made thin until it forms the same surface as the second main surface 3B. In the sealing resin layer polishing step, the silicon etching film 32 left on the second main surface 3B of the silicon substrate 3 is simultaneously polished and removed. Since the sealing resin layer polishing step is performed to reduce the thickness of the hybrid module 1 and improve the heat dissipation characteristics, at least until the individual heat dissipation plate 14 bonded to the mounting component 4 is exposed. 9 may be a step of performing a polishing process.

実装部品一体化工程は、放熱プレート接合工程によって、第4中間体43に対してシリコン基板3の第2主面3B上に接着層22を介して銅プレート等によって形成した放熱プレート6が全面に亘って接合されて、図11に示すように第5中間体44を製作する。第5中間体44は、放熱プレート6が封止樹脂層研磨工程を経て平坦化された第2主面3B上に接合されることにより、実装部品4に接合した個別放熱プレート14と全面に亘って密着して良好な熱伝導が行われるようになる。 In the mounting component integration process, the heat radiating plate 6 formed by a copper plate or the like on the second main surface 3B of the silicon substrate 3 with respect to the fourth intermediate body 43 through the adhesive layer 22 by the heat radiating plate joining step The fifth intermediate body 44 is manufactured as shown in FIG. The fifth intermediate body 44 covers the entire surface of the individual heat radiating plate 14 bonded to the mounting component 4 by bonding the heat radiating plate 6 onto the second main surface 3B flattened through the sealing resin layer polishing step. And good heat conduction.

第5中間体44は、薄厚とされた第4中間体43を放熱プレート6によって補強することで後工程における取り扱いが簡易化される。第5中間体44は、放熱プレート6によって第2主面3B側を大口径とした断面略台形に形成されたシリコン基板3の部品装填開口部8内に封止樹脂層9によって固定された実装部品4の脱落や位置ズレが防止されるようになる。第5中間体44は、放熱プレート6によって部品装填開口部8内において実装部品4や封止樹脂層9が確実に保持されるようになる。 The fifth intermediate body 44 is reinforced by the heat dissipation plate 6 to reduce the thickness of the fourth intermediate body 43 so that handling in the subsequent process is simplified. The fifth intermediate 44 is mounted by the sealing resin layer 9 in the component loading opening 8 of the silicon substrate 3 formed in a substantially trapezoidal cross section with the second main surface 3B side having a large diameter by the heat radiating plate 6. The part 4 is prevented from falling off or being displaced. In the fifth intermediate 44, the mounted component 4 and the sealing resin layer 9 are securely held in the component loading opening 8 by the heat radiating plate 6.

実装部品一体化工程は、ダミー基板剥離工程によって図12に示すように第4中間体43から、薄型化されたシリコン基板3に接合することによって機械的剛性を保持して取り扱いの簡易化を図っていたダミー基板30が剥離される。ダミー基板剥離工程は、例えば熱剥離型フィルムを用いて上述したようにシリコン基板3の第1主面3Aに剥離フィルム29を介してシリコン基板3に接合されたダミー基板30が、第4中間体43に加熱処理を施すことによって剥離フィルム29とともに剥離されて図13に示す中間体31を製作する。   In the mounting component integration process, the dummy substrate peeling process is used to bond the fourth intermediate body 43 to the thinned silicon substrate 3 as shown in FIG. The dummy substrate 30 that has been removed is peeled off. In the dummy substrate peeling step, for example, the dummy substrate 30 bonded to the silicon substrate 3 via the peeling film 29 on the first main surface 3A of the silicon substrate 3 as described above using a heat peeling film is used as the fourth intermediate. The intermediate body 31 shown in FIG. 13 is manufactured by being peeled off together with the release film 29 by performing heat treatment on 43.

中間体31は、前工程の放熱プレート接合工程によってシリコン基板3の第2主面3Bに放熱プレート6を接合したことによって、ダミー基板30を剥離した後にも大きな機械的剛性が保持される。中間体31は、図13に示すように、実装部品4が第1主面3Aに対してそれぞれの入出力部形成面10が略同一面を構成して部品装填開口部8内に封止樹脂層9によって埋め込まれてシリコン基板3と一体化される。中間体31は、ダミー基板30が剥離されることによって、実装部品4の入出力部形成面10に設けた入出力パッド11及び光学素子Dの光学信号入出力部13が露出されるとともに部品装填開口部8が開口された第1主面3Aに導電層16が形成されて構成される。 The intermediate body 31 retains a large mechanical rigidity even after the dummy substrate 30 is peeled off by bonding the heat dissipation plate 6 to the second main surface 3B of the silicon substrate 3 in the heat dissipation plate bonding step of the previous process. As shown in FIG. 13, the intermediate body 31 includes a sealing resin in the component loading opening 8 in which the mounting component 4 constitutes substantially the same surface as each input / output portion forming surface 10 with respect to the first main surface 3 </ b> A. Embedded with the layer 9 and integrated with the silicon substrate 3. Intermediate 31 by the dummy substrate 30 is peeled off, along with the input and output pads 11 and the optical element 4 D of the optical signal input-output unit 13 is provided to the input-output portion forming surface 10 of the mounting part 4 is exposed parts A conductive layer 16 is formed on the first main surface 3A where the loading opening 8 is opened.

中間体31には、シリコン基板3の第1主面3A上に、一般的な多層配線技術による配線層形成工程が施されて図14に示すように配線層5が形成される。配線層形成工程は、具体的にはシリコン基板3の第1主面3A上に第1絶縁樹脂層17Aを形成する第1絶縁樹脂層形成工程と、この第1絶縁樹脂層17A中に複数個の第1ビアホール21Aを形成する第1ビアホール形成工程と、第1絶縁樹脂層17A上に第1配線パターン18Aを形成する第1配線パターン形成工程と、第1ビアホール21Aに導通処理を施して第1ビア19Aを形成する第1ビア形成工程とを有する。 The intermediate body 31 is subjected to a wiring layer forming process by a general multilayer wiring technique on the first main surface 3A of the silicon substrate 3 to form the wiring layer 5 as shown in FIG. Specifically, the wiring layer forming step includes a first insulating resin layer forming step of forming the first insulating resin layer 17A on the first main surface 3A of the silicon substrate 3 , and a plurality of the first insulating resin layers 17A. A first via hole forming step for forming the first via hole 21A, a first wiring pattern forming step for forming the first wiring pattern 18A on the first insulating resin layer 17A, and conducting the conductive process to the first via hole 21A. A first via forming step for forming one via 19A.

また、配線層形成工程は、第1絶縁樹脂層17A上に第1配線パターン18Aを被覆して第2絶縁樹脂層17Bを形成する第2絶縁樹脂層形成工程と、この第2絶縁樹脂層17B中に複数個の第2ビアホール21Bを形成する第2ビアホール形成工程と、第2絶縁樹脂層17B上に第2配線パターン18Bを形成する第2配線パターン形成工程と、第2ビアホール21Bに導通処理を施して第2ビア19Bを形成する第2ビア形成工程とを有して図14に示す中間ハイブリットモジュール45を製作する。なお、配線層形成工程は、上述した各工程を繰り返すことによって、多層の配線層5を形成するようにしてもよい。 The wiring layer forming step includes a second insulating resin layer forming step of covering the first insulating resin layer 17A with the first wiring pattern 18A to form the second insulating resin layer 17B, and the second insulating resin layer 17B. A second via hole forming step for forming a plurality of second via holes 21B therein, a second wiring pattern forming step for forming a second wiring pattern 18B on the second insulating resin layer 17B, and a conduction treatment to the second via hole 21B. The intermediate hybrid module 45 shown in FIG. 14 is manufactured with the second via forming step of forming the second via 19B. In the wiring layer formation step, the multilayer wiring layer 5 may be formed by repeating the above-described steps.

配線層形成工程は、第1絶縁樹脂層17Aや第2絶縁樹脂層17Bをエポキシ系樹脂等の感光性の光透過性を有する絶縁樹脂によって形成する。第1絶縁樹脂層形成工程は、シリコン基板3の第1主面3A上にスピンコート法やディップ法等によって絶縁樹脂を均一な厚みで塗布した後に加熱処理を施して硬化させて、第1絶縁樹脂層17Aを形成する。第1ビアホール形成工程は、第1絶縁樹脂層17A上に所定のマスキングを行って感光・現像処理を施し、絶縁樹脂材層をエッチング処理で除去することによって、導電層16や実装部品4の入出力パッド11を外方に臨ませる第1ビアホール21Aを形成する。なお、第1ビアホール形成工程は、非感光性の絶縁樹脂を用いて第1絶縁樹脂層17Aを形成する場合に、レーザ加工等のドライエッチング法によって第1ビアホール21Aを形成する。 In the wiring layer forming step, the first insulating resin layer 17A and the second insulating resin layer 17B are formed of an insulating resin material having photosensitive light transmittance such as an epoxy resin. In the first insulating resin layer forming step, an insulating resin material is applied to the first main surface 3A of the silicon substrate 3 with a uniform thickness by a spin coating method, a dip method, or the like, and then subjected to a heat treatment to be cured. An insulating resin layer 17A is formed. In the first via hole forming process, predetermined masking is performed on the first insulating resin layer 17A to perform photosensitivity / development processing, and the insulating resin material layer is removed by etching processing. A first via hole 21A is formed to allow the output pad 11 to face outward. In the first via hole formation step, when the first insulating resin layer 17A is formed using a non-photosensitive insulating resin material , the first via hole 21A is formed by a dry etching method such as laser processing.

配線層形成工程は、第1ビアホール形成工程によって形成した第1ビアホール21Aに対して第1ビア形成工程を施して第1ビア19Aを形成する。第1ビア形成工程は、第1ビアホール21A内にデスミア処理を施すとともに、例えば無電解銅めっき処理等を施して内壁部の導通化を行う。第1ビア形成工程は、第1ビアホール21A内に導電ペースト等を充填し、さらに蓋形成処理等を行うことによって第1ビア19Aを形成する。   In the wiring layer forming step, the first via hole 21A formed by the first via hole forming step is subjected to the first via forming step to form the first via 19A. In the first via formation step, the desmear process is performed in the first via hole 21A and, for example, an electroless copper plating process is performed to make the inner wall portion conductive. In the first via forming step, the first via 19A is formed by filling the first via hole 21A with a conductive paste and performing a lid forming process or the like.

第1配線パターン形成工程は、詳細を省略するが例えば第1絶縁樹脂層17A上にめっきレジストによるパターニングを行った後に無電解銅めっき処理等を施して所定の厚みを有する銅めっき層を形成し、不要なめっきレジストを除去することによって所定の銅配線パターンからなる第1配線パターン18Aを形成する。なお、第1配線パターン形成工程は、上述したように光学素子4Dの光学信号入出力部13に対向して光学信号が透過する光学信号伝送路5Bに第1絶縁樹脂層17A上に第1配線パターン18Aや第1ビア19が形成されないように適宜パターン設計が行われる。   Although the details of the first wiring pattern forming step are omitted, for example, after patterning with a plating resist on the first insulating resin layer 17A, an electroless copper plating process or the like is performed to form a copper plating layer having a predetermined thickness. Then, by removing unnecessary plating resist, the first wiring pattern 18A made of a predetermined copper wiring pattern is formed. In the first wiring pattern forming step, as described above, the first wiring is formed on the first insulating resin layer 17A in the optical signal transmission path 5B through which the optical signal is transmitted facing the optical signal input / output unit 13 of the optical element 4D. Pattern design is appropriately performed so that the pattern 18A and the first via 19 are not formed.

第2絶縁樹脂層形成工程は、上述した第1絶縁樹脂層形成工程と同様の工程であり、第1配線パターン18Aを形成した第1絶縁樹脂層17A上に全面に亘って均一な厚みの第2絶縁樹脂層17Bを形成する。第2絶縁樹脂層形成工程においても、第1絶縁樹脂層17Aを形成する絶縁樹脂材と同一の絶縁樹脂が用いられ、この絶縁樹脂をスピンコート法等によって第1絶縁樹脂層17A上に均一な厚みで塗布した後に加熱等の硬化処理を施して第2絶縁樹脂層17Bを形成する。 The second insulating resin layer forming process is the same process as the first insulating resin layer forming process described above, and the first insulating resin layer 17A having the first wiring pattern 18A formed thereon has a uniform thickness over the entire surface. Two insulating resin layers 17B are formed. In the second insulating resin layer forming step, the same insulating resin material is used an insulating resin material for forming the first insulating resin layer 17A, the insulating resin material on the first insulating resin layer 17A by spin coating or the like After coating with a uniform thickness, the second insulating resin layer 17B is formed by performing a curing process such as heating.

配線層形成工程は、第2絶縁樹脂層17Bに対して上述した第1ビアホール形成工程と同様の第2ビアホール形成工程によって第1配線パターン18Aに形成したランドを外方に臨ませる第2ビアホール21Bを形成する。配線層形成工程は、第2絶縁樹脂層17B上に、上述した第1配線パターン形成工程と同様の第2配線パターン形成工程によって、第2配線パターン18Bを形成する。第2配線パターン18Bは、第2ビアホール21Bを介して第1配線パターン18Aと層間接続されるとともに、詳細を省略するベース基板部7との接続用ランドが形成されている。   In the wiring layer forming step, the second via hole 21B is formed so that the land formed on the first wiring pattern 18A is exposed outward by the second via hole forming step similar to the first via hole forming step described above with respect to the second insulating resin layer 17B. Form. In the wiring layer forming step, the second wiring pattern 18B is formed on the second insulating resin layer 17B by the second wiring pattern forming step similar to the first wiring pattern forming step described above. The second wiring pattern 18B is interlayer-connected to the first wiring pattern 18A via the second via hole 21B, and a land for connection with the base substrate portion 7 is omitted.

配線層形成工程は、第2配線パターン18Bのランド上にバンプ20を形成するバンプ形成工程が施されて配線層5の表面5A上に多数個のバンプ20を形成することにより、図1に示したハイブリットモジュール1を完成する。バンプ形成工程は、例えば金めっき処理によってランド上に所定の高さを有するバンプ20を形成する。バンプ形成工程は、上述したようにハイブリットモジュール1のベース基板部7に対する実装方法によってランド上に例えば半田ボールや金属ボール等を設ける工程であってもよい。   The wiring layer forming step is shown in FIG. 1 by forming a large number of bumps 20 on the surface 5A of the wiring layer 5 by performing a bump forming step of forming the bumps 20 on the lands of the second wiring pattern 18B. The completed hybrid module 1 is completed. In the bump formation step, bumps 20 having a predetermined height are formed on the lands by, for example, gold plating. As described above, the bump forming step may be a step of providing, for example, solder balls or metal balls on the lands by the mounting method for the base substrate portion 7 of the hybrid module 1.

ハイブリットモジュール製造工程は、上述したように外形形状を異にする多数個の実装部品4を備えているが、実装部品4をシリコン基板3に埋設した状態で実装することから小型化と薄型化とが図られるとともに実装部品4と配線層5とを最短で接続して寄生容量を低減して特性の向上を図ったハイブリットモジュール1を製造する。ハイブリットモジュール製造工程は、平坦化されたシリコン基板3の第1主面3A上に多層構造の配線層5を形成することでいわゆる半導体製造工程において実施されているウエハ工程によって配線層5を形成することから、絶縁樹脂層17に微細かつ高精度の配線パターン18を形成することが可能となり、薄型化とともに高密度実装化や多機能化の対応を図ったハイブリットモジュール1を製造する。 The hybrid module manufacturing process includes a large number of mounting components 4 having different outer shapes as described above. However, since the mounting components 4 are mounted in a state of being embedded in the silicon substrate 3, the size and thickness can be reduced. Thus, the hybrid module 1 is manufactured in which the mounting component 4 and the wiring layer 5 are connected in the shortest time to reduce the parasitic capacitance and improve the characteristics. In the hybrid module manufacturing process, the wiring layer 5 is formed by a wafer process performed in a so-called semiconductor manufacturing process by forming the wiring layer 5 having a multilayer structure on the first main surface 3A of the planarized silicon substrate 3. Therefore, it is possible to form a fine and high-precision wiring pattern 18 on the insulating resin layer 17, and the hybrid module 1 is manufactured that is thinned and has high-density mounting and multi-functionality.

ハイブリットモジュール製造工程は、熱による形状や状態の変化がほとんど生じないシリコン基板3をベース基板として部品装填開口部8内に実装部品4を封止樹脂層9によって埋め込んで固定したハイブリットモジュール1を製造する。ハイブリットモジュール製造工程は、工程中で施すエッチング処理或いはベース基板7に実装するリフロー半田工程等おける熱の影響によるシリコン基板3の変形が抑制されて実装部品4を高精度に位置決めして実装することから、実装部品4と配線層5との接続状態が確実に保持されて断線等の発生を抑制して信頼性の向上を図ったハイブリットモジュール1を製造する。   The hybrid module manufacturing process manufactures the hybrid module 1 in which the mounting component 4 is embedded and fixed in the component loading opening 8 by using the silicon substrate 3 that hardly changes in shape and state due to heat as a base substrate. To do. In the hybrid module manufacturing process, deformation of the silicon substrate 3 due to the influence of heat in an etching process performed in the process or a reflow soldering process mounted on the base substrate 7 is suppressed, and the mounting component 4 is positioned and mounted with high accuracy. Thus, the hybrid module 1 is manufactured in which the connection state between the mounting component 4 and the wiring layer 5 is reliably maintained and the occurrence of disconnection or the like is suppressed to improve the reliability.

ハイブリットモジュール製造工程は、シリコン基板3が実装部品4や配線層5のグランドとしても機能するとともに良好な放熱作用も奏することから、安定した機能動作を奏するハイブリットモジュール1を製造する。ハイブリットモジュール製造方法は、必要な実装部品4に個別放熱プレート14を設けるとともに、大型の放熱プレート6も設けることによって放熱特性に優れたハイブリットモジュール1を製造する。   In the hybrid module manufacturing process, since the silicon substrate 3 functions as a ground for the mounting component 4 and the wiring layer 5 and also exhibits a good heat dissipation action, the hybrid module 1 that exhibits stable functional operation is manufactured. The hybrid module manufacturing method manufactures the hybrid module 1 having excellent heat dissipation characteristics by providing the individual heat dissipating plate 14 on the necessary mounting component 4 and also providing the large heat dissipating plate 6.

以上の工程を経て製造されたハイブリットモジュール1は、ハイブリットモジュール実装工程により、バンプ20を介してフリップチップ実装法等の実装方法によって他の電子部品24等とともにベース基板部7上に実装されて図2に示すハイブリット回路装置2を完成させる。ハイブリットモジュール実装工程は、上述したようにベース基板部7上に2個のハイブリットモジュール1A、1Bを実装してハイブリット回路装置2を完成させたが、1個或いはさらに多数個を実装するとともに多数個の電子部品24を実装して構成するようにしてもよいことは勿論である。   The hybrid module 1 manufactured through the above steps is mounted on the base substrate portion 7 together with other electronic components 24 and the like by a mounting method such as a flip chip mounting method via the bumps 20 in the hybrid module mounting step. 2 is completed. In the hybrid module mounting process, the hybrid circuit device 2 is completed by mounting the two hybrid modules 1A and 1B on the base substrate portion 7 as described above. Of course, the electronic component 24 may be mounted and configured.

ハイブリットモジュール実装工程は、ハイブリットモジュール1が配線層5の表面5Aを実装面として電子部品24等とともにベース基板部7上に実装する。ハイブリットモジュール実装工程は、バンプ20をベース基板部7の相対するランドに位置合わせした状態で超音波溶着等の処理を施してハイブリットモジュール1を実装する。   In the hybrid module mounting step, the hybrid module 1 is mounted on the base substrate portion 7 together with the electronic components 24 and the like with the surface 5A of the wiring layer 5 as a mounting surface. In the hybrid module mounting step, the hybrid module 1 is mounted by performing processing such as ultrasonic welding in a state where the bumps 20 are aligned with the opposing lands of the base substrate portion 7.

ベース基板部7は、従来周知の多層配線基板技術によって製作したベース配線基板25に光導波路部材26が搭載されており、最上層の配線パターンにハイブリットモジュール1や電子部品24を電気的に接続して固定するためのランドが形成されている。ベース基板部7には、絶縁保護層27や光導波路部材26が設けられており、光学素子4Dと光導波路部材2の入出射端部と位置合わせしてハイブリットモジュール1が実装される。ハイブリット回路装置2は、ハイブリットモジュール1の放熱プレート6上にヒートスプレッダー23が接合される。 The base substrate unit 7 includes an optical waveguide member 26 mounted on a base wiring substrate 25 manufactured by a conventionally known multilayer wiring substrate technology, and electrically connects the hybrid module 1 and the electronic component 24 to the uppermost wiring pattern. Lands are formed for fixing. The base substrate 7, insulating protective layer 27 and the optical waveguide member 26 is provided, hybrid module 1 is mounted in alignment with the input and output end portions of the optical elements 4D and the optical waveguide member 2 6. In the hybrid circuit device 2, a heat spreader 23 is joined on the heat dissipation plate 6 of the hybrid module 1.

以上の工程を経てベース基板部7にハイブリットモジュール1を実装したハイブリット回路装置2は、ベース配線基板25の底面側に形成された電極パッドを介してマザーボード等に実装される。なお、ハイブリット回路装置2は、ハイブリットモジュール1側にバンプ20を形成したが、ベース基板部7側にバンプを形成するようにしてもよい。バンプについては、例えば銅めっき法によって銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して形成する等の適宜の方法によって形成される。ベース基板部7については、いわゆるリジット型多層配線基板が用いられたが、例えばポリイミドフィルムを用いたフレキシブル配線基板であってもよい。   The hybrid circuit device 2 in which the hybrid module 1 is mounted on the base substrate portion 7 through the above steps is mounted on a mother board or the like via electrode pads formed on the bottom surface side of the base wiring substrate 25. In the hybrid circuit device 2, the bump 20 is formed on the hybrid module 1 side, but the bump may be formed on the base substrate portion 7 side. The bump is formed by an appropriate method such as forming a copper bump by a copper plating method and performing nickel-gold plating or solder plating on the copper bump. For the base substrate portion 7, a so-called rigid-type multilayer wiring board is used, but a flexible wiring board using a polyimide film, for example, may be used.

上述した実施の形態においては、シリコン基板3に実装する実装部品4として光学素子4Dを実装して電気的な制御信号やデータ信号の授受や電源供給を行う電気信号処理機能と光学的な制御信号やデータ信号の授受を行う光学信号処理機能とを奏するハイブリットモジュール1及びハイブリット回路装置2を示したが、本発明はかかる構成に限定されるものでは無い。本発明は、例えば電気信号処理機能のみを奏するハイブリットモジュール及びハイブリット回路装置であってもよいことは勿論である。かかるハイブリットモジュール及びハイブリット回路装置は、特に絶縁層を光透過性の絶縁樹脂材によって形成する必要が無い。   In the above-described embodiment, the optical element 4D is mounted as the mounting component 4 mounted on the silicon substrate 3, and the electrical signal processing function and the optical control signal for transmitting and receiving electrical control signals and data signals and supplying power are provided. Although the hybrid module 1 and the hybrid circuit device 2 having an optical signal processing function for transmitting and receiving data signals are shown, the present invention is not limited to such a configuration. Of course, the present invention may be, for example, a hybrid module and a hybrid circuit device having only an electric signal processing function. In the hybrid module and the hybrid circuit device, it is not particularly necessary to form the insulating layer with a light-transmitting insulating resin material.

また、上述した実施の形態においては、実装部品4を埋め込んだシリコン基板3の第1主面3A上に配線層5を積層形成したハイブリットモジュール1を示したが、本発明はかかる構成に限定されるものでは無く、例えば第2の実施の形態として図15に示したハイブリットモジュール50のように配線層5上にさらに第3LSI52A及び第4LSI52B等の第2実装部品52を有する第2部品実装層51を積層形成して構成してもよい。   In the above-described embodiment, the hybrid module 1 in which the wiring layer 5 is formed on the first main surface 3A of the silicon substrate 3 in which the mounting component 4 is embedded is shown. However, the present invention is limited to such a configuration. For example, a second component mounting layer 51 having a second mounting component 52 such as a third LSI 52A and a fourth LSI 52B on the wiring layer 5 like the hybrid module 50 shown in FIG. 15 as the second embodiment. May be formed by laminating.

なお、ハイブリットモジュール50は、第2部品実装層51を除く他の構成を上述したハイブリットモジュール1とほぼ同等とすることから、対応する部位に同一符号を付すことによって説明を省略する。また、ハイブリットモジュール50は、配線層5上に第2実装部品52として第3LSI52Aと第4LSI52Bとを実装したが、さらに複数個のLSIを実装したりLSIばかりでなく半導体素子や他の電子部品等を実装してもよいことは勿論である。   The hybrid module 50 has the same configuration as the above-described hybrid module 1 except for the second component mounting layer 51. Therefore, the description thereof is omitted by attaching the same reference numerals to the corresponding portions. In the hybrid module 50, the third LSI 52A and the fourth LSI 52B are mounted on the wiring layer 5 as the second mounting component 52. However, not only the LSI but also a semiconductor element and other electronic components are mounted. Of course, may be implemented.

ハイブリットモジュール50には、上述したように配線層5の表面(最上層)5Aに形成される第2配線パターン18Bの一部に多数個の接続用パッド62が形成されており、これら接続用パッド62上に例えばフリップチップ実装法によって第2実装部品52が実装されるとともに多数個の外部接続用コラム53が形成される。また、ハイブリットモジュール50には、配線層5の表面5Aに、ミラー面を形成した端部を光学信号伝送路5Bに対向させて光導波路部材26が実装される。   In the hybrid module 50, as described above, a large number of connection pads 62 are formed on a part of the second wiring pattern 18B formed on the surface (uppermost layer) 5A of the wiring layer 5, and these connection pads are formed. A second mounting component 52 is mounted on 62 by, for example, a flip chip mounting method, and a large number of external connection columns 53 are formed. Further, in the hybrid module 50, the optical waveguide member 26 is mounted on the surface 5A of the wiring layer 5 with the end portion on which the mirror surface is formed facing the optical signal transmission path 5B.

ハイブリットモジュール50には、配線層5の表面5Aを被覆して第2封止樹脂層54が形成される。第2封止樹脂層54も、上述した封止樹脂層9と同様に、例えば熱硬化型の液状エポキシ系樹脂材や液状ポリイミド樹脂材等の絶縁封止樹脂材が用いられ、配線層5上に上述した第2実装部品52や外部接続用コラム53或いは光導波路部材26を埋め込むに足る厚みを以って形成される。第2封止樹脂層54は、絶縁封止樹脂材に硬化処理を施すことによって、上述した各実装部品を配線層5上に固定する。 In the hybrid module 50, the second sealing resin layer 54 is formed so as to cover the surface 5 </ b> A of the wiring layer 5. The second sealing resin layer 54 is also made of an insulating sealing resin material such as a thermosetting liquid epoxy resin material or a liquid polyimide resin material, similar to the sealing resin layer 9 described above. The second mounting component 52, the external connection column 53, or the optical waveguide member 26 described above is formed with a thickness sufficient to embed. The second sealing resin layer 54 fixes each mounting component described above on the wiring layer 5 by performing a curing process on the insulating sealing resin material.

ハイブリットモジュール50は、第2封止樹脂層54が、配線層5上で硬化処理が施された後に研磨処理が施されることによって、所定の厚みに研磨される。ハイブリットモジュール50は、第3LSI52Aや第4LSI52Bが、この第2封止樹脂層54の研磨処理に際してそれぞれの機能を損なわない範囲でいわゆるバック面を研磨することによって薄型化が図られる。ハイブリットモジュール50は、第2封止樹脂層54の研磨処理によって、各外部接続用コラム53がその上端面を第2封止樹脂層54の表面及び第2実装部品52の研磨面と略同一面を構成して外方に露出する。各外部接続用コラム53には、露出された上端面にそれぞれ金めっきや錫めっき或いは半田めっき等によってバンプ55が形成される。 In the hybrid module 50, the second sealing resin layer 54 is polished to a predetermined thickness by being subjected to a polishing process after being subjected to a curing process on the wiring layer 5. The hybrid module 50 can be thinned by polishing the so-called back surface within a range in which the third LSI 52A and the fourth LSI 52B do not impair the functions of the second sealing resin layer 54 during the polishing process. In the hybrid module 50, by polishing the second sealing resin layer 54 , each external connection column 53 has its upper end surface substantially flush with the surface of the second sealing resin layer 54 and the polishing surface of the second mounting component 52. And is exposed to the outside. In each external connection column 53, bumps 55 are formed on the exposed upper end surface by gold plating, tin plating, solder plating, or the like.

ハイブリットモジュール50においては、上述したようにシリコン基板3内に互いに特性を異にする複数個の実装部品4を埋め込んだ状態で実装するとともに、シリコン基板3の第1主面3A上に形成した配線層5の表面5A上にも第2実装部品52が実装される。ハイブリットモジュール50は、上述したハイブリットモジュール1と比較して第2実装部品52の実装分だけやや厚みが大きくなるが、より多機能化や高機能化が図られる。ハイブリットモジュール50においても、巧みな高密度実装化によって全体として小型化と薄型化とが保持される。   In the hybrid module 50, as described above, a plurality of mounting components 4 having different characteristics are embedded in the silicon substrate 3, and the wiring formed on the first main surface 3A of the silicon substrate 3 is mounted. The second mounting component 52 is also mounted on the surface 5A of the layer 5. The hybrid module 50 is slightly thicker than the above-described hybrid module 1 by the amount of mounting of the second mounting component 52, but can be more multifunctional and highly functional. Even in the hybrid module 50, the overall reduction in size and thickness is maintained by skillful high-density mounting.

ハイブリットモジュール50においては、熱等の影響による寸法や形状変化がほとんど生じないシリコン基板3をベース基板として実装部品4を一体化するとともに高精度の配線層5を形成し、この配線層5に第2実装部品52を実装する。ハイブリットモジュール50においては、シリコン基板3が実装部品4や配線層5或いは第2実装部品52のグランドとしても機能するとともに良好な放熱作用も奏することで、安定した機能動作が奏されて信頼性の向上が図られるようになる。ハイブリットモジュール50においても、実装部品4や第2実装部品52を配線層5に対してビア19によって直接接続することで配線の短縮化が図られるとともに接続部における規制容量が低減され、CR時定数による信号伝送の遅延やEMIノイズ或いはEMC等の低減による特性向上が図られる。   In the hybrid module 50, the mounting component 4 is integrated with the silicon substrate 3 that hardly changes in size and shape due to the influence of heat or the like as a base substrate, and a highly accurate wiring layer 5 is formed. 2 The mounting component 52 is mounted. In the hybrid module 50, the silicon substrate 3 functions as the ground of the mounting component 4, the wiring layer 5, or the second mounting component 52 and also exhibits a good heat dissipation function, thereby achieving stable functional operation and reliability. Improvement comes to be achieved. Also in the hybrid module 50, the mounting component 4 and the second mounting component 52 are directly connected to the wiring layer 5 by the via 19 to shorten the wiring and reduce the regulation capacity in the connection portion, and the CR time constant. The characteristics can be improved by reducing signal transmission delay, EMI noise or EMC.

以上のように構成されたハイブリットモジュール50は、図16に示すように詳細を省略するマザーボードやインタポーザ等の配線基板56上に外付け電子部品57とともにフリップチップ実装法によって実装されてハイブリット回路装置58を構成する。なお、ハイブリットモジュール50は、説明の便宜上、第3LSI52Aのみを実装したものが示されている。ハイブリット回路装置58は、ハイブリットモジュール50を搭載して、上述したハイブリット回路装置2と同様に電気的な制御信号やデータ信号の授受或いは電源供給を行う電気配線構造と光学的な制御信号やデータ信号の授受を行う光学配線構造とを備えて制御信号やデータ信号等を高速化かつ高容量化を図って伝送する。 The hybrid module 50 configured as described above is mounted on a wiring board 56 such as a mother board or an interposer whose details are omitted as shown in FIG. Configure. The hybrid module 50 is shown with only the third LSI 52A mounted for convenience of explanation. The hybrid circuit device 58 is equipped with the hybrid module 50 and, like the hybrid circuit device 2 described above, transmits and receives electrical control signals and data signals or supplies power, and optical control signals and data signals. And an optical wiring structure for transmitting and receiving control signals, data signals, and the like for high speed and high capacity transmission .

ハイブリット回路装置56は、配線基板56の底面部に設けた接続用バンプ59を介して図示しない機器側の制御基板等にフリップチップ実装されることによって、例えば高周波光フロントエンドモジュールを構成する。ハイブリット回路装置56には、上述したようにハイブリットモジュール50の第2部品実装層51に実装された光導波路部材26の側方に導かれた他端部に光コネクタ部材60が接続される。   The hybrid circuit device 56 is, for example, configured as a high-frequency optical front-end module by being flip-chip mounted on a control board or the like on the device side (not shown) via connection bumps 59 provided on the bottom surface of the wiring board 56. In the hybrid circuit device 56, the optical connector member 60 is connected to the other end portion guided to the side of the optical waveguide member 26 mounted on the second component mounting layer 51 of the hybrid module 50 as described above.

ハイブリット回路装置5においては、ハイブリットモジュール50の光学素子4Dから出射されて配線層5の光学信号伝送路5B内を透過した光学信号を、光導波路部材26の一端部から入射させる。ハイブリット回路装置5においては、光導波路部材26がミラー面によって光学信号を光コネクタ部材60へと伝送し、この光コネクタ部材60に接続された光ファイバー61を介して図示しない制御部等へと出力する。ハイブリット回路装置5は、ハイブリットモジュール50の光学素子4Dが受光素子である場合に、制御部等から出射されて光ファイバー61を介して光コネクタ部材60に伝送された光学信号が、光導波路部材26のミラー面によって配線層5の光学信号伝送路5B内へと入射されるようにする。ハイブリット回路装置5においては、光学信号が光学信号伝送路5Bを透過して光学素子4Dに受光されるようにする。 In hybrid circuit device 5-8, an optical signal transmitted through the optical signal transmission path 5B of emitted wiring layer 5 from the optical element 4D hybrid module 50, it is incident from one end of the optical waveguide member 26. In hybrid circuit device 5 8, the optical waveguide member 26 is an optical signal transmitted to the optical connector member 60 by the mirror surface, the output to the control unit or the like (not shown) via an optical fiber 61 connected to the optical connector member 60 To do. Hybrid circuit device 5 8, when the optical element 4D hybrid module 50 is a light receiving element, an optical signal transmitted to the optical connector member 60 via the optical fiber 61 is emitted from the control unit or the like, the optical waveguide member 26 The mirror surface is made incident on the optical signal transmission path 5B of the wiring layer 5. In hybrid circuit device 5-8, so that the optical signal is received by the optical element 4D passes through the optical signal transmission path 5B.

以下、ハイブリットモジュール50の製造工程について説明するが、配線層形成工程までの工程を上述したハイブリットモジュール1の製造工程と同等とすることから、その説明を省略する。ハイブリットモジュール50の製造工程は、配線層5の表面5A上に多数個の接続用パッド62を形成する接続用パッド形成工程を有し、これら接続用パッド62を介して多数個の外部接続用コラム53を形成する外部接続用コラム形成工程と、複数個の第2実装部品52を実装した第2部品実装層51を形成する第2部品実装工程とが施される。ハイブリットモジュール50の製造工程は、光導波路部材26を実装する光導波路部材実装工程が施される。ハイブリットモジュール50の製造工程は、配線層5の表面5A上に第2封止樹脂層54を形成する第2封止樹脂層形成工程と、第2封止樹脂層54を所定の厚みまで研磨する第2封止樹脂層研磨工程と、多数個の接続用バンプ59を形成する接続用バンプ形成工程が施される。 Hereinafter, although the manufacturing process of the hybrid module 50 is demonstrated, since the process to a wiring layer formation process is made equivalent to the manufacturing process of the hybrid module 1 mentioned above, the description is abbreviate | omitted. The manufacturing process of the hybrid module 50 includes a connection pad forming process in which a large number of connection pads 62 are formed on the surface 5A of the wiring layer 5, and a large number of external connection columns are provided via the connection pads 62. An external connection column forming step for forming 53 and a second component mounting step for forming a second component mounting layer 51 on which a plurality of second mounting components 52 are mounted are performed. The manufacturing process of the hybrid module 50 includes an optical waveguide member mounting process for mounting the optical waveguide member 26. The manufacturing process of the hybrid module 50 includes a second sealing resin layer forming process for forming the second sealing resin layer 54 on the surface 5A of the wiring layer 5, and polishing the second sealing resin layer 54 to a predetermined thickness. A second sealing resin layer polishing step and a connection bump forming step for forming a large number of connection bumps 59 are performed.

ハイブリットモジュール50の製造工程は、上述したハイブリットモジュール1の製造工程で説明したように、配線層形成工程によって第2配線パターン18Bを形成するとともに、この第2配線パターン18Bの適宜の位置に多数個の接続用パッド62を一体に形成する。接続用パッド形成工程は、第2絶縁樹脂層17B上に形成した銅めっき層に対してパターニング処理を施して第2配線パターン18Bを形成するす際に、同時に接続用パッド62を形成する。   As described in the above-described manufacturing process of the hybrid module 1, the manufacturing process of the hybrid module 50 includes forming the second wiring pattern 18B by the wiring layer forming process, and a plurality of the wiring modules 50 at appropriate positions of the second wiring pattern 18B. The connection pads 62 are integrally formed. In the connection pad forming step, the connection pad 62 is formed simultaneously when the copper plating layer formed on the second insulating resin layer 17B is subjected to patterning to form the second wiring pattern 18B.

外部接続用コラム形成工程は、配線層5の表面5Aに形成された所定の接続用パッド62A上にそれぞれ外部接続用コラム53を形成する工程であり、例えば多層配線基板技術で採用されているめっきによるビア柱を形成する周知のPactel法、Plated Riser法等を採用して形成される。外部接続用コラム形成工程は、所定の接続用パッド62を開口してドライフィルムによるめっきレジストパターンを形成し、図17に示すように所定の高さを有する柱状の外部接続用コラム53を電解銅めっきにより形成する。なお、外部接続用コラム形成工程は、外部接続用コラム53を例えば半田ボールによって構成するようにしてもよい。   The external connection column forming step is a step of forming the external connection column 53 on each predetermined connection pad 62A formed on the surface 5A of the wiring layer 5, and is, for example, plating employed in the multilayer wiring board technology. A well-known Pactel method, a Plated Riser method, or the like for forming via pillars is formed. In the external connection column forming step, a predetermined connection pad 62 is opened to form a plating resist pattern using a dry film, and a columnar external connection column 53 having a predetermined height is formed into electrolytic copper as shown in FIG. It is formed by plating. In the external connection column forming step, the external connection column 53 may be constituted by, for example, solder balls.

第2部品実装工程は、配線層5の表面5Aに形成された所定の接続用パッド62B上に第2実装部品52として第3LSI52Aと第4LSI52Bとが例えばフリップチップ法によって実装される。第2部品実装工程においては、第2実装部品52が電気信号を入出力する入出力パッド63を形成した入出力部形成面を実装面として配線層5の表面5A上に位置決めして組み付けられる。第2部品実装工程においては、図18に示すように第2実装部品52が、各入出力パッド63を相対する接続用パッド62Bに接合されて実装される。なお、第2実装部品52は、同図に示すように外部接続用コラム53の高さよりも小さな厚みとされる。   In the second component mounting step, the third LSI 52A and the fourth LSI 52B are mounted as the second mounting component 52 on the predetermined connection pad 62B formed on the surface 5A of the wiring layer 5 by, for example, a flip chip method. In the second component mounting step, the second mounting component 52 is positioned and assembled on the surface 5A of the wiring layer 5 with the input / output portion forming surface on which the input / output pads 63 for inputting / outputting electrical signals are formed as the mounting surface. In the second component mounting step, as shown in FIG. 18, the second mounting component 52 is mounted by bonding each input / output pad 63 to the opposing connection pad 62B. The second mounting component 52 has a thickness smaller than the height of the external connection column 53 as shown in FIG.

光導波路部材実装工程は、図18に示すように配線層5の表面5A上に光導波路部材26を実装する。光導波路部材実装工程においては、詳細を省略するが外周部に適宜の接着剤を塗布した光導波路部材26が、ミラー面を構成する一端部を配線層5の光学信号伝送路5Bに一端部を対向させて表面5A上に接合される。光導波路部材26は、同図に示すように他端部が側方へと引き出される。ハイブリットモジュール50の製造工程は、上述した各工程を経て第2実装部品52と外部接続用コラム53と光導波路部材26とを配線層5の表面5A上に実装した第6中間体64を形成する。 In the optical waveguide member mounting step, the optical waveguide member 26 is mounted on the surface 5A of the wiring layer 5 as shown in FIG. In the optical waveguide member mounting process, although not described in detail, the optical waveguide member 26 with an appropriate adhesive applied to the outer peripheral portion has one end portion constituting the mirror surface as one end portion on the optical signal transmission path 5B of the wiring layer 5. to face it is bonded onto the front surface 5A. The other end of the optical waveguide member 26 is pulled out sideways as shown in FIG. In the manufacturing process of the hybrid module 50, the sixth intermediate body 64 in which the second mounting component 52, the external connection column 53, and the optical waveguide member 26 are mounted on the surface 5A of the wiring layer 5 is formed through the above-described steps. .

第2封止樹脂層形成工程は、第6中間体64に対して、その表面上にこれら実装部品を埋設するに足る厚みを有する第2封止樹脂層54を形成する。第2封止樹脂層形成工程は、中間体64を型枠等のキャビティ内に載置し、上述した封止樹脂層9を形成する絶縁封止樹脂材と同等の絶縁封止樹脂材、例えば熱硬化型の液状エポキシ樹脂材やポリイミド樹脂材をキャビティ内に充填する。第2封止樹脂層形成工程は、例えば型枠を加熱する等の硬化処理を施して絶縁封止樹脂材を硬化させることにより、図19に示すように第2実装部品52と外部接続用コラム53と光導波路部材26とを第2封止層54によって埋設した第7中間体65を形成する。第7中間体65は、配線層5の表面5A上において第2実装部品52と外部接続用コラム53と光導波路部材26とが第2封止樹脂層54によって強固に固定される。なお、第2封止樹脂層形成工程は、各種のチップ製造工程において採用されている適宜の樹脂パッケージ法によって第2封止樹脂層54を形成するようにしてもよい。 In the second sealing resin layer forming step, the second sealing resin layer 54 having a thickness sufficient to embed these mounting components on the surface thereof is formed on the surface of the sixth intermediate body 64. In the second sealing resin layer forming step, the intermediate 64 is placed in a cavity such as a mold, and an insulating sealing resin material equivalent to the insulating sealing resin material for forming the sealing resin layer 9 described above, for example, A thermosetting liquid epoxy resin material or polyimide resin material is filled in the cavity. In the second sealing resin layer forming step, for example, by performing a curing process such as heating the mold to cure the insulating sealing resin material, as shown in FIG. A seventh intermediate 65 is formed by burying 53 and the optical waveguide member 26 with the second sealing layer 54. In the seventh intermediate 65, the second mounting component 52, the external connection column 53, and the optical waveguide member 26 are firmly fixed by the second sealing resin layer 54 on the surface 5 </ b> A of the wiring layer 5. In the second sealing resin layer forming step, the second sealing resin layer 54 may be formed by an appropriate resin packaging method employed in various chip manufacturing steps.

第2封止樹脂層研磨工程は、第7中間体65に対して第2封止樹脂層54を表面側から所定の厚みまで研磨して薄型化するとともに、外部接続用コラム53の上端部を外方に露出させて図20に示した第8中間体66を形成する。第2封止樹脂層研磨工程は、例えば機械・化学研磨法によって第2封止樹脂層54を表面側から配線層5側に向かって研磨するが、第8中間体66がシリコン基板3や放熱プレート6を積層して全体として比較的大きな機械的剛性を有することから高精度かつ効率的な研磨が行われるようにする。 In the second sealing resin layer polishing step, the second sealing resin layer 54 is polished from the surface side to a predetermined thickness with respect to the seventh intermediate 65 to reduce the thickness, and the upper end portion of the external connection column 53 is The eighth intermediate body 66 shown in FIG. 20 is formed by exposing to the outside. In the second sealing resin layer polishing step, for example, the second sealing resin layer 54 is polished from the surface side toward the wiring layer 5 side by a mechanical / chemical polishing method. Since the plates 6 are laminated and have a relatively large mechanical rigidity as a whole, high-precision and efficient polishing is performed.

第2封止樹脂層研磨工程においては、外部接続用コラム53の上端部が露出した後も第2封止樹脂層54の研磨が継続して行われる。第2封止樹脂層研磨工程においては、底面を第2封止樹脂層54の表面側に向けて実装した第3LSI52Aと第4LSI52Bに対して、それぞれの機能が損なわれない図20において鎖線で示す厚み範囲でバック面研磨を行うことによって、全体の薄型化が図られるようにする。第2封止樹脂層研磨工程は、図20に示すように第2封止樹脂層54の研磨面に、各外部接続用コラム53の上端部と第3LSI52Aと第4LSI52Bの底面とが同一面を構成した第8中間体66を形成する。 In the second sealing resin layer polishing step, even after the upper portion of the external connection column 53 is exposed polishing of the second sealing resin layer 54 is continuously performed. In the second sealing resin layer polishing step, the functions of the third LSI 52A and the fourth LSI 52B mounted with the bottom surface facing the surface side of the second sealing resin layer 54 are indicated by chain lines in FIG. By performing the back surface polishing within the thickness range, the entire thickness can be reduced. In the second sealing resin layer polishing step, as shown in FIG. 20, the upper surface of each external connection column 53 and the bottom surfaces of the third LSI 52A and the fourth LSI 52B are flush with the polishing surface of the second sealing resin layer 54. A configured eighth intermediate 66 is formed.

接続用バンプ形成工程は、第2封止樹脂層54の研磨面に露出された各外部接続用コラム53の上端面に、図21に示すようにそれぞれ接続用バンプ59を形成する。接続用バンプ形成工程は、例えば金パターンめっき処理によって接続用バンプ59上に所定の高さを有する接続用バンプ59を形成する。なお、接続用バンプ形成工程は、配線基板56に対する実装方法に応じて、接続用バンプ59上に例えば半田ボールや金属ボール等を設ける工程であってもよい。 In the connection bump forming step, connection bumps 59 are formed on the upper end surfaces of the respective external connection columns 53 exposed on the polished surface of the second sealing resin layer 54 as shown in FIG. In the connecting bump forming step, the connecting bump 59 having a predetermined height is formed on the connecting bump 59 by, for example, a gold pattern plating process. Note that the connecting bump forming step may be a step of providing, for example, a solder ball or a metal ball on the connecting bump 59 according to the mounting method on the wiring board 56.

ハイブリットモジュール製造工程は、上述した各工程を経て形成されたハイブリットモジュール50を、配線基板56上に実装して図16に示したハイブリット回路装置58を製造する。ハイブリットモジュール製造工程においては、ハイブリットモジュール50が配線基板56に対して、各外部接続用コラム53を相対するランド上に位置合わせした状態で各接続用バンプ59に例えば超音波用着処理等を施して実装されることによってハイブリット回路装置58を製造する。ハイブリット回路装置58は、ハイブリットモジュール50の放熱プレート6上にヒートスプレッダー23が接合されるとともに、光導波路部材26の端部に光コネクタ60が結合される。 In the hybrid module manufacturing process, the hybrid module 50 formed through the above-described processes is mounted on the wiring board 56 to manufacture the hybrid circuit device 58 shown in FIG. In the hybrid module manufacturing process, the hybrid module 50 performs, for example, an ultrasonic deposition process on the connection bumps 59 in a state where the external connection columns 53 are aligned on the opposing lands with respect to the wiring board 56. In this way, the hybrid circuit device 58 is manufactured. In the hybrid circuit device 58, the heat spreader 23 is joined to the heat radiation plate 6 of the hybrid module 50, and the optical connector 60 is coupled to the end of the optical waveguide member 26.

ハイブリットモジュール製造工程においては、配線層5を挟んで一方側に多数個の実装部品4を実装するとともに他方側に多数個の第2実装部品52を実装したハイブリットモジュール50を製造する。ハイブリットモジュール製造工程においても、一方側の各実装部品4と他方側の第2実装部品52とを配線層5を介して最短で接続することによって、配線パターンによる寄生容量を低減して特性の向上を図ったハイブリットモジュール50を製造する。   In the hybrid module manufacturing process, a hybrid module 50 is manufactured in which a large number of mounting components 4 are mounted on one side with the wiring layer 5 interposed therebetween and a large number of second mounting components 52 are mounted on the other side. Also in the hybrid module manufacturing process, by connecting each mounting component 4 on one side and the second mounting component 52 on the other side through the wiring layer 5 in the shortest time, the parasitic capacitance due to the wiring pattern is reduced and the characteristics are improved. The hybrid module 50 is manufactured.

ハイブリットモジュール製造工程においては、一方側の各実装部品4がシリコン基板3に埋設された状態で実装されるとともに、他方側の第2実装部品52が第2封止樹脂層54内にバック研磨を施されることによって最小限の厚みとされた状態で実装されたハイブリットモジュール50を製造する。ハイブリットモジュール製造工程においても、多数個の実装部品4、52を備えることによってさらに多機能・高性能化が図られるとともに、薄型化と高密度実装化の対応を図ったハイブリットモジュール50を製造する。 In the hybrid module manufacturing process, each mounting component 4 on one side is mounted with being embedded in the silicon substrate 3, and the second mounting component 52 on the other side is back-polished in the second sealing resin layer 54. As a result, the hybrid module 50 mounted with a minimum thickness is manufactured. Also in the hybrid module manufacturing process, by providing a large number of mounting parts 4 and 52, the multi-function and high performance can be further achieved, and the hybrid module 50 designed to cope with thinning and high-density mounting is manufactured.

ハイブリットモジュール製造工程においては、一方側の各実装部品4を熱による形状や状態の変化がほとんど生じないシリコン基板3内に埋設した状態で実装するとともにこのシリコン基板3の第1主面3A上に配線層5を形成し、この配線層5に第2実装部品52を第2封止樹脂層54によって封止した第2部品実装層51を形成したハイブリットモジュール50を製造する。ハイブリットモジュール製造工程においても、工程中で施すエッチング処理或いは配線基板56に実装するリフロー半田工程等おいて熱影響を受けるが、シリコン基板3の変形が抑制されて実装部品4や第2実装部品52が高精度に位置決めして実装され、配線層5との接続状態が確実に保持されて断線等の発生を抑制して信頼性の向上を図ったハイブリットモジュール50を製造する。 In the hybrid module manufacturing process, each mounting component 4 is mounted in a state where it is embedded in the silicon substrate 3 in which the shape and state hardly change due to heat, and is mounted on the first main surface 3A of the silicon substrate 3. The wiring layer 5 is formed, and the hybrid module 50 in which the second component mounting layer 51 in which the second mounting component 52 is sealed with the second sealing resin layer 54 is formed on the wiring layer 5 is manufactured. Also in the hybrid module manufacturing process, although it is affected by heat in an etching process performed in the process or a reflow soldering process for mounting on the wiring substrate 56, the deformation of the silicon substrate 3 is suppressed and the mounting component 4 or the second mounting component 52 is suppressed. The hybrid module 50 is manufactured by positioning and mounting with high accuracy, reliably maintaining the connection state with the wiring layer 5 and suppressing occurrence of disconnection or the like to improve reliability.

ハイブリットモジュール製造工程は、シリコン基板3が実装部品4やや第2実装部品52或いは配線層5のグランドとしても機能するとともに良好な放熱作用も奏し、安定した機能動作を奏するハイブリットモジュール50を製造する。ハイブリットモジュール製造方法は、一方側において放熱が必要な実装部品4に個別放熱プレート14を設けるとともに大型の放熱プレート6が設けられ、他方側の第2実装部品52から発生した熱も配線層5を経由して最短で放熱が行われる放熱特性に優れたハイブリットモジュール50を製造する。   In the hybrid module manufacturing process, the silicon substrate 3 functions as the ground of the mounting component 4, the second mounting component 52, or the wiring layer 5, and also has a good heat dissipation action, and manufactures the hybrid module 50 that exhibits stable functional operation. In the hybrid module manufacturing method, the individual heat dissipating plate 14 and the large heat dissipating plate 6 are provided on the mounting component 4 that needs to dissipate heat on one side, and the heat generated from the second mounting component 52 on the other side is also applied to the wiring layer 5. The hybrid module 50 having excellent heat dissipation characteristics in which heat is dissipated in the shortest way is manufactured.

ハイブリットモジュール50も、シリコン基板3に実装する実装部品4として光学素子4Dを実装して電気的な制御信号やデータ信号の授受や電源供給を行う電気信号処理機能と光学的な制御信号やデータ信号の授受を行う光学信号処理機能とを奏するハイブリットモジュールを構成したが、かかる構成に限定されるものでは無い。ハイブリットモジュール50においても、例えば電気信号処理機能のみを奏するようにしてもよく、この場合には絶縁層を光透過性の絶縁樹脂材によって形成する必要は無い。   The hybrid module 50 also has an electrical signal processing function for mounting an optical element 4D as a mounting component 4 to be mounted on the silicon substrate 3 to exchange electrical control signals and data signals and supply power, and optical control signals and data signals. However, the present invention is not limited to such a configuration. In the hybrid module 50, for example, only the electric signal processing function may be provided. In this case, it is not necessary to form the insulating layer with a light-transmitting insulating resin material.

実施の形態として示すハイブリットモジュールの断面図である。It is sectional drawing of the hybrid module shown as embodiment. ハイブリットモジュールを搭載したハイブリット回路装置の断面図である。It is sectional drawing of the hybrid circuit apparatus carrying a hybrid module. ハイブリットモジュールの製造工程図であり、シリコン基材に研磨処理を施したシリコン基板の断面図である。It is a manufacturing process figure of a hybrid module, and is sectional drawing of the silicon substrate which performed the grinding process to the silicon base material. シリコンエッチング膜を形成したシリコン基板の断面図である。It is sectional drawing of the silicon substrate in which the silicon etching film was formed. 部品装填開口部と導電層を形成したシリコン基板の断面図である。It is sectional drawing of the silicon substrate in which the component loading opening part and the conductive layer were formed. 導電層に開口部を形成したシリコン基板の断面図である。It is sectional drawing of the silicon substrate which formed the opening part in the conductive layer. ダミー基板を接合した第1中間体の断面図である。It is sectional drawing of the 1st intermediate body which joined the dummy substrate. 部品装填開口部に実装部品を装填した第2中間体の断面図である。It is sectional drawing of the 2nd intermediate body which loaded mounting components in the component loading opening part. 封止樹脂層を形成した第3中間体の断面図である。It is sectional drawing of the 3rd intermediate body in which the sealing resin layer was formed. 封止樹脂層に研磨処理を施して薄型化した第4中間体の断面図である。It is sectional drawing of the 4th intermediate body which thinned by giving the sealing process to the sealing resin layer. 放熱プレートを接合した第5中間体の断面図である。It is sectional drawing of the 5th intermediate body which joined the heat sink. シリコン基板からダミー基板を剥離する工程の説明図である。It is explanatory drawing of the process of peeling a dummy substrate from a silicon substrate. ダミー基板を剥離した中間体の断面図である。It is sectional drawing of the intermediate body which peeled the dummy substrate. 中間体に配線層を形成した中間モジュールの断面図である。It is sectional drawing of the intermediate module which formed the wiring layer in the intermediate body. 第2の実施の形態として示すハイブリットモジュールの断面図である。It is sectional drawing of the hybrid module shown as 2nd Embodiment. ハイブリットモジュールを搭載したハイブリット回路装置の断面図である。It is sectional drawing of the hybrid circuit apparatus carrying a hybrid module. 配線層上に外部接続用コラムを形成した中間体の断面図である。It is sectional drawing of the intermediate body which formed the column for external connection on the wiring layer. 配線層上に第2実装部品を実装した第6中間体の断面図である。It is sectional drawing of the 6th intermediate body which mounted the 2nd mounting component on the wiring layer. 第2封止樹脂層を形成した第7中間体の断面図である。It is sectional drawing of the 7th intermediate body in which the 2nd sealing resin layer was formed. 第2封止樹脂層を研磨した第8中間体の断面図である。It is sectional drawing of the 8th intermediate body which grind | polished the 2nd sealing resin layer.

符号の説明Explanation of symbols

1 ハイブリットモジュール、2 ハイブリット回路装置、3 シリコン基板、4 実装部品、4D 光学素子、5 配線層、6 放熱プレート、7 ベース基板部、8 部品装填開口部、9 封止樹脂層、10 入出力部形成面、11 入出力パッド、13 光学信号入出力部、14 個別放熱プレート、16 導電層、17 絶縁樹脂層、18 配線パターン、19 ビア、20 バンプ、23 ヒートスプレッダー、24 電子部品、25 ベース配線基板、26 光導波路部材、29 剥離フィルム、30 ダミー基板、31 中間体、32 シリコンエッチング膜、33 開口部、50 ハイブリットモジュール、51 第2部品実装層、52 第2実装部品、53 外部接続用コラム、54 第2封止樹脂層、55 バンプ、56 配線基板、58 ハイブリット回路装置、60 光コネクタ、61 光ファイバー、62 接続用パッド DESCRIPTION OF SYMBOLS 1 Hybrid module, 2 Hybrid circuit apparatus, 3 Silicon substrate, 4 Mounting components, 4D optical element, 5 Wiring layer, 6 Radiation plate, 7 Base board part, 8 Component loading opening part, 9 Sealing resin layer, 10 Input / output part Forming surface, 11 Input / output pad, 13 Optical signal input / output section, 14 Individual heat dissipation plate, 16 Conductive layer, 17 Insulating resin layer, 18 Wiring pattern, 19 Via, 20 Bump, 23 Heat spreader, 24 Electronic component, 25 Base wiring Substrate, 26 Optical waveguide member, 29 Release film, 30 Dummy substrate, 31 Intermediate, 32 Silicon etching film, 33 Opening, 50 Hybrid module, 51 Second component mounting layer, 52 Second mounting component, 53 External connection column 54 Second sealing resin layer, 55 bump, 56 wiring board, 58 hybrid circuit device, 60 light Connector, 61 Optical fiber, 62 Connection pad

Claims (20)

貫通開口部からなる複数個の部品装填開口部を形成したシリコン基板と、
上記各部品装填開口部内に、それぞれの入出力部形成面が上記シリコン基板の第1主面と略同一面を構成して装填された複数個の実装部品と、
上記各部品装填開口部にそれぞれ充填された封止材によって形成され、上記各実装部品をそれぞれの上記入出力部形成面を上記シリコン基板の第1主面に露出させた状態で上記各部品装填開口部内に埋め込んで固定する封止樹脂層と、
上記シリコン基板の上記第1主面上に形成され、この第1主面から露出された上記各実装部品の上記各入出力部形成面に設けられた入出力部と接続される配線パターンを有する配線層と
から構成されることを特徴とするハイブリットモジュール。
A silicon substrate having a plurality of component loading openings formed of through openings;
A plurality of mounting components loaded in the respective component loading openings, each input / output portion forming surface constituting substantially the same surface as the first main surface of the silicon substrate;
Each component loading opening is formed by a sealing material filled in each component loading portion, and each mounting component is loaded with each component in a state where the input / output portion forming surface is exposed to the first main surface of the silicon substrate. A sealing resin layer embedded and fixed in the opening,
A wiring pattern formed on the first main surface of the silicon substrate and connected to an input / output unit provided on the input / output unit forming surface of each mounting component exposed from the first main surface; A hybrid module comprising a wiring layer.
上記シリコン基板の第2主面に、上記各部品装填開口部の開口部を閉塞して補強板部材が接合されることを特徴とする請求項1に記載のハイブリットモジュール。   2. The hybrid module according to claim 1, wherein a reinforcing plate member is bonded to the second main surface of the silicon substrate by closing the opening of each of the component loading openings. 上記補強板部材に、高熱伝導率特性を有する金属板が用いられ、上記各実装部品から発生した熱を放熱する放熱部材を兼用することを特徴とする請求項に記載のハイブリットモジュール。 4. The hybrid module according to claim 3 , wherein a metal plate having a high thermal conductivity characteristic is used as the reinforcing plate member, and also serves as a heat radiating member that radiates heat generated from each mounting component. 発熱特性を有する上記実装部品に対して、上記入出力部形成面と対向する底面側に個別放熱部材が接合され、これら個別放熱部材から上記補強板部材へと熱伝達が行われることにより当該実装部品に発生した熱の放熱が行われることを特徴とする請求項3に記載のハイブリットモジュール。   An individual heat dissipating member is joined to the mounting part having heat generation characteristics on the bottom side facing the input / output portion forming surface, and heat is transferred from the individual heat dissipating member to the reinforcing plate member. The hybrid module according to claim 3, wherein heat generated in the component is radiated. 上記各実装部品が、それぞれ異なる特性を有する部品であることを特徴とする請求項1に記載のハイブリットモジュール。   2. The hybrid module according to claim 1, wherein each of the mounted components is a component having different characteristics. 上記シリコン基板の上記第1主面上に形成されて上記シリコン基板と上記配線層の配線パターンとを電気的に接続する導電層を有し、
上記導電層を介して上記シリコン基板電源部やグランド部として作用させることを特徴とする請求項1に記載のハイブリットモジュール。
A conductive layer formed on the first main surface of the silicon substrate to electrically connect the silicon substrate and the wiring pattern of the wiring layer;
The hybrid module according to claim 1, wherein the silicon substrate is caused to act as a power supply unit or a ground unit through the conductive layer.
上記配線層が、上記シリコン基板の上記第1主面上に形成した少なくとも1層以上の絶縁層と、各絶縁層上に形成した銅めっき層にパターニング処理を施して形成した銅配線パターンとからなり、最上層に上記配線パターンと上記各実装部品の入出力部とを接続するビアや多数個の外部接続用パッドとが形成されることを特徴とする請求項1に記載のハイブリットモジュール。   The wiring layer includes at least one insulating layer formed on the first main surface of the silicon substrate, and a copper wiring pattern formed by patterning a copper plating layer formed on each insulating layer. 2. The hybrid module according to claim 1, wherein a via and a plurality of external connection pads for connecting the wiring pattern and the input / output portion of each mounted component are formed on the uppermost layer. 上記配線層が、上記シリコン基板の上記第1主面上に形成した少なくとも1層以上の絶縁層と、各絶縁層上に形成した銅めっき層にパターニング処理を施して形成した銅配線パターンとからなり、最上層に上記各実装部品の入出力部とビアを介して接続された多数個の接続用パッドが形成され、これら接続用パッドを介して複数個の第2の実装部品を実装するとともに複数個の外部接続用コラムが形成されることを特徴とする請求項1に記載のハイブリットモジュール。   The wiring layer includes at least one insulating layer formed on the first main surface of the silicon substrate, and a copper wiring pattern formed by patterning a copper plating layer formed on each insulating layer. In the uppermost layer, a large number of connection pads connected to the input / output portions of the respective mounting components via vias are formed, and a plurality of second mounting components are mounted via these connection pads. The hybrid module according to claim 1, wherein a plurality of external connection columns are formed. 上記配線層上に設けられた上記第2の実装部品と上記外部接続用コラムとを埋め込んで形成された第2封止材層に対して、少なくとも上記外部接続用コラムの上端面を露出させる研磨処理が施こされて第2封止樹脂層が形成されることを特徴とする請求項8に記載のハイブリットモジュール。 Polishing for exposing at least the upper end surface of the external connection column to the second sealing material layer formed by embedding the second mounting component and the external connection column provided on the wiring layer. The hybrid module according to claim 8, wherein the second sealing resin layer is formed by processing. シリコン基板に第1主面と第2主面とに貫通する貫通開口部からなる複数個の部品装填開口部を形成する部品装填開口部形成工程を有するシリコン基板加工工程と、上記各部品装填開口部内にそれぞれの入出力部形成面が上記シリコン基板の第1主面と略同一面を構成して実装部品をそれぞれ一体化する実装部品一体化工程と、上記シリコン基板の第1主面上に上記各実装部品を被覆して配線層を形成する配線層形成工程とを有し、
上記実装部品一体化工程が、
上記シリコン基板に対して、上記第1主面上にダミー基板接合して上記各部品装填開口部の上記第1主面側の開口部が閉塞されるようにするダミー基板接合工程と、
上記シリコン基板に対して上記各実装部品を、それぞれの入出力部形成面を装填側として上記第2主面側の開口部から上記各部品装填開口部内に装填することによって、上記ダミー基板上においてそれぞれの上記入出力部形成面を互いに略同一面を構成して保持させる実装部品装填工程と、
上記各部品装填開口部内に充填した封止材を固化させてそれぞれ封止樹脂層を形成し、これら封止樹脂層によって上記各実装部品を上記各部品装填開口部内に埋め込んで固定する封止樹脂層形成工程と、
上記シリコン基板を上記ダミー基板から剥離する剥離工程とを有し、
上記各実装部品が、それぞれの上記入出力部形成面を上記シリコン基板の上記第1主面と略同一面を構成した状態で露出されて上記各部品装填開口部内に埋め込まれたハイブリットモジュールを製造することを特徴とするハイブリットモジュールの製造方法。
A silicon substrate processing step having a component loading opening forming step of forming a plurality of component loading openings formed of through openings penetrating the first principal surface and the second principal surface in the silicon substrate, and each of the component loading openings. A mounting component integration step in which each of the input / output portion forming surfaces forms substantially the same surface as the first main surface of the silicon substrate to integrate the mounting components, and on the first main surface of the silicon substrate . A wiring layer forming step of covering each mounting component and forming a wiring layer;
The mounting component integration process
A dummy substrate bonding step for bonding the dummy substrate on the first main surface to the silicon substrate so that the opening on the first main surface side of each component loading opening is closed;
By loading each mounting component on the silicon substrate into the component loading opening from the opening on the second main surface side with the input / output portion forming surface as the loading side, on the dummy substrate A mounting component loading step for configuring each of the input / output unit forming surfaces to hold substantially the same surface, and
Each component loaded by a sealing material filled in the opening and solidified to form each encapsulating resin layer, sealing resin for fixing by embedding each mounted component on each component loading opening by the sealed resin layer A layer forming step;
A peeling step of peeling the silicon substrate from the dummy substrate,
A hybrid module is manufactured in which each of the mounted components is exposed in a state in which each of the input / output unit forming surfaces is substantially the same as the first main surface of the silicon substrate and is embedded in each of the component loading openings. A method for manufacturing a hybrid module, comprising:
上記部品装填開口部形成工程が、面方位100のシリコン基板に対して第2主面側から異方性ウェットエッチング処理を施して上記部品装填開口部を形成する工程であり、
上記第2主面側が大口径であり第1主面側に向かって次第に小口径となる断面台形の上記部品装填開口部を形成することを特徴とする請求項10に記載のハイブリットモジュールの製造方法。
The component loading opening forming step is a step of forming the component loading opening by subjecting a silicon substrate having a surface orientation of 100 to anisotropic wet etching from the second main surface side,
11. The method of manufacturing a hybrid module according to claim 10, wherein the component loading opening having a trapezoidal cross section having a large diameter on the second main surface side and gradually becoming a small diameter toward the first main surface side. .
上記部品装填開口部形成工程の前工程において、上記シリコン基板を上記実装部品の最大厚みと略同等以上の厚みとする研磨処理を施すシリコン基板研磨工程を有することを特徴とする請求項10に記載のハイブリットモジュールの製造方法。   11. The silicon substrate polishing step of performing a polishing process in which the silicon substrate has a thickness substantially equal to or greater than the maximum thickness of the mounted component in a step before the component loading opening forming step. A method for manufacturing a hybrid module. 上記封止樹脂層形成工程の後工程において、上記封止樹脂層に対して上記シリコン基板の第2主面若しくは上記実装部品の底面を露出させる研磨処理を施す封止樹脂層研磨工程を有することを特徴とする請求項10に記載のハイブリットモジュールの製造方法。 In step after the sealing resin layer forming step, it has a second major surface or the sealing resin layer polishing step of performing polishing to expose the bottom surface of the mounting component of the silicon substrate with respect to the sealing resin layer The method for producing a hybrid module according to claim 10. 上記封止樹脂層研磨工程の後工程において、研磨面に対して全体を被覆する補強板部材を接合する補強板部材接合工程を有することを特徴とする請求項13に記載のハイブリットモジュールの製造方法。 14. The method for manufacturing a hybrid module according to claim 13, further comprising a reinforcing plate member joining step for joining a reinforcing plate member covering the entire polishing surface in a subsequent step of the sealing resin layer polishing step. . 上記補強板部材接合工程が、高熱伝導率特性を有する金属板からなり、上記各実装部品から発生した熱を放熱する放熱部材を兼用する上記補強板部材を接合することを特徴とする請求項14に記載のハイブリットモジュールの製造方法。   15. The reinforcing plate member joining step is made of a metal plate having high thermal conductivity characteristics, and the reinforcing plate member that also serves as a heat radiating member that radiates heat generated from each mounted component is joined. The manufacturing method of the hybrid module as described in any one of. 上記実装部品装填工程が、それぞれ異なる特性を有する実装部品を上記部品装填開口部に装填することを特徴とする請求項10に記載のハイブリットモジュールの製造方法。   11. The method for manufacturing a hybrid module according to claim 10, wherein the mounting component loading step loads the mounting components having different characteristics into the component loading opening. 上記部品装填開口部形成工程の前工程として、上記シリコン基板の上記第1主面上に全面に亘って導電層を形成する導電層形成工程を有し、
上記部品装填開口部形成工程を経て上記シリコン基板の上記第1主面上に残された上記導電層が、上記シリコン基板と上記配線層の所定の配線パターンとを電気的に接続して上記シリコン基板を電源部やグランド部として作用させる導電パターン層を構成することを特徴とする請求項10に記載のハイブリットモジュールの製造方法。
As a pre-process of the component loading opening forming step, a conductive layer forming step of forming a conductive layer over the entire surface of the first main surface of the silicon substrate,
The conductive layer left on the first main surface of the silicon substrate through the component loading opening forming step electrically connects the silicon substrate and a predetermined wiring pattern of the wiring layer to form the silicon The method of manufacturing a hybrid module according to claim 10, wherein a conductive pattern layer is provided that causes the substrate to act as a power supply unit or a ground unit.
上記配線層形成工程が、上記シリコン基板の上記第1主面上に絶縁層を形成する絶縁層形成工程と、上記絶縁層上に銅めっき処理を施して銅めっき層を形成する銅めっき層形成工程と、銅めっき層に対してパターニング処理を施して銅配線パターンを形成するパターニング工程と、上記銅配線パターンと上記各実装部品の入出力部形成面に設けた電極パッドとを接続するビアを形成するビア形成工程とを経て少なくとも1層以上の配線層を形成する工程であり、
最上層の配線層に外部接続用パッドを形成する外部接続用パッド形成工程を有する上記配線層を形成することを特徴とする請求項10に記載のハイブリットモジュールの製造方法。
The wiring layer forming step includes an insulating layer forming step of forming an insulating layer on the first main surface of the silicon substrate, and a copper plating layer forming in which a copper plating process is performed on the insulating layer to form a copper plating layer Forming a copper wiring pattern by performing a patterning process on the copper plating layer, and vias connecting the copper wiring pattern and the electrode pads provided on the input / output portion forming surface of each mounted component A step of forming at least one wiring layer through a via forming step to be formed,
11. The method of manufacturing a hybrid module according to claim 10, wherein the wiring layer having an external connection pad forming step of forming an external connection pad on the uppermost wiring layer is formed.
上記配線層形成工程が、上記シリコン基板の上記第1主面上に絶縁層を形成する絶縁層形成工程と、上記絶縁層上に銅めっき処理を施して銅めっき層を形成する銅めっき層形成工程と、銅めっき層に対してパターニング処理を施して銅配線パターンを形成するパターニング工程と、上記銅配線パターンと上記各実装部品の入出力部形成面に設けた電極パッドとを接続するビアを形成するビア形成工程とを経て少なくとも1層以上の配線層を形成するとともに、最上層に上記各実装部品の入出力部とビアを介して接続された多数個の接続用パッドを形成する接続用パッド形成工程を有し、
上記配線層形成工程の後工程として、上記配線層の最上層上に上記各接続用パッドを介して複数個の第2の実装部品を実装する第2実装部品実装工程と、複数個の外部接続用コラムを形成する外部接続用コラム形成工程とが施されることを特徴とする請求項10に記載のハイブリットモジュールの製造方法。
The wiring layer forming step includes an insulating layer forming step of forming an insulating layer on the first main surface of the silicon substrate, and a copper plating layer forming in which a copper plating process is performed on the insulating layer to form a copper plating layer Forming a copper wiring pattern by performing a patterning process on the copper plating layer, and vias connecting the copper wiring pattern and the electrode pads provided on the input / output portion forming surface of each mounted component A connection layer is formed by forming at least one wiring layer through the via forming step and forming a large number of connection pads connected to the input / output portions of the respective mounted components via vias on the uppermost layer. A pad forming step,
As a subsequent step of the wiring layer forming step, a second mounting component mounting step of mounting a plurality of second mounting components on the uppermost layer of the wiring layer via the connection pads, and a plurality of external connections The method for manufacturing a hybrid module according to claim 10, wherein an external connection column forming step of forming a column for use is performed.
上記第2実装部品実装工程と上記外部接続用コラム形成工程の後工程として、上記配線層の最上層上に封止材によって上記第2の実装部品と上記外部接続用コラムとを埋め込む第2封止材層を形成する第2封止材層形成工程と、上記第2封止材層に対して上記外部接続用コラムの上端面を露出させる研磨処理を施こして第2封止樹脂層を形成する第2封止樹脂層形成工程を有することを特徴とする請求項19に記載のハイブリットモジュールの製造方法。 As a subsequent step of the second mounting component mounting step and the external connection column forming step, a second seal for embedding the second mounting component and the external connection column on the uppermost layer of the wiring layer with a sealing material. a second sealing material layer forming step of forming a sealing material layer, the second sealing resin layer Strain facilities polishing treatment to expose the upper surface of the external connection column relative to the second sealing material layer The method for producing a hybrid module according to claim 19, further comprising a second sealing resin layer forming step to be formed.
JP2005296734A 2005-02-28 2005-10-11 Hybrid module and manufacturing method thereof Expired - Fee Related JP4810957B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005296734A JP4810957B2 (en) 2005-02-28 2005-10-11 Hybrid module and manufacturing method thereof
US11/528,965 US20070080458A1 (en) 2005-10-11 2006-09-27 Hybrid module and method of manufacturing the same
CN2006101411105A CN1949506B (en) 2005-10-11 2006-10-09 Hybrid module and its manufacturing process
KR1020060098287A KR20070040305A (en) 2005-10-11 2006-10-10 Hybrid module and method of manufacturing the same
US12/077,486 US7915076B2 (en) 2005-10-11 2008-03-19 Hybrid module and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005054848 2005-02-28
JP2005054848 2005-02-28
JP2005296734A JP4810957B2 (en) 2005-02-28 2005-10-11 Hybrid module and manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2006270036A JP2006270036A (en) 2006-10-05
JP2006270036A5 true JP2006270036A5 (en) 2008-11-27
JP4810957B2 JP4810957B2 (en) 2011-11-09

Family

ID=37205613

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005296734A Expired - Fee Related JP4810957B2 (en) 2005-02-28 2005-10-11 Hybrid module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4810957B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2917234B1 (en) * 2007-06-07 2009-11-06 Commissariat Energie Atomique MULTI-COMPONENT DEVICE INTEGRATED IN A SEMICONDUCTOR MATRIX
FR2917233B1 (en) * 2007-06-07 2009-11-06 Commissariat Energie Atomique 3D INTEGRATION OF VERTICAL COMPONENTS IN RECONSTITUTED SUBSTRATES.
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
JP6561602B2 (en) * 2015-06-09 2019-08-21 富士通株式会社 Manufacturing method of electronic device
JPWO2021187535A1 (en) * 2020-03-19 2021-09-23
WO2023195236A1 (en) * 2022-04-08 2023-10-12 ソニーセミコンダクタソリューションズ株式会社 Package and method for manufacturing package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
FR2667443A1 (en) * 1990-09-28 1992-04-03 Thomson Csf METHOD FOR PRODUCING A HYBRID MODULE
JP3819483B2 (en) * 1996-07-17 2006-09-06 三洋電機株式会社 Semiconductor device
JP2004079736A (en) * 2002-08-15 2004-03-11 Sony Corp Substrate device with built-in chip and manufacturing method therefor
JP4042555B2 (en) * 2002-12-09 2008-02-06 ソニー株式会社 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof
EP1487019A1 (en) * 2003-06-12 2004-12-15 Koninklijke Philips Electronics N.V. Electronic device and method of manufacturing thereof

Similar Documents

Publication Publication Date Title
US7915076B2 (en) Hybrid module and method of manufacturing the same
JP4810958B2 (en) Hybrid circuit device
KR100909155B1 (en) Multichip Circuit Module and Manufacturing Method Thereof
JP2006245057A (en) Hybrid module, its manufacturing method, and hybrid circuit apparatus
US7266262B2 (en) Hybrid circuit substrate with optical and electrical interconnects, hybrid circuit module with optical and electrical interconnects and manufacturing methods thereof
JP3882738B2 (en) Composite chip module and manufacturing method thereof, and composite chip unit and manufacturing method thereof
KR100784454B1 (en) Electronic device and process for manufacturing same
EP2798675B1 (en) Method for a substrate core layer
JP4899604B2 (en) Three-dimensional semiconductor package manufacturing method
JP2007287801A (en) Electrical-optical hybrid three-dimensional semiconductor module, hybrid circuit device and portable telephone
JP4810957B2 (en) Hybrid module and manufacturing method thereof
JP6085526B2 (en) Opto-electric hybrid board and optical module
JP2006270036A5 (en)
CN112216672A (en) Hybrid carrier plate, manufacturing method thereof, assembly and optical module
JP2007220792A (en) Manufacturing method of hybrid module
CN114695145A (en) Board-level system-in-package method and package structure
KR102473648B1 (en) Sensor Package and Method of Manufacturing the Same
US20230077877A1 (en) Photonic package and method of manufacturing the same
US20220287181A1 (en) Component Carrier Comprising at Least Two Components
CN114823384A (en) Board-level system-in-package method and package structure
CN114823373A (en) Board-level system-in-package method and package structure
CN114823375A (en) Board-level system-in-package method and package structure
CN118020154A (en) Package having organic integrated circuit substrate embedded in inorganic carrier body and redistribution structure extending along inorganic carrier body and organic integrated circuit substrate
CN114823387A (en) Board-level system-in-package method and package structure
CN114823386A (en) Board-level system-in-package method and package structure