KR102473648B1 - Sensor Package and Method of Manufacturing the Same - Google Patents
Sensor Package and Method of Manufacturing the Same Download PDFInfo
- Publication number
- KR102473648B1 KR102473648B1 KR1020200079588A KR20200079588A KR102473648B1 KR 102473648 B1 KR102473648 B1 KR 102473648B1 KR 1020200079588 A KR1020200079588 A KR 1020200079588A KR 20200079588 A KR20200079588 A KR 20200079588A KR 102473648 B1 KR102473648 B1 KR 102473648B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- metal frame
- pad
- molding
- molding layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5386—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
반도체 칩의 이동 현상(Drift)이나 휨 발생(Warpage)을 방지 할 수 있는 센서 패키지 및 그 제조방법이 개시된다. 이는 I/O 패드와 히트 싱크를 갖는 메탈 프레임 상에 반도체 칩을 배치함으로서 반도체 칩에서 발생하는 열을 효율적으로 외부로 전달할 수 있기 때문에 방열특성을 향상시킬 수 있으며, 제조과정시 몰딩층이 유동하거나 열 변형이 발생함으로 인해 발생될 수 있는 반도체 칩의 이동 현상이나 휨 발생을 방지할 수 있다.A sensor package capable of preventing drift or warpage of a semiconductor chip and a manufacturing method thereof are disclosed. This can improve heat dissipation characteristics because the heat generated in the semiconductor chip can be efficiently transferred to the outside by placing the semiconductor chip on a metal frame having an I/O pad and a heat sink. Movement or warping of the semiconductor chip, which may occur due to thermal deformation, may be prevented.
Description
본 발명은 센서 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 방열 효율을 높이고, 반도체 칩의 이동 현상(Drift)이나 휨 발생(Warpage)을 방지 할 수 있는 센서 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a sensor package and a method for manufacturing the same, and more particularly, to a sensor package capable of increasing heat dissipation efficiency and preventing drift or warpage of a semiconductor chip and a method for manufacturing the same. .
최근 반도체 소자는 공정 기술의 미세화 및 기능의 다양화로 인해 칩 사이즈는 감소하고 입출력 단자들의 갯수는 증가함에 따라 전극 패드 피치는 점점 미세화되고 있으며, 다양한 기능의 융합화가 가속됨에 따라 여러 소자를 하나의 패키지 내에 집적하는 시스템 레벨 패키징 기술이 대두되고 있다. 또한 시스템 레벨 패키징 기술은 동작 간 노이즈를 최소화하고 신호 속도를 향상시키기 위하여 짧은 신호 거리를 유지할 수 있는 3차원 적층 기술 형태로 변화되고 있다.In recent semiconductor devices, the chip size is reduced due to the miniaturization of process technology and the diversification of functions, and the number of input/output terminals increases. As the electrode pad pitch is gradually refined, and as the convergence of various functions accelerates, multiple devices can be integrated into one package. A system-level packaging technology that integrates within the system is emerging. In addition, system level packaging technology is changing into a 3D stacking technology capable of maintaining a short signal distance in order to minimize noise between operations and improve signal speed.
한편, 종래의 팬아웃 구조를 가지는 반도체 패키지들은 개별 분리된 반도체 칩을 별도의 대구경 패널에 재배열 한 후, EMC(Epoxy Molding Compound)로 몰딩하여 일체화한 후, 반도체 칩 패드면에 배선회로를 생성하는 빌드업(build-up) 공정을 수행하는 것이 일반적이다.On the other hand, in semiconductor packages having a conventional fan-out structure, separated semiconductor chips are rearranged on a separate large-diameter panel, molded with EMC (Epoxy Molding Compound) to integrate them, and then a wiring circuit is created on the pad surface of the semiconductor chip. It is common to perform a build-up process that
다만, EMC로 몰딩하는 과정에서 EMC가 유동하거나 열 변형이 발생함으로 인하여 반도체 칩이 의도치 하게 이동하는 현상(Drift)이 발생하게 된다. 이러한 칩의 이동은 칩 패드와 빌드 업 공정으로 형성한 회로 사이에 오정렬(mis-align)을 야기하게 되며, 미세 패드 피치에 대응이 어렵게 되는 문제가 있다. 또한, 반도체 칩을 보호하기 위해 EMC로 밀봉하는 구조는 높은 열 저항을 갖는 EMC에 의하여 열 방출이 어려운 문제가 있다.However, in the process of molding with EMC, a phenomenon (drift) in which the semiconductor chip moves unintentionally occurs due to the flow of EMC or thermal deformation. Such movement of the chip causes misalignment between the chip pad and the circuit formed through the build-up process, and there is a problem in that it is difficult to respond to a fine pad pitch. In addition, a structure that encapsulates a semiconductor chip with EMC has a problem in that it is difficult to dissipate heat by EMC having high thermal resistance.
본 발명이 이루고자 하는 제1 기술적 과제는 패키지의 방열 효율을 높이고, 반도체 칩의 이동 현상이나 휨 발생을 방지할 수 있는 센서 패키지를 제공하는데 있다.A first technical problem to be achieved by the present invention is to provide a sensor package capable of increasing heat dissipation efficiency of a package and preventing movement or warping of a semiconductor chip.
또한, 본 발명이 이루고자 하는 제2 기술적 과제는 상기 제1 기술적 과제를 달성하기 위한 센서 패키지의 제조방법을 제공하는데 있다.In addition, a second technical problem to be achieved by the present invention is to provide a method for manufacturing a sensor package to achieve the first technical problem.
상술한 제1 기술적 과제를 달성하기 위한 본 발명의 센서 패키지는 외부로 노출된 제1면과 상기 제1면에 대향되는 제2면을 갖는 메탈 프레임, 상기 메탈 프레임의 제2면 상에 배치된 반도체 칩, 상기 반도체 칩을 매립하는 몰딩층 및 상기 반도체 칩의 패드와 전기적으로 연결되고, 상기 몰딩층 상에 형성된 배선부를 포함하고, 상기 몰딩층은 상기 배선부와 전기적으로 연결되는 관통 비아 및 노멀 비아를 포함하되, 상기 메탈 프레임은, 상기 관통 비아와 연결된 I/O 패드, 상기 반도체 칩이 안착된 히트 싱크 및 상기 I/O 패드 및 상기 히트 싱크의 측면을 감싸는 몰딩부재를 포함한다.The sensor package of the present invention for achieving the above-described first technical problem is a metal frame having a first surface exposed to the outside and a second surface opposite to the first surface, disposed on the second surface of the metal frame. A semiconductor chip, a molding layer that buries the semiconductor chip, and a wiring part electrically connected to a pad of the semiconductor chip and formed on the molding layer, wherein the molding layer is electrically connected to the wiring part and a through-via and a normal A via is included, and the metal frame includes an I/O pad connected to the through via, a heat sink on which the semiconductor chip is seated, and a molding member surrounding side surfaces of the I/O pad and the heat sink.
상기 I/O 패드는 상기 히트 싱크를 중심으로 양측에 각각 이격되어 배치될 수 있다.The I/O pads may be spaced apart from each other on both sides of the heat sink.
상기 몰딩부재는 상기 I/O 패드의 양측면을 모두 감싸도록 형성될 수 있다.The molding member may be formed to cover both sides of the I/O pad.
상기 관통 비아는 상기 I/O 패드와 연결되도록 형성되고, 상기 노멀 비아는 상기 반도체 칩의 패드와 연결되도록 형성될 수 있다.The through via may be formed to be connected to the I/O pad, and the normal via may be formed to be connected to a pad of the semiconductor chip.
상기 I/O 패드는 상기 메탈 프레임의 제2면에서 돌출된 돌출부를 포함할 수 있다.The I/O pad may include a protrusion protruding from the second surface of the metal frame.
상기 돌출부는 상기 관통 비아와 전기적으로 연결될 수 있다.The protrusion may be electrically connected to the through via.
상기 I/O 패드는 상기 메탈 프레임의 제2면을 따라 측면까지 연장되도록 형성되되, 상기 몰딩부재는 상기 연장된 I/O 패드의 하부를 채우도록 형성될 수 있다.The I/O pad may be formed to extend along the second surface of the metal frame to a side surface, and the molding member may be formed to fill a lower portion of the extended I/O pad.
상기 연장된 I/O 패드의 하부에 채워진 상기 몰딩부재의 높이는 상기 메탈 프레임의 높이에 30% 이상이 되도록 형성될 수 있다.The height of the molding member filled in the lower portion of the extended I/O pad may be formed to be 30% or more of the height of the metal frame.
상기 몰딩부재는 상기 메탈 프레임의 측면과 인접한 상기 제1면에 노출되도록 형성될 수 있다.The molding member may be formed to be exposed on the first surface adjacent to the side surface of the metal frame.
상기 반도체 칩은, 상기 관통 비아와 전기적으로 연결된 제1 반도체 칩 및 상기 제1 반도체 칩과 인접하게 배치되고, 상기 배선부를 통해 상기 제1 반도체 칩과 전기적으로 연결된 제2 반도체 칩을 포함할 수 있다.The semiconductor chip may include a first semiconductor chip electrically connected to the through-via and a second semiconductor chip disposed adjacent to the first semiconductor chip and electrically connected to the first semiconductor chip through the wiring part. .
상술한 제2 기술적 과제를 달성하기 위한 본 발명의 센서 패키지 제조방법은 I/O 패드와 히트 싱크를 갖고, 몰딩 부재가 형성된 메탈 프레임을 준비하는 단계, 상기 메탈 프레임의 제1면이 접하도록 상기 메탈 프레임을 캐리어 기판에 배치하는 단계, 상기 메탈 프레임 제1면과 대향되는 제2면 상에 반도체 칩을 배치하는 단계, 상기 반도체 칩을 몰딩층으로 매립하는 단계, 상기 몰딩층 상에 관통 비아와 노멀 비아를 형성하는 단계 및 상기 몰딩층 상에 배선부를 형성하여 상기 반도체 칩과 상기 I/O 패드를 전기적으로 연결시키는 단계를 포함할 수 있다.In order to achieve the above-described second technical problem, a method for manufacturing a sensor package of the present invention includes preparing a metal frame having an I/O pad and a heat sink and having a molding member formed thereon, so that the first surface of the metal frame is in contact with the first surface of the metal frame. Disposing a metal frame on a carrier substrate, disposing a semiconductor chip on a second surface opposite to the first surface of the metal frame, burying the semiconductor chip with a molding layer, forming through vias and through-vias on the molding layer The method may include forming a normal via and forming a wiring part on the molding layer to electrically connect the semiconductor chip and the I/O pad.
상기 관통 비아와 노멀 비아를 형성하는 단계에서, 상기 관통 비아는 상기 I/O 패드와 연결되고, 상기 노멀 비아는 상기 반도체 칩의 패드와 연결되도록 형성될 수 있다.In the forming of the through vias and the normal vias, the through vias may be formed to be connected to the I/O pads, and the normal vias may be formed to be connected to pads of the semiconductor chip.
상술한 본 발명에 따르면, I/O 패드와 히트 싱크를 갖는 메탈 프레임 상에 반도체 칩을 배치함으로서 반도체 칩에서 발생하는 열을 효율적으로 외부로 전달할 수 있기 때문에 방열특성을 향상시킬 수 있다.According to the present invention described above, by disposing the semiconductor chip on the metal frame having the I/O pad and the heat sink, heat generated in the semiconductor chip can be efficiently transferred to the outside, and thus heat dissipation characteristics can be improved.
또한, 메탈 프레임 상에 반도체 칩들이 안착되도록 배치되기 때문에 제조과정시 몰딩층이 유동하거나 열 변형이 발생함으로 인해 발생될 수 있는 반도체 칩의 이동 현상(Drift)이나 휨 발생(Warpage)을 방지할 수 있다.In addition, since the semiconductor chips are arranged so as to be seated on the metal frame, drift or warpage of the semiconductor chips, which may occur due to the flow of the molding layer or thermal deformation during the manufacturing process, can be prevented. have.
또한, 패키지에 외부 충격이 가해지더라도 메탈 프레임에 의해 1차적으로 충격을 흡수 및 분산하여 반도체 칩에 가해지는 충격을 감소시킬 수 있기 때문에 패키지 자체의 강성을 증가시켜 줄 수 있는 장점이 있다.In addition, even if an external impact is applied to the package, the metal frame primarily absorbs and disperses the impact to reduce the impact applied to the semiconductor chip, thereby increasing the rigidity of the package itself.
또한, 몰딩층으로 폴리이미드(PI)를 사용함으로써, 배선부 형성시 배선층 하부에 별도의 절연층이 불필요하기 때문에 절연층의 소모를 감소시키고 공정시간을 단축시킬 수 있다. 따라서, 반도체 패키지 형성 단계가 간략화 되어 제조 비용이 감소될 수 있다.In addition, by using polyimide (PI) as the molding layer, consumption of the insulating layer can be reduced and process time can be shortened because a separate insulating layer is not required under the wiring layer when forming the wiring part. Accordingly, the manufacturing cost can be reduced because the step of forming the semiconductor package is simplified.
또한, 몰딩층 상에 바로 배선층을 형성할 수 있기 때문에 절연층 감소에 따른 패키지의 두께를 감소시킬 수 있다.In addition, since the wiring layer can be directly formed on the molding layer, the thickness of the package can be reduced due to the reduction of the insulating layer.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical effects of the present invention are not limited to those mentioned above, and other technical effects not mentioned will be clearly understood by those skilled in the art from the description below.
도 1은 본 발명의 센서 패키지에 따른 제1 실시예를 도시한 단면도이다.
도 2는 본 발명의 센서 패키지에 따른 제2 실시예를 도시한 단면도이다.
도 3은 본 발명의 센서 패키지에 따른 제3 실시예를 도시한 단면도이다.
도 4는 본 발명의 센서 패키지에 따른 제4 실시예를 도시한 단면도이다.
도 5는 본 발명의 센서 패키지에 따른 제5 실시예를 도시한 단면도이다.
도 6은 본 발명의 센서 패키지에 따른 제6 실시예를 도시한 단면도이다.
도 7 내지 도 11은 본 발명의 바람직한 제1 실시예에 따라 상기 도 1 에 도시된 센서 패키지의 제조방법을 설명하기 위한 단면도들이다.
도 12 내지 도 14는 본 발명의 바람직한 제3 실시예에 따라 상기 도 3 에 도시된 센서 패키지의 제조방법을 설명하기 위한 단면도들이다.1 is a cross-sectional view showing a first embodiment according to the sensor package of the present invention.
2 is a cross-sectional view showing a second embodiment according to the sensor package of the present invention.
3 is a cross-sectional view showing a third embodiment according to the sensor package of the present invention.
4 is a cross-sectional view showing a fourth embodiment according to the sensor package of the present invention.
5 is a cross-sectional view showing a fifth embodiment according to the sensor package of the present invention.
6 is a cross-sectional view showing a sixth embodiment according to the sensor package of the present invention.
7 to 11 are cross-sectional views for explaining a method of manufacturing the sensor package shown in FIG. 1 according to a first preferred embodiment of the present invention.
12 to 14 are cross-sectional views for explaining a method of manufacturing the sensor package shown in FIG. 3 according to a third preferred embodiment of the present invention.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.Since the present invention may have various changes and various forms, specific embodiments are illustrated in the drawings and described in detail in the text. However, it should be understood that this is not intended to limit the present invention to the specific disclosed form, and includes all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Like reference numerals have been used for like elements throughout the description of each figure.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in the present application, they should not be interpreted in an ideal or excessively formal meaning. don't
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in more detail.
실시예Example
도 1은 본 발명의 센서 패키지에 따른 제1 실시예를 도시한 단면도이다.1 is a cross-sectional view showing a first embodiment according to the sensor package of the present invention.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 센서 패키지는 메탈 프레임(100), 반도체 칩(200), 몰딩층(300) 및 배선부(400)를 포함한다.Referring to FIG. 1 , a sensor package according to a first embodiment of the present invention includes a
메탈 프레임(100)은 평판 형태로 형성될 수 있다. 또한, 메탈 프레임(100)은 상하면이 직사각형 형태일 수 있으나, 이에 한정하지는 않는다.The
메탈 프레임(100)은 다수의 프레임 구조물을 포함할 수 있다. 일예로, 메탈 프레임(100)은 I/O 패드(110) 및 히트 싱크(120)를 포함할 수 있다. I/O 패드(110)는 히트 싱크(120)를 중심으로 양측으로 이격되어 각각 배치될 수 있다. I/O 패드(110)는 신호가 입출력되거나 전원이 공급되는데 사용될 수 있으며, 히트 싱크(120)는 히트 싱크(120) 상에 안착되는 반도체 칩(200)에서 발생된 열이 외부로 용이하게 방출되도록 기능할 수 있다. 따라서, 메탈 프레임(100)은 내장 접지면(EGP:Embedded Ground Plane)으로서의 기능과 열에 대한 방열 기능을 수행할 수 있다.The
메탈 프레임(100)의 재질로는 접촉부의 부식을 막고 접촉 성능을 높이기 위해 무전해 니켈금도금(Electronic Nickel Immersion gold, ENIG)으로 형성될 수 있다. 또한, I/O 패드(110)와 히트 싱크(120) 측면은 몰딩부재(130)로 채워질 수 있다. 따라서, I/O 패드(110)와 히트 싱크(120)는 서로 절연될 수 있다.The material of the
메탈 프레임(100)은 하부가 개방된 제1면(101) 및 제1면(101)과 대향하는 면인 제2면(102)을 갖는다. 즉, I/O 패드(110)와 히트 싱크(120)의 하부면은 외부로 노출되도록 형성되고, 제2면(102)은 후술할 몰딩층(300)에 의해 채워질 수 있다. 여기서, 메탈 프레임(100)의 제2면(102)인 I/O 패드(110)와 히트 싱크(120)의 상부면은 동일 평면이 되도록 형성될 수 있다.The
여기서, 제1 실시예에 따른 메탈 프레임(100)은 몰딩부재(130)가 메탈 프레임(100)의 측면(103)을 감싸도록 형성되되, I/O 패드(110)가 메탈 프레임(100)의 제2면(102)을 따라 측면(103)까지 연장되도록 형성될 수 있다. 즉, 메탈 프레임(100)의 측면(103)에 형성된 몰딩부재(130)는 연장된 I/O 패드(110)의 하부를 채우도록 형성될 수 있다.Here, the
이때, 메탈 프레임(100)의 측면(103)에 형성된 몰딩부재(130)의 높이(h)는 메탈 프레임(100)의 높이(H) 즉, 메탈 프레임(100)의 제1면(101)에서부터 제2면(102)까지의 높이에 30% 이상이 되도록 형성될 수 있다. 좀 더 상세하게는 30% 내지 100% 범위의 높이를 가질 수 있다. 만약, 몰딩부재(130)의 높이(h)가 30% 미만으로 형성될 경우, 몰딩부재(130)가 메탈 프레임(100)에서 탈착되는 박리 형상이 발생될 수 있다. 또한, 일예로, 몰딩부재(130)의 높이(h)가 메탈 프레임(100)의 높이(H)에 100%가 되면, 후술할 제2 및 제3 실시예에 따른 메탈 프레임(100)의 구성을 가질 수 있다.At this time, the height (h) of the
일예로, 메탈 프레임(100)의 높이(H)는 50μm내지 1000μm높이를 갖는 것이 바람직하며, 이에 대해 몰딩부재(130)의 높이(h)는 상기한 메탈 프레임(100)의 높이에 대해 30% 이상을 갖도록 하는 것이 바람직하다.For example, the height (H) of the
반도체 칩(200)은 메탈 프레임(100) 상에 배치될 수 있다. 일예로, 반도체 칩(200)의 일면은 회로가 형성되는 활성영역을 포함하는 활성면일 수 있다. 한편, 반도체 칩(200)의 활성면과 대향되는 배면은 비활성면일 수 있다. 이와 달리, 반도체 칩(200)의 양면이 모두 활성면으로 마련되는 경우를 포함한다. 반도체 칩(200)의 활성면에는 외부와 신호를 교환하기 위한 패드가 단일 또는 복수로 마련될 수 있으며, 패드는 알루미늄(Al)과 같은 도전성 물질막으로 형성될 수 있다. 패드는 반도체 칩(200)과 일체로 형성되는 것을 포함한다.The
상기 반도체 칩(200)의 패드가 형성된 활성면은 배선부(400)를 향하도록 배치될 수 있다. 즉, 반도체 칩(200)의 비활성면은 비활성면 하부에 형성된 접착층(500)을 통해 메탈 프레임(100)과 마주하도록 배치될 수 있다.An active surface of the
또한, 본 발명에 따른 센서 패키지의 반도체 칩(200)은 광 센싱, 지문센싱, 전자기 센싱 및 의료 센싱 등의 칩을 포함할 수 있다. 반도체 칩(200)을 광 센서로서 적용시에는 조사되는 빛을 감지하고 감지된 빛에 따라 해당 상태의 전기신호로 생성하여 출력할 수 있다. 반도체 칩(200)을 지문센서로 적용시에는 반도체 칩(200) 활성면에 지문을 감지하는 센싱부를 포함할 수 있다. 센싱부는 다양한 형태로 이루어질 수 있으며, 일예로, 도전체를 이용하여 형성될 수 있다. 따라서, 본 발명에 따른 반도체 칩(200)의 활성면은 배선부(400)에 대해 개방된 형태로 형성될 수 있으며, 개방된 활성면에 의해 외부 정보, 일예로, 입사되는 광의 정보 또는 사용자의 손가락에 의한 지문 정보를 수집할 수 있다.In addition, the
본 발명에 따른 반도체 칩(200)은 복수의 반도체 칩(200)을 포함할 수 있으며, 일예로, 제1 반도체 칩(210) 및 제2 반도체 칩(220)을 포함할 수 있다. 제1 반도체 칩(210) 및 제2 반도체 칩(220)은 메탈 프레임(100) 상에 배치되되, 서로 이격되어 배치될 수 있다. 여기서, 제1 반도체 칩(210)은 복수의 패드(211,212)를 가질 수 있고, 제2 반도체 칩(220)은 단일 패드(221)를 가질 수 있다. 또한, 제1 반도체 칩(210)과 제2 반도체 칩(220)은 배선부(400)에 의해 서로 전기적으로 연결될 수 있다.The
제1 반도체 칩(210)과 제2 반도체 칩(220)은 접착층(500)을 통해 메탈 프레임(100) 중 히트 싱크(120)와 마주하도록 배치될 수 있다. 따라서, 제1 반도체 칩(210) 및 제2 반도체 칩(220)에서 발생하는 열을 효율적 또는 강제적으로 외부로 전달할 수 있기 때문에 방열특성을 향상시킬 수 있다.The
또한, 메탈 프레임(100) 상에 반도체 칩(200)들이 안착되도록 배치되기 때문에 제조과정시 반도체 칩(200)의 신뢰성을 향상시킬 수 있다. 즉, 몰딩층(300)을 이용하여 몰딩하는 과정에서 몰딩층(300)이 유동하거나 열 변형이 발생함으로 인해 의도치 않게 발생될 수 있는 반도체 칩(200)의 이동 현상(Drift)이나 휨 발생(Warpage)을 방지할 수 있는 효과가 있다. 더욱이, 패키지에 외부 충격이 가해지더라도 메탈 프레임(100)에 의해 1차적으로 충격을 흡수 및 분산하여 반도체 칩(200)에 가해지는 충격을 감소시킬 수 있기 때문에 패키지 자체의 강성을 증가시켜 줄 수 있는 장점이 있다.In addition, since the
메탈 프레임(100)과 반도체 칩(200) 상에는 몰딩층(300)이 형성될 수 있다. 또한, 몰딩층(300)은 반도체 칩(200)의 활성면 상부와 측면 및 메탈 프레임(100) 상부를 매립하도록 형성될 수 있다. 즉, 메탈 프레임(100)의 제1면(101)은 몰딩층(300)으로부터 노출될 수 있다.A
또한, 몰딩층(300)에는 관통 비아(310) 및 노멀 비아(320)를 포함할 수 있다. 관통 비아(310)와 노멀 비아(320)는 도전성 물질로 충진되되, 관통 비아(310)는 I/O 패드(110)와 배선부(400)를 전기적으로 연결하도록 형성될 수 있고, 노멀 비아(320)는 반도체 칩(200)의 패드와 배선부(400)가 연결되도록 형성될 수 있다. 따라서, 제1 반도체 칩(210)은 I/O 패드(110)와 전기적으로 연결될 수 있고, 제2 반도체 칩(220)은 제1 반도체 칩(210)과 전기적으로 연결될 수 있다.In addition, the
몰딩층(300)은 종래에 사용되는 에폭시 몰딩 컴파운드(epoxy mold compound, EMC)나 엔캡슐런트(encapsulant) 등이 아닌 절연막인 PI(Polyimide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(Bismaleimide Triazine), 페놀릭 수지(Phenolic resin) 또는 에폭시(epoxy) 등으로 형성될 수 있다. 따라서, 후술할 배선부(400) 공정에서 종래의 배선층 하부에 형성되는 절연층을 생략하고 몰딩층(300) 상에 바로 배선층(410) 형성이 가능하다. 즉, 몰딩층(300) 상에 별도의 절연층을 소모하지 않고 몰딩층(300) 상에 바로 배선층(410)을 형성할 수 있기 때문에 배선층(410) 하부에 별도의 절연층을 형성하는 공정이 생략될 수 있다. 따라서, 절연층의 소모를 감소시키고 공정시간을 단축시킬 수 있으며, 절연층 감소에 따른 패키지의 두께를 감소시킬 수 있는 효과를 가진다.The
또한, 본 발명에 따른 몰딩층(300)은 투광성을 가질 수 있다. 종래의 센서 패키지는 몰딩 컴파운드(EMC)로 몰딩층을 형성하고 반도체 칩(200)의 활성층 상에 절연층이 형성되기 때문에 몰딩층이 투광일 필요가 없으나, 본 발명에 따른 센서 패키지는 반도체 칩(200)의 활성면이 PI(Polyimide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(Bismaleimide Triazine), 페놀릭 수지(Phenolic resin) 또는 에폭시(epoxy) 등으로 형성된 몰딩층(300)으로 매립되고, 몰딩층(300) 상에 배선층(410)을 감싸는 절연층(420)이 형성되기 때문에, 본 발명에 따른 패키지는 센서 패키지로써 기능하기 위해 몰딩층(300)이 투광성을 가질 수 있다.In addition, the
배선부(400)는 몰딩층(300) 상에 형성될 수 있다. 일예로, 배선부(400)는 배선층(410) 및 절연층(420)을 포함할 수 있다. 절연층(420)은 절연물질로 형성되어 배선층(410)을 절연하도록 마련된다.The
배선층(410)은 도전성 물질을 포함하는 것으로, 재배치 공정을 통해 몰딩층(300) 상에 형성될 수 있다. 다만, 본 발명에 따른 센서 패키지의 반도체 칩(200)이 광센서 또는 지문센서로써 기능을 수행시에는, 상기 배선층(410)을 반도체 칩(200)의 활성면이 개방되도록 형성함으로써 반도체 칩(200)의 활성면이 개방된 형태를 취하도록 하는 것이 바람직하다. 일예로, 제1 반도체 칩(210)은 노멀 비아(320), 배선층(410) 및 관통 비아(310)를 통해 I/O 패드(110)와 전기적으로 연결될 수 있고, 노멀 비아(320) 및 배선층(410)을 통해 제2 반도체 칩(220)과 전기적으로 연결될 수 있다.The
배선층(410)은 도전성 물질로 금속을 포함할 수 있다. 예를 들어, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있다.The
절연층(420)은 배선층(410) 상에 형성되어 배선층(410)을 외부로부터 절연시키도록 형성될 수 있다. 즉, 절연층(420)은 몰딩층(300)과 배선층(410)의 노출된 면에 적층될 수 있다. 다만, 도면에는 절연층(420)이 배선층(410)을 밀봉하는 것을 도시하였지만, 이와 달리 절연층(420)이 배선층(410)의 일부를 노출시키도록 마련될 수 있으며, 노출된 배선층(410)을 통해 외부(메인 기판, 반도체 칩, 또는 패키지 등)와 전기적으로 접속될 수 있다. 즉, 패키지 상에 패키지가 적층되는 POP(Package On Package)구조나 SIP(System in Package)구조를 취할 수 있다. 또한, 복수의 반도체 칩이 너비 방향으로 인접하여 또는 접촉하여 배치될 수도 있다.The insulating
절연층(420) 상부에는 센싱을 위한 다양한 종류의 패턴(600)들이 형성될 수 있다. 일예로, 렌즈 패턴(Lens pattern) 또는 가이드 패턴(Guide pattern) 등이 형성될 수 있다.Various types of
도 2는 본 발명의 센서 패키지에 따른 제2 실시예를 도시한 단면도이다.2 is a cross-sectional view showing a second embodiment according to the sensor package of the present invention.
도 2를 참조하면, 본 발명의 제2 실시예에 따른 센서 패키지는 메탈 프레임(100), 반도체 칩(200), 몰딩층(300) 및 배선부(400)를 포함한다.Referring to FIG. 2 , a sensor package according to a second embodiment of the present invention includes a
제2 실시예에 따른 메탈 프레임(100)은 제1 실시예에서와 같이, 히트 싱크(120)를 중심으로 양측으로 이격된 I/O 패드(110)를 포함할 수 있다.As in the first embodiment, the
다만, 제2 실시예에 따른 메탈 프레임(100)은 몰딩부재(130)가 메탈 프레임(100)의 측면(103)을 모두 감싸도록 형성될 수 있다. 즉, 몰딩부재(130)는 I/O 패드(110)의 측면을 감싸도록 형성되되, 메탈 프레임(100) 측면(103)과 인접한 제1면(101) 및 제2면(102)이 모두 몰딩부재(130)로 채워지도록 형성될 수 있다. 이때, I/O 패드(110)의 상부면은 메탈 프레임(100)의 제2면(102)과 동일 평면이 되도록 형성될 수 있다.However, the
이외에, 반도체 칩(200)과 배선부(400)는 제1 실시예와 동일한 형태를 취할 수 있기 때문에 메탈 프레임(100)의 히트 싱크(120)에 의한 방열 효과와 반도체 칩(200)의 이동 현상 및 휨 발생을 방지할 수 있는 효과를 갖는다.In addition, since the
도 3은 본 발명의 센서 패키지에 따른 제3 실시예를 도시한 단면도이다.3 is a cross-sectional view showing a third embodiment according to the sensor package of the present invention.
도 3을 참조하면, 본 발명의 제3 실시예에 따른 센서 패키지는 메탈 프레임(100), 반도체 칩(200), 몰딩층(300) 및 배선부(400)를 포함한다.Referring to FIG. 3 , a sensor package according to a third embodiment of the present invention includes a
제3 실시예에 따른 메탈 프레임(100)은 제1 실시예에서와 같이, 히트 싱크(120)를 중심으로 양측으로 이격된 I/O 패드(110)를 포함할 수 있다.As in the first embodiment, the
다만, 제3 실시예에 따른 메탈 프레임(100)은 제2 실시예에와 같이, 몰딩부재(130)가 메탈 프레임(100)의 측면(103)을 모두 감싸도록 형성되되, I/O 패드(110)가 메탈 프레임(100)의 제2면(102)에서 몰딩층(300) 방향으로 돌출된 돌출부(111)를 포함할 수 있다. 즉, I/O 패드(110)의 일측면은 외부로 노출되되, 타측면은 돌출부(111)에 의해 몰딩층(300)으로 돌출되어 몰딩층(300)의 관통 비아(310)와 연결되는 형태를 취할 수 있다.However, in the
따라서, 몰딩층(300)의 관통 비아(310)를 위한 패턴 형성시 높은 몰딩층(300)의 두께에 따른 패턴 형성의 안정성을 확보할 수 있으며, 배선부(400)와의 거리를 단축시킴으로써 전기적 특성을 향상시킬 수 있다. 여기서, 돌출되는 돌출부(111)의 높이는 반도체 칩(200)의 두께 또는 몰딩층(300)의 두께에 따라 선택되되, 몰딩층(300)의 높이보다 낮은 높이를 갖는 것이 바람직하다. 돌출부(111)를 제외한 I/O 패드(110)의 측면과 히트 싱크(120)의 측면은 몰딩부재(130)에 의해 채워질 수 있다.Therefore, when forming a pattern for the through
또한, 몰딩층(300)은 메탈 프레임(100) 상에 형성되되, 제1 반도체 칩(210), 제2 반도체 칩(220) 및 I/O 패드(110)의 돌출부(111)를 매립하도록 형성될 수 있다. 따라서, 몰딩층(300)에 형성된 관통 비아(310)는 돌출부(111)의 상부면이 노출되도록 형성될 수 있다.In addition, the
이외에, 반도체 칩(200)과 배선부(400)는 제1 실시예와 동일한 형태를 취할 수 있기 때문에 메탈 프레임(100)의 히트 싱크(120)에 의한 방열 효과와 반도체 칩(200)의 이동 현상 및 휨 발생을 방지할 수 있는 효과를 갖는다.In addition, since the
도 4는 본 발명의 센서 패키지에 따른 제4 실시예를 도시한 단면도이다.4 is a cross-sectional view showing a fourth embodiment according to the sensor package of the present invention.
도 4를 참조하면, 본 발명의 제4 실시예에 따른 센서 패키지는 메탈 프레임(100), 반도체 칩(200), 몰딩층(300) 및 배선부(400)를 포함한다.Referring to FIG. 4 , a sensor package according to a fourth embodiment of the present invention includes a
제4 실시예에 따른 메탈 프레임(100)은 제1 실시예에서와 같이, 히트 싱크(120)를 중심으로 양측으로 이격된 I/O 패드(110)를 포함할 수 있다.As in the first embodiment, the
다만, 제4 실시예에 따른 메탈 프레임(100)은 몰딩부재(130)가 메탈 프레임(100)의 측면(103)을 감싸도록 형성되되, I/O 패드(110)가 메탈 프레임(100)의 제1면(101)을 따라 측면(103)까지 연장되도록 형성될 수 있다. 즉, 메탈 프레임(100)의 측면(103)에 형성된 몰딩부재(130)는 연장된 I/O 패드(110)의 상부를 채우도록 형성될 수 있다.However, in the
이때, 메탈 프레임(100)의 측면(103)에 형성된 몰딩부재(130)의 높이(h)는 제1 실시예에서와 같이, 메탈 프레임(100)의 높이(H) 즉, 메탈 프레임(100)의 제1면(101)에서부터 제2면(102)까지의 높이에 30% 이상이 되도록 형성될 수 있다. 좀 더 상세하게는 30% 내지 100% 범위의 높이를 가질 수 있다.At this time, the height (h) of the
이외에, 반도체 칩(200)과 배선부(400)는 제1 실시예와 동일한 형태를 취할 수 있기 때문에 메탈 프레임(100)의 히트 싱크(120)에 의한 방열 효과와 반도체 칩(200)의 이동 현상 및 휨 발생을 방지할 수 있는 효과를 갖는다.In addition, since the
도 5는 본 발명의 센서 패키지에 따른 제5 실시예를 도시한 단면도이다.5 is a cross-sectional view showing a fifth embodiment according to the sensor package of the present invention.
도 5를 참조하면, 본 발명의 제5 실시예에 따른 센서 패키지는 메탈 프레임(100), 반도체 칩(200), 몰딩층(300) 및 배선부(400)를 포함한다.Referring to FIG. 5 , a sensor package according to a fifth embodiment of the present invention includes a
제5 실시예에 따른 메탈 프레임(100)은 제1 실시예에서와 같이, 히트 싱크(120)를 중심으로 양측으로 이격된 I/O 패드(110)를 포함할 수 있다.As in the first embodiment, the
다만, 제5 실시예에 따른 메탈 프레임(100)은 I/O 패드(110)가 메탈 프레임(100)의 측면(103)까지 연장되도록 형성되되, I/O 패드(110)가 메탈 프레임(100)의 측면(103)을 모두 채우도록 형성될 수 있다. 따라서, 메탈 프레임(100) 측면(103)과 인접한 제1면(101)은 I/O 패드(110)가 노출되도록 형성될 수 있고, 제2면(102)은 노출된 I/O 패드(110)를 몰딩층(300)에 의해 채워질 수 있다.However, in the
이외에, 반도체 칩(200)과 배선부(400)는 제1 실시예와 동일한 형태를 취할 수 있기 때문에 메탈 프레임(100)의 히트 싱크(120)에 의한 방열 효과와 반도체 칩(200)의 이동 현상 및 휨 발생을 방지할 수 있는 효과를 갖는다.In addition, since the
도 6은 본 발명의 센서 패키지에 따른 제6 실시예를 도시한 단면도이다.6 is a cross-sectional view showing a sixth embodiment according to the sensor package of the present invention.
도 6을 참조하면, 본 발명의 제6 실시예에 따른 센서 패키지는 메탈 프레임(100), 반도체 칩(200), 몰딩층(300) 및 배선부(400)를 포함한다.Referring to FIG. 6 , a sensor package according to a sixth embodiment of the present invention includes a
제6 실시예에 따른 메탈 프레임(100)은 제1 실시예에서와 같이, 히트 싱크(120)를 중심으로 양측으로 이격된 I/O 패드(110)를 포함할 수 있다.As in the first embodiment, the
다만, 제6 실시예에 따른 메탈 프레임(100)은 제5 실시예에와 같이, I/O 패드(110)가 메탈 프레임(100)의 측면(103)까지 연장되도록 형성되되, I/O 패드(110)가 메탈 프레임(100)의 제2면(102)에서 몰딩층(300) 방향으로 돌출된 돌출부(111)를 포함할 수 있다. 즉, I/O 패드(110)의 일측면은 외부로 노출되되, 타측면은 돌출부(111)에 의해 몰딩층(300)으로 돌출되어 몰딩층(300)의 관통 비아(310)와 연결되는 형태를 취할 수 있다.However, the
따라서, 몰딩층(300)의 관통 비아(310)를 위한 패턴 형성시 높은 몰딩층(300)의 두께에 따른 패턴 형성의 안정성을 확보할 수 있으며, 배선부(400)와의 거리를 단축시킴으로써 전기적 특성을 향상시킬 수 있다. 여기서, 돌출되는 돌출부(111)의 높이는 반도체 칩(200)의 두께 또는 몰딩층(300)의 두께에 따라 선택되되, 몰딩층(300)의 높이보다 낮은 높이를 갖는 것이 바람직하다. 돌출부(111)를 제외한 I/O 패드(110)와 히트 싱크(120)의 사이는 몰딩부재(130)에 의해 채워질 수 있다.Therefore, when forming a pattern for the through
또한, 몰딩층(300)은 메탈 프레임(100) 상에 형성되되, 제1 반도체 칩(210), 제2 반도체 칩(220) 및 I/O 패드(110)의 돌출부(111)를 매립하도록 형성될 수 있다. 따라서, 몰딩층(300)에 형성된 관통 비아(310)는 돌출부(111)의 상부면이 노출되도록 형성될 수 있다.In addition, the
이외에, 반도체 칩(200)과 배선부(400)는 제1 실시예와 동일한 형태를 취할 수 있기 때문에 메탈 프레임(100)의 히트 싱크(120)에 의한 방열 효과와 반도체 칩(200)의 이동 현상 및 휨 발생을 방지할 수 있는 효과를 갖는다.In addition, since the
상술한 바와 같이, 본 발명에 따른 메탈 프레임(100)은 다양한 형태를 가질 수 있다. 다만, 제1 내지 제3 실시예에 따른 메탈 프레임(100)은 메탈 프레임(100) 측면(103)과 인접한 제1면(101)에 몰딩부재(130)가 노출되도록 형성된다. 이는, 쏘잉(sawing) 공정시 쏘잉 품질을 향상시킬 수 있는 효과를 갖는다.As described above, the
일예로, 쏘잉 공정은 메탈 프레임(100)의 제1면(101)에서 제2면(102) 방향으로 진행된다. 즉, 쏘잉 공정이 시작되는 부위가 I/O 패드(110)와 같은 메탈(Metal) 소재로 형성되어 있을 경우, 메탈 부위가 쏘잉 공정에 의해 버(Burr), 크랙(Crack) 또는 박리 현상(Delamination) 등이 발생될 수 있기 때문에 메탈 프레임(100)이 쏘잉 공정에 의해 품질 저하 문제가 발생될 수 있다. 따라서, 제1 내지 제3 실시예에 따른 메탈 프레임(100)과 같이, 메탈 프레임(100)의 측면(103)과 인접한 제1면(101)이 몰딩부재(130)에 의해 노출되도록 형성되면 이러한 쏘잉 공정에 의해 품질이 저하되는 문제를 방지할 수 있는 효과를 갖는다.For example, the ssoing process proceeds from the
도 7 내지 도 11은 본 발명의 바람직한 제1 실시예에 따라 상기 도 1 에 도시된 센서 패키지의 제조방법을 설명하기 위한 단면도들이다.7 to 11 are cross-sectional views for explaining a method of manufacturing the sensor package shown in FIG. 1 according to a first preferred embodiment of the present invention.
우선, 도 7을 참조하면, I/O 패드(110)와 히트 싱크(120)를 포함하고, I/O 패드(110)와 히트 싱크(120) 측면에 몰딩부재(130)가 충진된 메탈 프레임(100)이 캐리어 기판(10) 상에 배치된다. 이때, 메탈 프레임(100)은 메탈 프레임(100)의 제1면(101)이 캐리어 기판(10)에 접하도록 배치될 수 있다.First, referring to FIG. 7 , a metal frame including an I/
도 8을 참조하면, 메탈 프레임(100)의 제2면(102) 상에 반도체 칩(200)이 배치된다. 즉, 메탈 프레임(100)의 히트 싱크(120) 상에 반도체 칩(200)을 접착시키기 위한 접착층(500)을 형성하고, 접착층(500) 상에 반도체 칩(200)이 안착되어 접착될 수 있다. 여기서, 접착층(500)은 액상 접착제 또는 접착 테이프일 수 있다.Referring to FIG. 8 , a
반도체 칩(200)은 제1 반도체 칩(210) 및 제2 반도체 칩(220)을 포함할 수 있으며, 제1 반도체 칩(210)은 제2 반도체 칩(220)과 서로 이격되어 배치될 수 있다. 이때, 제1 반도체 칩(210)과 제2 반도체 칩(220)은 비활성면이 히트 싱크(120)와 마주하도록 접착층(500) 상에 접착될 수 있다.The
도 9를 참조하면, 메탈 프레임(100)과 제1 반도체 칩(210) 및 제2 반도체 칩(220) 상에는 몰딩층(300)이 형성된다. 즉, 몰딩층(300)은 반도체 칩(200)의 활성면 상부와 측면 및 메탈 프레임(100) 상부를 매립하도록 형성될 수 있다.Referring to FIG. 9 , a
몰딩층(300)은 종래에 사용되는 에폭시 몰딩 컴파운드(epoxy mold compound, EMC)나 엔캡슐런트(encapsulant) 등이 아닌 절연막인 PI(Polyimide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(Bismaleimide Triazine), 페놀릭 수지(Phenolic resin) 또는 에폭시(epoxy) 등으로 형성될 수 있다. 따라서, 후술할 배선부(400) 공정에서 종래의 배선층 하부에 형성된 절연층을 생략하고 몰딩층(300) 상에 바로 배선층(410) 형성이 가능하다.The
또한, 몰딩층(300)에는 패터닝(patterning) 공정을 통해 도 9에서와 같이, 관통 비아(310) 및 노멀 비아(320)를 형성할 수 있다. 여기서, 관통 비아(310)는 I/O 패드(110)가 노출되도록 형성되고, 노멀 비아(320)는 제1 반도체 칩(210)의 패드(211,212) 및 제2 반도체 칩(220)의 패드(221)가 노출되도록 형성될 수 있다.In addition, through
도 10 및 도 11을 참조하면, 몰딩층(300) 상에 배선부(400)가 형성된다. 배선부(400)가 형성되기 전에 관통 비아(310)와 노멀 비아(320)는 도전성 물질로 충진될 수 있다. 도전성 물질은 일예로 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있으며, 다른 예로는 도전성 페이스트 또는 솔더 레지스트 잉크(solder resist ink)일 수 있다.Referring to FIGS. 10 and 11 , a
우선, 도 10에서와 같이, 배선층(410)이 몰딩층(300) 상에 접하도록 형성되되, 노멀 비아(320)와 관통 비아(310)를 연결하여 제1 반도체 칩(210)과 I/O 패드(110)를 전기적으로 연결시킬 수 있고, 제1 반도체 칩(210)의 패드(212)에 형성된 노멀 비아(320)와 제2 반도체 칩(220)의 패드(221)에 형성된 노멀 비아(320)를 연결하여 제1 반도체 칩(210)과 제2 반도체 칩(220)을 전기적으로 연결시킬 수 있다.First, as shown in FIG. 10 , the
다만, 본 발명에 따른 센서 패키지의 반도체 칩(200)이 광센서 또는 지문센서로써 기능을 수행시에는, 상기 배선층(410)을 반도체 칩(200)의 활성면이 개방되도록 형성함으로써 반도체 칩(200)의 활성면이 개방된 형태를 취하도록 하는 것이 바람직하다.However, when the
배선층(410)은 도전성 물질로 금속을 포함할 수 있고, 예를 들어, 구리, 구리 합금, 알루미늄, 또는 알루미늄 합금을 포함할 수 있으며, 증착, 도금, 프린팅 등 다양한 방법을 이용하여 형성될 수 있다.The
상기한 바와 같이, 몰딩층(300)으로 절연막인 PI(Polyimide), BCB(Benzo Cyclo Butene), PBO(Poly Benz Oxazole), BT(Bismaleimide Triazine), 페놀릭 수지(Phenolic resin) 또는 에폭시(epoxy) 등을 사용함으로써 종래와 같이 몰딩층 상에 별도의 절연층을 소모하지 않고 몰딩층(300) 상에 바로 배선층(410)을 형성할 수 있다. 따라서, 배선층(410) 하부에 별도의 절연층을 형성하는 공정이 생략될 수 있으므로 절연층의 소모를 감소시키고 공정시간을 단축시킬 수 있으며, 절연층 감소에 따른 패키지의 두께를 감소시킬 수 있는 효과가 있다. As described above, PI (Polyimide), BCB (Benzo Cyclo Butene), PBO (Poly Benz Oxazole), BT (Bismaleimide Triazine), phenolic resin or epoxy as an insulating film as the
배선층(410)이 형성된 후 도 11에서와 같이, 절연층(420)이 형성된다. 절연층(420)은 몰딩층(300)과 배선층(410)의 노출된 면에 적층될 수 있다. 도면에는 절연층(420)이 배선층(410)을 외부로 노출되지 않도록 덮는 것을 도시하였지만, 이와 달리 절연층(420)의 일부가 제거되어 배선층(410)을 외부로 노출할 수 있다. 이 때, 노출된 배선층(410)은 외부와 전기적으로 접속될 수 있는 통로로 사용될 수 있다.After the
절연층(420)은 절연물을 포함할 수 있고, 예를 들어, 산화물, 질화물, 에폭시 몰딩 컴파운드 또는 폴리이미드 등을 포함할 수 있으나, 몰딩층(300)과 동일한 재질로 형성하는 것이 바람직하다.The insulating
배선부(400)가 형성된 후에는, 도 1에서와 같이, 절연층(420) 상에 센싱을 위한 다양한 종류의 패턴(600)이 형성된다. 일예로, 렌즈 패턴(Lens pattern) 또는 가이드 패턴(Guide pattern) 등이 형성될 수 있다. 패턴(600)이 형성된 후에 캐리어 기판(10)은 제거될 수 있다. 따라서, 메탈 프레임(100)의 제1면(101)은 외부로 노출되고, 히트 싱크(120)에 의해 반도체 칩(200)에서 발생되는 열을 외부로 방출하는 방열 기능을 수행할 수 있다.After the
도 12 내지 도 14는 본 발명의 바람직한 제3 실시예에 따라 상기 도 3 에 도시된 센서 패키지의 제조방법을 설명하기 위한 단면도들이다.12 to 14 are cross-sectional views for explaining a method of manufacturing the sensor package shown in FIG. 3 according to a third preferred embodiment of the present invention.
도 12를 참조하면, 돌출부(111)가 형성된 I/O 패드(110)와 히트 싱크(120)를 포함하고, I/O 패드(110)와 히트 싱크(120) 측면에 몰딩부재(130)가 충진된 메탈 프레임(100)이 캐리어 기판(10) 상에 배치된다. 이때, 메탈 프레임(100)은 메탈 프레임(100)의 제1면(101)이 캐리어 기판(10)에 접하도록 배치될 수 있다.Referring to FIG. 12 , it includes an I/
메탈 프레임(100)이 캐리어 기판(10) 상에 배치된 후, 메탈 프레임(100)의 제2면(102) 상에 제1 반도체 칩(210) 및 제2 반도체 칩(220)이 배치된다. 여기서, 제1 반도체 칩(210) 및 제2 반도체 칩(220)은 히트 싱크(120) 상에 배치되되, 접착층(500)을 통해 히트 싱크(120)에 접착될 수 있다.After the
도 13을 참조하면, 메탈 프레임(100)과 제1 반도체 칩(210) 및 제2 반도체 칩(220) 상에는 몰딩층(300)이 형성된다. 이때, 몰딩층(300)은 제1 반도체 칩(210), 제2 반도체 칩(220) 및 I/O 패드(110)의 돌출부(111)를 매립하도록 형성될 수 있다. 따라서, 돌출부(111)의 높이는 몰딩층(300)의 높이보다 낮은 높이를 갖는 것이 바람직하다.Referring to FIG. 13 , a
또한, 몰딩층(300)에는 패터닝(patterning) 공정을 통해 관통 비아(310) 및 노멀 비아(320)를 형성할 수 있다. 여기서, 관통 비아(310)는 I/O 패드(110)의 돌출부(111)가 노출되도록 형성되기 때문에 제1 실시예의 관통 비아(310)에 비해 낮은 높이를 갖는다. 따라서, 관통 비아(310)의 패턴 형성시 안정성을 확보할 수 있으며, 돌출부(111)에 의해 I/O 패드(110)와 배선부(400)와의 거리를 단축시킴으로써 전기적 특성을 향상시킬 수 있다.In addition, through
도 14를 참조하면, 몰딩층(300) 상에 배선부(400)가 형성된다. 배선부(400)가 형성되기 전에 관통 비아(310)와 노멀 비아(320)는 도전성 물질로 충진될 수 있다.Referring to FIG. 14 , a
배선층(410)은 몰딩층(300) 상에 접하도록 형성되되, 노멀 비아(320)와 관통 비아(310)를 연결하여 제1 반도체 칩(210)과 I/O 패드(110)를 전기적으로 연결시킬 수 있고, 제1 반도체 칩(210)의 패드(212)에 형성된 노멀 비아(320)와 제2 반도체 칩(220)의 패드(221)에 형성된 노멀 비아(320)를 연결하여 제1 반도체 칩(210)과 제2 반도체 칩(220)을 전기적으로 연결시킬 수 있다. 또한, 배선층(410) 및 관통 비아(310)를 통해 절연층(420) 상에 형성된 다양한 패턴(600)들과 전기적으로 연결될 수 있다.The
배선층(410)이 형성된 후 절연층(420)이 형성된다. 절연층(420)은 몰딩층(300)과 배선층(410)의 노출된 면에 적층될 수 있다.After the
배선부(400)가 형성된 후에는, 도 3에서와 같이, 절연층(420) 상에 센싱을 위한 다양한 종류의 패턴(600)이 형성된다. 패턴(600)이 형성된 후에 캐리어 기판(10)은 제거되고, 메탈 프레임(100)의 제1면(101)은 노출된다.After the
상술한 바와 같이, 본 발명에 따른 센서 패키지 및 그 제조방법은 I/O 패드(110)와 히트 싱크(120)를 갖는 메탈 프레임(100) 상에 반도체 칩(200)을 배치함으로서 반도체 칩(200)에서 발생하는 열을 효율적으로 외부로 전달할 수 있기 때문에 방열특성을 향상시킬 수 있으며, 제조과정시 몰딩층(300)이 유동하거나 열 변형이 발생함으로 인해 발생될 수 있는 반도체 칩(200)의 이동 현상(Drift)이나 휨 발생(Warpage)을 방지할 수 있다. 또한, 패키지에 외부 충격이 가해지더라도 메탈 프레임(100)에 의해 1차적으로 충격을 흡수 및 분산하여 반도체 칩(200)에 가해지는 충격을 감소시킬 수 있기 때문에 패키지 자체의 강성을 증가시켜 줄 수 있는 장점이 있다.As described above, the sensor package and method of manufacturing the same according to the present invention arranges the
한편, 본 명세서와 도면에 개시된 본 발명의 실시례들은 이해를 돕기 위해 특정례를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시례들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형례들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the present specification and drawings are only presented as specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is obvious to those skilled in the art that other modifications based on the technical idea of the present invention can be implemented.
100 : 메탈 프레임 110 : I/O 패드
120 : 히트 싱크 130 : 몰딩부재
200 : 반도체 칩 300 : 몰딩층
310 : 관통 비아 320 : 노멀 비아
400 : 배선부 410 : 배선층
420 : 절연층 500 : 접착층100: metal frame 110: I / O pad
120: heat sink 130: molding member
200: semiconductor chip 300: molding layer
310: through via 320: normal via
400: wiring part 410: wiring layer
420: insulating layer 500: adhesive layer
Claims (12)
상기 메탈 프레임의 제2면 상에 배치된 반도체 칩;
상기 반도체 칩을 매립하는 몰딩층; 및
상기 반도체 칩의 패드와 전기적으로 연결되고, 상기 몰딩층 상에 형성된 배선부를 포함하고,
상기 메탈 프레임은,
상기 반도체 칩이 안착된 히트 싱크;
상기 히트 싱크와 이격되어 배치된 I/O 패드; 및
상기 I/O 패드 및 상기 히트 싱크의 측면을 감싸는 몰딩부재를 포함하되,
상기 몰딩층은,
상기 배선부와 전기적으로 연결되되, 상기 I/O 패드까지 연장되도록 형성된 관통 비아; 및
상기 배선부와 전기적으로 연결되되, 상기 반도체 칩의 패드까지 연장되도록 형성된 노멀 비아를 포함하며,
상기 I/O 패드는 상기 메탈 프레임의 제2면에서 돌출되되, 상기 몰딩층보다 낮은 높이를 갖고 상기 관통 비아와 전기적으로 연결되는 돌출부를 포함하는 센서 패키지.a metal frame having a first surface exposed to the outside and a second surface opposite to the first surface;
a semiconductor chip disposed on the second surface of the metal frame;
a molding layer to bury the semiconductor chip; and
a wiring portion electrically connected to a pad of the semiconductor chip and formed on the molding layer;
The metal frame,
a heat sink on which the semiconductor chip is seated;
an I/O pad spaced apart from the heat sink; and
A molding member surrounding side surfaces of the I/O pad and the heat sink,
The molding layer,
a through via electrically connected to the wiring unit and extending to the I/O pad; and
a normal via electrically connected to the wiring unit and extending to a pad of the semiconductor chip;
The I/O pad includes a protruding portion protruding from the second surface of the metal frame, having a height lower than that of the molding layer, and electrically connected to the through-via.
상기 I/O 패드는 상기 히트 싱크를 중심으로 양측에 각각 이격되어 배치되는 것인 센서 패키지.According to claim 1,
Wherein the I / O pads are spaced apart from each other on both sides of the heat sink.
상기 몰딩부재는 상기 I/O 패드의 양측면을 모두 감싸도록 형성되는 것인 센서 패키지.According to claim 1,
Wherein the molding member is formed to surround both sides of the I/O pad.
상기 몰딩부재는 상기 메탈 프레임의 측면과 인접한 상기 제1면에 노출되도록 형성되는 것인 센서 패키지.According to claim 1,
Wherein the molding member is formed to be exposed on the first surface adjacent to the side surface of the metal frame.
상기 관통 비아와 전기적으로 연결된 제1 반도체 칩; 및
상기 제1 반도체 칩과 인접하게 배치되고, 상기 배선부를 통해 상기 제1 반도체 칩과 전기적으로 연결된 제2 반도체 칩을 포함하는 센서 패키지.The method of claim 1, wherein the semiconductor chip,
a first semiconductor chip electrically connected to the through via; and
A sensor package including a second semiconductor chip disposed adjacent to the first semiconductor chip and electrically connected to the first semiconductor chip through the wiring part.
상기 메탈 프레임의 제1면이 접하도록 상기 메탈 프레임을 캐리어 기판에 배치하는 단계;
상기 메탈 프레임 제1면과 대향되는 제2면 상에 반도체 칩을 배치하는 단계;
상기 반도체 칩을 몰딩층으로 매립하는 단계;
상기 몰딩층 상에 상기 I/O 패드가 노출되도록 관통 비아를 형성하고, 상기 반도체 칩의 패드가 노출되도록 노멀 비아를 형성하는 단계;
상기 관통 비아와 상기 노멀 비아를 도전성 물질로 충진하는 단계; 및
상기 몰딩층 상에 배선부를 형성하여 상기 반도체 칩과 상기 I/O 패드를 전기적으로 연결시키는 단계를 포함하고,
상기 I/O 패드는 상기 메탈 프레임의 제2면에서 돌출되되, 상기 몰딩층보다 낮은 높이를 갖고 상기 관통 비아와 전기적으로 연결되는 돌출부를 포함하는 센서 패키지 제조방법.preparing a metal frame having an I/O pad and a heat sink and having a molding member formed thereon;
disposing the metal frame on a carrier substrate so that the first surface of the metal frame is in contact with it;
disposing a semiconductor chip on a second surface opposite to the first surface of the metal frame;
burying the semiconductor chip with a molding layer;
forming through vias on the molding layer to expose the I/O pads and forming normal vias to expose the pads of the semiconductor chip;
filling the through via and the normal via with a conductive material; and
Forming a wiring part on the molding layer to electrically connect the semiconductor chip and the I/O pad;
The I/O pad includes a protruding portion that protrudes from the second surface of the metal frame, has a height lower than that of the molding layer, and is electrically connected to the through-via.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200079588A KR102473648B1 (en) | 2020-06-29 | 2020-06-29 | Sensor Package and Method of Manufacturing the Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200079588A KR102473648B1 (en) | 2020-06-29 | 2020-06-29 | Sensor Package and Method of Manufacturing the Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20220001339A KR20220001339A (en) | 2022-01-05 |
KR102473648B1 true KR102473648B1 (en) | 2022-12-05 |
Family
ID=79348996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200079588A KR102473648B1 (en) | 2020-06-29 | 2020-06-29 | Sensor Package and Method of Manufacturing the Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102473648B1 (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050012183A1 (en) * | 2003-07-15 | 2005-01-20 | Chow Wai Wong | Dual gauge leadframe |
JP2010153870A (en) * | 2008-12-24 | 2010-07-08 | Lg Innotek Co Ltd | Semiconductor light emitting element |
US20110147901A1 (en) * | 2009-12-17 | 2011-06-23 | Rui Huang | Integrated circuit packaging system with package stacking and method of manufacture thereof |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120031681A (en) * | 2010-09-27 | 2012-04-04 | 삼성테크윈 주식회사 | Semiconductor package and manufacturing method thereof |
KR101664411B1 (en) | 2015-06-04 | 2016-10-14 | 주식회사 에스에프에이반도체 | Method for manufacturing wafer leven fan out package |
KR102144933B1 (en) * | 2017-08-04 | 2020-08-18 | 주식회사 네패스 | Chip Package and Method of Manufacturing the Same |
-
2020
- 2020-06-29 KR KR1020200079588A patent/KR102473648B1/en active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050012183A1 (en) * | 2003-07-15 | 2005-01-20 | Chow Wai Wong | Dual gauge leadframe |
JP2010153870A (en) * | 2008-12-24 | 2010-07-08 | Lg Innotek Co Ltd | Semiconductor light emitting element |
US20110147901A1 (en) * | 2009-12-17 | 2011-06-23 | Rui Huang | Integrated circuit packaging system with package stacking and method of manufacture thereof |
Also Published As
Publication number | Publication date |
---|---|
KR20220001339A (en) | 2022-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10840219B2 (en) | Semiconductor package structure and method for manufacturing the same | |
US7242092B2 (en) | Substrate assembly with direct electrical connection as a semiconductor package | |
US7656015B2 (en) | Packaging substrate having heat-dissipating structure | |
US7915076B2 (en) | Hybrid module and method of manufacturing the same | |
EP2311084B1 (en) | Flip chip overmold package | |
JP5183949B2 (en) | Manufacturing method of semiconductor device | |
TWI445152B (en) | Semiconductor structure and method for manufacturing the same | |
KR101837511B1 (en) | Semiconductor package and method of manufacturing the same | |
US20080006936A1 (en) | Superfine-circuit semiconductor package structure | |
US20060001152A1 (en) | Direct connection multi-chip semiconductor element structure | |
US20150115433A1 (en) | Semiconducor device and method of manufacturing the same | |
US7436680B2 (en) | Multi-chip build-up package of optoelectronic chip | |
KR20070045929A (en) | Electronic-part built-in substrate and manufacturing method therefor | |
KR101858954B1 (en) | Semiconductor package and method of manufacturing the same | |
TW201407695A (en) | Package carrier and manufacturing method thereof | |
KR102228633B1 (en) | Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same | |
US20040004281A1 (en) | Semiconductor package with heat sink | |
KR101059629B1 (en) | Semiconductor Package Manufacturing Method | |
CN112071821B (en) | Semiconductor package substrate, manufacturing method thereof and electronic package | |
KR102672608B1 (en) | Semiconductor package | |
US6819565B2 (en) | Cavity-down ball grid array semiconductor package with heat spreader | |
JP2012009713A (en) | Semiconductor package and method of manufacturing the same | |
KR102473648B1 (en) | Sensor Package and Method of Manufacturing the Same | |
CN109427725B (en) | Interposer substrate and method of manufacturing the same | |
US11417581B2 (en) | Package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant |