JP4042555B2 - Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof - Google Patents

Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof Download PDF

Info

Publication number
JP4042555B2
JP4042555B2 JP2002357069A JP2002357069A JP4042555B2 JP 4042555 B2 JP4042555 B2 JP 4042555B2 JP 2002357069 A JP2002357069 A JP 2002357069A JP 2002357069 A JP2002357069 A JP 2002357069A JP 4042555 B2 JP4042555 B2 JP 4042555B2
Authority
JP
Japan
Prior art keywords
optical
semiconductor circuit
layer
main surface
block body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002357069A
Other languages
Japanese (ja)
Other versions
JP2004193221A (en
Inventor
剛 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002357069A priority Critical patent/JP4042555B2/en
Publication of JP2004193221A publication Critical patent/JP2004193221A/en
Application granted granted Critical
Publication of JP4042555B2 publication Critical patent/JP4042555B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

<P>PROBLEM TO BE SOLVED: To reduce parasitic capacitance by shortening electrical wiring and realize high speed and large capacity signal transmission. <P>SOLUTION: The hybrid module is formed of an element sealing block body 2 in which semiconductor circuit element 5 and optical elements 6, 7 are sealed and integrated with an insulating resin layer 8, so that the forming surfaces of the input/output portions are set to the same surface; and an electrical wiring block body 3 including a light guiding member 24 for optically connecting an electric wiring layer 17 for electrically connecting the semiconductor circuit element 5 and optical elements 6, 7 and the optical elements 6, 7. <P>COPYRIGHT: (C)2004,JPO&amp;NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体回路素子と光学素子とを混載して電気信号と光学信号との伝送を可能として情報信号等の高速、高容量伝送化を図る半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法に関する。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータ、携帯電話機、ビデオ機器、オーディオ機器等の各種デジタル電子機器には、各種のＩＣ（Integrated Circuit）素子やＬＳＩ（Large Scale Integration）素子、メモリ素子等の複数個の半導体回路素子を配線基板上に搭載したマルチチップモジュールが備えられている。マルチチップモジュールにおいては、電気配線パターンの微細化、ＩＣパッケージの小型化や集積規模の飛躍的向上、多ピン化或いはＣＳＰ（chip size package）等の実装方法の改善によって高機能化、複合化が図られるとともに、小型軽量化或いは薄型化が図られている。また、マルチチップモジュールにおいては、半導体回路素子の動作速度の大幅な向上、大容量化等に伴って高性能化、高機能化、多機能化、高速処理化等が図られている。
【０００３】
従来のマルチチップモジュールにおいては、一般にボード内に搭載された半導体回路素子間等のように比較的短い距離の信号伝送が、電気配線による電気信号によって行われていた。マルチチップモジュールは、情報信号の高速伝送化や信号パターンの高密度化等によってさらなる性能の向上が図られているが、電気配線による対応ではその限界があるために実現が困難であった。マルチチップモジュールにおいては、電気配線パターン内において発生するＣＲ（Capacitance-Resistance）時定数による信号伝送の遅延、ＥＭＩ（Electromagnetic Interference）ノイズやＥＭＣ（Electoromagnetic Compatibility）或いは各電気配線パターン間のクロストーク等の問題に対する対応が必要となる。
【０００４】
マルチチップモジュールにおいては、上述した電気配線による電気信号の伝送方式の問題を解決するために、光学配線や光学インターコネクション等によって構成される光学配線技術の採用が注目されている。光学配線技術は、機器間や機器に搭載されたボード間或いはボード内の各半導体回路素子間に伝送される情報信号等を高速で伝送することを可能とする。光学配線技術は、特に半導体回路素子間のように短距離の信号伝送を行う場合に、半導体回路素子を実装した配線基板上に光学信号伝送路を形成することによって、この光学信号伝送路を伝送路として光学信号を高速かつ大容量を以って伝送し、情報伝送システムを好適に構築する。
【０００５】
【発明が解決しようとする課題】
ところで、マルチチップモジュールにおいては、高速、高容量化されたＬＳＩ等の半導体回路素子間の信号伝送を上述した光学配線技術を用いた光学バスによって行うようにしたハイブリット型で構成する場合に、各半導体回路素子からの電気的入出力信号が光学素子によって光学的入出力信号に変換される。ハイブリットモジュールには、出力側の光学素子として半導体レーザや発光ダイオード等の発光素子が用いられ、入力側の光学素子としてフォトディテクタ等の受光素子が用いられる。
【０００６】
すなわち、ハイブリットモジュールにおいては、送信側において半導体回路素子からの信号出力が印加されて駆動される発光素子から、信号出力を変換した光学信号が光学バスに送出される。ハイブリットモジュールにおいては、受信側において光学バスを伝送された光学信号を受光素子で受信し、この受光素子によって電気信号に変換して半導体回路素子に供給する。したがって、ハイブリットモジュールにおいては、光学バスとともに半導体回路素子と光学素子との電気的接続を行う電気配線パターンも形成される。
【０００７】
ハイブリットモジュールにおいては、光学バスを介して信号伝送が高速化されるほど、電気配線パターンの上述したＣＲ時定数による信号伝送の遅延、ＥＭＩノイズやＥＭＣ等を低減して低寄生容量化を図った構造が極めて重要となる。また、ハイブリットモジュールにおいては、従来回路基板に対して半導体回路素子と光学素子とが個別に実装されていたが、実装工程が複雑化するとともに歩留まりも悪いといった問題があった。ハイブリットモジュールにおいては、半導体回路素子と光学素子とを個別実装することにより、これらを電気的に接続する素子間電気配線パターンの接続容量によって低寄生容量化の実現が困難であった。
【０００８】
したがって、本発明は、半導体回路素子と光学素子とを搭載して電気配線を短縮化して寄生容量を低減し、信号伝送の高速化或いは高容量化を図る半導体回路素子・光学素子混載ハイブリットモジュール及びその製造方法を提供することを目的に提案されたものである。
【０００９】
【課題を解決するための手段】
上述した目的を達成する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールは、半導体回路素子と光学素子とが封止されてなる素子封止ブロック体と、少なくとも半導体回路素子と光学素子とを電気的に接続する電気配線パターンと光学素子の光学信号入出力部と対向して形成された導光部とを有する電気配線ブロック体とからなる。半導体回路素子・光学素子混載ハイブリットモジュールは、素子封止ブロック体が、半導体回路素子と光学素子とが、それぞれの信号入出力電極が設けられた信号入出力部形成面を第１の主面に対して同一平面を構成するように露出されて絶縁樹脂材によって形成された封止樹脂層内に封止してなる。半導体回路素子・光学素子混載ハイブリットモジュールは、電気配線ブロック体が、光透過特性を有する絶縁樹脂材により絶縁樹脂層を形成し、この絶縁樹脂層の第１の主面に半導体回路素子と光学素子の信号入出力電極と相対して接続用電極を形成しかつ第１の主面と相対する第２の主面に基板実装用の電極パッドを形成するとともにこれら端子パターン間を電気的に接続する層間接続ビアを有する１層若しくは多層の電気配線パターンを形成し、光学素子の信号入出力部形成面に設けられた光学信号入出力部との対向部位を光学信号の入出力導光部として構成してなる。半導体回路素子・光学素子混載ハイブリットモジュールにおいては、素子封止ブロック体の封止樹脂層の第１の主面上に、電気配線ブロック体がその第１の主面を積層面として半導体回路素子及び光学素子の入出力電極に相対する接続用電極を接続して積層形成される。
【００１０】
以上のように構成された本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールは、半導体回路素子と光学素子とを一体化した素子封止ブロック体に、電気信号の伝送路を構成する電気配線パターンと光学信号の伝送路を構成する導光部を有する電気配線ブロック体が積層されて構成される。半導体回路素子・光学素子混載ハイブリットモジュールによれば、素子封止ブロック体の主面にそれぞれの信号入出力部が同一面を構成して露出された半導体回路素子と光学素子とが、電気配線ブロック体に形成した接続用電極と精密かつ最短で電気的に接続されるとともに光学素子と導光部との光学的接続も行われる。半導体回路素子・光学素子混載ハイブリットモジュールによれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われることから、信号伝送の高速化及び高容量化が図られる。
【００１１】
上述した目的を達成する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールの製造方法は、ダミー基板製作工程と、素子搭載工程と素子封止工程と剥離工程とを経て素子封止ブロック体を製作する素子封止ブロック体製作工程と、絶縁層形成工程及び電気配線パターン形成工程と経て素子封止ブロック体上に電気配線ブロック体を積層形成する電気配線ブロック体製作工程とを有している。ダミー基板製作工程は、シリコン基板やガラス基板を用いるダミー基板の平坦な主面上に、全面に亘って剥離層を形成する。素子搭載工程は、ダミー基板の上記剥離層上に、半導体回路素子と光学素子とをそれぞれの信号入出力電極が設けられた信号入出力部形成面を搭載面として位置決めして搭載する。素子封止工程は、ダミー基板の剥離層上に、絶縁樹脂材により封止樹脂層を形成し、この封止樹脂層によって半導体回路素子と光学素子とを封止する。素子封止ブロック体製作工程は、剥離層を介して半導体回路素子と光学素子とを封止した封止樹脂層をダミー基板から剥離することによって、第１の主面となる剥離面において半導体回路素子と光学素子とがそれぞれの信号入出力電極が設けられた信号入出力部形成面を封止樹脂層の第１の主面と同一平面を構成するように露出されてなる素子封止ブロック体を製作する。電気配線ブロック体製作工程は、絶縁層形成工程が、光透過特性を有する絶縁樹脂材により素子封止ブロック体の第１の主面上に、半導体回路素子及び光学素子の信号入出力部形成面にそれぞれ設けられた入出力電極と相対してこれらを露出させるビアホールを有する絶縁樹脂層を形成する。電気配線ブロック体製作工程は、電気配線パターン形成工程が、ビアホール内に導電処理を施すとともに絶縁樹脂層の第１の主面に半導体回路素子と光学素子の信号入出力電極と相対して形成した接続用電極と第１の主面と相対する第２の主面に形成した基板実装用の電極パッドとを電気的に接続する層間接続ビアを有する１層若しくは多層の電気配線パターンを形成する。電気配線ブロック体製作工程は、絶縁層形成工程と電気配線パターン形成工程とを経て、光学素子の信号入出力部形成面に設けられた光学信号入出力部との対向部位を光学信号の入出力導光部として構成する。
【００１２】
以上の工程を有する本発明にかかる半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、半導体回路素子と光学素子とがそれぞれの信号入出力電極が設けられた信号入出力部形成面を封止樹脂層の第１の主面と同一平面を構成するように露出されてなる素子封止ブロック体をダミー基板の平坦な主面上で製作することから、ダミー基板の平坦な主面が転写された第１の主面上に精密な電気配線ブロック体を積層形成することが可能となる。半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、半導体回路素子と光学素子の信号入出力部形成面が互いに精密に同一平面を構成することから、半導体回路素子と光学素子とが電気配線ブロック体に形成された精密な素子間電気配線パターンによって最短で電気的に接続されるとともに光学素子と導光部との光学的接続も精密に行われる半導体回路素子・光学素子混載ハイブリットモジュールを製造する。したがって、半導体回路素子・光学素子混載ハイブリットモジュールの製造方法によれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われ、信号伝送の高速化及び高容量化が図られる半導体回路素子・光学素子混載ハイブリットモジュールを製造することが可能となる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。実施の形態として示した半導体回路素子・光学素子混載ハイブリットモジュール（以下、ハイブリットモジュールと略称する。）１は、詳細を後述するように電気配線と光配線とが混載され、伝送速度が低速でも比較的支障が無い制御信号や電源供給等の伝送を電気配線によって行うとともに、比較的短距離間で高速、大容量化による情報信号等の伝送を光配線によって行う。
【００１４】
ハイブリットモジュール１は、詳細を後述する製造工程を経て製作され、図１に示すように平坦化された第１の主面２ａを有する素子封止ブロック体２と、第１の主面２ａ上に積層形成された電気配線ブロック体３とから構成される。ハイブリットモジュール１は、例えばインタポーザやマザー基板等の実装ボード４に電気的かつ光学的な接続が行われて実装されてハイブリットモジュール基板２７を構成する。
【００１５】
ハイブリットモジュール１は、素子封止ブロック体２に、詳細を省略するが高速化或いは高容量化が図られた多ピンのＬＳＩ等の半導体回路素子５と、半導体レーザや発光ダイオード等の発光素子６と、フォトディテクタ等の受光素子７とを備え、これら各素子５〜７を絶縁樹脂材によって形成した封止樹脂層８によって封止してなる。素子封止ブロック体２は、第１の主面２ａに、半導体回路素子５と、発光素子６及び受光素子７とを、それぞれの信号入出力部形成面５ａ、６ａ、７ａを封止樹脂層８の表面と互いに同一面を構成するようにしてこの封止樹脂層８によって封止している。
【００１６】
なお、ハイブリットモジュール１は、上述したように素子封止ブロック体２に素子５〜７を各１個ずつ備えるようにしたが、多数個の素子５〜７を備えるようにしてもよいことは勿論である。ハイブリットモジュール１は、半導体回路素子５に対してそれぞれ発光素子６と受光素子７とを対となるように組合せたり、１個の半導体回路素子５に対して複数個の発光素子６と受光素子７とを組み合わせたり、或いは複数個の半導体回路素子５に対して１組の発光素子６と受光素子７とを対となるように組合せたりしてもよい。
【００１７】
封止樹脂層８は、チップ等を封装するために一般的に用いられている例えば液状のエポキシ系樹脂やポリイミド樹脂等の絶縁樹脂材を塗布してこれを硬化させて形成したり、セラミック材によって形成される。また、封止樹脂層８は、機械的強度を保持するために、例えばシリカ系のフィラー等を含有させた絶縁樹脂材によって形成するようにしてもよい。
【００１８】
半導体回路素子５は、信号入出力部形成面５ａに多数個の接続電極９ａ〜９ｎが形成され、これら接続電極９ａ〜９ｎが素子封止ブロック体２の第１の主面２ａから露出されて封止樹脂層８に封止されている。半導体回路素子５は、後述するように電気配線ブロック体３を介して発光素子６及び受光素子７と電気的に接続されており、出力電極９ａから発光素子６に電気信号を出力するとともに受光素子７から供給される電気信号を入力して所定の処理を行う。
【００１９】
発光素子６は、信号入出力部形成面６ａに、電源電極１０ａと、半導体回路素子５の出力電極９ａと接続されて電気的信号が入力される入力電極１０ｂと、光学的信号を出力する出射部１０ｃとが形成されており、これら電極１０ａ、１０ｂと出射部１０ｃとが素子封止ブロック体２の第１の主面２ａから露出されて封止樹脂層８に封止されている。発光素子６は、電気配線ブロック体３を介して電源電極１０ａに駆動電源が供給されるとともに、半導体回路素子５からの電気的信号出力を光学信号に変換して出射部１０ｃから出射する。
【００２０】
受光素子７は、信号入出力部形成面７ａに、電源電極１１ａと、半導体回路素子５の入力電極９ｎと接続されて電気的信号を供給する出力電極１１ｂと、光学的信号を入力する入射部１１ｃとが形成されており、これら電極１１ａ、１１ｂと入射部１１ｃとが素子封止ブロック体２の第１の主面２ａから露出されて封止樹脂層８に封止されている。受光素子７は、電気配線ブロック体３を介して電源電極１１ａに駆動電源が供給されるとともに、入射部１１ｃから入射した光学的信号を電気的信号に変換して出力電極１１ｂを介して半導体回路素子５に供給する。
【００２１】
ハイブリットモジュール１は、後述する工程を経て製作される電気配線ブロック体３が、絶縁樹脂材によって形成された第１の絶縁層１２と第２の絶縁層１３とからなる絶縁層１４と、第１の電気配線層１５と第２の電気配線層１６とからなる電気配線層１７とから構成される。電気配線ブロック体３は、電気配線層１７が、上述したように多ピン化が図られた半導体回路素子５の接続電極９ａ〜９ｎ或いは発光素子６の電極１０ａ、１０ｂや受光素子７の電極１１ａ、１１ｂと直接接続が図られる。電気配線ブロック体３は、このために素子封止ブロック体２の平坦化された第１の主面２ａ上に後述する工程を経て精密に形成される。
【００２２】
電気配線ブロック体３は、絶縁層１４が例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の光透過性を有する絶縁樹脂材によって成形され、素子封止ブロック体２に封装された発光素子６や受光素子７に入出力される光学信号の導光部を構成する。また、電気配線ブロック体３は、ハイブリットモジュール１を実装ボード４上に実装してハイブリットモジュール基板２７を製作するための接続部位として作用する。なお、電気配線ブロック体３は、電気配線層１７をさらに多層の配線層によって構成するようにしてもよく、また層内に例えば適宜の電気配線パターンや機能素子等を形成するようにしてもよい。
【００２３】
電気配線ブロック体３は、素子封止ブロック体２の第１の主面２ａ上に成膜形成された第１の絶縁層１２に第１の電気配線層１５が形成されるとともに、第１の絶縁層１２上に成膜形成された第２の絶縁層１３に第２の電気配線層１６が形成されている。第１の絶縁層１２には、半導体回路素子５の接続電極９ａ〜９ｎ、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂとそれぞれ接続される多数個のビア１８ａ〜１８ｍが形成されている。
【００２４】
第１の電気配線層１５は、素子封止ブロック体２の第１の主面２ａと対向する第１の絶縁層１２の主面１２ａにそれぞれ開口された各ビア１８ａ〜１８ｍ間を適宜接続するとともに、半導体回路素子５の接続電極９ａ〜９ｎや発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂと直接接続される接続用電極を有する電気配線パターンからなる。第１の電気配線層１５は、例えば第１の絶縁層１２の主面１２ａにホトリソグラフィック処理やエッチング処理を施して適宜のパターン溝を形成するとともに、銅めっき処理等によってパターン溝内に銅層を形成してなる。第１の電気配線層１５は、電気配線パターンが高周波帯域において損失が小さい銅配線層によって形成される。
【００２５】
第１の電気配線層１５は、第１の絶縁層１２が素子封止ブロック体２の平坦化された第１の主面２ａに高精度の膜厚を以って形成されることから、高精度に形成することが可能である。第１の電気配線層１５には、銅めっき層に対して第１の絶縁層１２の第１の主面２ａに達して、例えば化学−機械研磨処理（CMP:Chemical-Mechanical Polishing）が施されて平坦化が図られる。
【００２６】
なお、第１の電気配線層１５は、上述したパターン溝と銅めっき処理とによる形成方法に限定されず種々の電気配線パターン形成方法により形成される。第１の電気配線層１５は、例えば第１の絶縁層１２にスパッタ法や蒸着法等によって金属薄膜層を形成し、この金属薄膜層にエッチング処理を施して電気配線パターンを形成する。また、第１の電気配線層１５は、めっきレジスト層を塗布形成し、このめっきレジスト層のパターニングを行った後に電解めっき法や無電解めっき法により電気配線パターンを形成する。
【００２７】
第１の電気配線層１５には、第１の絶縁層１２とともに平坦化された主面上に第２の絶縁層１３が成膜形成され、この第２の絶縁層１３を貫通して多数個のビア１９ａ〜１９ｋが形成されている。各ビア１９ａ〜１９ｋは、第１の電気配線層１５にパターン形成された接続用電極とそれぞれ接続され、第２の絶縁層１３の主面１３ａにおいて第２の電気配線層１６を構成する。
【００２８】
第２の電気配線層１６は、各ビア１９ａ〜１９ｋの開口部及び必要に応じて第２の絶縁層１３の主面１３ａ上に形成されてハイブリットモジュール１を実装ボード４に実装するための多数個の電極パッド２０ａ〜２０ｊによって構成される。各電極パッド２０ａ〜２０ｊは、銅パターンに対して金めっきや錫めっき或いは半田めっき等を施して、実装ボード４との実装法に適合した端子構造に形成されてなる。なお、各電極パッド２０ａ〜２０ｊは、例えば所定位置に電解めっき法や無電解めっき法を施して銅バンプを形成し、この銅バンプにニッケル−金めっきや半田めっきを施して形成してもよい。なお、第２の電気配線層１６は、各電極パッド２０ａ〜２０ｊを外方に露出させて全面を保護層によって被覆するようにしてもよい。
【００２９】
電気配線ブロック体３は、上述したように光透過性樹脂材によって成形された絶縁層１４に電気配線層１７が形成されてなる。電気配線ブロック体３は、図１において２点鎖線で示すように発光素子６から出射された光学信号が内部を透過して第２の絶縁層１３の主面１３ａに導光することによって絶縁層１４を光学信号の導光部として構成するとともに、主面１３ａに光学信号の出射部２１を構成する。
【００３０】
電気配線ブロック体３は、第２の絶縁層１３の主面１３ａに、詳細を後述する実装ボード４側から供給される光学信号を内部へと入射させる入射部２２が構成されるとともに、絶縁層１４を導光部として光学信号を素子封止ブロック体２の第１の主面２ａに導光して受光素子７へと入射させる。なお、電気配線ブロック体３は、光学信号の出射部２１や入射部２２と対向する絶縁層１４に、ビアや電気配線パターン或いは接続パッドが形成されないようにする。
【００３１】
以上のように構成されたハイブリットモジュール１は、電気配線ブロック体３の第２の絶縁層１３の主面１３ａを実装面として、実装ボード４の主面４ａ上に実装されてハイブリットモジュール基板２７を製作する。実装ボード４は、例えば一般的なプリント配線プロセスによって比較的廉価に製作された多層配線基板からなり、詳細を省略するが絶縁基板の表裏主面上にそれぞれ１層或いは多層の電気配線層が形成されている。実装ボード４には、詳細を省略するが、主面４ａに各電極パッド２０ａ〜２０ｊに対応して多数個の電極パッド２３ａ〜２３ｊが形成されている。実装ボード４には、詳細を省略するが、主面４ａ或いは内層に光学信号の出射部２１や入射部２２と光学的に接続される入出力部が形成された導光部材２４が設けられている。
【００３２】
ハイブリットモジュール１は、実装ボード４の主面４ａ上に位置決めされて載置されることにより、各電極パッド２０ａ〜２０ｊが相対する各電極パッド２３ａ〜２３ｊにそれぞれ対応位置されるとともに、出射部２１や入射部２２が導光部材２４の入出力部と対向される。ハイブリットモジュール１は、実装ボード４に適宜の実装工程、例えばリフロー半田処理が施されることによって、相対する各電極パッド２０ａ〜２０ｊが各電極パッド２３ａ〜２３ｊに半田付けされて実装ボード４上に実装されてハイブリットモジュール基板２７を完成する。実装工程には、例えば金パッドの溶着接続、フリップチップ実装等の適宜のフェースダウン実装方法が採用される。
【００３３】
ハイブリットモジュール１は、実装ボード４との間にアンダーフィル２５が充填されて各接続部位が固定される。アンダーフィル２５は、この場合にハイブリットモジュール１と実装ボード４との間に光学信号を導光させる必要があることから、光透過性を有する絶縁樹脂材が用いられる。
【００３４】
ハイブリットモジュール１は、素子封止ブロック体２内に半導体回路素子５と発光素子６及び受光素子７とを一体化するとともに、各素子５〜７を電気的に接続する電気配線パターンが形成された電気配線ブロック体３を素子封止ブロック体２に一体に積層形成してなる。ハイブリットモジュール１は、素子封止ブロック体２の平坦化された第１の主面２ａ上に電気配線ブロック体３を積層形成することによって、微細で高精度の電気配線ブロック体３を形成することが可能である。ハイブリットモジュール１は、高速化或いは高容量化が図られた多ピンの半導体回路素子５や発光素子６或いは受光素子７を混載したモジュール化を可能とする。
【００３５】
ハイブリットモジュール１は、半導体回路素子５と発光素子６或いは受光素子７との、電気的或いは光学的な接続を簡易化するとともに短距離化を図るようにする。ハイブリットモジュール１は、電気的配線の簡易化と短距離化とにより寄生容量の低減を図り、また光学的配線による情報信号の伝送により高速、高容量伝送化が図られるようにする。
【００３６】
以上のように構成されたハイブリットモジュール１の製造工程について、図２乃至図１１を参照して詳細に説明する。ハイブリットモジュール１は、ダミー基板３０を用いて素子封止ブロック体２を製作するとともに、ダミー基板３０から素子封止ブロック体２を剥離し、素子封止ブロック体２に電気配線ブロック体３を積層形成する。ハイブリットモジュール１の製造工程は、ダミー基板製作工程と、素子搭載工程と、素子封止工程と、剥離工程と、電気配線ブロック体形成工程とを有する。
【００３７】
ハイブリットモジュール１の製造工程においては、図２に示したダミー基板３０が製作されて供給される。ダミー基板３０には、絶縁性、耐熱性或いは耐薬品性を有しかつ高精度の平坦面を形成可能なシリコン基板やガラス基板等のベース基板３１が用いられ、このベース基板３１の平坦化された主面３１ａ上に剥離層３２が形成される。ダミー基板３０は、複数個のハイブリットモジュール１を同時に形成することが可能な大きさを有している。
【００３８】
剥離層３２は、ベース基板３１の主面３１ａ上に成膜形成され、後述する工程を経て製作された素子封止ブロック体２をダミー基板３０から剥離する作用を奏する。剥離層３２は、所定の温度以上の加熱処理或いは紫外線照射等によって剥離特性が生じる樹脂材や、酸性溶液或いはアルカリ溶液により溶解する金属膜等によって形成される。剥離層３２は、詳細には図２に示すようにベース基板３１の主面３１ａ上に形成された金属薄膜層３３と樹脂層３４とからなる。金属薄膜層３３は、例えばスパッタ法やＣＶＤ法等の薄膜形成法によって均一な厚みで成膜形成された銅やアルミニウムの金属薄膜からなる。樹脂層３４は、金属薄膜層３３の表面に、例えばスピンコート法によって均一な厚みで成膜形成されたポリイミド樹脂層からなる。
【００３９】
ハイブリットモジュール１の製造工程においては、素子搭載工程によって図３に示すようにダミー基板３０の主面を構成する剥離層３２の樹脂層３４上に半導体回路素子５と発光素子６及び受光素子７が搭載される。素子搭載工程においては、ダミー基板３０に複数個の半導体回路素子５（図においては２個の半導体回路素子５Ａ、５Ｂ）と複数個の発光素子６（図においては２個の発光素子６Ａ、６Ｂ）及び複数個の受光素子７（図においては２個の受光素子７Ａ、７Ｂ）が搭載される。なお、ハイブリットモジュール１の製造工程においては、詳細にはダミー基板３０上に複数個の素子封止ブロック体２が連設された素子封止ブロック中間体を製作した後に、１個ずつに切り分けて素子封止ブロック体２を製作するが、説明の便宜上、この素子封止ブロック中間体を素子封止ブロック体２と表現する。
【００４０】
素子搭載工程は、位置決めされたダミー基板３０に対して、例えば適宜の実装機を用いて各素子５〜７を剥離層３２の樹脂層３４上に位置決めしながら順次載置する。素子搭載工程は、上述したように複数個分のハイブリットモジュール１に対応した数の各素子５〜７をダミー基板３０に搭載する。各素子５〜７は、樹脂層３４に対してそれぞれの信号入出力部形成面５ａ、６ａ、７ａを実装面とするいわゆるフェイスダウン方法により載置される。各素子５〜７は、上述したように平坦化されたダミー基板３０の主面上にそれぞれ載置されることで、各信号入出力部形成面５ａ、６ａ、７ａが樹脂層３４上において精密に同一面を構成する。
【００４１】
ところで、ダミー基板３０は、各素子５〜７を搭載して次工程へと搬送されることから、搬送途中で衝撃や振動が加えられると各素子５〜７に位置ズレを生じさせる虞がある。また、ダミー基板３０は、後述する次工程の素子封止工程において各素子５〜７の樹脂封止が行われる際に、各素子５〜７に位置ズレを生じさせる虞がある。したがって、ダミー基板３０は、例えば粘着材を添加した樹脂材によって樹脂層３４を成膜成形したり、樹脂材が半硬化状態で各素子５〜７の搭載が行われるようにして樹脂層３４に粘着性を付与することによって各素子５〜７を仮保持するようにしてもよい。
【００４２】
ハイブリットモジュール１の製造工程においては、素子封止工程によって、図４に示すようにダミー基板３０上に載置された半導体回路素子５と発光素子６及び受光素子７が封止樹脂層８により封止されて素子封止ブロック体２が製作される。素子封止工程は、上述したように液状の絶縁樹脂材をダミー基板３０上に全面に亘って塗布した後にこれを硬化させて封止樹脂層８を成膜形成する。封止樹脂層８は、各素子５〜７を封止するとともに、ダミー基板３０の主面上においてそれぞれの信号入出力部形成面５ａ、６ａ、７ａと同一面となって素子封止ブロック体２の高精度に平坦化された第１の主面２ａを構成する。
【００４３】
素子封止工程においては、必要に応じて封止樹脂層８に研磨処理を施して素子封止ブロック体２を薄型化するようにしてもよい。封止樹脂層８は、第１の主面２ａと対向する第２の主面２ｂ側がグラインダ等による機械研磨或いはエッチング研磨法等の適宜の研磨方法によって、図４鎖線で示すように所定の厚みを有する研磨領域８Ａの研磨が行われる。研磨処理は、後述するように素子封止ブロック体２がダミー基板３０から剥離されて電気配線ブロック体３の形成工程等が施されることから、搬送等のハンドリングに支障の無い機械的剛性を保持する範囲で研磨領域８Ａを研磨する。
【００４４】
なお、研磨処理は、封止樹脂層８とともに発光素子６や受光素子７よりも大型の半導体回路素子５についても機能を損なわない範囲で研磨処理を施して薄型化を図るようにしてもよい。研磨処理は、素子封止ブロック体２がダミー基板３０上に保持されており、機械的剛性を有することで精密な研磨が行われるとともに各素子５〜７の信号入出力部形成面５ａ、６ａ、７ａが封止された状態で行うことが好ましい。また、研磨処理は、必要に応じてダミー基板３０から剥離した後に行うようにしてもよく、さらに電気配線ブロック体３の形成工程後において行うようにしてもよい。
【００４５】
ハイブリットモジュール１の製造工程においては、剥離工程が施されて、図５に示すようにダミー基板３０から素子封止ブロック体２が剥離される。剥離工程においては、例えば剥離層３２の樹脂層３４に剥離性が生じる温度以上の加熱処理や、酸性溶液或いはアルカリ溶液に浸漬する処理を施すことによって、剥離層３２を介して素子封止ブロック体２がダミー基板３０から剥離される。剥離工程は、例えば剥離層３２が銅薄膜の金属薄膜層３３と樹脂層３４とを積層して形成した場合に、ダミー基板３０を硝酸溶液に浸漬する。ダミー基板３０は、硝酸溶液によって銅薄膜が溶解することにより、金属薄膜層３３と樹脂層３４との界面で剥離現象が進行し、剥離層３２を介して素子封止ブロック体２を剥離させる。
【００４６】
なお、素子封止ブロック体２は、剥離面となる第１の主面２ａに樹脂層３４が添着した状態で剥離される。したがって、素子封止ブロック体２には、例えば酸素プラズマによるドライエッチング等が施されることによって、第１の主面２ａに添着した樹脂層３４が除去される。素子封止ブロック体２には、ダミー基板３０の主面が転写されることによって高精度に平坦化された第１の主面２ａに、半導体回路素子５と、発光素子６及び受光素子７とがそれぞれの信号入出力部形成面５ａ、６ａ、７ａが同一面を構成して露出される。
【００４７】
ダミー基板３０については、素子封止ブロック体２を剥離した後にベース基板３１が回収され、必要に応じて主面３１ａを研磨した後に剥離層３２が再形成される。ダミー基板３０は、比較的高価なシリコン基板等を用いる場合でも、再利用によりコスト低減が図られる。
【００４８】
ハイブリットモジュール１の製造工程においては、素子封止ブロック体２に対して電気配線ブロック体３を形成する製作工程が施される。電気配線ブロック体３の製作工程においては、図６に示すように素子封止ブロック体２の第１の主面２ａに、上述した光透過性を有する絶縁樹脂材を例えばスピンコート法やディップ法等によって塗布して第１の絶縁層１２が形成される。第１の絶縁層１２は、上述したように素子封止ブロック体２の第１の主面２ａが高精度の平坦面として形成されていることによって、均一な厚みを以って形成される。
【００４９】
電気配線ブロック体３の製作工程においては、ビア１８ａ〜１８ｍを形成するための多数個のビアホール孔３５ａ〜３５ｍが第１の絶縁層１２を貫通して素子封止ブロック体２の第１の主面２ａに達するようにして形成される。第１の絶縁層１２には、例えばフォトリソグラフ法やレーザ照射が施されることにより、図７に示すように、素子封止ブロック体２側の第１の主面２ａに配列された半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂをそれぞれ臨ませるビアホール孔３５ａ〜３５ｍが形成される。
【００５０】
電気配線ブロック体３の製作工程においては、各ビアホール孔３５ａ〜３５ｍにデスミア処理を施すとともに例えば無電解銅めっき法等による孔内の導通処理や蓋形成処理とを行って、図８に示すようにビア１８ａ〜１８ｍを形成する。ビア１８ａ〜１８ｍは、相対する半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂとの接続用電極を構成し、これら電極と一体化して電気的に接続されることにより第１の絶縁層１２の第１の主面１２ａに引き出しする。
【００５１】
電気配線ブロック体３の製作工程においては、上述したビア１８ａ〜１８ｍの形成とともに、第１の主面１２ａ上に第１の電気配線層１５が形成される。第１の電気配線層１５の形成工程は、例えば各ビア１８ａ〜１８ｍに蓋形成が行われた第１の絶縁層１２の第１の主面１２ａ上にめっきレジストによるパターンニングを行った後に無電解銅めっき法等により銅配線パターンを形成し、さらに不要なめっきレジストを除去して形成する。なお、電気配線ブロック体３の製作工程においては、上述したビア１８ａ〜１８ｍや第１の電気配線層１５が上述した方法によって形成することに限定されるものではなく、一般的に行われている種々の形成方法によっても形成されることは勿論である。
【００５２】
電気配線ブロック体３の製作工程においては、第１の電気配線層１５を形成した第１の絶縁層１２の第１の主面１２ａ上に、第２の絶縁層１６を形成する。第２の絶縁層１６も、上述した光透過性を有する絶縁樹脂材をスピンコート法等によって平坦な第１の絶縁層１２の主面１２ａ上に塗布することで、均一な厚みを以って形成される。
【００５３】
電気配線ブロック体３の製作工程においては、第２の絶縁層１６に第１の電気配線層１５の所定のパターンをそれぞれ外方に臨ませるビアホール孔が形成される。電気配線ブロック体３の製作工程においては、各ビアホール孔にデスミア処理を施すとともに無電解銅めっき法等による孔内の導通処理や蓋形成処理を行って、図９に示すように多数個のビア１９ａ〜１９ｋを形成する。各ビア１９ａ〜１９ｋは、上述したようにビア１８ａ〜１８ｍと第１の電気配線層１５とを介して、半導体回路素子５の接続電極９ａ〜９ｎや、発光素子６の電極１０ａ、１０ｂ或いは受光素子７の電極１１ａ、１１ｂと適宜接続され、第２の絶縁層１３の主面１３ａに形成される第２の電気配線層１６の所定のパターンと接続する。
【００５４】
電気配線ブロック体３の製作工程においては、第２の絶縁層１３の主面１３ａ上にめっきレジストによるパターンニングを行った後に無電解銅めっき法等により銅配線パターンを形成し、さらに不要なめっきレジストを除去して第２の電気配線層１６を形成する。電気配線ブロック体３の製作工程においては、第２の電気配線層１６に形成された所定のパターンに金めっき等の電極形成処理を施すことによって、図１０に示すように実装ボード４への実装用電極パッド２０ａ〜２０ｊを形成する。
【００５５】
ハイブリットモジュール１の製造工程においては、上述した工程を経て製作した複数個を一体に連設したハイブリットモジュール１Ａ、１Ｂをダイシング等の切分け装置に搬送して切り分けが行われる。ハイブリットモジュール１の製造工程においては、図１１に示すようにカッタ３６によってハイブリットモジュール１Ａ、１Ｂをそれぞれ１個ずつに切り分けて完成する。
【００５６】
素子封止ブロック体２は、上述したように半導体回路素子５と発光素子６及び受光素子７を封止樹脂層８によって封止した構造であることから、ある程度の機械的剛性を有している。したがって、素子封止ブロック体２は、単独の状態でも次工程に搬送して所定の処理を施すことが可能である。上述した実施の形態においては、ハイブリットモジュール１の切分け工程を最終工程で行ったが、例えば図１２及び図１３に示すようにダミー基板３０上で先行して素子封止ブロック体２の切り分けを行うようにしてもよい。
【００５７】
ダミー基板３０は、複数個の素子封止ブロック体２Ａ、２Ｂを連設して形成した後に、ダイシング等の切分け装置へとダミー基板３０に搬送される。切分け工程は、図１２に示すようにダミー基板３０上においてカッタ３６によって素子封止ブロック体２Ａ、２Ｂをそれぞれ１個ずつに切り分ける。
【００５８】
ダミー基板３０は、切り分けられた各素子封止ブロック体２を主面上に保持した状態のまま剥離処理が施されることによって、図１３に示すように１個ずつ分離された素子封止ブロック体２Ａ、２Ｂを製作する。なお、各素子封止ブロック体２には、上述した各工程を経て第１の主面２ａ上に電気配線ブロック体３が積層形成される。
【００５９】
以上の工程を経て製作されたハイブリットモジュール１は、１個或いは複数個数が図１４に示すように実装ボード４の一例として示す光・電気配線混載基板４１の主面上に、例えばフリップチップ実装法等により実装されることによってマルチハイブリットモジュール基板４０を構成する。マルチハイブリットモジュール基板４０は、後述するように光・電気配線混載基板４１の内部に光配線部４２と多層の電気配線部４３とが形成されており、各ハイブリットモジュール１Ａ、１Ｂに備えられた半導体回路素子５と発光素子６及び受光素子７との間を光学的かつ電気的に接続する。
【００６０】
光・電気配線混載基板４１は、図１５に示すように電気配線部４３に光配線部４２が積層形成されてなる。電気配線部４３は、詳細を省略するが従来一般的に行われている多層配線基板技術によって製作され、絶縁樹脂層内に、多層の電気配線パターン４４ａ〜４４ｃが形成されるとともにビア４５を介して各電気配線パターン４４ａ〜４４ｃが適宜接続されている。電気配線部４３には、第２の主面４３ｂに電気配線パターン４４ｄが形成されるとともに、マルチハイブリットモジュール基板４０をさらに図示しない実装ボード等に実装するための電極パッド４６が適宜形成されている。
【００６１】
光配線部４２は、電気配線部４３の第１の主面４３ａ上に、例えば導光性を有する絶縁樹脂材によって形成される。光配線部４２には、第１の主面４２ａに各ハイブリットモジュール１Ａ、１Ｂに形成された電極パッド２３ａ〜２３ｊとそれぞれ相対向される多数個の電極パッド４７ａ〜４７ｊが形成されている。光配線部４２には、各電極パッド４７ａ〜４７ｊと電気配線部４３の電気配線パターン４４ａとを接続する多数個のビア４８が形成されている。
【００６２】
光配線部４２には、実装するハイブリットモジュール１Ａ、１Ｂ間を光学的に接続する光学信号伝送路４９が層内に形成されている。光学信号伝送路４９は、詳細を省略するがコア材がクラッド材によって封装されて形成され、両端部に光学信号の入出力部４９ａ、４９ｂが形成されている。光学信号伝送路４９は、例えば図１４に示すようにハイブリットモジュール１Ａ側の受光素子７の入射部７ｃに一方の入出力部４９ａが対向され、ハイブリットモジュール１Ｂ側の発光素子６の出射部６ｃに他方の入出力部４９ｂが対向される。
【００６３】
以上のように構成されたマルチハイブリットモジュール基板４０においては、ハイブリットモジュール１Ａ、１Ｂに対して光・電気配線混載基板４１側から電気配線部４３を介して制御信号や電源の供給が行われる。マルチハイブリットモジュール基板４０においては、例えばハイブリットモジュール１Ｂが動作して半導体回路素子５から電気信号が発光素子６に供給されると、発光素子６においてこの電気信号を光学信号に変換して出射部６ｃから光・電気配線混載基板４１側に出射する。マルチハイブリットモジュール基板４０においては、光・電気配線混載基板４１に入射された光学信号を、入出力部４９ｂを介して光学信号伝送路４９内に導光する。
【００６４】
マルチハイブリットモジュール基板４０においては、光学信号伝送路４９内を導光された光学信号が、他端側の入出力部４９ａを介して出射されて光・電気配線混載基板４１側からハイブリットモジュール１Ａに入射される。マルチハイブリットモジュール基板４０においては、光学信号が入射部７ｃを介して受光素子７に入射され、受光素子７によりこの光学信号を電気信号に変換する。マルチハイブリットモジュール基板４０においては、受光素子７を介して電気信号が半導体回路素子５に供給される。
【００６５】
マルチハイブリットモジュール基板４０においては、上述したように光学配線と電気配線とを混載した光・電気配線混載基板４１にハイブリットモジュール１Ａ、１Ｂを一般的な実装方法によって実装してなる。マルチハイブリットモジュール基板４０においては、制御信号や電源供給を電気配線によって行うとともに例えばハイブリットモジュール１Ａ、１Ｂにそれぞれ搭載された半導体回路素子５、５間の情報信号の伝送を光学配線によって行う。
【００６６】
したがって、マルチハイブリットモジュール基板４０においては情報信号を高速かつ大容量で伝送することを可能とする。また、マルチハイブリットモジュール基板４０においては、ハイブリットモジュール１Ａ、１Ｂ間の電気配線が短縮化されることによって寄生容量の低減が図られ、半導体回路素子５、５間の動作速度の大幅な向上、大容量化等に伴う高性能化、高機能化、多機能化、高速処理化等の対応が図られる。
【００６７】
ハイブリットモジュール１は、上述したように電気配線ブロック体３の絶縁層１２、１３を光透過性を有する絶縁樹脂材によって形成して導光部として作用させるようにしたがかかる構成に限定されるものでは無い。第２の実施の形態として図１６に示したマルチハイブリットモジュール５０は、素子封止ブロック体５１と電気配線ブロック体５２とを積層して一体化した基本的な構成を上述したハイブリットモジュール１と同様とするが、電気配線ブロック体５２内に光学信号伝送路５３を形成した構成に特徴を有している。
【００６８】
マルチハイブリットモジュール５０は、素子封止ブロック体５１内に、第１の半導体回路素子５４と第２の半導体回路素子５５及びこれら半導体回路素子５４、５５の光学的入出力部を構成する第１の発光素子５６と第１の受光素子５７及び第２の発光素子５８と第２１の受光素子５９とが封止樹脂層６０によって封止されている。なお、各素子５４〜５９は、上述した各素子５〜７と同様の部材であり、説明を省略する。
【００６９】
マルチハイブリットモジュール５０は、素子封止ブロック体５１内において各素子５４〜５９が上述した素子封止ブロック体２と同等に、それぞれの信号入出力部形成面が互いに同一面を構成して封止樹脂層６０によって封止されている。マルチハイブリットモジュール５０は、各半導体回路素子５４、５５を挟んで第１の発光素子５６と第１の受光素子５７及び第２の発光素子５８と第２１の受光素子５９とがそれぞれ対をなして配置されている。マルチハイブリットモジュール５０は、第１の半導体回路素子５４側の第１の受光素子５７と第２の半導体回路素子５５側の第２の発光素子５８とが隣り合って配置されている。
【００７０】
なお、マルチハイブリットモジュール５０は、素子封止ブロック体５１内にさらに多数個の半導体回路素子や発光素子及び受光素子を搭載するようにしてもよい。また、マルチハイブリットモジュール５０は、各素子５４〜５９を上述した配置例に限定されるものでも無い。マルチハイブリットモジュール５０は、素子封止ブロック体５１が上述した素子封止ブロック体２と同様に平坦化された主面を有するダミー基板を利用して製作されることで、各素子５４〜５９の信号入出力部を露出させる主面５１ａが高精度の平坦面として形成されている。
【００７１】
マルチハイブリットモジュール５０は、素子封止ブロック体５１の主面５１ａ上に電気配線ブロック体５２が高精度に形成されている。電気配線ブロック体５２は、導光性と絶縁性とを有する第１のクラッド層６１と第２のクラッド層６２にコア材を封装して光学信号伝送路５３を構成するとともに、多数個のビア６３が形成される。電気配線ブロック体５２は、各ビア６３が各素子５４〜５９に形成された詳細を省略する電極パッドにそれぞれ相対して第１のクラッド層６１と第２のクラッド層６２を貫通して形成され、主面５２ａにおいて各ビア６３の開口部に電極パッドが形成されている。なお、電気配線ブロック体５２は、上述した電気配線ブロック体３と同様に多層化して構成してもよい。
【００７２】
光学信号伝送路５３は、例えば光透過性を有する樹脂材によって形成されたコア材を屈折率を異にするクラッド材によって封装したいわゆる光閉込め型光学信号伝送路によって構成してなる。光学信号伝送路５３は、例えばポリイミド樹脂、エポキシ系樹脂、アクリル系樹脂、ポリオレフィン系樹脂或いはゴム系樹脂等の光透過性を有する樹脂材によって形成される。光学信号伝送路５３は、これら樹脂の混合材或いはフッ素を添加した高分子材料によって形成される。
【００７３】
光学信号伝送路５３は、第１の半導体回路素子５４と第２の半導体回路素子５５とを第１の発光素子５６と第２の受光素子５９とを介して光学的信号の授受を可能とするように接続する。光学信号伝送路５３は、第１の半導体回路素子５４側の第１の発光素子５６と第２の半導体回路素子５５側の第２の受光素子５９とに跨って形成されている。光学信号伝送路５３は、第１の発光素子５６と対向する一端部が入力部５３ａを構成するとともに、第２の受光素子５９と対向する他端部が出力部５３ｂを構成する。光学信号伝送路５３は、入力部５３ａ及び出力部５３ｂを構成する両端部がそれぞれ４５°の傾斜面として形成されており、入射光や出射光の光路を９０°変換するミラー面として作用する。
【００７４】
電気配線ブロック体５２の製作工程について、図１７乃至図２０を参照して説明する。製作工程は、図１７に示すように素子封止ブロック体５１の主面５１ａ上に上述した樹脂材を全面に塗布して第１のクラッド層６１を形成する。第１のクラッド層６１は、平坦な素子封止ブロック体５１の主面５１ａ上に、例えばスピンコート法等によって樹脂材が均一に塗布されて形成される。
【００７５】
製作工程においては、図１８に示すように、第１のクラッド層６１上に、クラッド材と屈折率を異にする光透過性樹脂材によってコア６４がパターン形成される。コア６４は、第１の半導体回路素子５４側の第１の発光素子５６と第２の半導体回路素子５５側の第２の受光素子５９とに跨るようにしてパターン形成されてなる。コア６４は、この場合に第１のクラッド層６１にパターニングによって光学信号伝送路形成溝を形成し、この光学信号伝送路形成溝内にコア材を充填して３次元光閉込め型の光学信号伝送路５３を形成する。
【００７６】
なお、コア６４は、シート状の第１のクラッド層６１に接合することによってスラブ型光閉込め型の光学信号伝送路５３を形成する。なお、電気配線ブロック体５２の製作工程においては、コア材やクラッド材として、液状状態から硬化させて形成したものやフィルム状のものが用いられる。
【００７７】
製作工程においては、図１９に示すように、コア６４を封止するようにして第１のクラッド層６１上に第２のクラッド層６２が形成される。製作工程においては、図２０に示すように、第２のクラッド層６２の主面側から各素子５４〜５９の信号入出力部に形成された各電極をそれぞれ臨ませる多数個のビアホール６６が形成される。製作工程においては、各ビアホール６６の内部に導通処理を施してビア形成が行われる。ビア６３は、一部が光学信号伝送路５３を貫通して形成される。
【００７８】
以上の工程を経て製作されたマルチハイブリットモジュール５０は、図２１に示すように、実装ボード６６にフェースダウン実装されてマルチハイブリットモジュール基板７０を製作する。マルチハイブリットモジュール基板７０は、マルチハイブリットモジュール５０が、実装ボード６６側の電極パッドとそれぞれ接続されたビア６３を介して制御信号や電源の供給を受ける。マルチハイブリットモジュール基板７０は、マルチハイブリットモジュール５０内において、第１の半導体回路素子５４と第２の半導体回路素子５５との間の光学信号の伝送が電気配線ブロック体５２に形成された光学信号伝送路５３を介して行われる。したがって、マルチハイブリットモジュール基板７０は、光損失の低減が図られて効率的な信号伝送が行われるとともに、電気配線の短縮化による寄生容量の低減が図られる。
【００７９】
【発明の効果】
以上詳細に説明したように本発明によれば、半導体回路素子と光学素子とをそれぞれの入出力部形成面が互いに同一平面を構成するようにして絶縁樹脂材により形成した絶縁樹脂層内に封止した素子封止ブロック体の主面上に、光透過性を有する絶縁樹脂層に電気信号を伝送する電気配線パターンと光学信号を伝送する導光部を有する電気配線ブロック体を積層形成することにより、半導体回路素子と光学素子とが、電気配線ブロック体を介して精密かつ最短で電気的に接続されるとともに光学素子と導光部との光学的接続も行われる。したがって、本発明によれば、半導体回路素子と光学素子とが低寄生容量化が図られて接続されるとともに光学素子を介しての光学信号の伝送が行われることから、信号伝送の高速化及び高容量化が図られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態として示すハイブリットモジュールの縦断面図である。
【図２】 ハイブリットモジュールを製作するベース基板の縦断面図である。
【図３】 ハイブリットモジュールの製作工程図を示し、素子搭載工程を説明する縦断面図である。
【図４】 素子封止工程を説明する縦断面図である。
【図５】 素子封止ブロック体の剥離工程を説明する縦断面図である。
【図６】 素子封止ブロック体に絶縁層を形成する工程を説明する縦断面図である。
【図７】 絶縁層にビアホールを形成する工程を説明する縦断面図である。
【図８】 ビア形成工程を説明する縦断面図である。
【図９】 第２の絶縁層を形成する工程を説明する縦断面図である。
【図１０】 電極パッドを形成する工程を説明する縦断面図である。
【図１１】 ハイブリットモジュールの切分け工程を説明する縦断面図である。
【図１２】 他の切分け工程を説明する縦断面図である。
【図１３】 素子封止ブロック体の剥離工程を説明する縦断面図である。
【図１４】 ハイブリットモジュールを搭載したマルチハイブリットモジュール基板の縦断面図である。
【図１５】 光・電気配線混載基板の縦断面図である。
【図１６】 本発明の第２の実施の形態として示すマルチハイブリットモジュールの縦断面図である。
【図１７】 素子封止ブロック体に第１のクラッド層を形成する工程を説明する縦断面図である。
【図１８】 光学信号伝送路を構成するコア材の形成工程を説明する縦断面図である。
【図１９】 第２のクラッド層形成工程を説明する縦断面図である。
【図２０】 ビアホールの形成工程を説明する縦断面図である。
【図２１】 マルチハイブリットモジュール基板の縦断面図である。
【符号の説明】
１ ハイブリットモジュール、２ 素子封止ブロック体、３ 電気配線ブロック体、４ 実装ボード、５ 半導体回路素子、６ 発光素子、７ 受光素子、８ 封止樹脂層、１４ 絶縁層、１７ 電気配線層、１８，１９ ビア、２１ 入射部、２２ 出射部、２４ 導光部材、２７ ハイブリットモジュール基板、３０ ダミー基板、３１ ベース基板、３２ 剥離層、４０ マルチハイブリットモジュール基板、４１ 光・電気配線混載基板、４２ 光配線部、４３ 電気配線部、４９ 光学信号伝送路、５０ マルチハイブリットモジュール、５１ 素子封止ブロック体、５２ 電気配線ブロック体、５３ 光学信号伝送路、５４，５５ 半導体回路素子、５６，５８ 発光素子、５７，５９ 受光素子、６０ 封止樹脂層、６１，６２ クラッド層、６４ コア、７０ マルチハイブリットモジュール基板[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a semiconductor circuit element / optical element mixed hybrid module for manufacturing a high-speed, high-capacity transmission of an information signal and the like by allowing a semiconductor circuit element and an optical element to be mixed and transmitting an electric signal and an optical signal, and manufacturing the same. Regarding the method.
[0002]
[Prior art]
  For example, various digital electronic devices such as personal computers, mobile phones, video devices, audio devices, etc. include a plurality of semiconductor circuit elements such as various IC (Integrated Circuit) elements, LSI (Large Scale Integration) elements, and memory elements. A multichip module mounted on a wiring board is provided. In multi-chip modules,ElectricalMiniaturization and weight reduction are achieved by miniaturization of wiring patterns, miniaturization of IC packages, dramatic increase in integration scale, high pin count, and improvement of mounting methods such as CSP (chip size package). Alternatively, the thickness is reduced. In multi-chip modules, high performance, high functionality, multiple functions, high speed processing, and the like have been achieved as the operating speed of semiconductor circuit elements has been greatly improved and the capacity has been increased.
[0003]
  In conventional multi-chip modules, signal transmission over a relatively short distance such as between semiconductor circuit elements mounted on a board is generally performed by an electrical signal by electrical wiring. Multi-chip modules have been further improved in performance by high-speed transmission of information signals, high density signal patterns, and the like, but it has been difficult to implement due to the limitations in dealing with electrical wiring. In multi-chip modules,ElectricalDelay of signal transmission due to CR (Capacitance-Resistance) time constant generated in the wiring pattern, EMI (Electromagnetic Interference) noise, EMC (Electoromagnetic Compatibility) or eachElectricalIt is necessary to deal with problems such as crosstalk between wiring patterns.
[0004]
  In multi-chip modules, in order to solve the above-described problems of the electrical signal transmission system using electrical wiring, the adoption of optical wiring technology composed of optical wiring, optical interconnection, and the like has attracted attention. The optical wiring technology enables high-speed transmission of information signals and the like transmitted between devices, between boards mounted on the devices, or between each semiconductor circuit element in the board. In optical wiring technology, especially when short-distance signal transmission is performed, such as between semiconductor circuit elements, this optical signal transmission path is transmitted by forming an optical signal transmission path on the wiring board on which the semiconductor circuit elements are mounted. As an optical path, an optical signal is transmitted at high speed and with a large capacity, and an information transmission system is suitably constructed.
[0005]
[Problems to be solved by the invention]
  By the way, in a multi-chip module, each signal is transmitted between semiconductor circuit elements such as high-speed and high-capacity LSIs by an optical bus using the optical wiring technology described above. An electrical input / output signal from the semiconductor circuit element is converted into an optical input / output signal by the optical element. In the hybrid module, a light emitting element such as a semiconductor laser or a light emitting diode is used as an output side optical element, and a light receiving element such as a photodetector is used as an input side optical element.
[0006]
  That is, in the hybrid module, an optical signal converted from the signal output is sent to the optical bus from a light emitting element that is driven by applying a signal output from the semiconductor circuit element on the transmission side. In the hybrid module, the optical signal transmitted through the optical bus on the receiving side is received by the light receiving element, converted into an electric signal by the light receiving element, and supplied to the semiconductor circuit element. Therefore, in the hybrid module, an electrical wiring pattern that electrically connects the semiconductor circuit element and the optical element is formed together with the optical bus.
[0007]
  In the hybrid module, the higher the signal transmission speed through the optical bus, the lower the parasitic capacitance by reducing the signal transmission delay, EMI noise, EMC, etc. due to the above-mentioned CR time constant of the electrical wiring pattern. The structure is extremely important. In the hybrid module, the semiconductor circuit element and the optical element are individually mounted on the conventional circuit board. However, there are problems that the mounting process is complicated and the yield is poor. In the hybrid module, it is difficult to realize low parasitic capacitance by mounting the semiconductor circuit element and the optical element individually, due to the connection capacity of the inter-element electric wiring pattern that electrically connects them.
[0008]
  Accordingly, the present invention provides a hybrid circuit including a semiconductor circuit element and an optical element, which includes a semiconductor circuit element and an optical element, shortens electrical wiring, reduces parasitic capacitance, and achieves high speed or high signal transmission. It has been proposed for the purpose of providing the manufacturing method.
[0009]
[Means for Solving the Problems]
  A hybrid module including a semiconductor circuit element and an optical element according to the present invention that achieves the above-described object includes an element sealing block body in which the semiconductor circuit element and the optical element are sealed, and at least the semiconductor circuit element and the optical element. Connect electricallyElectric distributionIt consists of an electric wiring block body having a line pattern and a light guide portion formed facing the optical signal input / output portion of the optical element. The hybrid circuit module with a mixed semiconductor circuit element and optical element has an element sealing block body composed of a semiconductor circuit element and an optical element.Is the signal input / output part forming surface on which each signal input / output electrode is providedExposed so as to form the same plane with respect to the first main surface.In the sealing resin layer formed by the insulating resin materialIt is sealed. The hybrid circuit module mixed with semiconductor circuit elements and optical elements has an electrical wiring block body,An insulating resin layer is formed of an insulating resin material having light transmission characteristics, and a connection electrode is formed on the first main surface of the insulating resin layer so as to be opposed to the signal input / output electrodes of the semiconductor circuit element and the optical element. Forming an electrode pad for mounting on a second main surface opposite to the main surface of 1 and forming a one-layer or multi-layer electric wiring pattern having an interlayer connection via for electrically connecting the terminal patterns; A portion facing the optical signal input / output unit provided on the signal input / output unit forming surface of the optical element is configured as an optical signal input / output light guiding unit.It becomes. Hybrid module with mixed semiconductor circuit elements and optical elementsInIs the element sealing block bodyOf the sealing resin layerOn the first main surface, the electric wiring block body isThatInput / output electrodes of a semiconductor circuit element and an optical element with the first main surface as a laminated surfaceConnect the connection electrode opposite toLaminatedThe
[0010]
  The semiconductor circuit element / optical element mixed hybrid module according to the present invention configured as described above is an element sealing block body in which a semiconductor circuit element and an optical element are integrated.Configure electrical signal transmission pathWith electrical wiring patternConfigure optical signal transmission pathAn electrical wiring block body having a light guide portionStacked configurationIs done. According to the hybrid circuit of semiconductor circuit element / optical element mixed, each of the main surfaces of the element sealing block bodysignalThe semiconductor circuit element and the optical element, which are exposed by forming the same input / output portion, are formed in the electric wiring block body.Connecting electrode andThe electrical connection between the optical element and the light guide unit is also performed with precision and shortest electrical connection. According to the hybrid circuit having a mixed semiconductor circuit element and optical element, the semiconductor circuit element and the optical element are connected to each other with a reduced parasitic capacitance, and an optical signal is transmitted through the optical element. Transmission speed and capacity can be increased.
[0011]
  A method of manufacturing a hybrid circuit module / optical element mixed hybrid module according to the present invention that achieves the above-described object includes a dummy substrate manufacturing process and an element mounting process.And rawChild sealing processThe device sealing block body is manufactured through the peeling process.Element sealing block manufacturing process and insulating layer forming processThen, an electrical wiring block body is laminated on the element sealing block body through the electrical wiring pattern forming step.Electrical wiring block body manufacturing process. In the dummy substrate manufacturing process, a release layer is formed over the entire main surface of a dummy substrate using a silicon substrate or a glass substrate. In the element mounting process, the semiconductor circuit element and the optical element are respectively placed on the release layer of the dummy substrate.Signal input / output section forming surface with signal input / output electrodesIs positioned and mounted as a mounting surface. In the element sealing process, an insulating resin material is formed on the release layer of the dummy substrate.The sealing resin layer is formed bySealingresinThe semiconductor circuit element and the optical element are sealed with the layer. In the element sealing block manufacturing process, the semiconductor circuit element and the optical element are sealed through a release layer.resinBy separating the layer from the dummy substrate, the semiconductor circuit element and the optical element are separated from each other on the separation surface which is the first main surface.Signal input / output section forming surface with signal input / output electrodesSealedresinLayeredFirstAn element sealing block body exposed so as to constitute the same plane as the main surface is manufactured.The electrical wiring block manufacturing process isInsulating layer formation processBut,By insulating resin material with light transmission characteristicsOn the first main surface of the element sealing block body, the semiconductor circuit element and the optical elementSignal input / output section forming surfaceI / O electrodes provided on eachRelative to theseAn insulating resin layer having a via hole that exposes is formed. The electrical wiring block manufacturing process isElectrical wiring pattern formation processApply conductive treatment in via holesWithInsulating resin layerA connection electrode formed on the first main surface of the semiconductor circuit element and the signal input / output electrode of the optical element, and an electrode pad for mounting on the substrate formed on the second main surface of the first main surface. 1 layer or multilayer electrical wiring pattern with interlayer connection vias to electrically connectTo do. The electrical wiring block manufacturing process includes the insulating layer forming process andThrough the electrical wiring pattern forming step, a portion facing the optical signal input / output unit provided on the signal input / output unit forming surface of the optical element is configured as an optical signal input / output light guiding unit.
[0012]
  According to the method for manufacturing a hybrid circuit module including a semiconductor circuit element and an optical element according to the present invention having the above steps,The semiconductor circuit element and the optical element are exposed so that the signal input / output portion forming surface provided with the respective signal input / output electrodes is flush with the first main surface of the sealing resin layer.Since the element sealing block body is manufactured on the flat main surface of the dummy substrate,The first main surface of the dummy substrate is transferred.Accurate electrical wiring block bodies can be laminated on the main surface. According to the method of manufacturing a hybrid circuit having a mixed semiconductor circuit element and optical element, the semiconductor circuit element and the optical elementSignal input / output part forming surfacesSince the same plane is precisely constructed, the semiconductor circuit element and the optical element are precisely arranged between the elements formed in the electric wiring block body.ElectricalA hybrid circuit including a semiconductor circuit element and an optical element is manufactured, which is electrically connected in the shortest distance by the wiring pattern and also precisely connects the optical element and the light guide. Therefore, according to the method for manufacturing a hybrid circuit having a mixed semiconductor circuit element and optical element, the semiconductor circuit element and the optical element are connected with low parasitic capacitance, and an optical signal is transmitted through the optical element. Therefore, it is possible to manufacture a hybrid module including a semiconductor circuit element and an optical element that can increase the speed and capacity of signal transmission.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The hybrid circuit module / optical element hybrid module (hereinafter abbreviated as “hybrid module”) 1 shown as the embodiment includes electrical wiring and optical wiring mixed as will be described in detail later, and is compared even when the transmission speed is low. Transmission of control signals and power supply, etc. without any trouble is performed by electrical wiring, and transmission of information signals and the like due to high speed and large capacity over a relatively short distance is performed by optical wiring.
[0014]
  The hybrid module 1 is manufactured through a manufacturing process, which will be described in detail later, and an element sealing block body 2 having a flattened first main surface 2a and a first main surface 2a as shown in FIG. The electric wiring block body 3 is formed in a stacked manner. The hybrid module 1 is mounted by being electrically and optically connected to a mounting board 4 such as an interposer or a mother substrate to constitute a hybrid module substrate 27.
[0015]
  The hybrid module 1 includes, in an element sealing block 2, a semiconductor circuit element 5 such as a multi-pin LSI, which is not described in detail but speeded up or increased in capacity, and a light emitting element 6 such as a semiconductor laser or a light emitting diode. And a light receiving element 7 such as a photodetector, and these elements 5 to 7 are made of an insulating resin material.FormationdidSealingIt is sealed with the resin layer 8. The element sealing block 2 has a semiconductor circuit element 5, a light emitting element 6, and a light receiving element 7 on the first main surface 2a, and signal input / output portion forming surfaces 5a, 6a, 7a on the first main surface 2a.SealingThe surface of the resin layer 8 is configured so as to be flush with each other.SealingSealed with the resin layer 8.
[0016]
  As described above, the hybrid module 1In element sealing block 2Element 5-7TheAlthough each one is provided, it is needless to say that a large number of elements 5 to 7 may be provided. In the hybrid module 1, a light emitting element 6 and a light receiving element 7 are paired with the semiconductor circuit element 5, or a plurality of light emitting elements 6 and light receiving elements 7 are combined with respect to one semiconductor circuit element 5. Or a pair of the light emitting element 6 and the light receiving element 7 may be combined with each other for the plurality of semiconductor circuit elements 5.
[0017]
  SealingThe resin layer 8 is formed by applying an insulating resin material such as a liquid epoxy resin or polyimide resin that is generally used for sealing a chip or the like and curing it, or by a ceramic material. Is done. Also,SealingIn order to maintain the mechanical strength, the resin layer 8 may be formed of an insulating resin material containing, for example, a silica-based filler.
[0018]
  In the semiconductor circuit element 5, a large number of connection electrodes 9a to 9n are formed on the signal input / output portion forming surface 5a, and the connection electrodes 9a to 9n areOf the element sealing block 2Exposed from first main surface 2aSealingThe resin layer 8 is sealed. As will be described later, the semiconductor circuit element 5 is electrically connected to the light emitting element 6 and the light receiving element 7 via the electric wiring block body 3, and outputs an electric signal from the output electrode 9a to the light emitting element 6 and receives the light receiving element. The electrical signal supplied from 7 is input to perform a predetermined process.
[0019]
  The light emitting element 6 is connected to the signal input / output portion forming surface 6a and connected to the power supply electrode 10a and the output electrode 9a of the semiconductor circuit element 5 so that an electrical signal is input.EnterA force electrode 10b and an output portion 10c for outputting an optical signal are formed, and the electrodes 10a and 10b and the output portion 10cOf the element sealing block 2Exposed from first main surface 2aSealingThe resin layer 8 is sealed. The light emitting element 6 is supplied with driving power to the power supply electrode 10a via the electric wiring block body 3, and converts an electrical signal output from the semiconductor circuit element 5 into an optical signal and emits it from the emitting portion 10c.
[0020]
  The light receiving element 7 is connected to the power input electrode 11a and the input electrode 9n of the semiconductor circuit element 5 on the signal input / output portion forming surface 7a to supply an electrical signal.OutA force electrode 11b and an incident portion 11c for inputting an optical signal are formed. The electrodes 11a and 11b and the incident portion 11cOf the element sealing block 2Exposed from first main surface 2aSealingThe resin layer 8 is sealed. The light receiving element 7 is supplied with drive power to the power supply electrode 11a via the electrical wiring block body 3, and converts an optical signal incident from the incident portion 11c into an electrical signal, and then a semiconductor circuit via the output electrode 11b. Supply to element 5.
[0021]
  In the hybrid module 1, an electrical wiring block 3 manufactured through a process described later includes an insulating layer 14 including a first insulating layer 12 and a second insulating layer 13 formed of an insulating resin material; The electric wiring layer 15 is composed of the electric wiring layer 15 and the second electric wiring layer 16. The electrical wiring block 3 has the electrical wiring layer 17 having the connection electrodes 9a to 9n of the semiconductor circuit element 5 or the electrodes 10a and 10b of the light emitting element 6 and the electrode 11a of the light receiving element 7 in which the number of pins is increased as described above. , 11b is directly connected. For this purpose, the electrical wiring block body 3 is precisely formed on the flattened first main surface 2a of the element sealing block body 2 through the steps described later.
[0022]
  The electrical wiring block 3 has an insulating layer 14 made of, for example, polyimide resin, epoxy resin, acrylic resin, polyolefin resin, rubber resin, or the like.Optical transparencyThe light guide part of the optical signal input / output to the light emitting element 6 and the light receiving element 7 which are molded by the insulating resin material having the above and sealed in the element sealing block body 2 is configured. Further, the electrical wiring block body 3 acts as a connection part for manufacturing the hybrid module substrate 27 by mounting the hybrid module 1 on the mounting board 4. In the electric wiring block body 3, the electric wiring layer 17 may be constituted by a multilayer wiring layer.ElectricalA wiring pattern, a functional element, or the like may be formed.
[0023]
  The electrical wiring block body 3 includes a first electrical wiring layer 15 formed on the first insulating layer 12 formed on the first main surface 2a of the element sealing block body 2, and a first A second electrical wiring layer 16 is formed on the second insulating layer 13 formed on the insulating layer 12. The first insulating layer 12 has a plurality of vias 18a to 18m connected to the connection electrodes 9a to 9n of the semiconductor circuit element 5, the electrodes 10a and 10b of the light emitting element 6, or the electrodes 11a and 11b of the light receiving element 7, respectively. Is formed.
[0024]
  The first electric wiring layer 15 appropriately connects the vias 18a to 18m opened to the main surface 12a of the first insulating layer 12 facing the first main surface 2a of the element sealing block body 2 respectively. With, Directly connected to the connection electrodes 9a to 9n of the semiconductor circuit element 5, the electrodes 10a and 10b of the light emitting element 6, or the electrodes 11a and 11b of the light receiving element 7.ConnectionforWith electrodesElectricalIt consists of a wiring pattern. For example, the first electric wiring layer 15 is formed with an appropriate pattern groove on the main surface 12a of the first insulating layer 12 by, for example, photolithography and etching, and is formed in the pattern groove by a copper plating process or the like.InA copper layer is formed. The first electrical wiring layer 15 isElectricalThe wiring pattern is formed of a copper wiring layer having a small loss in the high frequency band.
[0025]
  Since the first insulating layer 12 is formed on the flattened first main surface 2a of the element sealing block body 2 with a highly accurate film thickness, the first electric wiring layer 15 has a high thickness. It is possible to form with accuracy. The first electrical wiring layer 15 includesFor copper plating layerThe first main surface 2a of the first insulating layer 12 is reached, and, for example, chemical-mechanical polishing (CMP) is performed to achieve planarization.
[0026]
  The first electric wiring layer 15 is not limited to the above-described forming method by the pattern groove and the copper plating process, and is formed by various electric wiring pattern forming methods. The first electrical wiring layer 15 is formed, for example, by forming a metal thin film layer on the first insulating layer 12 by sputtering or vapor deposition, and etching the metal thin film layer to form an electrical wiring pattern. The first electric wiring layer 15 is formed by applying a plating resist layer, patterning the plating resist layer, and then performing electrolytic plating or electroless plating.ElectricalA wiring pattern is formed.
[0027]
  In the first electric wiring layer 15, a second insulating layer 13 is formed on the main surface flattened together with the first insulating layer 12, and a plurality of pieces penetrate through the second insulating layer 13. Vias 19a to 19k are formed. Each of the vias 19a to 19k is connected to the first electric wiring layer 15 patterned.forThe second electric wiring layer 16 is configured on the main surface 13a of the second insulating layer 13 connected to the electrodes.
[0028]
  The second electrical wiring layer 16 is formed on the openings of the vias 19a to 19k and on the main surface 13a of the second insulating layer 13 as necessary.For mounting the hybrid module 1 on the mounting board 4It is constituted by a large number of electrode pads 20a to 20j. Each of the electrode pads 20a to 20j is formed in a terminal structure suitable for the mounting method with the mounting board 4 by performing gold plating, tin plating, solder plating, or the like on the copper pattern. The electrode pads 20a to 20j may be formed by, for example, forming a copper bump by performing an electrolytic plating method or an electroless plating method at a predetermined position, and performing nickel-gold plating or solder plating on the copper bump. . Note that the second electric wiring layer 16 may be configured such that the electrode pads 20a to 20j are exposed to the outside and the entire surface is covered with a protective layer.
[0029]
  As described above, the electrical wiring block body 3Optical transparencyAn electric wiring layer 17 is formed on an insulating layer 14 formed of a resin material. As shown by a two-dot chain line in FIG. 1, the electric wiring block body 3 transmits an optical signal emitted from the light emitting element 6 through the inside and guides it to the main surface 13 a of the second insulating layer 13. 14Optical signalWhile constituting as a light guide, an optical signal emitting part 21 is formed on the main surface 13a.
[0030]
  The electrical wiring block body 3 includes an incident portion 22 for allowing an optical signal supplied from a mounting board 4 side, which will be described in detail later, to be incident on the main surface 13a of the second insulating layer 13, and an insulating layer. The optical signal 14 is guided to the first main surface 2 a of the element sealing block body 2 and is incident on the light receiving element 7 using 14 as a light guide. The electrical wiring block body 3 is formed on the insulating layer 14 facing the optical signal emitting portion 21 and the incident portion 22 with vias andElectricalA wiring pattern or a connection pad is not formed.
[0031]
  The hybrid module 1 configured as described above is mounted on the main surface 4a of the mounting board 4 with the main surface 13a of the second insulating layer 13 of the electrical wiring block body 3 as a mounting surface. To manufacture. The mounting board 4 is composed of, for example, a multilayer wiring board manufactured at a relatively low cost by a general printed wiring process. Although details are omitted, one or multiple layers are respectively formed on the front and back main surfaces of the insulating substrate.ElectricalA wiring layer is formed. Although not described in detail on the mounting board 4, a large number of electrode pads 23a to 23j are formed on the main surface 4a corresponding to the electrode pads 20a to 20j. Although not described in detail, the mounting board 4 is provided with a light guide member 24 in which an input / output unit optically connected to the optical signal emitting unit 21 and the incident unit 22 is formed on the main surface 4a or the inner layer. Yes.
[0032]
  The hybrid module 1 is positioned and placed on the main surface 4a of the mounting board 4 so that the electrode pads 20a to 20j are respectively positioned corresponding to the opposing electrode pads 23a to 23j and the emitting unit 21. The incident portion 22 faces the input / output portion of the light guide member 24. In the hybrid module 1, the mounting board 4 is subjected to an appropriate mounting process, for example, a reflow soldering process, so that the respective electrode pads 20a to 20j are soldered to the electrode pads 23a to 23j and are mounted on the mounting board 4. The hybrid module substrate 27 is completed by mounting. For the mounting process, an appropriate face-down mounting method such as, for example, welding connection of gold pads or flip chip mounting is employed.
[0033]
  The hybrid module 1 is filled with the underfill 25 between the mounting board 4 and each connection site is fixed. Since the underfill 25 needs to guide an optical signal between the hybrid module 1 and the mounting board 4 in this case,Optical transparencyAn insulating resin material having the following is used.
[0034]
  In the hybrid module 1, the semiconductor circuit element 5, the light emitting element 6 and the light receiving element 7 are integrated in the element sealing block body 2, and an electric wiring pattern for electrically connecting the elements 5 to 7 is formed. The electric wiring block body 3 is integrally laminated on the element sealing block body 2. The hybrid module 1 forms a fine and highly accurate electric wiring block body 3 by laminating and forming the electric wiring block body 3 on the flattened first main surface 2a of the element sealing block body 2. Is possible. The hybrid module 1 can be modularized with a multi-pin semiconductor circuit element 5, a light emitting element 6, or a light receiving element 7 that are increased in speed or capacity.
[0035]
  The hybrid module 1 has an electrical or optical connection between the semiconductor circuit element 5 and the light emitting element 6 or the light receiving element 7.ContinueSimplify and reduce distance. The hybrid module 1 is intended to reduce parasitic capacitance by simplifying electrical wiring and shortening the distance, and to achieve high-speed and high-capacity transmission by transmitting information signals through optical wiring.
[0036]
  The manufacturing process of the hybrid module 1 configured as described above will be described in detail with reference to FIGS. The hybrid module 1 manufactures the element sealing block body 2 using the dummy substrate 30, peels the element sealing block body 2 from the dummy substrate 30, and laminates the electric wiring block body 3 on the element sealing block body 2. Form. The manufacturing process of the hybrid module 1 includes a dummy substrate manufacturing process, an element mounting process, an element sealing process, a peeling process, and an electric wiring block forming process.
[0037]
  In the manufacturing process of the hybrid module 1, the dummy substrate 30 shown in FIG. 2 is manufactured and supplied. For the dummy substrate 30, a base substrate 31 such as a silicon substrate or a glass substrate having an insulating property, heat resistance or chemical resistance and capable of forming a highly accurate flat surface is used, and the base substrate 31 is flattened. A release layer 32 is formed on the main surface 31a. The dummy substrate 30 has such a size that a plurality of hybrid modules 1 can be formed simultaneously.
[0038]
  The release layer 32 is formed and formed on the main surface 31a of the base substrate 31, and is an element sealing block manufactured through a process described later.Body2 is peeled off from the dummy substrate 30. The release layer 32 is formed of a resin material that exhibits release characteristics by heat treatment at a predetermined temperature or higher, ultraviolet irradiation, or the like, a metal film that dissolves in an acidic solution or an alkaline solution, or the like. As shown in detail in FIG. 2, the release layer 32 includes a metal thin film layer 33 and a resin layer 34 formed on the main surface 31 a of the base substrate 31. The metal thin film layer 33 is made of a copper or aluminum metal thin film formed with a uniform thickness by a thin film forming method such as sputtering or CVD. The resin layer 34 is formed of a polyimide resin layer formed on the surface of the metal thin film layer 33 with a uniform thickness by, for example, spin coating.
[0039]
  In the manufacturing process of the hybrid module 1, the semiconductor circuit element 5, the light emitting element 6 and the light receiving element 7 are formed on the resin layer 34 of the release layer 32 constituting the main surface of the dummy substrate 30 as shown in FIG. Installed. In the element mounting process, a plurality of semiconductor circuit elements 5 (two semiconductor circuit elements 5A and 5B in the figure) and a plurality of light emitting elements 6 (two light emitting elements 6A and 6B in the figure) are formed on the dummy substrate 30. ) And a plurality of light receiving elements 7 (two light receiving elements 7A and 7B in the figure) are mounted. In the manufacturing process of the hybrid module 1, in detail, after manufacturing an element sealing block intermediate body in which a plurality of element sealing block bodies 2 are connected on the dummy substrate 30, the hybrid module 1 is divided into pieces. Although the element sealing block body 2 is manufactured, this element sealing block intermediate body is expressed as the element sealing block body 2 for convenience of explanation.
[0040]
  In the element mounting step, each of the elements 5 to 7 is applied to the positioned dummy substrate 30 using, for example, an appropriate mounting machine.Of the release layer 32Position on the resin layer 34WhilePlace sequentially. In the element mounting step, the number of elements 5 to 7 corresponding to the plurality of hybrid modules 1 is mounted on the dummy substrate 30 as described above. The elements 5 to 7 are placed on the resin layer 34 by a so-called face-down method in which the signal input / output part forming surfaces 5a, 6a, and 7a are mounted surfaces. The respective elements 5 to 7 are respectively placed on the main surface of the dummy substrate 30 flattened as described above, so that the signal input / output portion forming surfaces 5a, 6a, and 7a are precisely formed on the resin layer 34. On the same plane.
[0041]
  By the way, since the dummy board | substrate 30 mounts each element 5-7 and is conveyed to the following process, when an impact and a vibration are added in the middle of conveyance, there exists a possibility of producing a positional shift in each element 5-7. . Further, the dummy substrate 30 may cause a positional shift in each of the elements 5 to 7 when resin sealing of the elements 5 to 7 is performed in the element sealing process of the next process described later. Therefore, the dummy substrate 30 is formed by molding the resin layer 34 with a resin material to which an adhesive material is added, for example,Resin materialThe respective elements 5 to 7 may be temporarily held by imparting adhesiveness to the resin layer 34 so that the elements 5 to 7 are mounted in a semi-cured state.
[0042]
  In the manufacturing process of the hybrid module 1, the semiconductor circuit element 5, the light emitting element 6, and the light receiving element 7 placed on the dummy substrate 30 as shown in FIG.SealingThe element sealing block body 2 is manufactured by sealing with the resin layer 8. In the element sealing step, as described above, the liquid insulating resin material is applied over the entire surface of the dummy substrate 30 and then cured.SealingA resin layer 8 is formed.SealingThe resin layer 8 seals the elements 5 to 7 and is flush with the signal input / output part forming surfaces 5 a, 6 a, and 7 a on the main surface of the dummy substrate 30. A first main surface 2a flattened with high accuracy is formed.
[0043]
  In the element sealing process, if necessarySealingThe element sealing block 2 may be thinned by subjecting the resin layer 8 to a polishing process.SealingThe resin layer 8 has a predetermined thickness on the side of the second main surface 2b facing the first main surface 2a as shown by a chain line in FIG. 4 by an appropriate polishing method such as mechanical polishing by an grinder or the like or etching polishing method. Polishing of the polishing region 8A is performed. As will be described later, since the element sealing block body 2 is peeled off from the dummy substrate 30 and subjected to the formation process of the electric wiring block body 3 and the like, the polishing process has mechanical rigidity that does not hinder handling such as transportation. The polishing region 8A is polished within the range to be held.
[0044]
  The polishing process isSealingThe semiconductor layer 5 that is larger than the light-emitting element 6 and the light-receiving element 7 together with the resin layer 8 may be polished to a thickness that does not impair the function. In the polishing process, the element sealing block body 2 is held on the dummy substrate 30 and has a mechanical rigidity so that precise polishing is performed and the signal input / output part forming surfaces 5a and 6a of the elements 5 to 7 are provided. , 7a is preferably sealed. Further, the polishing process may be performed after peeling from the dummy substrate 30 as necessary, and may be performed after the step of forming the electric wiring block body 3.
[0045]
  In the manufacturing process of the hybrid module 1, a peeling process is performed, and the element sealing block body 2 is peeled from the dummy substrate 30 as shown in FIG. In the peeling step, the element sealing block body is provided via the peeling layer 32 by performing, for example, a heat treatment at a temperature higher than the temperature at which the resin layer 34 of the peeling layer 32 is peeled or a treatment of immersing in an acidic solution or an alkali solution. 2 is peeled from the dummy substrate 30. In the peeling step, for example, when the peeling layer 32 is formed by laminating a metal thin film layer 33 and a resin layer 34 of a copper thin film, the dummy substrate 30 is immersed in a nitric acid solution. When the copper thin film is dissolved by the nitric acid solution in the dummy substrate 30, the peeling phenomenon proceeds at the interface between the metal thin film layer 33 and the resin layer 34, and the element sealing block body 2 is peeled off via the peeling layer 32.
[0046]
  The element sealing block body 2 is peeled off in a state in which the resin layer 34 is attached to the first main surface 2a serving as a peeling surface. Therefore, the resin sealing layer 34 attached to the first main surface 2a is removed from the element sealing block body 2 by, for example, dry etching using oxygen plasma or the like. In the element sealing block body 2, the semiconductor circuit element 5, the light emitting element 6, and the light receiving element 7 are formed on the first main surface 2 a flattened with high accuracy by transferring the main surface of the dummy substrate 30. The signal input / output portion forming surfaces 5a, 6a, 7a constitute the same surface and are exposed.
[0047]
  For the dummy substrate 30, the base substrate 31 is recovered after the element sealing block body 2 is peeled, and the peeling layer 32 is re-formed after the main surface 31a is polished as necessary. Even when a relatively expensive silicon substrate or the like is used, the dummy substrate 30 can be reduced in cost by reuse.
[0048]
  In the manufacturing process of the hybrid module 1, a manufacturing process for forming the electrical wiring block body 3 is performed on the element sealing block body 2. In the manufacturing process of the electric wiring block body 3, as shown in FIG. 6, on the first main surface 2a of the element sealing block body 2,Has the above-mentioned light transmittanceThe first insulating layer 12 is formed by applying an insulating resin material by, for example, a spin coating method or a dip method. As described above, the first insulating layer 12 is formed with a uniform thickness by forming the first main surface 2a of the element sealing block body 2 as a high-precision flat surface.
[0049]
  In the manufacturing process of the electrical wiring block body 3, a large number of via hole holes 35 a to 35 m for forming the vias 18 a to 18 m penetrate the first insulating layer 12 and the first main body of the element sealing block body 2. It is formed so as to reach the surface 2a. The first insulating layer 12 is subjected to, for example, a photolithographic method or laser irradiation so that a semiconductor circuit arranged on the first main surface 2a on the element sealing block body 2 side as shown in FIG. Via hole holes 35a to 35m are formed to face the connection electrodes 9a to 9n of the element 5, the electrodes 10a and 10b of the light emitting element 6, or the electrodes 11a and 11b of the light receiving element 7, respectively.
[0050]
  As shown in FIG. 8, in the manufacturing process of the electrical wiring block body 3, the via holes 35a to 35m are subjected to desmearing treatment and, for example, conductive processing and lid forming processing in the holes by an electroless copper plating method or the like. Vias 18a to 18m are formed. The vias 18 a to 18 m are connected to the connection electrodes 9 a to 9 n of the semiconductor circuit element 5, the electrodes 10 a and 10 b of the light emitting element 6, or the electrodes 11 a and 11 b of the light receiving element 7.The connection electrode ofIntegrated with these electrodesElectricConnectedByThe first insulating layer 12 is drawn out to the first main surface 12a.
[0051]
  In the manufacturing process of the electrical wiring block body 3, the first vias 18 a to 18 m described above are formed on the first main surface 12 a.ElectricalA wiring layer 15 is formed. FirstElectricalThe wiring layer 15 is formed by, for example, electroless copper plating after patterning with a plating resist on the first main surface 12a of the first insulating layer 12 in which the lids are formed on the vias 18a to 18m. A copper wiring pattern is formed by, for example, and unnecessary plating resist is removed and formed. In the manufacturing process of the electrical wiring block body 3, the above-described vias 18a to 18m and the firstElectricalOf course, the wiring layer 15 is not limited to be formed by the above-described method, but may be formed by various generally formed methods.
[0052]
  In the manufacturing process of the electrical wiring block body 3, the firstElectricalA second insulating layer 16 is formed on the first main surface 12a of the first insulating layer 12 on which the wiring layer 15 is formed. The second insulating layer 16 is alsoThe light transmission mentioned aboveThe first insulating layer 12 is flat by spin coating or the like with the insulating resin material havingMain surface 12aBy applying on top, it is formed with a uniform thickness.
[0053]
  In the manufacturing process of the electrical wiring block body 3, the first insulating layer 16 has the firstElectricalEach predetermined pattern of the wiring layer 15OutwardA via hole to be exposed is formed. In the manufacturing process of the electrical wiring block body 3, a desmear process is performed on each via hole and a conduction process and a lid forming process are performed in the hole by an electroless copper plating method or the like, so that a large number of vias are formed as shown in FIG. 19a-19k are formed. As described above, each of the vias 19a to 19k is connected to the vias 18a to 18m and the first vias.ElectricalVia the wiring layer 15, the connection electrodes 9 a to 9 n of the semiconductor circuit element 5, the electrodes 10 a and 10 b of the light emitting element 6, or the electrodes 11 a and 11 b of the light receiving element 7 are appropriately connected. On surface 13aIt is formedSecond electrical wiring layer 16Connect with a given patternTo do.
[0054]
  In the manufacturing process of the electrical wiring block body 3, after patterning with a plating resist on the main surface 13a of the second insulating layer 13, a copper wiring pattern is formed by electroless copper plating or the like, and unnecessary plating is performed. The resist is removed to form the second electric wiring layer 16. In the manufacturing process of the electrical wiring block 3, an electrode forming process such as gold plating is applied to a predetermined pattern formed on the second electrical wiring layer 16, as shown in FIG.For mounting on mounting board 4Electrode pads 20a-20j are formed.
[0055]
  In the manufacturing process of the hybrid module 1, the hybrid modules 1 </ b> A and 1 </ b> B in which a plurality of the modules manufactured through the above-described processes are integrally connected are conveyed to a cutting device such as dicing, and cutting is performed. In the manufacturing process of the hybrid module 1, as shown in FIG. 11, the hybrid modules 1 </ b> A and 1 </ b> B are cut into pieces one by one by the cutter 36 and completed.
[0056]
  As described above, the element sealing block body 2 includes the semiconductor circuit element 5, the light emitting element 6, and the light receiving element 7.SealingSince the structure is sealed by the resin layer 8, it has a certain degree of mechanical rigidity. Therefore, the element sealing block body 2 can be conveyed to the next process and subjected to a predetermined process even in a single state. In the above-described embodiment, the cutting process of the hybrid module 1 is performed as the final process. For example, as shown in FIGS. 12 and 13, the element sealing block body 2 is cut in advance on the dummy substrate 30. You may make it perform.
[0057]
  The dummy substrate 30 is formed by connecting a plurality of element sealing block bodies 2 </ b> A and 2 </ b> B, and is then transferred to the dummy substrate 30 to a cutting device such as dicing. In the cutting process, as shown in FIG. 12, the element sealing block bodies 2 </ b> A and 2 </ b> B are cut into one piece by the cutter 36 on the dummy substrate 30.
[0058]
  The dummy substrate 30 is separated from each other as shown in FIG. 13 by performing the peeling process while the cut element sealing block bodies 2 are held on the main surface. Body 2A, 2BTheProductionDo. In each element sealing block body 2, the electric wiring block body 3 is laminated and formed on the first main surface 2a through the above-described steps.
[0059]
  As shown in FIG. 14, the hybrid module 1 manufactured through the above steps is one or more in number.Shown as an example of mounting board 4For example, flip chip mounting on the main surface of the optical / electrical wiring mixed substrate 41LawEtc.ThanThe multi-hybrid module substrate 40 is configured by being mounted. As will be described later, the multi-hybrid module substrate 40 includes an optical wiring portion 42 and a multi-layered electrical wiring portion 43 formed inside an optical / electrical wiring mixed substrate 41. A semiconductor provided in each of the hybrid modules 1A and 1B. The circuit element 5 and the light emitting element 6 and the light receiving element 7 are optically and electrically connected.
[0060]
  As shown in FIG. 15, the optical / electrical wiring mixed substrate 41 is formed by laminating an optical wiring part 42 on an electric wiring part 43. The electrical wiring portion 43 is manufactured by a multilayer wiring board technique that is generally performed although details are omitted, and multilayer electrical wiring patterns 44 a to 44 c are formed in the insulating resin layer and via vias 45. The electric wiring patterns 44a to 44c are appropriately connected. In the electrical wiring portion 43, an electrical wiring pattern 44d is formed on the second main surface 43b, and electrode pads 46 for mounting the multi-hybrid module substrate 40 on a mounting board (not shown) or the like are appropriately formed. .
[0061]
  The optical wiring portion 42 is formed on the first main surface 43a of the electric wiring portion 43 by, for example, an insulating resin material having a light guide property. In the optical wiring part 42, a large number of electrode pads 47a to 47j that are opposed to the electrode pads 23a to 23j formed on the respective hybrid modules 1A and 1B are formed on the first main surface 42a. The optical wiring part 42 is formed with a number of vias 48 that connect the electrode pads 47 a to 47 j and the electric wiring pattern 44 a of the electric wiring part 43.
[0062]
  Mounted on the optical wiring section 42DoAn optical signal transmission path 49 for optically connecting the hybrid modules 1A and 1B is formed in the layer. Although not described in detail, the optical signal transmission path 49 is formed by sealing a core material with a clad material, and optical signal input / output portions 49a and 49b are formed at both ends. In the optical signal transmission path 49, for example, as shown in FIG. 14, one input / output section 49a is opposed to the incident section 7c of the light receiving element 7 on the hybrid module 1A side, and the output section 6c of the light emitting element 6 on the hybrid module 1B side. The other input / output unit 49b is opposed.
[0063]
  In the multi-hybrid module substrate 40 configured as described above, electrical wiring is performed from the optical / electrical wiring mixed substrate 41 side to the hybrid modules 1A and 1B.Part 43Control signals and power are supplied through the. In the multi-hybrid module substrate 40, for example, the hybrid module 1B operates and power is supplied from the semiconductor circuit element 5.EnthusiasmWhen the signal is supplied to the light emitting element 6,EnthusiasmLightStudyAnd is emitted from the emitting portion 6c to the optical / electrical wiring mixed substrate 41 side. In the multi-hybrid module substrate 40, the light incident on the optical / electrical wiring mixed substrate 41StudyIs guided into the optical signal transmission path 49 via the input / output unit 49b.
[0064]
  In the multihybrid module substrate 40, the light guided through the optical signal transmission path 49StudyIs emitted through the input / output unit 49a on the other end side and enters the hybrid module 1A from the optical / electrical wiring mixed substrate 41 side.IsThe In the multi-hybrid module substrate 40, lightStudyIs incident on the light receiving element 7 through the incident portion 7c, and this light is received by the light receiving element 7.StudyNo.EnthusiasmConvert to issue. In the multihybrid module substrate 40, the electric power is passed through the light receiving element 7.EnthusiasmIs supplied to the semiconductor circuit element 5.
[0065]
  In the multihybrid module substrate 40, as described above, the hybrid modules 1A and 1B are mounted on the optical / electrical wiring mixed substrate 41 in which optical wiring and electric wiring are mixedly mounted by a general mounting method. In the multi-hybrid module substrate 40, control signals and power supply are performed by electrical wiring, and information signals are transmitted between the semiconductor circuit elements 5 and 5 mounted on the hybrid modules 1A and 1B, respectively, by optical wiring.
[0066]
  Therefore, the multi-hybrid module substrate 40 can transmit information signals at high speed and with a large capacity. In the multi-hybrid module substrate 40, the parasitic capacitance is reduced by shortening the electrical wiring between the hybrid modules 1A and 1B, and the operation speed between the semiconductor circuit elements 5 and 5 is greatly improved. Corresponding to high performance, high functionality, multi-functionality, high speed processing, etc. due to capacity etc. is achieved.
[0067]
  As described above, the hybrid module 1 includes the insulating layers 12 and 13 of the electric wiring block body 3.Optical transparencyHowever, the present invention is not limited to this configuration. The multi-hybrid module 50 shown in FIG. 16 as the second embodiment is similar to the above-described hybrid module 1 in the basic configuration in which the element sealing block body 51 and the electric wiring block body 52 are stacked and integrated. However, it has a feature in the configuration in which the optical signal transmission path 53 is formed in the electric wiring block body 52.
[0068]
  The multihybrid module 50 includes a first semiconductor circuit element 54, a second semiconductor circuit element 55, and an optical input / output unit of the semiconductor circuit elements 54, 55 in the element sealing block body 51. The light emitting element 56 and the first light receiving element 57 and the second light emitting element 58 and the 21st light receiving element 59 are provided.SealingThe resin layer 60 is sealed. In addition, each element 54-59 is a member similar to each element 5-7 mentioned above, and description is abbreviate | omitted.
[0069]
  In the multihybrid module 50, each of the elements 54 to 59 in the element sealing block body 51 is equivalent to the signal sealing block body 2 described above.Forming surfaceMake up the same planeSealingThe resin layer 60 is sealed. In the multihybrid module 50, the first light-emitting element 56, the first light-receiving element 57, the second light-emitting element 58, and the twenty-first light-receiving element 59 are paired with the semiconductor circuit elements 54 and 55 interposed therebetween. Has been placed. In the multihybrid module 50, a first light receiving element 57 on the first semiconductor circuit element 54 side and a second light emitting element 58 on the second semiconductor circuit element 55 side are arranged adjacent to each other.
[0070]
  In the multihybrid module 50, a larger number of semiconductor circuit elements, light emitting elements, and light receiving elements may be mounted in the element sealing block body 51. Further, the multihybrid module 50 is not limited to the above-described arrangement example of the elements 54 to 59. The multi-hybrid module 50 is manufactured by using a dummy substrate having an element sealing block body 51 having a planarized main surface in the same manner as the element sealing block body 2 described above. The main surface 51a that exposes the signal input / output unit is formed as a highly accurate flat surface.
[0071]
  In the multihybrid module 50, an electrical wiring block body 52 is formed on the main surface 51a of the element sealing block body 51 with high accuracy. The electrical wiring block body 52 includes a first clad layer 61 and a second clad layer 62 having a light guiding property and an insulating property, and a core material is sealed to form an optical signal transmission path 53 and a large number of vias. 63 is formed. The electrical wiring block body 52 is formed through the first cladding layer 61 and the second cladding layer 62 so as to be opposed to the electrode pads on which the vias 63 are formed in the elements 54 to 59 and the details are omitted. Electrode pads are formed in the openings of the vias 63 on the main surface 52a. Note that the electrical wiring block body 52 may be formed in multiple layers in the same manner as the electrical wiring block body 3 described above.
[0072]
  The optical signal transmission path 53 is, for example,Light transmissiveA core material formed of a resin material is constituted by a so-called optical confinement type optical signal transmission line sealed with a clad material having a different refractive index. The optical signal transmission path 53 is made of, for example, polyimide resin, epoxy resin, acrylic resin, polyolefin resin, or rubber resin.Optical transparencyIt is formed with the resin material which has. The optical signal transmission path 53 is formed of a mixed material of these resins or a polymer material to which fluorine is added.
[0073]
  The optical signal transmission path 53 includes a first semiconductor circuit element 54 and a second semiconductor circuit element 55.Via the first light emitting element 56 and the second light receiving element 59OpticalEnable to send and receive signalsConnect to. The optical signal transmission path 53 is formed across the first light emitting element 56 on the first semiconductor circuit element 54 side and the second light receiving element 59 on the second semiconductor circuit element 55 side. In the optical signal transmission path 53, one end portion facing the first light emitting element 56 constitutes an input portion 53a, and the other end portion facing the second light receiving element 59 constitutes an output portion 53b. The optical signal transmission path 53 has both end portions constituting the input portion 53a and the output portion 53b formed as inclined surfaces of 45 °, and acts as a mirror surface for converting the optical paths of incident light and outgoing light by 90 °.
[0074]
  A manufacturing process of the electrical wiring block body 52 will be described with reference to FIGS. In the manufacturing process, as shown in FIG. 17, the first clad layer 61 is formed by applying the above-described resin material on the entire main surface 51 a of the element sealing block body 51. The first cladding layer 61 is formed by uniformly applying a resin material on the main surface 51a of the flat element sealing block body 51 by, for example, a spin coating method or the like.
[0075]
  In the manufacturing process, as shown in FIG. 18, the refractive index is made different from that of the cladding material on the first cladding layer 61.Optical transparencyThe core 64 is patterned by the resin material. The core 64 is patterned so as to straddle the first light emitting element 56 on the first semiconductor circuit element 54 side and the second light receiving element 59 on the second semiconductor circuit element 55 side. In this case, the core 64 forms an optical signal transmission path forming groove in the first cladding layer 61 by patterning, and fills the core material in the optical signal transmission path forming groove to form a three-dimensional optical confinement type optical signal. A transmission path 53 is formed.
[0076]
  The core 64 is bonded to the sheet-like first clad layer 61 to form a slab type optical confinement type optical signal transmission path 53. In the manufacturing process of the electric wiring block body 52, a core material or a clad material formed by curing from a liquid state or a film-like material is used.
[0077]
  In the manufacturing process, as shown in FIG. 19, the second cladding layer 62 is formed on the first cladding layer 61 so as to seal the core 64. In the manufacturing process, as shown in FIG. 20, a large number of via holes 66 are formed so that the electrodes formed in the signal input / output portions of the elements 54 to 59 face the main surface side of the second cladding layer 62. Is done. In the manufacturing process, vias are formed by performing conduction processing inside each via hole 66. A portion of the via 63 penetrates the optical signal transmission path 53.
[0078]
  The multi-hybrid module 50 manufactured through the above steps is a mounting board as shown in FIG.66The multi-hybrid module substrate 70 is manufactured face down. In the multihybrid module substrate 70, the multihybrid module 50 receives supply of control signals and power via vias 63 connected to the electrode pads on the mounting board 66 side. The multihybrid module substrate 70 includes light between the first semiconductor circuit element 54 and the second semiconductor circuit element 55 in the multihybrid module 50.StudyIs transmitted through an optical signal transmission path 53 formed in the electric wiring block body 52. Therefore, the multi-hybrid module substrate 70 can reduce optical loss and perform efficient signal transmission, and can reduce parasitic capacitance by shortening electrical wiring.
[0079]
【The invention's effect】
  As described above in detail, according to the present invention, a semiconductor circuit element and an optical element are combined.Sealed in an insulating resin layer formed of an insulating resin material so that each input / output part forming surface is coplanar with each otherElement sealing block bodyOn the main surfaceIn addition,Transmits electrical signals to an insulating resin layer with light transmissionWith electrical wiring patternTransmit optical signalLaminate electrical wiring block with light guideBy doingThe semiconductor circuit element and the optical element are an electric wiring block body.ThroughThe electrical connection between the optical element and the light guide unit is also performed with precision and shortest electrical connection. Therefore, according to the present invention, the semiconductor circuit element and the optical element are connected with low parasitic capacitance and the optical signal is transmitted through the optical element. High capacity can be achieved.
[Brief description of the drawings]
FIG. 1 is a longitudinal sectional view of a hybrid module shown as an embodiment of the present invention.
FIG. 2 is a longitudinal sectional view of a base substrate for manufacturing a hybrid module.
FIG. 3 is a longitudinal sectional view for explaining a device mounting process, showing a manufacturing process diagram of a hybrid module.
FIG. 4 is a longitudinal sectional view for explaining an element sealing step.
FIG. 5 is a longitudinal sectional view for explaining a peeling process of an element sealing block body.
FIG. 6 is a longitudinal sectional view for explaining a step of forming an insulating layer in the element sealing block body.
FIG. 7 is a longitudinal sectional view for explaining a step of forming a via hole in an insulating layer.
FIG. 8 is a longitudinal sectional view for explaining a via forming step.
FIG. 9 is a longitudinal sectional view for explaining a step of forming a second insulating layer.
FIG. 10 is a longitudinal sectional view for explaining a step of forming an electrode pad.
FIG. 11 is a longitudinal sectional view for explaining a hybrid module cutting step;
FIG. 12 is a longitudinal sectional view for explaining another cutting process.
FIG. 13 is a longitudinal sectional view for explaining a peeling process of an element sealing block body.
FIG. 14 is a longitudinal sectional view of a multi-hybrid module substrate on which a hybrid module is mounted.
FIG. 15 is a vertical cross-sectional view of an optical / electrical wiring mixed substrate.
FIG. 16 is a longitudinal sectional view of a multi-hybrid module shown as the second embodiment of the present invention.
FIG. 17 is a longitudinal sectional view for explaining a step of forming a first cladding layer in the element sealing block body.
FIG. 18 is a longitudinal sectional view for explaining a process for forming a core material constituting an optical signal transmission path.
FIG. 19 is a longitudinal sectional view for explaining a second cladding layer forming step.
FIG. 20 is a longitudinal sectional view for explaining a via hole forming step.
FIG. 21 is a longitudinal sectional view of a multi-hybrid module substrate.
[Explanation of symbols]
  DESCRIPTION OF SYMBOLS 1 Hybrid module, 2 element sealing block body, 3 Electrical wiring block body, 4 Mounting board, 5 Semiconductor circuit element, 6 Light emitting element, 7 Light receiving element, 8SealingResin layer, 14 Insulating layer, 17 Electrical wiring layer, 18, 19 Via, 21 Incident part, 22 Light emitting part, 24 Light guide member, 27 Hybrid module substrate, 30 Dummy substrate, 31 Base substrate, 32 Release layer, 40 Multi-hybrid Module board, 41 Optical / electrical wiring mixed board, 42 Optical wiring part, 43 Electrical wiring part, 49 Optical signal transmission path, 50 Multi-hybrid module, 51 Element sealing block body, 52 Electrical wiring block body, 53 Optical signal transmission path , 54, 55 Semiconductor circuit element, 56, 58 Light emitting element, 57, 59 Light receiving element, 60SealingResin layer, 61, 62 Clad layer, 64 cores, 70 Multi-hybrid module substrate

Claims (9)

半導体回路素子と光学素子とが、それぞれの信号入出力電極が設けられた信号入出力部形成面を第１の主面に対して同一平面を構成するように露出されて絶縁樹脂材によって形成された封止樹脂層内に封止されてなる素子封止ブロック体と、
光透過特性を有する絶縁樹脂材により絶縁層を形成し、この絶縁層の第１の主面に上記半導体回路素子と上記光学素子の上記信号入出力電極と相対する接続用電極を形成しかつ上記第１の主面と相対する第２の主面に基板実装用の電極パッドを形成するとともにこれら接続用電極と電極パッド間を電気的に接続する層間接続ビアを有する１層若しくは多層の電気配線パターンからなる電気配線層を形成し、上記光学素子の上記信号入出力部形成面に設けられた光学信号入出力部との対向部位を光学信号の入出力導光部として構成した電気配線ブロック体とからなり、
上記素子封止ブロック体の上記封止樹脂層の上記第１の主面上に、上記電気配線ブロック体がその第１の主面を積層面として上記半導体回路素子及び上記光学素子の上記入出力電極に相対する上記接続用電極を接続して積層形成されたことを特徴とする半導体回路素子・光学素子混載ハイブリットモジュール。A semiconductor circuit element and the optical element is formed by a respective signal input and output electrodes the signal output portion forming surface provided is exposed to form the same plane with respect to the first main surface insulating resin material An element sealing block body sealed in the sealing resin layer ,
An insulating layer is formed of an insulating resin material having light transmission characteristics, a connection electrode is formed on the first main surface of the insulating layer so as to face the semiconductor circuit element and the signal input / output electrode of the optical element, and One-layer or multi-layer electric wiring having electrode pads for mounting on a substrate formed on a second main surface opposite to the first main surface and having an interlayer connection via for electrically connecting the connection electrodes and the electrode pads An electric wiring block body in which an electric wiring layer made of a pattern is formed and a portion facing the optical signal input / output unit provided on the signal input / output unit forming surface of the optical element is configured as an optical signal input / output light guide unit And consist of
On said first main surface of the sealing resin layer of the element sealing block body, the electrical wiring block body is above the input and output of the semiconductor circuit element and the optical element the first major surface as a stacking surface A hybrid circuit including both a semiconductor circuit element and an optical element, wherein the connection electrode opposite to the electrode is connected and laminated. 上記電気配線ブロック体には、上記第１の主面或いは上記絶縁層の内層に、端部が上記光学素子の上記光学信号入出力部と対向されて入出力部を構成して、上記光学素子から出射される光学信号或いは上記光学素子に入射される光学信号を導光する光学信号伝送路が形成されていることを特徴とする請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。The aforementioned electric wiring block body, the inner layer of the first main surface or the insulating layer, the end portion constitutes the input and output portion is opposed to the optical signal input and output portions of the optical element, the optical element 2. The hybrid circuit including a semiconductor circuit element and an optical element according to claim 1, wherein an optical signal transmission path for guiding an optical signal emitted from the optical signal or an optical signal incident on the optical element is formed. 上記光学信号伝送路が、光透過特性を有する絶縁樹脂材やこの絶縁樹脂材にフッ素を添加した素材、或いはこれらの混合物からなる高分子材料によって形成されることを特徴とする請求項２に記載の半導体回路素子・光学素子混載ハイブリットモジュール。The optical signal transmission path, material added with fluorine in the insulating resin material and the insulating resin material having light transmission properties, or according to claim 2, characterized in that it is formed by a polymeric material consisting of a mixture thereof Hybrid module with mixed semiconductor circuit elements and optical elements. 上記素子封止ブロック体が、上記封止樹脂層に上記第２の主面側から研磨処理を施して薄型化されることを特徴する請求項１に記載の半導体回路素子・光学素子混載ハイブリットモジュール。 2. The hybrid circuit module with a mixed semiconductor circuit element and optical element according to claim 1 , wherein the element sealing block body is thinned by polishing the sealing resin layer from the second main surface side. . シリコン基板やガラス基板を用いるダミー基板の平坦な主面上に全面に亘って剥離層を形成するダミー基板製作工程と、
上記ダミー基板の上記剥離層上に半導体回路素子と光学素子とをそれぞれの信号入出力電極が設けられた信号入出力部形成面を搭載面として位置決めして搭載する素子搭載工程と、上記ダミー基板の上記剥離層上に絶縁樹脂材により封止樹脂層を形成するとともにこの封止樹脂層によって上記半導体回路素子と上記光学素子とを封止する素子封止工程と、上記剥離層を介して上記ダミー基板から上記半導体回路素子と上記光学素子とを封止した上記封止樹脂層を剥離する剥離工程とを経て、第１の主面となる剥離面において上記半導体回路素子と上記光学素子とがそれぞれの上記信号入出力部形成面を上記封止樹脂層の上記第１の主面と同一平面を構成するように露出されて上記封止樹脂層に封止されてなる素子封止ブロック体を製作する素子封止ブロック体製作工程と、
光透過特性を有する絶縁樹脂材により上記素子封止ブロック体の上記第１の主面上に上記半導体回路素子及び上記光学素子の上記信号入出力部形成面にそれぞれ設けられた上記入出力電極と相対してこれらを露出させるビアホールを有する絶縁層を形成する絶縁層形成工程と、上記ビアホール内に導電処理を施して上記絶縁層の第１の主面に上記半導体回路素子と上記光学素子の上記信号入出力電極と相対して形成した接続用電極と上記第１の主面と相対する第２の主面に形成した基板実装用の電極パッドとを電気的に接続する層間接続ビアを有する１層若しくは多層の電気配線パターンからなる電気配線層を形成する電気配線層形成工程とを経て、上記光学素子の上記信号入出力部形成面に設けられた光学信号入出力部との対向部位を光学信号の入出力導光部として構成した電気配線ブロック体を 製作する電気配線ブロック体製作工程とを有し、
上記素子封止ブロック体の上記封止樹脂層の上記第１の主面上に、上記半導体回路素子と上記光学素子とを電気的に接続する電気配線パターンからなる電気配線層を有する上記電気配線ブロック体を積層形成することを特徴とする半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。A dummy substrate manufacturing process in which a release layer is formed over the entire main surface of a dummy substrate using a silicon substrate or a glass substrate;
An element mounting step of mounting positions the semi conductor circuit element and the optical element and a signal output portion formed surfaces provided respective output electrodes on said release layer of said dummy substrate as a mounting surface, the dummy and element sealing step of sealing the above semiconductor circuit element and the optical element by the encapsulating resin layer to form a substrate layer sealing resin by insulation resin material on the release layer on, via the peeling layer Then, the semiconductor circuit element and the optical element are separated from each other on a peeling surface that becomes a first main surface through a peeling step of peeling the sealing resin layer that seals the semiconductor circuit element and the optical element from the dummy substrate. element sealing block Doo is sealed to each of the signal input-output unit forming surface on the sealing resin layer is exposed to constitute the first main surface flush with said sealing resin layer Element to make body And the sealing block body fabrication process,
The input and output electrodes respectively provided to the signal input-output portion forming surface of the upper Symbol semiconductor circuit element and the optical element by an insulating resin material having light transmission properties on said first main surface of the element sealing block body relative to the insulating layer forming step and the first major surface to the semiconductor circuit element and the upper Kize' marginal subjected to conductive treatment in the via hole to form an insulation layer having a via hole for exposing them and Interlayer connection for electrically connecting a connection electrode formed opposite to the signal input / output electrode of the optical element and a substrate mounting electrode pad formed on the second main surface opposite to the first main surface An electrical wiring layer forming step of forming an electrical wiring layer comprising a single-layer or multilayer electrical wiring pattern having vias, and an optical signal input / output section provided on the signal input / output section forming surface of the optical element. Opposite part optical And a electric wiring block body fabrication step of fabricating electric wiring block body configured as input and output light guide unit of the item,
The electric wiring having an electric wiring layer comprising an electric wiring pattern for electrically connecting the semiconductor circuit element and the optical element on the first main surface of the sealing resin layer of the element sealing block body. A manufacturing method of a hybrid module including a semiconductor circuit element and an optical element, wherein block bodies are laminated. 上記剥離層が粘着性を有する絶縁樹脂材によって形成され、上記素子搭載工程において搭載される上記半導体回路素子及び上記光学素子を上記ダミー基板上に仮保持することを特徴とする請求項５に記載の半導体回路素子・光学端子混載ハイブリットモジュールの製造方法。The release layer is formed of an insulating resin material having adhesiveness, wherein the semiconductor circuit element and the optical element is mounted in the element mounting process to claim 5, characterized in that the temporarily held on the dummy substrate Manufacturing method of hybrid circuit of mixed semiconductor circuit element and optical terminal. 複数個分の上記素子封止ブロック体を構成する所定個数の上記半導体回路素子及び所定個数の上記光学素子をそれぞれ上記ダミー基板上に搭載する上記素子搭載工程と、
上記半導体回路素子群及び上記光学素子群を上記絶縁樹脂材によって形成した上記封止樹脂層内に一括して封止する上記素子封止工程と、
上記剥離層を介して上記ダミー基板から剥離することによって、第１の主面となる剥離面において上記半導体回路素子群と上記光学素子群とがそれぞれの信号入出力電極が設けられた信号入出力部形成面を上記封止樹脂層の上記第１の主面と同一平面を構成するように露出されて上記封止樹脂層に封止されてなる素子封止ブロック集合体を製作する素子封止ブロック集合体製作工程と、
光透過特性を有する絶縁樹脂材により上記素子封止ブロック集合体の上記第１の主面上に、上記半導体回路素子群と上記光学素子群のそれぞれの上記信号入出力部形成面に設けられた上記入出力電極と相対してこれらを露出させるビアホールを有する絶縁層を形成する絶縁層形成工程と、上記ビアホール内に導電処理を施して上記絶縁層の第１の主面に上記各半導体回路素子と上記各光学素子のそれぞれの上記信号入出力電極と相対して形成した接続用電極と上記第１の主面と相対する第２の主面に形成した基板実装用の電極パッドとを電気的に接続する層間ビアを有する１層若しくは多層の電気配線パターンからなる電気配線層を形成する電気配線層形成工程とを経て、上記光学素子の上記信号入出力部との対向部位を光学信号の入出力導光部として構成してなる電気配線ブロック集合体を製作する電気配線ブロック集合体製作工程と、
上記素子封止ブロック集合体と上記電気配線ブロック集合体から上記素子封止ブロック体と上記電気配線ブロック体の積層体を１個分毎に切り分ける切分け工程とが施され、
複数個を一括して製作することを特徴とする請求項５に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。The element mounting step of mounting a predetermined number of the semiconductor circuit elements and a predetermined number of the optical elements constituting the plurality of element sealing block bodies on the dummy substrate;
The element sealing step of collectively sealing the semiconductor circuit element group and the optical element group in the sealing resin layer formed of the insulating resin material;
By separating from the dummy substrate through the release layer, the semiconductor circuit element group and the optical element group are provided with respective signal input / output electrodes on the release surface serving as the first main surface. element sealing the part forming surface to fabricate element sealing block aggregate comprising been sealed is exposed sealed the sealing resin layer so as to constitute the first main surface flush with said sealing resin layer Block assembly production process,
An insulating resin material having light transmission characteristics is provided on the first main surface of the element sealing block assembly on the signal input / output portion forming surfaces of the semiconductor circuit element group and the optical element group, respectively. An insulating layer forming step of forming an insulating layer having a via hole exposing the input / output electrode opposite to the input / output electrode; and conducting each conductive treatment in the via hole to form each semiconductor circuit element on the first main surface of the insulating layer electrical and respective electrode pads of said output electrodes and a relative to the substrate mount formed between the connection electrode and the first main surface formed in the opposite second main surface of each optical element and Through an electrical wiring layer forming step of forming an electrical wiring layer having a single-layer or multilayer electrical wiring pattern having an interlayer via connected to the optical signal, the portion of the optical element facing the signal input / output unit is input to an optical signal. Output And the electric wiring block assembly fabrication process for fabricating the electrical wiring block aggregate comprising constructed as parts,
A cutting step of cutting the element sealing block body and the laminated body of the electric wiring block bodies from the element sealing block aggregate and the electrical wiring block aggregate for every one piece is performed,
6. The method of manufacturing a hybrid module including a semiconductor circuit element and an optical element according to claim 5 , wherein a plurality of the modules are manufactured in a lump. 複数個分の上記素子封止ブロック体を構成する所定個数の上記半導体回路素子及び所定個数の上記光学素子をそれぞれ上記ダミー基板上に搭載する上記素子搭載工程と、
上記半導体回路素子群及び上記光学素子群を上記絶縁樹脂材によって形成した上記封止樹脂層内に一括して封止する上記素子封止工程と、
上記ダミー基板上において上記封止樹脂層を切断して上記素子封止ブロック体を１個分毎に切り分ける素子封止ブロック体切分け工程とを有し、
上記各素子封止ブロック体が上記ダミー基板から剥離されることによって複数個の素子封止ブロック体を一括して製作することを特徴とする請求項５に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。The element mounting step of mounting a predetermined number of the semiconductor circuit elements and a predetermined number of the optical elements constituting the plurality of element sealing block bodies on the dummy substrate;
The element sealing step of collectively sealing the semiconductor circuit element group and the optical element group in the sealing resin layer formed of the insulating resin material;
An element sealing block body cutting step for cutting the sealing resin layer on the dummy substrate and cutting the element sealing block bodies one by one;
6. The hybrid hybrid semiconductor circuit element / optical element according to claim 5 , wherein each of the element sealing block bodies is peeled off from the dummy substrate to manufacture a plurality of element sealing block bodies at a time. Module manufacturing method. 上記封止ブロック体の上記第１の主面或いは光透過特性を有する絶縁樹脂材によって形成された上記電気配線ブロック体の上記絶縁層上に、クラッド材によってコア材を封装してなり、このコア材の端部が上記光学素子の上記光信号入出力部と対向されて光信号入出力部を構成して上記光学素子から出射される光学信号或いは上記光学信号に入射される光学信号を導光する光学信号伝送路を形成する光学信号伝送路形成工程を有することを特徴とする請求項５に記載の半導体回路素子・光学素子混載ハイブリットモジュールの製造方法。To the sealing block of the first major surface or the light transmitting properties having been formed by an insulating resin material has the electric wiring block of the insulation layer, it was FuSo the core material by cladding material, the An end portion of the core material is opposed to the optical signal input / output unit of the optical element to constitute an optical signal input / output unit to guide an optical signal emitted from the optical element or an optical signal incident on the optical signal. 6. The method of manufacturing a hybrid module including a semiconductor circuit element and an optical element according to claim 5 , further comprising an optical signal transmission path forming step of forming an optical signal transmission path for emitting light.
JP2002357069A 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof Expired - Fee Related JP4042555B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002357069A JP4042555B2 (en) 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002357069A JP4042555B2 (en) 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004193221A JP2004193221A (en) 2004-07-08
JP4042555B2 true JP4042555B2 (en) 2008-02-06

Family

ID=32757223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002357069A Expired - Fee Related JP4042555B2 (en) 2002-12-09 2002-12-09 Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4042555B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4810957B2 (en) * 2005-02-28 2011-11-09 ソニー株式会社 Hybrid module and manufacturing method thereof
JP4810958B2 (en) * 2005-02-28 2011-11-09 ソニー株式会社 Hybrid circuit device
US20070080458A1 (en) 2005-10-11 2007-04-12 Tsuyoshi Ogawa Hybrid module and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3091214B2 (en) * 1990-05-11 2000-09-25 株式会社日立製作所 Manufacturing method of multi-chip module
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
JP2001185752A (en) * 1999-12-24 2001-07-06 Nippon Telegr & Teleph Corp <Ntt> Semiconductor device and optical signal input/output device using the same
JP2001313350A (en) * 2000-04-28 2001-11-09 Sony Corp Chip-shaped electronic component and its manufacturing method, and pseudo-wafer used for manufacture of chip- shaped electronic component and its manufacturing method
JP4540275B2 (en) * 2000-12-22 2010-09-08 イビデン株式会社 IC chip mounting substrate and manufacturing method of IC chip mounting substrate

Also Published As

Publication number Publication date
JP2004193221A (en) 2004-07-08

Similar Documents

Publication Publication Date Title
JP3882738B2 (en) Composite chip module and manufacturing method thereof, and composite chip unit and manufacturing method thereof
KR100909155B1 (en) Multichip Circuit Module and Manufacturing Method Thereof
JP4023285B2 (en) Optical / electrical wiring mixed hybrid circuit board and manufacturing method thereof, and optical / electrical wiring mixed hybrid circuit module and manufacturing method thereof
KR101053419B1 (en) Multilayer wiring circuit module and manufacturing method thereof
US7915076B2 (en) Hybrid module and method of manufacturing the same
JP4425936B2 (en) Optical module
JP2006245057A (en) Hybrid module, its manufacturing method, and hybrid circuit apparatus
JP4899604B2 (en) Three-dimensional semiconductor package manufacturing method
US9490240B2 (en) Film interposer for integrated circuit devices
JP4810958B2 (en) Hybrid circuit device
JP4899603B2 (en) Three-dimensional semiconductor package manufacturing method
JP2003163323A (en) Circuit module and manufacturing method thereof
EP3843510A2 (en) Electronic module with single or multiple components partially surrounded by a thermal decoupling gap
KR20110042981A (en) A printed circuit board and a fabricating method the same
US7450793B2 (en) Semiconductor device integrated with opto-electric component and method for fabricating the same
JP4810957B2 (en) Hybrid module and manufacturing method thereof
JP4042555B2 (en) Semiconductor circuit element / optical element mixed hybrid module and manufacturing method thereof
JP2004286835A (en) Optical element mounted device, its manufacturing method, and wiring board with the optical element mounted device
JP2006270036A5 (en)
KR20150043135A (en) printed circuit board which includes metal layer and semiconductor package including the same
JP2004327516A (en) Multilayered substrate effective for optical and electrical utility and its manufacturing method
TW202232712A (en) Packaging structure with antenna and manufacturing method of packaging structure
US8546943B2 (en) Ball grid array substrate with insulating layer and semiconductor chip package
CN114823387A (en) Board-level system-in-package method and package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees