JP4799680B2 - 画像処理方法 - Google Patents

画像処理方法 Download PDF

Info

Publication number
JP4799680B2
JP4799680B2 JP2010190907A JP2010190907A JP4799680B2 JP 4799680 B2 JP4799680 B2 JP 4799680B2 JP 2010190907 A JP2010190907 A JP 2010190907A JP 2010190907 A JP2010190907 A JP 2010190907A JP 4799680 B2 JP4799680 B2 JP 4799680B2
Authority
JP
Japan
Prior art keywords
signal
frame
output
photocell
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010190907A
Other languages
English (en)
Other versions
JP2011019264A (ja
Inventor
マティソン,フィリップ・イー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2011019264A publication Critical patent/JP2011019264A/ja
Application granted granted Critical
Publication of JP4799680B2 publication Critical patent/JP4799680B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155Control of the image-sensor operation, e.g. image processing within the image-sensor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Investigating Or Analysing Materials By Optical Means (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)
  • Image Input (AREA)

Description

本発明は、一般に画像処理の分野に関する。より詳細には、本発明は画像または動画ビデオ圧縮に関するものである。
現在の技術では、画像キャプチャ・デバイス、すなわち、シーンに存在する色および/または輝度に比例する電気信号によって環境またはシーンを表現するデバイスは、CCD(電荷結合素子)技術を使用して製造および設計されることが多い。CCD画像キャプチャ・デバイスは、小さなフォトセルを使用して、フォトセルに入るシーンからの入射光に関係した電気信号を生成する。イメージング・デバイスは、焦点の合っているシーン全体にわたって一連の信号を捕捉して記憶できるようなフォトセルの2次元のアレイを含んでいる。最近では、CMOS(相補形金属酸化物半導体)イメージャ・デバイスが開発されており、これは、CCDデバイスで得られるものと同種の出力信号を提供するように機能し、しばしコストや複雑さが低減される。普通のイメージング・デバイスの例には、スキャナ、動画ビデオ・カメラおよびディジタル・スチール・カメラが含まれる。
CMOSまたはCCD技術のいずれに基づいているとしても、これらのイメージング・デバイスの多くは、NTSC(NationalTelevision SystemsCommittee)として知られている伝送基準に準拠して設計されている。NTSCを制限しているものの1つは、画像が(イメージャ・アレイの)連続する走査行として送信されるのではなくて、奇数列が偶数列とは別々に送信される状態で送信されることである。奇数列と偶数列を分離するこのプロセスは、一般にインターレース走査と呼ばれている。NTSC信号は、アナログ電圧レベルとして符号化された輝度情報、および色搬送波周波数の位相と振幅において符号化された色情報などを有する。NTSC信号が画像処理のためにコンピュータ・システムに転送されるとき、コンピュータ・システムは信号変換器を利用して、アナログの符号化情報を伝送された画像に対する輝度および色差のディジタル値に変換する。画像をディジタル表示するためのもっとも一般的に使用される輝度と色差のフォーマットは、YCrCb(CCIR(国際無線通信諮問委員会:International Consultative Committee onBroadcasting)601カラー・スペースと呼ばれるディジタル・カラー・システム)として知られている。NTSCからYCrCbへの変換は、その性質上やほとんどの市販のマイクロプロセッサが逐次処理という性格であるために逐次である。その後の画像処理も逐次で行われる。逐次データ処理が優勢な中で1つの顕著な例外は、SIMD(単一命令多重データ:Single Instruction MultipleData)処理を使用するインテル社のMMX(TM)技術ベースのプロセッサである。そのようなプロセッサをイメージング・デバイスといっしょに使用することの補完として、ディジタル値を捕捉するために使用されるセルを並列処理することは有用である。さらに、ディジタル・フォトセルを実際に使用する際の重要なファクタは、アナログ・フォトセル部分の積分時間が比較的長く、比較的遅いため、したがって簡単なディジタル化方法を使用できることである。(元の値ではなくてピクセルおよび/またはフレーム間の差が符号化される)ピクセルごとに差計算をするようなある種の固有の逐次オペレーションを含む動画ビデオの場合、そのような計算を、厳密にホスト・プロセッサによってではなくてイメージング・デバイスで行うことを可能にするアーキテクチャを実装することが有用である。
開示しているものは、入射する光エネルギーをアナログ信号として捕捉するように構成されたアナログ・フォトセル、そのフォトセルと結合しアナログ信号を記憶するように構成されたサンプル・アンド・ホールド増幅器、かつその増幅器に結合され、アナログ信号を光エネルギー量に比例するディジタル値に変換するディジタル変換器を備える装置である。
本発明の方法および装置の目的、特徴および利点は、以下の説明から明らかになろう。
本発明で利用するディジタル・フォトセルを示す図である。 従来の逐次イメージャの簡単なブロック図である。 より効率的な画像差分化のためのアーキテクチャを示す図である。 本発明の一実施形態を示す図である。 本発明の一実施形態によるピクセルごとのアナログ差分エンジンを示す図である。 本発明の一実施形態によるピクセルごとのディジタル差分エンジンを示す図である。
本発明の一態様は、シーンを捕捉する画像形成アレイに使用される各フォトセルの機能の拡張を含んでいる。CMOS技術で製造されたデバイスでアナログとディジタルの信号の組合せを利用することは純粋にアナログ・フォトセルを使用するより有利となる可能性がある。アナログ・フォトセルは、本発明の一実施形態によると、変換回路とともに組み込むことによって、ディジタル・フォトセルを作成することができる。ディジタル・フォトセルは、入射光によって生成されたアナログ信号をディジタル符号に変換し、そしてディジタル領域で処理される画像とすることができる。図6で示しているようにそのようなディジタル・フォトセルのアレイを使用して、イメージング・デバイスにディジタル画像処理システムを実装することができる。
図1は、本発明で利用するディジタル・フォトセルを例示している。
アナログ・フォトセル110は画像化されるシーンから入射する光エネルギーを捕捉する。アナログ・フォトセル110は周囲光の状態で変動する積分時間Tに従って動作する。積分時間は、フォトセルを飽和させるのに必要な間隔より短い。フォトセルに蓄積される電荷は、サンプル・アンド・ホールド増幅器120に対する入力である。フォトセルが電荷を放電するとき、カウンタ140はリセットされ、その次の積分期間のための計数を開始する。カウンタ140は、電圧制御発振器(VCO)130によって駆動する。VCO130は、サンプル・アンド・ホールド増幅器120で記憶されている先に取得した電荷によって設定された入力レベルを有する。VCO130は、カウンタ140が増加する速度を制御する。アナログ・フォトセルで輝度が増加すると、VCO130によって駆動されるカウンタ140も高速化する。特定の電荷に対してある積分期間の間にカウンタ140の計数が終了し、リセットされる前にその値をレジスタ150に送る。カウンタ140の最終値でもあるレジスタ150のディジタル値は、先の積分期間内のピクセルの輝度値を表している。動画像形成システムの場合、レジスタ150は、画像の1つの「フレーム」のピクセルを含んでいる。次のフレームを表す光電電荷はサンプル・アンド・ホールド回路120にあり、一方、カウンタ140は次のフレームを表すディジタル値を生成している。レジスタ150は画像の一部としてまたは他の処理のために出力するまでピクセル値を保持する。フォトセルは並列して動作するので、イメージャ・ピクセル・アレイを構成するディジタル・フォトセルのそれぞれを同一タイミングおよび制御シーケンスを使用して調整することができ、定期的にフレーム全体が出力される。
カウンタのダイナミック・レンジがフォトセルのダイナミック・レンジと一致することを保証するために、サンプル・アンド・ホールド増幅器としてはVCO130への入力を適切に調整できるものを配置する。ダイナミック・レンジは、捕捉されるシーンの周囲光のレベルが様々なために不一致となる可能性がある。シーンの周囲光の電荷の結果である積分期間の変動は、捕捉された画像が適切なコントラストを有することを保証する。VCO130のダイナミック・レンジを調整してアナログ・フォトセルと一致させるために、グローバル・スケーリング電圧160をアレイの各ディジタル・フォトセルのサンプル・アンド・ホールド増幅器に加え、各フォトセルのVCO素子を現時点の周囲光の状態と一致したダイナミック・レンジを有するように調整させる。図1の機能が拡張されたディジタル・フォトセルは、逐次イメージング・デバイスで、または並列画像処理アーキテクチャで使用するために利用することができる。
図2は、従来の逐次イメージャの簡単なブロック図である。
上部で指摘したように、MPEGなどの動画ビデオ圧縮は、差分化アプローチを利用して画像データの連続するフレームを符号化する。2つのフレームが完全に捕捉または画像化された後、対応するピクセル間の差分が計算され、次いで符号化される。このことは、非常に相関したまたは冗長な画像特徴を最小限のビット数を使用して符号化することを可能にする。例えばテレビ会議において、捕捉された画像の背景は、1つのフレームから次のフレーム間でほんのわずかしか、またはまったく変動しない可能性がある。この場合、連続するフレームで背景部分全体を伝送するのではなくて、フレーム間のピクセルの変動のみを伝送することで十分であるはずである。図2では、CCDイメージング・デバイスで利用される逐次イメージャは、1つのフレーム全体に対するピクセル情報と、次いで他のフレーム全体に対する情報を外部へシフト・アウトした後に、第1差分フレームを計算することができるはずである。したがって、この従来の方法は、差分を表す第3のフレームを生成するために2つ(またはそれ以上)の画像フレーム全体を捕捉しそして記憶することを必要とした。この第1フレーム、すなわち「キー」フレームが捕捉されディジタル化され、連続するフレームも同様にされる。次いでディジタル化されたフレームが差分化され、差分フレームが生成される。従来の画像差分化装置の遅延と計算負荷を少なくするために、図3のものと類似したアーキテクチャを採用することができる。
図3は、より効率的な画像差分化のためのアーキテクチャを例示している。イメージング・デバイスの従来の設計は、連続して捕捉されるフレームを捕捉しディジタル化した後に差分化が行われる。この従来の設計を改良するため、アナログでの差分化がディジタル化の前に行われるならば、計算負荷を非常に軽減化することができる。図3の並列シフト差分化装置は、シフト化を利用して画像差分データを生成する目標を達成する。
8個の例示的なアナログ・フォトセルA31、A32、A33、A34、A35、A36、A37、およびA38の組を検討する。フォトセルはシーンの決められた位置のアナログ輝度を捕捉する。これらの輝度値は、その積分時間の間にフォトセルに蓄積する電荷の量で表わされる。フォトセルA31、...A38は、図1のディジタル・フォトセル・ユニットのようにディジタル化された出力を生成しない。むしろ、記憶された電荷は積分期間(所与のフレーム時間ではすべてのフォトセルに対して同じ)の終りに対応するシフト・セルに渡される。アナログ・フォトセルの各行に対して、2つのシフト・セルの行がある。シフト・セルの1つの行は第1フレーム(「キー」フレーム)のフォトセルの出力を記憶し、シフト・セルの第2の行は続いているフレームのフォトセルの出力を記憶する。シフト・セルの各行はフォトセル・データを逐次的に出力する。
キー・フレーム出力のシフト・セルの行は、S32、S34、S36、S38、S40、S42、S44、およびS46と指定されている。キー・フレームのすぐ後に続くフレームの出力を記憶するシフト・セルの行は、S31、S33、S35、S37、S39、S41、S43、およびS45と表示されている。イメージング・アーキテクチャが最初に初期化されるとき、すべてのシフト・セルはヌルまたはゼロの輝度値を記憶している。第1画像フレームが捕捉されるとき、アナログ・フォトセルA31、...A38はそれぞれ、フォトセル上に入射したシーンの特定の位置の輝度を表す電荷を発生させる。この組の信号は、シフト・セルS31、S33、...S46の行に転送される。キー・フレームに対するシフト・セルの行はその時、空である。この第1フレームのデータを出力するのではなくて、アーキテクチャは次のフレームが捕捉されるまで待機する。次の画像フレームがアナログ・フォトセルA31、...A38によって捕捉されるとき、図3で示しているように先のフレームの成果は、最初にシフト・セルS31、S33、...S45からシフト・セルS32、S34、...S46の行へそれぞれ転送される。次に第2フレームの積分期間の終りに、その信号はアナログ・フォトセルA31、...A38からシフト・セルS31、S33、...S45へ転送される。この時、シフト・セルの両方の行は画像フレーム情報を含んでいる。第1フレームを記憶しているシフト・セルS32、S34、...S46の行が外部へシフトされる。このことはキー・フレーム出力312を表している。キー・フレーム出力312は、同時に差動op−amp(演算増幅器)310の入力にシフトされる。
シフト・セルS31、S33、...S45に記憶されている現時点のフレームの成果も差動op−amp310の他の入力にシフト・アウトされる。差動op−amp310は、アナログ信号、すなわちデルタ・フレーム出力314を生成し、これは現時点のフレームから先のフレーム(キー・フレーム)を引いた結果である。アナログ信号デルタ・フレーム出力314およびキー・フレーム出力312は、両方とも保存または処理する前にディジタル化することができる。逐次シフト化オペレーションはアナログ・キー・フレームと現時点のフレーム出力をピクセルごとのみで出力するので、現時点のフレームとキー・フレーム全体は、最初に出力と差動op−amp310にシフトされなければならない。逐次シフト化オペレーションが完了して、キー・フレームと現時点のフレームの最後が出力/処理された後、次いでシフト・セルS31、S33、...S45に記憶されていた現時点のフレームは並列に行S32、S34、...S46にシフトされ、したがって次のキー・フレームになる。
この設計の利点は、主に2つの画像フレーム全体ではなくて、アナログ差分フレーム出力のみをディジタル化するために送るようにしたことにある。行われる他の徹底的な処理に応じて、デルタ・フレーム出力314および/またはキー・フレーム出力312をディジタル化することができる。従来の設計では、2つのフレームのアナログ・フォトセルの情報全体が捕捉され、分離して外部にシフトされ、その後ディジタル化および差分化が行われる。図3のアーキテクチャでは、キー・フレーム312と次のフレームに対する差動(デルタ・フレーム出力314)が同時に出力にシフトされる。
図3の実施形態は、さらにキー・フレームと差分フレーム全体を、同時ではあるが、他のフレームをアナログ・フォトセルで捕捉する前に外部にシフトする必要がある。このアーキテクチャの他の改良点を、本発明のさらに他の実施形態に従って図4に示す。
図4は本発明の一実施形態を例示している。
図4の実施形態では、現時点のフレームが直ちに外部にシフトされ、さらにop−amp420によって再生成され、フィードバックされる。
図4のアーキテクチャでは、現時点の画像フレームがN+1個のアナログ・フォトセルA0、A1...AN のアレイによって捕捉され、それらは次いで並列でシフト・セルC0、C1...CN にそれぞれ渡される。シフト・セルC0、C1...CNは、捕捉したフレーム・データをカスケード(バケツリレー)方式でCNからC0 へシフト・アウトする。現時点のフレーム・データはop−amp420によって再生成され、示しているようにシフト・セルSN...S0のアレイにフィードバックされる。再生成された現時点のフレームがフィードバックされるので、現時点のフレームは、シフト・セルSN...S0のアレイから外部へシフトされた先のフレームに対して差分化される。現時点のフレームと先のフレーム間の差分化は、op−amp410で達成され、ピクセルごとの差分フレーム出力が生成される。この逐次画像形成システムには、捕捉されるフレームのピクセル・データ全体の待機の必要なしに現時点のフレームと差分フレームの両方を提供するという意図した利点がある。通常、2つのフレーム、第1フレームおよび第2フレームを両方とも、差分フレームの生成が可能になる前に捕捉しなければならない。図4のアーキテクチャは、逐次画像形成でのそのような制限を除去している。op−amp410と420については詳細には述べていないが、当業者によって設計可能である。しかしop−amp420の場合は信号保全性を増大させる機能と、op−amp410の場合は2つの信号の差分化の機能を有する必要がある。
図5は、本発明の一実施形態によるピクセルごとのアナログ差分エンジンを例示している。
図5の実施形態は、キー・フレームに基づく複数の差分フレームの伝送を可能する。イメージング装置は、最初の画像出力で、どのピクセルも差動ではないキー・フレームの捕捉および伝送を行うはずである。シフト・セルS51、S52、...S54を介して外部にシフトされるこのキー・フレームは、さらにアナログ保持レジスタH51、H52、...H54のアレイにフィードバックされる。フィードバックおよび出力の前に、各ピクセルは再生成増幅器R5に渡され、この増幅器は伝送遅延の損失を回避するためにピクセルの充填レベルを再生成する。保持レジスタH51...H54への現時点のフレームのこのフィードバックは、次のフレームが捕捉されるとき、「先の」フレームとして使用可能になることを確実にする。すなわち完了したフレームが記憶されることで、次のフレーム・サイクルの時に差分フレームを計算し、この差分を伝送することが可能になる。
このことを成し遂げるために、各アナログ保持レジスタH51、H52、H53およびH54の出力は、差動演算増幅器O51、O52、O53およびO54の入力とそれぞれリンクしている。現時点のフレームは、アナログ・フォトセルA51、A52、A53およびA54で捕捉され、この出力は差動演算増幅器O51、O52、O53およびO54の他の入力にそれぞれ渡される。出力でキー・フレームが伝送された後、後続の各フレームを、増幅器O51、O52、O53およびO54によって計算された先のフレームまたはキー・フレームと比べた差分として伝送することができる。後続の「差分」フレームがいくつであっても、次のキー・フレームが必要とされるまで出力に伝送することができる。各シフト・セルS51、S52、S53およびS54への入力は、アナログ・セルA51、A52、A53およびA54のぞれぞれでまったく初めて捕捉されたフレーム(キー・フレームが必要とされるとき)または演算増幅器O51、O52、O53およびO54それぞれの差分出力のいずれか一方である。
選択信号(図示せず)が一組のアナログ多重化装置M51、M52、M53およびM54のそれぞれに送られる。この信号は、アプリケーション・ユーザの必要に応じて、適切なキー・フレーム・データ(フレームA51、A52、A53およびA54のそれぞれ)または差分フレーム・データ(O51、O52、O53およびO54)のいずれかをシフト・セルS51、S52、S53およびS54のそれぞれにルーティングする。シフト・セルの追加の行および同様のアーキテクチャを、述べているように逐次いっしょにリンクすることができる。
図6は、本発明の一実施形態によるピクセルごとのディジタル差分エンジンを例示している。
図6の実施形態は、キー・フレームに基づく複数の差分フレームの伝送を可能する。イメージング装置は、最初の画像出力で、どのピクセルも差動ではないキー・フレームの捕捉および伝送を行うはずである。ディジタル・フォトセル(ピクセル)D61、D62、D63およびD64によって捕捉される最初のキー・フレームは、出力バス600に出力する。同時に、ディジタル・ピクセルD61、D62、D63およびD64は、一連のディジタル保持レジスタH61、H62、H63およびH64にそれぞれ入力される。現時点のフレームの保持レジスタH61...H64へのこのフィードバックは、次のフレームが捕捉されるとき、「先の」フレームとして使用可能になることを確実にする。すなわち完了したフレームが記憶されることで、次のフレーム・サイクルの時に差分フレームを計算し、この差分を伝送することが可能になる。
このことを成し遂げるために、各ディジタル保持レジスタH61、H62、H63およびH64の出力は、減算ユニットS61、S62、S63およびS64の入力とそれぞれリンクしている。現時点のフレームは、ディジタル・フォトセルD61、D62、D63およびD64で捕捉され、この出力は減算ユニットS61、S62、S63およびS64の他の入力にそれぞれ渡される。出力でキー・フレームが伝送された後、後続の各フレームを、減算ユニットS61、S62、S63およびS64によって計算された先のフレームと比べた差分として伝送することができる。後続の「差分」フレームがいくつであっても、次のキー・フレームが必要とされるまで出力に伝送することができる。
出力バスは、申込者/ユーザの必要に応じて、(D61、D62、D63およびD64から)キー・フレーム・ピクセルまたは(減算ユニットS61、S62、S63およびS64から)差分フレーム・ピクセルのいずれか一方を伝送する。必要なモード、キーまたは差分に基づいて、選択信号(図示せず)がディジタル多重化装置M61、M62、M63およびM64のそれぞれに送られ、したがって次いでその信号は、(D61、D62、D63およびD64それぞれから)キー・フレーム・ピクセルまたは(S61、S62、S63およびS64それぞれから)差分フレーム・ピクセルのいずれかを、示しているようにルーティングする。M61、M62、M63およびM64から供給されるものと類似した付加的なディジタル出力を、所望の各ピクセルに対して繰り返し構築することができる。
本明細書で説明した例示的な実施形態は、単に本発明の原理を例示するためのものであり、本発明の範囲を限定するものとして解釈すべきではない。むしろ、本発明の原理を広範囲なシステムに適用することで、本明細書で説明した利点および他の利点を達成したり、または他の目的も同様に満たすことができる。
410 、420: OP-AMP

Claims (3)

  1. デジタル・フォトセルのアレイ内の各デジタル・フォトセルから、複数のレジスタの内の対応するレジスタにそれぞれ信号を送ること、
    前記アレイ内の各デジタル・フォトセルからの信号と、該各デジタル・フォトセルに対応するそれぞれのレジスタからの信号との差を決定すること、および
    デジタル・フォトセルのアレイからの信号または前記決定された差の信号から、信号セットを選択すること
    を含む方法。
  2. アナログ・フォトセルのアレイ内の各アナログ・フォトセルからの信号と、各レジスタの出力が次のレジスタの入力に結合している複数のレジスタの内の該各アナログ・フォトセルに対応するレジスタからの信号との差を決定すること、
    アナログ・フォトセルのアレイからの信号または前記決定された差の信号から、信号セットを選択すること
    前記選択された信号セットのそれぞれの信号を、各シフト・セルの出力が次のシフト・セルの入力に接続されている複数のシフト・セルの内の対応するシフト・セルに転送すること、
    前記複数のレジスタの最初のレジスタの入力に、前記複数のシフト・セルの終端の出力からの再生成増幅器を介した信号を転送すること
    を含む方法。
  3. アナログ・フォトセルのアレイ内の各アナログ・フォトセルから、各記憶場所の出力が次の記憶場所の入力に接続されている第1の複数の記憶場所の内の対応する記憶場所に、信号を転送することと、
    該第1の複数の記憶場所の終端の出力からの信号を増幅することと、
    それぞれの記憶場所の出力が次の記憶場所の入力に結合されている第2の複数の記憶場所の内の最初の記憶場所の入力に、前記第1の複数の記憶場所の終端からの増幅済み信号を転送することと、
    前記第1の複数の記憶場所の終端の出力からの信号と前記第2の複数の記憶場所の終端の出力からの信号との差を決定すること
    を含む方法。
JP2010190907A 1999-05-07 2010-08-27 画像処理方法 Expired - Fee Related JP4799680B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/307,574 US6777663B2 (en) 1999-05-07 1999-05-07 Enhanced Photocell with sample and hold amplifier
US09/307,574 1999-05-07

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000617642A Division JP4993808B2 (ja) 1999-05-07 2000-05-02 画像読取りデバイス内の画像データの組込み処理の方法および回路

Publications (2)

Publication Number Publication Date
JP2011019264A JP2011019264A (ja) 2011-01-27
JP4799680B2 true JP4799680B2 (ja) 2011-10-26

Family

ID=23190333

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000617642A Expired - Fee Related JP4993808B2 (ja) 1999-05-07 2000-05-02 画像読取りデバイス内の画像データの組込み処理の方法および回路
JP2010190907A Expired - Fee Related JP4799680B2 (ja) 1999-05-07 2010-08-27 画像処理方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000617642A Expired - Fee Related JP4993808B2 (ja) 1999-05-07 2000-05-02 画像読取りデバイス内の画像データの組込み処理の方法および回路

Country Status (10)

Country Link
US (4) US6777663B2 (ja)
EP (1) EP1177679B1 (ja)
JP (2) JP4993808B2 (ja)
KR (1) KR100477318B1 (ja)
CN (3) CN1225889C (ja)
AU (1) AU4693400A (ja)
DE (1) DE60013806T2 (ja)
HK (1) HK1047514A1 (ja)
TW (1) TW465228B (ja)
WO (1) WO2000069166A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777663B2 (en) * 1999-05-07 2004-08-17 Intel Corporation Enhanced Photocell with sample and hold amplifier
US6704798B1 (en) * 2000-02-08 2004-03-09 Hewlett-Packard Development Company, L.P. Explicit server control of transcoding representation conversion at a proxy or client location
US7106347B1 (en) * 2000-05-31 2006-09-12 Intel Corporation Transforming pixel data and addresses
US7088390B2 (en) * 2000-06-19 2006-08-08 Olympus Optical Co., Ltd. Imaging apparatus in which exposure control is performed to suppress changes in sensitivity due to changes in gradation mode
WO2003001567A2 (en) * 2001-06-20 2003-01-03 R3 Logic, Inc. High resolution, low power, wide dynamic range imager with embedded pixel processor and dram storage
US7443427B2 (en) * 2002-08-23 2008-10-28 Micron Technology, Inc. Wide dynamic range linear-and-log active pixel
US20060033826A1 (en) * 2004-08-12 2006-02-16 Xinqiao Liu Imaging array having variable pixel size
EP1657910A1 (en) * 2004-11-12 2006-05-17 STMicroelectronics Limited Image sensor
WO2007044191A2 (en) * 2005-09-21 2007-04-19 Rjs Technology, Inc. High resolution and wide dynamic range integrator
JP5021551B2 (ja) * 2007-05-28 2012-09-12 株式会社リコー 画像読取装置および方法
JP2009055479A (ja) * 2007-08-28 2009-03-12 Panasonic Corp イメージセンサ及び電磁波イメージング装置
JP2010010742A (ja) * 2008-06-24 2010-01-14 Olympus Corp 固体撮像装置
JP5392533B2 (ja) * 2008-10-10 2014-01-22 ソニー株式会社 固体撮像素子、光学装置、信号処理装置及び信号処理システム
US8982099B2 (en) * 2009-06-25 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method of the same
JP5343944B2 (ja) * 2010-08-18 2013-11-13 株式会社デンソー 燃料噴射制御装置
US8693772B2 (en) * 2011-10-11 2014-04-08 Tandent Vision Science, Inc. System and method for digital image signal compression using intrinsic images
CN102868865B (zh) * 2012-09-12 2015-09-02 中国科学院西安光学精密机械研究所 一种图像像元合并的电路及方法
JP6284047B2 (ja) * 2013-05-29 2018-02-28 パナソニックIpマネジメント株式会社 撮像装置および撮像方法
FR3008208B1 (fr) 2013-07-02 2016-12-02 Mbda France Procede et dispositif pour la detection de tirs provenant d'armes legeres
CN108548490B (zh) * 2018-04-17 2020-05-05 中科晶源微电子技术(北京)有限公司 用于确定光栅像在成像平面上的移位的方法和设备和用于确定物体高度的方法和设备
CN109005329B (zh) * 2018-09-19 2020-08-11 广东工业大学 一种像素单元、图像传感器以及相机
US11877068B2 (en) 2019-02-04 2024-01-16 Anduril Industries, Inc. Advanced computational pixel imagers with multiple in-pixel counters
US20230007211A1 (en) * 2021-06-30 2023-01-05 Microsoft Technology Licensing, Llc Virtual ambient illuminance sensor system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1424360A (en) 1972-05-22 1976-02-11 Rotaflex Ltd Spotlieghts
US3833903A (en) * 1973-01-02 1974-09-03 Gordon Eng Co Compensated voltage-controlled oscillator particularly for analog to digital converters
SU740085A1 (ru) 1978-07-07 1994-07-30 А.В. Вето Линейный формирователь сигналов изображения
US4724311A (en) * 1985-11-15 1988-02-09 American Sterilizer Company Variably transmissive filter
US4864515A (en) * 1987-03-30 1989-09-05 Honeywell Inc. Electronic sensing screen for measuring projectile parameters
JPS63296478A (ja) 1987-05-28 1988-12-02 Nippon Hoso Kyokai <Nhk> 固体撮像装置
EP0454481B1 (en) * 1990-04-27 1996-08-28 Canon Kabushiki Kaisha Movement vector detection device
JPH04360284A (ja) * 1991-06-06 1992-12-14 Nissan Motor Co Ltd 画像処理装置
JP3524112B2 (ja) * 1992-10-09 2004-05-10 キヤノン株式会社 固体撮像装置
JPH0767152B2 (ja) 1993-03-25 1995-07-19 日本電気株式会社 イメージセンサとその駆動方法
US5461425A (en) 1994-02-15 1995-10-24 Stanford University CMOS image sensor with pixel level A/D conversion
US5795300A (en) * 1994-06-01 1998-08-18 Advanced Body Metrics Corporation Heart pulse monitor
JP2551382B2 (ja) * 1994-06-14 1996-11-06 日本電気株式会社 固体撮像装置
US5631704A (en) * 1994-10-14 1997-05-20 Lucent Technologies, Inc. Active pixel sensor and imaging system having differential mode
US5764288A (en) * 1995-01-06 1998-06-09 Integrated Data Systems, Inc. Analog processing element (APE) and related devices
JP3984665B2 (ja) * 1995-12-27 2007-10-03 キヤノン株式会社 画像信号の符号化圧縮装置および方法
JPH09205587A (ja) * 1996-01-29 1997-08-05 Canon Inc 撮像装置
JPH09247519A (ja) * 1996-03-08 1997-09-19 Sony Corp 撮像装置
US5962844A (en) * 1997-09-03 1999-10-05 Foveon, Inc. Active pixel image cell with embedded memory and pixel level signal processing capability
JP3794180B2 (ja) 1997-11-11 2006-07-05 セイコーエプソン株式会社 座標入力システム及び座標入力装置
US6529237B1 (en) * 1997-12-02 2003-03-04 Texas Instruments Incorporated Complete CDS/PGA sample and hold amplifier
US6476864B1 (en) * 1998-05-11 2002-11-05 Agilent Technologies, Inc. Pixel sensor column amplifier architecture
US6354733B2 (en) * 1999-01-15 2002-03-12 Ametex, Inc. System and method for determining combustion temperature using infrared emissions
US6777663B2 (en) * 1999-05-07 2004-08-17 Intel Corporation Enhanced Photocell with sample and hold amplifier
US6975355B1 (en) * 2000-02-22 2005-12-13 Pixim, Inc. Multiple sampling via a time-indexed method to achieve wide dynamic ranges

Also Published As

Publication number Publication date
EP1177679B1 (en) 2004-09-15
EP1177679A2 (en) 2002-02-06
US6777663B2 (en) 2004-08-17
US6777664B2 (en) 2004-08-17
CN1293744C (zh) 2007-01-03
TW465228B (en) 2001-11-21
US6870150B2 (en) 2005-03-22
AU4693400A (en) 2000-11-21
HK1047514A1 (zh) 2003-02-21
US20020033445A1 (en) 2002-03-21
CN1225889C (zh) 2005-11-02
DE60013806T2 (de) 2005-09-29
US20030111590A1 (en) 2003-06-19
WO2000069166A2 (en) 2000-11-16
US20010050330A1 (en) 2001-12-13
US20020033444A1 (en) 2002-03-21
JP2002544719A (ja) 2002-12-24
KR100477318B1 (ko) 2005-03-17
JP2011019264A (ja) 2011-01-27
KR20020008176A (ko) 2002-01-29
CN1359588A (zh) 2002-07-17
WO2000069166A3 (en) 2001-07-05
JP4993808B2 (ja) 2012-08-08
CN1324878C (zh) 2007-07-04
CN1525737A (zh) 2004-09-01
DE60013806D1 (de) 2004-10-21
US6888121B2 (en) 2005-05-03
CN1529494A (zh) 2004-09-15

Similar Documents

Publication Publication Date Title
JP4799680B2 (ja) 画像処理方法
JPH0918792A (ja) 撮像装置
US8564685B2 (en) Video signal capturing apparatus, signal processing and control apparatus, and video signal capturing, video signal processing, and transferring system and method
US5576760A (en) High resolution television camera using frame memory
US20040046880A1 (en) Image signal processing apparatus
JPH09163210A (ja) 撮像システム
JPH04369962A (ja) 固体撮像装置及びその制御方法
JPH05167932A (ja) 固体撮像装置
JP2022139337A (ja) 撮像素子
JPH05268523A (ja) ビデオカメラ
JPH07162874A (ja) 単板式高感度カラーカメラ装置
JPH08294057A (ja) 固体撮像素子
JP2663621B2 (ja) 固体撮像装置
JP2005260411A (ja) 高感度撮像装置
JP2619353B2 (ja) 固体撮像装置
JPH0364277A (ja) 電荷結合撮像装置
JP2000165757A (ja) 撮像装置
JPH10108076A (ja) 固体撮像装置
JPH02231873A (ja) ビデオカメラ装置
JPH04257171A (ja) 撮像装置
JPH1198421A (ja) 撮像装置
JPH07288730A (ja) テレビジョンカメラ装置
JPH04217194A (ja) 固体撮像装置
KR20060129739A (ko) 이미지 센서
JPH07288781A (ja) イメージフォーマット変換装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110712

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees