JPH07288781A - イメージフォーマット変換装置 - Google Patents

Abstract

(57)【要約】 【構成】 入射する被写体からの撮像光を電気信号に変
換する撮像手段１１と、撮像手段１１からの出力信号に
対して、雑音を抑制、自動利得制御などを行なう前処理
手段１２と、前処理手段１２からの出力信号をアナログ
信号からデジタル信号に変換するＡＤ変換手段１３と、
ＡＤ変換手段１３から出力されたデジタルデータから輝
度信号処理と色信号処理を行なう映像信号処理手段１４
と、映像信号処理手段１４から出力されたデジタル画像
データから任意のイメージフォーマット画像を生成する
イメージ変換手段１５と、本装置を制御するための制御
手段１７を備えたイメージフォーマット変換装置におい
て、イメージフォーマットの変換を水平方向の変換回路
２１と垂直方向の変換回路２２とを分離し、直列的に接
続してなるものである。 【効果】 画像の変換に際し画像データの逐次処理を行
ない垂直、そして水平とその変換処理を分離することに
より、フレームメモリからデータを取り出すことなく、
その目的を達成するための回路の削減、ＡＳＩＣ化の容
易さを図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パソコン、ワークステ
ーション、テレビ電話、テレビ会議などのデジタル変調
して画像伝送を行なうための映像取り込みカメラに使用
するイメージフォーマット変換装置に関するものであ
る。

【０００２】

【従来の技術】従来の画像伝送装置はカメラから取り込
んだ映像信号をＣＩＦ（ＣｏｍｍｏｎＩｎｔｅｒｍｅｄ
ｉａｔｅ Ｆｏｒｍａｔ）と言う中間フォーマットに変
換し、その後画像圧縮を施して、通信回線を通して相手
側に映像信号を伝送する。

【０００３】このＣＩＦへの変換は特開平４−１８５０
８７号公報に示すような、ラインの削除や同一ラインの
データを重複して送りだすこと、あるいは同公報の従来
技術に記しているような１フレーム分のデータをフレー
ムメモリに記憶させ、このデータを演算することによ
り、走査線数の変換を行なっていた。

【０００４】また、水平方向に変換に際しても同様にフ
レームメモリ内のデータを利用するのが一般的であるほ
か、特願平５−２６８６０８号に見られるように変換の
単位となる３２ドットを一旦シフトレジスタやバッファ
に蓄えた後、変換処理を行なっていた。

【０００５】

【発明が解決しようとする課題】上記のような従来のイ
メージフォーマット変換装置では、 １）複雑な画素変換、ライン変換を行なうためのフレー
ムメモリが必要である。 ２）簡単にラインを削除したり、同一のデータを再度使
用することにより、画質の悪化が顕著である。 ３）シフトレジスタやバッファを多用するため回路規模
が大きくなる。などの問題があった。

【０００６】

【課題を解決するための手段】上記問題点を解決するた
めに本発明のイメージフォーマット変換装置は、垂直方
向の変換と水平方向の変換を分離し、これらを直列的に
接続すると共に、走査線数の変換に関しては変換データ
の有効タイミングを示す信号を用いることにより、より
少ないラインメモリで走査線数の変換を補完を行ないな
がら実施し、水平方向のドット数の変換も変換データ有
効タイミングを示す信号を用いることにより、シフトレ
ジスタなどを用いることなくドット数の変換を行う。ま
た、上記のことからも明らかな様にデータは一定の周期
で連続して出力されることにはならないが、必要であれ
ばＦＩＦＯメモリを介することにより、他の変換方法と
同様に一定周期の連続したデータとして出力を取り出す
ことができることとなる。

【０００７】

【実施例】以下、本発明のイメージフォーマット変換装
置の実施例を図面と共に詳細に説明する。図１は本発明
のイメージフォーマット変換装置の一実施例を示すブロ
ック図である。図１において、撮像手段１１はレンズが
とらえた光像を電気信号に変換する。前処理手段（入力
処理手段）１２は撮像手段１１からの出力信号をサンプ
ルホールドし、自動利得補正（ＡＧＣ）などを行なう。
ＡＤ変換手段１３は前処理手段１２からの出力信号を画
素単位でデジタルデータに変換する。

【０００８】映像信号処理手段１４はＡＤ変換手段１３
から出力されたデジタルデータをもとに輝度信号
（Ｙ）、色信号（Ｒ−Ｙ，Ｂ−Ｙ）を生成し、ホワイト
バランス処理、ガンマ補正処理などを行ない、輝度信号
（Ｙ）と色信号（Ｒ−Ｙ，Ｂ−Ｙ）をデジタル信号とし
て出力する。この時、色信号はＲ−Ｙ，Ｂ−Ｙの点順次
色差として出力される。

【０００９】駆動手段１６は撮像手段１１を制御するた
めの駆動タイミングパルス、映像信号用同期パルス、映
像信号処理用パルスなどを発生する。制御手段１７はＡ
Ｄ変換手段１３、映像信号処理手段１４、イメージフォ
ーマット変換手段（イメージ変換手段）１５、駆動手段
１６などを制御し、イメージフォーマット変換装置の動
作を実現するものである。イメージフォーマット変換手
段１５は映像信号処理手段１４から出力される輝度信
号、色信号をもとにして所定の画像サイズに変換して外
部に出力する。

【００１０】以下、このイメージフォーマット変換手段
１５の説明として、ＣＩＦフォーマットへの変換例を説
明する。まず、ＣＩＦ（Ｃｏｍｍｏｎ Ｉｎｔｅｒｍｅ
ｄｉａｔｅ Ｆｏｒｍａｔ）はＨ．２６１などに採用さ
れる符号化方式に準拠するビデオコーデックの相互通信
を考慮した世界共通のビデオ信号フォーマットである。
ＣＩＦは輝度の標本は１ライン当たり３５２本、１フレ
ーム当たり２８８ラインで直交格子状に配列される。２
つの色差成分の標本はそれぞれ１ライン当たり１７６画
素、１フレーム１４４ラインで直交格子状に配列され
る。

【００１１】ここでは図２に示すような垂直方向の変換
回路（垂直変換手段）２１の後段に水平方向の変換回路
（水平変換手段）２２が接続されるような場合について
説明する。図２において垂直変換手段２１では送られて
きたデータを逐次処理するか、あるいはラインメモリを
用いて処理するなどして、所定のライン数に変換する。
続く、水平変換手段２２では送られてきたデータを逐
次、処理を行ない所定のドット数に変換する。この方式
の場合総て、データを逐次処理しており、フレームメモ
リ等を用いてデータ処理を行ない一気に水平垂直の変換
を行うわけではないので、フレームメモリを使用するこ
となく変換処理が行なえることとなる。

【００１２】実際の垂直及び水平の変換の例については
以下に請求項２以降に記載の発明の実施例の説明と合わ
せて行なう。図２の垂直変換手段２１の例を請求項２、
請求項３に記載の発明の実施例と合わせて説明する。こ
こでは請求項３の発明で規定したような一般的な１９万
画素ＣＣＤや２７万画素ＣＣＤの１垂直２４６ラインタ
イプのデータをＣＩＦの２８８ラインへ変換する場合を
例に説明する。この変換回路のブロックが図３である。
図３において、３１はラインメモリ制御回路、３２はス
テートカウンタ、３３はウェイト発生器、３４は演算回
路、３５はラインメモリ０、３６はラインメモリ１、３
７はラインメモリ２である。

【００１３】図３の動作としては、６ラインを７ライン
に変換することにより、ライン数を２８８ラインに変換
する。６ラインを７ラインに変換する場合、通常では６
ライン分のラインメモリにデータを蓄え、変換処理を行
なうことが考えられるが請求項３の様に１水平の期間に
７／６ラインのデータを処理していくことにより、３ラ
イン分のラインメモリで変換処理が行なえる。ただし、
２４６ラインをそのまま６→７ライン変換した場合、２
８７ラインにしかならないため、実際にはこの２８７ラ
インとブランキングの１ラインを足したものとなる。ま
た、水平方向のドット数が７／６で割り切れない場合は
最も近い整数で６ラインを処理し、最後の７ライン目で
全体の調整を行なうなどすればよい。

【００１４】図３のラインメモリ制御回路は図１の映像
信号処理手段４より与えられる水平同期合わせの制御信
号と、ドットのタイミングを示すドットクロックより、
表示期間中の１ライン分の全映像データをステートカウ
ンタ２よりの書き込みラインメモリ情報を基にラインメ
モリ０から２のうちのいずれかに書き込みを行なう。図
示していないが、各ラインメモリには直接映像信号処理
手段から映像データが書き込みデータとして送られてき
ている。

【００１５】どのラインメモリに書き込みを行なうかを
示したのが図４のラインメモリライトの図である。ま
た、ステートカウンタ２の読みだしラインメモリの情報
を基に複数あるいは１つのラインメモリを読みだす。ど
のラインメモリを読みだすかを示したのが図４のライン
メモリリードの図である。ステートカウンタ２ではライ
ンメモリの書き込みと読み出しに関する状態をカウント
している。

【００１６】即ち、書き込みに関しては０から５のカウ
ントを水平同期合わせに応じて繰り返し、６つの状態を
出力している。また、書き込み読みだし共垂直の同期合
わせのタイミングで初期化される。ここでいう、垂直同
期合わせは例えば垂直表示の開始の時点などである。読
み出しに関してはドットクロックをカウントし１ライン
分の処理終了を検出して０から６のカウントを繰り返
し、７つの状態を出力している。７／６ラインのデータ
を一水平期間に処理し、このデータ有効タイミングを示
す信号もこの回路で作成する。ただし、実際には演算回
路等でデータが処理されることにより生ずるディレイを
考慮している。ウェイト発生器は演算における重みをス
テートカウンタよりの情報を基に発生させる。また、ス
ルー信号を発生させ変換後の０と６ラインは演算を行な
わず基のデータを出力させる。演算回路はステートカウ
ンタよりの情報を基に、ラインメモリのデータを選択
し、ウェイト発生器よりの重みを用いて演算を行なう。

【００１７】以上の変換結果より、６ラインのデータは
次のように７ラインに変換され２８８ラインに拡張され
ることとなる。 変換後第０ライン←変換前第０ライン 変換後第１ライン←（変換前第１ライン−変換前第０ラ
イン）×６／７＋変換前第０ライン 変換後第２ライン←（変換前第２ライン−変換前第１ラ
イン）×５／７＋変換前第１ライン 変換後第３ライン←（変換前第３ライン−変換前第２ラ
イン）×４／７＋変換前第２ライン 変換後第４ライン←（変換前第４ライン−変換前第３ラ
イン）×３／７＋変換前第３ライン 変換後第５ライン←（変換前第５ライン−変換前第４ラ
イン）×２／７＋変換前第４ライン 変換後第６ライン←変換前第５ライン この変換結果は７／６ラインを単位に出力され、１水平
の連続した形式ではデータが得られないこととなる。

【００１８】従って、このデータが有効な期間つまり１
水平の表示期間＋１水平のブランキング期間の内、７／
６×１水平の表示期間アクティブなものとなる。例えば
パイプライン形式の演算回路が後段に存在した場合、ド
ットクロックに応じて次から次へと演算処理が施される
ため、上記の様な不連続なデータはそのままでは処理で
きないが、このデータ有効タイミングを処理し、演算回
路へのクロックを停止するなどにより、誤動作を防ぐこ
とができるのである。

【００１９】続いて、水平方向の変換として一般的な２
７万画素ＣＣＤや３２万画素ＣＣＤのような５１２ドッ
トタイプのデータをＣＩＦの３５２ドットに変換する場
合について、例を上げ、請求項４に記載の発明の実施例
について説明する。変換動作は１６ドットを１１ドット
にすることにより行なわれ、図５がその変換回路ブロッ
ク例である。図５において、５１はステートカウンタ、
５２はウェイト発生器、５３は演算回路である。図５に
おいて、ステートカウンタ５１は水平データ開始時に初
期化され、その後は０から１５までをドットクロックに
応じて繰り返しカウントし１６の状態を出力する。ウェ
イト発生器５２はステートカウンタ５１よりの情報を基
に演算における重みを出力すると共にスルー信号を発生
させ演算を行なわないドットを示す。また、データ有効
タイミングもここで発生させる。

【００２０】演算回路５３は入ってきた信号を順次演算
していくもので、その概略図を図６に示す。図６におい
て６１，６２はフリップフロップ、６３は演算器を示
す。この演算回路５３からは１６ドットに対して１６ド
ットの演算結果が出力されるが、その内有効とする１１
ドットのみを選択するためにウェイト発生器５２よりデ
ータ有効信号が出力されている。

【００２１】これらの動作を示したものが図７である。
データ及びＡ，Ｂ，Ｃは便宜上０から１５の繰り返しで
表しているが実際は０から５１１までの異なったデータ
である。そして、スルー信号により演算を行なわない場
合はＡ側をそのまま出力するとするとこの変換結果は次
のようになる。 変換後第０ドット←変換前第０ドット 変換後第１ドット←（変換前第２ドット−変換前第１ド
ット）×５／１１＋変換前第１ドット 変換後第２ドット←変換前第３ドット 変換後第３ドット←（変換前第５ドット−変換前第４ド
ット）×４／１１＋変換前第４ドット 変換後第４ドット←変換前第６ドット 変換後第５ドット←（変換前第８ドット−変換前第７ド
ット）×３／１１＋変換前第７ドット 変換後第６ドット←（変換前第９ドット−変換前第８ド
ット）×８／１１＋変換前第８ドット 変換後第７ドット←（変換前第１１ドット−変換前第１
０ドット）×２／１１＋変換前第１０ドット 変換後第８ドット←（変換前第１２ドット−変換前第１
１ドット）×７／１１＋変換前第１１ドット 変換後第９ドット←変換前第１３ドット 変換後第１０ドット←（変換前第１５ドット−変換前第
１４ドット）×６／１１＋変換前第１４ドット 以上のようにして１６ドットを１１ドットに変換した場
合、データ自身は不連続に出力されるが、データ有効タ
イミングを示す信号を用いることにより、後段の回路の
誤動作を防ぐことができる。例えば、このデータを直接
外部回路に出力するような場合は、データ有効タイミン
グのみ転送のためのクロックを出力すれば良いのであ
る。この図を図８に示す。

【００２２】また、この水平変換回路の前段が前述のよ
うな１ラインのデータを不連続に出力する様な場合、垂
直側データ有効タイミングを用いなければ、図６のよう
な演算回路は不要なデータを処理してしまい変換に失敗
するが、垂直側データ有効タイミングが非アクティブに
おいて、水平変換部のドットクロックを停止させた場
合、図６のＦＦ内に不要なデータが送り込まれることは
なくなり、正常に変換処理が行なわれることとなる。図
８のような一定の間隔でないタイミングでデータ転送を
行なうことが許されない場合には請求項５に示す制御を
行ない一定周期にデータの出力が行なえるよう変換を行
なう。このブロック図が図９である。

【００２３】図９において、９１はＦＩＦＯ書き込み回
路、９２は１ライン書き込み検出回路、９３はＦＩＦＯ
読み出し回路、９４はＦＩＦＯである。図９において、
ＦＩＦＯ書き込み回路９１はデータ有効が指定されると
ドットクロックを用いてＦＩＦＯ９４への書き込み信号
を発生させる。図示していないが、ＦＩＦＯ９４にはＣ
ＩＦ変換部、例えば前述の水平変換部よりのデータが直
接送られてきているものとする。ＦＩＦＯ９４への書き
込み信号は１ライン書き込み検出回路９２にも送られ
る。１ライン書き込み検出回路９２ではＦＩＦＯ９４の
書き込み信号を検出し、１ライン分、即ちＣＩＦであれ
ば３５２ドットの書き込みを検出した時点でＦＩＦＯ読
みだし回路９３に読み出しの指示を与える。ＦＩＦＯ読
みだし回路９３は１ライン書き込み検出を受け１ライン
分のＦＩＦＯ読みだしを行なう。これにより、不連続に
送られてきたデータを１ライン分の連続したデータに変
換できることとなる。

【００２４】

【発明の効果】本発明のイメージフォーマット変換装置
は上記のような構成であるから、画像の変換に際し画像
データを逐次処理を行ない垂直、そして水平とその変換
処理を分離することにより、フレームメモリからデータ
を取り出すことなく、その目的を達成するため回路の削
減、ＡＳＩＣ化の容易さという利点を産み出すこととな
る。走査線の拡張に際しては、フレームメモリを使用し
ない場合従来例のように単にラインの挿入や削除を行な
うのではなく、ラインメモリのデータを演算処理するた
め、画質の向上が図られる。

【００２５】また、この時６ラインを７ラインに変換す
るような場合には通常６ライン分のラインメモリを用い
ることが考えられるが、入力側の１ラインに対して約７
／６ラインのデータを出力すると共に、データの存在す
るタイミングを与えることにより３ライン分のラインメ
モリで同様の変換が達成でき、回路の部品点数削減、ひ
いてはコストの削減に結び付けれることとなる。

【００２６】水平方向の変換に際してもデータの有効タ
イミングを示す信号と演算回路を用いることにより、バ
ッファやシフトレジスタを用いることなく、データを順
次演算回路に送り込むだけで変換を達成でき、やはり回
路の部品点数の削減が図られる。また、１ライン分の書
き込み検出を用いたＦＩＦＯ制御を行なうことにより、
１ライン分の連続データとして出力が行なえる。

【図面の簡単な説明】

【図１】本発明のイメージフォーマット変換装置の一実
施例を示すブロック図である。

【図２】図１のイメージフォーマット変換手段の構成を
示すブロック図である。

【図３】本発明のイメージフォーマット変換装置にて６
ラインから７ラインの変換を行なう場合の実施例を示す
ブロック図である。

【図４】図３の動作を説明するタイミングチャートであ
る。

【図５】本発明のイメージフォーマット変換装置にて水
平方向の変換を行なう場合の実施例を示すブロック図で
ある。

【図６】図５の演算回路の詳細を示すブロック図であ
る。

【図７】図５の動作を説明するタイミングチャートであ
る。

【図８】図５の変換を行なった場合の出力タイミングチ
ャートである。

【図９】本発明のイメージフォーマット変換装置のＦＩ
ＦＯによるデータ制御回路の実施例を示すブロック図で
ある。

【符号の説明】

１１ 撮像手段 １２ 前処理手段 １３ ＡＤ変換手段 １４ 映像信号処理手段 １５ イメージフォーマット変換手段 １６ 駆動手段 １７ 制御手段 ２１ 垂直変換手段 ２２ 水平変換手段 ３１ ラインメモリ制御回路 ３２ ステートカウンタ ３３ ウェイト発生器 ３４ 演算回路 ３５ ラインメモリ０ ３６ ラインメモリ１ ３７ ラインメモリ２ ９１ ＦＩＦＯ書き込み回路 ９２ １ライン書き込み検出回路 ９３ ＦＩＦＯ読み出し回路 ９４ ＦＩＦＯ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入射する被写体からの撮像光を電気信号
   に変換する撮像手段と、 撮像手段からの出力信号に対して、雑音を抑制、自動利
   得制御などを行なう前処理手段と、 前処理手段からの出力信号をアナログ信号からデジタル
   信号に変換するＡＤ変換手段と、 ＡＤ変換手段から出力されたデジタルデータから輝度信
   号処理と色信号処理を行なう映像信号処理手段と、 映像信号処理手段から出力されたデジタル画像データか
   ら任意のイメージフォーマット画像を生成するイメージ
   変換手段と、 本装置を制御するための制御手段を備えたイメージフォ
   ーマット変換装置において、 イメージフォーマットの変換を水平方向の変換回路と垂
   直方向の変換回路とを分離し、直列的に接続することを
   特徴とするイメージフォーマット変換装置。
2. 【請求項２】 請求項１に記載のイメージフォーマット
   変換装置において、撮像手段よりの走査線数が変換後の
   走査線数より少ない場合、複数のラインメモリを用いて
   信号の補完拡張を行ない走査線数を拡張すると共に、後
   段の回路に対し補完データの有効タイミングを示す制御
   信号を送ることを特徴とするイメージフォーマット変換
   装置。
3. 【請求項３】 請求項２に記載のイメージフォーマット
   変換装置において、撮像手段からの走査線数が２４６ラ
   インの場合にＣＩＦ変換のために２８８ラインへ補完拡
   張する際は、撮像手段よりの映像情報を３ライン分のラ
   インメモリに格納すると共に、このラインメモリより補
   完拡張を行なった映像情報を撮像手段の１水平期間に７
   ／６ラインデータ分出力するイメージフォーマット変換
   装置。
4. 【請求項４】 請求項１に記載のイメージフォーマット
   変換装置において、 撮像手段よりの１水平におけるドット数が変換後のドッ
   ト数より多い場合、撮像手段よりのデータを順次、圧縮
   のための演算回路に送り込むと共に後段の回路に演算結
   果が有効タイミングを示す制御信号を送ることを特徴と
   するイメージフォーマットマット変換装置。
5. 【請求項５】 請求項１または請求項２若しくは請求項
   ３若しくは請求項４に記載のイメージフォーマット変換
   装置において、 データ有効タイミングを受けＦＩＦＯメモリに書き込み
   を行なう制御回路を有すると共に、 １ライン分の書き込みが完了したことを検出する機能を
   有し、 １ライン分のデータが揃った時点で、データを出力する
   イメージフォーマット変換装置。