JPH04170892A - デジタル電子スチルカメラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、撮像素子の画素と１：１に対応する形のイン
ターレースモードでメモリに記憶しノンインターレース
モードで読み出すことにより圧縮率を改善するデジタル
電子スチルカメラに関する。

（従来の技術） 従来、電子スチルカメラは撮像素子（ＣＯＤ）の出力を
直接プロセス部に入力し演算処理し、輝度（Ｙ）と色差
（Ｒ−Ｙ）、（Ｂ−Ｙ）の信号を算出する処理方式を採
用していた。

（発明が解決しようとする課題） しかしながら、上記従来の電子スチルカメラは撮像素子
（ＣＯＤ）の出力を直接プロセス部に入力して演算処理
し、輝度（Ｙ）と色差（Ｒ−Ｙ）、（Ｂ−Ｙ）を算出し
ていた。画像の圧縮率を高めるためには画素にｌ：１に
対応するインターレースモードのデータをノンインター
レースモードで処理することが有効であるが、撮像素子
をノンインターレースモードで読み出すためには、従来
の垂直転送路の４相電極から６相電極にする必要がある
。

かっ撮像素子のＣＣＤを同一サイズにする必要があり、
ＣＯＤの同一サイズに作り込むためには、■相毎の面積
がノンインターレースモードＣＣＤでは小さくなる。こ
れは転送時の電荷容量に大きく影響し、結果的にダイナ
ミックレンジを狭くすることになる。従って、ＣＯＤの
ノンインターレースは非常に困難であるという問題があ
る。また、画像の圧縮を行う場合相関性が高ければ高い
ほど高圧縮率となる可能性があるため、フィールド類に
読み出されるデータを圧縮するよりフレーム類に読み出
す方が圧縮率が高くなる。

本発明は上記従来の問題を解決するものであり、圧縮率
を改善することが可能なデジタルスチルカメラを提供す
ることを目的とするものである。

（課題を解決するための手段） 本発明は上記目的を達成するため、デジタル電子スチル
カメラは、撮像素子と、前段アナログ処理部と、Ａ／Ｄ
変換部と、デジタルデータを記憶するフレームメモリと
、フレームメモリのアドレス制御を行う制御回路と、シ
ンクシグナルゼネレータ（以下、ＳＳＧという）、フレ
ームメモリから出力される撮像データから輝度（Ｙ）と
色差（Ｒ−Ｙ）、（Ｂ−Ｙ）を算出するプロセス部と、
輝度および色差の圧縮・伸長部と、輝度及び色差信号デ
ータからデジタルＮＴＳＣ信号を作り出すエンコーダ部
と、エンコーダから出力されるデータのＤ／Ａ変換部と
から構成され、撮像素子（ＣＯＤ）と１：１に対応する
形のインターレースモードでフレームメモリへ記憶し、
記憶したデータをもとにノンインターレースモードにて
読み出すことにより圧縮率を改善するようにしたもので
ある。

（実施例） 第１図は本発明の一実施例におけるデジタル電子スチル
カメラの概略ブロック構成を示したものである。第１図
において、１は被写体を撮影する撮影レンズ、２は被写
体像を電気映像信号に変換する撮影素子（ＣＣＤ）、３
は増幅等を行う前段アナログ処理部、４はＡ／Ｄ変換部
、５はデジタルデータを記憶するフレームメモリ、６は
ＣＣＤ等の駆動タイミング及び同期信号を作り出すＳＳ
Ｇ、７は制御回路、８はフレームメモリから出力される
撮像データから輝度（Ｙ）と色差（Ｒ−Ｙ）、　（Ｂ−
Ｙ）を算出するプロセス部、９は輝度及び色差を離散コ
サイン変換（以下、ＤＣＴという）等の圧縮処理または
データの伸長処理を行う圧縮・伸長部、１０は伸長され
た輝度及び色差信号データからデジタル画像信号を作り
出すエンコーダ、１１はメモリカード、Ｉ２はＤ／Ａ変
換部である。

第２図は本発明の実施例における撮像素子（ＣＯＤ）の
対応ラインと色配列の関係を説明する図であり、第３図
は本発明の実施例におけるフレームメモリに記憶した場
合の画素対応を示している。

第２図（ａ）のストライプ方式のＣＣＤの場合は、ＣＯ
Ｄと１対１に対応する形でフレームメモリ５へ記憶（Ｃ
ＣＤの対応ラインとしてはｎ、ｎ＋２゜ｎ＋４・・・が
第１フイールドとして、また、ｎ＋１゜ｎ＋３．ｎ＋５
・・・が第２フイールドとしてフレームメモリへ記憶さ
れる）した後、読み出す時に、第１フイールドのｎ、次
に第２フイールドのｎ＋１、さらに第１フイールドｎ＋
２・・・の順で読み出すことでインターレース読み出し
が可能になる。

補色方式の場合は第２図（ｂ）に示す色配列で構成され
ており、従来はＣＣＤ内で次のように処理されていた。

即ち、偶数、奇数側ライン（例えば、（ｎ）＋（ｎ＋１
）、（ｎ　＋　２　）＋　（ｎ　＋　３　）−）が加算
され、また、奇、偶フィールドでは加算されるラインが
１ラインずれた形になっていた（例えば、奇フィールド
；　（ｎ）＋（ｎ＋　１）、（ｎ＋２）＋（ｎ＋３）・
・・、偶フィールド；（ｎ＋　１）＋（ｎ＋２）。

（ｎ＋３）＋（ｎ＋４）、・・・）。したがって、本実
施例においてＣＣ，Ｄ画素と１対１でフレームメモリ５
へ取り込んだ場合、上記の処理をプロセス部８にて行う
必要がある。フレームメモリ５に記憶した場合の画素対
応は第３図に示す如く、偶フィルドメモリにＣＣＤ上の
偶数ラインを奇フィルドメモリにＣＣＤの奇数ラインを
それぞれ記憶する。

これはＣＣＤフレーム蓄積モードにて動作させ、ＣＣＤ
内で加算を行うことなく読み出す。

次にプロセス部８での動作の詳細について以下に説明す
る。第４図は本実施例におけるプロセス部の前段の概略
を示したものであり、第４図において、３１は１画素を
遅延させるシフトレジスタ、３２は加算回路、３３は減
算回路、３４は符号を逆にする符号器、３５はセレクタ
である。第５図にフレーム順読み出しタイミングを示す
。

フレームメモリより奇・偶メモリを同時に読み出す、こ
の時第５図に示すタイミングで２ライン繰り返しで読み
出し、第１図に示すプロセス部８の前段回路にて輝度（
Ｙ）及び０Ｒ２ＣＢを演算により算出する。第４図に示
す回路には、第６図（ａ）に示すライン毎の配列の画素
情報がフレームメモリ５の奇・偶両フィールドのメモリ
からライン類にて入力され、その両メモリからの入力４
個を使用して（第６図仕）のＡ、Ｂ、Ｃ，Ｄ）（１）式
の演算を行う。なお、Ａ、Ｂ、Ｃ，Ｄは画素類でかつメ
モリライン類に画素情報が異なってくるため、第１表に
従い出力が選択される。

Ｙ＝Ａ＋Ｂ＋Ｃ＋Ｄ ＯＲまたはＣＢ＝（Ａ−Ｂ）　　（Ｃ−Ｄ）／　　（Ａ
−Ｂ）＋（Ｃ−Ｄ）／（Ａ−８）＋（Ｃ−Ｄ）／−（Ａ
＋Ｂ）−（Ｃ−Ｄ） ・・・（１） り　　　　り　　　　り　　　　り なお、ＣＲ２ＣＢについては光学的ローパスフィルタ（
Ｌ　Ｐ　Ｆ）により帯域制限が施しであるため、第１表
に従ってすべてを算出する必要はなく、Ｍ　ｇ　。

Ｇ、Ｃ，、Ｙ、（またはＧ、Ｍ、、Ｃ，、Ｙ、）がＡ。

Ｂ、Ｃ，Ｄそれぞれに選択されている時のみ（第１表の
☆印）算出すればよく、結果的にライン毎に符号反転を
行えば、 ＣＢ　＝（Ｙ　ｅ　　Ｃｙ）　＋　（Ｍ＆　　Ｇ　）：
Ｒ＋Ｇ−Ｂ−Ｇ＋Ｒ＋Ｂ−Ｇ ：　２　Ｒ−Ｇ ＣＢ＝（ＣアーＹ、）＋（Ｍ、−Ｇ） 辷Ｂ＋Ｇ−Ｒ−Ｇ＋Ｒ＋Ｂ−Ｇ 辷２　Ｂ−Ｇ ・・・（２） が得られる。これらの信号をもとにＹ、Ｉ、　ＹＬ、　
Ｒ。

Ｇ、ＢさらにＲ−Ｙ、Ｂ−Ｙを算出し、圧縮・伸長部９
へＹ、、Ｒ−Ｙ、Ｂ−Ｙ信号を入れる。これらの信号は
ノンインターレースのフレーム画であるため、圧縮時に
効率の良い圧縮が行える。

（発明の効果） 本発明は上記実施例から明らかなように、インターレー
ス読み出しのＣＣＤを用いて、外部回路（フレームメモ
リ）によりノンインターレース信号に変換することで、
より効率の良い圧縮が行える。

また、ＣＣＤと１対１に対応する形でフレームメモリに
取り組むことで、最少容量のメモリ構成でフレーム画が
可能になるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデジタル電子スチル
カメラの概略ブロック図、第２図は本発明の実施例にお
ける撮像素子の対応ラインと色配列の関係を説明する図
、第３図は本発明の実施例におけるフレームメモリに記
憶した場合の画素対応を示す図、第４図は本発明の実施
例におけるプロセス部の前段の回路図、第５図は実施例
におけるフレーム順読み出しタイミング、第６図は実施
例における画素配列及び演算画素を示す図である。 １・・・撮影レンズ、　　２・・・撮像素子（ＣＣＤ）
３・・・前段アナログ処理部、　４・・・Ａ／Ｄ変換部
、　６・・・サンプリング信号発生器、７・・・制御回
路、　　８・・・プロセス部、　９・・・圧縮・伸長部
、　１０・・・エンコーダ、１１・・・メモリカード、
　１２・・・Ｄ／Ａ変換部、３１・・・シフトレジスタ
、　３２・・・加算回路、３３・・・減算回路、　３４
・・符号器、　３５・・・セレクタ。 特許出願人　株式会社　リ　コ　− 第４図 第５図 Ｅ；ＥＶＥＮ　、Ｏ：ＯＤＤ 第２［ （ａ） 第３ （イ隅フィールドメモリ） 沼 （ｂ） 図 （童１フイールドノモーリ） ＣＣＤズす底・ライン 第６ （ａ） 図 （ｂ） Ａ−ＭｇｏｒＧ　　Ｃ−ＣｙｏｒＹｅ

Claims (1)

【特許請求の範囲】
1. 撮影レンズと、被写体像を電気映像信号に変換する撮像
   素子（ＣＣＤ）と、前記撮像素子の出力信号の増幅等を
   行う前段アナログ処理部と、前記前段アナログ処理部か
   らの信号をデジタル信号に変換するＡ／Ｄ変換部と、デ
   ジタルデータを記憶するフレームメモリと、前記フレー
   ムメモリのアドレス制御その他全体の制御を行う制御回
   路と、前記撮像素子の駆動タイミング及び同期信号を作
   り出すシンクシグナルゼネレータ（ＳＳＧ）と、前記フ
   レームメモリから出力される撮像データから輝度（Ｙ）
   と色差（Ｒ−Ｙ）、（Ｂ−Ｙ）を演算処理し算出するプ
   ロセス部と、輝度及び色差を離散コサイン変換（ＤＣＴ
   ）等の圧縮処理を行いカードメモリに書き込むまたは前
   記カードメモリからのデータを伸長処理する圧縮・伸長
   部と、伸長された輝度及び色差信号データからデジタル
   画像信号を作り出すエンコーダ部と、前記エンコーダか
   ら出力されるデータをアナログに変換するＤ／Ａ変換部
   から構成され、前記撮像素子（ＣＣＤ）の画素と１：１
   に対応する形のインターレースモードで前記フレームメ
   モリへ記憶し、かつ前記記憶したデータをもとにノンイ
   ンターレースモードにて読み出すことにより圧縮率を改
   善することを特徴とするデジタル電子スチルカメラ。