JPH0364277A - 電荷結合撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、順次走査方式に対応した高解像度の映像信号
を出力とする電荷結合撮像装置に関する。

〔従来の技術〕

現行のテレビジョン標準方式に用いられているインター
レース走査方式に於ては、標本化によって生ずる側波帯
成分を視覚から目のＭＴＦ特性上有効に除去できないた
めにインターラインフリッカ−と呼ばれる画質妨害が生
じる。そのため、近年、画像の高画質化の要求からイン
ターラインフリッカ−が生じない順次走査方式への要求
が高まりつつある。しかし、現行のインターレース走査
に対応した電荷結合撮像素子（以後、ＣＣＤ撮像素子と
呼ぶ）自体の読み出し順序を順次走査方式に換えるのは
デバイス構造上不可能である。このため、従来、ＣＣＤ
撮像素子から得られる。インターレース走査信号をフィ
ールドメモリ等を用いて走査変換することで順次走査信
号を得ていた。

第７図にこの走査変換を実現するための装置の一例を示
す。同図で、光情報はＣＣＤ撮像素子６０の撮像面上に
結像される。ＣＣＤ撮像素子６０に於て、光情報は光電
変換される。そして、ＣＣＤ撮像素子６０からの映像信
号は、Ａ／Ｄ変換器６１によりディジタル信号に変換さ
れ、フィールドメモリ６２と時間軸変換部６３に同時に
入力される。この時間軸変換部６３において順次走査信
号に変換され、Ｄ／Ａ変換器６４によりアナログ映像信
号に変換される。

次に、時間軸変換部６３で順次走査信号に変換される過
程を第８図のタイムチャートを用いて説明する。第７図
に於て、６ｏはインターライン転送方式ＣＣＤ撮像素子
であり、光電変換素子群６０２、垂直シフトレジスタ６
０１．垂直シフトレジスタ６０１の一端に電気的に結合
した水平シフトレジスタ６０３と、この水平シフトレジ
スタ６０３から信号電荷を検出する出力回路６０４とか
ら構成されている。ここで、光電変換素子群６０２は奇
数番目の行（０１）　、　　（０２＞　、　−。

の光電変換素子群と偶数番目の行（Ｅｌ）、（Ｅ２〉、
・・・の光電変換素子群に分けられる。また、時間軸変
換部６３は、ラインメモリ６３５〜６３８とスイッチ６
３０〜６３４とがら構成されている。ＣＣＤ撮像素子６
ｏがらは、第１フイールドに奇数番目の行（０１）、（
０’２）、・・・に対応した映像信号■、■、・・・が
出力された後、第２フイールドでは、偶数番目の行（Ｅ
ｌ）、（Ｅ２）。

・・・に対応した映像信号■″、■″、・・・が出力さ
れる（■点の信号）。この偶数番目の行（Ｅｌ）。

（Ｅ２）、・・・の映像信号■、■、・・・はフィール
ドメモリ６２に蓄積されると同時に、直接、時間軸変換
部６３のラインメモリ６３５，６３６に交互に入力され
る（０点の信号）。これと同時に、フィールドメモリ６
２がらは、１フイールドの期間遅延された信号が取り出
され（■点の信号）、ラインメモリ６３７，６３８に交
互に入力される。

時間軸変換部がらは、ラインメモリ６３７，６３５．６
３８，６３６の順序で出力を取り出すことにより、奇数
番目の行（０１）、（０２）の映像信号１，２と偶数番
目の行（Ｅｌ）、（Ｅ２）の信号■°、■″を行の順番
、すなわち■、■′。

■、■′の順序に並び換えると同時に、時間軸方向に２
倍の比率で圧縮してＤ／Ａ変換器６４へ送られる。以上
動作を連続的に繰り返すことによりフレーム周波数６０
Ｈｚの順次走査方式に対応した映像信号が得られる。

〔発明が解決しようとする課題〕

上述したように、従来の技術で順次走査方式に合った信
号を取り出すにはフィールドメモリ、ラインメモリ、Ａ
／Ｄ変換器、Ｄ／Ａ変換器等を必要とし回路規模が増大
する。また、装置自体も大型化する。さらに、ＣＣＤ撮
像素子はフレーム蓄積モードに於ては、光電変換時間が
１／３ｏ秒であり、第１フイールドと第２フイールドと
で光電変換時間が１／６０秒ずれている。このため、動
画を撮像した場合解像度劣化が生じる。

本発明は、これらの問題点を改善したもので、その目的
とするところはＣＣＤ撮像素子２個と比較的簡単な構成
の回路を用いて、順次走査方式に対応した高解像度の映
像信号が得られる電荷結合撮像装置を提供することにあ
る。

〔課題を解決するための手段〕 本発明の電荷結合撮像装置は、半導体基板上にマトリッ
クス状に配置された光電変換素子群と、該光電変換素子
群の列方向に対応して配置された複数列の垂直シフトレ
ジスタ群と、該垂直シフトレジスタ群の一端に電気的に
結合された水平シフトレジスタと、該水平シフトレジス
タの一端に接続された出力回路とでそれぞれ構成された
第１と第２の電荷結合撮像素子を、１つの被写体から得
られる２つの光学像のそれぞれの結像面上に互いに垂直
方向に１画素周期、水平方向に１／２画素周期ずらして
配置し、前記第１及び第２の電荷結合撮像素子の各々の
出力回路に２つの入力端を接続したスイッチ回路と、該
スイッチ回路の出力端に接続した。光学像の動きを検出
する動き検出回路と、前記動き検出回路の出力結果に基
づき、前記第１及び第２の電荷結合撮像素子をそれぞれ
動画像の場合には、１／６０秒毎に隣接する２行分の画
素の信号電荷を加算して前記垂直シフトレジスタに読み
出し、１行毎に前記水平シフトレジスタに転送するモー
ドで駆動し、静止画像の場合には、信号電荷をフレーム
蓄積モードで読み出す駆動信号を発生する駆動回路と、
水平有効映像期間の１７２周期で前記スイッチ回路を切
換えて前記第１及び第２の電荷結合撮像素子からそれぞ
れ行単位で交互に信号を取り出す手段とを備えたという
ものである。

〔作用〕

本発明では、奇数番目の走査線、及び偶数番目の走査線
に対応する映像信号の撮像を、それぞれ別々の現行のＣ
ＣＤ撮像素子に分担させ、それらの出力信号を多重化す
ることによって、外部の大規模な信号処理回路を必要と
せず、比較的簡単な構成の回路で順次走査信号を得るこ
とができる。

また、本発明によれば、動画を撮像する際、１／６０秒
間同時蓄積された信号電荷により順次走査信号が得られ
るので、動画像に対する解像度劣化を軽減させることが
可能となる。

一方、静止画を撮像する際、フレーム蓄積モードで蓄積
された信号電荷により順次走査信号が得られるので、同
時蓄積モードで撮像した場合に比べＭＴＦ特性が優れて
いる。また、水平方向に画素ずらしした２つのＣＣＤ撮
像素子の出力信号によって合成された順次走査信号を、
１／６ｏ秒間隔で２フレームにわたって表示することに
よって水平方向の見かけの解像度を向上させることが可
能となる。

〔実施例〕

以下、本発明の実施例について図面を参照して説明する
。これから実施例について述べる前に、第２図に示す実
施例の光学的な配置について述べる。本実施例では、レ
ンズ１０を通して入力される光学像がミラー１１．１２
などによって二つに分離され、それぞれの結像面上に、
　同型のＣＣＤ撮像素子１３．１４が配置されている。

以後、ＣＣＤ撮像素子１３．１４をそれぞれＣＣＤ−Ａ
、ＣＣＤ−Ｂと呼ぶことにする。Ｃ０Ｄ−Ａは光学像に
対して、垂直方向に１画素周期分、水平方向に１／２画
素周期分ずらして配置している。

ＣＣＤ−Ａ、ＣＣＤ−Ｂからの映像信号は、切り換えス
イッチ１６により、水平有効映像期間の半分の周期毎に
交互に切り換えられ、順次走査信号として出力される。

切り換えスイッチ１６の出力信号は、動き検出口Ｆｒ４
１７（ＥＤＴＶにおけるモニタ系で使用されているもの
と回路は同じでよい）に接続され、その検出結果を基に
駆動回路１５が制御され、ＣＣＤ−Ａ及びＣＣＤ−Ｂの
動作モードが変えられる。

第１図に一実施例の構成を示す、同図に於て、１３．１
４は第１．第２のインターライン転送方式〇　〇　Ｄｌ
１ｍ素子（ソれぞれＣ０Ｄ−Ａ、Ｃ０Ｄ−Ｂと記す）で
あり、それぞれ光電変換素子群１３１．１４１、垂直シ
フトレジスタ１３２゜１４２、垂直シフトレジスタ１３
２，１４２のそれぞれの一端に接続された水平シフトレ
ジスタ１３３．１４３と、これらの水平シフトレジスタ
１３３．１４３からの信号電荷を検出する出力回路１３
４，１４４とがら構成されている。ここで、ＣＣＤ−Ａ
の光電変換素子群１３１は奇数番目の行（ＯＡＩ）、（
○Ａ２）、・・・の光電変換素子群と偶数番目の行（Ｅ
ＡＩ）、（ＥＡ２）、・・・の光電変換素子群に分けら
れる。Ｃ０Ｄ−Ｂに於いても、奇数番目の行（ＯＢＩ）
、（ＯＲ３）。

・・・の光電変換素子群と偶数番目の行（ＥＢ　１　）
　。

（ＥＢ２）、・・・の光電変換素子群に分けられる。

Ｃ０Ｄ−Ａは光学像に対して、Ｃ０Ｄ−Ｂと光学像との
関係に比較して垂直方向に１画素周期分、水平方向に１
／２画素周期分ずらして配置している。つまり、同図で
ＣＣＤ−Ａの偶数番目の行の光電変換素子群（ＥＡＩ）
上の画素ＰＡＥ　１　。

ＰＡＥ２は、それぞれＣＣＤ−Ｂの奇数番目の行の光電
変換素子群（ＯＢＩ）上の画素ＰＢＯＩとＰＢＯ２、Ｐ
ＢＯ２とＰＢＯ３の中間に位置する。

動画を撮像した場合の動作を第３図のブロック図及び第
４図のタイムチャートを使って説明する。Ｃ０Ｄ−Ａで
は、第１フイールドの期間（１／６０秒間〉に、隣接す
る２行の光電変換素子群、（つまり、（ＯＡＩ）と（Ｅ
ＡＩ）、（ＯＡ２〉と（ＥＡ２）、・・・）の信号電荷
は、垂直シフトレジスタ１３２に同時に読み出され、〜
それぞれ上下に隣接する画素どうしで加算される。その
結果、それぞれＬＡＩ、ＬＡ２．・・・と１行分の信号
電荷に合成される。その後、ＬＡＩ、ＬＡ２．・・・の
信号電荷は、水平シフトレジスタ１３３に転送され、水
平有効映像期間ＴＨの内、前半の１／２・ＴＨの期間に
出力回路１３４より行毎に順次出力されろく映像信号工
）。Ｃ０Ｄ−Ｂでも、隣接する２行の光電変換素子群、
（つまり、（ＯＢｌ　〉　　と　　（ＦＢＩ）　　、　
　（ＯＲ３＞　　　と　　（ＥＢ２）・・・）の信号電
荷は、それぞれＬＢＩ、ＬＢ２．・・・と１行分の信号
電荷に合成される。その後、ＬＢｌ、ＬＢ２．・・・の
信号電荷は、水平シフトレジスタ１４３に転送され、水
平有効映像期間ＴＨの内、後半の１７２・ＴＨの期間に
出力回路１４４より行毎に順次出力される（映像信号■
）。そして、スイッチ回路１６の切り換え動作によって
、映像信号■及び映像信号■は１／２・ＴＨの周期で交
互に読み出され、連続信号■となる。同様の動作を第２
フイールドでも繰り返す。以上の動作を連続的に繰り返
すことによりフレーム周波数６０Ｈ２の順次操作信号が
得られる。

静止画を撮像した場合の動作を第５図のブロック図及び
第６図のタイムチャートを使って説明する。動き検出回
路１７に於て入力画像が静止画であることが検出される
と、駆動回路１５は、ＣＣＤ−Ａ及びＣＣＤ−Ｂの蓄積
モードを、フレーム蓄積モードに設定する。第１フイー
ルドに、ＣＣＤ−Ａの奇数番目の行に対応する光電変換
素子群（ＯＡ　１　）　ＩＩ　（ＯＡ２　）　、・・・
、及びＣＣＤ−Ｂの奇数番目の行に対応する光電変換素
子群（ＯＢｌ）、（ＯＲ３）、・・・に蓄積された信号
電荷は、それぞれの垂直シフトレジスタ群１３２，１４
２に読み出され、１行毎に水平シフトレジスタ１３３．
１４３に転送される。そして、水平有効映像期間ＴＨの
前半の１／２・ＴＨ期間でＣ０Ｄ−Ａの奇数番目の行に
対応する光電変換素子群（ＯＡｌ）、（ＯＡ２＞、・・
・に対応する信号電荷が水平シフトレジスタ１’３３、
出力回路１３４を介して時系列映像信号（■′の信号）
として外部へ出力される。＊＜水平有効映像期間ＴＨの
後半の１７２・ＴＨ期間では、ＣＣＤ−Ｂの奇数番目の
行に対応する光電変換素子群（ＯＢＩ）、（ＯＲ２〉、
・・・に対応する信号電荷が水平シフトレジスタ１４３
、出力回路１４４を介して時系列映像信号（■９信号）
として外部へ出力される。そして、スイッチ回路１６の
切り換え動作により、ＣＣＤ−Ａ及びＣＣＤ−Ｂより１
行毎交互に順次読み出され連続信号■ゝ　として出力さ
れる。そして、続く第２フイールドでは、Ｃ０Ｄ−Ａの
偶数番目の行に対応する光電変換素子群（ＥＡＩ）（Ｅ
Ａ２）、・・・、及びＣＣＤ−Ｂの奇数番目の行に対応
する光電変換素子群（ＥＢＩ）、（ＥＢ２）、・・・に
蓄積された信号殿下が、それぞれの垂直シフトレジスタ
群１３２，１４２に読み出され、１行毎に水平シフトレ
ジスタ１３３，１４３に転送される。そして、水平有効
映像期間ＴＨの前半の１／２・ＴＨ期間でＣ０Ｄ−Ｂの
偶数番目の行に対応する光電変換素子群（ＥＡＩ）、（
ＥＡ２）、・・・に対応する信号電荷が水平シフトレジ
スタ１３３、出力回路１３４を介して時系列映像信号（
■７の信号〉として外部へ出力される。続く水平有効映
像期間ＴＨの後半の１／２・ＴＨ期間では、Ｃ０Ｄ−Ａ
の偶数番目の行に対応する光電変換素子群＜ＦＢＩ）、
（ＥＢ２）、・・・に対応する信号電荷が水平シフトレ
ジスタ１４３、出力回路１４４を介して時系列映像信号
（■１の信号）として外部へ出力される。以上の動作を
連続的に繰り返すことによってフレーム周波数の６０Ｈ
ｚの順次走査信号が得られる。

〔発明の効果〕

以上述べたように、本発明の電荷結合装置によると奇数
番目の走査線及び偶数番目の走査線に対応する映像信号
の撮像を、それぞれ別々のＣＣＤ撮像素子に分担させ、
且つ、ＣＣＤ撮像素子を互いに結像に対し１／２画素周
期ずらすことによって、比較的簡単な構成の回路で、外
部の大規模な信号処理を要さず、動画、静止画それぞれ
の入力画像の状態に対応した順次走査信号が得られる。

つまり、動画については、同時Ｎ積モードでＣＣＤ撮像
素子を駆動することによって動解像度劣化の少ない映像
信号が得られ、静止画については、フレーム蓄積モード
で駆動し、且つ水平方向に画素ずらしした２つのＣＣＤ
撮像素子の出力信号を合成することによって、ＭＴＦの
大きき、且つ高解像度の映像信号が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図、第２図は一実施例
に於ける光学的配置を示す図、第３図は動画像入力時の
動作を説明するための模式図、第４図は動画像入力時の
各部信号のタイムチャート、第５図は静止画像入力時の
動作を説明するための模式図、第６図は静止画像入力時
の各部信号のタイムチャート、第７図は従来例の構成図
、第８図は従来例の各部信号のタイムチャートである。 １０・・・レンズ、１１．１２・・・ミラー、１３゜１
４．７０・・・ＣＣＤ撮像素子、１５・・・駆動回路、
１６．６３０〜６３４・・・スイッチ回路、１７・・・
動き検出回路、１３１，１４１．７０２・・・光電変換
素子群、１３２，１４２，６０１・・・垂直シフトレジ
スタ、１３３，１４３，６０３・・・水平シフトレジス
タ、１３４，１４４，６０４・・・出力回路、６１・・
・Ａ／Ｄ変換器、６２・・・フィールドメモリ、６３・
・・時間軸変換器、６３５・・・６３８・・・ラインメ
モリ、６４・・・Ｄ／Ａ変換器。

Claims (1)

【特許請求の範囲】
1. 半導体基板上にマトリックス状に配置された光電変換素
   子群と、該光電変換素子群の列方向に対応して配置され
   た複数列の垂直シフトレジスタ群と、該垂直シフトレジ
   スタ群の一端に電気的に結合された水平シフトレジスタ
   と、該水平シフトレジスタの一端に接続された出力回路
   とでそれぞれ構成された第１と第２の電荷結合撮像素子
   を、１つの被写体から得られる２つの光学像のそれぞれ
   の結像面上に互いに垂直方向に１画素周期、水平方向に
   １／２画素周期ずらして配置し、前記第１及び第２の電
   荷結合撮像素子の各々の出力回路に２つの入力端を接続
   したスイッチ回路と、該スイッチ回路の出力端に接続し
   た、光学像の動きを検出する動き検出回路と、前記動き
   検出回路の出力結果に基づき、前記第１及び第２の電荷
   結合撮像素子をそれぞれ動画像の場合には、１／６０秒
   毎に隣接する２行分の画素の信号電荷を加算して前記垂
   直シフトレジスタに読み出し、１行毎に前記水平シフト
   レジスタに転送するモードで駆動し、静止画像の場合に
   は、信号電荷をフレーム蓄積モードで読み出す駆動信号
   を発生する駆動回路と、水平有効映像期間の１／２周期
   で前記スイッチ回路を切換えて前記第１及び第２の電荷
   結合撮像素子からそれぞれ行単位で交互に信号を取り出
   す手段とを備えたことを特徴とする電荷結合撮像装置。