JPH04360284A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理装置に関し、
更に詳しくは、画像情報の入力から処理までを極めて迅
速に行い得る画像処理装置に関する。

【０００２】

【従来の技術】従来の画像処理装置は、例えば図６に示
すように、被撮像体を撮像したビデオカメラ１０１から
の直列走査データをアナログ−ディジタル（Ａ／Ｄ）変
換器１０２に直列に入力してディジタルデータに変換し
、このディジタルデータを画像プロセッサ１０３に直列
に入力して画像処理している。

【０００３】このような従来の画像処理装置における画
像処理速度は、ビデオカメラ１０１からの撮像データが
アナログ−ディジタル変換器１０２に直列に入力され、
更に画像プロセッサ１０３に直列に入力されるものであ
るため、このようなビデオカメラ１０１によるデータの
直列入力の速度およびアナログ−ディジタル変換器１０
２におけるデータの直列変換の速度により決定される。

【０００４】また、従来の画像処理装置は、図７に示す
ように、複数のセンサ１０４をマトリックス状態に配列
したセンサアレイ１０５を有し、このセンサアレイ１０
５上に画像処理すべき被撮像体の画像を結像させて、該
センサアレイ１０５で画像データを読み取り、この読み
取った画像データをリード線１０６を介して直列画像プ
ロセッサ１０７に直列に順次入力している。このような
センサアレイは、例えばシンフ・ツェイ他（Ｈｓｉｎ−
Ｆｕ　Ｔｓｅｎｇ　ｅｔ　ａｌ）著の「電荷転送ホトダ
イオードエリアアレイの電荷伝送とブルーミング抑圧」
，ＩＥＥＥジャーナル・オブ・ソリッド・ステート回路
、第ＳＣ−１５巻、第２号、１９８０年４月に記載され
ている。また、ホトダイオードセンサとともに使用され
る直列画像プロセッサについては、例えばメッドフォー
ド・Ｄ・サナー（Ｍｅｄｆｏｒｄ　Ｄ．Ｓａｎｎｅｒ）
による「画像処理集積回路」という名称の米国特許第４
，４９１，９６４号に詳細に記載されている。

【０００５】

【発明が解決しようとする課題】上述した従来の画像処
理装置のうち図６に示すものは、ビデオカメラ１０１か
らアナログ−ディジタル変換器１０２へのデータ入力お
よびアナログ−ディジタル変換器１０２から画像プロセ
ッサ１０３へのデータ入力が両方とも直列であるため、
アナログ−ディジタル変換器１０２におけるディジタル
データへの変換および画像プロセッサ１０３内における
画像処理が直列的に行われるため、画像処理が極めて遅
いという問題がある。

【０００６】また、図７に示す従来の画像処理装置は、
センサアレイ１０５から直列画像プロセッサ１０７への
データ入力が直列であり、従って直列画像プロセッサ１
０７における画像処理も直列であるため、直列画像プロ
セッサ１０７へのデータ入力に時間がかかるとともに、
直列画像プロセッサ１０７内における画像処理も時間が
かかるという問題がある。

【０００７】本発明は、上記に鑑みてなされたもので、
その目的とするところは、画像処理を極めて迅速に行い
得る画像処理装置を提供することにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
、本発明の画像処理装置は、画像処理すべき対象体から
の光像を受信し、この受信した光像に応じた電気信号を
発生する光電変換手段、該光電変換手段からの電気信号
をディジタル信号に変換する変換手段および該変換手段
からのディジタル信号を画素データとして記憶処理する
記憶処理手段を一体的に有する画素処理手段と、前記対
象体の画像を構成する複数の画素の配列に対応するよう
に前記画素処理手段を複数配列し、隣接した各画素処理
手段同志を相互接続した画素配列手段とを有することを
要旨とする。

【０００９】

【作用】本発明の画像処理装置では、対象体の画像を構
成する複数の画素の配列に対応するように光電変換手段
、変換手段および記憶処理手段を一体的に有する画素処
理手段を複数配列し、光電変換手段で対象体からの光像
を受信して電気信号に変換し、この電気信号を変換手段
でディジタル信号に変換し、このディジタル信号を画素
データとして記憶処理手段に記憶処理している。

【００１０】

【実施例】以下、図面を用いて本発明の実施例を説明す
る。

【００１１】図１は、本発明の一実施例に係わる画像処
理装置の全体構成図である。同図に示す画像処理装置は
、画像処理すべき対象体１からの像を結像レンズ３を介
して結像される本発明の画素配列手段を構成するプロセ
ッサエレメントアレイ５を有する。

【００１２】このプロセッサエレメントアレイ５には、
本画像処理装置の全体を制御するシステムコントローラ
７が接続され、該システムコントローラ７には光検知ユ
ニット９および距離検知ユニット１１が接続されている
。光検知ユニット９は対象体１の面の照度を検知し、こ
の検知した照度情報をシステムコントローラ７に供給し
、また距離検知ユニット１１は例えばレーダ等の距離測
定装置で構成され、前記プロセッサエレメント１５と対
象体１との間の距離を測定し、この測定した距離をシス
テムコントローラ７に供給する。システムコントローラ
７は、この供給された距離に基づいて対象体１とプロセ
ッサエレメントアレイ５との間に設けられたレンズ３を
図示しないモータ等の駆動装置で前後に移動し、対象体
１の像をプロセッサエレメント１５上に的確に結像させ
るようにしている。

【００１３】前記プロセッサエレメントアレイ５は、図
１において点線のズームアップ線１１１で拡大して下方
に示すように、該プロセッサエレメントアレイ５の全体
を制御するアレイコントローラ１３および該アレイコン
トローラ１３で制御されるようにアレイコントローラ１
３に接続され、マトリックス状に配列された複数のプロ
セッサエレメント１５から構成されている。

【００１４】この複数のプロセッサエレメント１５の各
々は、後述するように前記レンズ３を介して入射される
対象体１の画像を検知する機能に加えて、この検知信号
をディジタル信号に変換する機能およびこの変換された
ディジタル信号を記憶して画像処理する機能を有するが
、該複数のプロセッサエレメント１５は対象体１の画像
を構成する複数の画素に対応するようにマトリックス状
態に配列され、プロセッサエレメント１５の各々が対象
体１の画像を構成する各画素に１対１で対応している。 また、マトリックス状に配列された各プロセッサエレメ
ント１５は、その隣接する上下左右のプロセッサエレメ
ント１５とデータの送受信が行えるように相互に接続さ
れている。

【００１５】プロセッサエレメント１５の各々は、図１
において点線のズームアップ線１１３で拡大して右方に
示すように、本発明の光電変換手段を構成するホトダイ
オードセンサ１７と、本発明の変換手段を構成するＡ／
Ｄ変換回路１９と、本発明の記憶処理手段を構成する局
所プロセッサ２１とから構成されている。このホトダイ
オードセンサ１７、Ａ／Ｄ変換回路１９および局所プロ
セッサ２１は、一体的に例えば集積化されて、１チップ
の集積回路として構成されているものである。

【００１６】このように集積化されたホトダイオードセ
ンサ１７、Ａ／Ｄ変換回路１９および局所プロセッサ２
１からなる１チップ集積回路のプロセッサエレメント１
５が複数同一の基板に実装されて、プロセッサエレメン
トアレイ５が構成されている。また、最近の大規模集積
回路ＶＬＳＩ技術によれば、複数のプロセッサエレメン
ト１５からなるプロセッサエレメントアレイ５の全体を
１つの大規模集積回路ＶＬＳＩとして構成することも可
能である。

【００１７】各プロセッサエレメント１５を構成するホ
トダイオードセンサ１７は、レンズ３を介して照射され
る対象体１の光像を受信し、電気信号に変換する。この
変換された電気信号はＡ／Ｄ変換回路１９に供給されて
、ディジタル信号に変換される。そして、このディジタ
ル信号は局所プロセッサ２１に供給されて記憶されると
ともに画像処理される。

【００１８】局所プロセッサ２１は、同図に示すように
、データラッチ部２１ａと、制御部２１ｂと、プロセッ
サロジック回路部２１ｃとから構成されている。データ
ラッチ部２１ａは、矢印３１で示すようにＡ／Ｄ変換回
路１９から入力されるディジタル信号をラッチするが、
該データラッチ部２１ａは隣接する各プロセッサエレメ
ント１５のデータラッチ部２１ａと通信し得るように該
データラッチ部２１ａから上下左右に延出しているリー
ド線３９，４１，４３，４５が接続され、これらのリー
ド線３９〜４５はそれぞれ隣接するプロセッサエレメン
ト１５の各々のデータラッチ部２１ａに接続されている
。データラッチ部２１ａにラッチされたディジタル信号
は画素データとして矢印３３で示すようにデータラッチ
部２１ａから制御部２１ｂに供給される。制御部２１ｂ
は制御バス４７を介してアレイコントローラ１３に接続
され、該アレイコントローラ１３と通信するとともに制
御情報を受信し得るようになっている。そして、制御部
２１ｂはデータラッチ部２１ａから供給される画素デー
タおよび制御バス４７を介してアレイコントローラ１３
から受信した制御情報に基づいて内部制御信号を発生し
、この内部制御信号を矢印３５で示すようにプロセッサ
ロジック回路部２１ｃに供給する。更に、データラッチ
部２１ａとプロセッサロジック回路部２１ｃとの間は矢
印３７で示すように接続されているが、プロセッサロジ
ック回路部２１ｃの制御によりデータラッチ部２１ａへ
のデータの読み取りおよびデータラッチ部２１ａからの
データの書き込みが行われるようになっている。

【００１９】図２は、図１に示すプロセッサエレメント
１５のホトダイオードセンサ１７とＡ／Ｄ変換回路１９
の詳細な回路図である。図２の回路では、そのほぼ中央
付近に点線で囲んで示すようにホトダイオードセンサ１
７がアノードを接地して設けられているが、このホトダ
イオードセンサ１７の周囲の回路がＡ／Ｄ変換回路１９
である。そして、このＡ／Ｄ変換回路１９のうちの右端
に接続されているＮ型ＭＯＳトランジスタ５１を介して
局所プロセッサ２１が接続されている。

【００２０】図２に示すＡ／Ｄ変換回路１９は、例えば
５Ｖの電源電圧Ｖｄｄに接続された一対のＰ型ＭＯＳト
ランジスタ５３，５５および反転ロード制御信号ＬＤＢ
を供給されるリード線５７に接続された一対のＮ型ＭＯ
Ｓトランジスタ６３，６５を有する。Ｐ型ＭＯＳトラン
ジスタ５３，５５はゲートが互いにたすきがけに接続さ
れるとともに、Ｎ型ＭＯＳトランジスタ６３，６５も同
様にゲートが互いにたすきがけに接続され、更にＰ型Ｍ
ＯＳトランジスタ５３とＮ型ＭＯＳトランジスタ６３は
直列に接続され、Ｐ型ＭＯＳトランジスタ５５とＮ型Ｍ
ＯＳトランジスタ６５も直列に接続されている。

【００２１】前記電源電圧Ｖｄｄには、更にＰ型ＭＯＳ
トランジスタ６７，６９が接続され、一方のＰ型ＭＯＳ
トランジスタ６７とアースとの間には基準電流発生用の
Ｎ型ＭＯＳトランジスタ７１が接続され、他方のＰ型Ｍ
ＯＳトランジスタ６９とアースとの間にはホトダイオー
ドセンサ１７が接続されている。そして、Ｐ型ＭＯＳト
ランジスタ６７とＮ型ＭＯＳトランジスタ７１との間の
接続点は、前記Ｐ型ＭＯＳトランジスタ５３とＮ型ＭＯ
Ｓトランジスタ６３との間の接続点Ａに接続され、また
Ｐ型ＭＯＳトランジスタ６９とホトダイオードセンサ１
７との間の接続点は、前記Ｐ型ＭＯＳトランジスタ５５
とＮ型ＭＯＳトランジスタ６５との間の接続点Ｂに接続
され、この接続点Ｂは前記Ｎ型ＭＯＳトランジスタ５１
を介して局所プロセッサ２１に接続されている。

【００２２】更に、前記Ｐ型ＭＯＳトランジスタ６７の
ゲートにはロード制御信号ＬＤが供給され、基準電流発
生用のＮ型ＭＯＳトランジスタ７１のゲートには基準電
流用バイアス制御信号Ｍ１が供給されるようになってい
るが、これらのロード制御信号ＬＤ、基準電流用バイア
ス制御信号Ｍ１およびロード制御信号ＬＤを反転した反
転ロード制御信号ＬＤＢは、前記アレイコントローラ１
３を介してシステムコントローラ７から供給される。特
に、基準電流用バイアス制御信号Ｍ１は、前記光検知ユ
ニット９が検知した対象体１の照度に応じた電圧レベル
を有するようになっている。

【００２３】図２に示すホトダイオードセンサ１７とＡ
／Ｄ変換回路１９からなる回路部は、レンズ３を介した
対象体１の光がホトダイオードセンサ１７に当たると、
ホトダイオードセンサ１７はこの光に応答して電気信号
である光電流を発生するが、このホトダイオードセンサ
１７からの光電流をＡ／Ｄ変換回路１９が検知してディ
ジタル信号に変換し、局所プロセッサ２１に供給するも
のである。このホトダイオードセンサ１７からの光電流
の検知は、基準電流用バイアス制御信号Ｍ１を供給され
る基準電流発生用Ｎ型ＭＯＳトランジスタ７１から出力
される基準電流とホトダイオードセンサ１７からの光電
流を比較し、この比較の結果光電流が基準電流よりも大
きい場合には、Ａ／Ｄ変換回路１９からＮ型ＭＯＳトラ
ンジスタ５１を介して論理１のディジタル信号が局所プ
ロセッサ２１に供給され、逆に光電流が基準電流よりも
小さい場合には、Ａ／Ｄ変換回路１９からＮ型ＭＯＳト
ランジスタ５１を介して局所プロセッサ２１に論理０の
ディジタル信号が供給されるようになっている。

【００２４】次に、このように基準電流発生用Ｎ型ＭＯ
Ｓトランジスタ７１からの基準電流とホトダイオードセ
ンサ１７からの光電流との比較を行い、この結果のディ
ジタル出力信号を局所プロセッサ２１に供給するホトダ
イオードセンサ１７およびＡ／Ｄ変換回路１９の動作を
図３に示すタイミングチャートを参照して説明する。な
お、図３（ａ）および（ｂ）はそれぞれ論理１および０
の光電流を検出する場合の動作を示している。

【００２５】ホトダイオードセンサ１７からの光電流を
検出するには、まず図３（ａ），（ｂ）のプリチャージ
期間Ｐにおいて両図の（イ）および（ロ）にそれぞれ示
すようにロード制御信号ＬＤを低レベルにし、反転ロー
ド制御信号ＬＤＢを高レベルにする。この結果、Ｐ型Ｍ
ＯＳトランジスタ６７，６９がオンとなり、Ｎ型ＭＯＳ
トランジスタ５１はオフとなる。Ｐ型ＭＯＳトランジス
タ６７，６９がオンになると、電源電圧Ｖｄｄが該Ｐ型
ＭＯＳトランジスタ６７，６９を介して接続点Ａおよび
Ｂに供給され、両接続点ＡおよびＢは電源電圧Ｖｄｄに
プリチャージされる。接続点ＡおよびＢが電源電圧Ｖｄ
ｄにプリチャージされると、接続点ＡおよびＢにゲート
が接続されているＰ型ＭＯＳトランジスタ５３，５５は
オフとなり、Ｎ型ＭＯＳトランジスタ６３，６５はオン
になる。なお、この状態では、Ｎ型ＭＯＳトランジスタ
５１はオフであるので、Ａ／Ｄ変換回路１９からの信号
は局所プロセッサ２１に供給されないようになっている
。

【００２６】また、上述した状態において、ホトダイオ
ードセンサ１７は対象体１からの光を受信し、該光に比
例した光電流は発生し、更に基準電流発生用Ｎ型ＭＯＳ
トランジスタ７１は対象体１の照度に応じた電圧レベル
を有する基準電流用バイアス制御信号Ｍ１をシステムコ
ントローラ７からアレイコントローラ１３を介して供給
され、これにより対象体１の照度に応じた基準電流を発
生するようになっている。そして、この基準電流とホト
ダイオードセンサ１７からの光電流との比較を行い、こ
の比較結果の画素データを局所プロセッサ２１に供給す
るようになっている。

【００２７】このように発生するホトダイオードセンサ
１７からの光電流および基準電流発生用Ｎ型ＭＯＳトラ
ンジスタ７１からの基準電流は、それぞれ接続点Ａおよ
びＢに流れ、プリチャージされた接続点ＡおよびＢ上の
電圧を低減しようとするが、Ｎ型ＭＯＳトランジスタ６
７，６９がオンしている間は、接続点ＡおよびＢには電
源電圧Ｖｄｄが供給されているため、接続点ＡおよびＢ
上のプリチャージ電圧は低減しない。この状態で、次に
、図３（ａ），（ｂ）のセット期間Ｓにおいて両図の（
イ）および（ロ）に示すように、ロード制御信号ＬＤお
よび反転ロード制御信号ＬＤＢをそれぞれ反転し、ロー
ド制御信号ＬＤを高レベルとし、反転ロード制御信号Ｌ
ＤＢを低レベルとすると、Ｐ型ＭＯＳトランジスタ６７
，６９がオフとなる。この結果、接続点ＡおよびＢ上の
プリチャージ電圧は、それぞれ基準電流発生用Ｎ型ＭＯ
Ｓトランジスタ７１からの基準電流およびホトダイオー
ドセンサ１７からの光電流によって除々に低減開始する
。そして、接続点ＡおよびＢ上のプリチャージ電圧が電
源電圧Ｖｄｄのほぼ半分に等しいＭＯＳトランジスタの
しきい値電圧以上にあるまでは、前記Ｐ型ＭＯＳトラン
ジスタ５３，５５はオフ状態を維持し、Ｎ型ＭＯＳトラ
ンジスタ６３，６５はオン状態を維持している。

【００２８】ここで、光電流の方が基準電流よりも大き
い場合には、接続点Ｂの電圧の方が接続点Ａの電圧より
も速く低減する。そして、この接続点Ｂの電圧がＭＯＳ
トランジスタのしきい値電圧よりも低減すると、接続点
Ｂにゲートが接続されているＰ型ＭＯＳトランジスタ５
３はオンし、Ｎ型ＭＯＳトランジスタ６３はオフするの
で、図３（ａ）の（ハ）および（ニ）に示すように接続
点Ａは高レベルのまま維持され、接続点Ｂは低レベルに
なる。この接続点Ｂの低レベル信号は、高レベルのロー
ド制御信号ＬＤによってオンしているＮ型ＭＯＳトラン
ジスタ５１を介して局所プロセッサ２１に画素情報とし
て供給される。

【００２９】また、逆に光電流の方が基準電流よりも小
さい場合には、接続点Ａの電圧の方が接続点Ｂの電圧よ
りも速く低減する。そして、この接続点Ａの電圧がＭＯ
Ｓトランジスタのしきい値電圧よりも低減すると、接続
点Ａにゲートが接続されているＰ型ＭＯＳトランジスタ
５５はオンし、Ｎ型ＭＯＳトランジスタ６５はオフする
ので、図３（ｂ）の（ハ）および（ニ）に示すように接
続点Ａは低レベルになり、接続点Ｂは高レベルに維持さ
れる。この接続点Ｂの高レベル信号は、Ｎ型ＭＯＳトラ
ンジスタ５１を介して局所プロセッサ２１に画素情報と
して供給される。なお、上述した処理において、ロード
制御信号ＬＤおよび反転ロード制御信号ＬＤＢが出力さ
れ、ホトダイオードセンサ１７から出力される光電流信
号を検知してディジタル信号に変換する処理を「ＬＤ処
理」と称することにする。

【００３０】次に、図４（ａ）および（ｂ）にそれぞれ
示すシステムコントローラ７およびアレイコントローラ
１３に対するタイミングチャートおよび図５に示すフロ
ーチャートを参照して全体の動作を説明する。

【００３１】まず、システムコントローラ７が動作し、
画像処理すべき対象体１の画像、すなわち対象体１から
の光をレンズ３を介してプロセッサエレメントアレイ５
上のすべてのプロセッサエレメント１５に照射するとと
もに、システムコントローラ７に接続された光検知ユニ
ット９および距離検知ユニット１１がそれぞれ対象体１
の照度および対象体１とプロセッサエレメントアレイ５
との間の距離を測定すると、各光検知ユニット９および
距離検知ユニット１１からそれぞれ図４（ａ）の（イ）
および（ロ）に示すような信号が出力され、これらの出
力信号がシステムコントローラ７に供給される。システ
ムコントローラ７は、距離検知ユニット１１からの出力
信号に基づいてレンズ３を図示しないモータ等の駆動装
置で動かしてレンズ３の位置を調整し、これにより図４
（ａ）の（ハ）に示すように対象体１の画像がプロセッ
サエレメントアレイ５上に結像すべく結像制御を行う。 また、システムコントローラ７は、光検知ユニット９か
らの出力信号に基づいて図４（ａ）の（ニ）に示すよう
に前記基準電流発生用Ｎ型ＭＯＳトランジスタ７１に対
する基準電流用バイアス制御信号Ｍ１の信号レベルを設
定する。以上のようにして、レンズ３の位置調整および
基準電流用バイアス制御信号Ｍ１の信号レベルの調整が
図４の最初の時刻ｔ０−ｔ１の間で行われる（図５のス
テップ２１０）。

【００３２】レンズ位置および信号レベルの調整が終了
すると、プロセッサエレメントアレイ５を構成する複数
のプロセッサエレメント１５の各ホトダイオードセンサ
１７は対象体１からの光を受信し、この光に応じて光電
流を発生する。また、この場合、上述したように設定さ
れた信号レベルを有する基準電流用バイアス制御信号Ｍ
１が各プロセッサエレメント１５のＡ／Ｄ変換回路１９
の基準電流発生用Ｎ型ＭＯＳトランジスタ７１に供給さ
れ、基準電流発生用Ｎ型ＭＯＳトランジスタ７１から前
記基準電流が流れる。

【００３３】このような状態で、システムコントローラ
７は、図４（ａ）の（ホ）に時刻ｔ１−ｔ２に示すよう
に、まず前述したように定義した「ＬＤ処理」を開始す
る命令を出力する。このＬＤ処理命令は、システムコン
トローラ７からアレイコントローラ１３に供給され、ア
レイコントローラ１３は図４（ｂ）の（イ）の時刻ｔ１
−ｔ２に示すようにＬＤ処理を実行する。

【００３４】このＬＤ処理は、図２および３を参照して
説明したように、まずプロセッサエレメントアレイ５を
構成するすべてのプロセッサエレメント１５に設けられ
ているＡ／Ｄ変換回路１９へのロード制御信号ＬＤを低
レベルにし、反転ロード制御信号ＬＤＢを高レベルにし
た後に反転するという動作を行い、これによりすべての
プロセッサエレメント１５においてホトダイオードセン
サ１７から出力される光電流を基準電流発生用Ｎ型ＭＯ
Ｓトランジスタ７１からの基準電流と比較し、ホトダイ
オードセンサ１７からの光電流の信号レベルを検知し、
ディジタル信号としてＡ／Ｄ変換回路１９からＮ型ＭＯ
Ｓトランジスタ５１を介して局所プロセッサ２１に供給
する。

【００３５】各プロセッサエレメント１５において、Ａ
／Ｄ変換回路１９から出力される画素情報のディジタル
信号が局所プロセッサ２１に供給されると、局所プロセ
ッサ２１のデータラッチ部２１ａが該ディジタル画素信
号をラッチする（ステップ２２０）。なお、以上の動作
は、プロセッサエレメントアレイ５を構成する複数のプ
ロセッサエレメント１５のホトダイオードセンサ１７、
Ａ／Ｄ変換回路１９および局所プロセッサ２１において
すべて同時に行われるが、このホトダイオードセンサ１
７、Ａ／Ｄ変換回路１９および局所プロセッサ２１は前
述したように例えば１チップＩＣとして構成されている
ので、これらの間の信号の伝達はすべて独立して並列に
行われるため、信号の伝達における遅延や詰まり等がな
く、対象体１の光信号の検知、ディジタル信号への変換
、ディジタル信号の局所プロセッサ２１によるラッチは
極めて迅速に行われる。

【００３６】各プロセッサエレメント１５のホトダイオ
ードセンサ１７からの画素情報の局所プロセッサ２１に
よるラッチが上述したように並列に行われると、システ
ムコントローラ７は次に図４（ａ）の（ホ）の時刻ｔ２
−ｔ３に示すように画像処理命令をアレイコントローラ
１３に供給する。この画像処理命令は、アレイコントロ
ーラ１３に供給され、図４（ｂ）の（ロ）の時刻ｔ２−
ｔ３に示すようにアレイコントローラ１３の制御のもと
にプロセッサエレメントアレイ５を構成する複数のプロ
セッサエレメント１５の局所プロセッサ２１のデータラ
ッチ部２１ａにラッチされた画素情報において画像処理
が行われる（ステップ２３０）。

【００３７】なお、画像処理が例えば所謂テンプレート
マッチングであるとすると、プロセッサエレメントアレ
イ５を構成する複数のプロセッサエレメント１５の上下
左右の各隣接するプロセッサエレメント１５間において
画素情報の授受を行い、これにより隣接画素情報も含め
たテンプレートマッチングを行い、この画像処理結果を
各プロセッサエレメント１５の局所プロセッサ２１のデ
ータラッチ部２１ａに記憶する。

【００３８】以上のようにして画像処理が終了し、その
結果が各プロセッサエレメント１５の局所プロセッサ２
１のデータラッチ部２１ａに記憶されると、次にシステ
ムコントローラ７は図４（ａ）の（ホ）の時刻ｔ３−ｔ
４に示すように出力命令をアレイコントローラ１３に供
給する。アレイコントローラ１３は図４（ｂ）の（ハ）
の時刻ｔ３−ｔ４に示すように該出力命令に基づいて各
プロセッサエレメント１５のデータラッチ部２１ａに記
憶されている画像処理結果を図１に示すようにマトリッ
クス状態に配列された複数のプロセッサエレメント１５
から例えば行単位に直列に出力される（ステップ２４０
）。

【００３９】

【発明の効果】以上説明したように、本発明によれば、
対象体の画像を構成する複数の画素の配列に対応するよ
うに光電変換手段、変換手段および記憶処理手段を一体
的に有する画素処理手段を複数配列し、光電変換手段で
対象体からの光像を受信して電気信号に変換し、この電
気信号を変換手段でディジタル信号に変換し、このディ
ジタル信号を画素データとして記憶処理手段に記憶処理
しているので、画素情報の検知、この検知した画素情報
のディジタル信号への変換および記憶処理がすべての画
素において独立かつ並列に行われるため、これらの間に
おける信号伝達における遅延が全くなく、極めて迅速に
画像情報の入力および画像処理を行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係わる画像処理装置の全体
構成図である。

【図２】図１の画像処理装置に使用されているプロセッ
サエレメント内のホトダイオードセンサおよびＡ／Ｄ変
換回路の回路構成を示す回路図である。

【図３】図２のホトダイオードセンサおよびＡ／Ｄ変換
回路の動作を示すタイミングチャートである。

【図４】図１の画像処理装置の動作を示すタイミングチ
ャートである。

【図５】図１の画像処理装置の作用を示すフローチャー
トである。

【図６】従来の画像処理装置の構成図である。

【図７】従来の画像処理装置の別の構成図である。

【符号の説明】

１　　対象体 ５　　プロセッサエレメントアレイ ７　　システムコントローラ １３　　アレイコントローラ １５　　プロセッサエレメント １７　　ホトダイオードセンサ １９Ａ／Ｄ変換回路 ２１　　局所プロセッサ ２１ａ　　データラッチ部 ２１ｂ　　制御部 ２１ｃ　　プロセッサロジック回路部

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　画像処理すべき対象体からの光像を受
   信し、この受信した光像に応じた電気信号を発生する光
   電変換手段、該光電変換手段からの電気信号をディジタ
   ル信号に変換する変換手段および該変換手段からのディ
   ジタル信号を画素データとして記憶処理する記憶処理手
   段を一体的に有する画素処理手段と、前記対象体の画像
   を構成する複数の画素の配列に対応するように前記画素
   処理手段を複数配列し、隣接した各画素処理手段同志を
   相互接続した画素配列手段とを有することを特徴とする
   画像処理装置。