KR20230135501A - 이미지 센서 및 그 이미지 출력 방법과 응용 - Google Patents

Abstract

본 발명은 이미지 센서 및 그 이미지 출력 방법과 응용을 제공한다. 이미지 센서는, EVS 모드 작업 기간에, 입사광에 대해 제1 광전 변환을 수행하여 광전류를 생성하고, APS 모드 작업 기간에, 입사광에 대해 제2 광전 변환을 수행하여 광전하를 생성하기 위한 입력 회로; 제1 광전 변환 과정에서, 광전류에 상응하는 제1 전압과 기준 전압의 차이에 따라, 상응하는 이벤트 신호를 출력하기 위한 EVS 회로; 제1 광전 변환이 지속되는 과정에서, 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하기 위한 APS 회로; 및 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하고, 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하기 위한 제어 회로를 포함하며; 여기서, 단일 APS 모드 작업 기간은 인접한 EVS 모드 작업 기간 사이에 있다. 본 발명은 이미지 센서의 사이즈를 감소할 수 있을 뿐만 아니라, 1 프레임 APS 이미지를 출력함과 동시에, 멀티프레임 EVS 이미지를 출력하는 것을 구현할 수도 있다.

Description

이미지 센서 및 그 이미지 출력 방법과 응용

본 발명은 감광 소자 기술분야에 관한 것으로, 특히 이미지 센서 및 그 이미지 출력 방법과 응용에 관한 것이다.

관련 기술에서, APS(Active Pixel Sensor, 능동형 픽셀 센서)와 EVS(Event-based Vision Sensor, 이벤트 기반 비전 센서)가 상호 융합되는 방안은, EVS에서 포토 다이오드에 의해 발생된 광전류를 복제하여 APS를 형성함으로써, EVS와 APS의 상호 융합을 구현하는 것이다. 그러나, 이러한 방안은 광전류의 복사 과정에서 대량의 노이즈가 쉽게 유입되어, APS의 영상 품질에 심각한 영향을 미치며; 게다가, 이미지를 출력하는 과정에서도, 단일 픽셀이 APS 이미지와 EVS 이미지를 동시에 출력할 수 없다. 또한, APS와 EVS는 모두 광을 검출하기 위한 광전 변환 장치를 필요로 하는데, 광전 변환 장치는 이미지 센서의 대부분 공간을 차지하게 되므로, 이미지 센서의 사이즈를 대폭적으로 증가시킨다. 이로부터 상술한 융합 방안을 적용한 이미지 센서는, 큰 전력 소비, 큰 노이즈 및 큰 사이즈 등과 같은 많은 단점이 있음을 알 수 있다.

따라서, 기존 이미지 센서의 구조를 개선할 필요가 있다.

본 발명은, 관련 기술에서 APS와 EVS 상호 융합을 구현하는 이미지 센서의 사이즈가 비교적 크고, 단일 픽셀이 APS 이미지와 EVS 이미지를 동시에 출력할 수 없는 문제를 해결하기 위해 이미지 센서 및 그 이미지 출력 방법과 응용을 제공한다.

상술한 기술적 과제를 해결하기 위해, 본 발명의 실시예의 제1 측면은, 복수의 픽셀로 이루어진 픽셀 어레이를 포함하는 이미지 센서를 제공하고, 상기 픽셀 어레이는 APS 픽셀과 EVS 픽셀 두 가지 픽셀 유형으로 구성되며; 상기 이미지 센서는 입력 회로, APS 회로, EVS 회로 및 제어 회로를 포함하고; 상기 입력 회로는 상기 APS 회로와 상기 EVS 회로에 연결되며, 상기 제어 회로는 상기 APS 회로와 상기 EVS 회로에 연결되고; 여기서, 상기 APS 픽셀은 상기 입력 회로, 상기 APS 회로 및 상기 제어 회로를 포함하며, 상기 EVS 픽셀은 상기 입력 회로, 상기 EVS 회로 및 상기 제어 회로를 포함하고; 상기 입력 회로의 작업 시간 유닛은 EVS 모드 작업 기간 및 APS 모드 작업 기간을 포함하며, 단일 상기 APS 모드 작업 기간은 인접한 상기 EVS 모드 작업 기간 사이에 있고;

상기 입력 회로는, 상기 EVS 모드 작업 기간에 입사광에 대해 제1 광전 변환을 수행하고 상응하는 광전류를 생성하며, 상기 APS 모드 작업 기간에 상기 입사광에 대해 제2 광전 변환을 수행하고 상응하는 광전하를 생성하며;

상기 EVS 회로는 상기 제1 광전 변환 과정에서, 상기 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하고;

상기 APS 회로는 상기 제1 광전 변환이 지속되는 과정에서, 상기 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하며;

상기 제어 회로는 상기 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하고, 상기 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력한다.

본 발명의 실시예의 제2 측면은, 복수의 픽셀로 이루어진 픽셀 어레이를 포함하는 이미지 센서에 응용되는, 이미지 출력 방법을 제공하고, 상기 픽셀 어레이는 APS 픽셀과 EVS 픽셀 두 가지 픽셀 유형으로 구성되며; 상기 이미지 센서는 입력 회로, APS 회로, EVS 회로 및 제어 회로를 포함하고; 상기 입력 회로는 상기 APS 회로와 상기 EVS 회로에 연결되며, 상기 제어 회로는 상기 APS 회로와 상기 EVS 회로에 연결되고; 여기서, 상기 APS 픽셀은 상기 입력 회로, 상기 APS 회로 및 상기 제어 회로를 포함하며, 상기 EVS 픽셀은 상기 입력 회로, 상기 EVS 회로 및 상기 제어 회로를 포함하고; 상기 입력 회로의 작업 시간 유닛은 EVS 모드 작업 기간 및 APS 모드 작업 기간을 포함하며, 단일 상기 APS 모드 작업 기간은 인접한 상기 EVS 모드 작업 기간 사이에 있고;

상기 이미지 출력 방법은,

상기 입력 회로는, 상기 EVS 모드 작업 기간에 입사광에 대해 제1 광전 변환을 수행하고 상응하는 광전류를 생성하며, 상기 APS 모드 작업 기간에 상기 입사광에 대해 제2 광전 변환을 수행하고 상응하는 광전하를 생성하는 단계;

상기 EVS 회로는 상기 제1 광전 변환 과정에서, 상기 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하는 단계;

상기 APS 회로는 상기 제1 광전 변환이 지속되는 과정에서, 상기 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하는 단계; 및

상기 제어 회로는 상기 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하고, 상기 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하는 단계를 포함한다.

본 발명의 실시예의 제3 측면은 광전 장치에서 본 발명의 실시예의 제1 측면에 따른 이미지 센서의 응용을 제공한다.

상술한 설명에서 알 수 있듯이, 관련 기술과 비교하여, 본 발명의 유익한 효과는 다음과 같다.

이미지 센서는 복수의 픽셀로 이루어진 픽셀 어레이를 포함하고, 픽셀 어레이는 APS 픽셀과 EVS 픽셀 두 가지 픽셀 유형으로 구성된다. 구체적으로, 이미지 센서는 입력 회로, APS 회로, EVS 회로 및 제어 회로 4 가지 회로를 포함하고; 여기서, 입력 회로의 작업 시간 유닛은 EVS 모드 작업 기간 및 APS 모드 작업 기간을 포함하며, 단일 APS 모드 작업 기간은 인접한 EVS 모드 작업 기간 사이에 있다. 본 발명에서, 입력 회로는 EVS 모드 작업 기간에, 입사광에 대해 제1 광전 변환(즉 EVS의 노출)을 수행하고, 상응하는 광전류를 생성하여 EVS 회로에 공급하여 상응하는 이벤트 신호를 얻고, APS 모드 작업 기간에, 입사광에 대해 제2 광전 변환(즉 APS의 노출)을 수행하고, 상응하는 광전하를 생성하여 APS 회로에 공급하여 상응하는 그레이 스케일 신호를 얻으며; 제어 회로는 그레이 스케일 신호에 따라 상응하는APS 이미지를 출력하고, 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하며; APS 픽셀과 EVS 픽셀 사이에 동일한 입력 회로와 동일한 제어 회로를 공유하여, 즉 APS 픽셀과 EVS 픽셀에 모두 각각 하나의 입력 회로와 하나의 제어 회로를 설치할 필요가 없으므로, 이미지 센서의 사이즈를 대폭적으로 감소할 수 있음을 알 수 있다. 그리고, 단일 APS 모드 작업 기간은 인접한 EVS 모드 작업 기간 사이에 있고, 이는 EVS의 노출 과정에서APS의 노출을 수행하기 위해 일부 기간(즉 APS 모드 작업 기간)이 할당되었음을 의미하며, APS 회로는 제1 광전 변환이 지속되는 과정(즉 제2 광전 변환이 완료된 후 다음 제1 광전 변환 과정에서, 또는, APS 모드 작업 기간에 인접한 다음 EVS 모드 작업 기간 내)에서, 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하기 때문에, APS의 판독은 EVS의 노출과 판독에 영향을 미치지 않으므로, 1 프레임 APS 이미지를 출력함과 동시에, 멀티프레임 EVS 이미지를 출력할 수 있어, 단일 픽셀이 APS 픽셀과 EVS 픽셀을 모두 포함하는 경우, 상기 단일 픽셀이 APS 이미지와 EVS 이미지를 동시에 출력할 수 있어, 진정한 의미에서 APS와 EVS 사이의 상호 융합을 구현한다.

관련 기술 또는 본 발명의 실시예에서의 기술적 해결수단을 보다 명확하게 설명하기 위해, 아래에 관련 기술 또는 본 발명의 실시예의 설명에 필요한 도면을 간략히 소개하며, 아래 설명에서의 도면은 본 발명의 일부 실시예일 뿐, 전부 실시예는 아니며, 당업자라면, 창조적인 노력이 없이 이러한 도면에 따라 기타 도면을 획득할 수도 있음은 자명하다.
도 1은 본 발명의 실시예에 따른 픽셀의 첫 번째 모듈 블록도이다.
도 2는 본 발명의 실시예에 따른 입력 회로의 작업 시간 유닛의 모식도이다.
도 3은 본 발명의 실시예에 따른 픽셀의 두 번째 모듈 블록도이다.
도 4는 본 발명의 실시예에 따른 픽셀의 첫 번째 회로 구조 모식도이다.
도 5는 본 발명의 실시예에 따른 픽셀 어레이의 구조 모식도이다.
도 6은 본 발명의 실시예에 따른 픽셀 구조가 도 4에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 첫 번째 온/오프 상태 모식도이다.
도 7은 본 발명의 실시예에 따른 픽셀에서 각 트랜지스터 의 온/오프 상태가 도 6에 도시된 바와 같은 경우, 출력된 이미지의 모식도이다.
도 8은 본 발명의 실시예에 따른 픽셀 구조가 도 4에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 두 번째 온/오프 상태 모식도이다.
도 9는 본 발명의 실시예에 따른 픽셀에서 각 트랜지스터 의 온/오프 상태가 도 8에 도시된 바와 같은 경우, 출력된 이미지의 모식도이다.
도 10은 본 발명의 실시예에 따른 픽셀의 두 번째 회로 구조 모식도이다.
도 11은 본 발명의 실시예에 따른 픽셀 구조가 도 10에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 첫 번째 온/오프 상태 모식도이다.
도 12는 본 발명의 실시예에 따른 픽셀 구조가 도 10에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 두 번째 온/오프 상태 모식도이다.
도 13은 본 발명의 실시예에 따른 픽셀의 세 번째 회로 구조 모식도이다.
도 14는 본 발명의 실시예에 따른 픽셀 구조가 도 13에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 온/오프 상태 모식도이다.
도 15는 본 발명의 실시예에 따른 이미지 출력 방법의 흐름 모식도이다.

본 발명의 목적, 기술적 해결수단 및 장점이 보다 분명하고 이해하기 쉽도록, 아래에 본 발명의 실시예 및 상응하는 도면과 함께 본 발명을 명확하고 완전하게 설명하며, 여기서, 처음부터 끝까지 동일하거나 유사한 부호는 동일하거나 유사한 요소 또는 동일하거나 유사한 기능을 구비한 요소를 나타낸다. 그리고, 아래 설명된 본 발명의 각 실시예는 본 발명을 해석하기 위한 것일 뿐, 본 발명을 한정하지 않으며, 즉 본 발명의 각 실시예에 기반하여, 당업자가 창조적인 노력이 없이 획득한 모든 기타 실시예는 모두 본 발명의 보호 범위에 속한다. 또한, 아래 설명된 본 발명의 각 실시예에서 언급한 기술적 특징은 서로 충돌되지 않는 한 서로 조합될 수 있다.

이미지 센서는 자체 감광면 위의 입사광을 상응하는 전기 신호로 변환하는 소자로, 일반적으로 CMOS(Complementary Metal Oxide Semiconductor, 상보적 금속 산화물 반도체) 이미지 센서 및 DVS(Dynamic Vision Sensor, 동적 비전 센서)를 포함하며; 여기서, CMOS이미지 센서는 APS(Active Pixel Sensor, 능동형 픽셀 센서)이고, DVS는 EVS(Event-based Vision Sensor, 이벤트 기반 비전 센서)이다. 최근 몇 년 동안, APS의 발전은 날로 신속하여, 자동차 전자, 스마트 제조, 산업 모니터링 및 군사 정찰 등 분야의 응용이 갈수록 광범위해지고 있으나, 고해상도 및/또는 고프레임 주파수의 조건에서, 대량의 데이터를 생성하여 칩의 전력 소비를 증가시키며, 이는 전송 대역폭, 데이터 계산 능력 등 측면에서 칩에 대해 보다 높은 요구사항을 제기함을 의미한다. 그러나 EVS는 입사광의 강도가 변경된 이벤트만 검출하고, 검출된 이벤트에 기반하여 EVS 이미지(즉 이벤트 이미지)를 출력하기 때문에, EVS의 데이터 양이 적으므로 EVS의 해상도도 낮아진다. 이러한 이유로, APS와 EVS 상호 융합의 기술은 업계의 핫스팟이 되었다.

관련 기술에서, APS와 EVS 상호 융합의 방안은, EVS에서 포토 다이오드에 의해 발생된 광전류에 대해 복사를 수행하여 APS를 형성함으로써, EVS와 APS의 상호 융합을 구현한다. 그러나, 이러한 방안은 광전류의 복사 과정에서 대량의 노이즈를 유입하기 쉬움으로써, APS의 영상 품질에 심각한 영향을 미치며; 게다가, 이미지를 출력하는 과정에서도, 단일 픽셀이 APS 이미지와 EVS 이미지를 동시에 출력할 수 없다. 또한, APS와 EVS는 모두 광을 검출하기 위한 광전 변환 장치를 필요로 하는데, 광전 변환 장치는 이미지 센서의 대부분 공간을 차지할 수 있음으로써, 이미지 센서의 사이즈를 대폭적으로 증가시킨다. 상술한 융합 방안을 적용한 이미지 센서는, 큰 전력 소비, 큰 노이즈 및 큰 사이즈 등과 같은 많은 단점이 있음을 알 수 있다. 이를 위해, 본 발명의 실시예는 광전 장치에 응용할 수 있는 이미지 센서를 제공하며; 여기서, 광전 장치는, 디지털 카메라, 카메라, 비디오 레코더, 팩스, 영상 스캐너 및 디지털 TV 등과 같이 입사광을 상응하는 전기 신호로 변환시켜야 하는 장치이다.

도 1을 참조하면, 도 1은 본 발명의 실시예에 따른 픽셀의 첫 번째 모듈 블록도이다. 본 발명의 실시예에 따른 이미지 센서는 복수의 픽셀로 이루어진 픽셀 어레이를 포함하고, 픽셀 어레이는 APS 픽셀과 EVS 픽셀 두 가지 픽셀 유형으로 구성되며, 이미지 센서는, 입력 회로(100), APS 회로(200), EVS 회로(300) 및 제어 회로(400) 4가지 회로를 포함하고; 여기서, 입력 회로(100)는 APS 회로(200)와 EVS 회로(300)에 연결되며, 제어 회로(400)는 APS 회로(200)와 EVS 회로(300)에 연결된다. 여기서, APS 픽셀은 입력 회로(100), APS 회로(200) 및 제어 회로(400)를 포함하고, EVS 픽셀은 입력 회로(100), EVS 회로(300) 및 제어 회로(400)를 포함하며; 이로부터 APS 픽셀과 EVS 픽셀 사이에 동일한 입력 회로(100)와 동일한 제어 회로(400)를 공유하여, 즉 APS 픽셀과 EVS 픽셀에 모두 각각 하나의 입력 회로(100)와 하나의 제어 회로(400)를 설치할 필요가 없음을 알 수 있다. APS 픽셀은 APS 이미지를 출력하고, EVS 픽셀은 EVS 이미지를 출력하며, 단일 픽셀이 APS 픽셀과 EVS 픽셀을 모두 포함하는 경우, 상기 단일 픽셀은 APS 이미지를 출력할 수도 있고, EVS 이미지를 출력할 수도 있으며; 단일 픽셀이 APS 픽셀만 포함하는 경우, 상기 단일 픽셀은 APS 이미지만 출력할 수 있고; 단일 픽셀이 EVS 픽셀만 포함하는 경우, 상기 단일 픽셀은 EVS 이미지만 출력할 수 있음을 이해할 수 있다. 이하, 본 발명의 실시예는 APS 픽셀과 EVS 픽셀을 동시에 포함하는 단일 픽셀의 경우로, 본 발명의 실시예에 따른 이미지 센서를 보다 상세하게 설명한다.

본 발명의 실시예에서, 입력 회로(100)의 작업 시간 유닛은 EVS 모드 작업 기간 및 APS 모드 작업 기간을 포함하고, 단일 APS 모드 작업 기간은 인접한 EVS 모드 작업 기간 사이에 있고; 본 명세서에서, 설명된 작업 시간 유닛은 1 프레임 APS 이미지를 정상적으로 출력하는 작업 시간일 수 있다. 일 예시로서, 나아가 도 2를 참조하면, 도 2는 본 발명의 실시예에 따른 입력 회로의 작업 시간 유닛의 모식도이며; 여기서, A1, A2, A3 및 A4는 모두 EVS 모드 작업 기간이고, B1, B2 및 B3은 모두APS 모드 작업 기간이다.

구체적으로, 입력 회로(100)는 광전 변환 소자를 포함하고, 입사광의 광전 변환을 수행하도록 구성되며, 즉 EVS 모드 작업 기간에, 입사광에 대해 제1 광전 변환을 수행하고, 상응하는 광전류를 생성하며, APS 모드 작업 기간에, 입사광에 대해 제2 광전 변환을 수행하고, 상응하는 광전하를 생성하며; 여기서, 제1 광전 변환은 EVS의 노출이고, 제2 광전 변환은 APS의 노출이다. 이로부터 EVS의 노출 과정에서 APS의 노출을 수행하기 위해 일부 기간(즉 APS 모드 작업 기간)이 할당되며, 즉 EVS의 노출과 APS의 노출이 교대로 수행됨을 알 수 있는 바; 도 2의 A1, B1 및 A2를 예로 들면, EVS의 노출 과정(즉 A1과 A2사이에 연속적인 기간)에서 APS의 노출을 수행하기 위해 일부 기간(즉 B1)이 할당되었다. 또한, 입력 회로(100)의 설치 형태의 경우, 이는 픽셀 어레이의 각 픽셀 내에 모두 하나의 입력 회로(100)를 설치해도 되거나; 또는, 픽셀 어레이의 모든 픽셀이 동일한 입력 회로(100)를 공유하도록, 하나의 입력 회로(100)만 설치해도 되거나; 또는, 픽셀 어레이의 동일 어레이 유닛 내의 모든 픽셀이 동일한 입력 회로(100)를 공유하도록, 복수의 입력 회로(100)를 설치해도 되며; 여기서, 픽셀 어레이는 복수의 어레이 유닛으로 분할될 수 있으며, 각 어레이 유닛은 모두 미리 설정된 수량의 픽셀을 포함한다. 일 예시로서, 픽셀 어레이의 각 열의 픽셀은 모두 하나의 어레이 유닛을 구성하거나; 또는, 픽셀 어레이의 각 행의 픽셀은 모두 하나의 어레이 유닛을 구성한다.

구체적으로, EVS 회로(300)는 제1 광전 변환 과정에서, 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하며; 여기서, 이벤트 신호는 상응하는 EVS 이미지를 생성한다. 실제 응용에서, 픽셀이 EVS 이미지 출력 중인 경우, 입력 회로(100)는 입사광에 대해 제1 광전 변환을 수행하고, 상응하는 광전류를 EVS 회로(300)로 출력하며; 그 다음, EVS 회로(300)는 수신된 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하여, 출력된 이벤트 신호를 이용하여 후속적으로 상응하는 EVS 이미지를 생성하도록 한다. 여기서, 제1 전압과 기준 전압 사이의 차이는 입사광의 강도의 변화(즉 증대, 감소 또는 불변)를 나타내며, 이는 EVS 회로(300)가 실제로 입사광의 강도의 변화에 따라 상응하는 이벤트 신호를 출력함을 의미하는 바, 예를 들어 제1 전압과 기준 전압 사이의 차이가 0보다 큰지, 0보다 작은지 또는 0과 같은지 여부로 입사광의 강도의 변화를 결정한다.

구체적으로, APS 회로(200)는 제1 광전 변환이 지속되는 과정(즉 제2 광전 변환이 완료된 후의 다음 제1 광전 변환 과정에서, 또는, APS 모드 작업 기간에 인접한 다음 EVS 모드 작업 기간 내)에서, 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하고; 여기서, 그레이 스케일 신호는 상응하는 APS 이미지를 생성한다. 도 2의 A1, B1 및 A2를 예로 들면, 입력 회로(100)는 B1 내에서 입사광에 대해 제2 광전 변환을 수행하여, 상응하는 광전하를 생성하고, APS 회로(200)는 A2 내에서, 생성된 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력한다. APS 회로(200)가 그레이 스케일 신호를 출력하는 과정은 실제로 APS의 판독 과정이고, APS 회로(200)가 그레이 스케일 신호를 출력하는 과정은 APS 모드 작업 기간(예 B1)에 인접한 다음 EVS 모드 작업 기간(예 A2) 내에서 수행되며, A2 내에서 여전히 EVS 조작을 계속 수행할 수 있으며, 즉 APS의 판독 과정은 EVS의 노출과 판독에 영향을 미치지 않으므로, 단일 픽셀이 APS 픽셀과 EVS 픽셀을 모두 포함하는 경우, 상기 단일 픽셀은 APS 이미지와 EVS 이미지를 동시에 출력할 수 있음을 이해할 수 있다.

구체적으로, 제어 회로(400)는 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하고, 이벤트 신호에 따라 상응하는 EVS 이미지를 출력한다. 실제 응용에서, 픽셀이 APS 이미지 출력 중인 경우, APS 회로(200)는 수신된 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 제어 회로(400)로 출력하고; 그 다음, 제어 회로(400)는 수신된 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하여 사용자에게 보여준다. 마찬가지로, 픽셀이 EVS 이미지 출력 중인 경우, EVS 회로(300)는 수신된 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 제어 회로(400)로 출력하고; 그 다음, 제어 회로(400)는 수신된 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하여 사용자에게 보여준다. 또한, 제어 회로(400)의 설치 형태의 경우, 픽셀 어레이의 각 픽셀 내에서 모두 하나의 제어 회로(400)를 설치해도 되거나; 또는, 픽셀 어레이의 모든 픽셀이 동일한 제어 회로(400)를 공유하도록, 하나의 제어 회로(400)만 설치해도 되거나; 또는, 픽셀 어레이에서 동일 어레이 유닛 내의 모든 픽셀이 동일한 제어 회로(400)를 공유하도록, 복수의 제어 회로(400)를 설치해도 된다.

요약하면, 단일 픽셀이 APS 픽셀과 EVS 픽셀을 동시에 포함하는 경우, 상기 단일 픽셀은 적어도 APS 회로(200) 및 EVS 회로(300)를 포함하며, 입력 회로(100)와 제어 회로(400)의 경우, 상기 단일 픽셀은 기타 픽셀과 공유하거나, 별도로 설치할 수 있다.

또한, 앞에서 언급한 바와 같이, 입력 회로(100)가 입사광에 대해 제2 광전 변환을 수행하고 상응하는 광전하를 생성하는 과정은, 실제로 APS 이미지 출력 시의 노출 과정이다. 일반적으로, APS의 노출 방식은 글로벌 노출과 셔터 노출로 나뉜다. 여기서, 글로벌 노출은 픽셀 어레이의 모든 픽셀이 특정 시점에서 동시에 노출되고, 다른 시점에서 동시에 노출이 종료되며, 노출 종료 후, 생성된 모든 광전하를 감광 영역(즉 입력 회로(100))에서 전하 검출 증폭기(즉 이하 플로팅 확산 노드(FD1))로 이동하고, 그 다음 다시 APS 판독 회로(220)를 통해 픽셀 어레이의 모든 픽셀 데이터(즉 그레이 스케일 신호)가 한 행씩 판독되는 것을 가리키고; 이 과정에서, 픽셀 어레이의 제1 행의 픽셀에서 픽셀 데이터가 판독되어서부터, 픽셀 어레이의 마지막 행의 픽셀의 픽셀 데이터가 판독될 때까지, 경과된 시간이 판독 시간이다. 셔터 노출에서, 픽셀 어레이의 각 행의 픽셀 노출의 시간이 동일하지만, 셀 어레이에서 상이한 행의 픽셀의 노출 시작, 종료 시각이 다르며, 즉 픽셀 어레이에서 상이한 행의 픽셀의 노출 시간이 완전히 겹치지 않거나, 또는, 픽셀 어레이에서 각 행의 픽셀의 노출 시작 시각이 모두 이전 행의 픽셀의 노출 시작 시각보다 늦으며; 게다가, 픽셀 어레이에서 각 행의 픽셀은 노출이 종료된 후에야만 그 행에 의해 생성된 광전하를 감광 영역에서 전하 검출 증폭기로 이동할 수 있고, APS 판독 회로(220)는 그 행의 픽셀 데이터가 판독된 후에야만, 다음 행의 픽셀 데이터를 판독할 수 있으므로, APS 판독 회로(220)에 의해 픽셀 어레이의 제1 행의 픽셀의 픽셀 데이터가 출력되어서부터, APS 판독 회로(220)에 의해 픽셀 어레이의 마지막 행의 픽셀의 픽셀 데이터가 출력될 때까지, 경과된 시간이 판독 시간이다.

본 발명의 실시예에 따른 이미지 센서는 복수의 픽셀로 이루어진 픽셀 어레이를 포함하고, 픽셀 어레이는 APS 픽셀과 EVS 픽셀 두 가지 픽셀 유형으로 구성된다. 구체적으로, 이미지 센서는 입력 회로(100), APS 회로(200), EVS 회로(300) 및 제어 회로(400) 4 가지를 포함하며; 여기서, 입력 회로(100)의 작업 시간 유닛은 EVS 모드 작업 기간 및 APS 모드 작업 기간을 포함하고, 단일 APS 모드 작업 기간은 인접한 EVS 모드 작업 기간 사이에 있다. 본 발명의 실시예에서, 입력 회로(100)는 EVS 모드 작업 기간에, 입사광에 대해 제1 광전 변환(즉 EVS의 노출)을 수행하고, 상응하는 광전류를 생성하여 EVS 회로(300)에 공급하여 상응하는 이벤트 신호를 얻고, APS 모드 작업 기간에, 입사광에 대해 제2 광전 변환(즉 APS의 노출)을 수행하고, 상응하는 광전하를 생성하여 APS 회로(200)에 공급하여 상응하는 그레이 스케일 신호를 얻으며; 제어 회로(400)는 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하고, 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하며; 이로부터 APS 픽셀과 EVS 픽셀 사이에 동일한 입력 회로(100)와 동일한 제어 회로(400)를 공유하고, 즉 APS 픽셀과 EVS 픽셀에 모두 각각 하나의 입력 회로(100)와 하나의 제어 회로(400)를 설치할 필요가 없으므로, 이미지 센서의 사이즈를 대폭적으로 감소할 수 있음을 알 수 있다. 그리고, 단일 APS 모드 작업 기간은 인접한 EVS 모드 작업 기간 사이에 있고, 이는 EVS의 노출 과정에서 APS의 노출을 수행하기 위해 일부 기간(즉 APS 모드 작업 기간)이 할당되었음을 의미하며, APS 회로(200)는 제1 광전 변환이 지속되는 과정(즉 제2 광전 변환이 완료된 후 다음 제1 광전 변환 과정에서, 또는, APS 모드 작업 기간에 인접한 다음 EVS 모드 작업 기간 내)에서, 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하기 때문에, APS의 판독은 EVS의 노출과 판독에 영향을 미치지 않으므로, 1 프레임 APS 이미지를 출력함과 동시에, 멀티프레임 EVS 이미지를 출력할 수 있어, 단일 픽셀이 APS 픽셀과 EVS 픽셀을 모두 포함하는 경우, 상기 단일 픽셀이 APS 이미지와 EVS 이미지를 동시에 출력할 수 있어, 진정한 의미에서 APS와 EVS사이의 상호 융합을 구현한다.

일부 실시예에서, 나아가 도 3을 참조하면, 도 3은 본 발명의 실시예에 따른 픽셀의 두 번째 모듈 블록도이다. EVS 회로(300)는 EVS 전송 회로(310) 및 EVS 판독 회로(320)를 포함할 수 있고; 여기서, EVS 전송 회로(310)는 입력 회로(100)와 EVS 판독 회로(320)에 연결되며, 제어 회로(400)는 EVS 전송 회로(310)와 EVS 판독 회로(320)에 연결된다. 구체적으로, EVS 전송 회로(310)는 제1 광전 변환 과정에서, 광전류에 따라, 상응하는 제1 전압을 출력하고; EVS 판독 회로(320)는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력한다. 본 실시예에서, EVS 회로(300)는 먼저 EVS 전송 회로(310)를 통해 수신된 광전류에 따라 상응하는 제1 전압을 출력하고, 그 다음 EVS 판독 회로(320)를 통해 수신된 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하여, 출력된 이벤트 신호를 이용하여 후속적으로 상응하는 EVS 이미지를 생성하도록 함을 이해할 수 있다. 또한, EVS 판독 회로(320)의 설치 형태의 경우, 픽셀 어레이의 각 픽셀 내에 모두 하나의 EVS 판독 회로(320)를 설치해도 되거나; 또는, 픽셀 어레이의 모든 픽셀이 동일한 EVS 판독 회로(320)를 공유하도록, 하나의 EVS 판독 회로(320)만 설치해도 되거나; 또는, 픽셀 어레이에서 동일 어레이 유닛 내의 모든 픽셀이 동일한 EVS 판독 회로(320)를 공유하도록, 복수의 EVS 판독 회로(320)를 설치해도 된다.

APS 회로(200)는 APS 전송 회로(210) 및 APS 판독 회로(220)를 포함할 수 있고; 여기서, APS 전송 회로(210)는 입력 회로(100)와 APS 판독 회로(220)에 연결되고, 제어 회로(400)는 APS 전송 회로(210)와 APS 판독 회로(220)에 연결된다. 구체적으로, APS 전송 회로(210)는 제1 광전 변환이 지속되는 과정에서, 광전하에 따라, 상응하는 제2 전압을 출력하고; APS 판독 회로(220)는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력한다. 본 실시예에서, APS 회로(200)는 먼저 APS 전송 회로(210)를 통해 수신된 광전하에 따라 상응하는 제2 전압을 출력하고, 그 다음 APS 판독 회로(220)를 통해 수신된 제2 전압에 따라 상응하는 그레이 스케일 신호를 출력하여, 출력된 그레이 스케일 신호를 이용하여 후속적으로 상응하는APS 이미지를 생성하도록 함을 이해할 수 있다. 또한, APS 판독 회로(220)의 설치 형태의 경우, 픽셀 어레이의 각 픽셀 내에서 모두 하나의 APS 판독 회로(220)를 설치해도 되거나; 또는, 픽셀 어레이의 모든 픽셀이 동일한 APS 판독 회로(220)를 공유하도록, 하나의 APS 판독 회로(220)만 설치해도 되거나; 또는, 픽셀 어레이에서 동일 어레이 유닛 내의 모든 픽셀이 동일한APS 판독 회로(220)를 공유하도록, 복수의APS 판독 회로(220)를 설치해도 된다.

이상에서 알 수 있듯이, 본 실시예에서, 단일 픽셀이 APS 픽셀과 EVS 픽셀을 동시에 포함하는 경우, 상기 단일 픽셀은 적어도 APS 전송 회로(210) 및 EVS 전송 회로(310)를 포함하며, APS 판독 회로(220)와 EVS 판독 회로(320)에 대해서, 상기 단일 픽셀은 기타 픽셀과 공유하거나, 별도로 설치할 수 있다.

일 실시형태로서, 나아가 도 4를 참조하면, 도 4는 본 발명의 실시예에 따른 픽셀의 첫 번째 회로 구조 모식도이다. APS 전송 회로(210)는 제1 전송 브랜치, 플로팅 확산 노드(FD1) 및 출력 브랜치를 포함할 수 있고; 여기서, 제1 전송 브랜치는 입력 회로(100), 제어 회로(400) 및 플로팅 확산 노드(FD1)에 연결되고, 출력 브랜치는 플로팅 확산 노드(FD1), 제어 회로(400) 및 APS 판독 회로(220)에 연결된다. 본 실시형태에서, 제1 전송 브랜치는 제1 광전 변환이 지속되는 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(TX1)를 통해 작업 상태를 트리거하고; 여기서, 제1 전송 브랜치가 작업 상태에 있을 경우, 제1 전송 브랜치는 입력 회로(100)에 의해 생성된 광전하를 플로팅 확산 노드(FD1)로 전송한다. 플로팅 확산 노드(FD1)는 광전하를 누적하고, 상응하는 제2 전압을 생성한다. 출력 브랜치는 제어 회로(400)에 의해 송신된 제어 신호(SEL)를 통해 작업 상태를 트리거하고; 여기서, 출력 브랜치가 작업 상태에 있을 경우, 출력 브랜치는 플로팅 확산 노드(FD1)에 있는 제2 전압을 APS 판독 회로(220)로 전송하여, 후속적으로 APS 판독 회로(220)가 수신된 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하도록 한다.

구체적으로, 출력 브랜치는 제1 드라이브 브랜치 및 선택 브랜치를 포함할 수 있고; 여기서, 선택 브랜치는 제1 드라이브 브랜치, 제어 회로(400) 및 APS 판독 회로(220)에 연결되고, 제1 드라이브 브랜치는 플로팅 확산 노드(FD1)에도 연결된다. 본 실시형태에서, 제1 드라이브 브랜치는 플로팅 확산 노드(FD1)의 전위를 버퍼링하고, 제2 전압을 선택 브랜치로 출력한다. 선택 브랜치는 제어 회로(400)에 의해 송신된 제어 신호(SEL)를 통해 작업 상태를 트리거하고; 여기서, 선택 브랜치가 작업 상태에 있을 경우, 선택 브랜치는 플로팅 확산 노드(FD1)에 있는 제2 전압을 APS 판독 회로(220)로 전송하여, 후속적으로 APS 판독 회로(220)가 수신된 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하도록 한다.

나아가, APS 전송 회로(210)는 제1 리셋 브랜치를 더 포함할 수 있고, 제1 리셋 브랜치는 플로팅 확산 노드(FD1)와 제어 회로(400)에 연결된다. 본 실시형태에서, 제1 리셋 브랜치는 선택 브랜치가 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 제어 회로(400)에 의해 송신된 제어 신호(RST1)를 통해 작업 상태를 트리거하고; 여기서, 제1 리셋 브랜치가 작업 상태에 있을 경우, 플로팅 확산 노드(FD1)에 누적된 광전하가 외부로 이동한다.

구체적으로, 제1 리셋 브랜치는 제1 리셋 트랜지스터(T2)를 포함할 수 있고, 제1 리셋 트랜지스터(T2)의 소스는 플로팅 확산 노드(FD1)에 연결되고, 게이트는 제어 회로(400)에 연결되며, 드레인은 전원(VDD)을 연결한다. 본 실시형태에서, 제1 리셋 트랜지스터(T2)는 선택 브랜치가 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 제어 회로(400)에 의해 송신된 제어 신호(RST1)를 통해 온(on) 상태를 트리거하고; 여기서, 제1 리셋 트랜지스터(T2)가 온 상태에 있을 경우, 플로팅 확산 노드(FD1)에 누적된 광전하가 전원(VDD)으로 이동한다.

본 실시형태에 대해, 여전히 도 4를 참조하면, EVS 전송 회로(310)는 제2 리셋 브랜치 및 제2 드라이브 브랜치를 포함할 수 있고; 여기서, 제2 리셋 브랜치와 제2 드라이브 브랜치는 각각 입력 회로(100)에 연결되고, 제2 리셋 브랜치는 제어 회로(400)에도 연결되며, 제2 드라이브 브랜치는 EVS 판독 회로(320)에도 연결된다. 본 실시형태에서, 제2 리셋 브랜치는 제1 광전 변환 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(RST2)를 통해 작업 상태를 트리거하고; 여기서, 제2 리셋 브랜치가 작업 상태에 있을 경우, 제2 리셋 브랜치는 입력 회로(100)에 의해 생성된 광전류에 따라, 상응하는 제1 전압을 출력한다. 제2 드라이브 브랜치는 제2 리셋 브랜치에 의해 생성된 제1 전압을 EVS 판독 회로(320)로 전송하여, 후속적으로 EVS 판독 회로(320)가 수신된 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하도록 한다.

구체적으로, 제2 리셋 브랜치는 제2 리셋 트랜지스터(T5)를 포함할 수 있고, 제2 리셋 트랜지스터(T5)의 드레인, 게이트는 각각 전원(VDD)을 연결하고, 제2 리셋 트랜지스터(T5)의 소스와 제2 드라이브 브랜치는 각각 입력 회로(100)에 연결되며, 제2 리셋 트랜지스터(T5)의 게이트는 제어 회로(400)에도 연결된다. 본 실시형태에서, 제2 리셋 트랜지스터(T5)는 제1 광전 변환 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(RST2)를 통해 온 상태를 트리거하고; 제2 리셋 트랜지스터(T5)가 온 상태에 있을 경우, 제2 리셋 트랜지스터(T5)는 입력 회로(100)에 의해 생성된 광전류에 따라, 상응하는 제1 전압을 출력하며; 여기서, 광전류는 제2 리셋 트랜지스터(T5)의 드레인과 소스 사이의 전류와 같고, 제1 전압은 제2 리셋 트랜지스터(T5)의 드레인과 소스 사이의 전압과 같으며, 광전류와 제1 전압 사이에는 로그(logarithmic) 관계가 있다.

본 실시형태의 구체적인 구현으로서, 여전히 도 4를 참조하면, APS 전송 회로(210)에서, 제1 리셋 트랜지스터(T2)로 구성된 제1 리셋 브랜치 외에, 기타 브랜치도 상응하는 트랜지스터로 구성될 수 있는 바, 예를 들어 제1 전송 브랜치는 제1 전송 트랜지스터(T1)를 포함하고, 제1 드라이브 브랜치는 제1 드라이브 트랜지스터(T3)를 포함하며, 선택 브랜치는 선택 트랜지스터(T4)를 포함한다. 이에 따라, EVS 전송 회로(310)에서, 제2 리셋 트랜지스터(T5)로 구성된 제2 리셋 브랜치 외에, 기타 브랜치도 상응하는 트랜지스터로 구성될 수 있는 바, 예를 들어 제2 드라이브 브랜치는 제2 드라이브 트랜지스터(T6)를 포함한다.

상기 구체적인 구현에서, APS 전송 회로(210)는 제1 전송 트랜지스터(T1), 제1 리셋 트랜지스터(T2), 제1 드라이브 트랜지스터(T3), 선택 트랜지스터(T4) 및 플로팅 확산 노드(FD1)를 포함할 수 있고; 여기서, 제1 전송 트랜지스터(T1)의 제1 단은 입력 회로(100)에 연결되며, 제1 전송 트랜지스터(T1)의 제2 단, 제1 리셋 트랜지스터(T2)의 소스 및 제1 드라이브 트랜지스터(T3)의 게이트는 각각 플로팅 확산 노드(FD1)에 연결되고, 제1 리셋 트랜지스터(T2)의 드레인과 제1 드라이브 트랜지스터(T3)의 드레인은 각각 전원(VDD)을 연결하며, 제1 드라이브 트랜지스터(T3)의 소스는 선택 트랜지스터(T4)의 드레인에 연결되고, 선택 트랜지스터(T4)의 소스는 APS 판독 회로(220)에 연결되며, 제1 전송 트랜지스터(T1)의 제3 단, 제1 리셋 트랜지스터(T2)의 게이트와 선택 트랜지스터(T4)의 게이트는 각각 제어 회로(400)에 연결된다.

구체적으로, 제1 리셋 트랜지스터(T2)는 제1 광전 변환이 지속되는 과정에서, 그리고 제1 전송 트랜지스터(T1)가 온 상태에 있기 전에, 제어 회로(400)에 의해 송신된 제어 신호(RST1)에 따라 오프(off) 상태를 트리거한다. 일 예시로서, 제1 리셋 트랜지스터(T2)는 제어 신호(RST1)의 레벨 상태에 따라 자체의 온 상태 또는 오프 상태를 트리거할 수 있는 바, 예를 들어 제어 신호(RST1)가 하이 레벨일 때, 제1 리셋 트랜지스터(T2)에 의해 온 상태를 트리거하고; 제어 신호(RST1)가 로우 레벨일 때, 제1 리셋 트랜지스터(T2)에 의해 오프 상태를 트리거하며; 또한, 이하 언급한 기타 트랜지스터도 마찬가지이다.

구체적으로, 제1 전송 트랜지스터(T1)는 제1 광전 변환이 지속되는 과정에서, 그리고 제1 리셋 트랜지스터(T2)가 오프 상태인 후, 제어 회로(400)에 의해 송신된 제어 신호(TX1)에 따라 온 상태를 트리거하고; 여기서, 제1 전송 트랜지스터(T1)가 온 상태에 있을 경우, 제1 전송 트랜지스터(T1)는 입력 회로(100)에 의해 생성된 광전하를 플로팅 확산 노드(FD1)로 전송한다. 또한, 제1 전송 트랜지스터(T1)는 제1 광전 변환이 지속되는 과정에서, 그리고 입력 회로(100)에 의해 생성된 광전하를 플로팅 확산 노드(FD1)로 전송 완료 후, 제어 회로(400)에 의해 송신된 제어 신호(TX1)에 따라 오프 상태를 트리거하며; 여기서, 제1 전송 트랜지스터(T1)가 오프 상태에 있을 경우, 제1 전송 트랜지스터(T1)는 입력 회로(100)에 의해 생성된 광전하를 플로팅 확산 노드(FD1)로 전송할 수 없다.

구체적으로, 플로팅 확산 노드(FD1)는 제1 광전 변환이 지속되는 과정에서, 제1 전송 트랜지스터(T1)를 통해 전송된 광전하를 누적함으로써, 상응하는 제2 전압을 형성한다. 여기서, 플로팅 확산 노드(FD1)는 상기 구체적인 구현에서 하나의 전하 검출 증폭기에 해당한다.

구체적으로, 제1 드라이브 트랜지스터(T3)는 제1 광전 변환이 지속되는 과정에서, 플로팅 확산 노드(FD1)에 의해 형성된 제2 전압을 선택 트랜지스터(T4)로 전송한다. 여기서, 제1 드라이브 트랜지스터(T3)는 상기 구체적인 구현에서, 플로팅 확산 노드(FD1)에 있는 전위를 버퍼링함으로써, 제2 전압과 일치하는 전압을 선택 트랜지스터(T4)로 출력할 수 있는 하나의 소스 팔로잉 증폭기에 해당한다.

구체적으로, 선택 트랜지스터(T4)는 제1 광전 변환이 지속되는 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(SEL)에 따라 온 상태를 트리거하고; 여기서, 선택 트랜지스터(T4)가 온 상태에 있을 경우, 선택 트랜지스터(T4)는 수신된 제2 전압을 APS 판독 회로(220)로 전송하여, 후속적으로 APS 판독 회로(220)가 수신된 제2 전압에 따라 상응하는 그레이 스케일 신호를 출력하도록 할 수 있다. 또한, 선택 트랜지스터(T4)는 제1 광전 변환이 지속되는 과정에서, 그리고 수신된 제2 전압을 APS 판독 회로(220)로 전송 완료 후, 제어 회로(400)에 의해 송신된 제어 신호(SEL)에 따라 오프 상태를 트리거하고; 여기서, 선택 트랜지스터(T4)가 오프 상태에 있을 경우, 선택 트랜지스터(T4)는 수신된 제2 전압을 APS 판독 회로(220)로 전송할 수 없다.

구체적으로, 제1 리셋 트랜지스터(T2)는 또한 선택 트랜지스터(T4)가 수신된 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 제어 회로(400)에 의해 송신된 제어 신호(RST1)에 따라 온 상태를 트리거하고; 여기서, 제1 리셋 트랜지스터(T2)가 온 상태에 있을 경우, 플로팅 확산 노드(FD1)와 전원(VDD)이 단락되고, 즉 플로팅 확산 노드(FD1)에 누적된 광전하가 전원(VDD)으로 이동함으로써, 플로팅 확산 노드(FD1)에 대해 리셋을 수행하고; 이에 따라, 제1 리셋 트랜지스터(T2)가 오프 상태에 있을 경우, 플로팅 확산 노드(FD1)에 누적된 광전하가 전원(VDD)으로 이동하지 않으며, 즉 플로팅 확산 노드(FD1)가 리셋되지 않는다. APS의 판독을 수행할 때, 플로팅 확산 노드(FD1)에 광전하를 누적해야 하며, 즉 플로팅 확산 노드(FD1)는 리셋될 수 없으므로, 제1 광전 변환이 지속되는 과정에서, 그리고 제1 전송 트랜지스터(T1)가 온 상태에 있기 전에, 제1 리셋 트랜지스터(T2)는 제어 회로(400)에 의해 송신된 제어 신호(RST1)에 따라 오프 상태를 트리거해야 함을 이해할 수 있다.

상기 구체적인 구현에 대해, 여전히 도 4를 참조하면, EVS 전송 회로(310)는 제2 리셋 트랜지스터(T5) 및 제2 드라이브 트랜지스터(T6)를 포함할 수 있고; 여기서, 제2 리셋 트랜지스터(T5)의 소스와 제2 드라이브 트랜지스터(T6)의 게이트는 각각 입력 회로(100)에 연결되고, 제2 드라이브 트랜지스터(T6)의 드레인과 제2 리셋 트랜지스터(T5)의 드레인, 게이트는 각각 전원(VDD)을 연결하며, 제2 드라이브 트랜지스터(T6)의 소스는 EVS 판독 회로(320)에 연결되고, 제2 리셋 트랜지스터(T5)의 게이트는 제어 회로(400)에도 연결된다. 제2 리셋 트랜지스터(T5)의 드레인, 게이트가 각각 전원(VDD)에 연결될 때, 제2 리셋 트랜지스터(T5)의 드레인과 소스 사이에 드레인 소스 전압 및 드레인 소스 전류가 형성되고, 형성된 드레인 소스 전압과 드레인 소스 전류 사이에는 로그 관계가 있음을 이해할 수 있다.

구체적으로, 제2 리셋 트랜지스터(T5)는 제1 광전 변환 과정(도 2를 예로 들면, 도 2의 A1에 대응됨)에서, 그리고 제1 광전 변환이 지속되는 과정(도 2를 예로 들면, 도 2의 A2, A3 및 A4에 대응됨)에서, 그리고 선택 트랜지스터(T4)가 수신된 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 또는 선택 트랜지스터(T4)가 수신된 제2 전압을 APS 판독 회로(220)로 전송하는 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(RST2)에 따라 온 상태를 트리거하여, 입력 회로(100)에 의해 전송된 광전류에 따라 상응하는 제1 전압을 제2 드라이브 트랜지스터(T6)로 출력하고; 여기서, 광전류는 제2 리셋 트랜지스터(T5)의 드레인과 소스 사이의 전류(즉 드레인 소스 전류)와 같고, 제1 전압은 제2 리셋 트랜지스터(T5)의 드레인과 소스 사이의 전압(즉 드레인 소스 전압)과 같으며, 광전류와 제1 전압 사이에는 로그 관계가 있다.

구체적으로, 제2 드라이브 트랜지스터(T6)는 수신된 제1 전압을 EVS 판독 회로(320)로 전송하여, 후속적으로 EVS 판독 회로(320)가 수신된 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하도록 한다. 여기서, 제2 드라이브 트랜지스터(T6)는 상기 구체적인 구현에서 하나의 전압 버퍼에 해당하므로, 제1 전압과 일치하는 전압을 EVS 판독 회로(320)로 출력할 수 있다.

구체적으로, 제2 리셋 트랜지스터(T5)는 또한 APS의 노출을 수행할 때, 제어 회로(400)에 의해 송신된 제어 신호(RST2)에 따라 오프 상태를 트리거하고; 여기서, 제2 리셋 트랜지스터(T5)가 오프 상태에 있을 경우, 이는 제2 드라이브 트랜지스터(T6)로 제1 전압을 출력할 수 없다.

앞에서 상기 구체적인 구현에 대한 설명을 통해, 상기 구체적인 구현에서 APS 전송 회로(210) 및 EVS 전송 회로(310)가 총 6 개의 트랜지스터를 사용함을 알 수 있다. 이러한 경우, 입력 회로(100)의 광전 변환 소자는 포토 다이오드 및 포토 트랜지스터를 적용할 수 있지만 이에 한정되지 않는다.

상기 구체적인 구현을 명확하게 이해하기 위해, 아래 구체적인 구현예를 통해 상기 구체적인 구현에 대해 상세하게 설명한다. 나아가 도 5를 참조하면, 도 5는 본 발명의 실시예에 따른 픽셀 어레이의 구조 모식도이고; 상기 구현예에서, 픽셀 어레이는 4x4의 행렬(즉 총 16 개의 픽셀을 포함)이고, A, B, C, D는 각각 픽셀 어레이의 제1 행, 제2 행, 제3 행 및 제4 행을 나타내고, 즉 각각 A행 픽셀, B행 픽셀, C행 픽셀 및 D행 픽셀이며, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)가 픽셀 어레이에서 열 방향의 병렬 판독(즉 픽셀 어레이에서 동일 열의 픽셀이 동일한 APS 판독 회로를 공유함)을 완료하는 바, 예를 들어 A행 픽셀의 A11, A12, A13 및 A14이 선택되었을 때, 이의 픽셀 데이터는 각각 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)에 의해 판독되고; 마찬가지로, A행 픽셀의 픽셀 데이터를 판독한 후, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 B, C, D행 픽셀을 한 행씩 판독할 수 있으며; 다만, A행 픽셀이 선택되었을 때, B, C, D행 픽셀의 판독 채널은 닫힌다. 이는 일 구현예일 뿐, 픽셀 행렬의 크기는 480x640 행렬 등과 같이 실제 응용 시나리오에 따라 설정될 수 있으며, 본 발명의 실시예는 이에 대해 고유한 제한을 두지 않음을 이해할 수 있다.

APS의 노출 방식이 글로벌 노출일 때, 나아가 도 6을 참조하면, 도 6은 본 발명의 실시예에 따른 픽셀 구조가 도 4에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 첫 번째 온/오프 상태 모식도이고; 여기서, "-" 이전은 제어 신호(예를 들어 "-" 이전이 RST2인 경우, 제어 신호(RST2)를 나타냄)를 나타내고, "-" 이후는 픽셀의 행수(예를 들어 "-" 이후가 A인 경우, A행 픽셀을 나타내고; "-" 이후가 A, B, C, D인 경우, A행 픽셀, B행 픽셀, C행 픽셀, D행 픽셀을 나타냄)를 나타내며, 기타 온/오프 상태 모식도도 마찬가지이다. T0 시각 전에, 픽셀이 EVS 이미지 출력 수행 중이고, 제어 회로(400)는 A-D행 픽셀의 RST2를 하이 레벨로 제어하며, A-D행 픽셀의 제2 리셋 트랜지스터(T5)의 게이트, 드레인은 단락되고, A-D행 픽셀의 제1 전송 트랜지스터(T1)는 오프 상태에 있다. 이때 입력 회로(100)는 입사광의 제1 광전 변환을 수행하여, 상응하는 광전류를 생성하도록 구성된다. 생성된 광전류는 제2 리셋 트랜지스터(T5)로 전송되어, 제2 리셋 트랜지스터(T5)가 광전류에 따라 상응하는 제1 전압을 생성하도록 하고, 제2 드라이브 트랜지스터(T6)는 제1 전압을 EVS 판독 회로(320)로 전송하여, EVS 판독 회로(320)가 제1 전압과 기준 전압 사이의 차이에 따라 입사광의 강도의 변화를 결정하고, 상응하는 이벤트 신호를 출력하도록 한다. T0 시각에서, 픽셀은 APS 이미지의 출력을 수행하기 시작하고, 제어 회로(400)는 A-D행 픽셀의 RST2를 로우 레벨로 제어하며, A-D행 픽셀의 제2 리셋 트랜지스터(T5)를 분리한다. 이때 입력 회로(100)는 입사광의 제2 광전 변환을 수행하여, 상응하는 광전하를 생성하도록 구성된다. T1 시각에서, 제어 회로(400)는 A-D행 픽셀의 RST1을 로우 레벨로 제어하여, A-D행 픽셀의 제1 리셋 트랜지스터(T2)를 오프 상태에 있도록 하고, 플로팅 확산 노드(FD1)에 대한 리셋을 해제하도록 구성된다. 제어 회로(400)는 t4 시각에서 A-D행 픽셀의 TX1을 하이 레벨로 제어하여, A-D행 픽셀의 제1 전송 트랜지스터(T1)가 온 상태에 있도록 하고, 이때 A-D행 픽셀의 제1 전송 트랜지스터(T1)는 광전하를 각각의 플로팅 확산 노드(FD1)로 전송하여, 상응하는 제2 전압을 형성한다. 제1 드라이브 트랜지스터(T3)는 제2 전압을 선택 트랜지스터(T4)로 전송한다. T3 시각에서, 제어 회로(400)는 A행 픽셀의 SEL을 하이 레벨로 제어하여, A행 픽셀의 선택 트랜지스터(T4)가 온 상태에 있도록 하고, 즉 A행 픽셀의 A11, A12, A13 및 A14를 선택하며, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 A행 픽셀의 A11, A12, A13 및 A14의 픽셀 데이터를 판독한다. T4 시각에서, 제어 회로(400)는 B행 픽셀의 SEL을 하이 레벨로 제어하여, B행 픽셀의 선택 트랜지스터(T4)가 온 상태에 있도록 하고, 즉 B행 픽셀의 B11, B12, B13 및 B14를 선택하며, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 B행 픽셀의 B11, B12, B13 및 B14의 픽셀 데이터를 판독한다. T5 시각에서, 제어 회로(400)는 C행 픽셀의 SEL을 하이 레벨로 제어하여, C행 픽셀의 선택 트랜지스터(T4)가 온 상태에 있도록 하고, 즉 C행 픽셀의 C11, C12, C13 및 C14를 선택하며, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 C행 픽셀의 C11, C12, C13 및 C14의 픽셀 데이터를 판독한다. T6 시각에서, 제어 회로(400)는 D행 픽셀의 SEL을 하이 레벨로 제어하여, D행 픽셀의 선택 트랜지스터(T4)가 온 상태에 있도록 하고, 즉 D행 픽셀의 D11, D12, D13 및 D14를 선택하며, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 D행 픽셀의 D11, D12, D13 및 D14의 픽셀 데이터를 판독한다. 이로써, 한 프레임의 완전한 APS 이미지가 출력되었다.

상술한 과정에서, T3 시각부터 T7 시각까지가 판독 시간이고, 상기 판독 시간에서, 제어 회로(400)는 A-D행 픽셀의 RST2를 하이 레벨로 제어하고, A-D행 픽셀의 제2 리셋 트랜지스터(T5)의 게이트, 드레인이 단락되며, A-D행 픽셀의 제1 전송 트랜지스터(T1)가 오프 상태에 있도록 할 수 있다. 이때 입력 회로(100)는 입사광의 제2 광전 변환을 수행하여, 상응하는 광전류(즉 픽셀이 EVS 이미지의 출력을 수행함)를 생성하도록 구성된다. 생성된 광전류는 제2 리셋 트랜지스터(T5)로 전송되어, 제2 리셋 트랜지스터(T5)가 광전류에 따라 상응하는 제1 전압을 생성하도록 하고, 제2 드라이브 트랜지스터(T6)는 제1 전압을 EVS 판독 회로(320)로 전송하여, EVS 판독 회로(320)가 제1 전압과 기준 전압 사이의 차이에 따라 입사광의 강도의 변화를 결정하고, 상응하는 이벤트 신호를 출력하도록 한다. 또한, 상술한 과정에서 출력된 이미지는 도 7을 참조할 수 있으며, 도 7은 본 발명의 실시예에 따른 픽셀에서 각 트랜지스터의 온/오프 상태가 도 6에 도시된 바와 같은 경우, 출력된 이미지의 모식도이다.

상술한 과정의 경우, A-D행 픽셀의 SEL이 이렇게 설정된 목적은 A-D행 픽셀의 RST1이 하이 레벨로 변하는 타이밍 시퀀스와 결합하고, 즉 A, B, C 및 D행 픽셀의 각 행의 픽셀이 판독될 때, 상응하는 APS 판독 회로(220)가 상응하는 플로팅 확산 노드(FD1)에 있는 전기 신호를 RST1과 다르게 하여, 전하 검출 증폭기(즉 플로팅 확산 노드(FD1))의 불균형을 상쇄하기 위한 것임을 이해할 수 있다. 게다가, 상술한 과정에서, 본 발명의 실시예는 EVS 이미지를 출력할 때의 일부 시간을 이용하여 APS의 노출(즉 입사광의 제2 광전 변환)을 수행하고, APS의 판독 시간 내에 EVS 동작을 수행할 수 있으나, EVS 이미지 출력에 영향을 미치지 않음을 알 수 있다.

APS의 노출 방식이 셔터 노출일 때, 나아가 도 8을 참조하면, 도 8은 본 발명의 실시예에 따른 픽셀 구조가 도 4에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 두 번째 온/오프 상태 모식도이다. T0 시각에서, 제어 회로(400)는 A행 픽셀의 RST2와 RST1을 로우 레벨로 제어하여, 제1 리셋 트랜지스터(T2)와 제2 리셋 트랜지스터(T5)가 오프 상태에 있도록 한다. 이때 입력 회로(100)는 입사광의 제2 광전 변환을 수행하여, 상응하는 광전하를 생성하도록 구성된다. 제어 회로(400)는 t3 시각에서 A행 픽셀의 TX1을 하이 레벨로 제어하여, A행 픽셀의 제1 전송 트랜지스터(T1)가 온 상태에 있도록 하고, A행 픽셀의 제1 전송 트랜지스터(T1)는 광전하를 플로팅 확산 노드(FD1)로 전송함으로써, 상응하는 제2 전압을 형성한다. 제1 드라이브 트랜지스터(T3)는 제2 전압을 선택 트랜지스터(T4)로 전송한다. T1 시각에서, 제어 회로(400)는 A행 픽셀의 SEL을 하이 레벨로 제어하여, A행 픽셀의 선택 트랜지스터(T4)가 온 상태에 있도록 하고, 즉 A행 픽셀의 A11, A12, A13 및 A14를 선택하며, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 A행 픽셀의 A11, A12, A13 및 A14의 픽셀 데이터를 판독한다. 아울러, 제어 회로(400)는 A행 픽셀의 RST2와 RST1을 하이 레벨, TX1을 로우 레벨로 제어하여, A행 픽셀의 제1 리셋 트랜지스터(T2)와 제2 리셋 트랜지스터(T5)가 온 상태에 있도록 하고, 제1 전송 트랜지스터(T1)를 분리하고, 즉 T1 시각에서, A행 픽셀에 대해 EVS 이미지의 출력을 수행하기 시작한다. 또한, T0 시각에서, 제어 회로(400)는 제1 전송 트랜지스터(T1)가 온 상태에 있기 전에 RST1을 로우 레벨로 제어하기만 하면, A행 픽셀의 RST1을 로우 레벨로 제어하지 않아도 된다.

마찬가지로, T1-T2 시각에서, 상술한 과정에 따라, B행 픽셀의 B11, B12, B13 및 B14를 선택하고, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 B행 픽셀의 B11, B12, B13 및 B14의 픽셀 데이터를 판독할 수 있고; T2-T3 시각에서, 상술한 과정에 따라, C행 픽셀의 C11, C12, C13 및 C14를 선택하고, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 C행 픽셀의 C11, C12, C13 및 C14의 픽셀 데이터를 판독할 수 있으며; T3-T4 시각에서, 상술한 과정을 따라, D행 픽셀의 D11, D12, D13 및 D14를 선택하고, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 D행 픽셀의 D11, D12, D13 및 D14의 픽셀 데이터를 판독할 수 있다. 여기서, A행 픽셀이 APS 이미지의 출력을 수행할 때, B, C, D행 픽셀은 EVS 이미지의 출력을 수행할 수 있고, 각 행의 픽셀 사이에 서로 영향을 미치지 않으며, 각 행의 픽셀에 상응하는 APS 이미지를 출력한 후, 즉 상기 행의 픽셀의 RST2와 RST1을 하이 레벨로 제어하여, 상기 행의 픽셀의 제2 리셋 트랜지스터(T5)와 제1 리셋 트랜지스터(T2)가 온 상태에 있도록 함으로써, 상기 행의 픽셀의 EVS 이미지 출력 동작을 수행하기 시작할 수 있다. 또한, 상술한 과정에서 출력된 이미지는 도 9를 참조할 수 있으며, 도 9는 본 발명의 실시예에 따른 픽셀에서 각 트랜지스터의 온/오프 상태가 도 8에 도시된 바와 같은 경우, 출력된 이미지의 모식도이다.

상술한 과정에서, A-D행 픽셀의 SEL이 이렇게 설정된 목적은 A-D행 픽셀의 RST1이 로우 레벨로 변하는 타이밍 시퀀스와 결합하여, 즉 A, B, C 및 D행 픽셀의 각 행의 픽셀이 판독될 때, 상응하는 APS 판독 회로(220)가 상응하는 플로팅 확산 노드(FD1)에 있는 전기 신호를 RST1과 차등화하여, 플로팅 확산 노드(FD1) 리셋이 해제될 때 발생되는 KT/C 노이즈 및 전하 검출 증폭기(즉 플로팅 확산 노드(FD1))의 불균형을 상쇄하기 위한 것이다.

또한, 셔터 노출은 제1 행 픽셀 노출, 제2 행 픽셀 비노출, 제3 행 픽셀 노출, 제4 행 픽셀 비노출이거나, 또는 두 행 간격으로 픽셀 노출 등을 제어할 수 있으며, 비노출된 행에서, 픽셀은 EVS 이미지의 출력을 수행할 수 있다. 예를 들어, 상술한 구현예에 대해, A행 픽셀과 C행 픽셀 시분할 노출, 시분할 판독, B행 픽셀과 D행 픽셀 비노출을 제어할 수 있으며, 그렇다면 픽셀 행렬은 APS에 대응되는 2x2 행렬이고, EVS에 대응되는 4x4 행렬이다. 이러한 방식은 일부 관심 영역에 대하여 이미지를 출력하거나, 또는 이미지 정보량에 대해 요구사항이 적은 일부 응용분야에 적용될 수 있다. 물론, 셔터 노출도 제1 행 픽셀의 픽셀 데이터를 판독 완료 후(도 8의 T1 시각), 제2 행 픽셀의 비즉시 노출(즉 도 8에서 B행 픽셀의 RST2는 T1 시각 후에도 하이 레벨을 유지함)을 제어하고, 제1 행 픽셀의 픽셀 데이터 판독 완료와 제2 행 픽셀 노출 시작의 시간차에서도, 제2 행 픽셀은 EVS 이미지의 출력을 수행할 수 있다.

다른 실시형태로서, 나아가 도 10을 참조하면, 도 10은 본 발명의 실시예에 따른 픽셀의 두 번째 회로 구조 모식도이다. 위의 실시형태를 기반으로, EVS 전송 회로(310)는 제2 전송 브랜치를 더 포함할 수 있고, 제2 전송 브랜치는 제2 리셋 브랜치, 제2 드라이브 브랜치, 입력 회로(100) 및 제어 회로(400)에 연결된다. 본 실시형태에서, 제2 전송 브랜치는 제1 광전 변환 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(TX2)를 통해 작업 상태를 트리거하고; 여기서, 제2 전송 브랜치가 작업 상태에 있을 경우, 제2 전송 브랜치는 입력 회로(100)에 의해 생성된 광전류를 제2 리셋 브랜치로 전송한다.

본 실시형태의 구체적인 구현으로서, 여전히 도 10을 참조하면, 제2 전송 브랜치는 제2 전송 트랜지스터(T7)로 구성될 수 있다. 즉 상기 구체적인 구현에서, EVS 전송 회로(310)는 위의 실시형태보다 하나의 전송 트랜지스터(즉 제2 전송 트랜지스터(T7))를 더 설치하고, 이때 제2 리셋 트랜지스터(T5)의 소스와 제2 드라이브 트랜지스터(T6)의 게이트는 각각 제2 전송 트랜지스터(T7)의 제1 단에 연결되며, 제2 전송 트랜지스터(T7)의 제2 단은 입력 회로(100)에 연결되고, 제3 단은 제어 회로(400)에 연결된다.

구체적으로, 제2 전송 트랜지스터(T7)는 제1 광전 변환 과정(도 2를 예로 들면, 도 2의 A1에 대응됨)에서, 그리고 제1 광전 변환이 지속되는 과정(도 2를 예로 들면, 도 2의 A2, A3 및 A4에 대응됨)에서, 그리고 선택 트랜지스터(T4)가 수신된 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 또는 선택 트랜지스터(T4)가 수신된 제2 전압을 APS 판독 회로(220)로 전송하는 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(TX2)에 따라 온 상태를 트리거하고; 여기서, 제2 전송 트랜지스터(T7)가 온 상태에 있을 경우, 제2 전송 트랜지스터(T7)는 입력 회로(100)에 의해 생성된 광전류를 제2 리셋 트랜지스터(T5)로 전송한다.

구체적으로, 제2 전송 트랜지스터(T7)는 또한 APS의 노출을 수행할 때, 제어 회로(400)에 의해 송신된 제어 신호(TX2)에 따라 오프 상태를 트리거하고; 여기서, 제2 전송 트랜지스터(T7)가 오프 상태에 있을 경우, 입력 회로(100)는 제2 전송 트랜지스터(T7)를 통해 광전류를 제2 리셋 트랜지스터(T5)로 전송할 수 없다.

상기 구체적인 구현에서, 제2 전송 트랜지스터(T7)는 APS 전송 회로(210)의 제1 전송 트랜지스터(T1)와 동일한 역할을 하는 것으로 이해할 수 있다. 또한, APS의 노출 방식이 글로벌 노출일 때, 픽셀에서 각 트랜지스터의 온/오프 상태는 도 11을 참조할 수 있고; APS의 노출 방식이 셔터 노출일 때, 픽셀에서 각 트랜지스터의 온/오프 상태는 도 12를 참조할 수 있으며; 구체적인 동작 과정은 위의 실시형태와 유사할 수 있고, 위의 실시형태와의 유일한 차이점은 제2 전송 트랜지스터(T7)가 온인 경우에야만, 입력 회로(100)가 제2 전송 트랜지스터(T7)를 통해 광전류를 제2 리셋 트랜지스터(T5)로 전송할 수 있다는 점이다.

앞에서 상기 구체적인 구현에 대한 설명을 통해, 상기 구체적인 구현에서 APS 전송 회로(210) 및 EVS 전송 회로(310)가 총 7 개의 트랜지스터를 사용함을 알 수 있다. 이러한 경우, 입력 회로(100)의 광전 변환 소자는 포토 다이오드 및 포토 트랜지스터를 적용할 수 있지만 이에 한정되지 않는다. 바람직하게는, 입력 회로(100)에서의 광전 변환 소자는 클램프 포토 다이오드를 적용한다.

다른 실시형태로서, 나아가 도 13을 참조하면, 도 13은 본 발명의 실시예에 따른 픽셀의 세 번째 회로 구조 모식도이다. APS 전송 회로(210)는 플로팅 확산 노드(FD), 출력 브랜치 및 리셋 브랜치를 포함할 수 있고; 여기서, 플로팅 확산 노드(FD)는 출력 브랜치, 입력 회로(100) 및 리셋 브랜치에 연결되며, 출력 브랜치는 APS 판독 회로(220)에도 연결된다. 본 실시형태에서, 리셋 브랜치는 제1 광전 변환이 지속되는 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(RST)를 통해 비작업 상태를 트리거한다. 플로팅 확산 노드(FD)는 제1 광전 변환이 지속되는 과정에서, 그리고 리셋 브랜치가 비작업 상태에 있을 경우, 입력 회로(100)에 의해 송신된 광전하를 누적하고, 상응하는 제2 전압을 생성한다. 출력 브랜치는 제어 회로(400)에 의해 송신된 제어 신호(SEL)를 통해 작업 상태를 트리거하고; 여기서, 출력 브랜치가 작업 상태에 있을 경우, 출력 브랜치는 플로팅 확산 노드(FD)에 있는 제2 전압을 APS 판독 회로(220)로 전송하여, 후속적으로 APS 판독 회로(220)가 수신된 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하도록 한다.

구체적으로, 출력 브랜치는 제1 드라이브 브랜치 및 선택 브랜치를 포함할 수 있고; 여기서, 선택 브랜치는 제1 드라이브 브랜치, 제어 회로(400) 및 APS 판독 회로(220)에 연결되며, 제1 드라이브 브랜치는 플로팅 확산 노드(FD)에도 연결된다. 본 실시형태에서, 제1 드라이브 브랜치는 제1 광전 변환이 지속되는 과정에서, 플로팅 확산 노드(FD)의 전위를 버퍼링하고, 제2 전압을 선택 브랜치로 출력한다. 선택 브랜치는 제어 회로(400)에 의해 송신된 제어 신호(SEL)를 통해 작업 상태를 트리거하고; 여기서, 선택 브랜치가 작업 상태에 있을 경우, 선택 브랜치는 플로팅 확산 노드(FD)에 있는 제2 전압을 APS 판독 회로(220)로 전송하여, 후속적으로 APS 판독 회로(220)가 수신된 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하도록 한다.

본 실시형태에 대해, 여전히 도 13을 참조하면, EVS 전송 회로(310)는 제2 드라이브 브랜치를 포함할 수 있고, 제2 드라이브 브랜치는 플로팅 확산 노드(FD) 및 EVS 판독 회로(320)에 연결된다. 본 실시형태에서, 리셋 브랜치는 또한 제1 광전 변환이 지속되는 과정에서, 그리고 선택 브랜치가 수신된 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 제어 회로(400)에 의해 송신된 제어 신호(RST)를 통해 작업 상태를 트리거하고; 여기서, 리셋 브랜치가 작업 상태에 있을 경우, 리셋 브랜치는 입력 회로(100)에 의해 생성된 광전류에 따라, 상응하는 제1 전압을 출력한다. 제2 드라이브 브랜치는 제1 전압을 EVS 판독 회로(320)로 전송하여, 후속적으로 EVS 판독 회로(320)가 수신된 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하도록 한다.

구체적으로, 리셋 브랜치는 리셋 트랜지스터(T1)를 포함할 수 있고, 리셋 트랜지스터(T1)의 소스는 플로팅 확산 노드(FD)에 연결되며, 리셋 트랜지스터(T1)의 드레인, 게이트는 각각 전원(VDD)을 연결하고, 리셋 트랜지스터(T1)의 게이트는 제어 회로(400)에도 연결된다. 본 실시형태에서, 리셋 트랜지스터(T1)는 제1 광전 변환이 지속되는 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(RST)를 통해 오프 상태를 트리거하고, 제1 광전 변환이 지속되는 과정에서, 그리고 선택 브랜치가 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 제어 회로(400)에 의해 송신된 제어 신호(RST)를 통해 온 상태를 트리거하며; 여기서, 리셋 트랜지스터(T1)가 온 상태에 있을 경우, 리셋 트랜지스터(T1)는 입력 회로(100)에 의해 생성된 광전류에 따라, 상응하는 제1 전압을 출력하고; 여기서, 광전류는 리셋 트랜지스터(T1)의 드레인과 소스 사이의 전류와 같고, 제1 전압은 리셋 트랜지스터(T1)의 드레인과 소스 사이의 전압과 같으며, 광전류와 제1 전압 사이에는 로그 관계가 있다.

본 실시형태의 구체적인 구현으로서, 여전히 도 13을 참조하면, APS 전송 회로(210)에서, 리셋 트랜지스터(T1)로 구성된 리셋 브랜치 외에, 기타 브랜치도 상응하는 트랜지스터로 구성될 수 있는 바, 예를 들어 제1 드라이브 브랜치는 제1 드라이브 트랜지스터(T2)를 포함하고, 선택 브랜치는 선택 트랜지스터(T3)를 포함한다. 이에 따라, EVS 전송 회로(310)에서, 제2 드라이브 브랜치는 상응하는 트랜지스터로 구성될 수도 있는 바, 예를 들어 제2 드라이브 브랜치는 제2 드라이브 트랜지스터(T4)를 포함한다.

상기 구체적인 구현에서, APS 전송 회로(210)는 리셋 트랜지스터(T1), 제1 드라이브 트랜지스터(T2), 선택 트랜지스터(T3) 및 플로팅 확산 노드(FD)를 포함할 수 있고; 여기서, 입력 회로(100), EVS 전송 회로(310), 리셋 트랜지스터(T1)의 소스와 제1 드라이브 트랜지스터(T2)의 게이트는 각각 플로팅 확산 노드(FD)에 연결되며, 제1 드라이브 트랜지스터(T2)의 드레인과 리셋 트랜지스터(T1)의 드레인, 게이트는 각각 전원(VDD)을 연결하고, 리셋 트랜지스터(T1)의 게이트는 제어 회로(400)에도 연결되며, 제1 드라이브 트랜지스터(T2)의 소스는 선택 트랜지스터(T3)의 드레인에 연결되고, 선택 트랜지스터(T3)의 소스는 APS 판독 회로(220)에 연결되며, 게이트는 제어 회로(400)에 연결된다. 리셋 트랜지스터(T1)의 드레인, 게이트가 각각 전원(VDD)에 연결될 때, 리셋 트랜지스터(T1)의 드레인과 소스 사이에 드레인 소스 전압 및 드레인 소스 전류가 형성되고, 형성된 드레인 소스 전압과 드레인 소스 전류 사이에는 로그 관계가 있음을 이해할 수 있다.

구체적으로, 리셋 트랜지스터(T1)는 제1 광전 변환이 지속되는 과정에서, 먼저 제어 회로(400)에 의해 송신된 제어 신호(RST)에 따라 오프 상태를 트리거한다.

구체적으로, 플로팅 확산 노드(FD)는 제1 광전 변환이 지속되는 과정에서, 그리고 리셋 트랜지스터(T1)가 오프 상태에 있을 경우, 입력 회로(100)에 의해 생성된 광전하를 누적함으로써, 상응하는 제2 전압을 형성한다. 여기서, 플로팅 확산 노드(FD)는 상기 구체적인 구현에서 하나의 전하 검출 증폭기에 해당한다.

구체적으로, 제1 드라이브 트랜지스터(T2)는 제1 광전 변환이 지속되는 과정에서, 플로팅 확산 노드(FD)에 의해 형성된 제2 전압을 선택 트랜지스터(T3)로 전송한다. 여기서, 제1 드라이브 트랜지스터(T2)는 상기 구체적인 구현에서 플로팅 확산 노드(FD)에 있는 전위를 버퍼링함으로써, 제2 전압과 일치하는 전압을 선택 트랜지스터(T3)로 출력할 수 있는 하나의 소스 팔로잉 증폭기에 해당한다.

구체적으로, 선택 트랜지스터(T3)는 제1 광전 변환이 지속되는 과정에서, 제어 회로(400)에 의해 송신된 제어 신호(SEL)에 따라 온 상태를 트리거하고; 여기서, 선택 트랜지스터(T3)가 온 상태에 있을 경우, 선택 트랜지스터(T3)는 수신된 제2 전압을 APS 판독 회로(220)로 전송하여, 후속적으로 APS 판독 회로(220)가 수신된 제2 전압에 따라 상응하는 그레이 스케일 신호를 출력하도록 할 수 있다. 이에 따라, 선택 트랜지스터(T3)는 또한 제1 광전 변환이 지속되는 과정에서, 그리고 선택 트랜지스터(T3)가 수신된 제2 전압을 APS 판독 회로(220)로 전송 완료 후, 제어 회로(400)에 의해 송신된 제어 신호(SEL)에 따라 오프 상태를 트리거하며; 여기서, 선택 트랜지스터(T3)가 오프 상태에 있을 경우, 선택 트랜지스터(T3)는 수신된 제2 전압을 APS 판독 회로(220)로 전송할 수 없다.

상기 구체적인 구현에 대해, 여전히 도 13을 참조하면, EVS 전송 회로(310)는 제2 드라이브 트랜지스터(T4)를 포함할 수 있고, 제2 드라이브 트랜지스터(T4)의 게이트는 플로팅 확산 노드(FD)에 연결되며, 소스는 EVS 판독 회로(320)에 연결되고, 제2 드라이브 트랜지스터(T4)의 드레인은 전원(VDD)을 연결한다.

구체적으로, 리셋 트랜지스터(T1)는 또한 제1 광전 변환 과정(도 2를 예로 들면, 도 2의 A1에 대응됨)에서, 그리고 제1 광전 변환이 지속되는 과정(도 2를 예로 들면, 도 2의 A2, A3 및 A4에 대응됨)에서, 그리고 선택 트랜지스터(T3)가 수신된 제2 전압을 APS 판독 회로(220)에 전송하는 것을 완료한 후, 제어 회로(400)에 의해 송신된 제어 신호(RST)에 따라 온 상태를 트리거하고; 여기서, 리셋 트랜지스터(T1)가 온 상태에 있을 경우, 입력 회로(100)에 의해 전송된 광전류에 따라 상응하는 제1 전압을 제2 드라이브 트랜지스터(T4)로 출력하며; 여기서, 광전류는 리셋 트랜지스터(T1)의 드레인과 소스 사이의 전류(즉 드레인 소스 전류)와 같고, 제1 전압은 리셋 트랜지스터(T1)의 드레인과 소스 사이의 전압(즉 드레인 소스 전압)과 같으며, 광전류와 제1 전압 사이에는 로그 관계가 있다. 리셋 트랜지스터(T1)가 오프 상태에 있을 경우, 제2 드라이브 트랜지스터(T4)로 제1 전압을 출력할 수 없음을 이해할 수 있다.

구체적으로, 제2 드라이브 트랜지스터(T4)는 수신된 제1 전압을 EVS 판독 회로(320)로 전송하여, 후속적으로 EVS 판독 회로(320)가 수신된 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하도록 한다. 여기서, 제2 드라이브 트랜지스터(T4)는 상기 구체적인 구현에서 하나의 전압 버퍼에 해당함으로써, 제1 전압과 일치하는 전압을 EVS 판독 회로(320)로 출력할 수 있다.

상기 구체적인 구현에서, 단일 픽셀의 APS 전송 회로(210)는 EVS 전송 회로(310)와 동일한 리셋 트랜지스터(T1)를 공유하여, 단일 픽셀의 사이즈를 보다 작게 함으로써, 이미지 센서의 전체 사이즈를 진일보로 감소시킬 수 있다. 게다가, 상기 구체적인 구현에서 APS 전송 회로(210)와 EVS 전송 회로(310)는 총 4 개의 트랜지스터를 사용하며; 이러한 경우, 입력 회로(100)에서의 광전 변환 소자는 포토 다이오드와 포토 트랜지스터를 적용할 수 있지만 이에 한정되지 않는다.

상기 구체적인 구현을 명확하게 이해하기 위해, 아래 여전히 도 5에 도시된 픽셀 어레이를 예로 들어, 상기 구체적인 구현을 상세하게 설명한다. APS의 노출 방식이 셔터 노출일 때, 나아가 도 14를 참조하면, 도 14는 본 발명의 실시예에 따른 픽셀 구조가 도 13에 도시된 바와 같은 경우, 픽셀에서 각 트랜지스터의 온/오프 상태의 모식도이다. T0 시각 전에, 픽셀이 EVS 이미지의 출력을 수행하고 있고, 제어 회로(400)는 A-D행 픽셀의 RST를 하이 레벨로 제어하며, 리셋 트랜지스터(T1)의 게이트, 드레인은 단락된다. 이때 입력 회로(100)는 입사광의 제1 광전 변환을 수행하여, 상응하는 광전류를 생성하도록 구성된다. T0 시각에서, 제어 회로(400)는 A행 픽셀의 RST를 로우 레벨로 제어하며, 제1 드라이브 트랜지스터(T2)는 플로팅 확산 노드(FD)에 있는 광전하에 의해 형성된 제2 전압을 선택 트랜지스터(T3)로 전송한다. 제어 회로(100)는 A행 픽셀의 SEL을 하이 레벨로 제어하여, A행 픽셀의 선택 트랜지스터(T3)가 온 상태에 있도록 하고, 즉 A행 픽셀의 A11, A12, A13 및 A14를 선택하며, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 A행 픽셀의 A11, A12, A13 및 A14의 픽셀 데이터를 판독한다. T1 시각에서, 제어 회로(400)는 A행 픽셀의 RST를 하이 레벨로 제어하여, A행 픽셀이 EVS 이미지의 출력을 수행하도록 한다. 여기서, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)는 RST의 상승 에지 이전에 A행 픽셀을 판독 완료해야 한다.

마찬가지로, T1-T2 시각에서, 상술한 과정에 따라, B행 픽셀의 B11, B12, B13 및 B14를 선택하고, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 B행 픽셀의 B11, B12, B13 및 B14의 픽셀 데이터를 판독할 수 있고; T2-T3 시각에서, 상술한 과정에 따라, C행 픽셀의 C11, C12, C13 및 C14를 선택하고, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 C행 픽셀의 C11, C12, C13 및 C14의 픽셀 데이터를 판독할 수 있으며; T3-T4 시각에서, 상술한 과정을 따라, D행 픽셀의 D11, D12, D13 및 D14를 선택하고, 4 개의 APS 판독 회로(220)(즉 a, b, c 및 d)를 통해 D행 픽셀의 D11, D12, D13 및 D14의 픽셀 데이터를 판독할 수 있다.

앞에서 설명된 몇 가지 실시형태는 본 발명의 실시예의 우선적인 구현일 뿐, 본 발명의 실시예가 단일 픽셀의 구체적인 구성에 대한 유일한 한정이 아니라는 점을 이해하여야 하며; 이에 대해, 당업자라면 본 발명의 실시예에 기반하여, 실제 응용 시나리오에 따라 유연하게 설정할 수 있다.

도 15를 참조하면, 도 15는 본 발명의 실시예에 따른 이미지 출력 방법의 흐름 모식도이다. 본 발명의 실시예는 본 발명의 실시예에 따른 이미지 센서에 응용되는 이미지 출력 방법을 더 제공하고, 상기 이미지 출력 방법은 다음과 같은 단계 1501 내지 1504를 포함한다.

단계 1501, 입력 회로는 EVS 모드 작업 기간에, 입사광에 대해 제1 광전 변환을 수행하고, 상응하는 광전류를 생성하며, APS 모드 작업 기간에, 입사광에 대해 제2 광전 변환을 수행하고, 상응하는 광전하를 생성한다.

본 발명의 실시예에서, 입력 회로(100)는 광전 변환 소자를 포함하고, 입사광의 광전 변환을 수행하도록 구성되며, 즉 EVS 모드 작업 기간에, 입사광에 대해 제1 광전 변환을 수행하고, 상응하는 광전류를 생성하며, APS 모드 작업 기간에, 입사광에 대해 제2 광전 변환을 수행하고, 상응하는 광전하를 생성하며; 여기서, 제1 광전 변환은 EVS의 노출이고, 제2 광전 변환은 APS의 노출이다. 이로부터 EVS의 노출 과정에서 APS의 노출을 수행하기 위해 일부 기간(즉 APS 모드 작업 기간)이 할당되며, 즉 EVS의 노출과 APS의 노출이 교대로 수행되는 바; 예를 들어, 도 2의 A1, B1 및 A2를 예로 들면, EVS의 노출 과정(즉 A1과 A2 사이에 연속적인 기간)에서 APS의 노출을 수행하기 위해 일부 기간(즉 B1)이 할당되었음을 알 수 있다.

단계 1502, EVS 회로는 제1 광전 변환 과정에서, 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력한다.

본 발명의 실시예에서, EVS 회로(300)는 제1 광전 변환 과정에서, 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하고; 여기서, 이벤트 신호는 상응하는 EVS 이미지를 생성한다. 실제 응용에서, 픽셀이 EVS 이미지 출력 중인 경우, 입력 회로(100)는 입사광에 대해 제1 광전 변환을 수행하고, 상응하는 광전류를 EVS 회로(300)로 출력하며; 그 다음, EVS 회로(300)는 수신된 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하여, 출력된 이벤트 신호를 이용하여 후속적으로 상응하는 EVS 이미지를 생성하도록 한다. 여기서, 제1 전압과 기준 전압 사이의 차이는 입사광의 강도의 변화(즉 증대, 감소 또는 불변)를 나타내며, 이는 EVS 회로(300)가 실제로 입사광의 강도의 변화에 따라 상응하는 이벤트 신호를 출력함을 의미하는 바, 예를 들어 제1 전압과 기준 전압 사이의 차이가 0보다 큰지, 0보다 작은지 또는 0과 같은지 여부로 입사광의 강도의 변화를 결정한다.

단계 1503, APS 회로는 제1 광전 변환이 지속되는 과정에서, 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력한다.

본 발명의 실시예에서, APS 회로(200)는 제1 광전 변환이 지속되는 과정(즉 제2 광전 변환이 완료된 후의 다음 제1 광전 변환 과정에서, 또는, APS 모드 작업 기간에 인접한 다음 EVS 모드 작업 기간 내)에서, 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하고; 여기서, 그레이 스케일 신호는 상응하는 APS 이미지를 생성한다. 예를 들어, 도 2의 A1, B1 및 A2를 예로 들면, 입력 회로(100)는 B1 내에서 입사광에 대해 제2 광전 변환을 수행하여, 상응하는 광전하를 생성하고, APS 회로(200)는 A2 내에서, 생성된 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력한다. APS 회로(200)가 그레이 스케일 신호를 출력하는 과정은 실제로 APS의 판독 과정이고, APS 회로(200)가 그레이 스케일 신호를 출력하는 과정은 APS 모드 작업 기간(예 B1)에 인접한 다음 EVS 모드 작업 기간(예 A2) 내에서 수행되며, A2 내에서 여전히 EVS 조작을 계속 수행할 수 있으며, 즉 APS의 판독 과정은 EVS의 노출과 판독에 영향을 미치지 않으므로, 단일 픽셀이 APS 픽셀과 EVS 픽셀을 모두 포함하는 경우, 상기 단일 픽셀은 APS 이미지와 EVS 이미지를 동시에 출력할 수 있음을 이해할 수 있다.

단계 1504, 제어 회로는 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하고, 이벤트 신호에 따라 상응하는 EVS 이미지를 출력한다.

본 발명의 실시예에서, 제어 회로(400)는 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하고, 이벤트 신호에 따라 상응하는 EVS 이미지를 출력한다. 실제 응용에서, 픽셀이 APS 이미지 출력 중인 경우, APS 회로(200)는 수신된 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 제어 회로(400)로 출력하고; 그 다음, 제어 회로(400)는 수신된 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하여 사용자에게 보여준다. 마찬가지로, 픽셀이 EVS 이미지 출력 중인 경우, EVS 회로(300)는 수신된 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 제어 회로(400)로 출력하고; 그 다음, 제어 회로(400)는 수신된 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하여 사용자에게 보여준다.

본 명세서에 개시된 실시예와 함께 설명된 방법 또는 알고리즘의 단계는 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이 둘의 결합으로 직접 구현될 수 있다. 소프트웨어 모듈은 랜덤 액세스 메모리(RAM), 메모리, 리드온리 메모리(ROM), 전기적 프로그래머블 ROM, 전기적 소거 가능 및 프로그래머블 ROM, 레지스터, 하드 디스크, 이동식 디스크, CD-ROM, 또는 기술분야 내에서 공지된 임의의 기타 형태의 저장 매체에 배치될 수 있다.

상술한 실시예에서, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합을 통해 전부 또는 부분적으로 구현될 수 있다. 소프트웨어를 사용하여 구현하는 경우, 전부 또는 부분적으로 컴퓨터 프로그램 제품의 형태로 구현될 수 있다. 컴퓨터 프로그램 제품은 하나 또는 복수의 컴퓨터 명령을 포함한다. 컴퓨터에 상기 컴퓨터 프로그램 명령을 로딩하고 수행할 때, 본 발명에 따른 프로세스 또는 기능이 전부 또는 부분적으로 발생된다. 컴퓨터는 일반 컴퓨터, 전용 컴퓨터, 컴퓨터 네트워크, 또는 기타 프로그래머블 장치일 수 있다. 컴퓨터 명령은 컴퓨터 판독 가능한 저장 매체에 저장되거나, 또는 하나의 컴퓨터 판독 가능한 저장 매체에서 다른 컴퓨터 판독 가능한 저장 매체로 전송될 수 있는 바, 예를 들어, 컴퓨터 명령은 하나의 웹 사이트, 컴퓨터, 서버 또는 데이터 센터에서 유선(예를 들어 동축 케이블, 광섬유, 디지털 가입자 회선) 또는 무선(예를 들어 적외선, 무선, 마이크로파 등) 방식을 통해 다른 웹 사이트, 컴퓨터, 서버 또는 데이터 센터로 전송될 수 있다. 컴퓨터 판독 가능한 저장 매체는 컴퓨터가 액세스할 수 있는 임의의 사용 가능한 매체 또는 하나 또는 복수의 사용 가능한 매체 집합을 포함하는 서버, 데이터 센터 등 데이터 저장 장치일 수 있다. 사용 가능한 매체는 자기 매체(예를 들어, 플로피 디스크, 하드 디스크, 테이프), 광 매체(예를 들어, DVD), 또는 반도체 매체(예를 들어 솔리드 스테이트 디스크 Solid State Disk) 등일 수 있다.

또한, 본 발명의 내용의 각 실시예는 모두 점진적 방식을 적용하여 설명되며, 각 실시예는 기타 실시예와의 차이점을 중점적으로 설명하였으며, 각 실시예 사이에 동일하고 유사한 부분은 서로 참조하면 된다. 제품류 실시예의 경우, 방법류 실시예와 유사하기 때문에, 설명이 비교적 간단하고, 관련 사항은 방법류 실시예의 일부 설명을 참조하면 된다.

그리고, 본 발명의 내용에서, 제1과 제2 등과 같은 관계 용어는 단지 하나의 엔티티 또는 조작을 다른 엔티티 또는 조작과 구분하는 데 사용될 뿐이며, 반드시 이러한 엔티티 또는 조작 사이에 임의의 이런 실제적인 관계 또는 순서가 존재함을 요구하거나 암시하는 것은 아니다. 게다가, 용어 "포괄", "포함" 또는 그 임의의 기타 변체는 비배타적인 포함을 포괄하는 것을 의미함으로써, 일련의 요소를 포함하는 과정, 방법, 물품 또는 설비는 그러한 요소를 포함할 뿐만 아니라, 명확하게 열거되지 않은 기타 요소도 포함하거나, 또는 이러한 과정, 방법, 물품 또는 설비에 고유한 요소도 포함한다. 더 이상의 제한이 없는 경우, 어구 "…… 하나를 포함한다"로 한정된 요소는, 상기 요소를 포함하는 과정, 방법, 물품 또는 설비에 또한 다른 동일한 요소가 존재함을 배제하지 않는다.

개시된 실시예에 대한 상술한 설명은, 당업자가 본 발명의 내용을 구현하거나 사용할 수 있도록 한다. 이러한 실시예의 다양한 수정은 당업자에 대해 명백할 것이며, 본 발명의 내용에 정의된 일반적인 원리는 본 발명의 내용의 사상이나 범위를 벗어나지 않는 경우, 다른 실시예에서 구현될 수 있다. 따라서, 본 발명의 내용은 본 발명의 내용에 나타낸 이러한 실시예에 한정되지 않고, 본 발명의 내용에 개시된 원리 및 신규 특성과 일치하는 가장 넓은 범위에 부합되어야 한다.

Claims (20)

1. 복수의 픽셀로 이루어진 픽셀 어레이를 포함하는 이미지 센서로서,
   입력 회로, APS 회로, EVS 회로 및 제어 회로를 포함하고, 각 상기 픽셀은 상기 APS 회로 및 상기 EVS 회로를 모두 포함하며; 상기 입력 회로는 상기 APS 회로와 상기 EVS 회로에 연결되고, 상기 제어 회로는 상기 APS 회로와 상기 EVS 회로에 연결되되; 상기 입력 회로의 작업 시간 유닛은 1 프레임 APS 이미지를 출력하는 작업 시간이고, 상기 작업 시간 유닛은 EVS 모드 작업 기간 및 APS 모드 작업 기간을 포함하며, 단일 상기 APS 모드 작업 기간은 인접한 상기 EVS 모드 작업 기간 사이에 있고;
   상기 입력 회로는, 상기 EVS 모드 작업 기간에 입사광에 대해 제1 광전 변환을 수행하고 상응하는 광전류를 생성하며, 상기 APS 모드 작업 기간에 상기 입사광에 대해 제2 광전 변환을 수행하고 상응하는 광전하를 생성하며;
   상기 EVS 회로는 상기 제1 광전 변환 과정에서, 상기 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하고;
   상기 APS 회로는 상기 제1 광전 변환이 지속되는 과정에서, 상기 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하며;
   상기 제어 회로는 상기 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하고, 상기 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하는 것을 특징으로 하는, 이미지 센서.
2. 제1항에 있어서,
   상기 EVS 회로는 EVS 전송 회로 및 EVS 판독 회로를 포함하되; 상기 EVS 전송 회로는 상기 입력 회로와 상기 EVS 판독 회로에 연결되며, 상기 제어 회로는 상기 EVS 전송 회로와 상기 EVS 판독 회로에 연결되고;
   상기 EVS 전송 회로는 상기 제1 광전 변환 과정에서, 상기 광전류에 따라, 상응하는 제1 전압을 출력하며;
   상기 EVS 판독 회로는 상기 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하는 것을 특징으로 하는 이미지 센서.
3. 제2항에 있어서,
   상기 EVS 전송 회로는 리셋 브랜치 및 드라이브 브랜치를 포함하되; 상기 리셋 브랜치와 상기 드라이브 브랜치는 각각 상기 입력 회로에 연결되며, 상기 리셋 브랜치는 또한 상기 제어 회로에 연결되고, 상기 드라이브 브랜치는 또한 상기 EVS 판독 회로에 연결되며;
   상기 리셋 브랜치는 상기 제1 광전 변환 과정에서, 상기 제어 회로에 의해 송신된 제1 제어 신호를 통해 작업 상태를 트리거하되; 상기 리셋 브랜치가 상기 작업 상태에 있을 경우, 상기 리셋 브랜치는 상기 광전류에 따라, 상응하는 제1 전압을 출력하며;
   상기 드라이브 브랜치는 상기 제1 전압을 상기 EVS 판독 회로로 전송하는 것을 특징으로 하는 이미지 센서.
4. 제3항에 있어서,
   상기 리셋 브랜치는 리셋 트랜지스터를 포함하고, 상기 리셋 트랜지스터의 드레인, 게이트는 각각 전원에 연결되고, 상기 리셋 트랜지스터의 소스와 상기 드라이브 브랜치는 각각 상기 입력 회로에 연결되며, 상기 리셋 트랜지스터의 게이트는 또한 상기 제어 회로에 연결되고;
   상기 리셋 트랜지스터는 상기 제1 광전 변환 과정에서, 상기 제어 회로에 의해 송신된 제1 제어 신호를 통해 온(on) 상태를 트리거하고; 상기 리셋 트랜지스터가 상기 온 상태에 있을 경우, 상기 리셋 트랜지스터는 상기 광전류에 따라, 상응하는 제1 전압을 출력하되; 상기 광전류는 상기 리셋 트랜지스터의 드레인과 소스 사이의 전류와 같고, 상기 제1 전압은 상기 리셋 트랜지스터의 드레인과 소스 사이의 전압과 같으며, 상기 광전류와 상기 제1 전압 사이에는 로그(logarithmic) 관계가 있는 것을 특징으로 하는 이미지 센서.
5. 제3항 또는 제4항에 있어서,
   상기 EVS 전송 회로는 전송 브랜치를 더 포함하고, 상기 전송 브랜치는 상기 리셋 브랜치, 상기 드라이브 브랜치, 상기 입력 회로 및 상기 제어 회로에 연결되며;
   상기 전송 브랜치는 상기 제1 광전 변환 과정에서, 상기 제어 회로에 의해 송신된 제2 제어 신호를 통해 작업 상태를 트리거하되; 상기 전송 브랜치가 상기 작업 상태에 있을 경우, 상기 전송 브랜치는 상기 광전류를 상기 리셋 브랜치로 전송하는 것을 특징으로 하는 이미지 센서.
6. 제2항에 있어서,
   상기 APS 회로는 APS 전송 회로 및 APS 판독 회로를 포함하되; 상기 APS 전송 회로는 상기 입력 회로와 상기 APS 판독 회로에 연결되며, 상기 제어 회로는 상기 APS 전송 회로와 상기 APS 판독 회로에 연결되고;
   상기 APS 전송 회로는 상기 제1 광전 변환이 지속되는 과정에서, 상기 광전하에 따라, 상응하는 제2 전압을 출력하며;
   상기 APS 판독 회로는 상기 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하는 것을 특징으로 하는 이미지 센서.
7. 제6항에 있어서,
   상기 APS 전송 회로는 전송 브랜치, 플로팅 확산 노드(floating diffusion node) 및 출력 브랜치를 포함하되; 상기 전송 브랜치는 상기 입력 회로, 상기 제어 회로 및 상기 플로팅 확산 노드에 연결되며, 상기 출력 브랜치는 상기 플로팅 확산 노드, 상기 제어 회로 및 상기 APS 판독 회로에 연결되고;
   상기 전송 브랜치는 상기 제1 광전 변환이 지속되는 과정에서, 상기 제어 회로에 의해 송신된 제1 제어 신호를 통해 작업 상태를 트리거하되; 상기 전송 브랜치가 상기 작업 상태에 있을 경우, 상기 전송 브랜치는 상기 광전하를 상기 플로팅 확산 노드로 전송하고;
   상기 플로팅 확산 노드는 상기 광전하를 누적하고, 상응하는 제2 전압을 생성하며;
   상기 출력 브랜치는 상기 제어 회로에 의해 송신된 제2 제어 신호를 통해 작업 상태를 트리거하되; 상기 출력 브랜치가 상기 작업 상태에 있을 경우, 상기 출력 브랜치는 상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 특징으로 하는 이미지 센서.
8. 제7항에 있어서,
   상기 출력 브랜치는 드라이브 브랜치 및 선택 브랜치를 포함하되; 상기 선택 브랜치는 상기 드라이브 브랜치, 상기 제어 회로 및 상기 APS 판독 회로에 연결되며, 상기 드라이브 브랜치는 또한 상기 플로팅 확산 노드에 연결되고;
   상기 드라이브 브랜치는 상기 플로팅 확산 노드의 전위를 버퍼링하고, 상기 제2 전압을 상기 선택 브랜치에 출력하며;
   상기 선택 브랜치는 상기 제어 회로에 의해 송신된 제2 제어 신호를 통해 작업 상태를 트리거하고; 상기 선택 브랜치가 상기 작업 상태에 있을 경우, 상기 선택 브랜치는 상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 특징으로 하는 이미지 센서.
9. 제7항 또는 제8항에 있어서,
   상기 APS 전송 회로는 리셋 브랜치를 더 포함하고, 상기 리셋 브랜치는 상기 플로팅 확산 노드와 상기 제어 회로에 연결되며;
   상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 완료한 후, 상기 리셋 브랜치는 상기 제어 회로에 의해 송신된 제3 제어 신호를 통해 작업 상태를 트리거하되; 상기 리셋 브랜치가 상기 작업 상태에 있을 경우, 상기 플로팅 확산 노드에 누적된 상기 광전하가 외부로 이동하는 것을 특징으로 하는 이미지 센서.
10. 제9항에 있어서,
    상기 리셋 브랜치는 리셋 트랜지스터를 포함하고, 상기 리셋 트랜지스터의 소스는 상기 플로팅 확산 노드에 연결되며, 게이트는 상기 제어 회로에 연결되고, 드레인은 전원에 연결되며;
    상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 완료한 후, 상기 리셋 트랜지스터는 상기 제어 회로에 의해 송신된 제3 제어 신호를 통해 온(on) 상태를 트리거하고; 상기 리셋 트랜지스터가 상기 온 상태에 있을 경우, 상기 플로팅 확산 노드에 누적된 상기 광전하가 상기 전원으로 이동하는 것을 특징으로 하는 이미지 센서.
11. 제6항에 있어서,
    상기 APS 전송 회로는 플로팅 확산 노드, 출력 브랜치 및 리셋 브랜치를 포함하되; 상기 플로팅 확산 노드는 상기 출력 브랜치, 상기 입력 회로 및 상기 리셋 브랜치에 연결되며, 상기 출력 브랜치는 또한 상기 APS 판독 회로에 연결되고;
    상기 리셋 브랜치는 상기 제1 광전 변환이 지속되는 과정에서, 상기 제어 회로에 의해 송신된 제1 제어 신호를 통해 비작업 상태를 트리거하며;
    상기 플로팅 확산 노드는 상기 리셋 브랜치가 상기 비작업 상태에 있을 경우, 상기 광전하를 누적하고, 상응하는 제2 전압을 생성하며;
    상기 출력 브랜치는 상기 제어 회로에 의해 송신된 제2 제어 신호를 통해 작업 상태를 트리거하고; 상기 출력 브랜치가 상기 작업 상태에 있을 경우, 상기 출력 브랜치는 상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 특징으로 하는 이미지 센서.
12. 제11항에 있어서,
    상기 출력 브랜치는 제1 드라이브 브랜치 및 선택 브랜치를 포함하되; 상기 선택 브랜치는 상기 제1 드라이브 브랜치, 상기 제어 회로 및 상기 APS 판독 회로에 연결되며, 상기 제1 드라이브 브랜치는 또한 상기 플로팅 확산 노드에 연결되고;
    상기 제1 드라이브 브랜치는 상기 플로팅 확산 노드의 전위를 버퍼링하고, 상기 제2 전압을 상기 선택 브랜치에 출력하며;
    상기 선택 브랜치는 상기 제어 회로에 의해 송신된 제2 제어 신호를 통해 작업 상태를 트리거하되; 상기 선택 브랜치가 상기 작업 상태에 있을 경우, 상기 선택 브랜치는 상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 특징으로 하는 이미지 센서.
13. 제11항 또는 제12항에 있어서,
    상기 EVS 전송 회로는 제2 드라이브 브랜치를 포함하고, 상기 제2 드라이브 브랜치는 상기 플로팅 확산 노드와 상기 EVS 판독 회로에 연결되며;
    상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 완료한 후, 상기 리셋 브랜치는 또한 상기 제어 회로에 의해 송신된 제1 제어 신호를 통해 작업 상태를 트리거하되; 상기 리셋 브랜치가 상기 작업 상태에 있을 경우, 상기 리셋 브랜치는 상기 광전류에 따라, 상응하는 제1 전압을 출력하며;
    상기 제2 드라이브 브랜치는 상기 제1 전압을 상기 EVS 판독 회로에 전송하는 것을 특징으로 하는 이미지 센서.
14. 제13항에 있어서,
    상기 리셋 브랜치는 리셋 트랜지스터를 포함하고, 상기 리셋 트랜지스터의 소스는 상기 플로팅 확산 노드에 연결되며, 상기 리셋 트랜지스터의 드레인, 게이트는 각각 전원에 연결되고, 상기 리셋 트랜지스터의 게이트는 또한 상기 제어 회로에 연결되며;
    상기 제2 전압을 상기 APS 판독 회로에 전송하는 것을 완료한 후, 상기 리셋 트랜지스터는 상기 제어 회로에 의해 송신된 제1 제어 신호를 통해 온(on) 상태를 트리거하고; 상기 리셋 트랜지스터가 상기 온 상태에 있을 경우, 상기 리셋 트랜지스터는 상기 광전류에 따라, 상응하는 제1 전압을 출력하되; 상기 광전류는 상기 리셋 트랜지스터의 드레인과 소스 사이의 전류와 같고, 상기 제1 전압은 상기 리셋 트랜지스터의 드레인과 소스 사이의 전압과 같으며, 상기 광전류와 상기 제1 전압 사이에는 로그 관계가 있는 것을 특징으로 하는 이미지 센서.
15. 제6항에 있어서,
    상기 픽셀 어레이에서 동일 어레이 유닛 내의 모든 상기 픽셀은 동일한 상기 APS 판독 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀은 동일한 상기 APS 판독 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀 각각은 하나의 상기 APS 판독 회로를 포함하는 것을 특징으로 하는 이미지 센서.
16. 제2항에 있어서,
    상기 픽셀 어레이에서 동일 어레이 유닛 내의 모든 상기 픽셀은 동일한 상기 EVS 판독 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀은 동일한 상기 EVS 판독 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀 각각은 하나의 상기 EVS 판독 회로를 포함하는 것을 특징으로 하는 이미지 센서.
17. 제1항에 있어서,
    상기 픽셀 어레이에서 동일 어레이 유닛 내의 모든 상기 픽셀은 동일한 상기 제어 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀은 동일한 상기 제어 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀 각각은 하나의 상기 제어 회로를 포함하는 것을 특징으로 하는 이미지 센서.
18. 제1항에 있어서,
    상기 픽셀 어레이에서 동일 어레이 유닛 내의 모든 상기 픽셀은 동일한 상기 입력 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀은 동일한 상기 입력 회로를 공유하거나; 또는
    상기 픽셀 어레이의 모든 상기 픽셀 각각은 하나의 상기 입력 회로를 포함하는 것을 특징으로 하는 이미지 센서.
19. 복수의 픽셀로 이루어진 픽셀 어레이를 포함하는 이미지 센서에 응용되는 이미지 출력 방법으로서,
    상기 이미지 센서는 입력 회로, APS 회로, EVS 회로 및 제어 회로를 포함하고, 각 상기 픽셀은 모두 상기 APS 회로 및 상기 EVS 회로를 포함하며; 상기 입력 회로는 상기 APS 회로와 상기 EVS 회로에 연결되고, 상기 제어 회로는 상기 APS 회로와 상기 EVS 회로에 연결되되; 상기 입력 회로의 작업 시간 유닛은 1 프레임 APS 이미지를 출력하는 작업 시간이고, 상기 작업 시간 유닛은EVS 모드 작업 기간 및 APS 모드 작업 기간을 포함하며, 단일 상기 APS 모드 작업 기간은 인접한 상기 EVS 모드 작업 기간 사이에 있고;
    상기 이미지 출력 방법은,
    상기 입력 회로는, 상기 EVS 모드 작업 기간에 입사광에 대해 제1 광전 변환을 수행하고 상응하는 광전류를 생성하며, 상기 APS 모드 작업 기간에 상기 입사광에 대해 제2 광전 변환을 수행하고 상응하는 광전하를 생성하는 단계;
    상기 EVS 회로는 상기 제1 광전 변환 과정에서, 상기 광전류에 상응하는 제1 전압과 기준 전압 사이의 차이에 따라, 상응하는 이벤트 신호를 출력하는 단계;
    상기 APS 회로는 상기 제1 광전 변환이 지속되는 과정에서, 상기 광전하에 상응하는 제2 전압에 따라, 상응하는 그레이 스케일 신호를 출력하는 단계; 및
    상기 제어 회로는 상기 이벤트 신호에 따라 상응하는 EVS 이미지를 출력하고, 상기 그레이 스케일 신호에 따라 상응하는 APS 이미지를 출력하는 단계를 포함하는 것을 특징으로 하는 이미지 출력 방법.
20. 제1항 내지 제18항 중 어느 한 항에 따른 이미지 센서의 광전 장치에서의 응용.