JP4799485B2 - マイクロ波信号の増幅回路 - Google Patents
マイクロ波信号の増幅回路 Download PDFInfo
- Publication number
- JP4799485B2 JP4799485B2 JP2007155192A JP2007155192A JP4799485B2 JP 4799485 B2 JP4799485 B2 JP 4799485B2 JP 2007155192 A JP2007155192 A JP 2007155192A JP 2007155192 A JP2007155192 A JP 2007155192A JP 4799485 B2 JP4799485 B2 JP 4799485B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- voltage
- gate
- current
- amplification transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003321 amplification Effects 0.000 claims description 111
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 111
- 230000000903 blocking effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
図1は、この発明によるマイクロ波信号の増幅回路を示す電気回路図である。この実施の形態1のマイクロ波信号の増幅回路は、高出力、高利得でマイクロ波信号S1を増幅する電力増幅回路である。
Vg=Vgg−Voff (1)
Ig=Igs−Isg (2)
ここで、実施の形態1では、FET増幅素子1のゲート端子Gに負電位のゲートバイアス電圧Vgを印加し、B級またはC級の増幅動作を行なうようにしているので、マイクロ波信号S1の入力レベルの増大に伴なって、ゲート電流Igsが増大する。なお、ゲート電流Isgは、ほぼ一定値である。
In=Id=Isg+Idn (3)
Ip=Id=Igs+Idp (4)
ートバイアス電圧Vgの変化を抑制することができる。
実施の形態1では、ゲートバイアス設定回路40を、第2電圧端子12と第3電圧端子13との間に接続し、第3電圧端子13をグランド電位V0に接続したが、実施の形態2では、第3電圧端子13を第2電圧端子12と同じ正電圧Vccに接続する。この実施の形態2では、ゲートバイアス電圧Vgは、0(V)に近い正電圧に設定され、FET増幅素子1を、AB級またはA級で動作される。その他は、実施の形態1と同じに構成される。ゲートバイアス電圧Vgは、実施の形態2では、+1.0(V)と0(V)との間に電圧、例えば+0.5(V)に設定される。
実施の形態1、2では、正側電流増幅トランジスタ21および負側電流増幅トランジスタ22をバイポーラトランジスタを用いて構成したが、この実施の形態3では、正側電流増幅トランジスタ21および負側電流増幅トランジスタ22が、ともにソースフォロワー接続された電界効果トランジスタを用いて構成する。その他は、実施の形態1または2と同じに構成され、実施の形態1、2と同じ効果を得ることができる。
12:第2電圧端子、
13:第3電圧端子、21:正側電流増幅トランジスタ、
22:負側電流増幅トランジスタ、23:第1抵抗、24:第2抵抗、
30:共通バイアス回路、31:第3抵抗、32:第4抵抗、35:第5抵抗、
36:第6抵抗、M1:出力端子、M2、M3:中間接続点、
40:バイアス設定回路。
Claims (5)
- ソース端子がグランド電位に接続され、ゲート端子に供給されるマイクロ波信号を増幅するFET増幅素子と、前記ゲート端子にゲートバイアス電圧を供給するように接続されたバイアス回路とを備えたマイクロ波信号の増幅回路であって、
前記バイアス回路は、正電圧の供給を受ける第1電圧端子と前記ゲート端子との間に接続された正側電流増幅トランジスタと、負電圧の供給を受ける第2電圧端子と前記ゲート端子との間に接続された負側電流増幅トランジスタと、前記正側増幅トランジスタおよび前記負側電流増幅トランジスタに対する共通バイアス回路と、前記ゲートバイアス電圧に対応するゲートバイアス設定電圧を前記共通バイアス回路に供給するバイアス設定回路を含み、
前記バイアス回路は、前記正側電流増幅トランジスタと前記負側電流増幅トランジスタとの間の出力端子から、前記ゲートバイアス設定電圧に基づいて前記ゲートバイアス電圧を供給するように構成され、
また、前記バイアス回路は、前記マイクロ波信号が入力されない初期状態において、前記正側電流増幅トランジスタと前記負側電流増幅トランジスタに流れる電流をアイドル電流としたとき、前記FET増幅素子に前記マイクロ波信号が与えられ、このマイクロ波信号により、前記FET増幅素子のソース端子からゲート端子を介して前記負側増幅トランジスタへゲート電流が流れるときにも、また前記正側増幅トランジスタを介して前記FET増幅素子のゲート端子からソース端子へゲート電流が流れるときにも、前記共通バイアス回路が、前記正側増幅トランジスタと前記負側増幅トランジスタに流れる電流を前記アイドル電流と実質的同じ値に保持するように構成され、前記ゲートバイアス電圧の変化を抑制することを特徴とするマイクロ波信号の増幅回路。 - 請求項1記載のマイクロ波信号の増幅回路であって、前記正側電流増幅トランジスタおよび負側電流増幅トランジスタが、それぞれ第1主端子と、第2主端子と、制御端子を有し、前記正側電流増幅トランジスタの第2主端子と前記負側電流増幅トランジスタの第1主端子との間に、第1、第2抵抗が直列に接続され、この第1、第2抵抗の中間接続点が前記出力端子を構成し、前記FET増幅素子のゲート端子に接続されたことを特徴とするマイクロ波信号の増幅回路。
- 請求項2記載のマイクロ波信号の増幅回路であって、前記共通バイアス回路が、前記第1電圧端子と前記第2電圧端子との間に直列に接続された第3、第4、第5、第6抵抗を含み、前記第3、第4抵抗の中間接続点が前記正側電流増幅トランジスタの制御端子に、前記第5、第6抵抗の中間接続点が前記負側電流増幅トランジスタの制御端子にそれぞれ接続され、前記第4、第5抵抗の中間接続点に、前記バイアス設定回路から前記ゲートバイアス設定電圧が供給されることを特徴とするマイクロ波信号の増幅回路。
- 請求項1記載のマイクロ波信号の増幅回路であって、前記バイアス設定回路が、前記第2電圧端子と第3電圧端子との間に接続され、前記第3電圧端子には前記グランド電位が供給されることを特徴とするマイクロ波信号の増幅回路。
- 請求項1記載のマイクロ波信号の増幅回路であって、前記バイアス設定回路が、前記第1電圧端子と前記第2電圧端子との間に接続されたことを特徴とするマイクロ波信号の増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155192A JP4799485B2 (ja) | 2007-06-12 | 2007-06-12 | マイクロ波信号の増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007155192A JP4799485B2 (ja) | 2007-06-12 | 2007-06-12 | マイクロ波信号の増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311731A JP2008311731A (ja) | 2008-12-25 |
JP4799485B2 true JP4799485B2 (ja) | 2011-10-26 |
Family
ID=40238979
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007155192A Active JP4799485B2 (ja) | 2007-06-12 | 2007-06-12 | マイクロ波信号の増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4799485B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2504991Y2 (ja) * | 1988-03-18 | 1996-07-24 | 日本電気株式会社 | マイクロ波増幅器のバイアス回路 |
JPH0731606Y2 (ja) * | 1988-06-07 | 1995-07-19 | ティーディーケイ株式会社 | 誘電体共振器 |
JP2696986B2 (ja) * | 1988-09-16 | 1998-01-14 | 松下電器産業株式会社 | 低周波増幅器 |
JPH04158608A (ja) * | 1990-10-23 | 1992-06-01 | Mitsubishi Electric Corp | Fet多段増幅器 |
JPH06164957A (ja) * | 1992-11-20 | 1994-06-10 | Fujitsu General Ltd | マルチスキャンモニタの垂直出力回路 |
JPH08222967A (ja) * | 1995-02-15 | 1996-08-30 | Fujitsu Ltd | Fetゲートバイアス回路 |
JP3866006B2 (ja) * | 2000-05-08 | 2007-01-10 | 三菱電機株式会社 | 増幅器 |
-
2007
- 2007-06-12 JP JP2007155192A patent/JP4799485B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008311731A (ja) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5097664B2 (ja) | 定電圧電源回路 | |
KR101451468B1 (ko) | 정전류 회로 및 기준 전압 회로 | |
JP2007049233A (ja) | 定電流回路 | |
US20090140792A1 (en) | Temperature compensation circuit | |
US7525359B2 (en) | Duty cycle correction amplification circuit | |
TW201935168A (zh) | 過電流限制電路、過電流限制方法及電源電路 | |
JP2004297806A (ja) | 電力増幅器 | |
WO2022007744A1 (zh) | 一种功率放大器的温度补偿电路及温度补偿方法 | |
CN111309089B (zh) | 一种线性稳压电源 | |
US10855239B2 (en) | Amplifier class AB output stage | |
US20070200546A1 (en) | Reference voltage generating circuit for generating low reference voltages | |
JP3660846B2 (ja) | Fetバイアス回路 | |
JP2007128457A (ja) | リップルフィルタ回路 | |
US8742849B1 (en) | Linear source follower amplifier | |
JP4814133B2 (ja) | 高周波増幅器 | |
US7102335B1 (en) | Rail—rail current sense amplifier | |
JP4799485B2 (ja) | マイクロ波信号の増幅回路 | |
JP5799826B2 (ja) | ボルテージレギュレータ | |
JP2015035646A (ja) | 温度制御素子の制御回路 | |
JPH07249946A (ja) | Ab級プッシュプル駆動回路、その駆動方法及びこれを用いたab級電子回路 | |
US7420420B2 (en) | FET bias circuit | |
WO2022264716A1 (ja) | 高電圧増幅器 | |
JP2010273284A (ja) | 高周波増幅器 | |
JP2002232239A (ja) | 演算増幅器 | |
JP2011035845A (ja) | 差動増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4799485 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |