JP4799266B2 - 半導体装置の製造方法、半導体基板の製造方法および半導体基板 - Google Patents
半導体装置の製造方法、半導体基板の製造方法および半導体基板 Download PDFInfo
- Publication number
- JP4799266B2 JP4799266B2 JP2006138864A JP2006138864A JP4799266B2 JP 4799266 B2 JP4799266 B2 JP 4799266B2 JP 2006138864 A JP2006138864 A JP 2006138864A JP 2006138864 A JP2006138864 A JP 2006138864A JP 4799266 B2 JP4799266 B2 JP 4799266B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- wet
- silicon wafer
- silicon
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 239000000758 substrate Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 127
- 229910052710 silicon Inorganic materials 0.000 claims description 122
- 239000010703 silicon Substances 0.000 claims description 122
- 238000000034 method Methods 0.000 claims description 71
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 40
- 239000007864 aqueous solution Substances 0.000 claims description 27
- 230000003068 static effect Effects 0.000 claims description 27
- 230000005611 electricity Effects 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 21
- 239000004743 Polypropylene Substances 0.000 claims description 18
- 239000007788 liquid Substances 0.000 claims description 18
- 229920001155 polypropylene Polymers 0.000 claims description 18
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 12
- 230000000694 effects Effects 0.000 claims description 9
- -1 polypropylene Polymers 0.000 claims description 9
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 150000002431 hydrogen Chemical class 0.000 claims description 4
- 235000012431 wafers Nutrition 0.000 description 112
- 239000010408 film Substances 0.000 description 87
- 230000008569 process Effects 0.000 description 39
- 238000001035 drying Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000004140 cleaning Methods 0.000 description 10
- 238000005259 measurement Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000007613 environmental effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000006798 recombination Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 230000008030 elimination Effects 0.000 description 3
- 238000003379 elimination reaction Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000012811 non-conductive material Substances 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000004696 Poly ether ether ketone Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920002530 polyetherether ketone Polymers 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010053759 Growth retardation Diseases 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229920000122 acrylonitrile butadiene styrene Polymers 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000005661 hydrophobic surface Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明は、半導体装置の製造方法、半導体基板の製造方法および半導体基板に関する。
シリコン半導体基板のウェット処理において、例えば、フッ化水素酸水溶液洗浄後の基板表面は、最表面のシリコン原子が水素と結びつき、最表面が水素原子で終端された構造をとっている。この水素終端されたシリコン最表面は化学的に安定した表面であることが知られている。しかし、全てのシリコン原子が水素と結合しているわけではなく、中にはシリコン原子がそのまま表面に現れている未結合状態やフッ素原子が結合したシリコン原子の存在が確認されている。このようなシリコン原子は化学的に不安定であり酸化を受けやすいサイトとなっている。
このため、フッ化水素酸水溶液洗浄後のシリコン半導体基板を室温下で大気に曝しておくと、シリコン結晶表面に、大気中の酸素や水分によってシリコン酸化膜（以下、自然酸化膜と称する）が形成される。また、フッ化水素酸水溶液洗浄後の純水によるリンス処理においても自然酸化膜が形成されることが知られている。
このような自然酸化膜の品質は必ずしも良好ではない。よって、半導体装置の製造の際、洗浄処理後、自然酸化膜のついた状態で、ゲート絶縁膜等を形成すると、形成されるゲート絶縁膜等の信頼性が劣化する恐れがある。また、自然酸化膜のついた状態で、エピタキシャル成膜や薄膜形成を行なうと、成膜不良が生ずる場合がある。さらに、自然酸化膜のついた状態で、上層にコンタクトの導電層を形成する際には、界面に残存する自然酸化膜によるコンタクト抵抗不良が生ずる恐れもある。
また、半導体基板メーカーがシリコン半導体基板を、デバイスメーカーに供給する際、自然酸化膜のない状態でシリコン半導体基板を供給することが出来ず、デバイスメーカー側でデバイス製造前に、表面の自然酸化膜除去を行なう必要があった。
以上のような、ウェット処理後の室温下、大気中等における自然酸化膜成長の問題を回避するために、例えば、ウェット処理後、酸化や成膜等の次工程までの時間を自然酸化膜の成長が問題を生じさせない程度の時間内で管理する運用がなされている。あるいは、ウェット処理後、次工程までの間、窒素ガス等を充填した保管ケース内に保管する方法がある。また、特許文献１には、次工程の装置にフィルタを設けて水分や酸素量を制御し、ウェット処理後は次工程の装置内でシリコン半導体基板を保管する技術が開示されている。
特許３５１１２３２号公報
このような自然酸化膜の品質は必ずしも良好ではない。よって、半導体装置の製造の際、洗浄処理後、自然酸化膜のついた状態で、ゲート絶縁膜等を形成すると、形成されるゲート絶縁膜等の信頼性が劣化する恐れがある。また、自然酸化膜のついた状態で、エピタキシャル成膜や薄膜形成を行なうと、成膜不良が生ずる場合がある。さらに、自然酸化膜のついた状態で、上層にコンタクトの導電層を形成する際には、界面に残存する自然酸化膜によるコンタクト抵抗不良が生ずる恐れもある。
また、半導体基板メーカーがシリコン半導体基板を、デバイスメーカーに供給する際、自然酸化膜のない状態でシリコン半導体基板を供給することが出来ず、デバイスメーカー側でデバイス製造前に、表面の自然酸化膜除去を行なう必要があった。
以上のような、ウェット処理後の室温下、大気中等における自然酸化膜成長の問題を回避するために、例えば、ウェット処理後、酸化や成膜等の次工程までの時間を自然酸化膜の成長が問題を生じさせない程度の時間内で管理する運用がなされている。あるいは、ウェット処理後、次工程までの間、窒素ガス等を充填した保管ケース内に保管する方法がある。また、特許文献１には、次工程の装置にフィルタを設けて水分や酸素量を制御し、ウェット処理後は次工程の装置内でシリコン半導体基板を保管する技術が開示されている。
しかしながら、ウェット処理後、次工程までの時間を管理する運用方法では、半導体製品製造の際の製造装置運用の自由度が減少し、生産性の低下を招くため望ましくない。また、窒素ガス等を充填した保管ケースに保管する方法でも、保管の際のハンドリングが複雑になり、やはり、生産性の低下を招く恐れがある。そして、特許文献１の次工程の装置にフィルタを設ける方法は、ウェット処理後のシリコン半導体基板によって次工程の装置が占有されることになるため、やはり、装置運用の自由度が減少し生産性の低下を招く恐れが高い。
また、半導体基板メーカーが、デバイスメーカーにシリコン半導体基板を供給する際に、窒素ガス等を充填した保管ケースを使用すると必然的にシリコン半導体基板の製造コスト増加が生ずる。
このような状況に鑑み、水分や酸素量を管理することなく、大気環境下に放置した場合でも、自然酸化膜の成長を抑制する技術が要求されている。
また、半導体基板メーカーが、デバイスメーカーにシリコン半導体基板を供給する際に、窒素ガス等を充填した保管ケースを使用すると必然的にシリコン半導体基板の製造コスト増加が生ずる。
このような状況に鑑み、水分や酸素量を管理することなく、大気環境下に放置した場合でも、自然酸化膜の成長を抑制する技術が要求されている。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、水分や酸素量を管理することなく、大気環境下に放置した場合でも、自然酸化膜の成長を抑制する半導体装置の製造方法、半導体基板の製造方法、および、大気環境下に放置した場合でも、自然酸化膜の成長が抑制される半導体基板を提供することにある。
本発明の一態様の半導体装置の製造方法は、
単結晶、多結晶または非晶質のシリコンを少なくとも表面の一部に有する半導体基板をウェット処理する際に、フッ化水素酸水溶液又はフッ化アンモニウム水溶液からなる処理液と前記半導体基板を相対的に運動させることにより、シリコン表面が水素で終端化され、更に、前記半導体基板に静電気を発生させ正に帯電させるウェット処理をするステップと、
前記ウェット処理後に、前記半導体基板を前記半導体基板と同程度に帯電した治具または非導電性治具によって保持して、前記半導体基板が静電気により正に帯電した状態で乾燥および保管するステップを有し、
前記ウェット処理から前記保管に至る間は、前記半導体基板に生起された静電気の除電効果のない環境下で処理されることを特徴とする。
単結晶、多結晶または非晶質のシリコンを少なくとも表面の一部に有する半導体基板をウェット処理する際に、フッ化水素酸水溶液又はフッ化アンモニウム水溶液からなる処理液と前記半導体基板を相対的に運動させることにより、シリコン表面が水素で終端化され、更に、前記半導体基板に静電気を発生させ正に帯電させるウェット処理をするステップと、
前記ウェット処理後に、前記半導体基板を前記半導体基板と同程度に帯電した治具または非導電性治具によって保持して、前記半導体基板が静電気により正に帯電した状態で乾燥および保管するステップを有し、
前記ウェット処理から前記保管に至る間は、前記半導体基板に生起された静電気の除電効果のない環境下で処理されることを特徴とする。
この時、前記ウェット処理するステップが、前記フッ化水素酸水溶液又はフッ化アンモニウム水溶液による処理の後、純水からなる処理液と前記半導体基板を相対的に運動させる処理をさらに有することが望ましい。
また、前記非導電性治具は、ポリプロピレン（ＰＰ）製であることが望ましい。
また、前記半導体基板を非導電性治具によって保持するステップにおいて、前記半導体基板と同電位のダミー基板を前記半導体基板に隣接して保持することが望ましい。
本発明の一態様の半導体基板の製造方法は、
単結晶、多結晶または非晶質のシリコン層を少なくとも表面に有する半導体基板をウェット処理する際に、フッ化水素酸水溶液又はフッ化アンモニウム水溶液からなる処理液と前記半導体基板を相対的に運動させることにより、シリコン表面が水素で終端化され、更に、前記半導体基板に静電気を発生させ正に帯電させるウェット処理をするステップと、
前記ウェット処理後に、前記半導体基板を前記半導体基板と同程度に帯電した治具または非導電性治具によって保持して前記半導体基板が静電気により正に帯電した状態で乾燥および保管するステップを有し、
前記ウェット処理から前記保管に至る間は、前記半導体基板に生起された静電気の除電効果のない環境下で処理されることを特徴とする。
単結晶、多結晶または非晶質のシリコン層を少なくとも表面に有する半導体基板をウェット処理する際に、フッ化水素酸水溶液又はフッ化アンモニウム水溶液からなる処理液と前記半導体基板を相対的に運動させることにより、シリコン表面が水素で終端化され、更に、前記半導体基板に静電気を発生させ正に帯電させるウェット処理をするステップと、
前記ウェット処理後に、前記半導体基板を前記半導体基板と同程度に帯電した治具または非導電性治具によって保持して前記半導体基板が静電気により正に帯電した状態で乾燥および保管するステップを有し、
前記ウェット処理から前記保管に至る間は、前記半導体基板に生起された静電気の除電効果のない環境下で処理されることを特徴とする。
なお、本発明においてウェット処理とは、半導体基板に対して施されるウェットエッチング処理および洗浄処理等の、水または水溶液を用いた処理を意味する。
本発明によれば、水分や酸素量を管理することなく、大気環境下に放置した場合でも、自然酸化膜の成長を抑制する半導体装置の製造方法、半導体基板の製造方法、および、大気環境下に放置した場合でも、自然酸化膜の成長が抑制される半導体基板を提供することが可能となる。
以下、本発明に係る半導体装置の製造方法、半導体基板の製造方法および半導体基板の実施の形態について、添付図面に基づき説明する。ここでは、半導体基板として単結晶のシリコンウェーハを例として記載する。
[実施の形態１]
最初に、本発明に係る半導体装置の製造方法の実施の形態について、ｎ型電界効果型トランジスタを例にして説明する。
最初に、本発明に係る半導体装置の製造方法の実施の形態について、ｎ型電界効果型トランジスタを例にして説明する。
（製造方法）
図１は、本実施の形態のトランジスタ製造のプロセスフローを説明する図である。
図１（ａ）に示すように、ｐ型（１００）シリコンウェーハ１０の表面に、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離領域１１を形成し、ソース、ドレイン及びチャネル領域を含む素子領域を形成する。
次に、図１（ｂ）に示すように、素子領域上の熱酸化膜１２を介して、素子領域上に、トランジスタの閾値調整のためにＢ（ボロン）をイオン注入により、導入する。
次に、図１（ｃ）に示すように、ウェット処理装置で、素子領域上の熱酸化膜１２を剥離する。この剥離は、例えば、フッ化アンモニウム（ＮＨ４Ｆ）等のエッチング液により行なわれる。
図１は、本実施の形態のトランジスタ製造のプロセスフローを説明する図である。
図１（ａ）に示すように、ｐ型（１００）シリコンウェーハ１０の表面に、例えばＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により素子分離領域１１を形成し、ソース、ドレイン及びチャネル領域を含む素子領域を形成する。
次に、図１（ｂ）に示すように、素子領域上の熱酸化膜１２を介して、素子領域上に、トランジスタの閾値調整のためにＢ（ボロン）をイオン注入により、導入する。
次に、図１（ｃ）に示すように、ウェット処理装置で、素子領域上の熱酸化膜１２を剥離する。この剥離は、例えば、フッ化アンモニウム（ＮＨ４Ｆ）等のエッチング液により行なわれる。
続いて、ゲート酸化膜１４形成前の前処理を行なう。
まず、バッチ式のウェット処理装置内で、テフロン（登録商標）製のキャリアに保持されたシリコンウェーハ（シリコン半導体基板）を処理し、フッ化水素酸水溶液によってシリコンウェーハ上の自然酸化膜を剥離する。この時、ウェット処理中に、処理液であるフッ化水素酸水溶液を循環装置によって循環させることにより、処理液とシリコンウェーハを相対的に運動させる。この時のフッ化水素酸水溶液の循環流量は、例えば、５Ｌ／ｍｉｎ〜２０Ｌ／ｍｉｎである。
次に、処理液を純水として、やはり、バッチ式のウェット処理装置内で、例えばテフロン（登録商標）製のキャリアに保持されたシリコンウェーハ（シリコン半導体基板）のリンス処理を行う。この時も、ウェット処理中に、処理液である純水の給水(オーバーフロー)によって循環させることにより、処理液とシリコンウェーハを相対的に運動させる。この時の純水の給水流量は、例えば、５Ｌ／ｍｉｎ〜２０Ｌ／ｍｉｎである。
次に、スピン乾燥による乾燥を行ない、乾燥後、大気雰囲気中でシリコンウェーハの保管を行なう。そして、乾燥および保管の際にシリコウェーハを保持する治具（キャリア、ケースなど）は、洗浄処理中に帯電したシリコンウェーハの静電気を除去しない非導電性材料、例えば、ポリプロピレン（ＰＰ）、で形成されたものを用いる。また、この際、図２に示すように、上記シリコンウェーハ２１と同様の洗浄処理を行った、ダミーウェーハ２３を、シリコンウェーハ２１に隣接させるように非導電性キャリア２５に保持する。
まず、バッチ式のウェット処理装置内で、テフロン（登録商標）製のキャリアに保持されたシリコンウェーハ（シリコン半導体基板）を処理し、フッ化水素酸水溶液によってシリコンウェーハ上の自然酸化膜を剥離する。この時、ウェット処理中に、処理液であるフッ化水素酸水溶液を循環装置によって循環させることにより、処理液とシリコンウェーハを相対的に運動させる。この時のフッ化水素酸水溶液の循環流量は、例えば、５Ｌ／ｍｉｎ〜２０Ｌ／ｍｉｎである。
次に、処理液を純水として、やはり、バッチ式のウェット処理装置内で、例えばテフロン（登録商標）製のキャリアに保持されたシリコンウェーハ（シリコン半導体基板）のリンス処理を行う。この時も、ウェット処理中に、処理液である純水の給水(オーバーフロー)によって循環させることにより、処理液とシリコンウェーハを相対的に運動させる。この時の純水の給水流量は、例えば、５Ｌ／ｍｉｎ〜２０Ｌ／ｍｉｎである。
次に、スピン乾燥による乾燥を行ない、乾燥後、大気雰囲気中でシリコンウェーハの保管を行なう。そして、乾燥および保管の際にシリコウェーハを保持する治具（キャリア、ケースなど）は、洗浄処理中に帯電したシリコンウェーハの静電気を除去しない非導電性材料、例えば、ポリプロピレン（ＰＰ）、で形成されたものを用いる。また、この際、図２に示すように、上記シリコンウェーハ２１と同様の洗浄処理を行った、ダミーウェーハ２３を、シリコンウェーハ２１に隣接させるように非導電性キャリア２５に保持する。
以上のウェット処理から、乾燥後の保管に至る間は、すべてシリコンウェーハに生起された静電気が除去されない環境下で処理される。すなわち、シリコンウェーハが処理される装置内や室内で、例えば、ＵＶ光照射、イオナイザーの稼動、アースの設置等によるシリコンウェーハの静電気除去が行なわれることがない。
なお、上記ウェット処理は必ずしも、バッチ式の装置内で行なわれる必要はなく、処理液とシリコンウェーハが処理中に相対的に運動するのであれば、枚様式のウェット処理装置を使用することも可能である。
また、ウェット処理装置において、処理液とシリコンウェーハを相対的に運動させる方法は、処理液の循環に限らず、例えば、超音波により処理液を振動させても良いし、シリコンウェーハ自体を機械的に揺動、回転させることによっても構わない。あるいは、シリコンウェーハの保持されたキャリアを手動で上下動させる方法によることも可能である。また、それらを組み合わせることも可能である。
また、自然酸化膜を剥離する処理液は、入手の容易性、高純度等の観点からフッ化水素酸水溶液であることが望ましいが、酸化膜剥離後に、シリコンウェーハの最表面が水素原子で終端される構造をとる処理液であれば、例えば、フッ化アンモニウム水溶液等であっても構わない。そして、上記では、熱酸化膜の剥離とゲート絶縁膜の前処理を分離するフローとしたが、熱酸化膜の剥離をゲート絶縁膜の前処理と同時におこなうフローとすることも可能である。
また、ウェット処理装置において、処理液とシリコンウェーハを相対的に運動させる方法は、処理液の循環に限らず、例えば、超音波により処理液を振動させても良いし、シリコンウェーハ自体を機械的に揺動、回転させることによっても構わない。あるいは、シリコンウェーハの保持されたキャリアを手動で上下動させる方法によることも可能である。また、それらを組み合わせることも可能である。
また、自然酸化膜を剥離する処理液は、入手の容易性、高純度等の観点からフッ化水素酸水溶液であることが望ましいが、酸化膜剥離後に、シリコンウェーハの最表面が水素原子で終端される構造をとる処理液であれば、例えば、フッ化アンモニウム水溶液等であっても構わない。そして、上記では、熱酸化膜の剥離とゲート絶縁膜の前処理を分離するフローとしたが、熱酸化膜の剥離をゲート絶縁膜の前処理と同時におこなうフローとすることも可能である。
また、乾燥および保管の際に、シリコンウェーハを保持する非導電性材料による示具（非導電性治具）としては、静電気を逃さない、またシリコンウェーハの静電気と示具材の保有する静電気が相殺されても保管系がプラスの帯電を持つという観点から、ポリプロピレン（ＰＰ）製であることが望ましいが、例えば、ＡＢＳ樹脂、ポリエーテルエーテルケトン(ＰＥＥＫ)等を用いることも可能である。また、シリコンウェーハを保持する治具は、非導電性材料によるものに限られず、例えば、シリコンウェーハと同程度に帯電した治具、例えば、高分子材料に電荷が蓄えられたエレクトレットで形成された示具等を用いることも可能である。
また、上記シリコンウェーハの乾燥は、スピン乾燥に限らず、例えば、フッ化水素酸水溶液処理後のシリコンウェーハ表面の疎水性を利用した自然乾燥であっても構わない。
また、上記シリコンウェーハの乾燥は、スピン乾燥に限らず、例えば、フッ化水素酸水溶液処理後のシリコンウェーハ表面の疎水性を利用した自然乾燥であっても構わない。
次に、図１（ｄ）に示すように、ゲート酸化膜の前処理を行なった後、任意の時間大気雰囲気中で保管されたシリコンウェーハを酸化炉で処理することにより、ゲート酸化膜１４を形成する。
そして、図１（ｅ）に示すように、ゲート酸化膜上にＬＰＣＶＤ法により多結晶シリコン層１５を堆積する。
そして、図１（ｆ）に示すように、リソグラフィーと反応性イオンエッチングにより、この多結晶シリコン層１５をパターニングしてトランジスタのゲート電極１６を形成する。
そして、図１（ｅ）に示すように、ゲート酸化膜上にＬＰＣＶＤ法により多結晶シリコン層１５を堆積する。
そして、図１（ｆ）に示すように、リソグラフィーと反応性イオンエッチングにより、この多結晶シリコン層１５をパターニングしてトランジスタのゲート電極１６を形成する。
その後、図１（ｇ）に示すように、Ａｓ（砒素）のイオン注入と、熱処理によるイオンの活性化によりソースドレイン領域１７を形成する。これにより、ｎ型電界効果型トランジスタがシリコンウェーハ１０上に形成される。この後の、層間膜、コンタクトホールおよび配線層の形成については記述を省略する。
以上、本発明をゲート絶縁膜の前処理として適用する実施の形態について記述した。しかし、本発明はゲート絶縁膜の前処理のみならず、半導体装置の製造において、例えば、キャパシタ絶縁膜の前処理、エピタキシャル成膜や薄膜形成の前処理、あるいは、コンタクトホール形成後に導電層（多結晶シリコン、金属等）を形成する際の前処理として適用することも可能である。
また、ゲート絶縁膜についても、必ずしも、単層の熱酸化膜に限られず、例えば、気相成長による酸化膜、高誘電率膜、あるいは熱酸化膜と高誘電率膜の複合膜等であっても構わない。
また、ゲート絶縁膜についても、必ずしも、単層の熱酸化膜に限られず、例えば、気相成長による酸化膜、高誘電率膜、あるいは熱酸化膜と高誘電率膜の複合膜等であっても構わない。
（作用・効果）
本実施の形態によれば、シリコンウェーハ上に形成された酸化膜をウェット処理により剥離する際に、シリコン表面が水素で終端化される。これと共に、処理液とシリコンウェーハの相対的運動により、シリコンウェーハに静電気が発生し、シリコンウェーハが正に帯電する。この静電気の発生は、処理液中での摩擦帯電または流動帯電によるものと考えられる。
そして、続くウェット処理である、純水によるリンス処理中も処理液とシリコンウェーハの相対的運動により、シリコンウェーハの帯電状態が維持される。
本実施の形態によれば、シリコンウェーハ上に形成された酸化膜をウェット処理により剥離する際に、シリコン表面が水素で終端化される。これと共に、処理液とシリコンウェーハの相対的運動により、シリコンウェーハに静電気が発生し、シリコンウェーハが正に帯電する。この静電気の発生は、処理液中での摩擦帯電または流動帯電によるものと考えられる。
そして、続くウェット処理である、純水によるリンス処理中も処理液とシリコンウェーハの相対的運動により、シリコンウェーハの帯電状態が維持される。
なお、本実施の形態では、自然酸化膜剥離のフッ化水素酸水溶液処理後に、純水リンスを行なっているが、発明者の実験によれば、フッ化水素酸水溶液処理後、純水リンス処理前にシリコンウェーハが既に静電気により正に帯電していることが判明している。
そして、乾燥、保管の際に静電気を維持できる構成の治具に保持されることによって、シリコンウェーハの正の帯電状態が保たれる。すなわち、非導電性材料からなるキャリアやケース等の治具に治められる場合、シリコンウェーハの静電気はキャリアやケースを通じて除電されることはない。もっとも、大気電荷が０Vであるため、正に帯電したシリコンウェーハを大気中に放置すると、電荷の中和が起こり、シリコンウェーハの正の電荷が除荷される恐れがある。そこで、本実施の形態では、図２に示すように、シリコンウェーハと同様の洗浄処理を行ったダミーウェーハを、シリコンウェーハに隣接させるようにキャリアに保持する。これにより、シリコンウェーハは同等の正の電荷を有するダミーウェーハまたはシリコンウェーハで周囲を囲まれる。したがって、シリコンウェーハの置かれる環境電位が、シリコンウェーハの電位と同等になり、シリコンウェーハから正の電荷が除荷されることを防止している。なお、この際、ダミーウェーハは同等の正の電荷を保持してさえいれば、必ずしも、シリコンウェーハと同様の洗浄処理を行ったウェーハでなくとも、他の方法で帯電させたウェーハであっても構わない。また、ダミーウェーハは、必ずしもシリコンを材質とするウェーハである必要はない。
一方、例えば、エレクトレットで出来た、シリコンウェーハと同程度に帯電したキャリアやケース等の治具を用いる場合、環境電位はシリコンウェーハと同等になるため、特段の環境電位に対する対策は必要ない。
一方、例えば、エレクトレットで出来た、シリコンウェーハと同程度に帯電したキャリアやケース等の治具を用いる場合、環境電位はシリコンウェーハと同等になるため、特段の環境電位に対する対策は必要ない。
そして、ウェット処理から、乾燥後の保管に至る間は、すべてシリコンウェーハに生起された静電気が除去されない環境下で処理されることにより、水素終端されたシリコンウェーハの正の帯電が維持される。このため、酸化種とシリコン原子との酸化反応が進まず、シリコンウェーハが大気中雰囲気中に放置されたとしても、自然酸化膜の成長を抑制することが可能となる。
このように、ゲート絶縁膜の前処理後、大気雰囲気中に放置していたとしても、ウェーハ上に自然酸化膜はほとんど成長しないため、その後、形成されるゲート絶縁膜の高い信頼性を維持することが可能となる。また、前処理後、ゲート絶縁膜形成の放置時間のバラツキにより自然酸化膜厚のバラツキが生ずるということもないため、膜厚および品質の安定したゲート絶縁膜の形成が可能となる。さらに、シリコンウェーハ放置の際に、次工程までの時間管理が不要であり、水分や酸素量を管理する必要もないため、自然酸化膜抑制のために生産性を著しく低下させることもない。
また、上述のように本発明をキャパシタ絶縁膜の前処理として適用した場合にも、ゲート絶縁膜に適用した場合と同様の効果が得られる。また、エピタキシャル成膜や薄膜形成の前処理として行なうと、自然酸化膜の存在による成膜不良を回避することが可能となる。また、コンタクトホール形成の際の前処理に適用した場合には、自然酸化膜の介在およびその膜厚バラツキの問題がないため、安定して低いコンタクト抵抗を実現することが可能となる。
[実施の形態２]
次に、本発明に係る半導体基板の製造方法の実施の形態について、シリコンウェーハを例にして説明する。
次に、本発明に係る半導体基板の製造方法の実施の形態について、シリコンウェーハを例にして説明する。
まず、チョクラルスキー法（ＣＺ法）により、シリコン単結晶インゴットを引上げる。そして、シリコンインゴットが所望の直径となるように、三次元研削盤により外径研削を行なう。
次に、スライシングによりウェーハを切り出す。そして、切り出された各ウェーハにラッピングを行なうことにより、ウェーハ形状やスライシングで生じた加工歪層のバラツキを矯正する。
次に、デバイスプロセスによるウェーハの欠けを防止するため、シリコンウェーハの面取りを行なう。その後、ラッピングや面取りで結晶に残留する加工歪層を除去するため、化学エッチングを行なう。その後、ＭＬポリッシュによりウェーハ表面を鏡面とする。
その後、ウェーハ上の微粒子、有機物および金属不純物を除去するためにＲＣＡ洗浄を行い、ウェーハ表面にケミカルオキサイド膜を形成する。
次に、スライシングによりウェーハを切り出す。そして、切り出された各ウェーハにラッピングを行なうことにより、ウェーハ形状やスライシングで生じた加工歪層のバラツキを矯正する。
次に、デバイスプロセスによるウェーハの欠けを防止するため、シリコンウェーハの面取りを行なう。その後、ラッピングや面取りで結晶に残留する加工歪層を除去するため、化学エッチングを行なう。その後、ＭＬポリッシュによりウェーハ表面を鏡面とする。
その後、ウェーハ上の微粒子、有機物および金属不純物を除去するためにＲＣＡ洗浄を行い、ウェーハ表面にケミカルオキサイド膜を形成する。
続いて、実施の形態１に記載したゲート酸化の前処理と同様の処理を行なう。
このような処理により、シリコンウェーハ上のケミカルオキサイドが除去されると共に、シリコン表面が水素で終端され化学的に安定な表面となる。さらに、シリコンウェーハが正に帯電した状態が維持されることにより、その後、大気雰囲気中に放置したとしても、自然酸化膜の成長が抑制される。
このような処理により、シリコンウェーハ上のケミカルオキサイドが除去されると共に、シリコン表面が水素で終端され化学的に安定な表面となる。さらに、シリコンウェーハが正に帯電した状態が維持されることにより、その後、大気雰囲気中に放置したとしても、自然酸化膜の成長が抑制される。
このように、本実施の形態により製造されたシリコンウェーハは、自然酸化膜の成長抑制のためシリコンウェーハの帯電維持以外は特段の雰囲気管理を要しない。したがって、デバイス製造前の酸化膜除去工程の省略を可能とするシリコン半導体基板の供給が容易となる。
[実施の形態３]
次に、本発明に係る半導体基板について、実施の形態について、シリコンウェーハを例にして説明する。
次に、本発明に係る半導体基板について、実施の形態について、シリコンウェーハを例にして説明する。
本実施の形態のシリコンウェーハは、表面の全面または一部にシリコンが露出しており、シリコン表面が水素終端されている。そして、静電気により正に帯電している。
このように、シリコン表面が水素終端され、かつ、正に帯電していることにより、酸化種とシリコン原子との酸化反応が進まず、大気雰囲気などの酸化性雰囲気中においても、自然酸化膜の成長を抑制することが可能となる。
このように、シリコン表面が水素終端され、かつ、正に帯電していることにより、酸化種とシリコン原子との酸化反応が進まず、大気雰囲気などの酸化性雰囲気中においても、自然酸化膜の成長を抑制することが可能となる。
ここで、シリコンウェーハの電位は、＋１００Ｖ〜＋１２ＫＶの範囲にあることが望ましい。なぜなら、１００Ｖより電位が低いと、大気雰囲気中における、自然酸化膜成長抑制効果が十分とならない。また、＋１２ＫＶよりも高いと、電荷がシリコンウェーハから逃げる際に、シリコンウェーハ上の素子が静電破壊により故障したり、シリコンウェーハ表面が損壊したりするためである。
そして、さらに確実な自然膜成長抑制効果を得、かつ、静電破壊にたいしても十分なマージンを確保するためには、シリコンウェーハの電位は、＋１ＫＶ〜＋１０ＫＶの範囲にあることがより望ましい。
そして、さらに確実な自然膜成長抑制効果を得、かつ、静電破壊にたいしても十分なマージンを確保するためには、シリコンウェーハの電位は、＋１ＫＶ〜＋１０ＫＶの範囲にあることがより望ましい。
なお、上記記載した実施の形態１、２および３においては、半導体基板として単結晶のシリコンウェーハを例として記載したが、本発明の適用は、必ずしも単結晶のシリコンウェーハに限られず、単結晶、多結晶または非晶質のシリコンを少なくとも表面の一部に有する半導体基板であれば、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）であっても、基板表面の一部または全部にシリコンをエピタキシャル成長させたウェーハ等にも適用することが可能である。
また、上記実施の形態１，２においては、本発明の望ましい実施の形態として、シリコン酸化膜を除去するウェットエッチングにおいて本発明を適用したが、正に帯電したシリコンウェーハの自然酸化膜成長が抑制されるメカニズムは、ケミカルオキサイド等の薄いシリコン酸化膜が形成された半導体基板においても働く。したがって、１０Å以下の薄いシリコン酸化膜を形成するウェットエッチング処理や、薄い酸化膜を形成した後の洗浄処理等で本発明は効果を発揮する。そして、実施の形態３においては、本発明の望ましい実施の形態として、シリコン表面が水素終端されている半導体基板について記載したが、シリコン表面が水素終端されていなくとも自然酸化膜成長の抑制メカニズムが働くため、シリコン表面が水素終端されていない半導体基板においてもシリコン上の酸化膜が１０Å以下と薄い場合には効果を発揮する。
また、上記実施の形態１，２においては、本発明の望ましい実施の形態として、シリコン酸化膜を除去するウェットエッチングにおいて本発明を適用したが、正に帯電したシリコンウェーハの自然酸化膜成長が抑制されるメカニズムは、ケミカルオキサイド等の薄いシリコン酸化膜が形成された半導体基板においても働く。したがって、１０Å以下の薄いシリコン酸化膜を形成するウェットエッチング処理や、薄い酸化膜を形成した後の洗浄処理等で本発明は効果を発揮する。そして、実施の形態３においては、本発明の望ましい実施の形態として、シリコン表面が水素終端されている半導体基板について記載したが、シリコン表面が水素終端されていなくとも自然酸化膜成長の抑制メカニズムが働くため、シリコン表面が水素終端されていない半導体基板においてもシリコン上の酸化膜が１０Å以下と薄い場合には効果を発揮する。
以上、具体例を参照しつつ本発明の実施の形態について説明した。実施の形態の説明においては、半導体製造装置、半導体装置製造方法、半導体基板保管方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体製造装置、半導体装置製造方法、半導体基板保管方法等に関わる要素を適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法、半導体基板の製造方法および半導体基板は、本発明の範囲に包含される。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法、半導体基板の製造方法および半導体基板は、本発明の範囲に包含される。
以下、本発明の実施例および比較例について、図面を参照しつつ説明するが、これらによって本発明が限定されるものではない。
（実施例）
まず、チョコラルスキー法（ＣＺ法）によって引上げられ、＜０−１１＞方向に０．５°オフしたφ８インチのＰ型（１００）シリコンウェーハを用意した。このシリコンウェーハには、表面の鏡面（ＭＬ）ポリシュ加工後にＲＣＡ洗浄を行い６〜１０Å程度のケミカルオキサイド膜が形成された。
その後、このウェーハを５％濃度のフッ化水素酸水溶液に１０分間浸漬した。浸漬の間、フッ化水素酸水溶液はウェット処理装置槽内で循環し、シリコンウェーハは材質テフロン（登録商標）のキャリアに積載し手動により上下動を行うことによりで揺動を行なった。続いて、シリコンウェーハを純水に１０分間浸漬し、リンス処理を行った。この間、純水の槽内での循環、オーバーフロー、揺動を行なった。揺動は、フッ化水素酸処理、リンス処理ともに、上下動５０ｍｍ幅を１往復２ｓｅｃ程度、すなわち約５０ｍｍ／ｓｅｃの相対速度で手動にて１ｍｉｎ行なった。リンス後は、フッ化水素酸水溶液によって表面のケミカルオキサイドが除去されたシリコンウェーハは、疎水性の表面となっているため、特段の乾燥処理は行わなかった。
このシリコンウェーハの表面静電気による電位を、静電電位計キーエンス製ＳＫ−０３０／２００で測定したところ、＋１ＫＶ〜＋１０ＫＶであった。
その後、シリコンウェーハは、非導電性のポリプロピレン（ＰＰ）製のキャリアおよびケースに、大気雰囲気中で保管し、周囲の環境電位がシリコンウェーハと同電位のダミーウェーハでキャリアの上下溝を埋めた。なお、ダミーウェーハは材質シリコンであり、シリコンウェーハと同様の処理を行って同電位とした。また、シリコンウェーハを処理、保管した場所には、イオナイザーやＵＶ光、アース設置などの静電気を除電する効果がない場所とした。
まず、チョコラルスキー法（ＣＺ法）によって引上げられ、＜０−１１＞方向に０．５°オフしたφ８インチのＰ型（１００）シリコンウェーハを用意した。このシリコンウェーハには、表面の鏡面（ＭＬ）ポリシュ加工後にＲＣＡ洗浄を行い６〜１０Å程度のケミカルオキサイド膜が形成された。
その後、このウェーハを５％濃度のフッ化水素酸水溶液に１０分間浸漬した。浸漬の間、フッ化水素酸水溶液はウェット処理装置槽内で循環し、シリコンウェーハは材質テフロン（登録商標）のキャリアに積載し手動により上下動を行うことによりで揺動を行なった。続いて、シリコンウェーハを純水に１０分間浸漬し、リンス処理を行った。この間、純水の槽内での循環、オーバーフロー、揺動を行なった。揺動は、フッ化水素酸処理、リンス処理ともに、上下動５０ｍｍ幅を１往復２ｓｅｃ程度、すなわち約５０ｍｍ／ｓｅｃの相対速度で手動にて１ｍｉｎ行なった。リンス後は、フッ化水素酸水溶液によって表面のケミカルオキサイドが除去されたシリコンウェーハは、疎水性の表面となっているため、特段の乾燥処理は行わなかった。
このシリコンウェーハの表面静電気による電位を、静電電位計キーエンス製ＳＫ−０３０／２００で測定したところ、＋１ＫＶ〜＋１０ＫＶであった。
その後、シリコンウェーハは、非導電性のポリプロピレン（ＰＰ）製のキャリアおよびケースに、大気雰囲気中で保管し、周囲の環境電位がシリコンウェーハと同電位のダミーウェーハでキャリアの上下溝を埋めた。なお、ダミーウェーハは材質シリコンであり、シリコンウェーハと同様の処理を行って同電位とした。また、シリコンウェーハを処理、保管した場所には、イオナイザーやＵＶ光、アース設置などの静電気を除電する効果がない場所とした。
上記処理を行ったシリコンウェーハの表面再結合中心の変化を調べるために、Ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｅ Ｄｅｃａｙ（μ−ＰＣＤ）法によるコベルコ科研製 ＬＴＡ−１２００ＥＰを用いてライフタイム値の時間変化を測定した。この時、シリコンウェーハの抵抗率は１７Ωｃｍであり、保管ケースは非導電性のポリプロピレン（ＰＰ）製のものを使った。シリコンウェーハの入った保管ケースはクリーンルーム内に放置し、ライフタイムを２４時間の間モニタした。
図３に測定結果を示す。図３から明らかなように、２４時間の間、ライフタイム値に変化はない。したがって、２４時間の間は表面再結合中心に変化が生じていない、言い換えれば、電気的に観測されるような表面状態の変化、例えば、終端水素の脱離等が生じていないことが判明した。
図３に測定結果を示す。図３から明らかなように、２４時間の間、ライフタイム値に変化はない。したがって、２４時間の間は表面再結合中心に変化が生じていない、言い換えれば、電気的に観測されるような表面状態の変化、例えば、終端水素の脱離等が生じていないことが判明した。
次に、上記処理を行ったシリコンウェーハを非導電性のポリプロピレン（ＰＰ）製保管ケースに密閉し、クリーンルーム外の一般大気雰囲気中にて保管した。そして、ウェット処理後２８時間と１７２時間後について、多重反射分光（ＡＴＲ）法を用いた赤外分光法装置Ｂｕｒｋｅｒ製 ＩＦＳ−１２０ＨＲで水素終端の吸収ピーク（Ｓｉ−Ｈ２；２１００ｃｍ−１、Ｓｉ−Ｈ３；２１４０ｃｍ−１）及びシリコンバックボンド酸化の吸収ピーク（Ｏ２Ｓｉ−Ｈ２；２２００ｃｍ−１、Ｏ３Ｓｉ−Ｈ；２２５０ｃｍ−１）を測定した。
測定結果を図４に示す。図４より明らかなように、ウェット処理後１７２時間が経過しても水素終端の吸収ピークおよびシリコンバックボンド酸化の吸収ピークは、変化せず、自然酸化膜の成長の前段階であるバックボンド酸化が抑制されているのが分かる。
測定結果を図４に示す。図４より明らかなように、ウェット処理後１７２時間が経過しても水素終端の吸収ピークおよびシリコンバックボンド酸化の吸収ピークは、変化せず、自然酸化膜の成長の前段階であるバックボンド酸化が抑制されているのが分かる。
上記処理を行ったシリコンウェーハを非導電性のポリプロピレン（ＰＰ）製保管ケースに保管し、クリーンルーム内に放置した。そして、シリコンウェーハ表面の酸化膜厚の経時変化をモニタした。酸化膜厚の測定はエリプソメータ（ＲＵＤＯＬＰＨ Ｔｅｃｈｎｏｌｏｇｉｅｓ製 ＡＵＴＯ−ＥＬIII）により、膜の屈折率を１．４６として測定した。なお、測定に使用したエリプソメータの測定下限は０．６ｎｍ（６Å）である。
測定結果を図５に示す。図５より明らかなように、約６００時間後も酸化膜厚は測定下限値以下である。
測定結果を図５に示す。図５より明らかなように、約６００時間後も酸化膜厚は測定下限値以下である。
（比較例）
上記実施例と同様の処理を行ったウェーハを、ブロー型イオナイザー（キーエンス製 ＳＦＪ−Ｆ０１０）により１０分間除電した場合の表面再結合中心の変化をμーＰＣＤ法により測定を行なった。その結果を図６に示す。除電後時間が経過するにつれてライフタイム値が減少している。したがって、実施例と異なり、再結合中心が増加しウェーハ表面が電気的に不安定になっていることが分かる。
上記実施例と同様の処理を行ったウェーハを、ブロー型イオナイザー（キーエンス製 ＳＦＪ−Ｆ０１０）により１０分間除電した場合の表面再結合中心の変化をμーＰＣＤ法により測定を行なった。その結果を図６に示す。除電後時間が経過するにつれてライフタイム値が減少している。したがって、実施例と異なり、再結合中心が増加しウェーハ表面が電気的に不安定になっていることが分かる。
本実施例および比較例の結果から、本発明によれば、水素終端されたシリコン表面に正の電荷をもたせることにより、自然酸化膜の成長を抑制し、自然酸化膜を有さない電気的に安定な表面を大気環境等の酸化性雰囲気中でも維持できることが判明した。
１０ シリコンウェーハ
１４ ゲート酸化膜
２１ シリコンウェーハ
２３ ダミーウェーハ
２５ 非導電性ケース
１４ ゲート酸化膜
２１ シリコンウェーハ
２３ ダミーウェーハ
２５ 非導電性ケース
Claims (5)
- 単結晶、多結晶または非晶質のシリコンを少なくとも表面の一部に有する半導体基板をウェット処理する際に、フッ化水素酸水溶液又はフッ化アンモニウム水溶液からなる処理液と前記半導体基板を相対的に運動させることにより、シリコン表面が水素で終端化され、更に、前記半導体基板に静電気を発生させ正に帯電させるウェット処理をするステップと、
前記ウェット処理後に、前記半導体基板を前記半導体基板と同程度に帯電した治具または非導電性治具によって保持して、前記半導体基板が静電気により正に帯電した状態で乾燥および保管するステップを有し、
前記ウェット処理から前記保管に至る間は、前記半導体基板に生起された静電気の除電効果のない環境下で処理されることを特徴とする半導体装置の製造方法。 - 前記ウェット処理するステップが、前記フッ化水素酸水溶液又はフッ化アンモニウム水溶液による処理の後、純水からなる処理液と前記半導体基板を相対的に運動させる処理をさらに有することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記非導電性治具は、ポリプロピレン（ＰＰ）製であることを特徴とする請求項１または２いずれか記載の半導体装置の製造方法。
- 前記半導体基板を非導電性治具によって保持するステップにおいて、前記半導体基板と同電位のダミー基板を前記半導体基板に隣接して保持することを特徴とする請求項１乃至請求項３いずれか記載の半導体装置の製造方法。
- 単結晶、多結晶または非晶質のシリコン層を少なくとも表面に有する半導体基板をウェット処理する際に、フッ化水素酸水溶液又はフッ化アンモニウム水溶液からなる処理液と前記半導体基板を相対的に運動させることにより、シリコン表面が水素で終端化され、更に、前記半導体基板に静電気を発生させ正に帯電させるウェット処理をするステップと、
前記ウェット処理後に、前記半導体基板を前記半導体基板と同程度に帯電した治具または非導電性治具によって保持して、前記半導体基板が静電気により正に帯電した状態で乾燥および保管するステップを有し、
前記ウェット処理から前記保管に至る間は、前記半導体基板に生起された静電気の除電効果のない環境下で処理されることを特徴とする半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006138864A JP4799266B2 (ja) | 2006-05-18 | 2006-05-18 | 半導体装置の製造方法、半導体基板の製造方法および半導体基板 |
| US11/798,808 US20070269984A1 (en) | 2006-05-18 | 2007-05-17 | Method of manufacturing semiconductor device, method of manufacturing semiconductor substrate and semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006138864A JP4799266B2 (ja) | 2006-05-18 | 2006-05-18 | 半導体装置の製造方法、半導体基板の製造方法および半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007311536A JP2007311536A (ja) | 2007-11-29 |
| JP4799266B2 true JP4799266B2 (ja) | 2011-10-26 |
Family
ID=38712496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006138864A Active JP4799266B2 (ja) | 2006-05-18 | 2006-05-18 | 半導体装置の製造方法、半導体基板の製造方法および半導体基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070269984A1 (ja) |
| JP (1) | JP4799266B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103400A (ja) * | 2008-10-27 | 2010-05-06 | Covalent Materials Corp | シリコンウェーハのキャリアライフタイム測定方法 |
| JP2017017237A (ja) * | 2015-07-03 | 2017-01-19 | 信越半導体株式会社 | 再結合ライフタイム測定の前処理方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8076224B2 (en) * | 2008-12-08 | 2011-12-13 | Calyxo Gmbh | Thin-film deposition and recirculation of a semi-conductor material |
| JP5308808B2 (ja) * | 2008-12-26 | 2013-10-09 | 学校法人 中央大学 | 超音波モータ |
| US20110207301A1 (en) * | 2010-02-19 | 2011-08-25 | Kormanyos Kenneth R | Atmospheric pressure chemical vapor deposition with saturation control |
| JP5549274B2 (ja) * | 2010-02-25 | 2014-07-16 | 栗田工業株式会社 | 水質評価方法及び装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2509914Y2 (ja) * | 1989-04-17 | 1996-09-04 | 日本電信電話株式会社 | カセット収納ポッド |
| JP2838900B2 (ja) * | 1989-08-18 | 1998-12-16 | 忠弘 大見 | 帯電物体の中和方法および中和装置 |
| JPH0697138A (ja) * | 1992-09-14 | 1994-04-08 | Mitsubishi Materials Corp | シリコンウェーハの保管方法 |
| DE69500752T2 (de) * | 1994-07-15 | 1998-03-12 | Fluoroware Inc | Wafer Träger |
| JP3192610B2 (ja) * | 1996-05-28 | 2001-07-30 | キヤノン株式会社 | 多孔質表面の洗浄方法、半導体表面の洗浄方法および半導体基体の製造方法 |
| JP2001054768A (ja) * | 1999-08-19 | 2001-02-27 | Nomura Micro Sci Co Ltd | 洗浄方法及び洗浄装置 |
| US6927176B2 (en) * | 2000-06-26 | 2005-08-09 | Applied Materials, Inc. | Cleaning method and solution for cleaning a wafer in a single wafer process |
| US6736952B2 (en) * | 2001-02-12 | 2004-05-18 | Speedfam-Ipec Corporation | Method and apparatus for electrochemical planarization of a workpiece |
| JP2003031536A (ja) * | 2001-07-12 | 2003-01-31 | Nec Corp | ウエハの洗浄方法 |
| US6902059B2 (en) * | 2001-07-31 | 2005-06-07 | Entegris, Inc. | Disk carrier |
| US20040181517A1 (en) * | 2003-03-13 | 2004-09-16 | Younghee Jung | System and method for social interaction |
-
2006
- 2006-05-18 JP JP2006138864A patent/JP4799266B2/ja active Active
-
2007
- 2007-05-17 US US11/798,808 patent/US20070269984A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010103400A (ja) * | 2008-10-27 | 2010-05-06 | Covalent Materials Corp | シリコンウェーハのキャリアライフタイム測定方法 |
| JP2017017237A (ja) * | 2015-07-03 | 2017-01-19 | 信越半導体株式会社 | 再結合ライフタイム測定の前処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007311536A (ja) | 2007-11-29 |
| US20070269984A1 (en) | 2007-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4828230B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| US7605022B2 (en) | Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby | |
| JP4509488B2 (ja) | 貼り合わせ基板の製造方法 | |
| KR101151458B1 (ko) | 접합 웨이퍼의 제조방법 및 접합 웨이퍼 | |
| JP4799266B2 (ja) | 半導体装置の製造方法、半導体基板の製造方法および半導体基板 | |
| JP3187109B2 (ja) | 半導体部材およびその製造方法 | |
| US20180047614A1 (en) | Thermally stable charge trapping layer for use in manufacture of semiconductor-on-insulator structures | |
| JPH0793437B2 (ja) | 半導体装置のゲート酸化膜形成法 | |
| US9263249B2 (en) | Method and apparatus for manufacturing semiconductor device | |
| US20230369038A1 (en) | Methods of forming soi substrates | |
| KR20090101119A (ko) | Ｓｏｉ 웨이퍼의 제조 방법 | |
| KR20110137806A (ko) | 실리콘-온-인슐레이터 기판의 씨닝 방법 | |
| JP5499428B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5540919B2 (ja) | 炭化珪素半導体の洗浄方法 | |
| KR102408679B1 (ko) | 접합soi웨이퍼의 제조방법 | |
| TWI601185B (zh) | A semiconductor wafer cleaning tank and a method of manufacturing a bonded wafer | |
| JP3997859B2 (ja) | 半導体装置の製造方法および製造装置 | |
| KR20170096134A (ko) | 제어된 열적 산화에 의한 에피 성장한 게르마늄에서의 표면 거칠기의 감소 | |
| US7524705B2 (en) | Method for manufacturing a semiconductor substrate and method for manufacturing a semiconductor device | |
| KR100253583B1 (ko) | 접합형 에스. 오. 아이 웨이퍼 제조방법 | |
| JP2001135805A (ja) | 半導体部材及び半導体装置の製造方法 | |
| KR102109893B1 (ko) | 접합 웨이퍼의 제조방법 | |
| JP6287920B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP2007095774A (ja) | 遷移金属不純物の洗浄除去方法 | |
| JP2005302947A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4799266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |