JP4797383B2

JP4797383B2 - 焦電センサ

Info

Publication number: JP4797383B2
Application number: JP2005011274A
Authority: JP
Inventors: 康彦古山; 稔樫原; 一之渡邉; 宜之西居
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 2005-01-19
Filing date: 2005-01-19
Publication date: 2011-10-19
Anticipated expiration: 2025-01-19
Also published as: JP2006200967A

Description

本発明は、焦電センサに関し、さらに詳しくは、圧電性ノイズやクラックの発生を防止でき、製造が容易であり、且つ、不良の発生を回避することが出来る焦電センサに関する。

従来、焦電性エレメントの複数箇所をリード端子や柱状スペーサや導電性ペーストにより支持した構造の焦電センサが知られている（例えば、特許文献１参照。）。
また、焦電性エレメントの温度上昇による熱的な飽和やキュリー温度に近づくことによる感度低下を防ぐべく熱伝導リンクを大きくするために、焦電性エレメントの下面を全面的にヒートシンク（基板）に接着した構造の焦電センサも知られている（例えば、特許文献２参照。）。
さらに、近年、ＴＧＳ（Triglycine Sulfate：硫酸三グリシン）系結晶の水素原子のすべて又は一部を重水素に置換し、キュリー温度をＴＳＧより高くしたＤＴＧＳや、さらにＬ−α−アラニンをドープしたＤＬＡＴＧＳの研究がなされている（例えば、非特許文献１，２，３参照。）。

特開平０９−１８４７５６号公報（［０００２］［０００３］［０００６］）特開平１１−２０１８１６号公報「Ferroelectric Domain Structure and Internal Bias Field in DL-α-Alanine-Doped Triglycine Sulfate」Japanese Journal of Appllied Physics, Vol.30, No.12A, December 1991, pp.3445-3449 「Growth and morphology of triglycine sulfate (TGC) crystals」Journal of Materials Science Letters, 8 (1989), pp.1348-1349 B.Brezina, M.Havrankova「L-Alanine Distribution in the Growth Pyramids of TGS Crystal and its Influence on the Growth, Switching and Domain Structure」Crysral Res. Technol

近年研究されているＤＴＧＳまたはＤＬＡＴＧＳ単結晶を焦電材料として用いて焦電性エレメントを構成することが考えられる。
しかし、この焦電性エレメントを、従来のようにリード端子や柱状スペーサや導電性ペーストにより複数箇所で支持したり、この焦電性エレメントの下面を全面的にヒートシンク（基板）に接着すると、焦電性エレメントの変形が無理に抑えられるため、圧電性によるノイズが発生したり、クラックが発生してしまう問題点がある。
また、この焦電性エレメントの下面の１カ所だけをヒートシンク（基板）に接着すると共にシリコーンジェルのような充填材を挟み込むことで、焦電性エレメントの変形を可能にし且つ熱伝導リンクを大きくすることが考えられるが、製造時に充填材を挟み込む作業が繁雑であり、充填材に起因する不良（ガスの発生や硬化など）が発生する問題点がある。
これに対して、焦電性エレメントの下面の１カ所だけを導電性ペーストで接着しすると共にその余を空隙にすることも考えられるが、導電性ペーストの供給量や接着の際に焦電性エレメントに加える荷重により導電性ペーストの断面積や厚さが変わるため、熱伝導リンクを一定にするためには、導電性ペーストの供給量や接着の際に加える荷重の高度のコントロールが必要になり、製造が難しくなる問題点がある。
そこで、本発明の目的は、圧電性ノイズやクラックの発生を防止でき、製造が容易であり、且つ、不良の発生を回避することが出来る焦電センサを提供することにある。

第１の観点では、本発明は、絶縁体（１０）と、前記絶縁体（１０）の上面に形成した導電パタン（９ｄ）と、焦電結晶（４ａ）の上面に上部電極（４ｃ）を形成しかつ下面に下部電極（４ｄ）を形成した焦電性エレメント（４）と、前記導電パタン（９ｄ）と前記焦電性エレメント（４）の間に介在して前記導電パタン（９ｄ）上に前記焦電性エレメント（４）を支持する導電性のサブマウント（７）とを具備し、前記焦電性エレメント（４）の下面の中央の、前記焦電性エレメント（４）の下面の面積の９％〜１６％に相当する面積の領域については前記導電パタン（９ｄ）と前記焦電性エレメント（４）の間に前記サブマウント（７）が介在し且つその余は空隙（ｇ）になっていることを特徴とする焦電センサ（１００）を提供する。
上記第１の観点による焦電センサでは、焦電性エレメントの下面の面積の９％〜１６％の領域だけをサブマウントで支持するため、焦電性エレメントの変形が可能になり、圧電性ノイズが発生したり、クラックが発生してしまうことを防止できる。また、サブマウントの断面積や厚さは一定なので容易に一定の熱伝導リンクを形成でき、製造が容易になる。さらに、シリコーンジェルのような充填材を用いないため、製造時に充填材を挟み込む煩雑な作業が不要になり、充填材に起因する不良（ガスの発生や硬化など）も発生しなくなる。

第２の観点では、本発明は、上記第１の観点による焦電センサ（１００）において、前記焦電結晶（４ａ）は、ＤＴＧＳまたはＤＬＡＴＧＳ単結晶材料からなることを特徴とする焦電センサ（１００）を提供する。
上記第２の観点による焦電センサでは、焦電結晶としてＤＴＧＳまたはＤＬＡＴＧＳ単結晶材料を用いるため、従来のＴＧＳ系結晶より優れた焦電特性が得られる。

本発明の焦電センサによれば、圧電性ノイズやクラックの発生を防止でき、製造が容易であり、且つ、充填材に起因する不良も発生しなくなる。

以下、図に示す実施例により本発明をさらに詳細に説明する。なお、これにより本発明が限定されるものではない。

図１は、実施例１に係る焦電センサ１００を示す一部破断正面図である。
この焦電センサ１００は、外部からの赤外線を通す開口部３を有するパッケージ上部１と、ピン１２ａ，１２ｂ（および１２ｃ）が貫通したパッケージ下部１１と、赤外線透過窓材２と、上面に導電パタン９ａ，９ｂ，９ｄ（および９ｃ）を形成した絶縁体１０と、焦電性エレメント４と、ＦＥＴ５と、高抵抗６と、導電パタン９ｄと焦電性エレメント４の間に介在して導電パタン９ｄ上に焦電性エレメント４を支持するサブマウント７と、配線用のワイヤ８とを具備している。
焦電性エレメント４の下面の中央領域については導電パタン（９ｄ）と焦電性エレメント４の間にサブマウント７が介在し且つその余は空隙ｇになっている。

図２に示すように、焦電性エレメント４は、焦電結晶４ａの上面に上部電極４ｃを形成しかつ下面に下部電極４ｄを形成し、さらに上部電極４ｃ上に黒化膜４ｂを形成したものである。
焦電結晶４ａはＤＴＧＳまたはＤＬＡＴＧＳ単結晶を平板状に切り出したものであり、サイズは例えば２ｍｍ×２ｍｍ×３０μｍである。

サブマウント７は金属（例えば金や銅）板であり、サイズは例えば０.６ｍｍ×０.６ｍｍ×１００μｍ〜０.８ｍｍ×０.８ｍｍ×１００μｍである。従って、サブマウント７の面積は、焦電性エレメント４の下面の面積の９％〜１６％に相当する。
サブマウント７は、導電性ペースト１３により焦電性エレメント４に接合され、導電性ペースト１４により導体パタン９ｄに接合されている。

図３は、焦電センサ１００からパッケージ上部１および赤外線透過窓材２を除去した上面図である。
ピン１２ａと高抵抗６の一端は導電パタン９ａで接続されている。また、ピン１２ａと焦電性エレメント４の上部電極４ｄはワイヤ８で接続されている。
ピン１２ｂとＦＥＴ５のソース端子は導電パタン９ｂで接続されている。
ピン１２ｃとＦＥＴ５のドレン端子は導電パタン９ｃで接続されている。
図４は、図３から焦電性エレメント４およびワイヤ８を除去した上面図である。

図５は、焦電性エレメント４にサブマウント７を接合したアセンブリである焦電性エレメント・アセンブリの製作工程の手順を示すフロー図である。
ステップＰ１では、焦電結晶４ａに下部電極４ｄを形成する。
ステップＰ２では、焦電結晶４ａの下部電極（４ｄ）面に導電性ペースト１３でサブマウント７を接合する。なお、半田などにより接合してもよい。
ステップＰ３では、焦電結晶４ａに上部電極４ｃを形成する。

ステップＰ４では、焦電結晶４ａの上部電極（４ｃ）面に黒化膜４ｂを形成する。例えば黒化膜４ｂとして金黒を用いる場合、下部電極４ｄおよび上部電極４ｃを形成し且つサブマウント７を接合した焦電結晶４ａを真空雰囲気下に置き、数TORRから数十TORRの窒素ガスを導入し、抵抗加熱によって金を蒸着することで行う。このとき、所定の金黒パタンを得るためにメタルマスクを用いる。
ところで、サブマウント７を接合していない場合、発生する対流によって軽量の焦電結晶４ａが動いて所定の金黒パタンが得られないことがあり、メタルマスクの反対側から板など焦電結晶４ａを挟んで押さえるなどの処置が必要になる。しかし、サブマウント７を接合している場合、その重さによって、焦電結晶４ａが対流で動くことが防止され、メタルマスクの反対側から板など焦電結晶４ａを挟んで押さえるなどの処置をしなくても、所定の金黒パタンを得ることが出来る。

焦電センサ１００は、次のようにして製造できる。
（１）導電パタン９ａ〜９ｄを形成した絶縁体１０上に、ＦＥＴ５および高抵抗６を半田付けまたは導電性ペーストで固定する。
（２）導電パタン９ｄ上の、焦電性エレメント４を設置する部分に、焦電性エレメント・アセンブリを半田付けまたは導電性ペースト１４で固定する。
（３）ＦＥＴ５，高抵抗６および焦電性エレメント４を設置した絶縁体１０をパッケージ下部１１に固定する。
（４）ピン１２ａ〜１２ｃと導電パタン９ａ〜９ｃを半田付けまたは導電性ペーストで接続する。また、ワイヤ８を配線する。
（５）パッケージ下部１１にパッケージ上部１を溶接などによって接合し、乾燥窒素などを封入し、赤外線透過窓材２を接着する。

図６は、焦電性エレメント４の下面の面積に対するサブマウント７の面積の１００分率と応答時間の関係を示す特性図である。
ここで応答時間とは、ピーク強度が２０ｍＷ程度の変調光が焦電センサに入力し、それに対する出力信号を焦電センサが発生している状態で、変調光のピーク強度を瞬時に１０％程度低下させた時から出力信号が低下する時までに要する時間である。
例えば、面積率が１％のときの応答時間は４５秒であり、面積率が２.２５％のときの応答時間は３０秒であり、面積率が９％以上のときの応答時間は１秒未満である。応答時間は１秒未満が好ましいから、面積率は９％以上が必要である。

図７は、焦電性エレメント４の下面の面積に対するサブマウント７の面積の１００分率とＳＮ比の関係を示す特性図である。
例えば、面積率が１６％以下のときのＳＮ比は３５０００：１より大きいが、面積率が５６％程度になるとＳＮ比は３００００：１より小さくなる。ＳＮ比は３５０００：１より大きいことが好ましいから、面積率は１６％以下にすべきである。

実施例１の焦電センサ１００によれば、焦電結晶４ａとしてＤＴＧＳまたはＤＬＡＴＧＳ単結晶材料を用いるため、従来のＴＧＳ系結晶より優れた焦電特性が得られる。また、焦電性エレメント４の下面の面積の９％〜１６％の領域だけをサブマウント７で支持するため、焦電性エレメント４の変形が可能になり、圧電性ノイズが発生したり、クラックが発生してしまうことを防止できる。また、サブマウント７の面積を焦電性エレメント４の下面の面積の９％〜１６％の間でコントロールすることにより、過不足のない熱伝導リンクを形成できる。さらに、シリコーンジェルのような充填材を用いないため、製造時に充填材を挟み込む煩雑な作業が不要になり、充填材に起因する不良（ガスの発生や硬化など）も発生しなくなる。

図８に示すような手順で焦電性エレメント・アセンブリを製作してもよい。
ステップＳ１では、焦電結晶４ａに下部電極４ｄを形成する。
ステップＳ２では、焦電結晶４ａに上部電極４ｃを形成する。
ステップＳ３では、焦電結晶４ａの上部電極（４ｃ）面に黒化膜４ｂを形成する。例えば黒化膜４ｂとして金黒を用いる場合、下部電極４ｄおよび上部電極４ｃを形成し且つサブマウント７を接合した焦電結晶４ａを真空雰囲気下に置き、数TORRから数十TORRの窒素ガスを導入し、抵抗加熱によって金を蒸着することで行う。このとき、所定の金黒パタンを得るためにメタルマスクを用いる。この場合、発生する対流によって軽量の焦電結晶４ａが動いて所定の金黒パタンが得られないことがあり、メタルマスクの反対側から板など焦電結晶４ａを挟んで押さえるなどの処置が必要になる。
ステップＳ４では、焦電結晶４ａの下部電極（４ｄ）面に導電性ペースト１３でサブマウント７を接合する。なお、半田などにより接合してもよい。

図９に示すサブマウント７を用いてもよい。
このサブマウント７は、低抵抗シリコン板７ｄの両面に、チタン層７ｅと白金層７ｆと金層７ｇとを積層したオーミック電極を形成したものである。

本発明の焦電センサは、熱型赤外センサとして利用できる。

実施例１に係る焦電センサを示す一部破断正面図である。実施例１に係る焦電性エレメントおよびサブマウントを示す正面図である。実施例１に係る焦電センサからパッケージ上部および赤外線透過窓材を除去した上面図である。実施例１に係る焦電センサからパッケージ上部，赤外線透過窓材，焦電性エレメントおよびワイヤを除去した上面図である。実施例１に係る焦電性エレメント・アセンブリの製作工程の手順を示すフロー図である。焦電性エレメントの下面の面積に対するサブマウントの面積の１００分率と応答時間の関係を示す特性図である。焦電性エレメントの下面の面積に対するサブマウントの面積の１００分率とＳＮ比の関係を示す特性図である。実施例２に係る焦電性エレメント・アセンブリの製作工程の手順を示すフロー図である。実施例３に係るサブマウントを示す正面図である。

符号の説明

４焦電性エレメント
７サブマウント
９ｄ導体パタン
１０絶縁体
１００焦電センサ

Claims

絶縁体（１０）と、前記絶縁体（１０）の上面に形成した導電パタン（９ｄ）と、焦電結晶（４ａ）の上面に上部電極（４ｃ）を形成しかつ下面に下部電極（４ｄ）を形成した焦電性エレメント（４）と、前記導電パタン（９ｄ）と前記焦電性エレメント（４）の間に介在して前記導電パタン（９ｄ）上に前記焦電性エレメント（４）を支持する金属板からなる導電性のサブマウント（７）とを具備し、前記焦電性エレメント（４）の下面の中央の、前記焦電性エレメント（４）の下面の面積の９％〜１６％に相当する面積の領域については前記導電パタン（９ｄ）と前記焦電性エレメント（４）の間に前記サブマウント（７）が介在し且つその余は空隙（ｇ）になっていることを特徴とする焦電センサ（１００）。
請求項１に記載の焦電センサ（１００）において、前記焦電結晶（４ａ）は、ＤＴＧＳまたはＤＬＡＴＧＳ単結晶材料からなることを特徴とする焦電センサ（１００）。