JP4794025B2 - 相補的バイポーラ技術を用いたサンプルおよび保持装置 - Google Patents
相補的バイポーラ技術を用いたサンプルおよび保持装置 Download PDFInfo
- Publication number
- JP4794025B2 JP4794025B2 JP2000074983A JP2000074983A JP4794025B2 JP 4794025 B2 JP4794025 B2 JP 4794025B2 JP 2000074983 A JP2000074983 A JP 2000074983A JP 2000074983 A JP2000074983 A JP 2000074983A JP 4794025 B2 JP4794025 B2 JP 4794025B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- emitter
- input
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、相補的バイポーラ技術を用いたサンプルおよび保持装置に関するものである。
【０００２】
【従来技術】
サンプルおよび保持装置は電子工学のさまざまな分野で使用されるが、特にアナログ−デジタル変換装置やアナログ信号処理システムにおいて使用される。
サンプルおよび保持装置の基本的な機能は、所定の時間Ｔ０から開始して非常に短い時間ΔＴの間、サンプルおよび保持装置に印加される電圧レベルＶｉｎをコピーして、この時刻Ｔ０における電圧に対して所定の処理を行うことができるだけの長い時間これを保持することである。時間長さΔＴは、入力される電圧Ｖｉｎの相対変化の時間に比較して十分に短い時間間隔である。
【０００３】
サンプルおよび保持装置は２つの異なる動作モードに対応して２つの異なる状態を取ることができる。
第１の状態は、サンプルおよび保持装置の「フォロア」モードに対応しており、サンプルおよび保持装置の出力は当該装置に入力された電圧Ｖｉｎの忠実なコピーである。
第２の状態は、サンプルおよび保持装置は「保持」モードに対応しており、その出力は入力から切り離される。
【０００４】
動作モードの一方あるいは他方の、サンプルおよび保持装置の品質あるいは性能に関していくつかの基準が設けられている。
例えば、フォロアモードに関する品質基準としては以下のものがある。
−サンプルおよび保持装置への供給電圧に関連してサンプルおよび保持装置が処理することのできる最大（フルスケール）電圧Ｖｉｎ。処理することのできる電圧Ｖｉｎが増大するとサンプルおよび保持装置の出力部における信号／ノイズ比が改善され使用の自由度が増大する；
−消費電力：動的性質は主としてサンプルおよび保持装置の異なるアームにかかるバイアス電流に関連する。使用者によって電圧は決定されているので、消費電力を削減するためには、装置設計者にとっては電流を低くすることが目標になる；
−線形性：フォロアモードでは、サンプルおよび保持装置の出力電圧が入力電圧Ｖｉｎを忠実に反映することが重要であり、電圧Ｖｉｎの最大値から最小値のフルスケール範囲にわたっての線形性が重要である；
−通過帯域：これは高速信号に対するサンプリング動作の追従性を表し、この意味で厳しい高速信号入力を対象とする場合に使用される；
−ノイズ：サンプリングを行うと、信号Ｖｉｎに加えてサンプリング処理に固有のノイズが発生する。ノイズのスペクトルが信号のスペクトルよりも広いと、保持動作によってベースバンドがもたらされる。これはスペクトル折り返しを生じる。従って、ノイズバンドを制限することが不可欠になる。
−調和歪：これは不十分な線形性あるいは応答現象によって発生する。特に、サンプリングキャパシタに流入する動的な電流が動的な非線形性および歪の原因となる。
【０００５】
さらに具体的には、
−入力／出力分離；
−ドリフト：一般に、時刻Ｔ０でサンプリングされた電圧はサンプリングキャパシタによって保持される。サンプリングキャパシタに保持された電圧信号は、漏洩電流とこのキャパシタに対する読取装置による消費電流に起因して時間の経過と共にドリフトする。このドリフトは、信号レベルに関わらず小さく、サンプリング間隔と信号のフルスケールに対して適合できるものでなければならない。
−開放／保持速度：１つの状態から次の状態に変化する速度は周波数回路での使用の際には基本的なパラメータである。このためには、サンプルおよび保持装置は状態変化を制御するクロックから最大幅の信号を受け取ることが必要になる。その結果得られた装置は、実際にはフォローおよび保持回路であって、ディラックのパルスによって制御される理想的なサンプルおよび保持装置ではないことになる。
【０００６】
サンプルおよび保持装置の重要な特性は、保持時刻においてコピーされた入力電圧Ｖｉｎの正確さである。
実際には入力電圧Ｖｉｎはバイポーラフォロアトランジスタを使用したエミッタを介してサンプリングキャパシタに印加される可能性がある。トランジスタが時刻Ｔ０において電流を流さないなら、キャパシタの端子間に保持される電圧Ｖｉｎおよびトランジスタ内に蓄積された電荷ＱＳＴは、ベースとエミッタによって放電される。
当該技術に特徴的な遷移時間Ｔｆにおいてコレクタ電流ＩＣが流れるバイポーラトランジスタに蓄積された電荷は、ＱＳＴ=ＩＣ・Ｔｆで表される。トランジスタがオフ状態では、ＩＣはゼロで、エミッタによって取り除かれた電荷は、トランジスタがオフに設定された後はサンプリングキャパシタに移り、ペデスタル電圧Ｖｉｎを発生させる。
【０００７】
【発明が解決しようとする課題】
本発明は、上記の特性の１つまたは２つ以上を改善したサンプルおよび保持装置を提供することが目的である。
【０００８】
【課題を解決するための手部】
本発明は従来技術に属するサンプルおよび保持装置が有する上記のような課題を解決するために、
−サンプル対象である電圧Ｖｉｎを受ける入力と少なくとも１つの出力を有するフォロア入部と、
−少なくとも１つの制御入力、フォロアの入力部の出力に接続された信号入力とを有するサンプルおよび保持装置を提供する。スイッチ部は、出力が入力信号に従う「ファロア」と称する第１の状態と、出力が入力から切り離される「遮断」状態を称する第２の状態との間をデジタルコマンドからなる制御入力によって制御される。スイッチ部の出力は第１のフォロアトランジスタのベースに接続され、そのエミッタは出力サンプリングキャパシタの端子に接続される。サンプリング回路はさらに、エミッタに電源が接続され、ベースにコピーすべき出力サンプリング電圧が供給される第２のトランジスタと、デジタルコマンドによって制御されスイッチの状態が「分離」状態であれば電流が流れスイッチ状態が「フォロア」であればオフになり、第１のトランジスタにエミッタが接続され第２のトランジスタのエミッタにベースが接続された第３のトランジスタを有する。
出力サンプリングキャパシタの出力電圧を第２のトランジスタのベースにコピーするために、サンプルおよび保持装置は好ましくは、追加のサンプリングキャパシタと第４のフォロアトランジスタを有しており、第４のフォロアトランジスタのベースはスイッチング部の出力に、そのエミッタは追加のサンプリングキャパシタの端子に接続されて出力サンプリングキャパシタの端子電圧をコピーするための電圧が印加される。第２のトランジスタのベースは追加のサンプリングキャパシタのベースに接続されている。
この実施例の場合、サンプルおよび保持装置はサンプリング機能と接続された２つのトランジスタを具備する、これらはつまり、サンプルされた電圧を読み取るために唯一アンプに接続されたサンプリングキャパシタと、出力サンプリングキャパシタよりも小さな値のサンプリングキャパシタである。追加のサンプリングキャパシタの端子電圧は、出力サンプリングキャパシタの端子電圧よりも速く上昇し、そのためにトランジスタをオフにする負の電位を高速に達成するので、サンプルおよび保持装置の保持モードではこのような構成によってより俊敏にサンプリングのためのプラトー電圧に達し、分離が極めて良好である。
簡単に言うと、出力サンプリングキャパシタに加えて、サンプルされる信号のコピーが印加された端子に追加のサンプリングキャパシタを具備することによって、出力サンプリングキャパシタにトランジスタの絶縁に起因する外乱が注入されることを阻止し、追加のサンプリングキャパシタだけが影響を受けるようにすることができる。
本発明に基づく相補的バイポーラ技術を使用したサンプルおよび保持装置の一実施例に拠れば、またこれと同じサンプリング回路を使用した場合、第１と第３のトランジスタは第１の型であり、第２のトランジスタは相補型である。
フォロアの入力部は電圧Ｖｉｎをコピーするに際して、サンプリング回路の構成に起因するオフセットを逆方向のオフセットによって相殺するように構成されていても良い。このような構成であれば、サンプルおよび保持装置の入力と出力で同じ直流電圧が得られる長所がある。
他の実施例では、対称なサンプルおよび保持装置を２つの対称形のサンプリング装置によって構成する。この場合のフォロアの入力部は、電圧Ｖｉｎをコピーする出力を２つ有しており、サンプルおよび保持装置への入力に対して第１の出力は正の電圧オフセットを、第２の出力は負の電圧オフセットを有している。これらの出力はいずれも対称回路、第１のスイッチング部と第１、第２、第３および第４のトランジスタを有する第１のサンプリング回路、第１のサンプリング回路と同様の構成であるが相補的なトランジスタを使用した第２のサンプリング回路を介して出力サンプリングキャパシタの端子に接続されている。
本発明に基づくサンプルおよび保持装置の作動原理は、装置を基本的な機能を有するブロックに分割して以下に述べる記述によってより良く理解されるはずである。
サンプルおよび保持装置はフォロア−保持モードで作動する。
フォロアモードに関しては：
図１のa部は例えばＮＰＮ型のフォロアトランジスタＱ１を有する基本ブロックを示す。当該基本ブロックはエミッタがサンプリングキャパシタＣの端子に接続され、他の端子は接地Ｍしている。
ベースを通じてフォロアトランジスタＱ１はサンプルしてサンプリングキャパシタＣに保存すべき電圧Ｖｉｎを受け取る。
ベース−エミッタ接合には電流発生装置Ｉ１から受ける一定の電流によってバイアスがかけられている。サンプリングキャパシタの端子における電圧Ｖ(Ｃ)は、トランジスタＱ１のベース／エミッタ間電圧をＶｂｅとすると、
【数１】
と表される。
保持モードに関しては：
図１のa部に示したフォロアトランジスタＱ１をオフにすることが必要である。このために、フォロアモードではオンになっていた電流供給部Ｉ１をオフにする。
図１のb部に示した、他の２つのトランジスタＱ２とＱ３および２つの電流供給部Ｉ２とＩ３とによってサンプリング装置の保持機能を達成することができる。
トランジスタＱ１と同様にＮＰＮ型であるフォロアトランジスタＱ３は、エミッタがサンプリングキャパシタＣに接続されたフォロアトランジスタＱ１のベースに接続されているトランジスタＱ３のベース−エミッタ接合は、負の電圧を印加する電源に接続された電流供給部Ｉ３によってバイアスされている。ＰＮＰ型の相補的トランジスタＱ２のコレクタは接地Ｍされており、エミッタは第１にフォロアトランジスタＱ３のベースに、第２に正の電圧供給源に接続された電流供給部Ｉ２に接続されており、トランジスタＱ２のベースはトランジスタＱ１のベースに接続されている。
保持モードでは、サンプリングキャパシタＣは隔離される。このためには、フォロアトランジスタＱ１をオフ状態にしなければならない。これはベース−エミッタ間の電圧Ｖｂｅを負またはゼロにすることによって行われる。この実施例では、図１のbに示した構成によってベース−エミッタ間の電圧Ｖｂｅを実質的にゼロにする。
図１のbに示した構成においては、トランジスタＱ１のベースとエミッタの電位をそれぞれＶｂとＶＥとすれば、
【数２】
となる。ここにおいて、Ｖｂｅ(Ｑ２)とＶｂｅ(Ｑ３)はトランジスタＱ２とＱ３におけるベース−エミッタ間の電位差である。
トランジスタＱ１の電位Ｖｂはゼロプラスマイナス数ミリボルトであり、トランジスタをオフにするのに十分である。
フォロアモードと保持モードにおけるベース−エミッタ電圧Ｖｂｅ(Ｑ１)の変化はＶｂｅに等しく、入力される電圧Ｖｉｎとは無関係である。
さらに、フォロアトランジスタＱ１に蓄積される電荷ＱＳＴは：
−保持前においては、ＱＳＴ＝ＩＣ(Ｑ１)・Ｔｆである。
ここにおいて、ＩＣ(Ｑ１)はＱ１の動的コレクタ電流、ＴｆはトランジスタＱ１における遷移時間ある。
−保持後においては、電流が流れないのでＱＳＴはゼロである。したがって、
ＩＣ(Ｑ１)＝ＩＰｏｌａｒ＋Ｃ・ｄＶｉｎ/ｄｔ
ここにおいて、ＩＰｏｌａｒは入力電圧Ｖｉｎの変化が無いときのコレクタのバイアス電流である。
常に電流の歪を得るにはＩＰｏｌａｒがＣ・ｄＶｉｎ/ｄｔに比較して非常に大きく、ＩＣ(Ｑ１)が実質的に一定と考えることができると仮定する。したがって、蓄積された電荷の変化は一定であり、従って入力される電圧Ｖｉｎに依存しない。
トランジスタがオフ状態になると、蓄積された電荷はベースおよびエミッタによってトランジスタＱ１から除去される。ベースとエミッタの間の電荷の分配は、この時点におけるそれぞれのインピーダンスに依存する。これらのインピーダンスは以下のようになる：
トランジスタＱ１のエミッタでは、電流供給部Ｉ３がオフになるので残るものはサンプリングキャパシタＣのみである。したがって、インピーダンスは一定の容量インピーダンスとなる。
トランジスタＱ１のベースでは、インピーダンスはフォロアとしてバイアスが加えられたトランジスタＱ３のエミッタによって定まり、その値はｋＴ/Ｑであって信号レベルに依存しないＵＴを用いてＵＴ/ＩＣであらわされる。
ここで、ｋはボルツマン定数、Ｔは絶対温度、Ｑは電子の電荷である。
したがって、トランジスタＱ１がオフになれば、蓄積された（入力電圧Ｖｉｎとは無関係な）電荷がインピーダンス比の一定の関数として除去される。
ペデスタル部はトランジスタＱ１の電荷の内、エミッタから除去される部分によって発生するので、入力電圧Ｖｉｎのレベルには依存せず一定の値をとる。
このことが低歪が達成される主要な理由である。
さらに、以下に述べるようなサンプルおよび保持装置の対称構成が有する相補性によって、つまりサンプリングキャパシタに接続された２つの相補的フォロアトランジスタを有する構成によって、これら２つのトランジスタには極性が逆の電荷が存在しその差がキャパシタによって検知される。このことはペデスタル部分の絶対値を１０分の５に低減する効果がある。
保持電圧レベルが２つのフォロアトランジスタＱ１とＱ３だけによって発生する。このレベルは従って、一旦保持モードへの移行が行われると非常に高速に発生し、この点は従来技術においてアンプによってこのレベルを達成していた場合とは異なる。従来技術の場合は必然的に時間がかかり、（振動が発生するなど）不安化の危険性もあった。
トランジスタＱ１に電力を供給する一定電流電源Ｉ１（Ａクラス）によって、Ｉ１＞Ｃ・（ｄＶｉｎｄｔ）Ｍaxの関係を保持する必要があるので高いエネルギー消費が必要であった。
図１のＣ部に示した構成によってこの制限は無くなった。このアッセンブリは相補型の２つのフォロアトランジスタＱ４とＱ５、例えばＮＰＮとＰＮＰ型、を有しておりこれらのエミッタはサンプリングキャパシタＣに接続され、トランジスタＱ４のコレクタは正の電位に接続され、トランジスタＱ５のコレクタは負の電位に接続されている。
フォロアトランジスタＱ５と同じＰＮＰ型のトランジスタＱ６のエミッタはまず正の電位の電源Ｉ６に接続され、次にトランジスタＱ４のベースに接続されており、コレクタは接地Ｍしている。
トランジスタＱ４と同型であるＮＰＮ型のトランジスタＱ７のエミッタはまず負の電位に接続された電流供給源Ｉ７に接続され、次にトランジスタＱ５のベースに接続されている。コレクタは正の電位に接続されている。
この種の対称形アッセンブリにおいては、フォロアトランジスタＱ４とＱ５（ＮＰＮとＰＮＰ）のベースは、それぞれレベル(Ｖｉｎ＋Ｖｂｅ)および(Ｖｉｎ−Ｖｂｅ)の電位によってドライブする必要がある。ここにおいて、ＶｂｅはＮＰＮ型およびＰＮＰ型のトランジスタに流入する電流を制御するために決定される値である。
基本原理は「トランスリニア」ループと称するベース−エミッタ接続を利用することである。
原理の簡単な説明
ベース−エミッタ接続の場合は、電圧−電流関係は以下の式で表される
【数３】
ここで、Ｉはトランジスタを流れる電流、ＩＳは逆飽和電流、INは自然対数を表す。
図１Ｃでは、Ｖｂｅの閉鎖ループが示されている。ループを流れるＶｂｅの合計はゼロである。
【数４】
つまり、
【数５】
ここで、ＩＳＰはＰＮＰトランジスタの逆飽和電流、ＩＳＮはＮＰＮトランジスタの逆飽和電流、Ｉ４、Ｉ５、Ｉ６、Ｉ７はそれぞれトランジスタＱ４、Ｑ５、Ｑ６、Ｑ７を流れる電流であって、Ｉ６・Ｉ７＝Ｉ４・Ｉ５の関係を有する。
平衡状態においてはＩ４=Ｉ５なので、Ｉ４＝Ｉ５＝ＳＱＲＴ(Ｉ６・Ｉ７)である。ここで、ＳＱＲＴは平方根を意味する。
サンプリング装置の全図面には、８つのトランジスタによって構成されるループが示されている（図１のＣ部に示した概念図においてはトランジスタが４つである）が基本的な原理は同じである。
動的作動時には、Ｖｉｎが正の方向に変化すれば（例えば電圧ステップの場合）、Ｉ４は指数関数的に増加し、Ｉ５は（短時間で）指数関数的に減少し、サンプリングキャパシタＣの電位は再調整されて新しい平衡状態が創出される。
したがって、例えばＣＣＤ（電荷結合素子）の場合のようにＶｉｎがステップ状に変化すれば、高い効率（動的電流／静的電流）を得ることができる。
ランダムな信号のサンプリングでは、蓄積された電荷とＶｂｅ(Ｓ)が一定でないために、調和歪を排除するためにはＣ・dＶｉｎ/ｄｔに比較して大きなアイドル電流が必要になる。
図１のＣ部に示した回路によってステップ信号、つまりトランジスタがオフになった時点での電位の時間勾配ｄＶｉｎ/ｄｔ部分を無視することができる信号、の場合の効率を改善することができる。
サンプリングキャパシタに接続されたフォロアトランジスタのエミッタに含まれる抵抗によって：
−アイドル電流を大幅に低減して電力消費量を低減すること、
−サンプルされた信号のノイズを低減すること、
−エミッタの誘導特性を制限すること（局所的な発信の発生を防止すること）
が可能になる。
上記に示した本発明に基づく実施例のサンプルおよび保持装置は既に述べたものを含めて２つのサンプリングキャパシタを使用している。その１つは図１のa部、b部、ｃ部に示した役目のサンプリングキャパシタであり、もう一方は以下で説明するサンプリングキャパシタである。
図１bに示した基本構成の場合、ホールドモードでは、トランジスタＱ２は定常的にバイアスが掛けられているが、トランジスタＱ３はホールドモードになると切り替えられて電流を流すようになる。
この結果トランジスタＱ３のベース電流がサージする。このサージ電流によってトランジスタＱ２は必然的に外乱を受けサンプル信号もまた乱される。
この外乱の影響を受けない出力信号を得るには、追加のサンプリングキャパシタを制御するフォロアトランジスタと並列なフォロアトランジスタによってドライブされる出力サンプリングキャパシタの出力部から信号を取り出すことである。そこで、出力サンプリングキャパシタをドライブしているフォロアのベースにおける電位を追加のサンプリングキャパシタをドライブするフォロアによって実現する。
出力サンプリングキャパシタはスイッチ切り替えによって生じる外乱の影響を受けない。これらの外乱は追加のサンプリングキャパシタだけに影響を与える。
出力サンプリングキャパシタにおいて（追加のサンプリングキャパシタンスよりも出力サンプリングキャパシタンスが大きく）信号が若干遅くなり、既に述べたようにフォロアトランジスタのエミッタに抵抗素子が追加されれば、追加のサンプリングキャパシタをドライブしているトランジスタに基づきフォロアトランジスタＱ１（または、対称形構成の場合はフォロアトランジスタＱ４またはＱ５）が与える電位レベルは「予測」することができる。
このように、（図１のa部に示した）保持状態におけるフォロアの一定幅の電圧変化Ｖｂｅを得る原理が追加のサンプリングキャパシタによって一層効率的に確認された。保持状態においては、キャパシタに保持を実行させるための電位はそれへ向けて上昇中ではなく、既に達成されている。
【発明の好ましい実施態様】
図２は、サンプルすべき入力電位Ｖｉｎが入力Ｅとして印加される入力フォロア部１２を有する本発明に基づくサンプルおよび保持装置１０を示す。入力部１２は２つのフォロア出力を提供する、入力Ｅに対して正の電位オフセットを有する信号Ｖｉｎの第１の出力ＳＶ１と、前記の入力Ｅに対して負の電位のオフセットを有する信号Ｖｉｎのコピーである第２の出力ＳＶ２である。ここで、正のオフセットと負のオフセットの絶対値は概ね等しい。
フォロア入力部の２つの出力ＳＶ１とＳＶ２は出力サンプリングキャパシタＣＥの端子に、以下では第１のサンプリング回路と称する２−チャンネルの対称構成サンプリング回路を介して接続される。第２のサンプリング回路は第１のサンプリング回路と基本的には同じ構造であるが、使用されているトランジスタが第１のサンプリング回路で使用されているものに対して相補的な関係である。
サンプルおよび保持装置１０は正の電位供給源と負の電圧供給源からそれぞれの回路に電位を供給する（図２には図示しない）。
フォロア入力部への入力Ｅは、まず第１の出力ＳＶ１がＮＰＮ型のフォロアトランジスタのベースに接続され、フォロアトランジスタのエミッタは負の電位供給源に接続された第１の入力電流供給部Ｓ１に接続され、フォロアトランジスタＴ１とは相補的なフォロアトランジスタＴ２、つまりＰＮＰ型、のエミッタに接続されている。ＰＮＰ型のフォロアトランジスタＴ２のエミッタ派生の電位の供給を受ける第２の電流供給部Ｓ２に接続され、そのベースはインプットフォロア部１２の入力Ｅに接続されている。フォロア入力部１２の入力Ｅはさらに第２の出力ＳＶ２にＮＰＮ型のフォロアトランジスタＴ１によって接続されている。
入力電流(Ｓ１、Ｓ２)の第１および第２の電源は、トランジスタにほぼ同じバイアス電流Ｉ１を発生させ、それぞれのトランジスタのベースとエミッタの間にほぼ同じバイアス電位Ｖｂｅを生じさせる。
フォロア入力部１２の入力Ｅに加えられる電位Ｖｉｎは、第１の出力ＳＶ１にフォロアトランジスタＴ２のエミッタ−ベース電圧に対して正の方向にオフセットされた電位Ｖｉｎを与え、第２の出力ＳＶ２に入力Ｅに対するフォロアトランジスタＴ１のエミッタ−ベース電圧を与える。この２つの電圧が装置１０のサンプルおよび保持装置の対称形のサンプリング回路を駆動する。
コレクタが正の電位供給源に接続されたＮＰＮ型のトランジスタＴ３は、エミッタがフォロアトランジスタＴ１のコレクタに接続され、ベースがフォロアトランジスタＴ２のベースに接続されている。
この構成によって、トランジスタＴ３のベースとエミッタの間の電圧はフォロアトランジスタのエミッタとベースの間の電圧と実質的に等しくなる。つまり、当該電圧が(Ｖｉｎ＋Ｖｂｅ)と等しくなり、フォロアトランジスタＴ１のコレクタとベースの間の電圧Ｖcbが実質的にゼロになる。
コレクタが負の電位供給源に接続されたＰＮＰ型のトランジスタＴ４は、エミッタがＰＮＰ型のフォロアトランジスタＴ２のコレクタに接続され、ベースがＮＰＮ型のフォロアトランジスタＴ１のエミッタに接続されている。
同様に、フォロアトランジスタＴ１のベースとエミッタの間の電圧はトランジスタＴ４のエミッタとベースの間の電圧に実質的に等しく、(Ｖｉｎ−Ｖｂｅ)であり、フォロアトランジスタＴ２のコレクタとベースの間の電圧が実質的にゼロになる。
入力レベルに依存しない低入力キャパシタを使用することが場合によっては望ましい。
本発明に基づくサンプルおよび保持装置１０のフォロア入力部１２は、キャパシタＣＥの容量がほとんどゼロである点が長所である。サンプルおよび保持装置の入力Ｅの間に接続されているキャパシタは、入力フォロアトランジスタＴ１とＴ２のベース−エミッタキャパシタ(Ｃｂｅ)とベース−コレクタキャパシタ(Cbc)である。これらのキャパシタの電位はそれぞれＶｂｅとＶｂcである。
Ｖｂｅはトランジスタが一定の電流Ｉ１によってバイアスされるために一定である。Ｖｂcは、一定である２つの電位Ｖｂｅの電位差と等しいので一定である。
回路の入力における動的電流Ｉのサージは、
【数６】
で表されるが、ＶｂｅとＶｂcが一定なので、結局Ｉ=０である。またＩ=Ｃe・dＶｉｎ/ｄｔここでＣeは入力Ｅの等価キャパシタンスとすると、Ｃe＝０となる。
フォロア入力部１２の第１の出力ＳＶ１は、第１のサンプリング回路の第１のスイッチング部１４の入力ＥＣ１をドライブし、フォロアインプット部１２の第２の出力ＳＶ２は第１のサンプリング回路と対称をなす第２のサンプリング部の第２のスイッチング部１６の入力ＥＣ２をドライブする。
第１のスイッチング部は出力ＳＣ１と２つの制御入力、第１の制御入力Ｈ１と第２の制御入力Ｈ２を有する。これらの２つの入力はデジタル命令として与えられる相補的なスイッチング信号ＶＣ１とＶＣ２（実際にはクロック信号）によってそれぞれドライブされる。スイッチング部１４はさらにＮＰＮ型の第１のフォロアトランジスタＴ５と同じＮＰＮ型の第２のフォロアトランジスタＴ６を有し、これらのエミッタは相互に接続されている。第１のフォロアトランジスタＴ５のコレクタは正の電位供給源に接続され第２のフォロアトランジスタＴ６のコレクタは正の電位供給源に接続された電流Ｉ１を供給する電流供給部Ｓ３に接続されている。第１のフォロアトランジスタＴ５のベースは、第１のスイッチ部１４の入力ＥＣ１に接続され、第２のフォロアトランジスタＴ６のベースは同じ第１のスイッチ部１４の出力ＳＣ１に接続されている。
第１のスイッチングトランジスタＴ７と第２のスイッチングトランジスタＴ８のエミッタは、負の電位供給源に接続されて電流２・Ｉ１を供給する電流供給部Ｓ４に接続されている。第１のスイッチングトランジスタＴ７のコレクタは第１のスイッチ部のフォロアトランジスタＴ５とＴ６のエミッタに接続され、ベースは第１の制御入力Ｈ１に接続されている。第２のスイッチングトランジスタＴ８は、コレクタが第２のフォロアトランジスタＴ６のベースとコレクタに接続され、ベースは第２の制御入力Ｈ２に接続されている。
スイッチング部は電圧Ｖｉｎを「フォロア」モードにし、保持モードでは入力と出力を遮断する機能を有する。
電位差 (ＶＣ１−ＶＣ２)が差分ペアの切り替え電圧、およそ１０・ｋＴ/Ｑボルト、よりも大きいと、全ての電流２・Ｉ１はトランジスタＴ７に流入する。フォロアトランジスタＴ５とＴ６で構成される差分ペアは、電流２・Ｉ１-Ｉ１=Ｉ１に等しい電流がフォロアトランジスタＴ５に流入するためにバランスが取られる。したがって、出力ＳＣ１の電圧は入力ＥＣ１の電圧Ｖｉｎと等しい。
電位差(ＶＣ１−ＶＣ２)が差分ペアの切り替え電圧、およそ１０・ｋＴ/Ｑボルト、よりも小さいと、全ての電流２・Ｉ１がトランジスタＴ８に流入する。差分ペア（フォロアトランジスタＴ５とＴ６）には電流が流れず、従って出力ＳＣ１に電圧をかけることは無い。したがって、トランジスタによってサンプリング回路の保持を行わせる電位を供給することが必要になる。この点は以下に説明する。
第２のサンプリング回路では、第１のスイッチ部１４と対称形の第２のスイッチ部１６が第１のサンプリング回路と基本的に同一構成であるが、第１のスイッチ部１４で使用されたトランジスタとは相補的なＰＮＰ型のトランジスタＴ９、Ｔ１０、Ｔ１１とＴ１２、および、それぞれ電流Ｉ１と２・Ｉ１を供給する電流供給部Ｓ５とＳ６によって構成される。
第１のサンプリング回路では、第１のスイッチ部１４のスイッチ出力ＳＣ１が、コレクタが正の電位供給源に接続されエミッタが抵抗素子Ｒ１を介して出力サンプリングキャパシタＣＥの第１の端子に接続されたＮＰＮ型の第１のフォロアトランジスタＴ１３をドライブした。このキャパシタの第２の端子はサンプルおよび保持装置１０の接地Ｍに接続されている。電流Ｉ１の電流供給源Ｓ７によってエミッタにバイアスをかけられたＰＮＰ型のトランジスタＴ１５は、ベースが追加のサンプリングキャパシタＣＡの第１の端子に接続され、このキャパシタの第１の端子はＮＰＮ型の第２のフォロアトランジスタＴ１６のエミッタに接続され、そのコレクタは正の電位供給源にベースは第１のスイッチ部１４の出力ＳＣ１に接続されている。追加のサンプリングキャパシタＣＡの第２の端子はサンプルおよび保持装置の接地端子Ｍに接続される。
クランプ機能を有するＮＰＮ型のトランジスタＴ１９のソースが正の電位供給源に接続され、エミッタが第１のスイッチ部１４の出力ＳＣ１に接続され、ベースがＰＮＰ型のトランジスタＴ１５のエミッタに接続されている。
同様に、第２のサンプリング回路では、第２のスイッチ部１６のスイッチ出力ＳＣ２がＰＮＰ型の第１のフォロアトランジスタＴ１４のベースをドライブし、そのコレクタは負の電位供給源に、エミッタは第２のサンプリング回路の抵抗素子Ｒ２を通じて出力サンプリングキャパシタＣＥの第１の端子に接続されている。抵抗素子Ｒ２は第１のサンプリング回路に使用される抵抗素子Ｒ１と実質的に同一の抵抗値を有する。出力サンプリングキャパシタＣＥの第２の端子は、サンプルおよび保持装置の接地端子に接続される。
ＮＰＮ型のトランジスタＴ１７のエミッタは負の電圧供給源に接続されて電流Ｉ１を供給する電流供給部Ｓ８に接続されている。トランジスタＴ１７は、コレクタが正の電圧供給源に接続され、ベースが追加のサンプリングキャパシタＣＡの第１の端子に接続されている。追加のサンプリングキャパシタＣＡの第１の端子はＰＮＰ型の第２のフォロアトランジスタＴ１８のエミッタに接続され、ベースは第２のスイッチ部１６の出力ＳＣ２に接続されている。
ＰＮＰ型のトランジスタＴ２０のコレクタが負の電位供給源に接続され、エミッタが第２のスイッチ部１６の出力ＳＣ２に接続され、ベースがＮＰＮ型のトランジスタＴ１７のエミッタに接続されている。
トランジスタＴ１６,Ｔ１５とＴ１９または対称回路の相補的なトランジスタＴ１８,Ｔ１７とＴ２０は、図１に示した基本ブロックのトランジスタＱ１,Ｑ２とＱ３と同じ働きをすることに注意する必要がある。
以下では図２を参照しながらサンプルおよび保持装置の、特に第１のサンプリング回路の作用について説明する。第２のサンプリング回路の働きは第１のサンプリング回路と同じである。
１)「フォロア」状態におけるサンプルと保持装置
フォロア状態においては、デジタル制御部から第１のスイッチ入力Ｈ１に与えられるスイッチ電圧ＶＣ１は、高電位でありスイッチトランジスタＴ７を導電状態にする。同じデジタル制御部から第２の選択入力Ｈ２に与えられる相補的なスイッチ電圧ＶＣ２は低電位であり、第２のスイッチトランジスタＴ８を非導電状態にする。
２つのフォロアトランジスタＴ５とＴ６のエミッタは導電状態であり、それぞれのトランジスタのコレクタを流れる電流は実質的にＩ１と一致している。第１のスイッチ部１４の入力ＥＣ１の電位(Ｖｉｎ＋Ｖｂｅ)は、出力ＳＣ１として出力される。フォロアトランジスタＴ１３とＴ１６のベースの電位は(Ｖｉｎ＋Ｖｂｅ)であり、フォロア状態である。出力サンプリングキャパシタＣＥの端子における電位は、フォロアトランジスタＴ１３またはＴ１６のベース−エミッタ電圧(Ｖｂｅ)だけ電圧のオフセットを行った後では、(Ｖｉｎ + Ｖｂｅ)−Ｖｂｅ=Ｖｉｎとなる。入力Ｅと出力サンプリングキャパシタの間の電位のオフセットをキャンセルすると（＋Ｖｂｅと−Ｖｂｅ）、フォロア部１２と出力サンプリングキャパシタＣＥの端子における入力Ｅの連続的なレベルは事実上同じである。
トランジスタＴ１９のエミッタの電位は(Ｖｉｎ＋Ｖｂｅ)つまり、第１のスイッチ部１４の出力ＳＣ１の電位と同じであり、ベースの電位は電圧Ｖｂｅを得るために電流供給部Ｓ７によってバイアスを加えられたトランジスタＴ１５のエミッタと同じ電位つまり(Ｖｉｎ＋Ｖｂｅ)である。トランジスタＴ１９のベース−エミッタ間の電位差は（Ｖｉｎ＋Ｖｂｅ）−(Ｖｉｎ＋Ｖｂｅ)であり実質的にゼロになっている。したがって、トランジスタＴ１９はオフである。
２)「保持」状態におけるサンプルおよび保持装置
サンプルおよび保持装置１０は、時刻Ｔ０において、スイッチ電圧ＶＣ１とＶＣ２によって「保持」状態に切り替わる。
「保持」状態では、デジタル制御部から第１のスイッチ入力Ｈ１に供給されるスイッチ電圧ＶＣ１は低電位で第１のスイッチトランジスタＴ７を非導電状態にする。同じデジタル制御部から第２のスイッチ入力Ｈ２に与えられる相補的スイッチ電圧ＶＣ２は高電位で、電流供給部Ｓ３からの電流Ｉ１が流れる第２のスイッチトランジスタＴ８を飽和させる。
２つのフォロアトランジスタＴ５とＴ６のエミッタは電流供給部Ｓ４から遮断され、それぞれのトランジスタのコレクタを流れる電流はいずれもゼロである。第１のスイッチ部１４の出力ＳＣ１は入力ＥＣ１から遮断される。
電流供給部Ｓ４から供給される値２・Ｉ１の電流は、飽和状態になった第２のスイッチトランジスタＴ８からの電流Ｉ１とトランジスタＴ１９とから供給される。通電状態のトランジスタＴ１９には実質的にＩ１と同じ電流が流れる。
電流供給部Ｓ７から供給されるトランジスタＴ１５を流れる電流は変化せず、トランジスタのベース位置の電位は追加のサンプリングキャパシタＣＡの端子の電位であるＶｉｎで、エミッタの電位は（Ｖｉｎ＋Ｖｂ）である。トランジスタＴ１９のベース位置の電位は(Ｖｉｎ＋Ｖｂｅ)エミッタの電位はＶｉｎである。フォロアトランジスタＴ１３とＴ１６のベースとエミッタは共に電位がＶｉｎなので、トランジスタはオフとなり、追加のサンプリングキャパシタＣＡと出力サンプリングキャパシタＣＥとを遮断する。
サンプルおよび保持装置が時刻Ｔ０にフォロアモードから保持モードに切り替わると、追加のサンプリングキャパシタＣＡのトランジスタＴ１５とＴ１７のベースに有害な外乱が発生する。出力サンプリングキャパシタＣＥにはこの種のトランジスタは接続されていない。
追加のサンプリングキャパシタＣＡの容量は出力サンプリングキャパシタの容量に比較して小さく、第２のサンプリングトランジスタＴ１６とＴ１８は追加のサンプリングキャパシタＣＡに直結しているので、追加のサンプリングキャパシタの動作は出力サンプリングキャパシタＣＥの動作よりも高速である。出力サンプリングキャパシタＣＥはトランジスタのスイッチ動作によってこの外乱を取り除く。
本発明によるサンプルおよび保持装置の他の長所は、この「保持」状態のときに表れる。「保持」状態では、出力サンプリングキャパシタＣＥは、第１のスイッチ部１４のフォロアトランジスタＴ５とＴ６に電流が流れていないので入力電圧Ｖｉｎから遮断される。
図３のaの部分には、図２に示した構成要素のうち、入力電圧Ｖｉｎと出力サンプリングキャパシタＣＥの電圧との間を遮断しなければならない要素を示し、図３のｂの部分には低振幅信号に対応する等価回路を示す。
入力信号の伝達は、第１のスイッチ部のフォロアトランジスタＴ５とＴ６および第１のサンプリング回路の第１のフォロアトランジスタＴ１３と直列接続されたベース−エミッタキャパシタＣｂｅ５、Ｃｂｅ６、Ｃｂｅ１３によって行われる。フォロアトランジスタＴ５とＴ６のキャパシタＣｂｅ５とＣｂｅ６はオンの状態では非常に小さな抵抗である抵抗素子Ｒを有するトランジスタＴ１９によって電源に直接接続されているに近い。ここで、この抵抗値は、
Ｒ＝ＵＴ／ＩＣ(Ｑ１９)
で表され、ここでＩＣ(Ｑ１９)はトランジスタＱ１９のコレクタを流れる電流である。
逆接合されているキャパシタＣｂｅ５とＣｂｅ６は容量が小さく、抵抗素子Ｒの抵抗値は小さいので、入力信号Ｖｉｎが有する周波数帯域ではゲインが非常に小さいハイパスフィルタである（ベース−エミッタ間のキャパシタＣｂｅはこの周波数に対して非常に高いインピーダンスを有する）。このハイパスフィルタの次には、キャパシタＣｂｅ１３と出力サンプリングキャパシタＣＥ(Ｃｂｅ１３／(Ｃｂｅ１３＋ＣＥ))から構成されるアテニュエーション比率の高い容量型アテニュエータが接続され、これによって抵抗素子Ｒ（トランジスタＴ１９）に表れる外乱を非常に小さく抑える。この結果、保持モード時には非常に優れた分離が得られる。
この動作はフォロアトランジスタＴ９、Ｔ１０およびトランジスタＴ２０からなる第２の対称サンプリング回路に関しても同様である。
従来技術に属するサンプルおよび保持装置では、保持モードにおいて、サンプリングキャパシタへの入力信号Ｖの伝達が無視できないレベルであった。この伝達される信号を、振幅が同じで極性が逆の信号を加えることによって相殺することも試みられていた。しかし、この方法では十分な制度で相殺を行うことはできなかった。
本発明に係る実施例の場合には、サンプルされた電圧Ｖｉｎのペデスタルは回路の対称性によって相殺され、入力電圧Ｖｉｎには依存しない。
出力サンプリングキャパシタＣＥのサンプリング電圧は、出力サンプリングキャパシタＣＥの放電を生じないよう高い入力インピーダンスを有する読み取りアンプ１８の入力部ＥＡに供給される。
読み取りアンプ１８は、ダーリントン入力部および出力部を有する。ダーリントン入力部は、入力トランジスタＴ２１と出力トランジスタＴ２２を有するが、これらはＮＰＮ型である。出力トランジスタＴ２２のエミッタは負の電位を供給する電流供給部Ｓ１０に接続されている。コレクタは、正の電源に接続されたコレクタを有するＮＰＮ型のトランジスタＴ２３のエミッタに接続されている。
出力部は、コレクタが正の電位供給源に接続された電流供給部Ｓ９に接続された第１のＮＰＮトランジスタＴ２４を有する。そのエミッタは、同型の第２のトランジスタＴ２５のコレクタとベースに接続されている。第２のトランジスタのエミッタは相補的ＰＮＰ型の第３のトランジスタＴ６のエミッタに接続され、コレクタは負の電位供給源に接続されている。入力部のトランジスタＴ２３のベースは、出力部の第１のトランジスタＴ２４のベースとコレクタに接続されている。ダーリントン入力部の出力トランジスタＴ２２のエミッタは、出力部の第２のトランジスタＴ２６のベースに接続され、サンプルおよび保持装置１０の出力Ｓは第２のトランジスタＴ２５のコレクタに接続される。
読み取りアンプ１８のインピーダンスが高いために、入力部ＥＡに接続された出力サンプリングキャパシタＣＥの漏洩を抑制することができ、出力サンプリングキャパシタＣＥによって保持される信号の時定数を高くすることができる。
さらに、読み取りアンプの入力キャパシタの容量は実質的にゼロである。読み取りアンプの異なるトランジスタの電位Ｖｂｅが実質的に同じであるとすると、入力部のトランジスタＴ２３のベースとダーリントン部の出力トランジスタＴ２２のエミッタの間の電位差Ｖd１は、Ｖｂｅの３倍にダーリントン部のトランジスタＴ２１のコレクタ−ベース間電圧を加えたものとなる。トランジスタＴ２４のベースとトランジスタＴ２６のベースの間には、Ｖｂｅの３倍の電位差Ｖd２があり、Ｖd１はＶd２である。ダーリントン入力部の入力トランジスタのコレクタ−ベース間電圧は実質的にゼロであり、フォロア入力部１２の場合と同様にダーリントン入力部の入力キャパシタの影響を相殺する。
読み取りアンプの入力トランジスタＴ２１のキャパシタを相殺あるいは中性化することによって、信号の急激な変化が起こるときにスイッチがオフになってしまうことを防止する。
サンプルおよび保持装置の出力の直流成分の電位は、読み取りアンプ１８への入力ＥＡの直流成分の電位と実質的に同じである。読み取りアンプ１８の入力における電位ＶｉｎはトランジスタＴ２１とＴ２２によって電流供給装置Ｓ１０の方に-２・Ｖｂｅだけシフトしており、トランジスタＴ２６とＴ２５によって出力Ｓのほうに+２だけシフトしている。
上記に一例として示した読み取りアンプは、異なる原理に基づく他のアンプ、例えば電流の消費が非常に小さいＣ-ＭＯＳアンプによって置き換えても良い。
バイポーラ方の相補的技術の使用と、図２に示したサンプルおよび保持装置の回路構成を設計によれば、サンプルおよび保持装置の入力と出力には２つの最大電位Ｖｂｅが表れるだけである。これは同じ供給電圧よりも高い入力信号レベル（フルスケール）の処理において長所を有する。記載された実施例においては供給電圧５ボルトで全振幅２ボルトの動的入力信号処理を可能にする。
ＮＰＮ型のトランジスタとＰＮＰ型のトランジスタを用いた対称形の構成は当然Ａ/Ｂクラスの処理部を実現する。このことによって静的モードでは電力消費を抑え、キャパシタの電圧が変化する際には（正負とも）大きな電流が流れることを可能にする。最終的な電圧に達すると、電流は通常の値に戻り、処理部の出力インピーダンスが増大しノイズ帯域が減少する。
抵抗素子はサンプリングトランジスタのエミッタと直列接続されて、サンプリングキャパシタとトランジスタの電流ゲインβのカットオフ周波数のためにエミッタのインピーダンスの誘導部分から構成される共振回路のサージ電圧係数を低減する。
Ａ/Ｂクラスの構成は、供給電圧が５Ｖのディバイスを使用可能になるだけでなく、出力信号の傾斜変化を制限することなくきわめて低い消費電力を実現する。
一般的に、本発明に基づくサンプルおよび保持装置は、従来技術に基づくサンプルおよび保持装置に比較してはるかに優れた特性を有する。特に、その長所としては、小さな消費電力、非常に大きな静的線形性、広い通過帯域、小さなノイズ、実質的にゼロである入力静電容量、抑制された歪、高い絶縁特性、保持モードでの小さいドリフトと外乱、オンとオフの高速切り替え、電圧プラトーでのサンプリングのために最も好適な性能を挙げることができる。
【図面の簡単な説明】
【図１】 図１は、本発明に基づくサンプルおよび保持装置の基本構成を示すものである。
【図２】 図２は、本発明に基づく対称形のサンプルおよび保持装置の回路図である。
【図３】 図３は、サンプルおよび保持装置を保持モードにする回路を示す回路図である。
【発明の属する技術分野】
本発明は、相補的バイポーラ技術を用いたサンプルおよび保持装置に関するものである。
【０００２】
【従来技術】
サンプルおよび保持装置は電子工学のさまざまな分野で使用されるが、特にアナログ−デジタル変換装置やアナログ信号処理システムにおいて使用される。
サンプルおよび保持装置の基本的な機能は、所定の時間Ｔ０から開始して非常に短い時間ΔＴの間、サンプルおよび保持装置に印加される電圧レベルＶｉｎをコピーして、この時刻Ｔ０における電圧に対して所定の処理を行うことができるだけの長い時間これを保持することである。時間長さΔＴは、入力される電圧Ｖｉｎの相対変化の時間に比較して十分に短い時間間隔である。
【０００３】
サンプルおよび保持装置は２つの異なる動作モードに対応して２つの異なる状態を取ることができる。
第１の状態は、サンプルおよび保持装置の「フォロア」モードに対応しており、サンプルおよび保持装置の出力は当該装置に入力された電圧Ｖｉｎの忠実なコピーである。
第２の状態は、サンプルおよび保持装置は「保持」モードに対応しており、その出力は入力から切り離される。
【０００４】
動作モードの一方あるいは他方の、サンプルおよび保持装置の品質あるいは性能に関していくつかの基準が設けられている。
例えば、フォロアモードに関する品質基準としては以下のものがある。
−サンプルおよび保持装置への供給電圧に関連してサンプルおよび保持装置が処理することのできる最大（フルスケール）電圧Ｖｉｎ。処理することのできる電圧Ｖｉｎが増大するとサンプルおよび保持装置の出力部における信号／ノイズ比が改善され使用の自由度が増大する；
−消費電力：動的性質は主としてサンプルおよび保持装置の異なるアームにかかるバイアス電流に関連する。使用者によって電圧は決定されているので、消費電力を削減するためには、装置設計者にとっては電流を低くすることが目標になる；
−線形性：フォロアモードでは、サンプルおよび保持装置の出力電圧が入力電圧Ｖｉｎを忠実に反映することが重要であり、電圧Ｖｉｎの最大値から最小値のフルスケール範囲にわたっての線形性が重要である；
−通過帯域：これは高速信号に対するサンプリング動作の追従性を表し、この意味で厳しい高速信号入力を対象とする場合に使用される；
−ノイズ：サンプリングを行うと、信号Ｖｉｎに加えてサンプリング処理に固有のノイズが発生する。ノイズのスペクトルが信号のスペクトルよりも広いと、保持動作によってベースバンドがもたらされる。これはスペクトル折り返しを生じる。従って、ノイズバンドを制限することが不可欠になる。
−調和歪：これは不十分な線形性あるいは応答現象によって発生する。特に、サンプリングキャパシタに流入する動的な電流が動的な非線形性および歪の原因となる。
【０００５】
さらに具体的には、
−入力／出力分離；
−ドリフト：一般に、時刻Ｔ０でサンプリングされた電圧はサンプリングキャパシタによって保持される。サンプリングキャパシタに保持された電圧信号は、漏洩電流とこのキャパシタに対する読取装置による消費電流に起因して時間の経過と共にドリフトする。このドリフトは、信号レベルに関わらず小さく、サンプリング間隔と信号のフルスケールに対して適合できるものでなければならない。
−開放／保持速度：１つの状態から次の状態に変化する速度は周波数回路での使用の際には基本的なパラメータである。このためには、サンプルおよび保持装置は状態変化を制御するクロックから最大幅の信号を受け取ることが必要になる。その結果得られた装置は、実際にはフォローおよび保持回路であって、ディラックのパルスによって制御される理想的なサンプルおよび保持装置ではないことになる。
【０００６】
サンプルおよび保持装置の重要な特性は、保持時刻においてコピーされた入力電圧Ｖｉｎの正確さである。
実際には入力電圧Ｖｉｎはバイポーラフォロアトランジスタを使用したエミッタを介してサンプリングキャパシタに印加される可能性がある。トランジスタが時刻Ｔ０において電流を流さないなら、キャパシタの端子間に保持される電圧Ｖｉｎおよびトランジスタ内に蓄積された電荷ＱＳＴは、ベースとエミッタによって放電される。
当該技術に特徴的な遷移時間Ｔｆにおいてコレクタ電流ＩＣが流れるバイポーラトランジスタに蓄積された電荷は、ＱＳＴ=ＩＣ・Ｔｆで表される。トランジスタがオフ状態では、ＩＣはゼロで、エミッタによって取り除かれた電荷は、トランジスタがオフに設定された後はサンプリングキャパシタに移り、ペデスタル電圧Ｖｉｎを発生させる。
【０００７】
【発明が解決しようとする課題】
本発明は、上記の特性の１つまたは２つ以上を改善したサンプルおよび保持装置を提供することが目的である。
【０００８】
【課題を解決するための手部】
本発明は従来技術に属するサンプルおよび保持装置が有する上記のような課題を解決するために、
−サンプル対象である電圧Ｖｉｎを受ける入力と少なくとも１つの出力を有するフォロア入部と、
−少なくとも１つの制御入力、フォロアの入力部の出力に接続された信号入力とを有するサンプルおよび保持装置を提供する。スイッチ部は、出力が入力信号に従う「ファロア」と称する第１の状態と、出力が入力から切り離される「遮断」状態を称する第２の状態との間をデジタルコマンドからなる制御入力によって制御される。スイッチ部の出力は第１のフォロアトランジスタのベースに接続され、そのエミッタは出力サンプリングキャパシタの端子に接続される。サンプリング回路はさらに、エミッタに電源が接続され、ベースにコピーすべき出力サンプリング電圧が供給される第２のトランジスタと、デジタルコマンドによって制御されスイッチの状態が「分離」状態であれば電流が流れスイッチ状態が「フォロア」であればオフになり、第１のトランジスタにエミッタが接続され第２のトランジスタのエミッタにベースが接続された第３のトランジスタを有する。
出力サンプリングキャパシタの出力電圧を第２のトランジスタのベースにコピーするために、サンプルおよび保持装置は好ましくは、追加のサンプリングキャパシタと第４のフォロアトランジスタを有しており、第４のフォロアトランジスタのベースはスイッチング部の出力に、そのエミッタは追加のサンプリングキャパシタの端子に接続されて出力サンプリングキャパシタの端子電圧をコピーするための電圧が印加される。第２のトランジスタのベースは追加のサンプリングキャパシタのベースに接続されている。
この実施例の場合、サンプルおよび保持装置はサンプリング機能と接続された２つのトランジスタを具備する、これらはつまり、サンプルされた電圧を読み取るために唯一アンプに接続されたサンプリングキャパシタと、出力サンプリングキャパシタよりも小さな値のサンプリングキャパシタである。追加のサンプリングキャパシタの端子電圧は、出力サンプリングキャパシタの端子電圧よりも速く上昇し、そのためにトランジスタをオフにする負の電位を高速に達成するので、サンプルおよび保持装置の保持モードではこのような構成によってより俊敏にサンプリングのためのプラトー電圧に達し、分離が極めて良好である。
簡単に言うと、出力サンプリングキャパシタに加えて、サンプルされる信号のコピーが印加された端子に追加のサンプリングキャパシタを具備することによって、出力サンプリングキャパシタにトランジスタの絶縁に起因する外乱が注入されることを阻止し、追加のサンプリングキャパシタだけが影響を受けるようにすることができる。
本発明に基づく相補的バイポーラ技術を使用したサンプルおよび保持装置の一実施例に拠れば、またこれと同じサンプリング回路を使用した場合、第１と第３のトランジスタは第１の型であり、第２のトランジスタは相補型である。
フォロアの入力部は電圧Ｖｉｎをコピーするに際して、サンプリング回路の構成に起因するオフセットを逆方向のオフセットによって相殺するように構成されていても良い。このような構成であれば、サンプルおよび保持装置の入力と出力で同じ直流電圧が得られる長所がある。
他の実施例では、対称なサンプルおよび保持装置を２つの対称形のサンプリング装置によって構成する。この場合のフォロアの入力部は、電圧Ｖｉｎをコピーする出力を２つ有しており、サンプルおよび保持装置への入力に対して第１の出力は正の電圧オフセットを、第２の出力は負の電圧オフセットを有している。これらの出力はいずれも対称回路、第１のスイッチング部と第１、第２、第３および第４のトランジスタを有する第１のサンプリング回路、第１のサンプリング回路と同様の構成であるが相補的なトランジスタを使用した第２のサンプリング回路を介して出力サンプリングキャパシタの端子に接続されている。
本発明に基づくサンプルおよび保持装置の作動原理は、装置を基本的な機能を有するブロックに分割して以下に述べる記述によってより良く理解されるはずである。
サンプルおよび保持装置はフォロア−保持モードで作動する。
フォロアモードに関しては：
図１のa部は例えばＮＰＮ型のフォロアトランジスタＱ１を有する基本ブロックを示す。当該基本ブロックはエミッタがサンプリングキャパシタＣの端子に接続され、他の端子は接地Ｍしている。
ベースを通じてフォロアトランジスタＱ１はサンプルしてサンプリングキャパシタＣに保存すべき電圧Ｖｉｎを受け取る。
ベース−エミッタ接合には電流発生装置Ｉ１から受ける一定の電流によってバイアスがかけられている。サンプリングキャパシタの端子における電圧Ｖ(Ｃ)は、トランジスタＱ１のベース／エミッタ間電圧をＶｂｅとすると、
【数１】
保持モードに関しては：
図１のa部に示したフォロアトランジスタＱ１をオフにすることが必要である。このために、フォロアモードではオンになっていた電流供給部Ｉ１をオフにする。
図１のb部に示した、他の２つのトランジスタＱ２とＱ３および２つの電流供給部Ｉ２とＩ３とによってサンプリング装置の保持機能を達成することができる。
トランジスタＱ１と同様にＮＰＮ型であるフォロアトランジスタＱ３は、エミッタがサンプリングキャパシタＣに接続されたフォロアトランジスタＱ１のベースに接続されているトランジスタＱ３のベース−エミッタ接合は、負の電圧を印加する電源に接続された電流供給部Ｉ３によってバイアスされている。ＰＮＰ型の相補的トランジスタＱ２のコレクタは接地Ｍされており、エミッタは第１にフォロアトランジスタＱ３のベースに、第２に正の電圧供給源に接続された電流供給部Ｉ２に接続されており、トランジスタＱ２のベースはトランジスタＱ１のベースに接続されている。
保持モードでは、サンプリングキャパシタＣは隔離される。このためには、フォロアトランジスタＱ１をオフ状態にしなければならない。これはベース−エミッタ間の電圧Ｖｂｅを負またはゼロにすることによって行われる。この実施例では、図１のbに示した構成によってベース−エミッタ間の電圧Ｖｂｅを実質的にゼロにする。
図１のbに示した構成においては、トランジスタＱ１のベースとエミッタの電位をそれぞれＶｂとＶＥとすれば、
【数２】
トランジスタＱ１の電位Ｖｂはゼロプラスマイナス数ミリボルトであり、トランジスタをオフにするのに十分である。
フォロアモードと保持モードにおけるベース−エミッタ電圧Ｖｂｅ(Ｑ１)の変化はＶｂｅに等しく、入力される電圧Ｖｉｎとは無関係である。
さらに、フォロアトランジスタＱ１に蓄積される電荷ＱＳＴは：
−保持前においては、ＱＳＴ＝ＩＣ(Ｑ１)・Ｔｆである。
ここにおいて、ＩＣ(Ｑ１)はＱ１の動的コレクタ電流、ＴｆはトランジスタＱ１における遷移時間ある。
−保持後においては、電流が流れないのでＱＳＴはゼロである。したがって、
ＩＣ(Ｑ１)＝ＩＰｏｌａｒ＋Ｃ・ｄＶｉｎ/ｄｔ
ここにおいて、ＩＰｏｌａｒは入力電圧Ｖｉｎの変化が無いときのコレクタのバイアス電流である。
常に電流の歪を得るにはＩＰｏｌａｒがＣ・ｄＶｉｎ/ｄｔに比較して非常に大きく、ＩＣ(Ｑ１)が実質的に一定と考えることができると仮定する。したがって、蓄積された電荷の変化は一定であり、従って入力される電圧Ｖｉｎに依存しない。
トランジスタがオフ状態になると、蓄積された電荷はベースおよびエミッタによってトランジスタＱ１から除去される。ベースとエミッタの間の電荷の分配は、この時点におけるそれぞれのインピーダンスに依存する。これらのインピーダンスは以下のようになる：
トランジスタＱ１のエミッタでは、電流供給部Ｉ３がオフになるので残るものはサンプリングキャパシタＣのみである。したがって、インピーダンスは一定の容量インピーダンスとなる。
トランジスタＱ１のベースでは、インピーダンスはフォロアとしてバイアスが加えられたトランジスタＱ３のエミッタによって定まり、その値はｋＴ/Ｑであって信号レベルに依存しないＵＴを用いてＵＴ/ＩＣであらわされる。
ここで、ｋはボルツマン定数、Ｔは絶対温度、Ｑは電子の電荷である。
したがって、トランジスタＱ１がオフになれば、蓄積された（入力電圧Ｖｉｎとは無関係な）電荷がインピーダンス比の一定の関数として除去される。
ペデスタル部はトランジスタＱ１の電荷の内、エミッタから除去される部分によって発生するので、入力電圧Ｖｉｎのレベルには依存せず一定の値をとる。
このことが低歪が達成される主要な理由である。
さらに、以下に述べるようなサンプルおよび保持装置の対称構成が有する相補性によって、つまりサンプリングキャパシタに接続された２つの相補的フォロアトランジスタを有する構成によって、これら２つのトランジスタには極性が逆の電荷が存在しその差がキャパシタによって検知される。このことはペデスタル部分の絶対値を１０分の５に低減する効果がある。
保持電圧レベルが２つのフォロアトランジスタＱ１とＱ３だけによって発生する。このレベルは従って、一旦保持モードへの移行が行われると非常に高速に発生し、この点は従来技術においてアンプによってこのレベルを達成していた場合とは異なる。従来技術の場合は必然的に時間がかかり、（振動が発生するなど）不安化の危険性もあった。
トランジスタＱ１に電力を供給する一定電流電源Ｉ１（Ａクラス）によって、Ｉ１＞Ｃ・（ｄＶｉｎｄｔ）Ｍaxの関係を保持する必要があるので高いエネルギー消費が必要であった。
図１のＣ部に示した構成によってこの制限は無くなった。このアッセンブリは相補型の２つのフォロアトランジスタＱ４とＱ５、例えばＮＰＮとＰＮＰ型、を有しておりこれらのエミッタはサンプリングキャパシタＣに接続され、トランジスタＱ４のコレクタは正の電位に接続され、トランジスタＱ５のコレクタは負の電位に接続されている。
フォロアトランジスタＱ５と同じＰＮＰ型のトランジスタＱ６のエミッタはまず正の電位の電源Ｉ６に接続され、次にトランジスタＱ４のベースに接続されており、コレクタは接地Ｍしている。
トランジスタＱ４と同型であるＮＰＮ型のトランジスタＱ７のエミッタはまず負の電位に接続された電流供給源Ｉ７に接続され、次にトランジスタＱ５のベースに接続されている。コレクタは正の電位に接続されている。
この種の対称形アッセンブリにおいては、フォロアトランジスタＱ４とＱ５（ＮＰＮとＰＮＰ）のベースは、それぞれレベル(Ｖｉｎ＋Ｖｂｅ)および(Ｖｉｎ−Ｖｂｅ)の電位によってドライブする必要がある。ここにおいて、ＶｂｅはＮＰＮ型およびＰＮＰ型のトランジスタに流入する電流を制御するために決定される値である。
基本原理は「トランスリニア」ループと称するベース−エミッタ接続を利用することである。
原理の簡単な説明
ベース−エミッタ接続の場合は、電圧−電流関係は以下の式で表される
【数３】
図１Ｃでは、Ｖｂｅの閉鎖ループが示されている。ループを流れるＶｂｅの合計はゼロである。
【数４】
【数５】
平衡状態においてはＩ４=Ｉ５なので、Ｉ４＝Ｉ５＝ＳＱＲＴ(Ｉ６・Ｉ７)である。ここで、ＳＱＲＴは平方根を意味する。
サンプリング装置の全図面には、８つのトランジスタによって構成されるループが示されている（図１のＣ部に示した概念図においてはトランジスタが４つである）が基本的な原理は同じである。
動的作動時には、Ｖｉｎが正の方向に変化すれば（例えば電圧ステップの場合）、Ｉ４は指数関数的に増加し、Ｉ５は（短時間で）指数関数的に減少し、サンプリングキャパシタＣの電位は再調整されて新しい平衡状態が創出される。
したがって、例えばＣＣＤ（電荷結合素子）の場合のようにＶｉｎがステップ状に変化すれば、高い効率（動的電流／静的電流）を得ることができる。
ランダムな信号のサンプリングでは、蓄積された電荷とＶｂｅ(Ｓ)が一定でないために、調和歪を排除するためにはＣ・dＶｉｎ/ｄｔに比較して大きなアイドル電流が必要になる。
図１のＣ部に示した回路によってステップ信号、つまりトランジスタがオフになった時点での電位の時間勾配ｄＶｉｎ/ｄｔ部分を無視することができる信号、の場合の効率を改善することができる。
サンプリングキャパシタに接続されたフォロアトランジスタのエミッタに含まれる抵抗によって：
−アイドル電流を大幅に低減して電力消費量を低減すること、
−サンプルされた信号のノイズを低減すること、
−エミッタの誘導特性を制限すること（局所的な発信の発生を防止すること）
が可能になる。
上記に示した本発明に基づく実施例のサンプルおよび保持装置は既に述べたものを含めて２つのサンプリングキャパシタを使用している。その１つは図１のa部、b部、ｃ部に示した役目のサンプリングキャパシタであり、もう一方は以下で説明するサンプリングキャパシタである。
図１bに示した基本構成の場合、ホールドモードでは、トランジスタＱ２は定常的にバイアスが掛けられているが、トランジスタＱ３はホールドモードになると切り替えられて電流を流すようになる。
この結果トランジスタＱ３のベース電流がサージする。このサージ電流によってトランジスタＱ２は必然的に外乱を受けサンプル信号もまた乱される。
この外乱の影響を受けない出力信号を得るには、追加のサンプリングキャパシタを制御するフォロアトランジスタと並列なフォロアトランジスタによってドライブされる出力サンプリングキャパシタの出力部から信号を取り出すことである。そこで、出力サンプリングキャパシタをドライブしているフォロアのベースにおける電位を追加のサンプリングキャパシタをドライブするフォロアによって実現する。
出力サンプリングキャパシタはスイッチ切り替えによって生じる外乱の影響を受けない。これらの外乱は追加のサンプリングキャパシタだけに影響を与える。
出力サンプリングキャパシタにおいて（追加のサンプリングキャパシタンスよりも出力サンプリングキャパシタンスが大きく）信号が若干遅くなり、既に述べたようにフォロアトランジスタのエミッタに抵抗素子が追加されれば、追加のサンプリングキャパシタをドライブしているトランジスタに基づきフォロアトランジスタＱ１（または、対称形構成の場合はフォロアトランジスタＱ４またはＱ５）が与える電位レベルは「予測」することができる。
このように、（図１のa部に示した）保持状態におけるフォロアの一定幅の電圧変化Ｖｂｅを得る原理が追加のサンプリングキャパシタによって一層効率的に確認された。保持状態においては、キャパシタに保持を実行させるための電位はそれへ向けて上昇中ではなく、既に達成されている。
【発明の好ましい実施態様】
図２は、サンプルすべき入力電位Ｖｉｎが入力Ｅとして印加される入力フォロア部１２を有する本発明に基づくサンプルおよび保持装置１０を示す。入力部１２は２つのフォロア出力を提供する、入力Ｅに対して正の電位オフセットを有する信号Ｖｉｎの第１の出力ＳＶ１と、前記の入力Ｅに対して負の電位のオフセットを有する信号Ｖｉｎのコピーである第２の出力ＳＶ２である。ここで、正のオフセットと負のオフセットの絶対値は概ね等しい。
フォロア入力部の２つの出力ＳＶ１とＳＶ２は出力サンプリングキャパシタＣＥの端子に、以下では第１のサンプリング回路と称する２−チャンネルの対称構成サンプリング回路を介して接続される。第２のサンプリング回路は第１のサンプリング回路と基本的には同じ構造であるが、使用されているトランジスタが第１のサンプリング回路で使用されているものに対して相補的な関係である。
サンプルおよび保持装置１０は正の電位供給源と負の電圧供給源からそれぞれの回路に電位を供給する（図２には図示しない）。
フォロア入力部への入力Ｅは、まず第１の出力ＳＶ１がＮＰＮ型のフォロアトランジスタのベースに接続され、フォロアトランジスタのエミッタは負の電位供給源に接続された第１の入力電流供給部Ｓ１に接続され、フォロアトランジスタＴ１とは相補的なフォロアトランジスタＴ２、つまりＰＮＰ型、のエミッタに接続されている。ＰＮＰ型のフォロアトランジスタＴ２のエミッタ派生の電位の供給を受ける第２の電流供給部Ｓ２に接続され、そのベースはインプットフォロア部１２の入力Ｅに接続されている。フォロア入力部１２の入力Ｅはさらに第２の出力ＳＶ２にＮＰＮ型のフォロアトランジスタＴ１によって接続されている。
入力電流(Ｓ１、Ｓ２)の第１および第２の電源は、トランジスタにほぼ同じバイアス電流Ｉ１を発生させ、それぞれのトランジスタのベースとエミッタの間にほぼ同じバイアス電位Ｖｂｅを生じさせる。
フォロア入力部１２の入力Ｅに加えられる電位Ｖｉｎは、第１の出力ＳＶ１にフォロアトランジスタＴ２のエミッタ−ベース電圧に対して正の方向にオフセットされた電位Ｖｉｎを与え、第２の出力ＳＶ２に入力Ｅに対するフォロアトランジスタＴ１のエミッタ−ベース電圧を与える。この２つの電圧が装置１０のサンプルおよび保持装置の対称形のサンプリング回路を駆動する。
コレクタが正の電位供給源に接続されたＮＰＮ型のトランジスタＴ３は、エミッタがフォロアトランジスタＴ１のコレクタに接続され、ベースがフォロアトランジスタＴ２のベースに接続されている。
この構成によって、トランジスタＴ３のベースとエミッタの間の電圧はフォロアトランジスタのエミッタとベースの間の電圧と実質的に等しくなる。つまり、当該電圧が(Ｖｉｎ＋Ｖｂｅ)と等しくなり、フォロアトランジスタＴ１のコレクタとベースの間の電圧Ｖcbが実質的にゼロになる。
コレクタが負の電位供給源に接続されたＰＮＰ型のトランジスタＴ４は、エミッタがＰＮＰ型のフォロアトランジスタＴ２のコレクタに接続され、ベースがＮＰＮ型のフォロアトランジスタＴ１のエミッタに接続されている。
同様に、フォロアトランジスタＴ１のベースとエミッタの間の電圧はトランジスタＴ４のエミッタとベースの間の電圧に実質的に等しく、(Ｖｉｎ−Ｖｂｅ)であり、フォロアトランジスタＴ２のコレクタとベースの間の電圧が実質的にゼロになる。
入力レベルに依存しない低入力キャパシタを使用することが場合によっては望ましい。
本発明に基づくサンプルおよび保持装置１０のフォロア入力部１２は、キャパシタＣＥの容量がほとんどゼロである点が長所である。サンプルおよび保持装置の入力Ｅの間に接続されているキャパシタは、入力フォロアトランジスタＴ１とＴ２のベース−エミッタキャパシタ(Ｃｂｅ)とベース−コレクタキャパシタ(Cbc)である。これらのキャパシタの電位はそれぞれＶｂｅとＶｂcである。
Ｖｂｅはトランジスタが一定の電流Ｉ１によってバイアスされるために一定である。Ｖｂcは、一定である２つの電位Ｖｂｅの電位差と等しいので一定である。
回路の入力における動的電流Ｉのサージは、
【数６】
フォロア入力部１２の第１の出力ＳＶ１は、第１のサンプリング回路の第１のスイッチング部１４の入力ＥＣ１をドライブし、フォロアインプット部１２の第２の出力ＳＶ２は第１のサンプリング回路と対称をなす第２のサンプリング部の第２のスイッチング部１６の入力ＥＣ２をドライブする。
第１のスイッチング部は出力ＳＣ１と２つの制御入力、第１の制御入力Ｈ１と第２の制御入力Ｈ２を有する。これらの２つの入力はデジタル命令として与えられる相補的なスイッチング信号ＶＣ１とＶＣ２（実際にはクロック信号）によってそれぞれドライブされる。スイッチング部１４はさらにＮＰＮ型の第１のフォロアトランジスタＴ５と同じＮＰＮ型の第２のフォロアトランジスタＴ６を有し、これらのエミッタは相互に接続されている。第１のフォロアトランジスタＴ５のコレクタは正の電位供給源に接続され第２のフォロアトランジスタＴ６のコレクタは正の電位供給源に接続された電流Ｉ１を供給する電流供給部Ｓ３に接続されている。第１のフォロアトランジスタＴ５のベースは、第１のスイッチ部１４の入力ＥＣ１に接続され、第２のフォロアトランジスタＴ６のベースは同じ第１のスイッチ部１４の出力ＳＣ１に接続されている。
第１のスイッチングトランジスタＴ７と第２のスイッチングトランジスタＴ８のエミッタは、負の電位供給源に接続されて電流２・Ｉ１を供給する電流供給部Ｓ４に接続されている。第１のスイッチングトランジスタＴ７のコレクタは第１のスイッチ部のフォロアトランジスタＴ５とＴ６のエミッタに接続され、ベースは第１の制御入力Ｈ１に接続されている。第２のスイッチングトランジスタＴ８は、コレクタが第２のフォロアトランジスタＴ６のベースとコレクタに接続され、ベースは第２の制御入力Ｈ２に接続されている。
スイッチング部は電圧Ｖｉｎを「フォロア」モードにし、保持モードでは入力と出力を遮断する機能を有する。
電位差 (ＶＣ１−ＶＣ２)が差分ペアの切り替え電圧、およそ１０・ｋＴ/Ｑボルト、よりも大きいと、全ての電流２・Ｉ１はトランジスタＴ７に流入する。フォロアトランジスタＴ５とＴ６で構成される差分ペアは、電流２・Ｉ１-Ｉ１=Ｉ１に等しい電流がフォロアトランジスタＴ５に流入するためにバランスが取られる。したがって、出力ＳＣ１の電圧は入力ＥＣ１の電圧Ｖｉｎと等しい。
電位差(ＶＣ１−ＶＣ２)が差分ペアの切り替え電圧、およそ１０・ｋＴ/Ｑボルト、よりも小さいと、全ての電流２・Ｉ１がトランジスタＴ８に流入する。差分ペア（フォロアトランジスタＴ５とＴ６）には電流が流れず、従って出力ＳＣ１に電圧をかけることは無い。したがって、トランジスタによってサンプリング回路の保持を行わせる電位を供給することが必要になる。この点は以下に説明する。
第２のサンプリング回路では、第１のスイッチ部１４と対称形の第２のスイッチ部１６が第１のサンプリング回路と基本的に同一構成であるが、第１のスイッチ部１４で使用されたトランジスタとは相補的なＰＮＰ型のトランジスタＴ９、Ｔ１０、Ｔ１１とＴ１２、および、それぞれ電流Ｉ１と２・Ｉ１を供給する電流供給部Ｓ５とＳ６によって構成される。
第１のサンプリング回路では、第１のスイッチ部１４のスイッチ出力ＳＣ１が、コレクタが正の電位供給源に接続されエミッタが抵抗素子Ｒ１を介して出力サンプリングキャパシタＣＥの第１の端子に接続されたＮＰＮ型の第１のフォロアトランジスタＴ１３をドライブした。このキャパシタの第２の端子はサンプルおよび保持装置１０の接地Ｍに接続されている。電流Ｉ１の電流供給源Ｓ７によってエミッタにバイアスをかけられたＰＮＰ型のトランジスタＴ１５は、ベースが追加のサンプリングキャパシタＣＡの第１の端子に接続され、このキャパシタの第１の端子はＮＰＮ型の第２のフォロアトランジスタＴ１６のエミッタに接続され、そのコレクタは正の電位供給源にベースは第１のスイッチ部１４の出力ＳＣ１に接続されている。追加のサンプリングキャパシタＣＡの第２の端子はサンプルおよび保持装置の接地端子Ｍに接続される。
クランプ機能を有するＮＰＮ型のトランジスタＴ１９のソースが正の電位供給源に接続され、エミッタが第１のスイッチ部１４の出力ＳＣ１に接続され、ベースがＰＮＰ型のトランジスタＴ１５のエミッタに接続されている。
同様に、第２のサンプリング回路では、第２のスイッチ部１６のスイッチ出力ＳＣ２がＰＮＰ型の第１のフォロアトランジスタＴ１４のベースをドライブし、そのコレクタは負の電位供給源に、エミッタは第２のサンプリング回路の抵抗素子Ｒ２を通じて出力サンプリングキャパシタＣＥの第１の端子に接続されている。抵抗素子Ｒ２は第１のサンプリング回路に使用される抵抗素子Ｒ１と実質的に同一の抵抗値を有する。出力サンプリングキャパシタＣＥの第２の端子は、サンプルおよび保持装置の接地端子に接続される。
ＮＰＮ型のトランジスタＴ１７のエミッタは負の電圧供給源に接続されて電流Ｉ１を供給する電流供給部Ｓ８に接続されている。トランジスタＴ１７は、コレクタが正の電圧供給源に接続され、ベースが追加のサンプリングキャパシタＣＡの第１の端子に接続されている。追加のサンプリングキャパシタＣＡの第１の端子はＰＮＰ型の第２のフォロアトランジスタＴ１８のエミッタに接続され、ベースは第２のスイッチ部１６の出力ＳＣ２に接続されている。
ＰＮＰ型のトランジスタＴ２０のコレクタが負の電位供給源に接続され、エミッタが第２のスイッチ部１６の出力ＳＣ２に接続され、ベースがＮＰＮ型のトランジスタＴ１７のエミッタに接続されている。
トランジスタＴ１６,Ｔ１５とＴ１９または対称回路の相補的なトランジスタＴ１８,Ｔ１７とＴ２０は、図１に示した基本ブロックのトランジスタＱ１,Ｑ２とＱ３と同じ働きをすることに注意する必要がある。
以下では図２を参照しながらサンプルおよび保持装置の、特に第１のサンプリング回路の作用について説明する。第２のサンプリング回路の働きは第１のサンプリング回路と同じである。
１)「フォロア」状態におけるサンプルと保持装置
フォロア状態においては、デジタル制御部から第１のスイッチ入力Ｈ１に与えられるスイッチ電圧ＶＣ１は、高電位でありスイッチトランジスタＴ７を導電状態にする。同じデジタル制御部から第２の選択入力Ｈ２に与えられる相補的なスイッチ電圧ＶＣ２は低電位であり、第２のスイッチトランジスタＴ８を非導電状態にする。
２つのフォロアトランジスタＴ５とＴ６のエミッタは導電状態であり、それぞれのトランジスタのコレクタを流れる電流は実質的にＩ１と一致している。第１のスイッチ部１４の入力ＥＣ１の電位(Ｖｉｎ＋Ｖｂｅ)は、出力ＳＣ１として出力される。フォロアトランジスタＴ１３とＴ１６のベースの電位は(Ｖｉｎ＋Ｖｂｅ)であり、フォロア状態である。出力サンプリングキャパシタＣＥの端子における電位は、フォロアトランジスタＴ１３またはＴ１６のベース−エミッタ電圧(Ｖｂｅ)だけ電圧のオフセットを行った後では、(Ｖｉｎ + Ｖｂｅ)−Ｖｂｅ=Ｖｉｎとなる。入力Ｅと出力サンプリングキャパシタの間の電位のオフセットをキャンセルすると（＋Ｖｂｅと−Ｖｂｅ）、フォロア部１２と出力サンプリングキャパシタＣＥの端子における入力Ｅの連続的なレベルは事実上同じである。
トランジスタＴ１９のエミッタの電位は(Ｖｉｎ＋Ｖｂｅ)つまり、第１のスイッチ部１４の出力ＳＣ１の電位と同じであり、ベースの電位は電圧Ｖｂｅを得るために電流供給部Ｓ７によってバイアスを加えられたトランジスタＴ１５のエミッタと同じ電位つまり(Ｖｉｎ＋Ｖｂｅ)である。トランジスタＴ１９のベース−エミッタ間の電位差は（Ｖｉｎ＋Ｖｂｅ）−(Ｖｉｎ＋Ｖｂｅ)であり実質的にゼロになっている。したがって、トランジスタＴ１９はオフである。
２)「保持」状態におけるサンプルおよび保持装置
サンプルおよび保持装置１０は、時刻Ｔ０において、スイッチ電圧ＶＣ１とＶＣ２によって「保持」状態に切り替わる。
「保持」状態では、デジタル制御部から第１のスイッチ入力Ｈ１に供給されるスイッチ電圧ＶＣ１は低電位で第１のスイッチトランジスタＴ７を非導電状態にする。同じデジタル制御部から第２のスイッチ入力Ｈ２に与えられる相補的スイッチ電圧ＶＣ２は高電位で、電流供給部Ｓ３からの電流Ｉ１が流れる第２のスイッチトランジスタＴ８を飽和させる。
２つのフォロアトランジスタＴ５とＴ６のエミッタは電流供給部Ｓ４から遮断され、それぞれのトランジスタのコレクタを流れる電流はいずれもゼロである。第１のスイッチ部１４の出力ＳＣ１は入力ＥＣ１から遮断される。
電流供給部Ｓ４から供給される値２・Ｉ１の電流は、飽和状態になった第２のスイッチトランジスタＴ８からの電流Ｉ１とトランジスタＴ１９とから供給される。通電状態のトランジスタＴ１９には実質的にＩ１と同じ電流が流れる。
電流供給部Ｓ７から供給されるトランジスタＴ１５を流れる電流は変化せず、トランジスタのベース位置の電位は追加のサンプリングキャパシタＣＡの端子の電位であるＶｉｎで、エミッタの電位は（Ｖｉｎ＋Ｖｂ）である。トランジスタＴ１９のベース位置の電位は(Ｖｉｎ＋Ｖｂｅ)エミッタの電位はＶｉｎである。フォロアトランジスタＴ１３とＴ１６のベースとエミッタは共に電位がＶｉｎなので、トランジスタはオフとなり、追加のサンプリングキャパシタＣＡと出力サンプリングキャパシタＣＥとを遮断する。
サンプルおよび保持装置が時刻Ｔ０にフォロアモードから保持モードに切り替わると、追加のサンプリングキャパシタＣＡのトランジスタＴ１５とＴ１７のベースに有害な外乱が発生する。出力サンプリングキャパシタＣＥにはこの種のトランジスタは接続されていない。
追加のサンプリングキャパシタＣＡの容量は出力サンプリングキャパシタの容量に比較して小さく、第２のサンプリングトランジスタＴ１６とＴ１８は追加のサンプリングキャパシタＣＡに直結しているので、追加のサンプリングキャパシタの動作は出力サンプリングキャパシタＣＥの動作よりも高速である。出力サンプリングキャパシタＣＥはトランジスタのスイッチ動作によってこの外乱を取り除く。
本発明によるサンプルおよび保持装置の他の長所は、この「保持」状態のときに表れる。「保持」状態では、出力サンプリングキャパシタＣＥは、第１のスイッチ部１４のフォロアトランジスタＴ５とＴ６に電流が流れていないので入力電圧Ｖｉｎから遮断される。
図３のaの部分には、図２に示した構成要素のうち、入力電圧Ｖｉｎと出力サンプリングキャパシタＣＥの電圧との間を遮断しなければならない要素を示し、図３のｂの部分には低振幅信号に対応する等価回路を示す。
入力信号の伝達は、第１のスイッチ部のフォロアトランジスタＴ５とＴ６および第１のサンプリング回路の第１のフォロアトランジスタＴ１３と直列接続されたベース−エミッタキャパシタＣｂｅ５、Ｃｂｅ６、Ｃｂｅ１３によって行われる。フォロアトランジスタＴ５とＴ６のキャパシタＣｂｅ５とＣｂｅ６はオンの状態では非常に小さな抵抗である抵抗素子Ｒを有するトランジスタＴ１９によって電源に直接接続されているに近い。ここで、この抵抗値は、
Ｒ＝ＵＴ／ＩＣ(Ｑ１９)
で表され、ここでＩＣ(Ｑ１９)はトランジスタＱ１９のコレクタを流れる電流である。
逆接合されているキャパシタＣｂｅ５とＣｂｅ６は容量が小さく、抵抗素子Ｒの抵抗値は小さいので、入力信号Ｖｉｎが有する周波数帯域ではゲインが非常に小さいハイパスフィルタである（ベース−エミッタ間のキャパシタＣｂｅはこの周波数に対して非常に高いインピーダンスを有する）。このハイパスフィルタの次には、キャパシタＣｂｅ１３と出力サンプリングキャパシタＣＥ(Ｃｂｅ１３／(Ｃｂｅ１３＋ＣＥ))から構成されるアテニュエーション比率の高い容量型アテニュエータが接続され、これによって抵抗素子Ｒ（トランジスタＴ１９）に表れる外乱を非常に小さく抑える。この結果、保持モード時には非常に優れた分離が得られる。
この動作はフォロアトランジスタＴ９、Ｔ１０およびトランジスタＴ２０からなる第２の対称サンプリング回路に関しても同様である。
従来技術に属するサンプルおよび保持装置では、保持モードにおいて、サンプリングキャパシタへの入力信号Ｖの伝達が無視できないレベルであった。この伝達される信号を、振幅が同じで極性が逆の信号を加えることによって相殺することも試みられていた。しかし、この方法では十分な制度で相殺を行うことはできなかった。
本発明に係る実施例の場合には、サンプルされた電圧Ｖｉｎのペデスタルは回路の対称性によって相殺され、入力電圧Ｖｉｎには依存しない。
出力サンプリングキャパシタＣＥのサンプリング電圧は、出力サンプリングキャパシタＣＥの放電を生じないよう高い入力インピーダンスを有する読み取りアンプ１８の入力部ＥＡに供給される。
読み取りアンプ１８は、ダーリントン入力部および出力部を有する。ダーリントン入力部は、入力トランジスタＴ２１と出力トランジスタＴ２２を有するが、これらはＮＰＮ型である。出力トランジスタＴ２２のエミッタは負の電位を供給する電流供給部Ｓ１０に接続されている。コレクタは、正の電源に接続されたコレクタを有するＮＰＮ型のトランジスタＴ２３のエミッタに接続されている。
出力部は、コレクタが正の電位供給源に接続された電流供給部Ｓ９に接続された第１のＮＰＮトランジスタＴ２４を有する。そのエミッタは、同型の第２のトランジスタＴ２５のコレクタとベースに接続されている。第２のトランジスタのエミッタは相補的ＰＮＰ型の第３のトランジスタＴ６のエミッタに接続され、コレクタは負の電位供給源に接続されている。入力部のトランジスタＴ２３のベースは、出力部の第１のトランジスタＴ２４のベースとコレクタに接続されている。ダーリントン入力部の出力トランジスタＴ２２のエミッタは、出力部の第２のトランジスタＴ２６のベースに接続され、サンプルおよび保持装置１０の出力Ｓは第２のトランジスタＴ２５のコレクタに接続される。
読み取りアンプ１８のインピーダンスが高いために、入力部ＥＡに接続された出力サンプリングキャパシタＣＥの漏洩を抑制することができ、出力サンプリングキャパシタＣＥによって保持される信号の時定数を高くすることができる。
さらに、読み取りアンプの入力キャパシタの容量は実質的にゼロである。読み取りアンプの異なるトランジスタの電位Ｖｂｅが実質的に同じであるとすると、入力部のトランジスタＴ２３のベースとダーリントン部の出力トランジスタＴ２２のエミッタの間の電位差Ｖd１は、Ｖｂｅの３倍にダーリントン部のトランジスタＴ２１のコレクタ−ベース間電圧を加えたものとなる。トランジスタＴ２４のベースとトランジスタＴ２６のベースの間には、Ｖｂｅの３倍の電位差Ｖd２があり、Ｖd１はＶd２である。ダーリントン入力部の入力トランジスタのコレクタ−ベース間電圧は実質的にゼロであり、フォロア入力部１２の場合と同様にダーリントン入力部の入力キャパシタの影響を相殺する。
読み取りアンプの入力トランジスタＴ２１のキャパシタを相殺あるいは中性化することによって、信号の急激な変化が起こるときにスイッチがオフになってしまうことを防止する。
サンプルおよび保持装置の出力の直流成分の電位は、読み取りアンプ１８への入力ＥＡの直流成分の電位と実質的に同じである。読み取りアンプ１８の入力における電位ＶｉｎはトランジスタＴ２１とＴ２２によって電流供給装置Ｓ１０の方に-２・Ｖｂｅだけシフトしており、トランジスタＴ２６とＴ２５によって出力Ｓのほうに+２だけシフトしている。
上記に一例として示した読み取りアンプは、異なる原理に基づく他のアンプ、例えば電流の消費が非常に小さいＣ-ＭＯＳアンプによって置き換えても良い。
バイポーラ方の相補的技術の使用と、図２に示したサンプルおよび保持装置の回路構成を設計によれば、サンプルおよび保持装置の入力と出力には２つの最大電位Ｖｂｅが表れるだけである。これは同じ供給電圧よりも高い入力信号レベル（フルスケール）の処理において長所を有する。記載された実施例においては供給電圧５ボルトで全振幅２ボルトの動的入力信号処理を可能にする。
ＮＰＮ型のトランジスタとＰＮＰ型のトランジスタを用いた対称形の構成は当然Ａ/Ｂクラスの処理部を実現する。このことによって静的モードでは電力消費を抑え、キャパシタの電圧が変化する際には（正負とも）大きな電流が流れることを可能にする。最終的な電圧に達すると、電流は通常の値に戻り、処理部の出力インピーダンスが増大しノイズ帯域が減少する。
抵抗素子はサンプリングトランジスタのエミッタと直列接続されて、サンプリングキャパシタとトランジスタの電流ゲインβのカットオフ周波数のためにエミッタのインピーダンスの誘導部分から構成される共振回路のサージ電圧係数を低減する。
Ａ/Ｂクラスの構成は、供給電圧が５Ｖのディバイスを使用可能になるだけでなく、出力信号の傾斜変化を制限することなくきわめて低い消費電力を実現する。
一般的に、本発明に基づくサンプルおよび保持装置は、従来技術に基づくサンプルおよび保持装置に比較してはるかに優れた特性を有する。特に、その長所としては、小さな消費電力、非常に大きな静的線形性、広い通過帯域、小さなノイズ、実質的にゼロである入力静電容量、抑制された歪、高い絶縁特性、保持モードでの小さいドリフトと外乱、オンとオフの高速切り替え、電圧プラトーでのサンプリングのために最も好適な性能を挙げることができる。
【図面の簡単な説明】
【図１】 図１は、本発明に基づくサンプルおよび保持装置の基本構成を示すものである。
【図２】 図２は、本発明に基づく対称形のサンプルおよび保持装置の回路図である。
【図３】 図３は、サンプルおよび保持装置を保持モードにする回路を示す回路図である。
Claims (9)
- サンプル対象である電圧Ｖｉｎを受け取る入力（Ｅ)と、前記入力（Ｅ)に対して正のオフセットによって入力電圧Ｖｉｎをコピーして出力する第１の出力（ＳＶ１）と、前記入力（Ｅ)に対して負のオフセットによって入力電圧Ｖｉｎをコピーして出力する第２の出力（ＳＶ２）と、を有するフォロア入力部（１２)と、
１対の制御入力（Ｈ１、Ｈ２）と、フォロア入力部の第１の出力（ＳＶ１）に接続された信号入力（ＥＣ１）と、出力（ＳＣ１）と、を具備する第１のスイッチ部（１４）を有した、第１のサンプリング回路と、
１対の制御入力（Ｈ３、Ｈ４）と、フォロア入力部の第２の出力（ＳＶ２）に接続された信号入力部（ＥＣ２）と、出力（ＳＣ２）と、を具備する第２のスイッチ部（１６）を有し、第１のサンプリング回路と同一構成であるが第１のサンプリング回路に使用されたトランジスタとは相補的なトランジスタを使用した、第２のサンプリング回路と、
を含む、相補的バイポーラ技術を用いたサンプルおよび保持装置であって、
第１のスイッチ部（１４）は、出力（ＳＣ１）が信号入力（ＥＣ１）の電位に従う「フォロア」と称する第１の状態と出力（ＳＣ１）が信号入力（ＥＣ１）から遮断される「遮断」と称する第２の状態との間でデジタル制御部からの１対の制御入力（Ｈ１、Ｈ２）によって制御され、
第１のサンプリング回路は、ベースが第１のスイッチ部（１４）の出力（ＳＣ１）に接続され、エミッタが出力サンプリングキャパシタ（ＣＥ）の端子に接続されたフォロアである第１のトランジスタ（Ｔ１３）と、エミッタに電流源（Ｓ７）から電力が供給され、ベースにコピーすべき出力サンプリングキャパシタ（ＣＥ）電圧が供給される第２のトランジスタ（Ｔ１５）と、エミッタが第１のトランジスタ（Ｔ１３）のベースに接続され、ベースが第２のトランジスタ（Ｔ１５）のエミッタに接続された、デジタル制御命令によって制御され第１のスイッチ部（１４）が「遮断」状態であれば電流が流れ、第１のスイッチ部（１４）が「フォロア」状態であればオフになる第３のトランジスタ（Ｔ１９）と、を含み、
第２のスイッチ部（１６）は、出力（ＳＣ２）が信号入力（ＥＣ２）の電位に従う「フォロア」と称する第１の状態と出力（ＳＣ２）が信号入力（ＥＣ２）から遮断される「遮断」と称する第２の状態との間でデジタル制御部からの１対の制御入力（Ｈ３、Ｈ４）によって制御され、
第２のサンプリング回路は、ベースが第２のスイッチ部（１６）の出力（ＳＣ２）に接続され、エミッタが前記出力サンプリングキャパシタ（ＣＥ）の端子に接続されたフォロアである第５のトランジスタ（Ｔ１４）と、エミッタに電流源（Ｓ８）から電力が供給され、ベースにコピーすべき出力サンプリングキャパシタ（ＣＥ）電圧が供給される第６のトランジスタ（Ｔ１７）と、エミッタは第５のトランジスタ（Ｔ１４）のベースに接続され、ベースは第６のトランジスタ（Ｔ１７）のエミッタに接続されており、前記デジタル制御命令によって制御され第２のスイッチ部（１６）が「遮断」状態であれば電流が流れ、第２のスイッチ部（１６）が「フォロア」状態であればオフになる第７のトランジスタ（Ｔ２０）とを含むこと
を特徴とするサンプルおよび保持装置。 - 追加のサンプリングキャパシタ（ＣＡ）を有し、
第１のサンプリング回路は、
ベースが第１のスイッチ部（１４）の出力（ＳＣ１）に接続され、エミッタが追加のサンプリングキャパシタ（ＣＡ）の端子に接続されたフォロアである第４のトランジスタ（Ｔ１６）を有し、
前記第２のトランジスタ（Ｔ１５）のベースは、追加のサンプリングキャパシタ（ＣＡ）の端子に接続されており、
第２のサンプリング回路は
ベースが第２のスイッチ部（１６）の出力（ＳＣ２）に接続され、エミッタが前記追加のサンプリングキャパシタ（ＣＡ）の端子に接続されたフォロアである第８のトランジスタ（Ｔ１８）を有し、
前記第６のトランジスタ（Ｔ１７）のベースは、前記追加のサンプリングキャパシタ（ＣＡ）の端子に接続されており、
前記追加のサンプリングキャパシタ（ＣＡ）の端子には出力サンプリングキャパシタ（ＣＥ）の端子における電位をコピーする電位が与えられた、請求項１に記載の装置。 - 追加のサンプリングキャパシタ（ＣＡ）の容量は出力サンプリングキャパシタ（ＣＥ）の容量よりも小さい前記請求項２に記載の装置。
- 第１及び第２のサンプリング回路では、第１のトランジスタ（Ｔ１３）と第３のトランジスタ（Ｔ１９）と第６のトランジスタ（Ｔ１７）が第１のタイプで、第２のトランジスタ（Ｔ１５）と第５のトランジスタ（Ｔ１４）と第７のトランジスタ（Ｔ２０）がこれと相補的である、請求項１に記載の装置。
- フォロア入力部（１２）の入力（Ｅ）から第１の出力（ＳＶ１）へは、入力（Ｅ）はＮＰＮ型フォロアトランジスタＴ１のベースとＰＮＰ型フォロアトランジスタＴ２のベースとに接続し、ＮＰＮ型フォロアトランジスタＴ１のエミッタは負電位の電源による第１の入力電流源Ｓ１に接続しており、ＰＮＰ型フォロアトランジスタＴ２のエミッタは第１の出力（ＳＶ１）と正電位の電源による第２の入力電流源Ｓ２に接続しており、入力（Ｅ）から第２の出力（ＳＶ２）へは、第２の出力（ＳＶ２）はＮＰＮ型フォロアトランジスタＴ１のエミッタと接続しており、ＮＰＮ型トランジスタＴ３はコレクタが正電位に接続しており、エミッタがＮＰＮ型フォロアトランジスタＴ１のコレクタに接続しており、ベースがＰＮＰ型フォロアトランジスタＴ２のエミッタに接続しており、ＰＮＰ型トランジスタＴ４はコレクタが負電位に接続しており、エミッタがＰＮＰ型フォロアトランジスタＴ２のコレクタに接続しており、ベースがＮＰＮ型フォロアトランジスタＴ１のエミッタに接続しており、第１と第２の入力電流源Ｓ１とＳ２がトランジスタに同じ大きさのバイアス電流Ｉ１を印加し、それぞれのトランジスタのベースとエミッタの間に等しいバイアス電位Ｖｂｅを生じさせる請求項１に記載の装置。
- フォロア入力部（１２）の第１の出力（ＳＶ１）は第１のサンプリング回路の第１のスイッチ部（１４）の入力（ＥＣ１）をドライブし、フォロア入力部（１２）の第２の出力（ＳＶ２）は第１のサンプリング回路と対称形の第２のサンプリング回路の第２のスイッチ部（１６）の入力（ＥＣ２）をドライブし、第１のスイッチ部（１４）は１つの出力（ＳＣ１）と１対の制御入力、つまり第１の制御入力（Ｈ１）と第２の制御入力（Ｈ２）を有し、これら１対の制御入力はデジタルコマンドによって与えられる相補的スイッチ信号ＶＣ１とＶＣ２によってそれぞれドライブされ、第１のスイッチ部（１４）はさらに共にＮＰＮ型である第１のフォロアトランジスタＴ５と第２のフォロアトランジスタＴ６を有し、これらのエミッタは互いに接続され、第１のフォロアトランジスタＴ５のコレクタは正電位の電源に接続され、第２のフォロアトランジスタＴ６のコレクタは正電位の電源によって電流Ｉ１を供給する電流源Ｓ３に接続され、第１のフォロアトランジスタＴ５のベースは第１のスイッチ部（１４）の入力（ＥＣ１）に接続され、第２のフォロアトランジスタＴ６のベースは第１のスイッチ部の出力（ＳＣ１）に接続され、第１のスイッチングトランジスタＴ７と第２のスイッチングトランジスタＴ８のエミッタは負電位の電源による電流源Ｓ４に接続されて電流２・Ｉ１を受け、第１のスイッチングトランジスタＴ７はコレクタが第１のスイッチ部（１４）のフォロアトランジスタＴ５とＴ６のエミッタに接続され、ベースが第１の制御入力（Ｈ１）に接続され、第２のスイッチングトランジスタＴ８はコレクタが第２のフォロアトランジスタＴ６のベースとコレクタに接続され、ベースが第２の制御入力（Ｈ２）に接続され、第１のスイッチ部（１４）と対称である第２のサンプリング回路の第２のスイッチ部（１６）は、第１のスイッチ部（１４）のトランジスタＴ５、Ｔ６、Ｔ７、Ｔ８をそれぞれ相補的にＰＮＰ型トランジスタＴ９、Ｔ１０、Ｔ１１、Ｔ１２に置き換えたものと同一であって、第１のスイッチ部（１４）の電流源Ｓ３とＳ４とそれぞれ対称である２つの電流源Ｓ５とＳ６の供給する電流はそれぞれＩ１と２・Ｉ１である請求項５に記載の装置。
- 第１のサンプリング回路において、第１のスイッチ部（１４）の出力（ＳＣ１）が、コレクタが正電位の電源に接続され、エミッタが抵抗素子Ｒ１を介して出力サンプリングキャパシタ（ＣＥ）の第１の端子に接続された第１のＮＰＮ型フォロアトランジスタＴ１３のベースをドライブし、出力サンプリングキャパシタ（ＣＥ）の第２の端子がサンプルおよび保持装置の接地端子Ｍに接続され、電流値Ｉ１の電流を供給する電流源Ｓ７によってエミッタにバイアスをかけられたＰＮＰ型のトランジスタＴ１５のベースが追加のサンプリングキャパシタ（ＣＡ）の第１の端子に接続され、追加のサンプリングキャパシタ（ＣＡ）の第１の端子は第２のＮＰＮ型フォロアトランジスタＴ１６のエミッタに接続され、当該トランジスタＴ１６のコレクタは正電位の電源に接続され、ベースは第１のスイッチ部（１４）の出力（ＳＣ１）に接続され、追加のサンプリングキャパシタ（ＣＡ）の第２の端子はサンプルおよび保持装置の接地端子Ｍに接続され、ＮＰＮ型のトランジスタＴ１９のコレクタが正電位の電源に接続され、エミッタが第１のスイッチ部（１４）の出力（ＳＣ１）に接続され、ベースがＰＮＰ型のトランジスタＴ１５のエミッタに接続されていて、
第２のサンプリング回路では、第２のスイッチ部（１６）の出力（ＳＣ２）が第１のＰＮＰ型のフォロアトランジスタＴ１４のベースをドライブし、フォロアトランジスタＴ１４はコレクタが負電位の電源に接続されエミッタが第２のサンプリング回路の抵抗素子Ｒ２を介して出力サンプリングキャパシタ（ＣＥ）の第１の端子に接続され、抵抗値Ｒ２は抵抗値Ｒ１と等しく、ＮＰＮ型のトランジスタＴ１７がエミッタは負電位の電源による電流源Ｓ８に接続され、コレクタは正電位の電源に接続され、ベースは追加のサンプリングキャパシタ（ＣＡ）の第１の端子に接続されており、当該追加のサンプリングキャパシタ（ＣＡ）の第１の端子は第２のＰＮＰ型のフォロアトランジスタＴ１８のエミッタに接続され、フォロアトランジスタＴ１８はコレクタが負電位の電源に接続され、ベースが第２のスイッチ部（１６）の出力（ＳＣ２）に接続され、ＰＮＰ型のトランジスタＴ２０はコレクタが負電位の電源に接続され、エミッタが第２のスイッチ部（１６）の出力（ＳＣ２）に接続され、ベースがＮＰＮ型のトランジスタＴ１７のエミッタに接続されている請求項１または請求項５または請求項６の何れか１項に記載の装置。 - 入力（ＥＡ）と出力（Ｓ）を有する読み取りアンプ（１８）を有し、出力サンプリングキャパシタ（ＣＥ）の端子におけるサンプリング電圧が読み取りアンプ（１８）の入力（ＥＡ）に与えられる請求項１ないし７の何れかに記載の装置。
- 読み取りアンプ（１８）はダーリントン接続された入力部と出力部を有し、ダーリントン接続された入力部は共にＮＰＮ型のトランジスタである入力トランジスタＴ２１と出力トランジスタＴ２２を有し、出力トランジスタＴ２２のエミッタは負の電位の電源に接続された電流供給部Ｓ１０に接続され、コレクタは入力部のＮＰＮ型のトランジスタＴ２３のエミッタに接続され、トランジスタＴ２３のコレクタは正の電位の電源に接続され、出力部は第１のＮＰＮ型のトランジスタＴ２４を有し、そのコレクタは正電位の電源に接続された電流供給部Ｓ９に接続されており、エミッタは同じ型の第２のトランジスタＴ２５のコレクタとベースに接続され、第２のトランジスタのエミッタは相補的なＰＮＰ型の第３のトランジスタＴ２６のエミッタに接続され、コレクタは負の電位の電源に接続され、入力部のトランジスタＴ２３のベースは出力部のトランジスタＴ２４のベースとコレクタに接続され、ダーリントン接続入力部の出力トランジスタＴ２２のエミッタは出力部の第３のトランジスタＴ２６のベースに接続され、サンプルおよび保持装置の出力（Ｓ）は第２のトランジスタＴ２５のコレクタに与えられる請求項８に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9903233 | 1999-03-16 | ||
| FR9903233A FR2791168B1 (fr) | 1999-03-16 | 1999-03-16 | Echantillonneur bloqueur en technologie bipolaire complementaire |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000311495A JP2000311495A (ja) | 2000-11-07 |
| JP4794025B2 true JP4794025B2 (ja) | 2011-10-12 |
Family
ID=9543245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000074983A Expired - Fee Related JP4794025B2 (ja) | 1999-03-16 | 2000-03-16 | 相補的バイポーラ技術を用いたサンプルおよび保持装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6275076B1 (ja) |
| EP (1) | EP1039477B1 (ja) |
| JP (1) | JP4794025B2 (ja) |
| DE (1) | DE60020186T2 (ja) |
| FR (1) | FR2791168B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2395895A1 (en) * | 2002-08-12 | 2004-02-12 | Ralph Dickson Mason | Method for increased input isolation in sampling gates |
| EP2483891A2 (en) * | 2009-09-28 | 2012-08-08 | Arctic Silicon Devices As | Input configuration for analog to digital converter |
| US8482442B2 (en) * | 2011-06-08 | 2013-07-09 | Linear Technology Corporation | System and methods to improve the performance of semiconductor based sampling system |
| CN105359410B (zh) * | 2013-07-04 | 2018-01-30 | 飞思卡尔半导体公司 | 栅极驱动电路以及用于控制功率晶体管的方法 |
| JP6497089B2 (ja) * | 2015-01-29 | 2019-04-10 | 株式会社ソシオネクスト | スイッチ回路、ａｄ変換回路および集積回路 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4806790A (en) * | 1987-02-16 | 1989-02-21 | Nec Corporation | Sample-and-hold circuit |
| EP0394507A1 (de) * | 1989-04-24 | 1990-10-31 | Siemens Aktiengesellschaft | Schnelle Abtast-Halte-Schaltungsanordnung |
| FR2708134A1 (fr) * | 1993-07-22 | 1995-01-27 | Philips Electronics Nv | Circuit échantillonneur différentiel. |
| JPH08222966A (ja) * | 1995-02-14 | 1996-08-30 | Nec Corp | サンプル・ホールド回路 |
| JPH10188589A (ja) * | 1996-12-26 | 1998-07-21 | Canon Inc | サンプル・ホールド回路 |
| DE19804379A1 (de) * | 1997-02-05 | 1998-08-06 | Denso Corp | Abtast- und Haltekreis |
| FR2797362B1 (fr) * | 1999-08-06 | 2002-03-15 | Thomson Csf | Echantillonneur-bloqueur |
-
1999
- 1999-03-16 FR FR9903233A patent/FR2791168B1/fr not_active Expired - Fee Related
-
2000
- 2000-03-10 DE DE60020186T patent/DE60020186T2/de not_active Expired - Lifetime
- 2000-03-10 EP EP00400677A patent/EP1039477B1/fr not_active Expired - Lifetime
- 2000-03-15 US US09/526,200 patent/US6275076B1/en not_active Expired - Fee Related
- 2000-03-16 JP JP2000074983A patent/JP4794025B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1039477B1 (fr) | 2005-05-18 |
| FR2791168A1 (fr) | 2000-09-22 |
| US6275076B1 (en) | 2001-08-14 |
| FR2791168B1 (fr) | 2001-06-15 |
| EP1039477A1 (fr) | 2000-09-27 |
| DE60020186D1 (de) | 2005-06-23 |
| JP2000311495A (ja) | 2000-11-07 |
| DE60020186T2 (de) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783602A (en) | Operational transconductance amplifier for use in sample-and-hold circuits and the like | |
| JP2007053794A (ja) | 制御可能なフィルタ装置 | |
| US5130572A (en) | Operational track-and-hold amplifier | |
| US5973561A (en) | Differential clamp for amplifier circuits | |
| EP0851434A2 (en) | Sample hold circuit and semiconductor device having the same | |
| JP2007500380A (ja) | 切り替え充電乗算器−除算器 | |
| JP4794025B2 (ja) | 相補的バイポーラ技術を用いたサンプルおよび保持装置 | |
| JP4923308B2 (ja) | 追跡および保持増幅器 | |
| US3886380A (en) | Gain control circuit | |
| EP3228012B1 (en) | Load current compensation for analog input buffers | |
| EP0420341B1 (en) | Balanced filter circuit | |
| US4757275A (en) | Wideband closed loop amplifier | |
| JPH1197774A (ja) | 出力回路装置 | |
| US3336518A (en) | Sample and hold circuit | |
| EP0097902B1 (en) | Sampling circuit | |
| JP3225527B2 (ja) | 遅延回路 | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| US6825697B1 (en) | High-performance track and hold circuit | |
| JPH04229705A (ja) | 電流増幅装置 | |
| JPH0319412A (ja) | 高スリューレート及び高帯域幅のユニティー・ゲイン増幅器 | |
| US6008696A (en) | Low noise amplifier with actively terminated input | |
| JPH0575408A (ja) | 電圧遷移回路 | |
| JP3232856B2 (ja) | アナログフィルタ | |
| US5126591A (en) | Electronic comparator device with hysteresis | |
| JPS645371Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070123 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100625 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100630 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100730 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110726 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |