JP4791731B2 - 放射放出する半導体構成素子および該半導体構成素子の製造方法 - Google Patents

放射放出する半導体構成素子および該半導体構成素子の製造方法 Download PDF

Info

Publication number
JP4791731B2
JP4791731B2 JP2004540498A JP2004540498A JP4791731B2 JP 4791731 B2 JP4791731 B2 JP 4791731B2 JP 2004540498 A JP2004540498 A JP 2004540498A JP 2004540498 A JP2004540498 A JP 2004540498A JP 4791731 B2 JP4791731 B2 JP 4791731B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor component
component according
radiation
generating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004540498A
Other languages
English (en)
Other versions
JP2006501656A (ja
Inventor
バウル ヨハネス
アイゼルト ドミニク
フェーラー ミヒャエル
ハーン ベルトルト
ヘールレ フォルカー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority claimed from PCT/DE2003/003157 external-priority patent/WO2004032248A2/de
Publication of JP2006501656A publication Critical patent/JP2006501656A/ja
Application granted granted Critical
Publication of JP4791731B2 publication Critical patent/JP4791731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Description

本発明は、放射放出する次の形式の半導体構成素子に関する。すなわち、放射透過性の基板を有し、該基板の下面に放射生成層が配置されている形式の半導体構成素子に関する。該基板は、傾斜された側面を有する。さらに本発明は、該放射放出する半導体構成素子の製造方法にも関する。
US5087949から、冒頭に記載された形式の構成素子が公知である。この構成素子では、基板の下面に設けられた放射生成層の横方向の大きさは非常に小さいので、放射源は基板の形状を最適化する際に点光源と見なされる。それに相応して基板は、内部の光源から基板の境界面に入射される光が可能な限り常に、全反射の臨界角より小さい角度で入射するように成形される。こうすることによって、放射生成層によって生成された光の可能な限り大きな部分が基板を透過するようになる。基板の成形を、該基板の下面に設けられた実質的に点状の光源と関連して最適化すると、このような基板は、大きな面積を有する放射生成層には十分に適さなくなってしまう。
US5187547から、冒頭に述べられた形式の次のような構成素子が公知である。すなわち、放射透過性の基板の下面に大きな面積で塗布された放射性成層が配置されている構成素子が公知である。これによって、生成された光量全体が点状の光源と比較して格段に向上される。基板の形状は、上面と下面との間に傾斜された連続的な縁部が延在し、この縁部から基板内部からの光が、外部へ出力結合されるように選択される。上方から下方に向かって連続的に傾斜された基板の側縁部は、多数のこのような基板を、これに適した材料から成るウェハから製造すると、ウェハの面積歩留まりが低減されてしまうという欠点を有する。
換言すると、2つの基板間に設けられたV字形の切り込みは通常、適切な鋸によって形成され、この鋸は基板に切り込む際に、材料が横方向に無視できないほどに除去され、個々の基板の使用可能な面積が不都合に縮小してしまうという結果を引き起こす。さらに、V字形の鋸刃によって基板を完全に切断するということも欠点である。というのも、鋸刃は傷つきやすいからだ。
したがって本発明の課題は、高い面積歩留まりでウェハから製造でき、高い光出力に適した放出放射半導体構成素子を提供することである。
本発明の課題はさらに、上記の構成素子を製造する方法を提供することである。
前記課題は、請求項1に記載された放出放射半導体構成素子と、請求項20に記載された該放出放射半導体構成素子の製造方法によって解決される。本発明の有利な実施形態は、従属請求項に記載されている。
ここでは、放射透過性の基板を有する放射放出半導体構成素子が提供される。該基板の下面には、放射生成層が配置されている。該基板は少なくとも、放射生成層で生成された放射に対して透過性である。さらに該基板は、傾斜された側面を有する。該基板の屈折率は、放射生成層の屈折率より高い。このような屈折率の比はとりわけ、放射生成層で生成された放射の波長で有効である。
屈折率が異なることにより、基板に非入射領域が得られる。この非入射領域には、放射生成層からフォトンが直接入力結合されない。このようにして生じた死角により、屈折の法則に基づいて光が任意の角度で基板に入力結合することはできなくなり、このために、屈折率差によって決定される最小臨界角が得られる。
本発明では有利には、放射生成層の基板と反対側を使用して該構成素子を取り付ける(アップサイドダウン取り付け)。ここで目的に適っているのは、放射生成層の基板と反対側に、相応の取り付け面を設けることである。
基板の非入射領域には、実質的に垂直な側面が設けられている。この実質的に垂直な側面とは、使用可能な手段によって基板の下面に対して可能な限り垂直に形成することができる側面を意味している。前記使用可能な手段の例は、基板をまっすぐに鋸断すること、または、比較的大きな基板から成る基板を割って個々に分離することである。
このような構成素子の利点は、垂直な側面が基板の側部領域に設けられていることにより、格段に小さな所要面積で製造できることである。たとえば基板の下面にベースを形成する垂直な側面によって、該基板の部分が基板厚さの部分領域で区切られる。このことによって基板材料の横方向の除去は、必要とされる最小程度まで低減される。すなわち傾斜した側面は、基板の内部から光を最適に出力結合するために必要なのである。しかし死角の領域では基板から光を出力結合しなくてもよいので、光出力結合に悪影響を及ぼさずに、この場所で基板の外形を、より良好に製造できるようにするために最適化することができる。このように、より簡単またはより良好に製造できるようにし、とりわけ、複数の個々の基板を大きな基板から分離することによって製造する際に面積歩留まりを改善するためには、垂直縁部の領域で基板を、たとえば割ることによって分離するか、またはまっすぐな鋸断によって分離することができる。
前記ベース(6)の高さ(h)は、有利には15〜30μmの間である。さらに有利には、基板(1)は200〜300μmの間の厚さ(D)を有する。
まっすぐに鋸断する場合、横方向の材料の除去は傾斜縁部の鋸断よりも非常に小さくなる。基板をまっすぐな側縁部の場所で割ることによって分離すると、横方向の材料の除去ひいては大きな基板における面積歩留まりがさらに改善される。
それに相応して、基板にV字形の溝を、適切に成形された鋸によって刻み込む、該構成素子の製造方法が提案される。しかしここでは、基板の残留厚さが一貫して残ることに留意する。その次のステップで、基板はより小さい個別基板に、特にV字形の溝に沿って分離される。
該方法は、従来技術から公知の基板形状よりV字形の溝の深さを低減することによって、V字形の溝を鋸によって形成するのに適した鋸断時に横方向の材料の除去および摩耗を格段に低減できるという利点を有する。
基板の分離は、たとえばまっすぐな鋸刃によって行われる。このような鋸刃の不良品は、V字形の鋸刃より格段に小さい。
さらに、基板を割って分離することもできる。こうすることにより、不良品はさらに低減される。
構成素子の実施形態では、垂直な側面は基板の下面にベースを形成し、該基板の上面で、傾斜した側面は区切られている。基板をこのように成形することの利点は、該基板の下面のベースによって、該基板の入射されないすべての領域を垂直な側面のために使用できることだ。それゆえこのような成形は、2つの個別基板間のV字形の凹入部を片側から鋸断することができ、その後は該基板の側面を処理するために、ただ1つのステップのみを行うだけでよいという利点を有する。該構成素子の別の実施形態では、非入射領域の上方の境界とベースの上方の境界とを一緒にする。こうすることにより、非入射領域の高さ全体を使用してベースを形成することができるという利点が得られる。基板のベースが高く形成されているほど、2つの個別基板の相互間のV字形の切り込みを深くしなくてもよくなり、大きな面積での面積歩留まりを有利に構成することができる。
ベースは、基板の非入射領域を超えてさらに高くしてもよい。このことは、製造方法に関して別の利点をもたらす。しかしこのことを行うと、基板からの光出力結合に悪影響が及ぼされる。基板に関しては、傾斜された側面がより有利である。
該構成素子の別の実施形態によれば、放射生成層は基板下面を、有限の幅を有する外側の自由縁部まで被覆する。放射生成層が下面をほぼ完全に被覆することにより、それに相応して面積が拡大されて、多くの電流が放射生成層に入力結合することができ、放射生成層の光出力効率が向上される。
放射生成層が基板の下面の縁部まで完全に達しない場合、たとえば薄い窒化珪素層によってしか被覆されていないため機械的な損傷に対して非常に敏感に反応する放射生成層は、大きなウェハから個別基板を分離する際に損傷から保護されることが保証できる。
さらに、基板の下面に自由縁部をこのように構成することは、該自由縁部の適切な幅を選択することにより、非入射基板領域の幾何的な大きさを決定できるという利点を有する。基板の下面の放射生成層の大きさが小さいほど、非入射基板領域は大きくなる。というのも、この基板領域は臨界角と、放射生成層の縁部から基板の縁部までの領域とによって決定され、この臨界角も屈折率差に依存し、該領域を介して該臨界角は、非入射基板領域が基板縁部の方向に拡大するのを引き起こすからだ。
前記外側の自由縁部(7)は、有利には10〜50μmの間の幅(bF)を有する。
該構成素子の別の実施形態では放射生成層は、傾斜された縁部を有する。この縁部は、該放射生成層にて生成され横方向に基板へ放射される光が基板の方向に反射されるように形成されている。
放射生成層のこのような設計で、基板の特別な設計に依存せず、かつ該基板と放射生成層との間の屈折率差にも依存せずに有利に適用できる特有の発明を理解することができる。というのも、放射生成層の側縁部を傾斜させることによって、生成された放射が該基板の方向に有利に方向変換されるからだ。このことによって有利には、放射生成構成素子の光出力効率が向上される。
したがって、本発明を放射生成層の成形に関してこのように実施するために必要なのは、下面に放射生成層が取り付けられた基板だけである。
放射が適切な方向に反射するためには、放射生成層の傾斜された側縁部と基板下面との間の角度が20〜70°の間であると有利である。有利には、30〜60°の間の角度を選択する。上記の角度範囲でさらに、全反射の適切な角度を指定することもできる。この角度は、放射生成層を包囲するための材料に依存する。放射生成層と該放射生成層の周辺部との間の屈折率差に応じて、該放射生成層にて生成された光が傾斜側縁部にて全反射する際の適切な角度を選択することができる。
さらに、光反射性の材料によって傾斜側縁部にて全反射を引き起こすこともできる。たとえば傾斜側縁部は、アルミニウムまたは銀を含有する層によって被覆される。こうするためには、半導体と金属との間にパッシベーション層を設けなければならない。
上記の実施形態がそれ自体で単独で、または相互に組み合わされて特に有利に利用される該構成素子の別の実施形態では、基板の上面にコンタクトエレメントが配置される。さらに基板材料は、横方向伝導率、すなわち基板下面に対して横方向の伝導率によって、コンタクトエレメントから基板に入力結合される光が円錐状に拡大するように選定される。円錐状の拡大はとりわけ、基板の異方性の伝導性に基づいて得られる。このような基板の適切な材料は、たとえば炭化珪素である。
さらにコンタクトエレメントは、該基板の横断面全体が通電される深度で電流拡大円錐が相互に接するように、相互に離隔されている。それに相応してコンタクトエレメントは一方では、基板表面の下方にある通電すべき横断面の深度が比較的浅くても、基板が可能な限り完全に通電されるように配置すべきである。他方では、基板横断面が完全に通電される深度は、基板内において電流拡大円錐が相互に接する深度と正確に等しくなければならない。
個々のコンタクトウェブの電流拡大円錐が、基板横断面全体に未だ通電されない深度ですでに交差する場合、基板の完全な通電によって比較的大きな深度で、高い順電圧が発生するという欠点が生じる。このことは、該構成素子の電気的特性に不都合である。確かに、この場合にも基板を、該基板表面より下方の比較的浅い深度で大きな面積で通電することはできるが、その際には、該基板の表面上のコンタクトウェブの数を増加させなければならない。こうすると、基板の表面からの光出力効率に悪影響が及ぼされる。というのも、コンタクトウェブは通常、完全には透明でないか、または完全には反射性でないからだ。
基板の表面上のコンタクトエレメントのこのような配置で、基板の下面にベースを形成することに依存せず、または放射生成層の縁部傾斜に依存せずに、冒頭に挙げられた形式の構成素子に適用できる独立的な発明を理解することができる。
該構成素子の1つの実施形態では、コンタクトエレメントは導体路の形態で構成され、相互に組み入れられた正方形に沿って延在する。これらの正方形は、相互に等間隔でありかつ相互に平行な縁部を有する。コンタクトエレメントのこのような形状は、基板表面全体を均一に通電できるという利点を有する。さらに前記構造は、光工学によって容易に実現することができる。
該構成素子のこの実施形態の発展形態では、導体路の幅は、通電すべき基板表面に相応して相互に異なる。とりわけ、内側の正方形の導体路を、比較的外側にある正方形の導体路より狭くすると有利である。比較的外側にある正方形の導体路は、側方傾斜部の下方にある基板表面も通電しなければならないので、この導体路によって、比較的大きな基板表面も通電しなければならない。ここで、導体路と基板との間に十分なコンタクト面積を保証するために有利なのは、外側の導体路を内側の導体路より広幅に形成することである。内側にある導体路の幅を、電気的特性のために必要とされる程度よりも大きくすることが有利でないのは、こうすることによって該構成素子の光学的特性が損なわれることになるからだ。
該構成素子の実施形態では、基板は炭化珪素を有する。炭化珪素は基板材料として、導電率が良好であるという利点を有する。さらに、青色光のための半導体レーザまたは発光ダイオードの材料である窒化ガリウムの沈着が可能になるという利点も有する。
また、基板を六方晶の6H炭化珪素のポリタイプから形成すると有利である。六方晶の6H炭化珪素は、基板の表面上に垂直に立っている結晶工学上のc軸に対して垂直方向の導電率が、該c軸に対して平行方向の導電率の約3倍の高さであるという特性を有する。このことの利点はとりわけ、該基板の通電を均一にする電流拡大円錐が得られるということである。
基板が均一に通電されることはとりわけ、可能な限り高い光量を生成するために放射生成層に高い電流を印加する場合に有利である。
さらに有利には、とりわけ炭化珪素から成る基板との組み合わせで、放射生成層が窒化ガリウムを含有すると有利である。ここでは、材料は窒化ガリウムのみに制限されず、窒化ガリウムの変化形を含むこともできる。これはとりわけ、窒化ガリウムをベースとする半導体材料である。ここではとりわけ、窒化ガリウム、窒化ガリウムアルミニウム、窒化ガリウムインジウム、およびp型ドーピングまたはn型ドーピングされた上記の材料の変化形が考えられる。窒化ガリウムおよび窒化ガリウムの上記の変化形の利点は、青色光の特に魅力的な波長領域で放射する放射生成層を実現できるという利点を有する。
本発明はとりわけ、基板下面の幅Bが少なくとも300μmである半導体素子に関する。
この大面積の基板は、放射生成層を通電するために比較的多くの電流を使用できるという利点を有する。というのも、十分な面積とともに、十分に低い電気抵抗を実現できるからだ。
こうすることによって、該構成素子の直列抵抗ひいては動作電圧ないしは効率を最適化することができる。
以下で本発明を、実施例および添付図面に基づいて詳細に説明する。これらの図において同一の参照記号は、相互に同一である要素または同様の機能を有する要素を示す。
図1 構成素子の一例の概略的な断面図である。
図2 図1に示された構成素子の出力結合効率に関するコンピュータシミュレーションの一例を示している。
図3 コンタクトエレメントの配置の概略的な断面図である。
図4 基板の上面に設けられた導体路の配置の平面図である。
図5 基板の上方から見た、導体路の別の実施形態を一例として示す平面図である。
図6 図1の一部を示しており、放射生成層の傾斜された側縁部を示す図である。
図7 該構成素子の製造方法が実施されている時の基板を示している。
図1は基板1を示しており、この基板1の下面は、放射生成層2によって被覆されている。基板1の下面は、幅Bを有している。さらに基板1の上面は、低減された幅bを有している。また基板1には、傾斜された側面3も設けられている。特に有利には、基板下面の幅Bが300〜2000μmの間の値を有する。以下の考察では、基板幅Bが1000μmであることを前提とする。傾斜された側面3と基板下面との間には角度αが設けられている。これに対して補足的に、傾斜された基板面と基板垂線(破線によって示されている)とによって挟まれた角度θも記入されている。これは、出力結合効率について説明するための図2に示されている。放射生成層2の下面にはコンタクト層17が取り付けられており、このコンタクト層17は、窒化ガリウムが放射生成層2のベース材料である場合、p型鏡面コンタクトとされる。すなわち放射生成層2の下面は、正の電気的コンタクトに属する。このp型鏡面コンタクトは、2つの機能を果たす。一方ではp型鏡面コンタクトは、放射生成層2を大きな面積かつ低抵抗で接触接続するために使用される。他方では、このコンタクト層17は反射特性も有する。すなわち、放射生成層2で生成された光はコンタクト層17によって反射され、それによって基板1を透過して該構成素子から出力結合される。
図1に示されているように、放射生成層2は基板1の下面全体に取り付けられておらず、自由縁部7が設けられている。この自由縁部7は、放射生成層2によって被覆されていない。さらに以下では、基板1の材料は六方晶の炭化珪素であることを前提とする。しかし、別の適した材料も考えられる。また、放射生成層2の材料は窒化ガリウムであるか、ないしは、青色スペクトル領域で放出する発光ダイオードないしは半導体レーザで製造するのに適した窒化ガリウムベースの半導体材料であることも前提とする。
これらの材料の屈折率に関しては、炭化珪素の屈折率はn1=2.7であり、これに対して窒化ガリウムの屈折率はn2=2.5であることが適用される。それに相応して、基板1の屈折率は放射生成層2の屈折率より大きい。このような屈折率差によって、基板1に、放射生成層2からの光が入射されない領域が得られる。このような非入射基板領域4は、屈折率が異なる場合に一方の材料からの放射が他方の材料に到達する際の角度を決定する放射光学上の法則から得られる。この場合、いわゆる「死角」が得られ、この寸法はδである。ここで例として挙げられた材料の場合、この死角δは約22.2°である。
放射生成層2の最も外側の縁部を起点として、円錐形の非入射基板領域4が得られる。この領域4は基板下面と、横断面では角度δとによって区切られている。ここで、非入射基板領域4の大きさは、放射生成層2の縁部において自由縁部7がどの程度大きいかに依存することが明らかに理解できる。さらに、非入射基板領域4の大きさは、基板1と放射生成層2との間の屈折率差にも依存する。基板1の下面、非入射基板領域4の領域にはベース6があり、このベース6の領域において基板1の側面5は、該基板1の下面に実質的に垂直に設けられている。
基板1のベース6の領域には、実質的に垂直な側面5が設けられており、これによって基板1の製造は簡単になり、基板面積の歩留まりが向上される。図1に示された例では、ベース6は約20μmの高さhを有する。自由端部の幅bFは、約25μmである。これは、一方では基板1をウェハから分離する際に放射生成層2を保護するのに適した寸法である。他方ではこの寸法は、基板1の下面が放射生成層2によって可能な限り大きな面積で被覆され、ひいては該構成素子の電気的特性が有利になることを保証するのに十分な程度に小さい。さらに、基板の厚さDは250μmであることも記載しておく。
図1に示された構成は特に、放射生成層2から光を良好に出力結合するのに適している。というのも、放射生成層2から下方へ放射されたフォトンはコンタクト層17によって反射され、基板1を介して出力結合されるからだ。さらに、放射生成層2から上方へ放出されたフォトンは基板1に直接入って、ここから外側に出力結合される。
図2は、「レイトレーサ(Ray-Tracer)」シミュレーションの結果を示している。ここでは、単位%で測定された出力結合効率Aが、単位°で測定された角度θを横軸としてプロットされている。3つの異なる測定曲線が得られており、第1の測定曲線はひし形によって表されており、第2の測定曲線は正方形によって表されており、第3の測定曲線は円によって表されている。ひし形を有する第1の測定曲線における幅Bは、900μmである。正方形を有する第2の曲線における幅Bは、1000μmである。円を有する第3の曲線における幅Bは、1200μmである。図2によれば光の最適な出力結合は、角度θが50°である場合に得られる。しかし前記のような角度を、基板1がどの程度大きいかに応じて選択すると、残りの表面bが非常に小さくなってしまい、このことは不都合な直列抵抗に繋がる。直列抵抗を上昇させると、付加的な出力損失が効率利得を、出力結合に基づいて過度に補償することになる。このことに相応して半導体素子の本明細書では、幅Bが1000μmであり基板厚さが250μmである場合に30°〜45°の間の範囲内にある角度θを指定する。
α+θ=90°
であることを考慮することにより、ここでは並行して使用される両角度αおよびθを常に、相互に換算することができる。
図1に示された「アップサイドダウン」取り付け、すなわち、放射生成層を頭部に取り付けることの別の利点は、標準的に使用される「アップサイドダウン」取り付けと異なり、前方に方向付けられた放出特性である。これによって、基板1を包囲するケーシングからの光出力結合がより有利になる。
ここで図6も参照されたい。図6には、基板1が下面ないしはコンタクト層17によって、導体フレーム18に取り付けられているのが示されている。またこの図には、基本的に基板1の上面が使用されて光出力結合が行われることも図解されている。
図3は、導体路10の配置の基本思想が示されている。この配置によって、該構成素子の直列抵抗が格段に低減され、基板表面を透過する光透過が高くなる。適切な接触接続は、たとえば導体路10が基板1の上面に配置されている接触接続である。結晶工学上のc軸(下向きの垂直な矢印によって示されている)に対して垂直に存在する導電性と、該c軸に対して平行に存在するより良好な導電性とに起因して、基板1の導電性が等方性でなくなる。このことから、導体路10によって基板1に入力結合される電流の拡大が発生し、いわゆる電流拡大円錐13が得られる。これは図3に示されている。図3は、電流の拡大が基板1の横方向の導電性に起因してどのように進行するかを示している。六方晶の炭化珪素から成る基板1のここで考察されている例では、電流拡大円錐13の展開角度γは140°になる。導体路10相互間の間隔aLは理想的には、基板1の深度Tにおいて同時に以下の条件が満たされるように選択される:
1.基板1の断面全体が通電されること。すなわち、基板1の深度Tにおいて断面積の各面積部分が、少なくとも電流拡大円錐13の中にあること。
2.深度Tにおいて初めて、隣接する電流拡大円錐13が相互に重なること。
ここに挙げられた条件によって、導体路10を位置づけするための最適条件が得られる。というのも、一方では基板1が最適に通電され、他方では基板1の面のカバーが最小になり、ひいては該構成素子の光学的特性が良好になるからだ。図1に示された例では、両導体路aLの間隔は50μmである。導体路10の厚さdLは、典型的には1〜1.5μmであり、ここで使用される構造化手法において通常、標準的になる寸法が得られる。これらの導体路10の適切な各厚さの寸法を、変更することもできる。導体路10は、すべての適切な導電性の材料から形成することができる。このような導電性の材料は、たとえばアルミニウムまたは銀である。
図4は、導体路10の配置の平面図である。ここには、基板1の上面を接触接続するために該導体路10がどのように構成されているかが示されている。この基板の上面は、ここに挙げられた実施例ではn型コンタクトである。導体路10は、正方形11の形態で配置されている。これらの正方形11は側縁部12を有しており、これらの正方形11の相応の側縁部12は相互に平行である。このようにして、正方形11が相互に組み入れられて配置される。このような配置は、同軸の円と同様に見なすことができる。正方形11の中心には、はんだ付け面16が配置されている。このはんだ付け面16は、ボンディングワイヤと電気的に接触接続するのに適している。さらに、十字形に配置された接続導体路10aが設けられており、導体路10とはんだ付け面16とを電気的に接触接続するために使用される。このようにはんだ付け面16を接触接続することによって、各導体路10が電気的に接触接続される。ひいては、基板1の上面も大きな面積で接触接続される。
図5は、基板1の上面における接触接続構造の別の実施形態を示している。図5によれば、導体路10は3つの正方形11に沿って配置されている。これらの正方形11は、それぞれ異なる幅を有し、正方形11の側縁部12はそれぞれ等間隔で配置される。このことはたとえば、正方形11の幅bQ1,bQ2,bQ3に以下の寸法を適用することによって実現される:
bQ1=220μm
bQ2=440μm
bQ3=660μm
正方形11を等間隔に配置することによって、基板1の上面を均質に通電することができる。
図5には別の側面として、正方形面積が増加するにしたがって導体路10の幅が増加することも示されている。それに相応して、最も内側の導体路の幅bL1は16μmであり、中間の導体路10の幅bL2は20μmであり、外側の導体路10の幅bL3は27μmである。これらの導体路10の幅bL1,bL2,bL3の寸法は、相応の導体路10によって通電すべき面積にほぼ比例して増加するように選択されている。
図3に示された導体路10の厚さは基本的に、正方形11の中心に配置されたはんだ付け面16の層厚さによって決定される。これは、確実なはんだ付けを保証するために決められた最小厚さを有しなければならない。導体路10、接続導体路10aおよびはんだ付け面16を、1つの処理ステップないしはマスクステップだけで基板1の上面に取り付けるのが有利であるから、同様に、導体路10、接続導体路10aおよびはんだ付け面16を等しい層厚さで製造するのが有利である。別の可能なプロセスでは、はんだ付け面16を導体路10ないしは接続導体路10aより厚く形成するのが有利である。というのも、導体路10,10aにはボンディングされないので、これらの導体路10,10aをより薄く形成して、たとえば材料を削減することが可能であるからだ。
図6は、下面に放射生成層2が取り付けられた基板1を示している。さらに放射生成層2の下面には、電気的なコンタクト層17が取り付けられている。放射生成層2は傾斜された側縁部8を有する。これは、該放射生成層2で生成された光を基板1に入射し、そこから上方へ、所望の方向に反射させることによって、該構成素子の光出力効率をさらに有利に向上させるのに適している。傾斜側縁部8にて反射するために有利なのは、反射性成層2と周辺の媒体との間の屈折率差がどの程度であるかに応じて、この側縁部で全反射を利用することである。しかし、全反射に依存せずに反射性の材料9を傾斜側縁部8に取り付けて、放射を所望の方向に反射させることもできる。基板1とコンタクト層17との間の電気的な短絡を阻止するため、場合によっては、反射性の材料9の間に電気的な絶縁層を取り付けることも非常に目的に適っている。前記反射性の材料9は、有利には銀またはアルミニウムであり、前記絶縁層は、たとえば窒化シリコンである。
ここに示された実施例では、傾斜側縁部8と基板1の下面との間の角度βを、30〜60°の間に選択すると有利である。
図7は、多数の個別基板15の製造中の基板1を示している。これらの個別基板15は、図1に示された基板1のベースも形成する。大きな基板1にV字形の溝14が切り込まれ、その際に有利には、V字形の鋸刃が使用される。しかし、大きな基板1は完全には鋸断されず、むしろ基板の残留厚さdrが残される。この残留厚さdrは図1の実施例によれば、たとえば20μmである。次に個別基板15が、割って分離されるか、またはまっすぐな鋸断によって分離される。
図面において記載された該構成素子の実施形態は、ここに開示された本発明を制限しない。むしろ本発明は、上記の条件を満たす適切な材料であればすべての材料を使用して実現することができる。
構成素子の一例の概略的な断面図である。 図1に示された構成素子の出力結合効率に関するコンピュータシミュレーションの一例を示している。 コンタクトエレメントの配置の概略的な断面図である。 基板の上面に設けられた導体路の配置の平面図である。 基板の上方から見た、導体路の別の実施形態を一例として示す平面図である。 図1の一部を示しており、放射生成層の傾斜された側縁部を示す図である。 該構成素子の製造方法が実施されている時の基板を示している。

Claims (22)

  1. 放射放出する半導体構成素子であって、
    放射透過性の基板(1)が設けられており、
    該基板(1)の下面には、放射生成層(2)が配置されており、
    該基板(1)は、傾斜された側面(3)を有しており、
    該基板の屈折率(n1)は、該放射生成層(2)の屈折率(n2)より大きい形式のものにおいて、
    前記屈折率の差から、前記基板(1)において該放射生成層(2)からフォトンが直接入力結合されない非入射領域(4)が得られ、
    該基板(1)は前記非入射領域(4)において、前記基板(1)の下面に対し実質的に垂直な側面(5)を有し、
    前記垂直な側面(5)は該基板の下面にベース(6)を形成し、前記垂直な側面(5)と前記傾斜された側面(3)との交点は、前記ベース(6)の上側に隣接し、かつ前記垂直な側面(5)と前記傾斜された側面(3)との交点に、前記非入射領域(4)の上方の境界が一致する
    ことを特徴とする半導体構成素子。
  2. 該放射生成層(2)の、該基板(1)が在る側と反対側が、当該半導体構成素子を取り付けるために使用される、請求項1記載の半導体構成素子。
  3. 該放射生成層(2)の該基板(1)と反対側に、取り付け面が形成されている、請求項2記載の半導体構成素子。
  4. 該ベース(6)の高さ(h)は、15〜30μmの間である、請求項1から3までのいずれか1項記載の半導体構成素子。
  5. 該基板(1)の下面は、300〜2000μmの間の幅(B)を有する、請求項1から4までのいずれか1項記載の半導体構成素子。
  6. 該基板(1)は、200〜300μmの間の厚さ(D)を有する、請求項1から5までのいずれか1項記載の半導体構成素子。
  7. 該放射生成層(2)は前記基板の下面を、外側の自由縁部(7)を除いて被覆し、
    前記外側の自由縁部(7)は、10〜50μmの間の幅(bF)を有する、請求項1から6までのいずれか1項記載の半導体構成素子。
  8. 該放射生成層(2)は、傾斜された側縁部(8)を有し、
    前記傾斜された側縁部(8)は、該基板(1)に対して横方向に放射された光を、該基板(1)の方向に反射させる、請求項1から7までのいずれか1項記載の半導体構成素子。
  9. 前記傾斜された側縁部(8)と前記基板の下面との間に、20〜70°の間の角度(β)が設けられている、請求項8記載の半導体構成素子。
  10. 該放射生成層(2)の傾斜された側縁部(8)と前記基板(1)との間の角度(β)は、放射が側縁部()で全反射するのに適した角度である、請求項8または9記載の半導体構成素子。
  11. 該放射生成層(2)の側縁部()は、光反射性の材料(9)によって被覆されている、請求項8から10までのいずれか1項記載の半導体構成素子。
  12. 前記光反射性の材料(9)は、アルミニウムまたは銀である、請求項11記載の半導体構成素子。
  13. ・該基板(1)の上面にコンタクトエレメント(10,10a)が配置されており、
    ・該基板(1)の横方向導電性によって、コンタクトエレメント(10)から該基板(1)に入力結合される電流が円錐状に拡大され、
    ・前記コンタクトエレメント(10)は次のように相互に離隔されている、すなわち、該基板(1)の横断面全体が通電される深度(T)で、円錐状に拡大された前記電流(13)が接するように相互に離隔されている、請求項1から12までのいずれか1項記載の半導体構成素子。
  14. 前記コンタクトエレメントは、相互に組み入れられた正方形(11)に沿って延在する導体路(10)であり、
    前記正方形(11)は、相互に平行な等間隔の側縁部(12)を有する、請求項13記載の半導体構成素子。
  15. 前記導体路(10)は、該基板(1)の通電すべき表面に相応して相互に異なる幅(bL1,bL2,bL3)を有する、請求項14記載の半導体構成素子。
  16. 該基板(1)は炭化珪素から成る、請求項1から15までのいずれか1項記載の半導体構成素子。
  17. 該基板(1)は、六方晶の6H炭化珪素から成る、請求項1から16までのいずれか1項記載の半導体構成素子。
  18. 該放射生成層(2)は窒化ガリウムを含む、請求項1から17までのいずれか1項記載の半導体構成素子。
  19. 前記基板の下面は、少なくとも300μmの幅(B)を有する、請求項1から18までのいずれか1項記載の半導体構成素子。
  20. 放射放出する半導体構成素子の製造方法において、
    a)V字形の溝(14)を放射透過性の基板(1)に、適切に成形された鋸によって切り込み、該基板(1)の残留厚さ(dr)を一貫して残すステップと、
    b)該基板(1)を前記溝(14)に沿って、複数の個別基板(15)に分離するステップとを有することを特徴とする、請求項1から19までのいずれか1項記載の半導体構成素子の製造方法。
  21. 該基板(1)の分離を、まっすぐな鋸刃を有する鋸によって行う、請求項20記載の製造方法。
  22. 該基板(1)の分離を、割ることによって行う、請求項21記載の製造方法。
JP2004540498A 2002-09-30 2003-09-23 放射放出する半導体構成素子および該半導体構成素子の製造方法 Expired - Fee Related JP4791731B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE10245634.8 2002-09-30
DE10245634 2002-09-30
DE10253911.1 2002-11-19
DE10253911A DE10253911A1 (de) 2002-09-30 2002-11-19 Strahlungsemittierendes Halbleiterbauelement und Verfahren zu dessen Herstellung
PCT/DE2003/003157 WO2004032248A2 (de) 2002-09-30 2003-09-23 Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010125863A Division JP2010187033A (ja) 2002-09-30 2010-06-01 放射放出する半導体構成素子および該半導体構成素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006501656A JP2006501656A (ja) 2006-01-12
JP4791731B2 true JP4791731B2 (ja) 2011-10-12

Family

ID=31984294

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004540498A Expired - Fee Related JP4791731B2 (ja) 2002-09-30 2003-09-23 放射放出する半導体構成素子および該半導体構成素子の製造方法
JP2010125863A Pending JP2010187033A (ja) 2002-09-30 2010-06-01 放射放出する半導体構成素子および該半導体構成素子の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2010125863A Pending JP2010187033A (ja) 2002-09-30 2010-06-01 放射放出する半導体構成素子および該半導体構成素子の製造方法

Country Status (2)

Country Link
JP (2) JP4791731B2 (ja)
DE (2) DE10253911A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606551B1 (ko) * 2005-07-05 2006-08-01 엘지전자 주식회사 발광소자 제조방법
JP4963839B2 (ja) * 2006-02-06 2012-06-27 昭和電工株式会社 発光装置
KR100983841B1 (ko) 2006-02-08 2010-09-27 쇼와 덴코 가부시키가이샤 발광 다이오드 및 그 제조 방법
WO2007091704A1 (en) * 2006-02-08 2007-08-16 Showa Denko K.K. Light-emitting diode and fabrication method thereof
CN102227827A (zh) * 2008-11-28 2011-10-26 株式会社小糸制作所 发光模块、发光模块的制造方法以及灯具单元
CN104241262B (zh) 2013-06-14 2020-11-06 惠州科锐半导体照明有限公司 发光装置以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335622A (ja) * 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JPH08102549A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子
JPH08288543A (ja) * 1995-04-11 1996-11-01 Ricoh Co Ltd スーパールミネッセントダイオード
WO2001061764A1 (de) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement, verfahren zu seiner herstellung und strahlungsemittierendes optisches bauelement
WO2001061765A1 (de) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087949A (en) * 1989-06-27 1992-02-11 Hewlett-Packard Company Light-emitting diode with diagonal faces
DE10139798B9 (de) * 2001-08-14 2006-12-28 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement mit geometrisch optimierter Auskoppelstruktur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335622A (ja) * 1992-05-27 1993-12-17 Asahi Chem Ind Co Ltd 半導体発光装置
JPH08102549A (ja) * 1994-09-30 1996-04-16 Rohm Co Ltd 半導体発光素子
JPH08288543A (ja) * 1995-04-11 1996-11-01 Ricoh Co Ltd スーパールミネッセントダイオード
WO2001061764A1 (de) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement, verfahren zu seiner herstellung und strahlungsemittierendes optisches bauelement
WO2001061765A1 (de) * 2000-02-15 2001-08-23 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung

Also Published As

Publication number Publication date
JP2006501656A (ja) 2006-01-12
DE10253911A1 (de) 2004-04-08
JP2010187033A (ja) 2010-08-26
DE50310838D1 (de) 2009-01-08

Similar Documents

Publication Publication Date Title
JP4777757B2 (ja) 半導体発光素子及びその製造方法
JP4123830B2 (ja) Ledチップ
US6015719A (en) Transparent substrate light emitting diodes with directed light output
JP4632697B2 (ja) 半導体発光素子及びその製造方法
KR100705718B1 (ko) 발광 다이오드 및 이의 제조 방법
CN100474643C (zh) 半导体发光器件和制造半导体发光器件的方法
US20040070000A1 (en) Chip shaping for flip-chip light emitting diode
JP2007189242A (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
JP2010187033A (ja) 放射放出する半導体構成素子および該半導体構成素子の製造方法
KR20080091249A (ko) 광전자 반도체 칩
JPH11330559A (ja) 発光素子
CN102742038A (zh) 具有横向构造的带介质镜的发光二极管
JP2008141057A (ja) 半導体発光素子及びその製造方法
JP2005327979A (ja) 半導体発光素子および半導体発光装置
KR20060112203A (ko) 발광 장치, 발광 장치의 제조 방법 및 질화물 반도체 기판
JP2006339656A (ja) 発光ダイオード
JP2004503094A (ja) ビーム放射性半導体チップおよびその製造方法
JP2003086838A (ja) 発光素子
JP2009123908A (ja) 発光装置
TWI469385B (zh) Manufacturing method of light emitting element
CN104900770A (zh) Led芯片及其制作方法、显示装置
US7592636B2 (en) Radiation-emitting semiconductor component and method for the production thereof
KR20050070854A (ko) 반도체 led 소자
US6882672B2 (en) Point emission type light emitting element and concentrating point emission type light emitting element
JP5569867B2 (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090827

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100601

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100611

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110722

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4791731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees