JP4789010B2 - 二つのクロック信号を用いたイメージ表示システム - Google Patents
二つのクロック信号を用いたイメージ表示システム Download PDFInfo
- Publication number
- JP4789010B2 JP4789010B2 JP2007022887A JP2007022887A JP4789010B2 JP 4789010 B2 JP4789010 B2 JP 4789010B2 JP 2007022887 A JP2007022887 A JP 2007022887A JP 2007022887 A JP2007022887 A JP 2007022887A JP 4789010 B2 JP4789010 B2 JP 4789010B2
- Authority
- JP
- Japan
- Prior art keywords
- end coupled
- coupled
- transistor
- control
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
シフトレジスタ20_1中、スタートパルスSTPが低くなるので、トランジスタM1、M2、M7、M8、M9、及び、M10はオンになり、トランジスタM3、M4、M11、及びM12はオフになる。一方、トランジスタM5とM6は、クロック信号CLK2が高い状態なのでオフになる。よって、シフトレジスタ20_1は有効になり、ノードN2の電圧V12は高くなり、ノードN1の電圧V11は低いままである。
シフトレジスタ20_1中、スタートパルスSTPが高くなるので、トランジスタM9とM10がオンで、トランジスタM1とM2、M7、及び、M8がオフになり、トランジスタM3、M4、M5、M6、M11、及びM12は、オフのままである。よって、ノードN1の電圧V11とノードN2の電圧V12はそれぞれ低と高であり、クロック信号CLK1とCLK2が高いままなので、駆動パルスout1は高いままである。
シフトレジスタ20_1中、クロック信号CLK1が低くなるので、トランジスタM1〜M8、及び、M11〜M12がオフでトランジスタM9とM10がオンである。よって、ノードN1の電圧V11とノードN2の電圧V12はそれぞれ低と高であるが、クロック信号CLK1が低くなるので、緩衝ユニットBU1により出力される駆動パルスout1は低くなる。
シフトレジスタ20_1中、クロック信号CLK1が高くなるので、トランジスタM1〜M8とM11〜M12はオフで、トランジスタM9とM10はオンである。よって、ノードN1の電圧V11とノードN2の電圧V12はそれぞれ低と高のままであるが、緩衝ユニットBU1から出力される駆動パルスout1は高くなる。
シフトレジスタ20_1中、クロック信号CLK2が低くなるので、トランジスタM5とM6はオンで、ノードN2の電圧V12は低いままで、トランジスタM3〜M4、及び、M11〜M12はオンになる。スタートパルスSTPが高くなるので、トランジスタM1〜M2とM7〜M8はオフである。トランジスタM3とM4がオンになるので、ノードN1の電圧V11は高くなり、トランジスタM9とM10はオフになる。ノードN1の電圧V11とノードN2の電圧V12はそれぞれ高と低のままなので、トランジスタM14〜M15とM18〜M19はオフになり、クロック信号CLK1は駆動パルスout1にならない。即ち、シフトレジスタ20_1はクロック信号CLK2によりリセットされる。
シフトレジスタ20_2中、クロック信号CLK2が高くなるので、トランジスタM1〜M8とM11〜M12はオフで、トランジスタM9とM10はオンのままである。ノードN1の電圧V21とノードN2の電圧V22がそれぞれ低と高であるが、緩衝ユニットBU2から出力される駆動パルスout2は高くなる。
シフトレジスタ20_2中、クロック信号CLK1 が低くなるので、トランジスタM5とM6はオンになり、ノードN2の電圧V22は低くなり、トランジスタM3〜M4とM11〜M12はオンになる。このほか、駆動パルスout1が高いままなので、トランジスタM1とM2、及び、トランジスタM7とM8はそのままである。
シフトレジスタ20_3中、クロック信号CLK1が高くなるので、トランジスタM1〜M8とM11〜M12はオフで、トランジスタM9とM10はオンのままである。よって、ノードN1の電圧V31とノードN2の電圧V32はそれぞれ低と高のままであるが、緩衝ユニットBU3から出力される駆動パルスout3は高くなる。
シフトレジスタ20_3中、クロック信号CLK2が低くなるので、トランジスタM5とM6はオンで、ノードN2の電圧V32は低くなり、トランジスタM3〜M4、及び、M11〜M12はオンになる。駆動パルスout2が高いままなので、トランジスタM1〜M2とM7〜M8はオフのままである。
シフトレジスタ20_4中、クロック信号CLK2が高くなるので、トランジスタM1〜M8、及び、M11〜M12はオフで、トランジスタM9とM10はオンのままである。よって、ノードN1の電圧V41とノードN2の電圧V42はそれぞれ低と高のままであるが、緩衝ユニットBU4から出力される駆動パルスout4は高くなる。
シフトレジスタ20_4中、クロック信号CLK1が低くなるので、トランジスタM5とM6はオンで、ノードN2の電圧V42は低くなり、トランジスタM3〜M4、及び、M11〜M12はオンになる。駆動パルスout4が高いままなので、トランジスタM1〜M2とM7〜M8はオフのままである。
STP:スタートパルス
C1~C3:制御端
out1~outn:駆動パルス
200:信号駆動回路
201:コントローラー
CU1~CU4、CUn:制御ユニット
INa、INb:端子
BU1~BU4、BUn:バッファユニット
N1、N2:ノード
EC1~EC4:静電放電(ESD)回路
IN:入力端
OUT:出力端
M1~M20:トランジスタ
VDD:電源電圧
GND:接地電圧
400:ディスプレイ装置
410:ディスプレイ素子
420:タイミングコントローラー
500:電子装置
520:DC/DCコンバータ
510:ハウジング
SR1~SRN、20_1~20_4:シフトレジスタ
V11、V12、V21、V22、V31、V32、V41、V42、Vn1、V2n:電圧
Claims (14)
- 直列された、第一クロック信号と第二クロック信号だけにより制御される複数のPMOSシフトレジスタを含む信号駆動回路を含むイメージ表示システムであって、前記PMOSシフトレジスタは、スタートパルス受信後、対応する駆動パルスを順に出力し、
前記PMOSシフトレジスタの第N番レジスタから出力される前記対応する駆動パルスは、前記PMOSシフトレジスタの第N+1番レジスタに出力され、前記PMOSシフトレジスタの第N+1番レジスタの対応するスタートパルスとなり、前記PMOSシフトレジスタの第N番レジスタは、前記PMOSシフトレジスタの第N-1番レジスタからの対応する駆動パルスの受信に応答する前記第一クロック信号により、対応する駆動パルスを出力し、前記PMOSシフトレジスタの第N+1番レジスタは、前記PMOSシフトレジスタの第N番レジスタからの対応する駆動パルスの受信に応答する前記第二クロック信号により、対応する駆動パルスを出力し、
前記PMOSシフトレジスタはそれぞれ、
前記第一クロック信号と前記第二クロック信号に結合される第一制御端と第二制御端を有し、前記対応するスタートパルスの受信に応答して二つの制御信号を生成する制御ユニットと、
前記第一クロック信号、或いは、前記第二クロック信号に結合される第三制御端を有し、前記二つの制御信号に従って、前記対応する駆動パルスとなる結合クロック信号を出力する緩衝ユニットと、
を含み、
前記制御ユニットは、第一乃至第十二の12個のPMOSトランジスタを含み、
第一トランジスタは、前記スタートパルスの入力端となる制御端と、前記入力端に結合される第一端と、第二トランジスタに結合される第二端とを含み、
第二トランジスタは、前記入力端に結合される制御端と、前記第一トランジスタの第二端に結合される第一端と、第一ノードに結合される第二端を含み、
第三トランジスタは、前記第一ノードに結合される第一端と、第二ノードに結合される制御端と、第四トランジスタに結合される第二端を含み、
第四トランジスタは、前記第三トランジスタの第二端に結合される第一端と、前記第二ノードに結合される制御端と、電源電圧に結合される第二端を含み、
第五トランジスタは、前記第二制御端となる第一端と、前記第二制御端に結合される制御端と、第六トランジスタに結合される第二端を含み、
第六トランジスタは、前記第五トランジスタの第二端に結合される第一端と、前記第二制御端に結合される制御端と、前記第二ノードに結合される第二端を含み、
第七トランジスタは、前記第二ノードに結合される第一端と、前記入力端に結合される制御端と、第八トランジスタに結合される第二端を含み、
第八トランジスタは、前記第七トランジスタの第二端に結合される第一端と、前記入力端に結合される制御端と、前記電源電圧に結合される第二端を含み、
第九トランジスタは、前記第一制御端となる第一端と、前記第一ノードに結合される制御端と、第十トランジスタに結合される第二端を含み、
第十トランジスタは、前記第九トランジスタの第二端に結合される第一端と、前記第一ノードに結合される制御端と、第十一トランジスタに結合される第二端を含み、
第十一トランジスタは、前記第十トランジスタの第二端に結合される第一端と、前記第二ノードに結合される制御端と、第十二トランジスタに結合される第二端を含み、
第十二トランジスタは、前記第十一トランジスタの第二端に結合される第一端と、前記第二ノードに結合される制御端と、前記電源電圧に結合される第二端を含む、
ことを特徴とするイメージ表示システム。 - 前記第N番シフトレジスタの前記第一制御端と前記第二制御端は、それぞれ、前記第一クロック信号と前記第二クロック信号に結合され、前記第N+1番シフトレジスタの前記第一制御端と前記第二制御端は、それぞれ、前記第二クロック信号と前記第一クロック信号に結合されることを特徴とする請求項1に記載のイメージ表示システム。
- 前記第N番シフトレジスタの前記第三制御端は前記第一クロック信号に結合され、前記第N+1番シフトレジスタの前記第三制御端は前記第二クロック信号に結合されることを特徴とする請求項2に記載のイメージ表示システム。
- 前記第N番シフトレジスタの前記緩衝ユニットは前記二つの制御信号に従って、前記対応する駆動パルスとなる前記第一クロック信号の一パルスを出力して、前記第N+1番シフトレジスタの前記緩衝ユニットは、前記二つの制御信号に従って、前記対応する駆動パルスとなる前記第二クロック信号の一パルスを出力することを特徴とする請求項3に記載のイメージ表示システム。
- 前記第N番シフトレジスタは前記第二クロック信号によりリセットされるように設定され、前記第N+1番シフトレジスタは前記第一クロック信号によりリセットされるように設定されることを特徴とする請求項3に記載のイメージ表示システム。
- 前記PMOSシフトレジスタのそれぞれは、更に、前記対応する緩衝ユニットの出力端に結合される静電放電(ESD)回路を有することを特徴とする請求項1に記載のイメージ表示システム。
- 更に、ディスプレイパネルを有し、前記信号駆動回路は前記ディスプレイパネルに位置することを特徴とする請求項1に記載のイメージ表示システム。
- 直列された、第一クロック信号と第二クロック信号だけにより制御される複数のPMOSシフトレジスタを含む信号駆動回路と、
前記信号駆動回路に結合され、前記信号駆動回路により駆動されるディスプレイ素子と、
を含むディスプレイ装置を含むとするイメージ表示システムであって、
前記PMOSシフトレジスタは、スタートパルス受信後対応する駆動パルスを順に出力し、
前記PMOSシフトレジスタの第N番レジスタから出力される前記対応する駆動パルスは、前記PMOSシフトレジスタの第N+1番レジスタに出力され、前記PMOSシフトレジスタの第N+1番レジスタの対応するスタートパルスとなり、前記PMOSシフトレジスタの第N番レジスタは、前記PMOSシフトレジスタの第N-1番レジスタからの対応する駆動パルスの受信に応答する前記第一クロック信号により、対応する駆動パルスを出力し、前記PMOSシフトレジスタの第N+1番レジスタは、前記PMOSシフトレジスタの第N番レジスタからの対応する駆動パルスの受信に応答する前記第二クロック信号により、対応する駆動パルスを出力し、
前記PMOSシフトレジスタはそれぞれ、
前記第一クロック信号と前記第二クロック信号に結合される第一制御端と第二制御端を有し、前記対応するスタートパルスの受信に応答して二つの制御信号を生成する制御ユニットと、
前記第一クロック信号、或いは、前記第二クロック信号に結合される第三制御端を有し、前記二つの制御信号に従って、前記対応する駆動パルスとなる結合クロック信号を出力する緩衝ユニットと、
を含み、
前記制御ユニットは、第一乃至第十二の12個のPMOSトランジスタを含み、
第一トランジスタは、前記スタートパルスの入力端となる制御端と、前記入力端に結合される第一端と、第二トランジスタに結合される第二端とを含み、
第二トランジスタは、前記入力端に結合される制御端と、前記第一トランジスタの第二端に結合される第一端と、第一ノードに結合される第二端を含み、
第三トランジスタは、前記第一ノードに結合される第一端と、第二ノードに結合される制御端と、第四トランジスタに結合される第二端を含み、
第四トランジスタは、前記第三トランジスタの第二端に結合される第一端と、前記第二ノードに結合される制御端と、電源電圧に結合される第二端を含み、
第五トランジスタは、前記第二制御端となる第一端と、前記第二制御端に結合される制御端と、第六トランジスタに結合される第二端を含み、
第六トランジスタは、前記第五トランジスタの第二端に結合される第一端と、前記第二制御端に結合される制御端と、前記第二ノードに結合される第二端を含み、
第七トランジスタは、前記第二ノードに結合される第一端と、前記入力端に結合される制御端と、第八トランジスタに結合される第二端を含み、
第八トランジスタは、前記第七トランジスタの第二端に結合される第一端と、前記入力端に結合される制御端と、前記電源電圧に結合される第二端を含み、
第九トランジスタは、前記第一制御端となる第一端と、前記第一ノードに結合される制御端と、第十トランジスタに結合される第二端を含み、
第十トランジスタは、前記第九トランジスタの第二端に結合される第一端と、前記第一ノードに結合される制御端と、第十一トランジスタに結合される第二端を含み、
第十一トランジスタは、前記第十トランジスタの第二端に結合される第一端と、前記第二ノードに結合される制御端と、第十二トランジスタに結合される第二端を含み、
第十二トランジスタは、前記第十一トランジスタの第二端に結合される第一端と、前記第二ノードに結合される制御端と、前記電源電圧に結合される第二端を含む、
ことを特徴とするイメージ表示システム。 - 前記ディスプレイ素子は液晶ディスプレイ素子であることを特徴とする請求項8に記載のイメージ表示システム。
- 更に、前記ディスプレイ装置に結合され、前記ディスプレイ装置に電力を供給するDC/DCコンバータを有することを特徴とする請求項8に記載のイメージ表示システム。
- 更に、前記ディスプレイ装置に電力供給する手段を含むことを特徴とする請求項10に記載のイメージ表示システム。
- 前記ディスプレイ装置は有機発光ディスプレイ装置であることを特徴とする請求項10に記載のイメージ表示システム。
- 前記イメージ表示システムは電子装置であることを特徴とする請求項10に記載のイメージ表示システム。
- 前記電子装置はデジタルカメラ、ポータブルDVD、テレビ、カーディスプレイ、ディスプレイモニター、PDA、ノート型パソコン、タブレットコンピュータ、携帯電話であることを特徴とする請求項13に記載のイメージ表示システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/350,451 | 2006-02-09 | ||
US11/350,451 US7804475B2 (en) | 2006-02-09 | 2006-02-09 | Systems for displaying images utilizing two clock signals |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007213062A JP2007213062A (ja) | 2007-08-23 |
JP4789010B2 true JP4789010B2 (ja) | 2011-10-05 |
Family
ID=38333561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007022887A Expired - Fee Related JP4789010B2 (ja) | 2006-02-09 | 2007-02-01 | 二つのクロック信号を用いたイメージ表示システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US7804475B2 (ja) |
JP (1) | JP4789010B2 (ja) |
CN (1) | CN100578598C (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100805566B1 (ko) * | 2007-01-17 | 2008-02-20 | 삼성에스디아이 주식회사 | 버퍼 및 이를 이용한 유기전계발광 표시장치 |
JP5472781B2 (ja) * | 2008-10-08 | 2014-04-16 | Nltテクノロジー株式会社 | シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法 |
US8248356B2 (en) * | 2008-10-24 | 2012-08-21 | Au Optronics Corp. | Driving circuit for detecting line short defects |
KR101605391B1 (ko) * | 2009-03-05 | 2016-03-23 | 삼성디스플레이 주식회사 | 게이트 구동 장치 및 이를 포함하는 표시 장치 |
CN102012591B (zh) * | 2009-09-04 | 2012-05-30 | 北京京东方光电科技有限公司 | 移位寄存器单元及液晶显示器栅极驱动装置 |
KR101769400B1 (ko) * | 2010-09-08 | 2017-08-31 | 삼성디스플레이 주식회사 | 게이트 구동 장치 및 이를 포함하는 표시 장치 |
CN107643638B (zh) * | 2017-10-18 | 2020-05-15 | 厦门天马微电子有限公司 | 阵列基板和显示面板 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185114A (ja) * | 1997-09-12 | 1999-03-30 | Sanyo Electric Co Ltd | データ線駆動回路 |
KR100438525B1 (ko) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
JP2001282169A (ja) | 2000-03-31 | 2001-10-12 | Casio Comput Co Ltd | シフトレジスタ及び電子装置 |
JP2002333870A (ja) * | 2000-10-31 | 2002-11-22 | Matsushita Electric Ind Co Ltd | 液晶表示装置、el表示装置及びその駆動方法、並びに副画素の表示パターン評価方法 |
JP4761643B2 (ja) * | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
US7050036B2 (en) * | 2001-12-12 | 2006-05-23 | Lg.Philips Lcd Co., Ltd. | Shift register with a built in level shifter |
JP3728260B2 (ja) * | 2002-02-27 | 2005-12-21 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
AU2003240026A1 (en) * | 2002-06-15 | 2003-12-31 | Samsung Electronics Co., Ltd. | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
CN1218289C (zh) | 2002-11-18 | 2005-09-07 | 统宝光电股份有限公司 | 应用在平面显示器的扫描驱动电路 |
TWI229341B (en) * | 2003-08-13 | 2005-03-11 | Toppoly Optoelectronics Corp | Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display |
KR101023726B1 (ko) * | 2004-03-31 | 2011-03-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR101030528B1 (ko) | 2004-05-27 | 2011-04-26 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 사용한 액정표시장치 |
-
2006
- 2006-02-09 US US11/350,451 patent/US7804475B2/en active Active
- 2006-08-18 CN CN200610111633A patent/CN100578598C/zh active Active
-
2007
- 2007-02-01 JP JP2007022887A patent/JP4789010B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007213062A (ja) | 2007-08-23 |
US7804475B2 (en) | 2010-09-28 |
CN101017648A (zh) | 2007-08-15 |
CN100578598C (zh) | 2010-01-06 |
US20070182686A1 (en) | 2007-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107578741B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
EP3333843B1 (en) | Shift register, gate driving circuit, display panel driving method, and display device | |
WO2017133117A1 (zh) | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 | |
JP4789010B2 (ja) | 二つのクロック信号を用いたイメージ表示システム | |
EP1783777B1 (en) | Shift register circuit | |
KR101857808B1 (ko) | 스캔구동부와 이를 이용한 유기전계발광표시장치 | |
US8902212B2 (en) | Image display systems and bi-directional shift register circuits | |
WO2021223579A1 (zh) | 像素驱动电路及驱动方法、移位寄存器电路、显示装置 | |
CN111179797B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置 | |
WO2018126723A1 (zh) | 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置 | |
EP1575167B1 (en) | Level shifter configured for use in a shift register | |
US9916905B2 (en) | Display panel and bi-directional shift register circuit | |
US20160275849A1 (en) | Display devices | |
JP5344384B2 (ja) | 画像表示システム | |
EP1848000B1 (en) | Scan driving circuit and organic light emitting display using the same | |
JP2020534552A (ja) | アレイ基板行駆動回路、amoled表示パネルの画素回路、amoled表示パネル及びamoled表示パネルの画素回路の駆動方法 | |
US10937357B2 (en) | Gate driving circuit, display apparatus, and method of driving gate driving circuit | |
CN111179858B (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路及相关装置 | |
WO2021022437A1 (zh) | 移位寄存器单元、栅极驱动电路、显示面板、显示装置以及驱动方法 | |
KR102029749B1 (ko) | 게이트 구동부 및 이를 포함하는 평판표시장치 | |
CN112133355B (zh) | 移位寄存器单元、栅极驱动电路、显示装置和控制方法 | |
CN110689844A (zh) | 一种移位寄存器及显示面板 | |
TWI626633B (zh) | 多輸出設計之單級閘極驅動電路 | |
TWI415060B (zh) | 影像顯示系統 | |
KR20160081861A (ko) | 게이트 구동회로와 이를 포함하는 표시장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100622 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110602 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110609 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110707 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140729 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4789010 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |