JP4772258B2 - Soi substrate manufacturing method of - Google Patents

Soi substrate manufacturing method of Download PDF

Info

Publication number
JP4772258B2
JP4772258B2 JP2002243927A JP2002243927A JP4772258B2 JP 4772258 B2 JP4772258 B2 JP 4772258B2 JP 2002243927 A JP2002243927 A JP 2002243927A JP 2002243927 A JP2002243927 A JP 2002243927A JP 4772258 B2 JP4772258 B2 JP 4772258B2
Authority
JP
Japan
Prior art keywords
substrate
crystal silicon
single crystal
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2002243927A
Other languages
Japanese (ja)
Other versions
JP2004087606A (en
Inventor
裕 ▲高▼藤
隆志 糸賀
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to JP2002243927A priority Critical patent/JP4772258B2/en
Priority claimed from US10/377,875 external-priority patent/US7119365B2/en
Publication of JP2004087606A publication Critical patent/JP2004087606A/en
Application granted granted Critical
Publication of JP4772258B2 publication Critical patent/JP4772258B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、水素イオンを注入し、その水素イオンの打込み層で分割させることで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるSOI基板に関し、さらにそれを用いる表示装置ならびにSOI基板の製造方法に関する。 The present invention, implanting hydrogen ions, relates SOI substrate which is created by laminating a single-crystal silicon thin film obtained by causing divided implanted layer of the hydrogen ions to the substrate, further display device, and an SOI substrate using the same It relates to a method for manufacturing.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
従来から、単結晶シリコン基板を加工して、基板上に数億個程度のトランジスタを形成する集積回路素子技術や、ガラス基板などの非晶質材料の上に、シリコン膜などの多結晶半導体薄膜を形成した後、トランジスタに加工して、液晶ディスプレイの絵素やドライバを製造する薄膜トランジスタ(Thin Film Transistor::TFT)液晶ディスプレイ技術は、コンピュータや液晶ディスプレイを用いたパーソナル情報端末の普及とともに、大いなる発展を遂げてきた。 Conventionally, by processing a single crystal silicon substrate, and an integrated circuit device technology for forming several hundred million or so transistors on a substrate, on top of the amorphous material such as a glass substrate, a polycrystalline semiconductor thin film such as a silicon film after forming a processed into transistors, pixel and a thin film transistor to produce a driver (Thin Film transistor :: TFT) liquid crystal display technology of the liquid crystal display, with the spread of personal information terminals using a computer or a liquid crystal display, great It has evolved.
【0003】 [0003]
これらのうち、集積回路素子は、市販されている厚さ1mm足らず、直径300mm程度の単結晶シリコンウエハを加工して、多数のトランジスタをその上に形成することで作成される。 Of these, an integrated circuit element is not trivial 1mm thick commercially available, by processing a single crystal silicon wafer having a diameter of about 300 mm, is prepared by forming a large number of transistors thereon. また、TFT液晶ディスプレイでは、非晶質無アルカリガラス基板上の非晶質シリコン膜をレーザなどの熱で溶融・多結晶化し、それを加工して、スイッチング素子であるMOS型トランジスタを作成している。 Further, in the TFT liquid crystal display, an amorphous silicon film on an amorphous inorganic alkali glass substrate was thermally melted and polycrystalline in such as a laser, by processing it, to create a MOS transistor which is a switching element there.
【0004】 [0004]
前記TFTを用いる前記液晶ディスプレイや有機ELディスプレイの分野では、透明なガラス基板上に、アモルファスシリコン膜やポリシリコン膜のTFTを形成し、前記絵素の駆動を行う、いわゆるアクティブマトリクス駆動のためにシリコンによるデバイスが形成されてきた。 In the field of liquid crystal displays and organic EL displays using the TFT, on a transparent glass substrate, to form a TFT of amorphous silicon film or a polysilicon film, for driving the picture elements, for so-called active matrix driving device according to silicon has been formed. さらに、そのアクティブマトリクス駆動から、周辺ドライバ、タイミングコントローラ等のシステム集積化のために、より高性能なシリコンのデバイスを形成することが研究されてきた。 Furthermore, from the active matrix driving, peripheral drivers, for system integration such as a timing controller, to form a higher-performance silicon devices have been studied. これは、多結晶シリコン膜では、結晶性の不完全性に起因するギャップ内の局在準位や、結晶粒界付近の欠陥ギャップ内における局在準位の存在のため、移動度の低下やサブスレッショルド係数(S係数)の増大によって、高性能なシリコンのデバイスを形成するには、トランジスタの性能が不十分であるという問題があるためである。 This is because polycrystalline silicon film, localized levels and in the gap due to crystalline imperfection, due to the presence of localized levels in the defect gap near the grain boundaries, Ya decrease in mobility the increased subthreshold coefficient (S factor), to form devices of high performance silicon is because there is a problem that the performance of the transistor is insufficient.
【0005】 [0005]
そこで、SOI技術が注目されている。 Thus, SOI technology has been attracting attention. 前記SOIとは、Silicon on Insulatorの略で、絶縁性基板の上に単結晶半導体薄膜を形成する技術のことである(多結晶シリコン膜を形成するのには、あまり用いられない)。 Wherein A SOI, stands for Silicon on Insulator, is that the technique of forming a single crystal semiconductor thin film on an insulating substrate (for forming a polycrystalline silicon film is not used very much). この技術は、1981年頃から盛んに研究されている分野である。 This technology is a field that has been extensively studied from around 1981. そして、集積回路の分野において用いられるSOI基板は、良好なトランジスタを作って半導体素子の機能を飛躍的に向上させることが目的であるため、基板は、絶縁膜であればよく、それが透明であっても不透明であっても、或いは結晶質であっても非晶質であっても構わない。 Then, SOI substrate used in the field of integrated circuits, because that dramatically improve the function of the semiconductor device to make a good transistor is an object, the substrate may be any insulating film, a it clear It is opaque even, or it may be a non-crystalline be crystalline. この分野においては、SOI基板によってトランジスタを作成することは、素子が完全分離されるため、動作上の制約が少なく、トランジスタとして良好な特性を示す。 In this field, to create a transistor according to the SOI substrate, since the element is completely separated, less operational constraints, show good characteristics as a transistor.
【0006】 [0006]
現在、そのSOI基板の代表としては、SIMOX( S ilicon Im planted Ox ygen)基板が市販されている。 Currently, representative of the SOI substrate, SIMOX (S ilicon Im planted Ox ygen) substrate is commercially available. このSOI基板では、シリコンウエハに酸素を注入し、形成された酸化シリコン層によって、基板のバルクから単結晶シリコン薄膜を分離している。 This SOI substrate, oxygen is implanted into the silicon wafer, the formed silicon oxide layer separates the single-crystal silicon thin film from the bulk of the substrate. したがって、酸素という水素より遥かに重い元素を所定の深さに注入するため、注入時に大きい加速電圧をかけており、結晶のダメージが大きく、単結晶の性質が十分ではない、あるいは二酸化珪素膜の部分のストイキオメトリーからのずれによる絶縁性が不完全であるという課題がある。 Therefore, in order to inject a much heavier elements than hydrogen: oxygen to a predetermined depth, and by applying a high acceleration voltage at the time of injection, the damage of the crystal is large, is not enough properties of single crystals, or a silicon dioxide film insulation due to the deviation from the stoichiometry of the portion there is a problem that it is incomplete.
【0007】 [0007]
そこで、単結晶シリコンを基板上に貼合わせて、これを薄膜化する技術が、特開平5−211128号公報に開示されている。 Therefore, the laminated single crystal silicon on a substrate, which is thinned technique is disclosed in JP-A-5-211128. この先行技術は、スマートカット法と称され、単結晶シリコン片にイオンプランテーション法によって水素イオンを打込み、補剛材と貼合わせた後、熱処理によって前記水素イオンの打込み層に微小気泡を生じさせ、前記単結晶シリコン片を前記打込み層で分割させて単結晶シリコン薄膜を形成するようにした技術である。 This prior art is called a smart cut method, the single crystal silicon pieces implanted hydrogen ions by ion implantation method, after lamination with stiffeners, cause microbubbles implanted layer of the hydrogen ions by thermal treatment, wherein a technique in which the single crystal silicon pieces to form a single-crystal silicon thin film by dividing by the implanted layer. そして、得られた単結晶シリコン薄膜から前記補剛材を除去し、またはそのままで、単結晶シリコン薄膜を基板上に貼合わせることで、素子特性の高い単結晶トランジスタを製造することができる非常に優れた技術である。 Then, the resulting removing the stiffeners from a single crystal silicon thin film, or in situ, by is laminated a single-crystal silicon thin film on a substrate, very capable of producing high element characteristics monocrystal transistor it is an excellent technology.
【0008】 [0008]
しかしながら、この先行技術によると、単結晶シリコン基板上に酸化膜を形成し、その上に単結晶シリコン薄膜を形成することしか記載されておらず、前記ディスプレイ用のガラス基板などの他の基板との適性は検討されていない。 However, according to this prior art, an oxide film is formed on a single crystal silicon substrate, not described only to form a single-crystal silicon thin film thereon, and other substrate such as a glass substrate for the display of suitability has not been studied. そこで、他の基板との接合を検討した例が、特開平11−163363号公報に記載されている。 Accordingly, examples of examining the bonding with other substrates is described in JP-A-11-163363. その従来技術では、前記石英基板との接合強度を向上するための加熱工程での石英基板の破壊を防止するために、結晶化ガラスを用い、その組成を変えて熱膨張率をシリコン片と合わせて接合する方法が開示されている。 In its prior art, in order to prevent destruction of the quartz substrate in the heating step to improve the bonding strength between the quartz substrate, using a crystallized glass, a thermal expansion coefficient together with silicon pieces by changing its composition method for joining Te have been disclosed.
【0009】 [0009]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、上述の先行技術では、単結晶シリコン片を基板に貼合わせる際に、高温下に晒さないと充分な接合強度が得られないと考えられており、熱処理を行う温度が800〜1200℃にも達している。 However, in the above prior art, when is laminated a single-crystal silicon pieces to a substrate, unless exposed to high temperatures and sufficient bonding strength is not considered to be obtained, the temperature for performing the heat treatment to 800 to 1200 ° C. It has also reached. このため歪点が750℃以上の高耐熱結晶化ガラスが適しているとされており、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される歪点が700℃以下の高歪点無アルカリガラスに用いることができないという問題がある。 Thus are the strain point is suitable highly heat crystallized glass above 750 ° C., typically strain point to be used is 700 ° C. or less high strain point non-alkaline liquid crystal display panel or the like by active matrix driving there is a problem that can not be used on glass.
【0010】 [0010]
本発明の目的は、組成を調節した結晶化ガラスや高耐熱のガラスを用いることなく、低コストにSOI基板を製造することができるSOI基板およびそれを用いる表示装置ならびにSOI基板の製造方法を提供することである。 An object of the present invention, without using an adjustment were crystallized glass or glass high heat the composition, provide a method of manufacturing a display device, and an SOI substrate an SOI substrate and using the same can be produced an SOI substrate at a low cost It is to be.
【0011】 [0011]
【課題を解決するための手段】 In order to solve the problems]
本発明のSOI基板は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたSOI基板において、前記基板を、非晶質無アルカリガラス基板とすることを特徴とする。 SOI substrate of the present invention, on a substrate, laminating the single crystal silicon pieces into which the hydrogen ions are implanted to the single crystal silicon pieces to form a is not a single crystal silicon thin film divided by implantation layer of the hydrogen ion in the SOI substrate, the substrate, characterized in that the amorphous inorganic alkali glass substrate.
【0012】 [0012]
上記の構成によれば、前記単結晶シリコン片にイオンプランテーション法によって水素イオンを打込み、熱処理によって前記水素イオンの打込み層に水素脆化を生じさせ、前記単結晶シリコン片を該水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにした、いわゆるスマートカット法などによって得られる単結晶シリコン薄膜を基板に貼合わせて作成されるSOI基板において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、300℃程度でも充分な接合強度が得られることに着目した、したがって、接合強度を高めるための熱処理温度を従来よりも低く設定することができ、歪点が700℃以下の非晶質無アルカリガラス基板を用いることができる。 According to the above structure, the single crystal silicon pieces implanted hydrogen ions by ion implantation method, cause hydrogen embrittlement in the implanted layer of the hydrogen ions by heat treatment, implanted layer of the monocrystalline silicon piece hydrogen ions in divided allowed to have so as to form a monocrystalline silicon thin film, the SOI substrate is prepared by laminating a single-crystal silicon thin film obtained by the so-called smart cut method to the substrate, the present inventors, the single crystal silicon pieces the when is laminated to the substrate, sufficient bonding strength at about 300 ° C. has been noticed that obtained thus, the temperature of the heat treatment for increasing the bonding strength can be set lower than conventionally, strain point 700 ° C. it can be used following the amorphous inorganic alkali glass substrate.
【0013】 [0013]
本件発明者らが検討を重ねたところ、単結晶シリコン片を単結晶シリコン薄膜に分割させるために、質量が酸素イオンよりはるかに軽い水素イオンを打込む場合、素子製造工程中で、熱処理温度は600℃程度で充分であることが判明した。 When the present inventors have made extensive studies in order to split the single crystal silicon pieces into the single crystal silicon thin film, if the mass driving the much lighter hydrogen ions than the oxygen ions, in the element manufacturing process, heat treatment temperature it was found to be sufficient at about 600 ℃. この程度の温度による熱処理を加えることで、単結晶シリコン片内の水素イオンの打込み層から水素を消散させて単結晶シリコン薄膜に分離することができるとともに、単結晶シリコン薄膜の結晶質を水素イオン打込み前と同等な水準に戻し、結晶質の低下を抑える処理も併わせて行うことができる。 By heat treatment according to the degree of temperature, it is possible to separate by dissipating hydrogen from implanted layer of hydrogen ions in the single crystal silicon pieces into the single crystal silicon thin film, a crystalline single-crystal silicon thin film hydrogen ions implantation before a return to an equivalent level, suppress a reduction in crystalline processing can be carried out and yet Align to. したがって、この600℃程度の温度による熱処理を行うことで、前記分離および結晶質の改善とともに、単結晶シリコン片の基板への接着力を高めることもできる。 Therefore, by performing the heat treatment temperature of about this 600 ° C., with improvement of the separation and crystalline, it is also possible to enhance adhesion to the substrate of single crystal silicon pieces.
【0014】 [0014]
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにSOI基板を製造することができる。 Therefore, it is not necessary to use the regulatory the crystallized glass of the glass and high heat resistance the composition, using a high strain point non-alkaline glass which is generally used in a liquid crystal display panel or the like by active matrix driving, SOI substrate at a low cost it can be produced. また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。 Further, since the heat treatment temperature is low, it is possible to prevent diffusion of alkali metal into the semiconductor layer. これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。 Thus, in order to prevent the diffusion of alkali metal, for example oxide film and formed in the single crystal silicon on one side, it is possible to reduce the thickness of such a silicon dioxide film formed on the substrate side, improving the throughput can do.
【0015】 [0015]
なお、本発明では、前記SOI基板としては、大面積のガラス基板の一部分に前記の単結晶シリコン片が貼付けられるSOIを含む基板であってもよい。 In the present invention, as the SOI substrate may be a substrate comprising an SOI which the monocrystalline silicon pieces to a portion of a large glass substrate is pasted.
【0016】 [0016]
また、本発明のSOI基板では、前記非晶質無アルカリガラス基板は、前記単結晶シリコンよりも熱膨張率が同等または大きいことを特徴とする。 Further, the SOI substrate of the present invention, the amorphous inorganic alkali glass substrate has a thermal expansion than the single crystal silicon is characterized in that equal to or greater.
【0017】 [0017]
上記の構成によれば、単結晶シリコン薄膜の分離および基板への接着力を高める熱処理を行うために高温下に晒した際、その熱処理の温度範囲で基板の熱膨張率が単結晶シリコンの熱膨張率( 2.6×10 -6 deg -1 )以上であるために、基板が下に凸方向に反る。 According to the above configuration, when exposed to high temperatures in order to perform a heat treatment to enhance the adhesion to the separation and the substrate of single-crystal silicon thin film, the substrate temperature range of the heat treatment the thermal expansion coefficient of the single crystal silicon thermal for expansion is (2.6 × 10 -6 deg -1) or more, the substrate is warped in a convex direction below. この時、van der Waals 力によって接着している両者の内、単結晶シリコン片の基板付近の部分が横方向に引張られ、前記下に凸方向に反ることによって、単結晶シリコン片の端から剥がれる力が反る方向と一致し、これが単結晶シリコン片が接着面から剥れる力を相殺して接着面から剥がれが起こらず、ボンドが形成される要因となる。 At this time, among them being bonded by van der Waals forces, portions near the substrate of single crystal silicon pieces is pulled laterally, by warp in a convex direction under the, from the edge of single crystal silicon pieces coincides with the direction in which peeling force is warped, this does not occur peeled off from the adhesive surface single-crystal silicon pieces offset the force is peeled from the adhesive surface, causes the bond is formed. こうして、単結晶シリコン薄膜の基板からの剥離や、基板の割れを防止することができる。 Thus, separation or from the substrate of single-crystal silicon thin film, it is possible to prevent cracking of the substrate.
【0018】 [0018]
さらにまた、本発明のSOI基板では、前記非晶質無アルカリガラス基板は、アルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスであることを特徴とする。 Furthermore, an SOI substrate of the present invention, the amorphous inorganic alkali glass substrate, alkaline earth - alumino borosilicate glass, barium - alumino borosilicate glass, alkaline earth - zinc - lead - alumino borosilicate glass, or alkali earth - zinc - characterized in that it is a aluminoborosilicate glass.
【0019】 [0019]
上記の構成によれば、上述の単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができる。 According to the above structure, thermal expansion than the single crystal silicon described above it is possible to obtain the same or greater substrate.
【0020】 [0020]
また、本発明のSOI基板では、前記単結晶シリコン片は、貼合わせられる表面が(111)面、(110)面または(100)面であることを特徴とする。 Further, the SOI substrate of the present invention, the single crystal silicon pieces, the surface (111) plane to be laminating, characterized in that it is a (110) plane or (100) plane.
【0021】 [0021]
上記の構成によれば、上記の面方位を有する単結晶シリコン片を用いることによって、全く同様に、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するSOI基板を製造することができる。 According to the above structure, by using a single crystal silicon pieces having a plane orientation of said, just as, since that could, as there is no need surface polishing to produce an SOI substrate having a flat silicon film surface can.
【0022】 [0022]
そして、前記単結晶シリコン片として、最も入手し易い表面が(100)方位のものに比べて、(110)方位のものでは、最近接原子同士がこの(110)面に最も沢山並んでいるので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本SOI基板に作成したシリコントランジスタの不良率を小さくすることができる。 Then, as the single crystal silicon pieces, most available easily surface than the (100) intended orientation, (110) intended orientation, recently because contact between atoms are arranged most lot this (110) plane , when separating the single crystal silicon pieces, the separation surface is extremely becomes flat, it is possible to reduce the failure rate of the silicon transistor created in the SOI substrate.
【0023】 [0023]
また、(111)方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの(111)面から小さいずれの角度に存在するので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本SOI基板に作成したシリコントランジスタの不良率をさらに小さくすることができる。 Moreover, when those of (111) orientation, the plane of separation coincides with cleavage plane of the single crystal silicon ingot, and in the same plane, the nearest atom to each other are present at an angle of less deviation from the (111) plane because, when separating the single crystal silicon pieces, the separation surface is extremely becomes flat, the failure rate of the silicon transistor created in the SOI substrate can be further reduced.
【0024】 [0024]
さらにまた、本発明の表示装置では、前記非晶質無アルカリガラス基板は、可視光を透過する非晶質ガラス材料であり、前記の何れかのSOI基板を用いることを特徴とする。 Furthermore, in the display device of the present invention, the amorphous inorganic alkali glass substrate is amorphous glass material that transmits visible light, characterized by using any of the SOI substrate described above.
【0025】 [0025]
上記の構成によれば、前記非晶質無アルカリガラス基板を可視光を透過する非晶質ガラス材料とし、前記単結晶シリコン薄膜に、別途形成した多結晶シリコン膜などとともにトランジスタを形成することで、液晶表示装置や有機EL表示装置の基板を構成することができる。 According to the arrangement, said amorphous inorganic alkali glass substrate was used as an amorphous glass material which transmits visible light, the single crystal silicon thin film, by forming the transistor with polycrystalline silicon film which is separately formed it can constitute a substrate of a liquid crystal display device or an organic EL display device.
【0026】 [0026]
したがって、表示装置用の大面積の基板の必要な部分に、高性能なトランジスタを形成することができる。 Therefore, the necessary portion of the substrate having a large area for the display device, it is possible to form a high-performance transistor.
【0027】 [0027]
また、本発明のSOI基板の製造方法は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたSOI基板の製造方法において、前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、最高温度が600℃付近の温度で熱処理することを特徴とする。 The manufacturing method of an SOI substrate of the present invention, on a substrate, laminating the single crystal silicon pieces into which the hydrogen ions are implanted split was a single crystal silicon by implantation layer of the hydrogen ion the single crystal silicon pieces by heat treatment in the manufacturing method of an SOI substrate so as to form a thin film, with use of the amorphous inorganic alkali glass substrate to the substrate, in the dividing step of single crystal silicon by the heat treatment, the maximum temperature of a heat treatment at a temperature of around 600 ° C. it is characterized in.
【0028】 [0028]
上記の構成によれば、前記スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるSOI基板の製造方法において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、300℃程度でも充分な接合強度が得られることに着目し、熱処理の最高温度を前記単結晶シリコン片を分割する600℃付近の温度とし、一例として600℃、30〜60分で処理を行う。 According to the above structure, in the manufacturing method of an SOI substrate which is created by laminating a single-crystal silicon thin film obtained by such the smart cut method to the substrate, the present inventors is laminated to the single crystal silicon pieces to a substrate when, at about 300 ° C. Noting that sufficient bonding strength can be obtained, and the temperature of 600 near ° C. to a maximum temperature of the heat treatment to divide the single crystal silicon pieces, 600 ° C. as an example, treatment with 30 to 60 minutes I do.
【0029】 [0029]
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにSOI基板を製造することができる。 Therefore, it is not necessary to use the regulatory the crystallized glass of the glass and high heat resistance the composition, using a high strain point non-alkaline glass which is generally used in a liquid crystal display panel or the like by active matrix driving, SOI substrate at a low cost it can be produced. また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。 Further, since the heat treatment temperature is low, it is possible to prevent diffusion of alkali metal into the semiconductor layer. これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。 Thus, in order to prevent the diffusion of alkali metal, for example oxide film and formed in the single crystal silicon on one side, it is possible to reduce the thickness of such a silicon dioxide film formed on the substrate side, improving the throughput can do.
【0030】 [0030]
さらにまた、本発明のSOI基板の製造方法は、前記熱処理を、300℃以上700℃以下の温度範囲において、多段階の温度ステップで行うことを特徴とする。 Furthermore, the method of manufacturing an SOI substrate of the present invention, the heat treatment in the temperature range of 300 ° C. or higher 700 ° C. or less, and carrying out a temperature step of multiple stages.
【0031】 [0031]
上記の構成によれば、多段階の温度ステップで熱処理をすることで、単結晶シリコン薄膜の剥がれをさらに減少することができる。 According to the above structure, by heat treatment at a temperature step of multi-stage, it can further reduce the peeling of the single-crystal silicon thin film. 特に、単結晶シリコン片が水素イオンの打込み面で分離しない温度で接着力強化のための第1段階目の熱処理を行い、その後に、分離のための第2段階目の熱処理を行うことで、接合面から膜が剥がれ、単結晶シリコン片そのものが熱処理後剥がれてしまう不良品の数を低減することができる。 In particular, performing a first-stage heat treatment for strengthening adhesion at temperatures monocrystalline silicon pieces are not separated by implantation surface of the hydrogen ion, the subsequently, to perform a second-stage heat treatment for separation, film peeling from the joint surface, a single crystal silicon pieces themselves can reduce the number of defective products peeled off after the heat treatment.
【0032】 [0032]
また、本発明のSOI基板の製造方法は、基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、熱処理によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するようにしたSOI基板の製造方法において、前記基板に非晶質無アルカリガラス基板を用いるとともに、前記熱処理による単結晶シリコンの分割工程において、概ね850℃以上のピーク温度を含むランプアニールで熱処理することを特徴とする。 The manufacturing method of an SOI substrate of the present invention, on a substrate, laminating the single crystal silicon pieces into which the hydrogen ions are implanted split was a single crystal silicon by implantation layer of the hydrogen ion the single crystal silicon pieces by heat treatment in the manufacturing method of an SOI substrate so as to form a thin film, with use of the amorphous inorganic alkali glass substrate to the substrate, in the dividing step of single crystal silicon by the thermal treatment, lamp annealing generally containing 850 ° C. or more peak temperature in characterized by heat treatment.
【0033】 [0033]
上記の構成によれば、前記スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるSOI基板の製造方法において、本件発明者は、前記単結晶シリコン片を基板に貼合わせる際に、最高温度が600℃程度でも充分な接合強度が得られることに着目し、概ね850℃以上のピーク温度を含むランプアニールで熱処理を行う。 According to the above structure, in the manufacturing method of an SOI substrate which is created by laminating a single-crystal silicon thin film obtained by such the smart cut method to the substrate, the present inventors is laminated to the single crystal silicon pieces to a substrate when the maximum temperature is noticed that sufficient bonding strength can be obtained even at about 600 ° C., a heat treatment is performed lamp annealing including a generally 850 ° C. or more peak temperature.
【0034】 [0034]
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにSOI基板を製造することができる。 Therefore, it is not necessary to use the regulatory the crystallized glass of the glass and high heat resistance the composition, using a high strain point non-alkaline glass which is generally used in a liquid crystal display panel or the like by active matrix driving, SOI substrate at a low cost it can be produced. また、熱処理温度が低いために、半導体層へのアルカリ金属の拡散を防止することができる。 Further, since the heat treatment temperature is low, it is possible to prevent diffusion of alkali metal into the semiconductor layer. これによって、そのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を薄くすることができ、スループットを向上することができる。 Thus, in order to prevent the diffusion of alkali metal, for example oxide film and formed in the single crystal silicon on one side, it is possible to reduce the thickness of such a silicon dioxide film formed on the substrate side, improving the throughput can do.
【0035】 [0035]
また、電気炉による加熱では、熱容量が大きいので、ガラス基板を急激に昇温、降温すると割れてしまうのに対して、瞬間熱アニ−ル(Rapid Thermal Anneal、以下RTAと記す。)であるレーザなどの光(ランプ)アニールによる加熱は熱容量が小さいので、急激に昇温、降温してもガラス基板に割れを生じることはない。 Also, the heating by an electric furnace, heat capacity is large, rapidly the glass substrate heated, whereas cracked to cooling, rapid thermal annealing - a le (. Rapid Thermal Anneal, which hereinafter referred to as RTA) laser since the heating by light (lamps) annealing, such a small heat capacity, rapid temperature rise, does not cause cracks in the glass substrate even when cooled. さらにまた、SOI基板を製造する上でのスループットを向上することができる。 Furthermore, it is possible to improve the throughput in manufacturing an SOI substrate.
【0036】 [0036]
なお、ランプアニールのピーク温度が高い程トランジスタの特性は向上するけれども、基板の反りや伸縮が大きくなるので、基板サイズや形成するデバイスの種類に応じて適切な温度および保持時間を選べばよい。 Incidentally, although the peak temperature of the lamp annealing characteristics of a transistor higher improved, since the substrate warpage or stretching increases, it may be selected appropriate temperature and holding time depending on the type of device to substrate size and form. 一例として、300〜400mmクラスの基板では、700℃で5分程度保持する。 As an example, the substrate 300~400mm class, holding for about 5 minutes at 700 ° C..
【0037】 [0037]
さらにまた、本発明のSOI基板の製造方法は、前記非晶質無アルカリガラス基板の表面に二酸化珪素膜および非晶質シリコン膜を順次堆積する工程と、前記非晶質シリコン膜を加熱結晶化することで多結晶シリコン層を成長させ、前記多結晶シリコン薄膜を形成する工程と、予め定める領域の前記多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去する工程と、予め前記単結晶シリコン片の表面を酸化または二酸化珪素膜を積層し、前記水素イオンを注入する工程と、前記水素イオンを注入された単結晶シリコン片を前記エッチング除去した領域を覆う形状に切断する工程と、前記切断された単結晶シリコン片を、前記水素イオンの注入側の面を前記エッチング除去し Furthermore, the method for manufacturing an SOI substrate of the present invention, the heating crystallization comprising the steps of sequentially depositing a silicon dioxide film and the amorphous silicon film on the surface of the amorphous inorganic alkali glass substrate, the amorphous silicon film grown polycrystalline silicon layer by the steps of forming said polycrystalline silicon thin film, the polycrystalline silicon layer in advance determined area while etching away one in the thickness direction of the silicon dioxide film of the same region a step of a part etched away, advance the surface of the single crystal silicon pieces were stacked oxide or silicon dioxide film, a step of implanting the hydrogen ions, the etching removal of the monocrystalline silicon pieces injected with the hydrogen ions and a step of cutting into a shape to cover a region, the cut single crystal silicon pieces, the surface of the injection side of the hydrogen ion and the etching is removed 領域に密着させ、貼合わせる工程と、前記熱処理を施し、前記水素脆化によって前記単結晶シリコン片を分割させて単結晶シリコン薄膜を形成する工程とを含むことを特徴とする。 In close contact with the region, a step of is laminated, subjected to the heat treatment, characterized in that by the hydrogen embrittlement and forming a monocrystalline silicon thin film by dividing the single crystal silicon pieces.
【0038】 [0038]
上記の構成によれば、前述のようにして貼合わせられる単結晶シリコン薄膜とともに、CVDなどで堆積される多結晶シリコン薄膜にも併せてトランジスタがが形成されるSOI基板を作成するにあたって、前記貼合わせの前に、その貼合わせられる領域を含む予め定める領域の多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去しておく。 According to the above structure, together with the single-crystal silicon thin film to be laminated in the manner described above, when the transistor together in a polycrystalline silicon thin film to be deposited, such as by CVD to create an SOI substrate is formed, the bonded prior to mating, with advance defining the polycrystalline silicon layer etched away in the region including the region to fit the bonded in advance by etching removing a part in the thickness direction of the silicon dioxide film of the same region.
【0039】 [0039]
したがって、貼合わせられた単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とが概ね同等の高さであるSOI基板を得ることができる。 Accordingly, it is a region of the single crystal silicon thin film that has been laminated with a region of the polycrystalline silicon thin film to obtain a SOI substrate is substantially equal height. その結果、島エッチングを含め、以降の殆どの工程を、前記単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とで同時に処理することができる。 As a result, including the island etching, most processes after, can be processed simultaneously in said single-crystal silicon thin film region and the polycrystalline silicon thin film region. また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。 Also, the smaller transistors and circuits stepped formation, for example, in the case of the liquid crystal panel, becomes dominant in the cell thickness control.
【0040】 [0040]
また、本発明のSOI基板の製造方法は、前記水素イオンの注入深さが40〜200nmであることを特徴とする。 The manufacturing method of an SOI substrate of the present invention, the implantation depth of the hydrogen ions is characterized in that it is a 40 to 200 nm.
【0041】 [0041]
上記の構成によれば、上記のように水素イオンの注入深さ、したがって単結晶シリコン薄膜の厚さが、200nm程度までの薄さであれば完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になる。 According to the above configuration, the implantation depth of the hydrogen ions as described above, thus the thickness of the single crystal silicon thin film is fully depleted transistor can be obtained as long as thin as up to about 200 nm, remarkably the characteristics it is possible to improve the machining is facilitated. 一方、40nmよりも薄くなると、割れ易くなり、製造上の安全係数が低くなってしまう。 On the other hand, becomes thinner than 40 nm, cracks easily, safety factor in production is lowered.
【0042】 [0042]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本発明の実施の一形態について、図1〜図4に基づいて説明すれば、以下のとおりである。 An embodiment of the present invention, with reference to FIGS. 1 to 4 is as follows.
【0043】 [0043]
図1は、本発明の実施の一形態のSOI基板1の断面図である。 Figure 1 is a cross-sectional view of the SOI substrate 1 of an embodiment of the present invention. このSOI基板1は、前記スマートカット法で作成されたものであり、非晶質無アルカリガラス基板である高歪点無アルカリガラス基板2の表面に二酸化珪素膜3が積層され、その上に、二酸化珪素膜4で被覆された単結晶シリコン薄膜5が貼合わせられている。 The SOI substrate 1, the has been prepared by the smart cut method, a high strain point alkali-free surface of the glass substrate 2 which is amorphous inorganic alkali glass substrate is a silicon dioxide film 3 is stacked, thereon, monocrystalline silicon thin film 5 which is coated with a silicon dioxide film 4 is laminated.
【0044】 [0044]
この図1においては、単結晶シリコン薄膜5が高歪点無アルカリガラス基板2より小さく描かれているが、これは現在市販されている高歪点無アルカリガラス基板とシリコンウエハとの一般的な大小関係によるものであり、単結晶シリコン薄膜5が高歪点無アルカリガラス基板2と同じ大きさであってもよい。 In this figure 1, but the single crystal silicon thin film 5 is illustrated smaller than high strain point non-alkaline glass substrate 2, which is common to the current commercially available high strain point non-alkaline glass substrate and the silicon wafer is due to the magnitude relation, the single-crystal silicon thin film 5 may be the same size as the high strain point non-alkaline glass substrate 2. またこの図1は、模式図であるため、厚さの大小関係が現実的ではない。 The FIG. 1 are the schematic diagram, the magnitude relation of the thickness is not realistic. 一般に、高歪点無アルカリガラス基板3は、厚さ0.7mm程度、二酸化珪素膜3,4は、厚さ50〜300nm程度である。 In general, high strain point non-alkaline glass substrate 3 has a thickness 0.7mm approximately, silicon dioxide films 3 and 4 is a thickness of approximately 50 to 300 nm.
【0045】 [0045]
また、単結晶シリコン薄膜5は、厚さ40〜200nmである。 The single crystal silicon thin film 5 has a thickness of 40 to 200 nm. 単結晶シリコン薄膜5の厚さ、すなわち水素イオンの注入深さが、200nm程度までの薄さであれば完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になる。 The thickness of the single crystal silicon thin film 5, namely implantation depth of hydrogen ions, if the thin up to about 200nm fully depleted transistor can be obtained, it is possible to dramatically improve the characteristics, even processed It becomes easier. 一方、40nmよりも薄くなると、膜厚ばらつきが大きくなり、製造上の安全係数が低くなってしまう。 On the other hand, becomes thinner than 40 nm, the film thickness variation becomes large, the safety factor in production is lowered. したがって、上記のように選ぶことで、安全係数を保ちつつ、高い素子特性を得ることができる。 Thus, by choosing, as described above, while maintaining a safety factor, it is possible to obtain a high element characteristics.
【0046】 [0046]
図2には、単結晶シリコン片6を前記高歪点無アルカリガラス基板2に貼合わせる前の状態を示す。 FIG. 2 shows a state before is laminated a single-crystal silicon pieces 6 to the high strain point non-alkaline glass substrate 2. 単結晶シリコン片の二酸化珪素膜4は、この膜を化学気相成長法(CVD法)などによる成膜で得る場合には、この図2のように、単結晶シリコン片6の表面のみに形成される。 Silicon dioxide film 4 of the single crystal silicon pieces, in order to obtain the film chemical vapor deposition at a deposition by chemical vapor deposition (CVD), etc., as shown in FIG. 2, formed only on the surface of the single crystal silicon pieces 6 It is. 下記に述べる熱酸化法で形成する場合には、単結晶シリコン片6の表面と裏面との両方に形成される。 When forming a thermal oxidation method described below is formed on both the surface and the back surface of the single crystal silicon piece 6. そして、前記スマートカット法で単結晶シリコン片6が分割されると、表面側の二酸化珪素膜も除去され、前記図1で示すように単結晶シリコン薄膜5となる。 When the smart cut method with single crystal silicon pieces 6 are divided silicon dioxide film on the surface side is also removed, the single crystal silicon thin film 5 as shown in FIG. 1.
【0047】 [0047]
図3は、上述のようなSOI基板1の作成手順を示す図である。 Figure 3 is a diagram illustrating a procedure for creating SOI substrate 1 as described above. 前記高歪点無アルカリガラス基板2は、そのままでは、ぬれ性(親水性)が不十分であるため、ぬれ性を増すために、図3(a)から図3(b)で示すように、二酸化珪素(SiO 2 )膜3が、前記50〜300nm程度形成される。 The high strain point non-alkaline glass substrate 2, the intact, since wettability (hydrophilicity) is insufficient, in order to increase the wettability, as shown in FIG. 3 (b) from FIG. 3 (a), silicon dioxide (SiO 2) film 3 is formed about the 50 to 300 nm. その成膜は、たとえばプラズマ化学気相成長法(プラズマCVD法)によって、真空チャンバー中にTEOS(Tetra Ortho Silicate)ガスと酸素ガスとを流し、プラズマ放電をたてることによって行うことができる。 Its deposition, for example by plasma enhanced chemical vapor deposition (plasma CVD), flushed with a TEOS (Tetra Ortho Silicate) gas and oxygen gas into the vacuum chamber, can be carried out by generating a plasma discharge. 前記プラズマCVD法では、材料ガスをプラズマ放電により活性化して成膜するので、600℃以上の高温に上げることができない該高歪点無アルカリガラス基板2上への成膜には適している。 Wherein the plasma CVD method, since the deposited material gas is activated by plasma discharge, suitable for forming films to 600 ° C. or more can not be raised to a high temperature high-strain point non-alkaline glass substrate 2 above. 具体的な成膜法の概要は、次のとおりである。 Overview of the specific film-forming method is as follows.
【0048】 [0048]
前記真空チャンバー内に材料ガスであるTEOSガスと酸素ガスとを流し、真空度を133〜1330Paに調整する。 Flowing a TEOS gas and oxygen gas as the material gas into the vacuum chamber to adjust the degree of vacuum 133~1330Pa. 基板温度は、200〜400℃程度にしておく。 Substrate temperature, keep the order of 200 to 400 ° C.. その基板が置いてある載置台は、高周波電源の一方の電極にもなっており、他方の電極と載置台との間にRADIO FREQUENCY帯(RF帯)である周波数13.56MHzの高周波をかけ、プラズマ放電を生じさせる。 Table whose substrate is put is adapted also to one electrode of the high-frequency power source, multiplied by the frequency 13.56MHz high frequency is RADIO FREQUENCY band (RF band) between the mounting table and the other electrode, causing a plasma discharge. その高周波のパワー密度は、0.1W/cm 2程度である。 Power density of the high frequency is about 0.1 W / cm 2. このプラズマ放電によって、1分程度の時間で、前記50〜300nm程度の二酸化珪素膜3を形成することができる。 This plasma discharge, can be in the order of one minute, to form a silicon dioxide film 3 of about the 50 to 300 nm.
【0049】 [0049]
ここで、プラズマ周波数は、必ずしも前記RF帯でなくてもよく、マイクロ波帯(2.456GHz程度)であってもよい。 Here, the plasma frequency may not necessarily be the RF band, it may be a microwave band (about 2.456GHz). また、高歪点無アルカリガラス基板2がぬれ性が十分でない理由は、その化学組成にある。 The reason why the high strain point non-alkaline glass substrate 2 wettability is not sufficient, in its chemical composition. 二酸化珪素(SiO 2 )は、ぬれ性が良い材料であるが、これは同基板には50%程度しか含有されておらず、これが不十分なぬれ性を示す理由である。 Silicon dioxide (SiO 2) is the wettability is good material, which has not been contained only about 50% in the substrate, which is why exhibit poor wettability. 上記のように、二酸化珪素膜3を上記の厚さだけコーティングすることで、十分なぬれ性を得ることができる。 As described above, by coating the silicon dioxide film 3 by the thickness of the above, it is possible to obtain sufficient wettability.
【0050】 [0050]
一方、単結晶シリコン片6は、一般に、6、8、12インチの円板形状をしている。 On the other hand, the single crystal silicon pieces 6 generally has a circular disk shape 6, 8, 12 inches. また、一般には、ある濃度のホウ素や燐などの不純物がドープされており、比抵抗値は、10Ωcm程度と低くしてある。 Also, generally, has an impurity such as boron and phosphorus of a concentration is doped, resistivity values ​​are low and about 10 .OMEGA.cm. 結晶方位は、(100)面を有しているものが最も入手し易い。 Crystal orientation is likely the most available Those having a (100) plane. これを、表面から不純物が拡散しないように、熱酸化法などで、先ず図3(c)から図3(d)で示すように、二酸化珪素膜4を、50〜300nm程度形成する。 This, as an impurity from the surface is not diffuse, in a thermal oxidation method, first 3 from (c) as shown in FIG. 3 (d), the silicon dioxide film 4 is formed of about 50 to 300 nm. 前記熱酸化法としは、ドライO 2酸化でもよいが、この方法では酸化速度が遅いので、前記300nmの酸化膜を形成しようとすると膨大な時間がかかる。 And the thermal oxidation method, may be dry O 2 oxidation, since the slower oxidation rate in this way, it takes enormous time when an attempt is made to form an oxide film of the 300 nm. このため、パイロ酸化やスチーム酸化など、酸化速度が大きい方法を用いてもよい。 Therefore, such pyrolytic oxidation and steam oxidation, a method may be employed a large oxidation rate.
【0051】 [0051]
この後、図3(e)で示すように、水素イオンを注入する。 Thereafter, as shown in FIG. 3 (e), the implantation of hydrogen ions. その注入条件の一例は、加速電圧が12〜36kV、注入量が4〜6×10 16 cm -2程度である。 An example of implantation conditions are an acceleration voltage is 12~36KV, injection volume of about 4~6 × 10 16 cm -2. この水素イオン注入によって、参照符10で示すように、単結晶シリコン片6中の所定の深さ(前記40〜200nm)の面に水素イオン打込み面が形成される。 This hydrogen ion implantation, as indicated by reference symbol 10, the hydrogen ion implantation surface to the surface of a predetermined depth in the single crystal silicon pieces in 6 (the 40 to 200 nm) is formed.
【0052】 [0052]
このように準備された高歪点無アルカリガラス基板2および単結晶シリコン片6は、表面のパーティクルを除去するために、アンモニア水および過酸化水素水を純水で希釈した、いわゆるSCI溶液で洗浄される。 Such high strain point non-alkaline glass substrate 2 and the monocrystalline silicon pieces were prepared 6, in order to remove particles on the surface, ammonia water and hydrogen peroxide solution diluted with pure water, washed with a so-called SCI solution It is. 前記SCI溶液は、たとえば市販の28%アンモニア水と、35%の過酸化水素水と、比抵抗10MΩcm以上の純水とを、容積比1:2:12などの比率で混合し、30〜80℃の温度に熱して作成される。 The SCI solution, for example, a commercially available 28% ammonia water, and 35% aqueous hydrogen peroxide, and pure water or the resistivity 10Emuomegacm, volume ratio 1: 2 were mixed in a ratio such as 12, 30 to 80 It is created by heating to a temperature of ℃. このSCI溶液に前記高歪点無アルカリガラス基板2および単結晶シリコン片6を10分程度浸漬させて、表面のパーティクルを除去する。 The high strain point non-alkaline glass substrate 2 and the monocrystalline silicon pieces 6 to the SCI solution was immersed for about 10 minutes, to remove particles on the surface. この後、超音波下あるいはメガソニック下での純水洗浄によるパーティクル除去を5分程度した後、純水流水下で10分程度洗浄して、それぞれの表面から薬液を取除き、スピンドライヤーなどで乾燥させる。 Then, after about 5 minutes the particle removal by cleaning with pure water under ultrasound or under megasonic and washed for about 10 minutes under pure water water, remove the chemical from the respective surfaces, with a spin dryer dry.
【0053】 [0053]
このようにして洗浄した高歪点無アルカリガラス基板2と単結晶シリコン片6とは、互いに表面を近付けると、van der Waals 力によって接着する。 Thus a high strain point non-alkaline glass substrate 2 was washed by a single-crystal silicon pieces 6, the closer the surface together, to adhere by van der Waals forces. この様は、図3(f)に示した。 This manner, as shown in FIG. 3 (f). この際、単結晶シリコン片6を逆さにして、前記水素イオンの注入面を高歪点無アルカリガラス基板2に密着させる。 In this case, the single crystal silicon pieces 6 by inversion, is brought into close contact the injection surface of the hydrogen ions in the high strain point non-alkaline glass substrate 2. 密着させる時の力は、良好な洗浄がなされており、表面のパーティクルが除去されていて表面が十分活性化されている場合には、ほんの僅かでよい(たとえば、数百g程度)。 Force when brought into close contact is good cleaning is performed, if is sufficiently activated particles have been removed the surface of the surface only may slightly (e.g., several hundred g). 前記van der Waals 力による引力とは、原子間距離の6乗に反比例して変化するものである。 Wherein the attractive force due to van der Waals force, is to vary inversely with the sixth power of the distance between atoms. そこで、表面の原子同士が固体の原子間距離と比較できるような距離に近付くと接着した状態になる。 Therefore, a state in which atoms between the surface adhered with the approaches to a distance that can be compared to the interatomic distance of a solid. 接着した状態は、高歪点無アルカリガラス基板2が透明基板である場合には、裏面から目視で見て干渉色が消失することで確認可能である。 Adhered state, when the high strain point non-alkaline glass substrate 2 is a transparent substrate can be confirmed by interference color when viewed visually from the rear surface is lost.
【0054】 [0054]
このように単結晶シリコン片6を接着させた高歪点無アルカリガラス基板2は、前述のように相互に近付けたことによる接着(van der Waals結合) から、熱処理を施すことによって、化学的に結合したボンドとなる。 Thus high strain point non-alkaline glass substrate 2 obtained by bonding the single crystal silicon pieces 6, the adhesion due to the close to each other as described above (van der Waals bonds), by heat treatment, chemically the bound bond. つまり、表面の水素が熱により消散し、それぞれの基体上にある原子同士の空いた手が結合してゆき、接着力が強化される。 In other words, the hydrogen on the surface is dissipated by the heat, so on are bound hand empty between atoms that are on each of the substrate, the adhesive force is enhanced. これらは、本件発明者によれば、前記特開平11−163363号のような800〜1200℃の高温でなくとも、300℃程度以上の温度でなされることが確認された。 These, according to the present inventors, without a high temperature of 800 to 1200 ° C., such as the Japanese Patent Laid-Open No. 11-163363, it was confirmed to be made are more than 300 ° C. temperature. 一方、基板である高歪点無アルカリガラスは、歪点が700℃以下である為、これ以上の温度に上げると変形してしまうので、本発明のように基板に高歪点無アルカリガラスを用いた場合、上述のような接着力強化の熱処理の最高温度は、650℃程度に制約され、本件発明者によれば、最高温度が600℃程度でも充分な接合強度が得られることが確認された。 On the other hand, high strain point non-alkaline glass which is a substrate, because the strain point of 700 ° C. or less, so deformed and raised to a temperature above the high strain point non-alkali glass substrate as in the present invention when used, the maximum temperature of the heat treatment of the reinforcing adhesive force as described above, is constrained to about 650 ° C., according to the present inventor, the maximum temperature sufficient bonding strength can be obtained even at about 600 ° C. has been confirmed It was.
【0055】 [0055]
このようにして接着された高歪点無アルカリガラス基板2と単結晶シリコン片6とは、界面で、1×10 5 dyn/cm 2程度の接着力を有しており、これはCVD装置などで形成された薄膜の接着力と比較することができる値である。 Thus high strain point non-alkaline glass substrate 2 are bonded with the single-crystal silicon pieces 6, the interface has a 1 × 10 5 dyn / cm 2 of about adhesion, which is a CVD apparatus in a value that can be compared to the adhesion of the formed thin film. この接着力の評価は、密着している単結晶シリコン薄膜5を端の部分から剥がす試験によりなされる。 The evaluation of the adhesion is done by testing peeling the single crystal silicon thin film 5 which is in close contact with the portion of the end. 「弾性理論」(エリ・デ・ランダウ=イェ・エム・リフシッツ著、佐藤常三訳、東京図書)には、物体から薄層(厚さh)が分離面上で表面牽引力に逆らってこれに作用する外力によって剥ぎ取られる際、単位長さあたりの接着力αは、 "Elastic theory" (Eli de Landau = Ye M. Lifshitz al., Tsunezo translation Sato, Tokyo books), the to this from the object thin layer (thickness h) is against the surface traction on the separation surface when stripped by external forces acting, the adhesive force per unit length alpha,
【0056】 [0056]
【数1】 [Number 1]
【0057】 [0057]
で表される。 In represented. ここで、Eは薄膜のヤング率、σは薄膜のポアッソン比、hは薄膜の厚さ、xは薄膜が密着している平面の横方向の軸、ζは薄膜の法線方向の剥ぎ取られようとしている膜の変位である。 Here, E is the Young's modulus of thin film, sigma is Poisson ratio of the thin film, h is the thickness of the thin film, x is the transverse axis of the plane on which the thin film is in intimate contact, the ζ stripped in the normal direction of the film it is a principal and to have the displacement of the membrane. この接着力αは、ζという法線方向の変位のx軸に対する2階偏微分係数を求めることで得られる。 The adhesion α is obtained by calculating the second-order partial derivative with respect to x-axis in the normal direction of displacement of zeta.
【0058】 [0058]
また、接着力強化のための熱処理を行う際は、ガラス基板の熱膨張率が単結晶シリコン片6のそれよりも大きいことが、安定した接着が行われる要因となる。 Also, when performing the heat treatment for strengthening adhesion, coefficient of thermal expansion of the glass substrate is greater than that of the single crystal silicon pieces 6, a factor which stable adhesion is performed. シリコンの熱膨張率は、室温付近では2.6×10 -6 deg -1程度、500℃程度の温度では4.1×10 -6 deg -1程度である。 Thermal expansion coefficient of silicon, 2.6 × 10 -6 deg -1 degree at around room temperature, at a temperature of about 500 ° C. is about 4.1 × 10 -6 deg -1. 一方、本発明で用いる前記高歪点無アルカリガラス基板は、室温から700℃程度の温度範囲で単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができるもので、たとえばアルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスから成り、50〜300℃の温度範囲に亘って、熱膨張率は、4.7×10 -6 deg -1程度である。 Meanwhile, the high strain point non-alkaline glass substrate used in the present invention, which can be thermal expansion than the single crystal silicon at a temperature range of about 700 ° C. from room temperature to obtain an equivalent or larger substrate, such as alkaline earth - alumino borosilicate glass, barium - alumino borosilicate glass, alkaline earth - zinc - lead - alumino borosilicate glass or alkaline earth - zinc - consists alumino borosilicate glass, over a temperature range of 50 to 300 ° C., thermal expansion coefficient is about 4.7 × 10 -6 deg -1. したがって、前記50〜300℃の温度範囲では、高歪点無アルカリガラス基板2の方が熱膨張率が大きい。 Therefore, in the temperature range of the 50 to 300 ° C., towards the high strain point non-alkaline glass substrate 2 has a greater coefficient of thermal expansion. なお、本発明では、前記非晶質無アルカリガラス基板とは、アルカリ含有量が1%以下の微量の物を言い、具体的な製品では、たとえばコーニング社のコーニング#1737ガラスなどが挙げられる。 In the present invention, the A amorphous inorganic alkali glass substrate, an alkali content of said ones of less than 1% of the trace, in a specific product, such as Corning Corning # 1737 glass.
【0059】 [0059]
前記熱処理のために、接着された高歪点無アルカリガラス基板2および単結晶シリコン片6が炉に入れられ、高温になっている際の反りの様子を、図4に模式的に示す。 For the heat treatment, high strain point non-alkaline glass substrate 2 and the monocrystalline silicon pieces 6 are placed in an oven that is adhered, the state of warping when they are hot, schematically shown in FIG. 上述のような熱膨張率の関係で、熱処理を行うための高温下に晒した際、高歪点無アルカリガラス基板2は下に凸方向に反る。 In relation coefficient of thermal expansion as described above, upon exposure to a high temperature for performing the heat treatment, high strain point non-alkaline glass substrate 2 is warped in a convex direction below. この時、前記van der Waals 力により接着している両者の内、単結晶シリコン片6の高歪点無アルカリガラス基板2付近の部分が横方向に引張られるけれども、前記のように高歪点無アルカリガラス基板2が下に凸方向に反ることによって、単結晶シリコン片6の端から剥がれる力が反る方向と一致し、これが単結晶シリコン片6が接着面から剥れる力を相殺して剥がれが起こらず、ボンドが形成される要因となる。 At this time, among them being bonded by the van der Waals force, though high strain point non-alkaline glass substrate 2 near the portion of the single crystal silicon piece 6 is pulled in the transverse direction, Mu Koibitsuten as the by alkali glass substrate 2 is warped in a convex direction on the lower, consistent with the direction of force detached from the end of the single crystal silicon pieces 6 is warped, which offset the force monocrystalline silicon pieces 6 are peeled from the adhesive surface peeling does not occur, it causes the bond is formed.
【0060】 [0060]
しかしながら、前記水素イオンの打込み面10での水素脆化による分離は、600℃程度以上の温度でないと生じないので、600℃程度の温度とすることで、前記接着力を強化する熱処理と、この単結晶シリコン片6の分離のための熱処理とを、一括して効率的に行うことができる。 However, the separation by hydrogen embrittlement in implantation surface 10 of the hydrogen ions, does not occur unless the temperature of at least about 600 ° C., by a temperature of about 600 ° C., and heat treatment to enhance the adhesion, the a heat treatment for separation of the single crystal silicon pieces 6 can be efficiently performed collectively. 一例として、600℃、30〜60分の熱処理を行うと、前述のように接着した面の接着力が強化されるとともに、単結晶シリコン片6が前記水素イオンの打込み面10で分離する。 As an example, 600 ° C., if a heat treatment is carried out 30 to 60 minutes, with adhesion of adhered surfaces are enhanced as described above, the single crystal silicon pieces 6 are separated by implantation surface 10 of the hydrogen ions. この分離した状態を示したのが、前記図1および図3(g)である。 It shows this separated state is FIG. 1 and FIG. 3 (g).
【0061】 [0061]
その熱処理の際に、TDS(Temperature Desorption Spectroscopy)の評価を行うと、単結晶シリコン片6中あるいは二酸化珪素膜3,4の表面からは、300℃を超える温度あたりから水素が抜けてゆく様が観測される。 During the heat treatment, when the evaluation of TDS (Temperature Desorption Spectroscopy), the surface of the single crystal silicon piece 6 during or silicon dioxide film 3,4, like Yuku missing hydrogen from per temperatures above 300 ° C. is It is observed. この水素が抜ける際に、単結晶シリコン片6の水素イオンの打込み面10の所から水素が急激に消散し、該単結晶シリコン片6が単結晶シリコン薄膜5と単結晶シリコン片6aとに分離し、高歪点無アルカリガラス基板2上に単結晶シリコン薄膜5が得られる。 When this hydrogen is exit, hydrogen from where the implantation surface 10 of the hydrogen ions of the single crystal silicon pieces 6 is rapidly dissipated, separate single-crystal silicon pieces 6 and the single crystal silicon thin film 5 into a single-crystal silicon pieces 6a and a single crystal silicon thin film 5 is obtained on the high strain point non-alkaline glass substrate 2. 以上のような処理によって、前記膜厚40〜200nmの単結晶シリコン薄膜5を有するSOI基板1が形成される。 The above processing, SOI substrate 1 having a single-crystal silicon thin film 5 of the thickness 40~200nm is formed. この膜厚範囲内で、素子形成したトランジスタのチャネル部が完全空乏化していることが重要である。 Within this thickness range, it is important that the channel portion of a transistor element formed is completely depleted.
【0062】 [0062]
なお、上述の説明では、熱処理を1段階で説明したが、多段階で行うことで、接着力をより強化することができる。 In the above description, it has been described heat-treated in one step, by performing in multiple steps, it is possible to further enhance the adhesion. 特に、接着力強化のための熱処理(300〜550℃程度の温度)と、分離のための熱処理とを個別の段階に分けて行ってもよい。 In particular, the heat treatment for strengthening adhesion (temperature of about 300 to 550 ° C.), heat treatment and may be a carried out by dividing into separate stages for separation. その場合、接着力の強化は、上記のように300℃程度以上の温度でなされるので、300〜550℃の単結晶シリコン片6が打込み面10で分離しない温度で、15分程度以下の短時間の処理で、該接着力強化のための第1段階目の熱処理を行い、その後に、600〜700℃の温度で、分離のための第2段階目の熱処理を行うことで、接合面から膜が剥がれ、単結晶シリコン片6そのものが熱処理後剥がれてしまう不良品の数を低減することができる。 In that case, enhanced adhesion, since it is made at temperatures above about 300 ° C. As described above, at a temperature monocrystalline silicon pieces 6 of 300 to 550 ° C. is not separated in the implantation surface 10, about 15 minutes or less short in time of processing, performing a first-stage heat treatment for strengthening the adhesive force, thereafter, at a temperature of 600 to 700 ° C., by performing a second-stage heat treatment for separation, from the junction surface film peeling, itself monocrystalline silicon pieces 6 can reduce the number of defective products peeled off after the heat treatment.
【0063】 [0063]
また、上述の説明では、前記熱処理には、電気炉を用いる例を示しているが、レーザなどの光(ランプ)アニールによる概ね850℃以上のピーク温度を含む瞬間熱アニ−ルによって行ってもよい。 In the above description, the heat treatment is shown an example of using an electric furnace, rapid thermal annealing includes a generally 850 ° C. or more peak temperature by light (lamps) annealing, such as a laser - be carried out by Le good. 前記電気炉による加熱では、熱容量が大きいので、高歪点無アルカリガラス基板2を急激に昇温、降温すると割れてしまうのに対して、この瞬間熱アニ−ルによる加熱は熱容量が小さいので、急激に昇温、降温しても前記割れを生じることはない。 The heating by the electric furnace, since the heat capacity is large, rapidly raising the temperature of the high strain point non-alkaline glass substrate 2, while the cracked and the temperature decreases, the rapid thermal annealing - the heating by Le has a small heat capacity, rapidly heated, not to cause the crack even when cooled. さらにまた、SOI基板1を製造する上でのスループットを向上することができる。 Furthermore, it is possible to improve the throughput in manufacturing an SOI substrate 1.
【0064】 [0064]
以上のようにして作成されたSOI基板1は、たとえば前記高歪点無アルカリガラス基板2に可視光を透過する材料を用いた場合、前記単結晶シリコン薄膜5の層に薄膜トランジスタを形成して、TFT液晶ディスプレイ(LCD:Liquid Crystal Display)装置、TFT有機エレクトロ・ルミネッセンス(OLED:Organic Light Emitting Diode)表示装置などに加工される。 Above SOI substrate 1 is prepared as, for example when a material which transmits visible light to the high strain point non-alkaline glass substrate 2, to form a thin film transistor layer of the monocrystalline silicon thin film 5, TFT LCD display (LCD: liquid crystal display) device, TFT organic electroluminescence (OLED: organic Light Emitting Diode) are processed into a display device. このようなアクティブマトリクス駆動の表示パネルに、本発明によるSOI基板1を導入することで、トランジスタの特性の均一化、安定化、高性能化を図ることができ、前記アクティブマトリクスのドライバから、周辺ドライバ、タイミングコントローラ等のシステムを集積化することも可能になる。 A display panel of such an active matrix driving, by introducing the SOI substrate 1 according to the present invention, uniformity of characteristics of the transistor, stabilization can improve the performance, from the active matrix driver, peripheral driver, it becomes possible to integrate the system such as a timing controller. また、必要な部分に単結晶シリコン片6を貼付ければよく、大面積の基板にも対応することができる。 Further, it suffices Kere affixed monocrystalline silicon pieces 6 in a necessary portion, it is possible to cope with a large-area substrate.
【0065】 [0065]
以上のように、本発明によるSOI基板1では、スマートカット法などで得られる単結晶シリコン薄膜5を基板に貼合わせて作成されるSOI基板において、貼合わせる際に300℃程度でも充分な接合強度が得られることに着目し、その基板に、非晶質無アルカリガラス基板である高歪点無アルカリガラス基板2を用いる。 As described above, in the SOI substrate 1 according to the present invention, the SOI substrate is prepared by laminating a single-crystal silicon thin film 5 obtained by the smart cut method to the substrate, sufficient bonding strength at about 300 ° C. When is laminated Noting that is obtained on the substrate, using a high strain point non-alkaline glass substrate 2 which is amorphous inorganic alkali glass substrate.
【0066】 [0066]
したがって、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにSOI基板を製造することができる。 Therefore, it is not necessary to use the regulatory the crystallized glass of the glass and high heat resistance the composition, using a high strain point non-alkaline glass which is generally used in a liquid crystal display panel or the like by active matrix driving, SOI substrate at a low cost it can be produced. また、前記熱処理の温度が低いために、800〜1200℃で熱処理を行う従来と比較して、半導体層へのアルカリ金属の拡散を何桁も小さくできる。 Further, since the temperature of the heat treatment is low, as compared with the conventional heat treatment is performed at 800 to 1200 ° C., it can be reduced by orders of magnitude the diffusion of alkali metal into the semiconductor layer. これによって、前記拡散を防止するために形成される二酸化珪素膜3,4などの膜厚を従来よりも薄くすることができ、スループットを向上することができる。 Thus, the thickness of such a silicon dioxide film 3 and 4 are formed to prevent the diffusion can be made thinner than conventionally, it is possible to improve the throughput.
【0067】 [0067]
また、室温から700℃程度の温度範囲で単結晶シリコンの熱膨張率よりも熱膨張率が同等または大きい高歪点無アルカリガラス基板2を用いることで、最高温度が600℃程度の単結晶シリコン片6から前記単結晶シリコン薄膜5への分離および単結晶シリコン片6の該高歪点無アルカリガラス基板2への接着力を高める熱処理の際に、基板割れや単結晶シリコン薄膜5の剥離を抑えることができる。 In addition, the use of high strain point non-alkaline glass substrate 2 thermal expansion coefficient equal to or greater than the thermal expansion coefficient of the single crystal silicon at a temperature range of about 700 ° C. from room maximum temperature of about 600 ° C. monocrystalline silicon when the strip 6 of the heat treatment to enhance the adhesion to the high strain point non-alkaline glass substrate 2 of the separation and the single crystal silicon pieces 6 to the monocrystalline silicon thin film 5, peeling of the substrate crack or a single crystal silicon thin film 5 it can be suppressed.
【0068】 [0068]
上述の説明では、単結晶シリコン片6は、最も入手し易い表面が(100)面のものを元に説明したが、(110)面や(100)面など、他の方位のものも、全く同様に、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するSOI基板を製造することができる。 In the above description, the single crystal silicon pieces 6, are most available easily the surface has been described based on one of (100) plane, etc. (110) plane or a (100) plane, even those of other orientations, quite Similarly, from the time that could, as it is not necessary surface polishing can be produced an SOI substrate having a flat silicon film surface.
【0069】 [0069]
そして、(100)方位のものに比べて、(110)方位のものでは、最近接原子同士がこの(110)面に最も沢山並んでいるので、該単結晶シリコン片6を分離した際に、分離面が頗る平坦になり、本SOI基板1に作成したシリコントランジスタの不良率を小さくすることができる。 Then, (100) than that of the orientation (110) intended orientation, recently because contact between atoms are arranged most lot this (110) plane, when separating the single crystal silicon pieces 6, separation surface is extremely becomes flat, it is possible to reduce the failure rate of the silicon transistor created in the SOI substrate 1.
【0070】 [0070]
また、(111)方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの(111)面から小さいずれの角度に存在するので、該単結晶シリコン片6を分離した際に、分離面が頗る平坦になり、本SOI基板1に作成したシリコントランジスタの不良率をさらに小さくすることができる。 Moreover, when those of (111) orientation, the plane of separation coincides with cleavage plane of the single crystal silicon ingot, and in the same plane, the nearest atom to each other are present at an angle of less deviation from the (111) plane because, when separating the single crystal silicon pieces 6, the separation surface is extremely becomes flat, the failure rate of the silicon transistor created in the SOI substrate 1 can be further reduced.
【0071】 [0071]
本発明の実施の他の形態について、図5および図6に基づいて説明すれば、以下のとおりである。 For another embodiment of the present invention, with reference to FIGS. 5 and 6, it is as follows.
【0072】 [0072]
図5は、本発明の実施の他の形態のSOI基板11の作成手順を示す図である。 Figure 5 is a diagram illustrating a procedure for creating other forms of SOI substrate 11 of the present invention. このSOI基板11は、前述のSOI基板1に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。 The SOI substrate 11 is similar to the SOI substrate 1, corresponding portions are denoted by the same reference numerals, and description thereof is omitted. 注目すべきは、このSOI基板11では、図5(h)で示すように、多結晶シリコン薄膜12と前記単結晶シリコン薄膜5とを同一の高歪点無アルカリガラス基板2上に作成することである。 Notably, in the SOI substrate 11, as shown in Figure 5 (h), to create a polycrystalline silicon thin film 12 and the monocrystalline silicon thin film 5 on the same on the high strain point non-alkaline glass substrate 2 it is.
【0073】 [0073]
先ず、図5(a)から図5(b)で示すように、高歪点無アルカリガラス基板2上に、アンダーコート膜となる絶縁膜13が、プラズマ化学気相成長法(PECVD法)によって、厚さ300nm程度形成される。 First, as shown in FIG. 5 (b) from FIG. 5 (a), on the high strain point non-alkaline glass substrate 2, an insulating film 13 made of an undercoat film, by plasma chemical vapor deposition (PECVD method) It is formed to a thickness of about 300 nm. このアンダーコート膜の最上層は、ぬれ性が良好な前記二酸化珪素膜とされる。 Top layer of the undercoat film, wettability is good the silicon dioxide film. 次に、図5(c)で示すように、前記PECVD法で、アモルファスシリコン膜14が30〜200nm形成され、脱水素アニールを400〜500℃で行い、アモルファスシリコン膜14中の水素を抜く。 Next, as shown in FIG. 5 (c), the by the PECVD method, an amorphous silicon film 14 is formed 30 to 200 nm, a dehydrogenation annealing conducted at 400 to 500 ° C., removing the hydrogen in the amorphous silicon film 14. その後、図5(d)から図5(e)で示すように、アモルファスシリコン膜14でTFTを形成する領域14aをエキシマレーザで溶融・結晶化(レーザ結晶化)し、多結晶シリコン薄膜12とする。 Thereafter, as shown in FIG. 5 (e) from FIG. 5 (d), the area 14a forming a TFT of amorphous silicon film 14 is melted and crystallized by excimer laser (laser crystallization), the polycrystalline silicon thin film 12 to. この時の多結晶シリコン薄膜12の膜厚は、後で形成する単結晶シリコン薄膜5の膜厚、たとえば前記40〜200nmと合わせておくのが重要である。 The thickness of the case of the polycrystalline silicon thin film 12, the thickness of the monocrystalline silicon thin film 5 to be formed later, for example it is important keep together with the 40 to 200 nm.
【0074】 [0074]
レーザ結晶化後は、図5(e)から図5(f)で示すように、単結晶シリコン薄膜5が貼合わせられる領域14bのシリコン膜をエッチングして除去しておく。 After laser crystallization, as shown in FIG. 5 (f) from FIG. 5 (e), the previously removed silicon film in a region 14b where the single-crystal silicon thin film 5 is laminated by etching. この際、多結晶シリコン薄膜12の表面がフォトレジストと密着して汚染が気になる場合には、フォトレジスト塗布前に多結晶シリコン薄膜12の表面に二酸化珪素膜を厚さ30〜100nm程度形成しておけばよい。 At this time, when the surface of the polycrystalline silicon thin film 12 is contaminated by contact with the photoresist anxious, photoresist coating prior to the surface thickness of about 30~100nm a silicon dioxide film of the polycrystalline silicon thin film 12 formed it is sufficient to. また、多結晶シリコン薄膜12の膜厚から、必要であれば、前記絶縁膜13の厚さ方向における一部も合わせて、単結晶シリコン薄膜5の膜厚が多結晶シリコン薄膜12の膜厚と一致するように、エッチング除去される。 Further, the film thickness of the polycrystalline silicon thin film 12, if necessary, also partially fit in the thickness direction of the insulating film 13, the thickness of the single crystal silicon thin film 5 and the film thickness of the polycrystalline silicon thin film 12 as match, it is etched away.
【0075】 [0075]
続いて、前記水素イオンを注入された単結晶シリコン片6が前記エッチング除去した領域14bを覆う形状に切断され、前記図3(f)から図3(g)と同様に、図5(g)から図5(h)で示すように、単結晶シリコン片6を前記エッチング処理された領域14bに貼合わせ、更に前記600℃程度の熱工程を経ることによって、単結晶シリコン片6を水素イオン打込み面10から分離させて、単結晶シリコン薄膜5を得る。 Subsequently, the single crystal silicon pieces 6 which are implanted hydrogen ions is cut into a shape to cover a region 14b which is the etching removal, as FIG. 3 (g) from FIG 3 (f), FIG. 5 (g) from as shown in Figure 5 (h), laminating the single crystal silicon pieces 6 on the etched region 14b, by further passing through the 600 ° C. of about thermal process, a single crystal silicon pieces 6 hydrogen ion implantation to separate from the surface 10, obtain a single crystal silicon thin film 5.
【0076】 [0076]
これらの薄膜5,12が双方ある場合でも、また前述のSOI基板1のように単結晶シリコン薄膜5のみの場合でも、TFTの形成プロセスは以下の図6で示すとおりである。 Even if these films 5 and 12 is both Even if only the single-crystal silicon thin film 5 as described above in the SOI substrate 1, formation of the TFT process is as shown in Figure 6 below. 図6は、前記SOI基板11から作成した薄膜トランジスタ21の一例の断面図である。 Figure 6 is a cross-sectional view of one example of the thin film transistor 21 created from the SOI substrate 11. この薄膜トランジスタ21の作成手順を端的に説明すると、先ず前記薄膜5,12を、形成するトランジスタサイズに合わせてパターニングする。 To describe the procedure for creating the thin film transistor 21 briefly, the first the thin film 5 and 12 is patterned in accordance with the transistor size to form. 次に、ゲート絶縁膜22を形成する。 Next, a gate insulating film 22. このゲート絶縁膜22には、二酸化珪素を主成分とした膜が最適で、たとえば厚さ30〜200nmである。 The gate insulating film 22, the optimum film mainly containing silicon dioxide, for example, a thickness of 30 to 200 nm. ゲート絶縁膜22は、200〜400℃の温度で成膜すると緻密性が劣る膜になるため、成膜後、600℃程度の温度で緻密化アニールをする。 The gate insulating film 22, to become a film denseness is poor when formed at a temperature of 200 to 400 ° C., after the film formation, the densification annealing at a temperature of about 600 ° C.. このアニールは、水素イオン注入した単結晶シリコン膜の結晶質を注入前の結晶質に戻すという処理も兼ねている。 This annealing serves also as processing of returning crystalline hydrogen ion-implanted single-crystal silicon film to the crystalline prior to injection.
【0077】 [0077]
この後、ゲート電極膜23を300nm程度成膜し、適切な形状にパターニングする。 Thereafter, the gate electrode film 23 is deposited about 300 nm, is patterned to an appropriate shape. さらに、前記ゲート電極膜23をマスクとして、前記薄膜5,12にイオンが打込まれ、n +またはp +領域24が形成される。 Furthermore, the gate electrode film 23 as a mask, ions are implanted into the thin film 5,12, n + or p + region 24 is formed. このとき、本発明では、前述のように単結晶シリコン薄膜5の厚さを200nm程度以下とすることで、チャネル領域25を完全空乏化することができる。 In this case, in the present invention, the thickness of the single crystal silicon thin film 5 as described above is set to lower than or equal to about 200 nm, it is possible to completely deplete the channel region 25.
【0078】 [0078]
続いて、層間絶縁膜26を400nm程度形成した後、ソース・ドレイン電極のコンタクトを取る箇所に穴をあける。 Subsequently, an interlayer insulating film 26 is formed about 400 nm, holes in positions to contact the source and drain electrodes. その後、ソース・ドレインメタル膜27を400nm程度成膜し、パターニングする。 Then, the source-drain metal film 27 to 400nm about the deposition, patterning. 場合によっては、n型MOSTFTでは、前記イオン打込み時に、LDD構造として、高信頼性を得るようにする。 Optionally, the n-type MOSTFTs, during the ion implantation, as an LDD structure, so as to obtain high reliability.
【0079】 [0079]
このようにして作成した薄膜トランジスタ21は、貼合わせ・分離によって単結晶シリコン薄膜5を得た箇所は、チャネル部となるシリコン膜が単結晶であるため、多結晶シリコン薄膜12で見られる粒界からの電気伝導がなく、高い特性を得ることができ、また同じ単結晶シリコン薄膜5上の全トランジスタに亘って特性が均一である。 TFT 21 created in this way, locations to obtain a single-crystal silicon thin film 5 by laminating and separating, since the silicon film serving as a channel portion is a single crystal, the grain boundary observed in the polycrystalline silicon thin film 12 without electrical conductivity of, it is possible to obtain high characteristics, are uniform characteristics over the entire transistor on the same single-crystal silicon thin film 5. このため、たとえばLCDディスプレイに用いる場合には、ソースドライバ部や周辺回路に用いられる。 Thus, for example, in the case of using the LCD display is used in the source driver unit and the peripheral circuits. これに対して、前記薄膜トランジスタ21を多結晶シリコン薄膜12から作成した箇所は、比較的特性の劣る絵素部やゲートドライバ部に用いられる。 In contrast, positions that created the thin film transistor 21 of polycrystalline silicon thin film 12 is used for the pixel portion and a gate driver part with poor relatively properties.
【0080】 [0080]
本件発明者の作成結果によると、単結晶シリコン薄膜トランジスタは、NMOSTFTでは、電界効果移動度が500cm 2 /V・sec 、閾値電圧が1.0V、オフ電流が1×10 -12 Aで、PMOSTFTでは、電界効果移動度が250cm 2 /V・sec 、閾値電圧が−1.0V、オフ電流が1×10 -12 Aで、共に均一性に優れた薄膜トランジスタが得られた。 According to the present invention's creation result, single crystal silicon thin film transistor, the nMOSTFT, field-effect mobility 500cm 2 / V · sec, the threshold voltage is 1.0 V, off current at 1 × 10 -12 A, the PMOSTFT , the field-effect mobility 250cm 2 / V · sec, the threshold voltage -1.0 V, the off current is 1 × 10 -12 a, a thin film transistor was obtained with excellent both uniformity.
【0081】 [0081]
このように構成することによって、貼合わせられた単結晶シリコン薄膜5の領域14bと多結晶シリコン薄膜12の領域14aとが概ね同等の高さであるSOI基板11を得ることができる。 According to such a constitution, it is possible to obtain the SOI substrate 11 and the region 14a of the region 14b of was laminated monocrystalline silicon thin film 5 and the polycrystalline silicon thin film 12 is substantially equal in height. その結果、島エッチングを含め、前記領域14a,14bに対して、以降の殆どの工程を同時に処理することができる。 As a result, including the island etching, the region 14a, with respect to 14b, it is possible to simultaneously handle most steps subsequent. また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。 Also, the smaller transistors and circuits stepped formation, for example, in the case of the liquid crystal panel, becomes dominant in the cell thickness control.
【0082】 [0082]
【発明の効果】 【Effect of the invention】
本発明のSOI基板は、以上のように、いわゆるスマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるSOI基板において、前記単結晶シリコン片を基板に貼合わせる際に、300℃程度でも充分な接合強度が得られることに着目し、その基板に、非晶質無アルカリガラス基板を用い、最高温度が600℃程度で、前記単結晶シリコン片の基板への貼合わせおよび薄膜への分離を行う。 SOI substrate of the present invention, as described above, the SOI substrate is prepared by laminating a single-crystal silicon thin film obtained by the so-called smart cut method to the substrate, when is laminated to the single crystal silicon pieces to a substrate, Noting that sufficient bonding strength can be obtained even at about 300 ° C., in the substrate, using the amorphous inorganic alkali glass substrate, at a maximum temperature of about 600 ° C., laminating and to the substrate of the single crystal silicon pieces the separation of the thin film.
【0083】 [0083]
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにSOI基板を製造することができる。 Therefore, it is not necessary to use the regulatory were crystallized glass or glass high heat the composition, using a high strain point non-alkaline glass which is generally used in a liquid crystal display panel or the like by active matrix driving, SOI low cost it is possible to manufacture the board. また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。 Further, in order to prevent the diffusion of alkali metal into the semiconductor layer, for example, oxide film and formed in the single crystal silicon on one side, the thickness of such a silicon dioxide film formed on the substrate side, the temperature of the heat treatment is low can be made thinner than conventionally, it is possible to improve the throughput.
【0084】 [0084]
また、本発明のSOI基板は、以上のように、前記非晶質無アルカリガラス基板を、前記単結晶シリコンよりも熱膨張率が同等または大きいものとする。 Further, SOI substrate of the present invention, as described above, the amorphous inorganic alkali glass substrate, thermal expansion than the single crystal silicon is assumed equal to or greater.
【0085】 [0085]
それゆえ、単結晶シリコン片内に打込んだ水素イオンを消散させて分離する工程および単結晶シリコン片の基板への接着力を高める工程での熱処理の際に、基板が下に凸方向に反り、単結晶シリコン片の端から剥がれる力が反る方向と一致して、剥がれが起こらないようになる。 Hence, during heat treatment in the step of increasing the adhesion to the substrate of the step and the single-crystal silicon pieces separated by dissipating the hydrogen ions are implanted into the single crystal silicon pieces, warping in the convex direction substrate underneath , consistent with the direction of force detached from the end of the single-crystal silicon pieces is warped, so peeling does not occur. これによって、基板割れや単結晶シリコン片の剥離を抑えることができる。 Thereby, it is possible to suppress the peeling of the substrate crack or a single crystal silicon pieces.
【0086】 [0086]
さらにまた、本発明のSOI基板は、以上のように、前記非晶質無アルカリガラス基板を、アルカリ土類−アルミノ硼珪酸ガラス、バリウム−アルミノ硼珪酸ガラス、アルカリ土類−亜鉛−鉛−アルミノ硼珪酸ガラスまたはアルカリ土類−亜鉛−アルミノ硼珪酸ガラスとする。 Furthermore, SOI substrate of the present invention, the above manner, the amorphous inorganic alkali glass substrate, alkaline earth - alumino borosilicate glass, barium - alumino borosilicate glass, alkaline earth - zinc - lead - alumino borosilicate glass or alkaline earth - zinc - and alumino borosilicate glass.
【0087】 [0087]
それゆえ、上述の単結晶シリコンよりも熱膨張率が同等または大きい基板を得ることができる。 Therefore, thermal expansion than the single crystal silicon described above it is possible to obtain the same or greater substrate.
【0088】 [0088]
また、本発明のSOI基板は、以上のように、前記単結晶シリコン片の貼合わせられる表面を、(111)面、(110)面または(100)面とする。 Further, SOI substrate of the present invention, as described above, the cemented is the surface of the monocrystalline silicon pieces, and (111) plane, (110) plane or (100) plane.
【0089】 [0089]
それゆえ、できた時から、表面研磨が必要ない程平坦なシリコン膜面を有するSOI基板を製造することができる。 Therefore, since that could, as it is not necessary surface polishing can be produced an SOI substrate having a flat silicon film surface. また、最も入手し易い表面が(100)方位のものに比べて、(110)方位のものでは、最近接原子同士がこの(110)面に最も沢山並んでいるので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本SOI基板に作成したシリコントランジスタの不良率を小さくすることができる。 Moreover, most available and easy surface than the (100) intended orientation, the (110) intended orientation, recently because contact between atoms are arranged most lot this (110) plane, the single crystal silicon pieces when separated, the separation surface is extremely becomes flat, it is possible to reduce the failure rate of the silicon transistor created in the SOI substrate. さらにまた、(111)方位のものにすると、分離する面が単結晶シリコン塊のへき開面と一致し、かつ同平面内では、最近接原子同士がこの(111)面から小さいずれの角度に存在するので、該単結晶シリコン片を分離した際に、分離面が頗る平坦になり、本SOI基板に作成したシリコントランジスタの不良率をさらに小さくすることができる。 Furthermore, (111) When the intended orientation, a surface to separate coincides with the cleavage plane of the single crystal silicon ingot, and in the same plane, the nearest atom to each other exist in the angle of the small deviation from this (111) plane since, when separating the single crystal silicon pieces, the separation surface is extremely becomes flat, the failure rate of the silicon transistor created in the SOI substrate can be further reduced.
【0090】 [0090]
さらにまた、本発明の表示装置は、以上のように、前記非晶質無アルカリガラス基板を可視光を透過する非晶質ガラス材料とし、前記の何れかのSOI基板を用いる。 Furthermore, the display device of the present invention, as described above, said amorphous inorganic alkali glass substrate was used as an amorphous glass material which transmits visible light, using any of the SOI substrate described above.
【0091】 [0091]
それゆえ、表示装置用の大面積の基板に、高性能なトランジスタを形成することができる。 Therefore, the substrate having a large area for the display device, it is possible to form a high-performance transistor.
【0092】 [0092]
また、本発明のSOI基板の製造方法は、以上のように、いわゆるスマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるSOI基板の製造方法において、前記単結晶シリコン片を基板に貼合わせる際に、300℃程度でも充分な接合強度が得られることに着目し、その基板に非晶質無アルカリガラス基板を用い、最高温度が600℃程度で、前記単結晶シリコン片の基板への貼合わせおよび薄膜への分離を行う。 The manufacturing method of an SOI substrate of the present invention, as described above, in the method for manufacturing an SOI substrate which is created by laminating a single-crystal silicon thin film obtained by the so-called smart cut method to the substrate, the single crystal silicon pieces the when is laminated on the substrate, focusing on that a sufficient bonding strength at about 300 ° C. is obtained, using the amorphous inorganic alkali glass substrate to the substrate, at a maximum temperature of about 600 ° C., the single crystalline silicon pieces performing lamination and separation into a thin film to a substrate.
【0093】 [0093]
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにSOI基板を製造することができる。 Therefore, it is not necessary to use the regulatory were crystallized glass or glass high heat the composition, using a high strain point non-alkaline glass which is generally used in a liquid crystal display panel or the like by active matrix driving, SOI low cost it is possible to manufacture the board. また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。 Further, in order to prevent the diffusion of alkali metal into the semiconductor layer, for example, oxide film and formed in the single crystal silicon on one side, the thickness of such a silicon dioxide film formed on the substrate side, the temperature of the heat treatment is low can be made thinner than conventionally, it is possible to improve the throughput.
【0094】 [0094]
さらにまた、本発明のSOI基板の製造方法は、以上のように、前記熱処理を、300℃以上700℃以下の多段階の温度ステップで行う。 Furthermore, the method for manufacturing an SOI substrate of the present invention, as described above, the heat treatment is carried out at a temperature step of multistep 300 ° C. or higher 700 ° C. or less.
【0095】 [0095]
それゆえ、単結晶シリコン薄膜の剥がれをさらに減少することができる。 Therefore, it is possible to further reduce the peeling of the single-crystal silicon thin film.
【0096】 [0096]
また、本発明のSOI基板の製造方法は、以上のように、スマートカット法などで得られる単結晶シリコン薄膜を基板に貼合わせて作成されるSOI基板の製造方法において、前記単結晶シリコン片を基板に貼合わせる際に、300℃程度でも充分な接合強度が得られることに着目し、概ね850℃以上のピーク温度を含むランプアニールで熱処理を行う。 The manufacturing method of an SOI substrate of the present invention, as described above, in the method for manufacturing an SOI substrate which is created by laminating a single-crystal silicon thin film obtained by the smart cut method to the substrate, the single crystal silicon pieces when is laminated on the substrate, focusing on that a sufficient bonding strength at about 300 ° C. is obtained, a heat treatment is performed lamp annealing including a generally 850 ° C. or more peak temperature.
【0097】 [0097]
それゆえ、組成を調節した結晶化ガラスや高耐熱のガラスを用いる必要が無くなり、アクティブマトリクス駆動による液晶表示パネル等に一般的に使用される高歪点無アルカリガラスを用いて、低コストにSOI基板を製造することができる。 Therefore, it is not necessary to use the regulatory were crystallized glass or glass high heat the composition, using a high strain point non-alkaline glass which is generally used in a liquid crystal display panel or the like by active matrix driving, SOI low cost it is possible to manufacture the board. また、半導体層へのアルカリ金属の拡散を防止するために、たとえば単結晶シリコン片側に形成される酸化膜や、基板側に形成される二酸化珪素膜などの膜厚を、前記熱処理の温度が低いために従来よりも薄くすることができ、スループットを向上することができる。 Further, in order to prevent the diffusion of alkali metal into the semiconductor layer, for example, oxide film and formed in the single crystal silicon on one side, the thickness of such a silicon dioxide film formed on the substrate side, the temperature of the heat treatment is low can be made thinner than conventionally, it is possible to improve the throughput.
【0098】 [0098]
また、電気炉による加熱では、熱容量が大きいので、ガラス基板を急激に昇温、降温すると割れてしまうのに対して、瞬間熱アニ−ルによる加熱は熱容量が小さいので、急激に昇温、降温してもガラス基板に割れを生じることはない。 Also, the heating by an electric furnace, heat capacity is large, rapidly raising the temperature of the glass substrate, whereas cracked to cooling, rapid thermal annealing - the heating by Le is small heat capacity, rapidly heated, cooled not to cause cracks in the glass substrate be. さらにまた、SOI基板を製造する上でのスループットを向上することができる。 Furthermore, it is possible to improve the throughput in manufacturing an SOI substrate.
【0099】 [0099]
さらにまた、本発明のSOI基板の製造方法は、以上のように、単結晶シリコン薄膜とともに、多結晶シリコン薄膜にも併せてトランジスタがが形成されるSOI基板を作成するにあたって、前記貼合わせの前に、その貼合わせられる領域を含む予め定める領域の多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去しておく。 Furthermore, the method of manufacturing an SOI substrate of the present invention, as described above, the monocrystalline silicon thin film, when the transistors together in the polycrystalline silicon thin film to create an SOI substrate which is formed, prior to the lamination to, with advance defining the polycrystalline silicon layer etched away in the region including the region to fit the bonded in advance by etching removing a part in the thickness direction of the silicon dioxide film of the same region.
【0100】 [0100]
それゆえ、貼合わせられた単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とが概ね同等の高さであるSOI基板を得ることができ、以降の殆どの工程を、前記単結晶シリコン薄膜の領域と多結晶シリコン薄膜の領域とで同時に処理することができる。 Therefore, it is a region of the single crystal silicon thin film that has been laminated with a region of the polycrystalline silicon thin film to obtain a SOI substrate is substantially equal height, most of the processes after the single crystal silicon thin film it can be simultaneously processed in the region and the polycrystalline silicon thin film region. また、段差の小さいトランジスタや回路が形成され、たとえば液晶パネルの場合、セル厚制御において優位となる。 Also, the smaller transistors and circuits stepped formation, for example, in the case of the liquid crystal panel, becomes dominant in the cell thickness control.
【0101】 [0101]
また、本発明のSOI基板の製造方法は、以上のように、前記水素イオンの注入深さを40〜200nmとする。 The manufacturing method of an SOI substrate of the present invention, as described above, and 40~200nm the implantation depth of the hydrogen ions.
【0102】 [0102]
それゆえ、完全空乏化したトランジスタが得られ、特性を飛躍的に向上することができるとともに、加工も容易になるとともに製造上の安全係数も高くすることができる。 Thus, fully depleted transistors can be obtained, it is possible to dramatically improve the characteristics, safety factor of production with machining is facilitated can also be increased.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の実施の一形態のSOI基板の断面図である。 1 is a cross-sectional view of one embodiment of a SOI substrate of the present invention.
【図2】単結晶シリコン片を高歪点無アルカリガラス基板に貼合わせる前の状態を示す断面図である。 2 is a sectional view showing a state before is laminated a single-crystal silicon pieces to a high strain point non-alkali glass substrate.
【図3】図1で示すSOI基板の作製手順を示す図である。 3 is a diagram illustrating a manufacturing procedure of the SOI substrate shown in FIG.
【図4】本発明による高歪点無アルカリガラス基板と接着された単結晶シリコン片との熱処理時の反りの様子を模式的に示す図である。 4 is a diagram schematically showing a state of heat treatment upon the warpage of the single crystal silicon pieces bonded with high strain point the alkali-free glass substrate according to the present invention.
【図5】本発明の実施の他の形態のSOI基板の作製手順を示す図である。 5 is a diagram illustrating a manufacturing procedure of a SOI substrate according to another embodiment of the present invention.
【図6】図5で示すSOI基板から作製した薄膜トランジスタの一例の断面図である。 6 is a cross-sectional view of one example of thin film transistor manufactured from SOI substrate shown in FIG.
【符号の説明】 DESCRIPTION OF SYMBOLS
1,11 SOI基板2 高歪点無アルカリガラス基板(非晶質無アルカリガラス基板) 1, 11 SOI substrate 2 high strain point non-alkaline glass substrate (amorphous inorganic alkali glass substrate)
3,4 二酸化珪素膜5 単結晶シリコン薄膜6 単結晶シリコン片10 水素イオン打込み面12 多結晶シリコン薄膜13 絶縁膜14 アモルファスシリコン膜21 薄膜トランジスタ22 ゲート絶縁膜23 ゲート電極膜24 n +またはp +領域25 チャネル領域26 層間絶縁膜27 ソース・ドレインメタル膜 3,4 dioxide film 5 single crystal silicon thin film 6 monocrystalline silicon pieces 10 hydrogen ion implantation surface 12 of polycrystalline silicon thin film 13 insulating film 14 amorphous silicon film 21 TFT 22 gate insulating film 23 gate electrode film 24 n + or p + region 25 channel region 26 interlayer insulating film 27 source-drain metal film

Claims (5)

  1. 基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、 記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するS OI基板の製造方法において、 On a substrate, laminating the single crystal silicon pieces into which the hydrogen ions are implanted before Symbol method for producing S OI substrate that form a single-crystal silicon thin film single crystal silicon pieces is divided by implantation layer of the hydrogen ion,
    前記基板に歪点が700℃以下の非晶質無アルカリガラス基板を用いるとともに、 With strain point used amorphous inorganic alkali glass substrate of 700 ° C. or less to the substrate,
    前記非晶質無アルカリガラス基板の表面に二酸化珪素膜および非晶質シリコン膜を順次堆積する工程と、 A step of sequentially depositing a silicon dioxide film and the amorphous silicon film on the surface of the amorphous inorganic alkali glass substrate,
    前記非晶質シリコン膜を加熱結晶化することで多結晶シリコン層を成長させ、多結晶シリコン薄膜を形成する工程と、 A step of the amorphous silicon film is grown polycrystalline silicon layer by heating crystallized to form a polycrystalline silicon thin film,
    予め定める領域の前記多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去する工程と、 Previously defining with said polycrystalline silicon layer region is etched away, a part in the thickness direction of the silicon dioxide film of the same region and etching removal,
    予め前記単結晶シリコン片の表面を酸化するか、あるいは予め前記単結晶シリコン片の表面に二酸化珪素膜を積層し、前記水素イオンを注入する工程と、 A step of advance the or oxidizing the surface of the monocrystalline silicon pieces, or silicon dioxide layer is deposited on the surface of the previously said monocrystalline silicon pieces, injecting the hydrogen ions,
    前記水素イオンが注入された単結晶シリコン片を前記エッチング除去した領域を覆う形状に切断する工程と、 A step of cutting the single crystal silicon pieces the hydrogen ions are implanted into a shape to cover a region above etched away,
    前記切断された単結晶シリコン片を、前記水素イオンの注入側の面を前記エッチング除去した領域に密着させて貼合わせる工程と、 The single crystal silicon pieces that are the cutting, a step is laminated with the surface of the injection side of the hydrogen ion is brought into close contact with the region is removed by etching,
    前記単結晶シリコン片が貼合わされた前記基板を最高温度600℃以上700℃以下の温度で熱処理することにより、水素脆化によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて前記基板上に単結晶シリコン薄膜を形成する分割工程とを含むことを特徴とするSOI基板の製造方法。 By annealing the substrate having the single crystal silicon pieces is stuck at a maximum temperature 600 ° C. or higher 700 ° C. temperature below the substrate by dividing the single crystal silicon pieces implanted layer of the hydrogen ions by hydrogen embrittlement the method for manufacturing an SOI substrate, which comprises a dividing step of forming a single-crystal silicon thin film on top.
  2. 前記分割工程の前に、前記単結晶シリコン片が貼合わされた前記基板を300℃以上550℃以下の温度で熱処理することにより前記基板と前記結晶シリコン片との接着力を強化する接着力強化工程を行うことを特徴とする請求項に記載のSOI基板の製造方法。 Wherein prior to the dividing step, the cohesive strengthening process to enhance the adhesion between the crystalline silicon pieces with the substrate by heat treatment in the single-crystal silicon pieces stuck together was the substrate of 300 ° C. or higher 550 ° C. or less temperature the method for manufacturing an SOI substrate according to claim 1, wherein the performing.
  3. 基板上に、水素イオンを注入した単結晶シリコン片を貼合わせ、 記単結晶シリコン片を前記水素イオンの打込み層で分割させて単結晶シリコン薄膜を形成するS OI基板の製造方法において、 On a substrate, laminating the single crystal silicon pieces into which the hydrogen ions are implanted before Symbol method for producing S OI substrate that form a single-crystal silicon thin film single crystal silicon pieces is divided by implantation layer of the hydrogen ion,
    前記基板に歪点が700℃以下の非晶質無アルカリガラス基板を用いるとともに、 With strain point used amorphous inorganic alkali glass substrate of 700 ° C. or less to the substrate,
    前記非晶質無アルカリガラス基板の表面に二酸化珪素膜および非晶質シリコン膜を順次堆積する工程と、 A step of sequentially depositing a silicon dioxide film and the amorphous silicon film on the surface of the amorphous inorganic alkali glass substrate,
    前記非晶質シリコン膜を加熱結晶化することで多結晶シリコン層を成長させ、多結晶シリコン薄膜を形成する工程と、 A step of the amorphous silicon film is grown polycrystalline silicon layer by heating crystallized to form a polycrystalline silicon thin film,
    予め定める領域の前記多結晶シリコン層をエッチング除去するとともに、同じ領域の前記二酸化珪素膜の厚さ方向における一部をエッチング除去する工程と、 Previously defining with said polycrystalline silicon layer region is etched away, a part in the thickness direction of the silicon dioxide film of the same region and etching removal,
    予め前記単結晶シリコン片の表面を酸化するか、あるいは予め前記単結晶シリコン片の表面に二酸化珪素膜を積層し、前記水素イオンを注入する工程と、 A step of advance the or oxidizing the surface of the monocrystalline silicon pieces, or silicon dioxide layer is deposited on the surface of the previously said monocrystalline silicon pieces, injecting the hydrogen ions,
    前記水素イオンが注入された単結晶シリコン片を前記エッチング除去した領域を覆う形状に切断する工程と、 A step of cutting the single crystal silicon pieces the hydrogen ions are implanted into a shape to cover a region above etched away,
    前記切断された単結晶シリコン片を、前記水素イオンの注入側の面を前記エッチング除去した領域に密着させて貼合わせる工程と、 The single crystal silicon pieces that are the cutting, a step is laminated with the surface of the injection side of the hydrogen ion is brought into close contact with the region is removed by etching,
    前記単結晶シリコン片が貼合わされた前記基板を850℃以上のピーク温度を含むランプアニールで熱処理することにより、水素脆化によって前記単結晶シリコン片を前記水素イオンの打込み層で分割させて前記基板上に単結晶シリコン薄膜を形成する分割工程とを含むことを特徴とするSOI基板の製造方法。 By annealing the substrate having the single crystal silicon pieces were stuck in lamp annealing including 850 ° C. above the peak temperature, the substrate by dividing the single crystal silicon pieces implanted layer of the hydrogen ions by hydrogen embrittlement the method for manufacturing an SOI substrate, which comprises a dividing step of forming a single-crystal silicon thin film on top.
  4. 前記水素イオンの注入深さが40〜200nmであることを特徴とする請求項からの何れか1項に記載のSOI基板の製造方法。 The method for manufacturing an SOI substrate according to any one of claims 1 to 3, wherein the implantation depth of the hydrogen ion is 40 to 200 nm.
  5. 前記基板における前記単結晶シリコン片を貼り合わせる側の面のみに二酸化珪素膜を形成した後、当該二酸化珪素膜上に前記単結晶シリコン片を貼り合わせることを特徴とする請求項からの何れか1項に記載のSOI基板の製造方法。 After forming the single crystal silicon pieces be bonded side on only the silicon dioxide film in the substrate, any claim 1, characterized in that bonding the single crystal silicon pieces on the silicon dioxide film 4 the method for manufacturing an SOI substrate according to any one of claims.
JP2002243927A 2002-08-23 2002-08-23 Soi substrate manufacturing method of Active JP4772258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002243927A JP4772258B2 (en) 2002-08-23 2002-08-23 Soi substrate manufacturing method of

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2002243927A JP4772258B2 (en) 2002-08-23 2002-08-23 Soi substrate manufacturing method of
US10/377,875 US7119365B2 (en) 2002-03-26 2003-03-04 Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
TW092105894A TWI235486B (en) 2002-03-26 2003-03-18 Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
KR10-2003-0018183A KR100532557B1 (en) 2002-03-26 2003-03-24 Semiconductor device and manufacturing method thereof, soi substrate and display device using the same, and manufacturing method of the soi substrate
CNB031085326A CN1276512C (en) 2002-03-26 2003-03-26 Semiconductor device and mfg method, SOI substrate and mfg method, and display device thereof
FR0303706A FR2837980B1 (en) 2002-03-26 2003-03-26 A semiconductor device and process for its manufacture, self-type substrate for the device and process for its manufacture, and display device using such a substrate
US11/502,598 US7619250B2 (en) 2002-03-26 2006-08-11 Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US12/574,029 US7884367B2 (en) 2002-03-26 2009-10-06 Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate

Publications (2)

Publication Number Publication Date
JP2004087606A JP2004087606A (en) 2004-03-18
JP4772258B2 true JP4772258B2 (en) 2011-09-14

Family

ID=32052569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002243927A Active JP4772258B2 (en) 2002-08-23 2002-08-23 Soi substrate manufacturing method of

Country Status (1)

Country Link
JP (1) JP4772258B2 (en)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1782472B1 (en) * 2004-08-18 2011-10-05 Corning Incorporated Strained semiconductor-on-insulator structures and methods for making strained semiconductor-on-insulator structures
JP4594121B2 (en) * 2005-02-03 2010-12-08 信越化学工業株式会社 Soi wafer manufacturing method and soi wafer
KR101440930B1 (en) 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing soi substrate
US7767542B2 (en) 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
KR101436115B1 (en) 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP5289805B2 (en) 2007-05-10 2013-09-11 株式会社半導体エネルギー研究所 The method for manufacturing a substrate for a semiconductor device fabrication
EP1993127B1 (en) 2007-05-18 2013-04-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7960262B2 (en) * 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7745268B2 (en) * 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
JP4858491B2 (en) * 2007-06-18 2012-01-18 セイコーエプソン株式会社 Bonding method of the silicon substrate, the droplet discharge head, a droplet discharge device, and an electronic device
JP4967842B2 (en) * 2007-06-18 2012-07-04 セイコーエプソン株式会社 Bonding method of the silicon substrate, the droplet discharge head, a droplet discharge device, and an electronic device
WO2008156056A1 (en) * 2007-06-18 2008-12-24 Seiko Epson Corporation Method for joining silicon base materials, liquid droplet delivery head, liquid droplet delivery apparatus, and electronic device
KR101478813B1 (en) * 2007-06-20 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing semiconductor device
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7795114B2 (en) * 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP5522917B2 (en) 2007-10-10 2014-06-18 株式会社半導体エネルギー研究所 Soi substrate manufacturing method of
JP2009135430A (en) 2007-10-10 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP5527956B2 (en) 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 A method of manufacturing a semiconductor substrate
US8236668B2 (en) * 2007-10-10 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5490393B2 (en) 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 A method of manufacturing a semiconductor substrate
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP5548356B2 (en) 2007-11-05 2014-07-16 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
US8093136B2 (en) 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8119490B2 (en) 2008-02-04 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101629193B1 (en) 2008-06-26 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing soi substrate
JP5700617B2 (en) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 A method for manufacturing a Soi board
SG159476A1 (en) 2008-08-28 2010-03-30 Semiconductor Energy Lab Method for manufacturing semiconductor layer and semiconductor device
JP5478166B2 (en) 2008-09-11 2014-04-23 株式会社半導体エネルギー研究所 A method for manufacturing a semiconductor device
JP5522914B2 (en) * 2008-09-11 2014-06-18 株式会社半導体エネルギー研究所 A method for manufacturing a Soi board
US8741740B2 (en) 2008-10-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
SG160300A1 (en) 2008-10-03 2010-04-29 Semiconductor Energy Lab Method for manufacturing soi substrate
SG183670A1 (en) 2009-04-22 2012-09-27 Semiconductor Energy Lab Method of manufacturing soi substrate
US8432021B2 (en) 2009-05-26 2013-04-30 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8278187B2 (en) * 2009-06-24 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate by stepwise etching with at least two etching treatments
SG176602A1 (en) * 2009-06-24 2012-01-30 Semiconductor Energy Lab Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
WO2011024619A1 (en) 2009-08-25 2011-03-03 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing soi substrate
JP5713603B2 (en) 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 A method for manufacturing a Soi board
JP2011077504A (en) 2009-09-02 2011-04-14 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
JP2011228651A (en) * 2010-03-30 2011-11-10 Semiconductor Energy Lab Co Ltd Method for reclaiming semiconductor substrate, method for manufacturing reclaimed semiconductor substrate, and method for manufacturing soi substrate
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP5865057B2 (en) * 2011-12-19 2016-02-17 株式会社半導体エネルギー研究所 The method of reproducing a semiconductor substrate, and a soi method for manufacturing a substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077829B2 (en) * 1981-02-02 1995-01-30 株式会社日立製作所 A semiconductor device and its manufacturing method
JPS61144061A (en) * 1984-12-18 1986-07-01 Toshiba Corp Electronic part device
JPH0691109B2 (en) * 1985-09-30 1994-11-14 ソニー株式会社 A method of manufacturing a field-effect transistor
JPH03294479A (en) * 1990-04-13 1991-12-25 Nippon Sheet Glass Co Ltd Glass base plate
JP2987987B2 (en) * 1991-04-22 1999-12-06 松下電器産業株式会社 Method for manufacturing a forming method and a thin film transistor of the crystalline semiconductor thin film
JPH0513370A (en) * 1991-07-08 1993-01-22 Sharp Corp Dry etching device
JPH05218367A (en) * 1992-02-03 1993-08-27 Sharp Corp Production of polycrystalline silicon thin film board and polycrystalline silicon thin film
JPH09121039A (en) * 1996-10-28 1997-05-06 Canon Inc Semiconductor member
JP3531415B2 (en) * 1997-04-22 2004-05-31 セイコーエプソン株式会社 Soi substrate and a manufacturing method thereof and a semiconductor device and a liquid crystal panel using the same
JP3738798B2 (en) * 1997-07-03 2006-01-25 セイコーエプソン株式会社 Manufacturing method of preparation and the liquid crystal panel of an active matrix substrate
JPH1197379A (en) * 1997-07-25 1999-04-09 Denso Corp Semiconductor substrate and its manufacture
JPH11163363A (en) * 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd Semiconductor device and its forming method
US5909627A (en) * 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
JP4609867B2 (en) * 1998-07-29 2011-01-12 株式会社半導体エネルギー研究所 The method for manufacturing a manufacturing method and a semiconductor device of Soi substrate
JP2000150835A (en) * 1998-11-05 2000-05-30 Fujitsu Ltd Manufacture of non-single crystal silicon thin-film
JP4507395B2 (en) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 Method for producing a device substrate for an electro-optical device
JP2002217417A (en) * 2001-01-12 2002-08-02 Seiko Epson Corp Electro-optical device board, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2004087606A (en) 2004-03-18

Similar Documents

Publication Publication Date Title
US5858819A (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US8642405B2 (en) Process for production of SOI substrate and process for production of semiconductor device
US7528463B2 (en) Semiconductor on insulator structure
US7615465B2 (en) Creation of high mobility channels in thin-body SOI devices
JP5849077B2 (en) A method for manufacturing a Soi board
KR100693881B1 (en) Semiconductor device, display device, and manufacturing method of semiconductor device
JP5110772B2 (en) Method of manufacturing a substrate having a semiconductor thin film layer
CN101401195B (en) Method for transferring semiconductor element, method for manufacturing semiconductor device, and semiconductor device
US7449395B2 (en) Method of fabricating a composite substrate with improved electrical properties
CN100373563C (en) Thin-film transistor and method of manufacture thereof
US7804094B2 (en) Process for fabricating a thin film semiconductor device, thin film semiconductor device, and liquid crystal display
JP4413478B2 (en) A method for manufacturing a semiconductor device
JP4319078B2 (en) A method of manufacturing a semiconductor device
US7498245B2 (en) Embrittled substrate and method for making same
EP2511942A1 (en) Method for manufacturing semiconductor device, and semiconductor device
JP3116085B2 (en) Semiconductor element forming method
US7456080B2 (en) Semiconductor on glass insulator made using improved ion implantation process
Carey et al. Polysilicon thin film transistors fabricated on low temperature plastic substrates
US7691730B2 (en) Large area semiconductor on glass insulator
KR100878061B1 (en) A method of fabricating a composite substrate
US5946560A (en) Transistor and method of forming the same
US7696574B2 (en) Semiconductor substrate with multiple crystallographic orientations
US7244990B2 (en) Semiconductor device
JP3637069B2 (en) A method for manufacturing a semiconductor device
JP2016157966A (en) Peeling method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090529

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090605

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3