JP4545449B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4545449B2
JP4545449B2 JP2004020228A JP2004020228A JP4545449B2 JP 4545449 B2 JP4545449 B2 JP 4545449B2 JP 2004020228 A JP2004020228 A JP 2004020228A JP 2004020228 A JP2004020228 A JP 2004020228A JP 4545449 B2 JP4545449 B2 JP 4545449B2
Authority
JP
Japan
Prior art keywords
film
insulating substrate
silicon film
active element
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004020228A
Other languages
Japanese (ja)
Other versions
JP2005217050A (en
Inventor
隆志 糸賀
昌弘 三谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004020228A priority Critical patent/JP4545449B2/en
Publication of JP2005217050A publication Critical patent/JP2005217050A/en
Application granted granted Critical
Publication of JP4545449B2 publication Critical patent/JP4545449B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)

Description

本発明は、基板上にトランジスタ等の能動素子を形成する方法に関するものであって、特に、単結晶シリコンから製造した集積回路用能動素子と、基板上に成膜された多結晶シリコン膜から加工した表示用能動素子とを同一基板上に搭載する半導体装置の製造方法に関するものである。   The present invention relates to a method for forming an active element such as a transistor on a substrate, and in particular, processing from an active element for an integrated circuit manufactured from single crystal silicon and a polycrystalline silicon film formed on the substrate. The present invention relates to a method for manufacturing a semiconductor device in which the active display element is mounted on the same substrate.

従来から、集積回路技術、薄膜トランジスタ（Thin Film Transistor:TFT）−液晶ディスプレイ技術、あるいは薄膜トランジスタ−有機EL（Electro Luminescence）ディスプレイ技術が存在する。   Conventionally, there are integrated circuit technology, thin film transistor (TFT) -liquid crystal display technology, or thin film transistor-organic EL (Electro Luminescence) display technology.

上記集積回路技術とは、単結晶シリコンウエハ基板を加工して、基板上に数億個程度の集積回路用能動素子（トランジスタ等）を形成する技術をいう。   The integrated circuit technique refers to a technique for processing a single crystal silicon wafer substrate to form about several hundred million active elements for integrated circuits (transistors or the like) on the substrate.

また、薄膜トランジスタ−液晶ディスプレイ技術、および薄膜トランジスタ−有機ＥＬディスプレイ技術（以下、総称して「ディスプレイ技術」とする）とは、ガラス基板などの光透過性非晶質材料の上に多結晶シリコン膜などの多結晶体半導体膜を成膜した後、多結晶体半導体膜からトランジスタに加工して、ディスプレイにおける画素やドライバ等に用いられる表示用能動素子（トランジスタ等）を製造する技術をいう。これら技術は、コンピュータやフラットパネルディスプレイを用いたパーソナル情報端末の普及とともに大いなる発展をとげてきた。   The thin film transistor-liquid crystal display technology and the thin film transistor-organic EL display technology (hereinafter collectively referred to as “display technology”) include a polycrystalline silicon film on a light-transmitting amorphous material such as a glass substrate. After the polycrystalline semiconductor film is formed, the polycrystalline semiconductor film is processed into a transistor to manufacture a display active element (transistor or the like) used for a pixel, a driver, or the like in a display. These technologies have made great progress with the spread of personal information terminals using computers and flat panel displays.

これら技術のうち、上記集積回路技術では、単結晶シリコンから集積回路用能動素子を加工している。具体的には、市販されている厚さ1mm足らず、直径200mm程度の円形の単結晶シリコンウエハを加工することにより、多数の集積回路用能動素子を単結晶シリコンウエハ上に形成する。   Among these technologies, the integrated circuit technology processes an active element for an integrated circuit from single crystal silicon. Specifically, a large number of active elements for integrated circuits are formed on a single crystal silicon wafer by processing a circular single crystal silicon wafer having a diameter of about 200 mm that is less than 1 mm in thickness.

また、集積回路技術の分野では、良好な集積回路用能動素子を作って集積回路の機能を飛躍的に向上させることを目的として、SOI（Silicon on Insulator）基板が活発に利用されている。このSOI基板とは、非晶質絶縁膜である基板上において、該基板と接触するように、シリコン膜である単結晶半導体薄膜を形成したものである。また、集積回路技術の分野においては、基板自体は絶縁膜であればよく、それが透明であっても不透明であっても、あるいは結晶質であっても非晶質であっても構わない。このSOI基板に関する研究は、1980年頃から盛んに行われている。   Also, in the field of integrated circuit technology, SOI (Silicon on Insulator) substrates are actively used for the purpose of making excellent active elements for integrated circuits and dramatically improving the functions of integrated circuits. The SOI substrate is obtained by forming a single crystal semiconductor thin film that is a silicon film on a substrate that is an amorphous insulating film so as to be in contact with the substrate. In the field of integrated circuit technology, the substrate itself may be an insulating film, and it may be transparent or opaque, crystalline or amorphous. Research on this SOI substrate has been actively conducted since about 1980.

上記SOI基板を用いて集積回路を作成した場合、互いに隣接する集積回路用能動素子同士が完全分離されているため、動作上の制約が少なくなり、トランジスタとして良好な特性と高い性能を示す。なお、SOI基板は、現在はSIMOX（Separation by Implanted Oxygen）法やスマートカット法、あるいはELTRAN（Epitaxial Layer Transfer）法で作製するのが一般的である。   When an integrated circuit is formed using the SOI substrate, since active elements for integrated circuits adjacent to each other are completely separated from each other, operational restrictions are reduced, and favorable characteristics and high performance as a transistor are exhibited. In addition, the SOI substrate is generally manufactured by a SIMOX (Separation by Implanted Oxygen) method, a smart cut method, or an ELTRAN (Epitaxial Layer Transfer) method.

一方、上記ディスプレイ技術の分野では、表示用基板上における画素トランジスタ等の表示用能動素子を、表示用基板上に成膜した多結晶シリコン膜から加工している。具体的には、ガラス基板上に成膜した非晶質シリコン膜をレーザなどの熱で溶融・結晶化することにより、多結晶シリコン膜を形成する。そして、結晶化した多結晶シリコン膜を加工することにより、ガラス基板上にMOS（Metal Oxide Semiconductor）型トランジスタ等の表示用能動素子を形成している。なお、上記ガラス基板は、光透過性かつ非晶質かつ高歪点かつ無アルカリのものが使用される。   On the other hand, in the field of the display technology, a display active element such as a pixel transistor on a display substrate is processed from a polycrystalline silicon film formed on the display substrate. Specifically, a polycrystalline silicon film is formed by melting and crystallizing an amorphous silicon film formed on a glass substrate with heat such as laser. Then, by processing the crystallized polycrystalline silicon film, a display active element such as a MOS (Metal Oxide Semiconductor) transistor is formed on the glass substrate. As the glass substrate, a light-transmitting, amorphous, high strain point and non-alkali substrate is used.

このようなディスプレイ技術の分野において、例えば、アクティブマトリクス型表示装置では基板面積が広いため、表示用能動素子の材料として、単結晶シリコンよりもコスト的に有利な多結晶シリコン膜を用いるのが一般的である。   In such a display technology field, for example, since an active matrix display device has a large substrate area, it is common to use a polycrystalline silicon film, which is advantageous in terms of cost compared with single crystal silicon, as a material for a display active element. Is.

ここで、ガラス基板上に成膜した単独の多結晶シリコン膜から表示用能動素子を加工した場合、該表示用能動素子に対して、単結晶シリコンから形成される集積回路用能動素子と同等な性能を持たせるのは、極めて困難である。つまり、通常の非晶質シリコン膜成膜−エネルギービームによる多結晶化という手法では、多結晶シリコン膜を単結晶シリコンの性能に近付けることはできても、その性能を完全に同一にするのは、まだ多段階の開発ステップを踏まなければならない。   Here, when a display active element is processed from a single polycrystalline silicon film formed on a glass substrate, the display active element is equivalent to an active element for an integrated circuit formed of single crystal silicon. It is extremely difficult to provide performance. In other words, with the usual technique of amorphous silicon film formation-polycrystallization by energy beam, it is possible to bring the polycrystalline silicon film close to the performance of single crystal silicon, but to make the performance completely the same. There are still multi-step development steps.

具体的に説明すると、アクティブマトリクス型表示装置において、多結晶シリコン膜から表示用能動素子を加工しても、多結晶シリコン膜の結晶性が不完全であることから、単結晶シリコンほどの移動度を達成できない。例えば、ガラス基板上に低温多結晶シリコンを形成し、上記低温多結晶シリコンからNMOS(Negative-channel Metal Oxide Semiconductor)型の薄膜トランジスタを加工した場合であっても、３００cm2/Vs程度の移動度を達成するのが限度である。 More specifically, in an active matrix display device, even if a display active element is processed from a polycrystalline silicon film, the polycrystalline silicon film has incomplete crystallinity, so that the mobility is as high as that of single crystal silicon. Cannot be achieved. For example, even when a low-temperature polycrystalline silicon is formed on a glass substrate and an NMOS (Negative-channel Metal Oxide Semiconductor) type thin film transistor is processed from the low-temperature polycrystalline silicon, a mobility of about 300 cm 2 / Vs is obtained. The limit is to achieve.

ところで、アクティブマトリクス型表示装置に使用される画素トランジスタ、またはソースドライバ（データドライバ）に用いられるトランジスタ等の表示用能動素子は、３００cm2/Vs程度の移動度を達成していれば十分である。したがって、これら表示用能動素子は、ガラス基板上の多結晶シリコン膜から加工することができる。つまり、表示用のガラス基板に対し、画素トランジスタ、およびソースドライバやゲートドライバにおけるトランジスタをモノリシックに搭載することができる。 By the way, it is sufficient that a display active element such as a pixel transistor used in an active matrix display device or a transistor used in a source driver (data driver) achieves a mobility of about 300 cm 2 / Vs. . Therefore, these display active elements can be processed from the polycrystalline silicon film on the glass substrate. That is, a pixel transistor and a transistor in a source driver or a gate driver can be monolithically mounted on a glass substrate for display.

しかし、ソースドライバやゲートドライバ以上の特性が要求される集積回路に使用される集積回路用能動素子には、閾値電圧の均一化、極めて高い移動度が要求されるため、多結晶シリコン膜から加工できず、単結晶シリコンから加工しなければならない。なお、ソースドライバやゲートドライバ以上の特性が要求される集積回路として、マイクロコントローラ、D/A（Digital to Analog）コンバーター、増幅器、タイミング発生器、DSP（Digital Signal Processor）等が存在する。   However, active elements for integrated circuits used in integrated circuits that require characteristics higher than those of source drivers and gate drivers require uniform threshold voltages and extremely high mobility. It cannot be done and must be processed from single crystal silicon. Note that there are a microcontroller, a D / A (Digital to Analog) converter, an amplifier, a timing generator, a DSP (Digital Signal Processor), and the like as an integrated circuit that requires characteristics higher than those of a source driver and a gate driver.

近年、表示用のガラス基板に対して、マイクロコントローラ、D/Aコンバーター、増幅器、タイミング発生器、DSP等をモノリシックに搭載しようとする試みがなされている。したがって、表示用のガラス基板に対し、単結晶シリコンから加工される集積回路用能動素子をモノリシックに搭載する必要があり、表示用のガラス基板に形成した多結晶シリコン膜から画素トランジスタ等の表示用能動素子を加工すると共に、単結晶シリコンから加工される集積回路用能動素子を上記ガラス基板上に貼り合わせることが必要になる。   In recent years, attempts have been made to monolithically mount a microcontroller, a D / A converter, an amplifier, a timing generator, a DSP, and the like on a glass substrate for display. Therefore, it is necessary to monolithically mount an active element for an integrated circuit processed from single crystal silicon on a display glass substrate, and display a pixel transistor or the like from a polycrystalline silicon film formed on the display glass substrate. In addition to processing the active element, it is necessary to bond an active element for an integrated circuit processed from single crystal silicon onto the glass substrate.

なお、単結晶シリコンを貼り合わせる先行技術として特許文献１が存在する。具体的に、特許文献１の技術は、単結晶シリコンから加工された２次元LSI同士を貼り合せているものである（特許文献１の図９）。
特開平１１−１７１０７号公報（平成１１年１月２２日公開） Note that Patent Document 1 exists as a prior art for bonding single crystal silicon. Specifically, the technique of Patent Document 1 is a technique in which two-dimensional LSIs processed from single crystal silicon are bonded together (FIG. 9 of Patent Document 1).
Japanese Patent Laid-Open No. 11-17107 (published on January 22, 1999)

ところで、上記集積回路用能動素子を、表示用ガラス基板上に貼り合わせる場合、貼り合わせ箇所が極めてフラットである事が要求される。この理由を以下に説明する。半導体装置の製造においては極めてクリーンな製造プロセスが要求され、表示用ガラス基板に対して集積回路用能動素子を貼り合わせる場合、接着剤を用いない自発接着を行う必要がある。このとき、貼り合わせ箇所がフラットでなければ、自発接着が困難になるからである。   By the way, when the active element for an integrated circuit is bonded onto a glass substrate for display, it is required that the bonded portion is extremely flat. The reason for this will be described below. In manufacturing a semiconductor device, an extremely clean manufacturing process is required, and when an active element for an integrated circuit is bonded to a display glass substrate, it is necessary to perform spontaneous bonding without using an adhesive. This is because spontaneous bonding becomes difficult if the bonding location is not flat.

しかし、表示用ガラス基板上の上記多結晶シリコン膜は、表示用ガラス基板全面に成膜した非晶質シリコン膜を結晶化することによって形成するが、表示用ガラス基板上において、多結晶シリコン膜と接触している箇所がこの結晶化によって僅かに損傷する場合がある。ここで、基板上において、後の工程で、上記多結晶シリコン膜をパターニングし、該パターニングにより多結晶シリコン膜を除去した箇所に対して上記集積回路用能動素子を貼り合わせた場合、上記結晶化によって貼り合わせ箇所が損傷していると、貼り合わせ箇所が平坦でなくなり、上記集積回路用能動素子の貼り合わせに支障が生じる。   However, the polycrystalline silicon film on the display glass substrate is formed by crystallizing the amorphous silicon film formed on the entire surface of the display glass substrate. The portion in contact with the substrate may be slightly damaged by this crystallization. Here, when the polycrystalline silicon film is patterned in a later step on the substrate, and the active element for an integrated circuit is bonded to the portion where the polycrystalline silicon film is removed by the patterning, the crystallization is performed. If the bonding location is damaged by the above, the bonding location becomes non-flat, which causes a problem in bonding the active elements for integrated circuits.

本発明は、以上の課題に鑑みてなされたものであり、基板と、基板上に成膜された多結晶シリコン膜から加工する能動素子と、基板に対して貼り合せてなる貼付デバイスとを含む半導体装置の製造方法であって、上記貼り合わせを容易にする方法を提供することにある。   The present invention has been made in view of the above problems, and includes a substrate, an active element processed from a polycrystalline silicon film formed on the substrate, and a bonding device bonded to the substrate. An object of the present invention is to provide a method of manufacturing a semiconductor device that facilitates the bonding.

本発明の半導体装置の製造方法は、上記課題を解決するために、絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、上記絶縁性基板上に非晶質シリコン膜を形成し、上記絶縁性基板上における上記貼付デバイスの貼り合わせ箇所を避けて、上記非晶質シリコン膜を結晶化する多結晶シリコン膜形成工程を含む。   In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention includes an insulating substrate, a first active element processed from a polycrystalline silicon film formed on the insulating substrate, and the insulating property. A method of manufacturing a semiconductor device including a bonding device bonded on a substrate, wherein an amorphous silicon film is formed on the insulating substrate, and a bonding position of the bonding device on the insulating substrate is determined. A polycrystalline silicon film forming step for crystallizing the amorphous silicon film is included.

本発明の半導体装置の製造方法は、上記手順に加えて、上記多結晶シリコン膜形成工程は、上記絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする（ａ）工程と、上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｂ）工程と、を含んでもよい。   In the semiconductor device manufacturing method of the present invention, in addition to the above procedure, the polycrystalline silicon film forming step includes a heat sink on the amorphous silicon film located at a position where the pasting device is pasted on the insulating substrate. A step (a) of patterning the film and a step (b) of crystallizing the amorphous silicon film by laser irradiation after patterning of the heat sink film may be included.

本発明の関連発明の半導体装置の製造方法は、上記手順に加えて、上記多結晶シリコン膜形成工程は、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜をエッチングする（ｃ）工程と、上記（ｃ）工程後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｄ）工程と、を含んでもよい。 In the semiconductor device manufacturing method according to the related invention, in addition to the above procedure, the polycrystalline silicon film forming step etches the amorphous silicon film located at a position where the pasting device is pasted on the insulating substrate. (C) step, and (d) step of crystallizing the amorphous silicon film by laser irradiation after the step (c).

本発明の半導体装置の製造方法は、上記手順に加えて、上記多結晶シリコン膜形成工程後に、絶縁性基板上の第１能動素子を加工する箇所に上記多結晶シリコン膜をパターニングする（ｅ）工程を含んでもよい。   In the semiconductor device manufacturing method according to the present invention, in addition to the above procedure, the polycrystalline silicon film is patterned at a location where the first active element on the insulating substrate is processed after the polycrystalline silicon film forming step (e). A process may be included.

本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程後、絶縁性基板上に絶縁膜を形成する（ｆ）工程を含んでもよい。   In addition to the above procedure, the method for manufacturing a semiconductor device of the present invention may include a step (f) of forming an insulating film on the insulating substrate after the step (e).

本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、演算により得られるエッチング処理時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。   In the semiconductor device manufacturing method of the present invention, in addition to the above procedure, the step (e) is performed by a dry etching method or a wet etching method, and at least 100 percent and 140 percent or less of the etching processing time obtained by calculation. Etching may be performed for a time.

本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行われると共に、エッチング開始から基板全面のエッチング完了を目視により認められる時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。   In the semiconductor device manufacturing method of the present invention, in addition to the above procedure, the step (e) is performed by a dry etching method or a wet etching method, and the etching completion of the entire surface of the substrate is visually recognized from the start of etching. The etching treatment may be performed for a time of 100 percent or more and 140 percent or less.

本発明の半導体装置の製造方法は、上記手順に加えて、第２能動素子または第２能動素子の主要部を含み、水素イオンが注入された貼付デバイスを形成する（ｇ）工程と、上記（ｅ）工程後、絶縁性基板上に上記貼付デバイスを貼り合わせる（ｈ）工程と、上記（ｈ）工程後、上記貼付デバイスの一部を熱処理により剥離する（ｉ）工程とを含んでもよい。   In addition to the above procedure, the method for manufacturing a semiconductor device of the present invention includes the step (g) of forming a second active element or a pasting device into which hydrogen ions are implanted, including the main part of the second active element, and the above ( e) After the step, the step (h) of bonding the above-mentioned sticking device on the insulating substrate, and the step (i) of peeling off a part of the sticking device by heat treatment after the step (h) may be included.

本発明の半導体装置の製造方法は、上記手順に加えて、上記ヒートシンク膜の膜厚を、レーザビームの反射率が最大となる膜厚に設定してもよい。   In the semiconductor device manufacturing method of the present invention, in addition to the above procedure, the thickness of the heat sink film may be set to a thickness that maximizes the reflectance of the laser beam.

また、上記第２能動素子は、単結晶シリコンデバイスであってもよい。   The second active element may be a single crystal silicon device.

本発明の半導体装置の製造方法は、上記絶縁性基板上に非晶質シリコン膜を形成し、上記絶縁性基板上における上記貼付デバイスの貼り合わせ箇所を避けて、上記非晶質シリコン膜を結晶化する多結晶シリコン膜形成工程を含む。これにより、絶縁性基板上における貼付デバイスを貼り合わせる箇所において、非晶質シリコン膜の結晶化が行われることがないので、絶縁性基板上における貼付デバイスの貼り合わせ箇所の損傷を抑制でき、当該箇所をフラットに保つことができる。   The method of manufacturing a semiconductor device according to the present invention includes forming an amorphous silicon film on the insulating substrate, and crystallizing the amorphous silicon film while avoiding a bonding portion of the bonding device on the insulating substrate. A step of forming a polycrystalline silicon film. Thereby, since the amorphous silicon film is not crystallized at the location where the pasting device on the insulating substrate is pasted, damage to the pasting device pasting device on the insulating substrate can be suppressed, The part can be kept flat.

したがって、非晶質シリコンの結晶化を行った絶縁性基板上であっても、当該結晶化によって成膜した多結晶シリコン膜から第１能動素子を加工できると共に、該絶縁性基板上に貼付デバイスを容易に貼り合わせることができる。   Therefore, the first active element can be processed from the polycrystalline silicon film formed by the crystallization even on the insulating substrate on which the amorphous silicon has been crystallized. Can be easily pasted together.

なお、本願明細書において、多結晶シリコン膜には、いわゆるCGシリコン（Continuous Grain Silicon）も含まれる。   In the present specification, the polycrystalline silicon film includes so-called CG silicon (Continuous Grain Silicon).

本発明の半導体装置の製造方法は、上記多結晶シリコン膜形成工程が、上記絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする（ａ）工程と、上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｂ）工程と、を含んでもよい。したがって、レーザ照射によって上記非晶質シリコン膜を結晶化する工程において、上記ヒートシンク膜がレーザ光の熱エネルギーを吸収するため、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する非晶質シリコン膜の温度上昇を抑制できる。よって、絶縁性基板上における貼付デバイスを貼り合わせる箇所について非晶質シリコン膜の結晶化を妨げることが可能になる。つまり、上記各工程によれば、上記絶縁性基板上における貼付デバイスを貼り合わせる箇所を避けて多結晶シリコンを形成させることができる。   In the method for manufacturing a semiconductor device of the present invention, the heat treatment film is patterned on the amorphous silicon film located at the position where the polycrystalline silicon film forming step is to bond the bonding device on the insulating substrate (a And (b) a step of crystallizing the amorphous silicon film by laser irradiation after patterning of the heat sink film. Therefore, in the step of crystallizing the amorphous silicon film by laser irradiation, the heat sink film absorbs the thermal energy of the laser beam, so that the amorphous silicon located at the location where the pasting device is pasted on the insulating substrate. The temperature rise of the film can be suppressed. Therefore, it is possible to prevent crystallization of the amorphous silicon film at a location where the pasting device is pasted on the insulating substrate. That is, according to each said process, a polycrystalline silicon can be formed avoiding the location which affixes the sticking device on the said insulating substrate.

本発明の関連発明の半導体装置の製造方法は、上記多結晶シリコン膜形成工程が、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜をエッチングする（ｃ）工程と、上記（ｃ）工程後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｄ）工程と、を含んでもよい。したがって、レーザ照射によって上記非晶質シリコン膜を結晶化する工程において、絶縁性基板上における貼付デバイスを貼り合わせる箇所で上記結晶化が行われることはない。よって、絶縁性基板上における貼付デバイスを貼り合わせる箇所を避けて多結晶シリコン膜を形成させることができる。 The method for manufacturing a semiconductor device according to a related invention of the present invention includes a step (c) in which the polycrystalline silicon film forming step etches the amorphous silicon film located at a position where the bonding device on the insulating substrate is bonded. And (d) step of crystallizing the amorphous silicon film by laser irradiation after the step (c). Therefore, in the step of crystallizing the amorphous silicon film by laser irradiation, the crystallization is not performed at the location where the pasting device is pasted on the insulating substrate. Therefore, the polycrystalline silicon film can be formed while avoiding the place where the pasting device is pasted on the insulating substrate.

本発明の半導体装置の製造方法は、上記多結晶シリコン膜形成工程後に、絶縁性基板上の第１能動素子を加工する箇所に上記多結晶シリコン膜をパターニングする（ｅ）工程を含んでもよい。この（ｅ）工程におけるパターニングによって、絶縁性基板上の第１能動素子を加工する領域以外の箇所における多結晶シリコン膜が除去され、絶縁性基板上の第１能動素子を加工する領域のみ多結晶シリコン膜を残存させることができる。また、（ａ）工程および（ｂ）工程を含む場合は、この（ｅ）工程によって、絶縁性基板上における貼付デバイスを貼り合わせる箇所に対し、非晶質シリコン膜およびヒートシンク膜を除去することが可能になる。   The method for manufacturing a semiconductor device of the present invention may include a step (e) of patterning the polycrystalline silicon film at a location where the first active element on the insulating substrate is processed after the polycrystalline silicon film forming step. By the patterning in the step (e), the polycrystalline silicon film is removed at a place other than the region where the first active element is processed on the insulating substrate, and only the region where the first active element is processed on the insulating substrate is polycrystalline. The silicon film can be left. Further, when the steps (a) and (b) are included, the amorphous silicon film and the heat sink film can be removed from the portion where the pasting device on the insulating substrate is pasted by the step (e). It becomes possible.

また、本発明の半導体装置の製造方法において、（ａ）工程および（ｂ）工程を経て（ｅ）工程を行う場合、絶縁性基板上における貼付デバイスを貼り合わせる箇所について、非晶質シリコン膜が除去されることになる。この除去により、絶縁性基板上における貼付デバイスを貼り合わされる箇所が僅かに損傷する可能性があり、貼付デバイスの貼り合わせが不安定化するという問題が生じる。また、本発明の関連発明の半導体装置の製造方法において、（ｃ）工程および（ｄ）工程を経て（ｅ）工程を行う場合は、（ｃ）工程のエッチングによって、絶縁性基板上における貼付デバイスを貼り合わされる箇所が僅かに損傷する可能性がある。そこで、（ｅ）工程後、絶縁性基板上に絶縁膜を形成する（ｆ）工程を行ってもよい。これにより、（ｅ）工程における非晶質シリコン膜の除去、または（ｃ）工程におけるエッチングによって絶縁性基板上に損傷が生じたとしても、当該損傷箇所を絶縁膜が覆うことになる。よって、当該損傷箇所を覆う絶縁膜に対して貼付デバイスを貼り付けることになり、結果として平坦な絶縁膜上に貼付デバイスを貼り付けることができる。なお、上記（ｅ）工程後、絶縁性基板上に絶縁膜を形成するという事は、多結晶シリコン膜上に絶縁膜が形成されることになる。よって、多結晶シリコン膜から第１能動素子を加工する際、該絶縁膜を例えばトランジスタのゲート絶縁膜として用いる事ができる。 Further, in the method of manufacturing a semiconductor device of the present invention, when the step (e) is performed through the steps (a) and (b), the amorphous silicon film is formed at a position where the pasting device is pasted on the insulating substrate. Will be removed. This removal may cause a slight damage to the portion where the pasting device on the insulating substrate is pasted, resulting in a problem that the pasting of the pasting device becomes unstable. Moreover, in the manufacturing method of the semiconductor device of the related invention of the present invention, when the step (e) is performed through the steps (c) and (d), the pasting device on the insulating substrate is performed by the etching in the step (c). There is a possibility that the part where the film is bonded is slightly damaged. Therefore, after the step (e), a step (f) of forming an insulating film on the insulating substrate may be performed. Thereby, even if damage is caused on the insulating substrate by removing the amorphous silicon film in the step (e) or etching in the step (c), the insulating film covers the damaged portion. Therefore, a sticking device will be affixed with respect to the insulating film which covers the said damage location, As a result, a sticking device can be affixed on a flat insulating film. Note that after the step (e), forming the insulating film on the insulating substrate means forming the insulating film on the polycrystalline silicon film. Therefore, when the first active element is processed from the polycrystalline silicon film, the insulating film can be used as a gate insulating film of a transistor, for example.

本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、演算により得られるエッチング処理時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。これにより、（ｅ）工程をドライエッチング法またはウエットエッチング法によって行う場合、過剰なエッチングを防止することにより、絶縁性基板上のマイクロラフネス（表面粗さ）をできるだけ抑制できる事が、本発明者らの鋭意工夫の結果、明らかになった。したがって、以後の工程において、絶縁性基板上における貼付デバイスを貼り合わせる箇所をできるだけ平坦に保つことが可能となり、貼付デバイスの貼り合わせが容易になる。   In the semiconductor device manufacturing method of the present invention, in addition to the above procedure, the step (e) is performed by a dry etching method or a wet etching method, and at least 100 percent and 140 percent or less of the etching processing time obtained by calculation. Etching may be performed for a time. Accordingly, when the step (e) is performed by a dry etching method or a wet etching method, it is possible to suppress the microroughness (surface roughness) on the insulating substrate as much as possible by preventing excessive etching. It became clear as a result of their diligence. Therefore, in subsequent steps, it is possible to keep the portion where the pasting device is pasted on the insulating substrate as flat as possible, and the pasting of the pasting device becomes easy.

本発明の半導体装置の製造方法は、上記手順に加えて、上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、エッチング開始から基板全面のエッチング完了を目視により認められる時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行ってもよい。これにより、（ｅ）工程をドライエッチング法またはウエットエッチング法によって行う場合、過剰なエッチングを防止することにより、絶縁性基板上の損傷としてのマイクロラフネス（表面粗さ）をできるだけ抑制できる事が、本発明者らの鋭意工夫の結果、明らかになった。したがって、以後の工程において、絶縁性基板上における貼付デバイスを貼り合わせる箇所を平坦に保つことが可能となり、貼付デバイスの貼り付けが容易になる。   In the semiconductor device manufacturing method of the present invention, in addition to the above-described procedure, the step (e) is performed by a dry etching method or a wet etching method, and the completion of etching of the entire surface of the substrate from the start of etching is 100 hours. The etching treatment may be performed for a time of not less than percent and not more than 140 percent. Thereby, when the step (e) is performed by a dry etching method or a wet etching method, by preventing excessive etching, microroughness (surface roughness) as damage on the insulating substrate can be suppressed as much as possible. As a result of the inventors' ingenuity, it became clear. Therefore, in the subsequent steps, it is possible to keep the portion where the pasting device is pasted on the insulating substrate flat, and the pasting of the pasting device becomes easy.

また、本発明の半導体装置の製造方法は、第２能動素子または第２能動素子の主要部を含み、水素イオンが注入された貼付デバイスを形成する（ｇ）工程と、上記（ｅ）工程後、絶縁性基板上に上記貼付デバイスを貼り合わせる（ｈ）工程と、上記（ｈ）工程後、上記貼付デバイスの一部を熱処理により剥離する（ｉ）工程とを含んでもよい。これにより第２能動素子の主要部または第２能動素子を絶縁性基板上に搭載することができる。よって、第１能動素子の主要部と、第１能動素子と製造プロセスの異なる第２能動素子の主要部とを同一絶縁性基板上に搭載させることができる。つまり、種類の異なる能動素子同士を明瞭かつ簡潔に製造でき、各能動素子を同一絶縁性基板上に搭載できる。   In addition, the method for manufacturing a semiconductor device of the present invention includes a step (g) of forming a second active element or a paste device into which hydrogen ions are implanted, including the main part of the second active element or the second active element, and after the step (e). The step (h) of bonding the sticking device on the insulating substrate and the step (i) of peeling a part of the sticking device by heat treatment after the step (h) may be included. Accordingly, the main part of the second active element or the second active element can be mounted on the insulating substrate. Therefore, the main part of the first active element and the main part of the second active element having a manufacturing process different from that of the first active element can be mounted on the same insulating substrate. That is, different types of active elements can be manufactured clearly and simply, and each active element can be mounted on the same insulating substrate.

また、本発明の半導体装置の製造方法は、上記ヒートシンク膜の膜厚を、レーザビームの反射率が最大となる膜厚に設定してもよい。これにより、上記ヒートシンク膜がレーザビームを最大限に反射し、ヒートシンク膜が吸収する熱量を抑制できるため、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する非晶質シリコン膜の温度上昇をさらに抑制できる。   In the semiconductor device manufacturing method of the present invention, the thickness of the heat sink film may be set to a thickness that maximizes the reflectance of the laser beam. As a result, the heat sink film reflects the laser beam to the maximum and the amount of heat absorbed by the heat sink film can be suppressed, so that the temperature rise of the amorphous silicon film located at the location where the pasting device is pasted on the insulating substrate is reduced. Further suppression is possible.

また、上記第２能動素子は、単結晶シリコンデバイスであってもよい。これにより、単結晶シリコンからなる第２能動素子と、多結晶シリコンからなる第１能動素子とを同一絶縁性基板上にモノリシックに搭載することができる。   The second active element may be a single crystal silicon device. Thus, the second active element made of single crystal silicon and the first active element made of polycrystalline silicon can be monolithically mounted on the same insulating substrate.

〔実施の形態１〕
本発明の実施の一形態を図に基づいて説明すると以下の通りである。 [Embodiment 1]
An embodiment of the present invention will be described below with reference to the drawings.

本実施形態の表示用デバイスは、画素トランジスタ等の表示用能動素子（第１能動素子）が搭載される絶縁性基板に対して、マイクロコントローラ、D/Aコンバーター、増幅器、タイミング発生器、DSP等の集積回路をモノリシックに搭載したものである。この表示用デバイスの製造方法の概略を説明すると以下の通りである。   The display device according to the present embodiment includes a microcontroller, a D / A converter, an amplifier, a timing generator, a DSP, etc. with respect to an insulating substrate on which a display active element (first active element) such as a pixel transistor is mounted. These integrated circuits are monolithically mounted. The outline of the manufacturing method of this display device will be described as follows.

絶縁性基板上に成膜、形成した多結晶シリコン膜を加工することにより、該絶縁性基板上に表示用能動素子の主要部を形成し、表示用デバイスを構成する。また、別プロセスで、上記集積回路の構成要素となる集積回路用能動素子（第２能動素子）の主要部を含む貼付デバイスを単結晶シリコンデバイスから加工すると共に、該貼付デバイスを上記絶縁性基板上に貼り合わせる。   By processing the polycrystalline silicon film formed and formed on the insulating substrate, the main part of the display active element is formed on the insulating substrate to constitute a display device. In another process, a pasting device including a main part of an active element for an integrated circuit (second active element) which is a component of the integrated circuit is processed from a single crystal silicon device, and the pasting device is processed into the insulating substrate. Paste it on top.

これにより、図５に示すように、表示用デバイス３０における絶縁性基板１上に、表示用能動素子の主要部である多結晶シリコン膜３ｂと、集積回路用能動素子の主要部を含む貼付デバイス２０とを形成することができる。以下では、表示用デバイス３０の製造工程、貼付デバイス２０の製造工程、貼付デバイス２０を絶縁性基板１上に貼り合わせる工程を順に説明する。   As a result, as shown in FIG. 5, on the insulating substrate 1 in the display device 30, the polycrystalline silicon film 3b which is the main part of the display active element and the pasting device including the main part of the active element for the integrated circuit 20 can be formed. Below, the manufacturing process of the device 30 for a display, the manufacturing process of the sticking device 20, and the process of bonding the sticking device 20 on the insulating substrate 1 are demonstrated in order.

（表示用デバイス３０の製造工程）
図１は、レーザによって多結晶シリコンを形成する工程前の状態であって、絶縁性基板１上に非晶質シリコン膜３ａが形成されている表示用デバイス（半導体装置）３０を示した図であり、図１（ａ）は上面図、図１（ｂ）は図１（ａ）におけるＡＡ'線断面図、図１（ｃ）は図１（ａ）におけるＢＢ'線断面図を示したものである。なお、図１（ａ）において、点線で区切られている１単位が、１表示画面に該当する。つまり、本実施形態においては、１枚の絶縁性基板から多数の表示画面を製造し、表示用デバイス３０は多数の表示画面からなる。また、点線で区切られている１単位内（１表示画面）において、２点鎖線で囲まれている領域は、集積回路を搭載するための集積回路領域であり、それ以外の領域は、非単結晶シリコン領域である。 (Manufacturing process of display device 30)
FIG. 1 is a view showing a display device (semiconductor device) 30 in which an amorphous silicon film 3a is formed on an insulating substrate 1 before the step of forming polycrystalline silicon by a laser. 1A is a top view, FIG. 1B is a sectional view taken along line AA ′ in FIG. 1A, and FIG. 1C is a sectional view taken along line BB ′ in FIG. It is. In FIG. 1A, one unit divided by a dotted line corresponds to one display screen. That is, in the present embodiment, a large number of display screens are manufactured from one insulating substrate, and the display device 30 is composed of a large number of display screens. Further, in one unit (one display screen) divided by a dotted line, a region surrounded by a two-dot chain line is an integrated circuit region for mounting an integrated circuit, and other regions are non-single. It is a crystalline silicon region.

図１に示す状態までの製造工程を以下説明する。まず、絶縁性基板１は、ガラス基板１ａ上に、ベースコート絶縁膜１ｂを膜厚２００ｎｍ程度で成膜することにより形成される。なお、ガラス基板１ａは、非晶質かつ光透過性のものが使用される。また、ベースコート絶縁膜１ｂとしては、二酸化珪素系絶縁材料が用いられる。   The manufacturing process up to the state shown in FIG. 1 will be described below. First, the insulating substrate 1 is formed by forming a base coat insulating film 1b with a film thickness of about 200 nm on a glass substrate 1a. As the glass substrate 1a, an amorphous and light transmissive one is used. Further, a silicon dioxide insulating material is used for the base coat insulating film 1b.

つぎに、絶縁性基板１の表面、つまりベースコート絶縁膜１ｂ上に、非晶質シリコン膜３ａを膜厚２０〜２００ｎｍで形成する。   Next, an amorphous silicon film 3a is formed to a thickness of 20 to 200 nm on the surface of the insulating substrate 1, that is, on the base coat insulating film 1b.

なお、ベースコート絶縁膜１ｂおよび非晶質シリコン膜３ａは、プラズマ化学気相成長法によって形成する。ここで、クラスタ型マルチチャンバー方式プラズマCVD（chemical vapor deposit）装置を用いれば、真空状態を維持したままベースコート絶縁膜１ｂおよび非晶質シリコン膜３ａを連続して成膜することができる。具体的には、複数の成膜チャンバーを備えたプラズマCVD装置において、あるチャンバーでガラス基板１ａ上にベースコート絶縁膜１ｂを成膜した後、真空状態を維持したまま別のチャンバーにガラス基板１ａを移動させ、非晶質シリコン膜３ａを成膜する。これにより、真空状態を維持したまま各膜を形成できる。   The base coat insulating film 1b and the amorphous silicon film 3a are formed by a plasma chemical vapor deposition method. Here, if a cluster type multi-chamber plasma CVD (chemical vapor deposit) apparatus is used, the base coat insulating film 1b and the amorphous silicon film 3a can be continuously formed while maintaining a vacuum state. Specifically, in a plasma CVD apparatus having a plurality of film forming chambers, after a base coat insulating film 1b is formed on a glass substrate 1a in a certain chamber, the glass substrate 1a is placed in another chamber while maintaining a vacuum state. The amorphous silicon film 3a is formed by moving the film. Thereby, each film can be formed while maintaining the vacuum state.

つぎに、非晶質シリコン膜３ａ内に存在する水素を離脱させるため、非晶質シリコン膜３ａに対してアニール処理を施す。なお、上記アニール処理は、４５０〜６００℃の熱で３０〜６０分間行う。上記アニール処理によって、非晶質シリコン膜３ａ内の水素含有量を、１×１０１９ｃｍ−３以下にすることができる。 Next, annealing treatment is performed on the amorphous silicon film 3a in order to release hydrogen existing in the amorphous silicon film 3a. The annealing treatment is performed at 450 to 600 ° C. for 30 to 60 minutes. By the annealing treatment, the hydrogen content in the amorphous silicon film 3a can be reduced to 1 × 10 19 cm −3 or less.

さらに、非晶質シリコン膜３ａ上の全面にヒートシンク膜４を３００ｎｍ程の膜厚で成膜する。なお、このヒートシンク膜４の材料として、二酸化珪素系絶縁材料が用いられる。   Further, the heat sink film 4 is formed to a thickness of about 300 nm on the entire surface of the amorphous silicon film 3a. Note that a silicon dioxide insulating material is used as the material of the heat sink film 4.

そして、後の工程で絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域に、ヒートシンク膜４をパターニングする（ａ工程）。つまり、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域にのみ、ヒートシンク膜４を形成する。なお、貼付デバイス２０を貼り合わせる箇所とは、前記集積回路領域が該当する。以上示した手順によって、図１（ｂ）に示すように、絶縁性基板１上に、非晶質シリコン膜３ａ、ヒートシンク膜４が順に積層されている表示用デバイス３０を製造できる。   Then, the heat sink film 4 is patterned in a region on the amorphous silicon film 3a located at a position where the pasting device 20 is pasted on the insulating substrate 1 in a later step (step a). That is, the heat sink film 4 is formed only in the region on the amorphous silicon film 3a located at the location where the pasting device 20 is pasted. The location where the pasting device 20 is pasted corresponds to the integrated circuit region. Through the procedure described above, as shown in FIG. 1B, a display device 30 in which the amorphous silicon film 3a and the heat sink film 4 are sequentially laminated on the insulating substrate 1 can be manufactured.

その後、表示用デバイス３０に対して、非晶質シリコン膜３ａおよびヒートシンク膜４が形成されている側からレーザビームを照射する（ｂ工程）。ここで、本実施形態の表示用デバイス３０によれば、絶縁性基板１上において、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域にヒートシンク膜４が形成されている。   Thereafter, the display device 30 is irradiated with a laser beam from the side where the amorphous silicon film 3a and the heat sink film 4 are formed (step b). Here, according to the display device 30 of the present embodiment, the heat sink film 4 is formed on the insulating substrate 1 in a region on the amorphous silicon film 3a located at a position where the pasting device 20 is pasted. .

このレーザビームの照射によって、ヒートシンク膜４が形成されていない領域における非晶質シリコン膜３ａは、温度上昇が生じて溶融し、レーザ照射後の温度降下によって結晶化する。   By this laser beam irradiation, the amorphous silicon film 3a in the region where the heat sink film 4 is not formed melts due to a temperature rise and crystallizes due to the temperature drop after laser irradiation.

しかしながら、ヒートシンク膜４が形成されている領域における非晶質シリコン膜３ａは、レーザビームによる熱エネルギーがヒートシンク膜４に吸収されるため、温度上昇が抑制され、溶融・結晶化という現象が生じない。   However, in the amorphous silicon film 3a in the region where the heat sink film 4 is formed, the heat energy by the laser beam is absorbed by the heat sink film 4, so that the temperature rise is suppressed and the phenomenon of melting and crystallization does not occur. .

つまり、ヒートシンク膜４が形成されている箇所を除いた位置の非晶質シリコン膜３ａを結晶化することができ、当該位置における非晶質シリコン膜３ａは多結晶シリコン膜３ｂに変化する。   That is, the amorphous silicon film 3a at a position excluding the portion where the heat sink film 4 is formed can be crystallized, and the amorphous silicon film 3a at the position is changed to the polycrystalline silicon film 3b.

なお、上記レーザビームは、ビーム形状（強度分布）を矩形波などに整形したエキシマレーザであって、近紫外域に波長を持つ光線である（例えば、XeClエキシマレーザを用いる場合は、λ=３０８ｎｍとなる）。   The laser beam is an excimer laser whose beam shape (intensity distribution) is shaped into a rectangular wave or the like, and is a light beam having a wavelength in the near ultraviolet region (for example, when using a XeCl excimer laser, λ = 308 nm). Become).

すなわち、本実施の形態では、レーザ照射による非晶質シリコン膜３ａの結晶化を行う前に、絶縁性基板１上において、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａ上の領域にヒートシンク膜４をパターニングしている。これにより、レーザ照射によって非晶質シリコン膜３ａを結晶化する工程において、ヒートシンク膜４がレーザビームの熱エネルギーを吸収する。そして、絶縁性基板１上において貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａの温度上昇を抑制できる。   That is, in the present embodiment, before the amorphous silicon film 3a is crystallized by laser irradiation, the amorphous silicon film 3a located on the insulating substrate 1 at the position where the pasting device 20 is pasted is formed. The heat sink film 4 is patterned in the region. Thereby, in the process of crystallizing the amorphous silicon film 3a by laser irradiation, the heat sink film 4 absorbs the thermal energy of the laser beam. And the temperature rise of the amorphous silicon film 3a located in the location which bonds the sticking device 20 on the insulating substrate 1 can be suppressed.

これにより、絶縁性基板１上において、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａの結晶化を妨げることが可能になる。したがって、絶縁性基板１上において、ガラス基板１ａに熱的ダメージを与えることなく、貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成させることができる（多結晶シリコン膜形成工程）。   Thereby, it becomes possible to prevent crystallization of the amorphous silicon film 3a located on the insulating substrate 1 at a position where the pasting device 20 is pasted. Therefore, the polycrystalline silicon film 3b can be formed on the insulating substrate 1 while avoiding the portion where the pasting device 20 is pasted without causing thermal damage to the glass substrate 1a (polycrystalline silicon film forming step). .

よって、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所においてシリコンの結晶化が行われることがないので、絶縁性基板１における貼付デバイス２０を貼り合わせる箇所の損傷を抑制できる。したがって、上記貼り合わせ箇所を平坦に保つことができ、後の工程において、絶縁性基板１上におけるベースコート絶縁膜１ｂ表面に対して貼付デバイス２０を容易に貼り合わせることができる。   Therefore, since crystallization of silicon is not performed at the location where the pasting device 20 on the insulating substrate 1 is pasted, damage to the location where the pasting device 20 is pasted on the insulating substrate 1 can be suppressed. Therefore, the bonding portion can be kept flat, and the bonding device 20 can be easily bonded to the surface of the base coat insulating film 1b on the insulating substrate 1 in a subsequent process.

なお、ヒートシンク膜４が熱エネルギーを吸収できるのは、ヒートシンク膜４が非晶質シリコン膜３ａよりもはるかに厚いため、ヒートシンク膜４が形成されている箇所の熱容量が結果的に高くなっているからである。非晶質シリコン膜３ａにおいてヒートシンク膜４と接触している箇所は、シリコンの融点付近まで温度上昇することがない。   The heat sink film 4 can absorb the heat energy because the heat sink film 4 is much thicker than the amorphous silicon film 3a, so that the heat capacity of the portion where the heat sink film 4 is formed is increased as a result. Because. The portion of the amorphous silicon film 3a that is in contact with the heat sink film 4 does not rise to the vicinity of the melting point of silicon.

ここで、上記レーザビームとして波長が３０８ｎｍのエキシマレーザを用い、該エキシマレーザをヒートシンク膜４に照射した場合における、ヒートシンク膜４の膜厚ｄ（μｍ）とレーザビームの反射率との関係を図２に示す。なお、横軸はヒートシンク膜４の膜厚を示し、縦軸はヒートシンク膜の反射率を示す。図２から明らかであるが、ヒートシンク膜４の膜厚を変化させると、ヒートシンク膜４におけるレーザビームの反射率も変化する。   Here, when an excimer laser having a wavelength of 308 nm is used as the laser beam and the excimer laser is irradiated onto the heat sink film 4, the relationship between the film thickness d (μm) of the heat sink film 4 and the reflectance of the laser beam is shown. It is shown in 2. The horizontal axis indicates the film thickness of the heat sink film 4, and the vertical axis indicates the reflectance of the heat sink film. As apparent from FIG. 2, when the film thickness of the heat sink film 4 is changed, the reflectance of the laser beam in the heat sink film 4 also changes.

よって、照射されるレーザビームの反射率が最大となるように、ヒートシンク膜４の膜厚を設定すると、ヒートシンク膜４がレーザビームを最大限反射することになるため、ヒートシンク膜４が吸収する熱エネルギーを減少させることができる。これにより、非晶質シリコン膜３ａにおいてヒートシンク膜４と接触している箇所、すなわち絶縁性基板１上における貼付デバイス２０を貼りあわせる箇所に位置する非晶質シリコン膜３ａの温度上昇をさらに抑制できる。   Therefore, when the film thickness of the heat sink film 4 is set so that the reflectance of the irradiated laser beam is maximized, the heat sink film 4 reflects the laser beam to the maximum extent. Energy can be reduced. Thereby, the temperature rise of the amorphous silicon film 3a located in the location which contacts the heat sink film 4 in the amorphous silicon film 3a, that is, the location where the pasting device 20 is pasted on the insulating substrate 1 can be further suppressed. .

図２によれば、波長が３０８ｎｍのエキシマレーザの場合、ヒートシンク膜４の膜厚を０．３１５μｍ、あるいは０．４２０μｍに設定すると、ヒートシンク膜４におけるレーザ光の反射率を最大にすることができることがわかる。   According to FIG. 2, in the case of an excimer laser having a wavelength of 308 nm, the reflectance of the laser light in the heat sink film 4 can be maximized by setting the film thickness of the heat sink film 4 to 0.315 μm or 0.420 μm. I understand.

なお、以上の手順によれば、非晶質シリコン膜３ａの結晶化をレーザ照射によって実現しているが、レーザ照射による結晶化に限定されない。例えば、非晶質シリコン膜３ａに対するアニール処理と同時に固相結晶成長させる方法であっても構わない。このアニール処理と同時に固相結晶成長させる方法とは、上記アニール処理を５５０℃以上で行うことにより、アニール処理と同時に非晶質シリコン膜３ａの結晶化を行うことをいう。５５０℃以上の環境下では、非晶質シリコン膜３ａは結晶化するため、上記アニール処理を５５０℃以上で行えば、該結晶化とアニール処理とを同時に行うことができる。   According to the above procedure, the crystallization of the amorphous silicon film 3a is realized by laser irradiation, but is not limited to crystallization by laser irradiation. For example, a method of growing a solid phase crystal simultaneously with the annealing process for the amorphous silicon film 3a may be used. The solid-phase crystal growth method simultaneously with the annealing treatment means that the amorphous silicon film 3a is crystallized simultaneously with the annealing treatment by performing the annealing treatment at 550 ° C. or more. Since the amorphous silicon film 3a is crystallized under an environment of 550 ° C. or higher, if the annealing treatment is performed at 550 ° C. or higher, the crystallization and the annealing treatment can be performed simultaneously.

つぎに、多結晶シリコン膜３ｂを形成した後は、表示用能動素子を形成する領域に、多結晶シリコン膜３ｂを島状にパターニングする（ｅ工程）。このパターニングは、フォトリゾグラフィーにより行う。これにより、絶縁性基板１上における表示用能動素子を形成する領域に対し、表示用能動素子の主要部としての多結晶シリコン膜３ｂを形成することができる。また、パターニングにより、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所について、ヒートシンク膜４、非晶質シリコン膜３ａを除去できる。   Next, after the polycrystalline silicon film 3b is formed, the polycrystalline silicon film 3b is patterned in an island shape in a region where an active element for display is formed (step e). This patterning is performed by photolithography. Thereby, the polycrystalline silicon film 3b as the main part of the display active element can be formed in the region where the display active element is formed on the insulating substrate 1. Moreover, the heat sink film | membrane 4 and the amorphous silicon film 3a can be removed about the location which bonds the sticking device 20 on the insulating substrate 1 by patterning.

なお、上記パターニングは多結晶シリコン膜３ｂの除去を伴うものであり、この除去によって絶縁性基板１表面が僅かに損傷する可能性もある（マイクロラフネスが大きくなる）。しかし、この損傷は非晶質シリコンの結晶化により生じる損傷よりも遥かに程度が軽いものである。   Note that the patterning involves removal of the polycrystalline silicon film 3b, and this removal may slightly damage the surface of the insulating substrate 1 (increasing microroughness). However, this damage is much lighter than damage caused by crystallization of amorphous silicon.

ここで、ｅ工程におけるパターニングの際に、ドライエッチング法またはウエットエッチング法を用いる場合、プラズマダメージによる絶縁性基板１上のマイクロラフネス発生を抑制するため、実際にエッチングを行う時間を、目視により認められるエッチング開始から完了までの時間の１００％以上かつ１４０％程度以内にとどまらせておくのが好ましい。また、エッチングを機械的に行う場合、実際にエッチングを行う時間を、演算によって得られるエッチング時間の１００％以上かつ１４０％程度以内にとどまらせておくのが好ましい。つまり、エッチングが過剰に行われないようにすることが好ましい。なお、「演算によって得られる処理時間」とは、エッチング対象となる表示用デバイスの大きさ、エッチング条件（エッチング液の種類、設定温度等）に基づいてエッチング装置が自動演算する処理時間、つまり理論計算上最適とされるエッチング処理時間をいう。   Here, when a dry etching method or a wet etching method is used for patterning in the step e, the time for actual etching is visually recognized in order to suppress generation of microroughness on the insulating substrate 1 due to plasma damage. It is preferable to keep it within 100% or more and 140% or less of the time from the start to completion of etching. In the case where the etching is mechanically performed, it is preferable that the actual etching time is kept within 100% or more and 140% or less of the etching time obtained by calculation. That is, it is preferable not to perform etching excessively. “Processing time obtained by calculation” means the processing time automatically calculated by the etching apparatus based on the size of the display device to be etched and the etching conditions (type of etching solution, set temperature, etc.), that is, the theory. This is the etching processing time that is optimal for calculation.

以上のように、エッチングが過剰に行われないようにすると、プラズマダメージを抑制でき、絶縁性基板１上のマイクロラフネス（表面粗さ）をできるだけ小さくできる。具体的には、本発明者らの試験研究の結果、実際にエッチングを行う時間を、目視により認められるエッチング開始から完了までの時間の１００％以上かつ１４０％程度以内にとどまらせておくと、ベースコート絶縁膜１ｂの凸凹は図８に示す模式図のようになった。ここで、図８において、ガラス基板１ａの表面に対するベースコート絶縁膜１ｂの最大傾斜角の正接は、０．０６以下である。これにより、絶縁性基板１表面をできるだけ平坦に保つことができるため、以後の工程において、絶縁性基板１上に貼付デバイス２０を貼り合わせるのがさらに容易になると共に、十分な強度をもって貼りあわせることができる。   As described above, if etching is not performed excessively, plasma damage can be suppressed and microroughness (surface roughness) on the insulating substrate 1 can be made as small as possible. Specifically, as a result of the present inventors' research, the time for actually performing etching is 100% or more and 140% or less of the time from the start of etching to the completion recognized visually. The unevenness of the base coat insulating film 1b is as shown in the schematic diagram of FIG. Here, in FIG. 8, the tangent of the maximum inclination angle of the base coat insulating film 1b with respect to the surface of the glass substrate 1a is 0.06 or less. Thereby, since the surface of the insulating substrate 1 can be kept as flat as possible, it becomes easier to bond the bonding device 20 on the insulating substrate 1 in the subsequent steps, and the bonding is performed with sufficient strength. Can do.

なお、ｅ工程における実際にエッチングを行う時間を、目視により認められるエッチング開始から完了までの時間の１５０％に設定して、多結晶シリコン膜３ｂを島状にパターニングした場合、絶縁性基板１上のマイクロラフネスにより、貼付デバイス２０を絶縁性基板１上に滞りなく接着できないことがあった。   Note that when the etching time in the step e is set to 150% of the time from the start of etching to the completion of the etching, which is visually recognized, and the polycrystalline silicon film 3b is patterned into an island shape, Due to the microroughness, the pasting device 20 could not be adhered to the insulating substrate 1 without delay.

また、以後の工程において、絶縁性基板１に対する貼付デバイス２０の接合強度をさらに高めるために、多結晶シリコン膜３ｂを島状にパターニングした後に、絶縁性基板１上に、図示しない新たな絶縁膜（絶縁膜）を１００ｎｍ程度成膜、形成しても良い（ｆ工程）。   In a subsequent process, in order to further increase the bonding strength of the bonding device 20 to the insulating substrate 1, after the polycrystalline silicon film 3 b is patterned into an island shape, a new insulating film (not shown) is formed on the insulating substrate 1. (Insulating film) may be formed to a thickness of about 100 nm (step f).

この理由を以下に説明する。多結晶シリコン膜３ｂのパターニングの際、絶縁性基板１上の多結晶シリコン膜３ｂ、非晶質シリコン膜３ａの除去工程を伴うことになる。この除去工程によって、絶縁性基板１表面のベースコート絶縁膜１ｂが僅かに損傷する可能性があることは既に説明した。ここで、貼付デバイス２０を貼り合わせる面が損傷すると、貼り合わせが不安定化するという問題が生じる。   The reason for this will be described below. When patterning the polycrystalline silicon film 3b, a process of removing the polycrystalline silicon film 3b and the amorphous silicon film 3a on the insulating substrate 1 is involved. As described above, the base coat insulating film 1b on the surface of the insulating substrate 1 may be slightly damaged by this removing step. Here, if the surface on which the pasting device 20 is pasted is damaged, there arises a problem that the pasting becomes unstable.

そこで、多結晶シリコン膜３ｂを島状にパターニングした後に、絶縁性基板１上全面に、新たな絶縁膜を形成する。これにより、絶縁性基板１上における新たに形成された絶縁膜の表面に、後の工程で貼付デバイス２０が貼り合わされる事になり、損傷箇所が覆われることになり、上記問題を払拭できる。ここで、図示しない新たな絶縁膜として、二酸化珪素系の絶縁性材料または窒化珪素系の絶縁材料が用いられる。   Therefore, after the polycrystalline silicon film 3b is patterned into an island shape, a new insulating film is formed on the entire surface of the insulating substrate 1. As a result, the pasting device 20 is pasted on the surface of the newly formed insulating film on the insulating substrate 1 in a later step, so that the damaged portion is covered, and the above problem can be eliminated. Here, as a new insulating film (not shown), a silicon dioxide-based insulating material or a silicon nitride-based insulating material is used.

なお、多結晶シリコン膜３ｂを島状にパターニングした後、絶縁性基板１上全面に新たな絶縁膜を形成するという事は、多結晶シリコン膜３ｂ上に絶縁膜が形成されることになる。よって、多結晶シリコン膜３ｂから表示用能動素子を加工する際、該絶縁膜を例えば画素トランジスタのゲート絶縁膜として用いる事ができる。   In addition, after patterning the polycrystalline silicon film 3b into an island shape, forming a new insulating film on the entire surface of the insulating substrate 1 means that an insulating film is formed on the polycrystalline silicon film 3b. Therefore, when processing an active element for display from the polycrystalline silicon film 3b, the insulating film can be used as a gate insulating film of a pixel transistor, for example.

（貼付デバイス２０の製造工程）
つぎに、絶縁性基板１上に貼り合わせられる貼付デバイス２０の製造工程（ｇ工程）について説明する。貼付デバイス２０は、図９（ａ）に示すような単結晶シリコンウエハから集積回路の微細加工プロセス（線幅０．５μm程度）を経て形成される。なお、この単結晶シリコンウエハの直径は１５ｃｍまたは２０ｃｍ（６インチまたは８インチ）程度である。 (Manufacturing process of the pasting device 20)
Below, the manufacturing process (g process) of the sticking device 20 bonded together on the insulating board | substrate 1 is demonstrated. The pasting device 20 is formed from a single crystal silicon wafer as shown in FIG. 9A through an integrated circuit microfabrication process (line width of about 0.5 μm). The single crystal silicon wafer has a diameter of about 15 cm or 20 cm (6 inches or 8 inches).

図１０（ａ）は、図９（ａ）の単結晶シリコンウエハの断面の一部を示した模式図である。まず、同図に示す単結晶シリコンウエハである単結晶シリコン層１１に対し、アイソレーション処理を行う（必要に応じて）。このアイソレーション処理とは、単結晶シリコン層１１にアラインメントマークを形成することにより、素子形成領域の位置決めを行う処理をいう。このアイソレーション処理は、ロコス酸化（local oxidation）処理またはシャロー・トレンチ処理によって行われる。なお、ロコス酸化とは、窒化シリコン膜を形成すると共に、窒化シリコン膜が形成されていない箇所を酸化する工程をいう。   FIG. 10A is a schematic view showing a part of a cross section of the single crystal silicon wafer of FIG. First, an isolation process is performed on the single crystal silicon layer 11 which is the single crystal silicon wafer shown in FIG. This isolation process refers to a process for positioning an element formation region by forming an alignment mark in the single crystal silicon layer 11. This isolation process is performed by a local oxidation process or a shallow trench process. Note that the LOCOS oxidation is a process of forming a silicon nitride film and oxidizing a portion where the silicon nitride film is not formed.

その後、図１０（ｂ）に示すように、単結晶シリコン層１１上にゲート絶縁膜７を形成し、このゲート絶縁膜７の熱酸化を行う。さらに、図１０（ｃ）に示すように、ゲート絶縁膜７上においてゲート電極膜６のパターニングを行う。   Thereafter, as shown in FIG. 10B, a gate insulating film 7 is formed on the single crystal silicon layer 11, and the gate insulating film 7 is thermally oxidized. Further, as shown in FIG. 10C, the gate electrode film 6 is patterned on the gate insulating film 7.

つぎに、単結晶シリコン層１１に対して不純物注入を行う。ここで、注入した不純物を活性化すると、不純物を注入した領域がソース・ドレイン部１１ａとなる（図１０（ｄ）参照）。   Next, impurity implantation is performed on the single crystal silicon layer 11. Here, when the implanted impurity is activated, the region into which the impurity is implanted becomes the source / drain portion 11a (see FIG. 10D).

その後、図１０（ｅ）に示すように、ゲート絶縁膜７およびゲート電極膜６上に層間絶縁膜９を成膜し、CMP（Chemical Mechanical Polishing）平坦化を行い、さらに単結晶シリコン層１１に対し水素イオン注入を行う。なお、図１０（ｅ）において、参照符ａによって示される点線は、水素イオン注入面である。ここで、以上の工程を経て加工された単結晶シリコンウエハを図９（ｂ）に示す。図９（ｂ）に示す単結晶シリコンウエハ上には素子が集積されている状態である。   Thereafter, as shown in FIG. 10E, an interlayer insulating film 9 is formed on the gate insulating film 7 and the gate electrode film 6, planarized by CMP (Chemical Mechanical Polishing), and further formed on the single crystal silicon layer 11. Hydrogen ion implantation is performed. In FIG. 10 (e), the dotted line indicated by the reference symbol a is the hydrogen ion implantation surface. Here, FIG. 9B shows the single crystal silicon wafer processed through the above steps. In this state, elements are integrated on the single crystal silicon wafer shown in FIG.

その後、図９（ｂ）に示す単結晶シリコンウエハをレーザーダイシング法などでチップ状にカットする。このようにしてカットして得られたチップ状のデバイスが、絶縁性基板１上に貼り合わせられる貼付デバイス２０になる。この貼付デバイス２０の断面を示した模式図を図４に示す。   Thereafter, the single crystal silicon wafer shown in FIG. 9B is cut into chips by a laser dicing method or the like. The chip-like device obtained by cutting in this way becomes the pasting device 20 to be pasted onto the insulating substrate 1. A schematic view showing a cross section of the sticking device 20 is shown in FIG.

また、レーザーダイシング法によるカット前に、ソース・ドレイン部１１ａを開口するためのコンタクトホール形成工程、該コンタクトホールにメタルを形成するソース・ドレインメタル成膜工程、該ソース・ドレインメタルをパターニングする工程等、集積回路用能動素子の加工を先に進めておいても構わないが、本実施形態では、貼付デバイス２０を絶縁性基板１に貼り合せた後に、これら工程を実施する。   In addition, a contact hole forming step for opening the source / drain portion 11a, a source / drain metal film forming step for forming metal in the contact hole, and a patterning step for the source / drain metal before cutting by the laser dicing method However, in the present embodiment, these steps are performed after the bonding device 20 is bonded to the insulating substrate 1.

（貼付デバイス２０の貼り合わせ）
つぎに、以上のようにして準備した表示用デバイス３０における絶縁性基板１上に、貼付デバイス２０を貼り合わせる（ｈ工程）。図５は、絶縁性基板１上に貼付デバイス２０を貼り合わせた表示用デバイス３０の断面を示した模式図である。 (Lamination of the pasting device 20)
Next, the pasting device 20 is pasted on the insulating substrate 1 in the display device 30 prepared as described above (step h). FIG. 5 is a schematic diagram showing a cross section of the display device 30 in which the pasting device 20 is pasted onto the insulating substrate 1.

絶縁性基板１上に対する貼付デバイス２０の貼り合わせ工程を説明すると以下のとおりである。まず、貼り合わせ前に、絶縁性基板１の表面（ベースコート絶縁膜１ｂ側の面）と、貼付デバイス２０における層間絶縁膜９の表面とを、SC1液で洗浄する。これにより、絶縁性基板１の表面および層間絶縁膜９の表面は水酸基（OH基）が付着され、接着するのに活性な状態となる。なお、SC1液とは、アンモニア水と過酸化水素水と純水との混合液をいう。   The bonding process of the bonding device 20 on the insulating substrate 1 will be described as follows. First, before bonding, the surface of the insulating substrate 1 (the surface on the base coat insulating film 1b side) and the surface of the interlayer insulating film 9 in the bonding device 20 are washed with SC1 solution. As a result, the surface of the insulating substrate 1 and the surface of the interlayer insulating film 9 are attached with hydroxyl groups (OH groups) and become active for bonding. The SC1 liquid refers to a mixed liquid of ammonia water, hydrogen peroxide water, and pure water.

その後、絶縁性基板１の表面と層間絶縁膜９の表面とを接触させ、僅かな力で押してやることにより、自発的に接着が進行する。このようにして、絶縁性基板１上に貼付デバイス２０を貼り合わせる。なお、絶縁性基板１上に貼付デバイス２０を貼り合わせた表示用デバイス３０を図５に示す。   Thereafter, the surface of the insulating substrate 1 and the surface of the interlayer insulating film 9 are brought into contact with each other and pressed with a slight force, whereby the adhesion proceeds spontaneously. In this way, the pasting device 20 is pasted onto the insulating substrate 1. A display device 30 in which the pasting device 20 is pasted on the insulating substrate 1 is shown in FIG.

貼り合わせ後、図６に示すように、水素イオン注入面ａに沿って貼付デバイス２０から不要領域１１ｃを剥離する。   After bonding, as shown in FIG. 6, the unnecessary region 11 c is peeled from the bonding device 20 along the hydrogen ion implantation surface a.

この剥離によって、ソース・ドレイン部１１ａが露出すると共に、ソース・ドレイン部１１ａ以外の単結晶シリコン層１１が露出する。なお、ソース・ドレイン部１１ａ以外の単結晶シリコン層１１がチャネル部１１ｂとなる。つまり、集積回路用能動素子の主要部であるソース・ドレイン部１１ａとチャネル部１１ｂとを絶縁性基板１上に残存させ、かつ不要な箇所を剥離している。これにより、表示用能動素子の主要部である多結晶シリコン膜３ｂと、集積回路用能動素子の主要部であるソース・ドレイン部１１ａおよびチャネル部１１ｂとを、異なるプロセスで加工しつつも同一基板上に搭載させることができる。なお、この剥離は、６００℃程度の熱処理、つまり劈開剥離によって行われる。   By this peeling, the source / drain portion 11a is exposed and the single crystal silicon layer 11 other than the source / drain portion 11a is exposed. The single crystal silicon layer 11 other than the source / drain portion 11a becomes the channel portion 11b. That is, the source / drain portion 11a and the channel portion 11b, which are the main parts of the integrated circuit active element, are left on the insulating substrate 1, and unnecessary portions are peeled off. As a result, the polycrystalline silicon film 3b, which is the main part of the display active element, and the source / drain part 11a and the channel part 11b, which are the main parts of the integrated circuit active element, are processed in the same substrate while being processed by different processes. Can be mounted on top. This peeling is performed by heat treatment at about 600 ° C., that is, cleavage peeling.

この後の表示用デバイス３０の製造プロセスの概略を以下説明する。ここで、図６に示すように、表示用デバイス３０において、多結晶シリコン膜３ｂがパターニングされている領域を非単結晶シリコン領域とし、貼付デバイス２０が貼り合わせられている領域を集積回路領域とする。なお、図６の非単結晶シリコン領域および集積回路領域は、図１における１表示画面内（点線中の１単位内）の非単結晶シリコン領域および集積回路領域の一部分と対応する。   The outline of the subsequent manufacturing process of the display device 30 will be described below. Here, as shown in FIG. 6, in the display device 30, a region where the polycrystalline silicon film 3 b is patterned is a non-single crystal silicon region, and a region where the pasting device 20 is pasted is an integrated circuit region. To do. Note that the non-single-crystal silicon region and the integrated circuit region in FIG. 6 correspond to a part of the non-single-crystal silicon region and the integrated circuit region in one display screen (one unit in a dotted line) in FIG.

まず、集積回路領域側において、集積回路用能動素子を形成する箇所のみに素子分離パターニングを行う。この素子分離パターニングによって、集積回路用能動素子の形成箇所以外の領域において除去されるチャネル部に対向する位置に、配線コンタクト部６ａが残存する。   First, on the integrated circuit region side, element isolation patterning is performed only at a portion where an integrated circuit active element is formed. By this element isolation patterning, the wiring contact portion 6a remains at a position facing the channel portion to be removed in a region other than the portion where the integrated circuit active element is formed.

つぎに、絶縁性基板１上全面に渡ってゲート絶縁膜１３を形成する。さらに、非単結晶シリコン領域側において、ゲート絶縁膜１３を挟んで多結晶シリコン膜３ｂと対向する位置上にゲート電極膜１２をパターニングする。   Next, a gate insulating film 13 is formed over the entire surface of the insulating substrate 1. Further, on the non-single-crystal silicon region side, the gate electrode film 12 is patterned on a position facing the polycrystalline silicon film 3b with the gate insulating film 13 interposed therebetween.

その後、多結晶シリコン膜３ｂにおけるソース・ドレインとなる箇所に対し不純物をドーピングすると共に、該不純物の活性化を行って、ソース・ドレイン部１４を形成する。なお、不純物注入の一例として、イオンドーピング法がある。   After that, impurities are doped into the source / drain portions in the polycrystalline silicon film 3b and the impurities are activated to form the source / drain portions. An example of impurity implantation is an ion doping method.

なお、不純物をドーピングする際には、集積回路領域側に不純物が入らない様な処置（フォトレジストで覆うなど）をしておく。   Note that when doping impurities, a measure (such as covering with a photoresist) is performed so that the impurities do not enter the integrated circuit region side.

さらに、絶縁性基板１上全面に渡って、層間絶縁膜１８を２００〜３００ｎｍ程度の膜厚で形成する。なお、層間絶縁膜１８の材料として、二酸化珪素系絶縁材料が用いられる。   Further, an interlayer insulating film 18 is formed to a thickness of about 200 to 300 nm over the entire surface of the insulating substrate 1. A silicon dioxide insulating material is used as the material of the interlayer insulating film 18.

その後、集積回路領域側のソース・ドレイン部１１ａが開口するように、層間絶縁膜１８、ゲート絶縁膜１３に対してコンタクトホールを形成する。つぎに、配線コンタクト部６ａも開口するように、層間絶縁膜１８、ゲート絶縁膜１３に対してコンタクトホールを形成する。さらに、非単結晶シリコン領域側のソース・ドレイン部１４が開口するように、層間絶縁膜１８、ゲート絶縁膜１３に対してコンタクトホールを形成する。   Thereafter, contact holes are formed in the interlayer insulating film 18 and the gate insulating film 13 so that the source / drain portions 11a on the integrated circuit region side are opened. Next, contact holes are formed in the interlayer insulating film 18 and the gate insulating film 13 so that the wiring contact portions 6a are also opened. Further, contact holes are formed in the interlayer insulating film 18 and the gate insulating film 13 so that the source / drain portions 14 on the non-single crystal silicon region side are opened.

これらコンタクトホールの形成は、フォトリソグラフィによって、層間絶縁膜１８、ゲート絶縁膜１３を部分的にエッチングすることにより行う。そして、コンタクトホールにメタル膜を成膜・パターニングすることによって配線２１ａ・２１ｂ・２１ｃ・２２ａ・２２ｂを形成する。これにより、非単結晶シリコン領域に表示用能動素子２７を形成でき、集積回路領域に集積回路用能動素子２５を形成でき、さらに、非単結晶シリコン領域と集積回路領域とを電気的に接続するための接続配線２６を形成できる。   These contact holes are formed by partially etching the interlayer insulating film 18 and the gate insulating film 13 by photolithography. Then, a metal film is formed and patterned in the contact hole to form wirings 21a, 21b, 21c, 22a, and 22b. Thereby, the display active element 27 can be formed in the non-single crystal silicon region, the integrated circuit active element 25 can be formed in the integrated circuit region, and the non-single crystal silicon region and the integrated circuit region are electrically connected. Therefore, the connection wiring 26 can be formed.

また、配線２１・２２となるメタル膜を成膜する前に、集積回路領域側と非単結晶シリコン領域側との境界１７を、GCIB法（Gas Cluster Ion Beam：2002 IEEE International SOI Conference Proceedings ,p.192）などで平坦化してもよい。これにより、非単結晶シリコン領域と集積回路領域とを電気的に接続するための接続配線２６を形成しても、境界１７付近の断線を抑制できる。   Before forming a metal film to be the wirings 21 and 22, the boundary 17 between the integrated circuit region side and the non-single crystal silicon region side is defined by a GCIB method (Gas Cluster Ion Beam: 2002 IEEE International SOI Conference Proceedings, p. .192) or the like. Thereby, even if the connection wiring 26 for electrically connecting the non-single crystal silicon region and the integrated circuit region is formed, disconnection near the boundary 17 can be suppressed.

なお、以上の実施の形態によれば、表示用能動素子の主要部として、絶縁性基板１上に多結晶シリコン膜３ｂを形成しているが、多結晶シリコン膜３ｂは単結晶シリコン以外のシリコン結晶であればよく、例えば、ＣＧシリコンも含まれる。さらに、多結晶シリコン膜３ｂから形成される表示用能動素子は、多結晶シリコンから加工可能な能動素子であればよく、例えば、画素トランジスタの他、ソースドライバ、ゲートドライバを構成するためのトランジスタまたはダイオードが該当する。   According to the above embodiment, the polycrystalline silicon film 3b is formed on the insulating substrate 1 as the main part of the display active element. However, the polycrystalline silicon film 3b is made of silicon other than single crystal silicon. For example, CG silicon is also included. Furthermore, the display active element formed from the polycrystalline silicon film 3b may be an active element that can be processed from polycrystalline silicon. For example, in addition to a pixel transistor, a transistor for forming a source driver or a gate driver or This applies to diodes.

また、以上の実施の形態によれば、貼り合わせ前の貼付デバイス２０には集積回路用能動素子の主要部が含まれているが、加工済みの集積回路用能動素子自体含まれていてもよく、また、貼り合わせ前の貼付デバイス２０が集積回路用能動素子自体であっても構わない。つまり、本実施形態によれば、絶縁性基板上１に貼り合わせられる貼付デバイス２０は、集積回路用能動素子の未完成品であるが、未完成品に限られるものでなく、この貼付デバイス２０は、集積回路用能動素子の完成品であってもよい。   Further, according to the above embodiment, the pasting device 20 before pasting includes the main part of the active element for integrated circuit, but it may include the processed active element for integrated circuit itself. Further, the pasting device 20 before pasting may be the active element for an integrated circuit itself. That is, according to the present embodiment, the pasting device 20 to be bonded to the insulating substrate 1 is an incomplete product of active elements for integrated circuits, but is not limited to the incomplete product. May be a finished product of an active element for an integrated circuit.

また、以上の実施の形態によれば、貼付デバイス２０には集積回路用能動素子の主要部が含まれているが、特に集積回路用能動素子に限定されるものではない。表示用デバイス３０に対して貼り合わせる能動素子であればいかなるものでも構わない。また、集積回路用能動素子および貼付デバイスの主要部としての第２能動素子は、単結晶シリコンから形成されているが、単結晶シリコンに限るものではなく、半導体材料から製造されるものであればいかなるものでも構わない。   Moreover, according to the above embodiment, although the sticking device 20 includes the main part of the active element for integrated circuits, it is not particularly limited to the active element for integrated circuits. Any active element that is bonded to the display device 30 may be used. Further, the active element for integrated circuit and the second active element as the main part of the pasting device are formed of single crystal silicon, but are not limited to single crystal silicon, and may be manufactured from a semiconductor material. Anything can be used.

さらに、以上の実施の形態によれば、ベースコート絶縁膜１ｂの材質として二酸化珪素系絶縁材料が使用されているが、これに限定されるものではなく、窒化珪素系絶縁材料であればいかなるものでもよい。   Furthermore, according to the above embodiment, the silicon dioxide insulating material is used as the material of the base coat insulating film 1b. However, the present invention is not limited to this, and any silicon nitride insulating material can be used. Good.

また、以上の実施の形態によれば、ヒートシンク膜４の材質として二酸化珪素系絶縁材料が使用されているが、これに限定されるものではなく、例えば、窒化珪素系絶縁材料であればいかなるものでもよい。   Further, according to the above embodiment, the silicon dioxide insulating material is used as the material of the heat sink film 4, but the present invention is not limited to this. For example, any silicon nitride insulating material can be used. But you can.

なお、上記集積回路領域に構成される集積回路として、マイクロコントローラ、D/Aコンバーター、増幅器、タイミング発生器、DSP等の等のデジタル回路が挙げられる。   Examples of the integrated circuit configured in the integrated circuit area include digital circuits such as a microcontroller, a D / A converter, an amplifier, a timing generator, and a DSP.

また、本発明の半導体装置の製造方法は、絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、絶縁性基板上に非晶質シリコン膜を形成する工程と、上記貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする工程と、上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する工程と、を含む半導体装置の製造方法と表現することもできる。   The method for manufacturing a semiconductor device according to the present invention includes bonding an insulating substrate, a first active element processed from a polycrystalline silicon film formed on the insulating substrate, and the insulating substrate to each other. A method of manufacturing a semiconductor device including a pasting device, a step of forming an amorphous silicon film on an insulating substrate, and on the amorphous silicon film located at a position where the pasting device is pasted, It can also be expressed as a method for manufacturing a semiconductor device including a step of patterning a heat sink film and a step of crystallizing the amorphous silicon film by laser irradiation after the patterning of the heat sink film.

〔参考の形態〕
本発明の関連発明の参考の形態を図に基づいて説明すると以下の通りである。なお、本参考の形態では、実施の形態１と異なる箇所のみを説明する。そして、説明の便宜上、実施の形態１にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 [ Reference form ]
A reference embodiment of the related invention of the present invention will be described below with reference to the drawings. In the present reference embodiment, only the portions different from the first embodiment will be described. For convenience of explanation, members having the same functions as those explained in the first embodiment are given the same reference numerals and explanation thereof is omitted.

実施の形態１では、非晶質シリコン膜３ａの上にヒートシンク膜４を形成することにより、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成している。本参考の形態では、ヒートシンク膜４を形成せずに、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成する方法を述べる。 In the first embodiment, by forming the heat sink film 4 on the amorphous silicon film 3a, the polycrystalline silicon film 3b is formed avoiding the place where the bonding device 20 is bonded on the insulating substrate 1. . In this reference embodiment, it describes a method of forming without forming a heat sink film 4, a polycrystalline silicon film 3b to avoid locations of bonding the sticking device 20 on the insulating substrate 1.

具体的に説明すると以下のとおりである。まず、ガラス基板１ａ上にベースコート絶縁膜１ｂを形成することにより、絶縁性基板１を構成する。さらに、絶縁性基板１上（ベースコート絶縁膜１ｂの表面）に非晶質シリコン膜３ａを形成する。そして、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａをエッチングにより除去する（ｃ工程）。ここまでの工程により、製造された表示用デバイス３０を図３に示す。なお、図３は、レーザによって多結晶シリコン膜３ｂを形成させる工程前の状態であって、絶縁性基板１上に非晶質シリコン膜３ａが形成されている表示用デバイス３０を示した図であり、図３（ａ）は上面図、図３（ｂ）は図３（ａ）におけるＣＣ´線断面図、図３（ｃ）は図３（ａ）におけるＤＤ´線断面図を示したものである。   Specifically, it is as follows. First, the insulating substrate 1 is configured by forming the base coat insulating film 1b on the glass substrate 1a. Further, an amorphous silicon film 3a is formed on the insulating substrate 1 (the surface of the base coat insulating film 1b). Then, the amorphous silicon film 3a located at the location where the pasting device 20 is pasted on the insulating substrate 1 is removed by etching (step c). The display device 30 manufactured by the steps up to here is shown in FIG. FIG. 3 is a view showing a display device 30 in which the amorphous silicon film 3a is formed on the insulating substrate 1 before the step of forming the polycrystalline silicon film 3b by the laser. 3 (a) is a top view, FIG. 3 (b) is a cross-sectional view taken along line CC ′ in FIG. 3 (a), and FIG. 3 (c) is a cross-sectional view taken along line DD ′ in FIG. 3 (a). It is.

その後、レーザ照射によって非晶質シリコン膜３ａを結晶化することにより、多結晶シリコン膜３ｂを形成する（ｄ工程）。ここで、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａは除去されているため、当該箇所で上記結晶化が行われることはない。よって、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを形成させることができる（多結晶シリコン膜形成工程）。これにより、絶縁性基板１上における貼付デバイス２０の貼り合わせ箇所の損傷を抑制でき、当該箇所をフラットに保つことができる。   Thereafter, the amorphous silicon film 3a is crystallized by laser irradiation to form a polycrystalline silicon film 3b (step d). Here, since the amorphous silicon film 3a located at the location where the pasting device 20 is pasted on the insulating substrate 1 is removed, the crystallization is not performed at that location. Therefore, the polycrystalline silicon film 3b can be formed by avoiding the place where the pasting device 20 is pasted on the insulating substrate 1 (polycrystalline silicon film forming step). Thereby, the damage of the bonding location of the bonding device 20 on the insulating substrate 1 can be suppressed, and the location can be kept flat.

なお、絶縁性基板１上における貼付デバイス２０を貼り合わせ箇所に位置する非晶質シリコン膜３ａをエッチングにより除去すると、当該除去により上記貼り合わせ箇所が損傷する可能性もあるが、このエッチング除去による損傷は、非晶質シリコン膜３ａを結晶化することによって生じる損傷よりも遥かに軽い程度のものである。   Note that, when the amorphous silicon film 3a located at the bonding position of the bonding device 20 on the insulating substrate 1 is removed by etching, the bonding position may be damaged by the removal. The damage is much lighter than damage caused by crystallizing the amorphous silicon film 3a.

また、逐次横成長法（SLS法、Sequential Lateral Solidification法）によるレーザ結晶化法を用いれば、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを成長させることができる。なお、逐次横成長法とは、エキシマレーザなどのパルスレーザを用い、該パルスレーザの任意のショットにおいて光路に光学マスクを挿入／非挿入することで、目標とする箇所にのみレーザ照射を行って結晶を形成する方法である。つまり、貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａに対しては、光学マスクを挿入してレーザショットを行って、それ以外の箇所に位置する非晶質シリコン膜３ａに対しては、光学マスクを挿入せずにレーザショットを行う。これにより、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂにレーザ照射を行うことができ、当該箇所を避けて多結晶シリコン膜３ｂの結晶化を行える（多結晶シリコン膜形成工程）。すなわち、本発明は、実施の形態１および参考の形態の手法に限定されるものではなく、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所を避けて多結晶シリコン膜３ｂを成長させることができれば、いかなる手法を用いても構わないものである。 Further, if a laser crystallization method using a sequential lateral growth method (SLS method, Sequential Lateral Solidification method) is used, the polycrystalline silicon film 3b can be grown while avoiding the location where the pasting device 20 is pasted on the insulating substrate 1. it can. Note that the sequential lateral growth method uses a pulsed laser such as an excimer laser and inserts / not inserts an optical mask in the optical path in an arbitrary shot of the pulsed laser to perform laser irradiation only at a target location. This is a method of forming a crystal. That is, with respect to the amorphous silicon film 3a located at the position where the pasting device 20 is pasted, an optical mask is inserted and laser shot is performed, and the amorphous silicon film 3a located at other places is subjected to the laser shot. Then, laser shot is performed without inserting an optical mask. Thereby, the polycrystalline silicon film 3b can be irradiated with laser while avoiding the location where the pasting device 20 is pasted on the insulating substrate 1, and the polycrystalline silicon film 3b can be crystallized while avoiding the location (multiple Crystalline silicon film forming step). That is, the present invention is not limited to the methods of the first embodiment and the reference embodiment, and the polycrystalline silicon film 3b can be grown while avoiding the position where the bonding device 20 is bonded on the insulating substrate 1. If possible, any method can be used.

なお、実施の形態１および参考の形態の手順によれば、非晶質シリコン膜３ａの結晶化をレーザ照射によって実現しているが、レーザ照射による結晶化に限定されない。例えば、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａをエッチングにより除去した後に、非晶質シリコン膜３ａに対してアニール処理を行い、このアニール処理と同時に固相結晶成長させる方法、あるいはこの固相結晶成長とレーザ照射による結晶成長との双方を含んだ結晶化方法であっても構わない。 Incidentally, according to the procedure of Embodiment 1 and Reference form status of implementation, although crystallization of the amorphous silicon film 3a is realized by laser irradiation is not limited to crystallization by laser irradiation. For example, after the amorphous silicon film 3a located on the insulating substrate 1 where the bonding device 20 is bonded is removed by etching, the amorphous silicon film 3a is annealed and simultaneously with this annealing process. A solid phase crystal growth method or a crystallization method including both of this solid phase crystal growth and crystal growth by laser irradiation may be used.

なお、アニール処理と同時に固相結晶成長させる方法とは、上記アニール処理を５５０℃以上で行うことにより、アニール処理と同時に非晶質シリコン膜３ａの結晶化を行うことをいう。５５０℃以上の環境下では、非晶質シリコン膜３ａは結晶化するため、上記アニール処理を５５０℃以上で行えば、該結晶化とアニール処理とを同時に行うことができる。   The method of solid phase crystal growth simultaneously with the annealing treatment means that the amorphous silicon film 3a is crystallized simultaneously with the annealing treatment by performing the annealing treatment at 550 ° C. or higher. Since the amorphous silicon film 3a is crystallized under an environment of 550 ° C. or higher, if the annealing treatment is performed at 550 ° C. or higher, the crystallization and the annealing treatment can be performed simultaneously.

また、本参考の形態でも実施の形態１と同様、絶縁性基板１上の表示用能動素子を形成する箇所に多結晶シリコン膜３ｂをパターニングした後、絶縁性基板１上に図示しない新たな絶縁膜を形成してもよい。この理由を以下説明する。 Further, similarly to the first embodiment in this reference embodiment, after patterning the polycrystalline silicon film 3b at a position for forming a display for an active element on the insulating substrate 1, a new insulation (not shown) on the insulating substrate 1 A film may be formed. The reason for this will be described below.

本参考の形態では、絶縁性基板１上における貼付デバイス２０を貼り合わせる箇所に位置する非晶質シリコン膜３ａをエッチングにより除去している。このエッチングにより、絶縁性基板１表面（ベースコート絶縁膜１ｂ）が僅かに損傷する可能性があることは既に説明した。そこで、絶縁性基板１上の表示用能動素子を形成する箇所に多結晶シリコン膜３ｂをパターニングした後、絶縁性基板１上に図示しない絶縁膜を形成すれば、新たに絶縁膜を絶縁性基板１の上に形成することになる。これにより、新たに形成した図示しない絶縁膜が損傷箇所を覆うことになり、上記問題を払拭できる。 In this reference embodiment, an amorphous silicon film 3a located at a position bonded to sticking device 20 on the insulating substrate 1 is removed by etching. As described above, the surface of the insulating substrate 1 (base coat insulating film 1b) may be slightly damaged by this etching. Therefore, after patterning the polycrystalline silicon film 3b on the insulating substrate 1 where the display active element is to be formed, if an insulating film (not shown) is formed on the insulating substrate 1, the insulating film is newly formed into the insulating substrate. Will be formed on top of one. As a result, a newly formed insulating film (not shown) covers the damaged portion, and the above problem can be eliminated.

また、絶縁性基板１上の表示用能動素子を形成する箇所に多結晶シリコン膜３ｂをパターニングした後、絶縁性基板１上に新たに絶縁膜を形成するという事は、多結晶シリコン膜３ｂ上に絶縁膜が形成されることになる。よって、多結晶シリコン膜３ｂから例えば画素トランジスタを加工する際、該絶縁膜を画素トランジスタのゲート絶縁膜として用いる事ができる。   Further, after patterning the polycrystalline silicon film 3b on the insulating substrate 1 where a display active element is to be formed, a new insulating film is formed on the insulating substrate 1 on the polycrystalline silicon film 3b. Thus, an insulating film is formed. Therefore, for example, when a pixel transistor is processed from the polycrystalline silicon film 3b, the insulating film can be used as a gate insulating film of the pixel transistor.

なお、特許文献１において、単結晶シリコンウエハ上の絶縁膜表面にSOIデバイスを貼り合わせる技術が記載されている。SOIデバイスは、ラッチアップフリーであることや、完全空乏化素子であるという点が特徴であり、シリコンウエハから直接作るバルク単結晶シリコン素子よりも優位性がある。しかし、SOIデバイスのチップサイズの制限から、当該デバイスは、半導体メモリー素子等のIC（Integrated Circuit）、LSI(Large Scale Integration)に対してしか貼り付けることができず、特許文献１の技術は応用範囲が制限される。   Patent Document 1 describes a technique for attaching an SOI device to an insulating film surface on a single crystal silicon wafer. SOI devices are characterized by being latch-up free and being fully depleted elements, and have advantages over bulk single crystal silicon elements made directly from silicon wafers. However, due to restrictions on the chip size of SOI devices, the devices can only be attached to ICs (Integrated Circuits) such as semiconductor memory elements and LSIs (Large Scale Integrations), and the technology of Patent Document 1 is applied. The range is limited.

また、本発明の半導体装置の製造方法は、絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、絶縁性基板上に非晶質シリコン膜を形成する工程と、絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜をエッチングする工程と、上記エッチング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する工程と、を含む半導体装置の製造方法と表現することもできる。   The method for manufacturing a semiconductor device according to the present invention includes bonding an insulating substrate, a first active element processed from a polycrystalline silicon film formed on the insulating substrate, and the insulating substrate to each other. A method of manufacturing a semiconductor device including a bonding device comprising: a step of forming an amorphous silicon film on an insulating substrate; and the amorphous silicon positioned at a position where the bonding device is bonded on the insulating substrate It can also be expressed as a method for manufacturing a semiconductor device, including a step of etching a film and a step of crystallizing the amorphous silicon film by laser irradiation after the etching.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、基板上に形成した多結晶シリコンから能動素子を形成すると共に、該能動素子とは種類の異なる能動素子を該基板に対して貼り付ける半導体装置の製造方法に適用できる。例えば、集積回路および画素トランジスタをモノリシックに搭載するアクティブマトリクス型表示装置等の半導体装置に適用できる。具体的には、ガラス基板などの光透過性非晶質基板を用い、該基板上に形成する画素トランジスタの半導体材料として多結晶シリコン膜を用いると共に、単結晶シリコンから形成された集積回路用能動素子を該基板上に搭載する半導体装置の製造方法に適用できる。   The present invention can be applied to a method of manufacturing a semiconductor device in which an active element is formed from polycrystalline silicon formed on a substrate and an active element of a type different from the active element is attached to the substrate. For example, the present invention can be applied to a semiconductor device such as an active matrix display device in which an integrated circuit and a pixel transistor are monolithically mounted. Specifically, a light-transmitting amorphous substrate such as a glass substrate is used, a polycrystalline silicon film is used as a semiconductor material of a pixel transistor formed on the substrate, and an active circuit for an integrated circuit formed from single crystal silicon is used. The present invention can be applied to a method for manufacturing a semiconductor device in which an element is mounted on the substrate.

本発明の実施の一形態に係る表示用デバイスであって、レーザによって多結晶シリコン膜を形成する前の状態を示した図であり、（ａ）は上面図、（ｂ）は（ａ）におけるＡＡ´線断面図、（ｃ）は（ａ）におけるＢＢ´線断面図である。It is the display device which concerns on one Embodiment of this invention, Comprising: It is the figure which showed the state before forming a polycrystalline-silicon film with a laser, (a) is a top view, (b) is in (a). AA 'sectional view, (c) is a BB' sectional view in (a). 図１の表示用デバイスにおけるヒートシンク膜の膜厚と、該ヒートシンク膜に対する波長３０８ｎｍのエキシマレーザの反射率を示したグラフであって、横軸は該ヒートシンク膜の膜厚ｄ（ｎｍ）を示し、縦軸は該反射率を示す。It is the graph which showed the film thickness of the heat sink film in the display device of FIG. 1, and the reflectance of the excimer laser with a wavelength of 308 nm with respect to the heat sink film, and the horizontal axis shows the film thickness d (nm) of the heat sink film, The vertical axis represents the reflectance. 本発明の関連発明の参考の形態に係る表示用デバイスであって、レーザによって多結晶シリコン膜を形成する工程前の表示用デバイスを示した図であり、（ａ）は上面図、（ｂ）は（ａ）におけるＣＣ´線の断面図、（ｃ）は（ａ）におけるＤＤ´線断面図である。It is the display device which concerns on the reference form of the related invention of this invention, Comprising: It is the figure which showed the display device before the process of forming a polycrystalline-silicon film with a laser, (a) is a top view, (b) (A) is a cross-sectional view taken along line CC ′, and (c) is a cross-sectional view taken along line DD ′ in (a). 本発明の実施の一形態に係る貼付デバイスの断面を示した模式図である。It is the schematic diagram which showed the cross section of the sticking device which concerns on one Embodiment of this invention. 図４の貼付デバイスを貼り合わせた直後の表示用デバイスの断面を示した模式図である。It is the schematic diagram which showed the cross section of the device for a display immediately after bonding the bonding device of FIG. 上記貼付デバイスの一部を剥離した状態の上記表示用デバイスの断面を示した模式図である。It is the schematic diagram which showed the cross section of the said device for a display of the state which peeled a part of said sticking device. 表示用能動素子および集積回路用能動素子を形成した上記表示用基板の断面を示した模式図である。It is the schematic diagram which showed the cross section of the said display substrate in which the active element for a display and the active element for integrated circuits were formed. ベースコート絶縁膜の凸凹を示す模式図であって、縦軸のスケールは膜厚を示し、横軸のスケールは絶縁性基板の面方向の長さを示す。It is a schematic diagram which shows the unevenness | corrugation of a basecoat insulating film, Comprising: The scale of a vertical axis | shaft shows a film thickness and the scale of a horizontal axis shows the length of the surface direction of an insulating board | substrate. （ａ）は、単結晶シリコンウエハを示す斜視図であり、（ｂ）は、集積回路の微細加工プロセスを経た後の単結晶シリコンウエハを示す斜視図である。(A) is a perspective view which shows a single crystal silicon wafer, (b) is a perspective view which shows the single crystal silicon wafer after passing through the microfabrication process of an integrated circuit. 貼付デバイスの製造工程を説明するための模式図であり、（ａ）は図９（ａ）の単結晶シリコン基板の一部を示した図であり、（ｂ）はゲート絶縁膜を形成する工程を示した図であり、（ｃ）はゲート電極膜をパターニングする工程を示した図であり、（ｄ）はソース・ドレイン領域を形成する工程を示した図であり、（ｅ）は層間絶縁膜を形成する工程を示した図である。It is the model for demonstrating the manufacturing process of a sticking device, (a) is the figure which showed a part of single-crystal silicon substrate of Fig.9 (a), (b) is the process of forming a gate insulating film (C) is a diagram showing a step of patterning a gate electrode film, (d) is a diagram showing a step of forming source / drain regions, and (e) is an interlayer insulation. It is the figure which showed the process of forming a film | membrane.

１ 絶縁性基板
１ａ ガラス基板
１ｂ ベースコート絶縁膜
３ａ 非晶質シリコン膜
３ｂ 多結晶シリコン膜
４ ヒートシンク膜
６ ゲート電極膜
６ａ 配線コンタクト部
７ ゲート絶縁膜
９ 層間絶縁膜
１１ 単結晶シリコン層
１１ａ ソース・ドレイン部
１１ｂ チャネル部
１１ｃ 不要領域
１２ ゲート電極膜
１３ ゲート絶縁膜
１４ ソース・ドレイン部
１７ 境界
１８ 層間絶縁膜
２０ 貼付デバイス
２１ 配線
２２ 配線
２５ 集積回路用能動素子（第２能動素子）
２６ 接続配線
２７ 表示用能動素子（第１能動素子）
３０ 表示用デバイス（半導体装置） DESCRIPTION OF SYMBOLS 1 Insulating substrate 1a Glass substrate 1b Base coat insulating film 3a Amorphous silicon film 3b Polycrystalline silicon film 4 Heat sink film 6 Gate electrode film 6a Wiring contact part 7 Gate insulating film 9 Interlayer insulating film 11 Single crystal silicon layer 11a Source / drain Part 11b Channel part 11c Unnecessary region 12 Gate electrode film 13 Gate insulating film 14 Source / drain part 17 Boundary 18 Interlayer insulating film 20 Pasting device 21 Wiring 22 Wiring 25 Active element for integrated circuit (second active element)
26 connection wiring 27 active element for display (first active element)
30 Display device (semiconductor device)

Claims (8)

絶縁性基板と、該絶縁性基板上に成膜された多結晶シリコン膜から加工される第１能動素子と、該絶縁性基板上に貼り合わせてなる貼付デバイスとを含む半導体装置の製造方法であって、
上記絶縁性基板上に非晶質シリコン膜を形成し、上記絶縁性基板上における上記貼付デバイスの貼り合わせ箇所を避けて、上記非晶質シリコン膜を結晶化する多結晶シリコン膜形成工程を含み、
上記多結晶シリコン膜形成工程は、
上記絶縁性基板上における貼付デバイスを貼り合わせる箇所に位置する上記非晶質シリコン膜上に、ヒートシンク膜をパターニングする（ａ）工程と、
上記ヒートシンク膜のパターニング後に、レーザ照射によって上記非晶質シリコン膜を結晶化する（ｂ）工程と、
を含む半導体装置の製造方法。 A method of manufacturing a semiconductor device, comprising: an insulating substrate; a first active element processed from a polycrystalline silicon film formed on the insulating substrate; and a bonding device bonded to the insulating substrate. There,
Forming a polycrystalline silicon film on the insulating substrate, and crystallizing the amorphous silicon film by avoiding a bonding portion of the bonding device on the insulating substrate. See
The polycrystalline silicon film forming step includes
(A) a step of patterning a heat sink film on the amorphous silicon film located at a position where the pasting device is pasted on the insulating substrate;
(B) a step of crystallizing the amorphous silicon film by laser irradiation after patterning the heat sink film;
A method of manufacturing a semiconductor device including : 上記多結晶シリコン膜形成工程後に、絶縁性基板上の第１能動素子を加工する箇所に上記多結晶シリコン膜をパターニングする（ｅ）工程を含む請求項１に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1 , further comprising a step (e) of patterning the polycrystalline silicon film at a location where the first active element on the insulating substrate is processed after the polycrystalline silicon film forming step. 上記（ｅ）工程後、絶縁性基板上に絶縁膜を形成する（ｆ）工程を含む請求項２に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 2 , further comprising a step (f) of forming an insulating film on the insulating substrate after the step (e). 上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、演算により得られるエッチング処理時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行う請求項２に記載の半導体装置の製造方法。 3. The method of manufacturing a semiconductor device according to claim 2 , wherein the step (e) is performed by a dry etching method or a wet etching method, and the etching process is performed for a time of 100% or more and 140% or less of an etching process time obtained by calculation. Method. 上記（ｅ）工程は、ドライエッチング法またはウエットエッチング法によって行うと共に、エッチング開始から基板全面のエッチング完了を目視により認められる時間の１００パーセント以上かつ１４０パーセント以下の時間、エッチング処理を行う請求項２に記載の半導体装置の製造方法。 Said step (e), it performs the dry etching method or a wet etching method, 100 percent or more and 140% or less of the time period observed visually etching completion of the entire substrate surface from the etching start, claim the etching process is performed 2 The manufacturing method of the semiconductor device as described in any one of. 第２能動素子または第２能動素子の主要部を含み、水素イオンが注入された貼付デバイスを形成する（ｇ）工程と、
上記（ｅ）工程後、絶縁性基板上に上記貼付デバイスを貼り合わせる（ｈ）工程と、
上記（ｈ）工程後、上記貼付デバイスの一部を熱処理により剥離する（ｉ）工程とを含む請求項２ないし５のいずれか１項に記載の半導体装置の製造方法。 (G) forming a pasting device including a second active element or a main part of the second active element and implanted with hydrogen ions;
After the step (e), the step (h) of bonding the sticking device on the insulating substrate;
After the step (h), a method of manufacturing a semiconductor device according to any one of claims 2 to 5 and a part is removed by a heat treatment step (i) of the attached device. 上記ヒートシンク膜の膜厚を、レーザビームの反射率が最大となる膜厚に設定する請求項１に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 1 , wherein the film thickness of the heat sink film is set to a film thickness that maximizes the reflectance of the laser beam. 上記第２能動素子は、単結晶シリコンデバイスである請求項６に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6 , wherein the second active element is a single crystal silicon device.
JP2004020228A 2004-01-28 2004-01-28 Manufacturing method of semiconductor device Expired - Fee Related JP4545449B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004020228A JP4545449B2 (en) 2004-01-28 2004-01-28 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004020228A JP4545449B2 (en) 2004-01-28 2004-01-28 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005217050A JP2005217050A (en) 2005-08-11
JP4545449B2 true JP4545449B2 (en) 2010-09-15

Family

ID=34904203

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004020228A Expired - Fee Related JP4545449B2 (en) 2004-01-28 2004-01-28 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4545449B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2008132862A1 (en) * 2007-04-25 2010-07-22 シャープ株式会社 Semiconductor device and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199417A (en) * 1996-01-12 1997-07-31 Seiko Epson Corp Method for crystallization of semiconductor film, active matrix substrate, liquid crystal display and annealing equipment
JPH11251241A (en) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd Manufacture of crystalline silicon layer, manufacture of solar battery, and manufacture of thin-film transistor
JP2001508943A (en) * 1997-01-27 2001-07-03 コミツサリア タ レネルジー アトミーク Method for obtaining a thin film, in particular comprising a semiconductor film, comprising an ion implantation step and having a region protected from ions
JP2003017702A (en) * 2001-06-29 2003-01-17 Toshiba Corp Flat-panel display device and its manufacturing method
JP2003282885A (en) * 2002-03-26 2003-10-03 Sharp Corp Semiconductor device and its fabricating method
JP2004006600A (en) * 2001-10-30 2004-01-08 Semiconductor Energy Lab Co Ltd Laser system and method for irradiating laser

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199417A (en) * 1996-01-12 1997-07-31 Seiko Epson Corp Method for crystallization of semiconductor film, active matrix substrate, liquid crystal display and annealing equipment
JP2001508943A (en) * 1997-01-27 2001-07-03 コミツサリア タ レネルジー アトミーク Method for obtaining a thin film, in particular comprising a semiconductor film, comprising an ion implantation step and having a region protected from ions
JPH11251241A (en) * 1998-02-27 1999-09-17 Matsushita Electric Ind Co Ltd Manufacture of crystalline silicon layer, manufacture of solar battery, and manufacture of thin-film transistor
JP2003017702A (en) * 2001-06-29 2003-01-17 Toshiba Corp Flat-panel display device and its manufacturing method
JP2004006600A (en) * 2001-10-30 2004-01-08 Semiconductor Energy Lab Co Ltd Laser system and method for irradiating laser
JP2003282885A (en) * 2002-03-26 2003-10-03 Sharp Corp Semiconductor device and its fabricating method

Also Published As

Publication number Publication date
JP2005217050A (en) 2005-08-11

Similar Documents

Publication Publication Date Title
KR100737336B1 (en) Semiconductor device and method for fabricating the same
US8759951B2 (en) Method for manufacturing semiconductor device, and semiconductor device
US7919392B2 (en) Semiconductor device and method of manufacturing the same
KR100643746B1 (en) Semiconductor substrate, semiconductor device, and manufacturing methods for them
KR100737337B1 (en) Thin film semiconductor device and fabrication method therefor
JP4027740B2 (en) Method for manufacturing semiconductor device
JP2005150686A (en) Semiconductor device and its manufacturing method
JP2006203220A (en) Peeling method
US20050236626A1 (en) Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device
KR20050045893A (en) Wafer, semiconductor device, and fabrication methods therefor
JP4885123B2 (en) Semiconductor device and manufacturing method thereof
JP2006012914A (en) Method of manufacturing integrated circuit chip, and semiconductor device
JP4545449B2 (en) Manufacturing method of semiconductor device
JP2005268662A (en) Method of manufacturing three-dimensional device
JP2005056917A (en) Process for fabricating semiconductor device
JP2005026472A (en) Manufacturing method of semiconductor device
JP2004119636A (en) Semiconductor device and method of manufacturing the same
JP2001320033A (en) Semiconductor member and method for manufacturing the same and semiconductor device using the method
JP4076930B2 (en) Manufacturing method of semiconductor device
JP4481359B2 (en) Semiconductor device
JP4519932B2 (en) Semiconductor device
JP2009200512A (en) Semiconductor device
JP2010161388A (en) Semiconductor device
JP2009246389A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091117

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130709

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees