JPH11163363A - Semiconductor device and its forming method - Google Patents

Semiconductor device and its forming method

Info

Publication number
JPH11163363A
JPH11163363A JP33767097A JP33767097A JPH11163363A JP H11163363 A JPH11163363 A JP H11163363A JP 33767097 A JP33767097 A JP 33767097A JP 33767097 A JP33767097 A JP 33767097A JP H11163363 A JPH11163363 A JP H11163363A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
film
substrate
glass
silicon
formed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33767097A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Original Assignee
Semiconductor Energy Lab Co Ltd
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To realize a semiconductor device of low manufacturing cost by the use of a glass substrate the distortion spot of which is at least a specified temperature, protecting on outer peripheral surface of the high heat resistant glass substrate by using an insulating silicon film, and forming a single-crystal silicon thin film on the high heat resistant glass substrate wrapped with the insulating silicon film. SOLUTION: A glass substrate (glass substrate the distortion spot of which is at least 750 deg.C or higher), having heat resistance capable of enduring a temperature of at least 750 deg.C, is used as a substrate. An amorphous silicon film 102 is formed to crystallized glass 101. When the film 2 is formed through a low- pressure heat CVD method, the amorphous silicon film 102 can be formed on the surface, the back and the side surface of the substrate 101, which is wrapped with the film 102. By thermally oxidizing the amorphous silicon film 102, a thermal oxide film 103 is formed. A single-crystal silicon thin film 107 is formed on the crystallized glass 101 whose outer peripheral part is protected by the thermal oxide film 103.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明が属する技術分野】本明細書で開示する発明は、 It disclosed THE INVENTION TECHNICAL FIELD] herein invention,
絶縁表面を有する基板上に形成された単結晶半導体薄膜を利用した半導体装置に関する。 A semiconductor device using a single-crystal semiconductor thin film formed over a substrate having an insulating surface. 特に、基板として安価で耐熱性の高い結晶化ガラス(セラミックスガラスとも呼ばれる)を用いる。 In particular, use of inexpensive and high heat resistance crystallized glass as the substrate (also referred to as ceramic glass).

【0002】なお、本明細書中では薄膜トランジスタ(以下、TFT)、半導体回路、電気光学装置および電子機器を全て「半導体装置」に範疇に含めて扱う。 [0002] Incidentally, the thin film transistor in this specification (hereinafter, TFT), a semiconductor circuit, handles all the electro-optical device and an electronic apparatus including the scope to "a semiconductor device". 即ち、半導体特性を利用して機能しうる装置全てを半導体装置と呼ぶ。 That is called the device all that can function by utilizing semiconductor characteristics of the semiconductor device.

【0003】従って、上記特許請求の範囲に記載された半導体装置は、TFT等の単体素子だけでなく、それを集積化した半導体回路や電気光学装置およびそれらを部品として搭載した電子機器をも包含する。 [0003] Thus, the semiconductor device described in the scope of the above patent claims, as well as single element such as a TFT, encompass the electronic apparatus including the semiconductor circuit and an electro-optical device and those integrated it as part to.

【0004】 [0004]

【従来の技術】近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数十〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。 In recent years, technology for forming a thin film transistor (TFT) using a semiconductor thin film formed on a substrate (several tens to several hundred nm in thickness) having an insulating surface has attracted attention. 薄膜トランジスタは特に画像表示装置(例えば液晶表示装置:LCD)のスイッチング素子としての開発が急がれている。 TFT particular image display device (for example, a liquid crystal display device: LCD) development as a switching element is hastened.

【0005】また、液晶表示装置においてはマトリクス状に配列された画素を個々に制御する画素マトリクス回路、画素マトリクス回路を制御するドライバー回路、さらに外部からのデータ信号を処理するロジック回路(演算回路、メモリ回路、クロックジェネレータなど)等を同一基板上に作り込む試みがなされている。 Further, the liquid crystal display pixel matrix circuit for controlling the pixels arranged in a matrix individually in a device, a driver circuit for controlling the pixel matrix circuit, a logic circuit (operation circuit further process the data signals from the outside, memory circuit, a clock generator, etc.) or the like attempts to fabricate on a single substrate have been made.

【0006】その様なモノリシック型LCDを実現するために、さらに動作速度の速いTFT回路が必要とされ、そのために極めてキャリア移動度の高い半導体層が必要となってきている。 [0006] To realize such a monolithic LCD, it has a faster TFT circuit operating speed is required, it is necessary to very high carrier mobility semiconductor layer therefor.

【0007】その様な流れの中で、SOI技術が注目されている。 [0007] in such a flow, SOI technology has been attracting attention. 特に、単結晶シリコン薄膜を合成石英などの基板上に形成する技術としてスマートカット法と呼ばれる技術が注目されている。 In particular, a technique called smart cut method has attracted attention as a technique of forming a single crystal silicon thin film on a substrate such as synthetic quartz.

【0008】スマートカット法(1996年、フランスのSO [0008] The smart cut method (1996, France SO
ITEC社が発表)とは貼り合わせSOI技術の一つであり、水素脆化を積極的に利用するものである。 ITEC Announces) and is one of the SOI technology bonded is to actively use the hydrogen embrittlement. ここでスマートカット法の簡単な手順を図2に説明する。 Here will be described a simple procedure of the smart cut method in FIG.

【0009】まず、ボンドウェハ201を熱酸化することで熱酸化膜202を形成し、その後、イオンインプランテーション法により水素イオン(H + )を添加する。 [0009] First, the bond wafer 201 to form a thermal oxide film 202 by thermal oxidation, followed by the addition of hydrogen ions (H +) by ion implantation method.
水素イオンの添加工程によってボンドウェハ201内には、水素で終端された微小な空洞(micro cavity)20 The bond wafer 201 by step of adding hydrogen ions, terminated microvoids with hydrogen (micro cavity) 20
3が形成される。 3 is formed. 本明細書では、この微小な空洞203 In this specification, this simple microcavity 203
を水素打ち込み層と呼ぶことにする。 It will be referred to as hydrogen implanted layer. (図2(A)) (FIG. 2 (A))

【0010】次に、上記処理を終えたボンドウェハ20 [0010] Then, the bond wafer 20 having been subjected to the above-mentioned process
1と、後に薄膜の支持基板となるベースウェハ204とを室温で貼り合わせ、500 ℃程度の加熱処理を施す。 1, a base wafer 204 serving as the supporting substrate of the thin film laminated at room temperature after subjected to a heat treatment at about 500 ° C.. この加熱処理によって上述の水素打ち込み層では水素脆化が生じ、水素脆化による破断層205が形成される。 This heat treatment occurs embrittlement hydrogen implanted layer described above, fracture layer 205 due to hydrogen embrittlement is formed.
(図2(B)) (FIG. 2 (B))

【0011】こうして水素脆化によ破断層205が形成されると単結晶シリコン薄膜206のみを残して容易にボンドウェハ201が剥がれる。 [0011] Thus readily bond wafer 201 is peeled off to leave by the rupture layer 205 is formed only monocrystalline silicon thin film 206 to hydrogen embrittlement. (図2(C)) (FIG. 2 (C))

【0012】従って、ベースウェハ204上には下地となる熱酸化膜202と単結晶シリコン薄膜206が形成される。 Accordingly, the thermal oxide film 202 and the single crystal silicon thin film 206 serving as a base is formed on the base wafer 204 is formed. なお、この時の単結晶シリコン薄膜206の膜厚は図2(A)における熱酸化膜202の膜厚と水素イオン注入の打ち込み深さによって決定される。 The thickness of the single crystal silicon thin film 206 at this time is determined by the driving depth of the film thickness and the hydrogen ion implantation of the thermal oxide film 202 in FIG. 2 (A).

【0013】こうして図2(C)の状態が得られたら、 [0013] After thus is obtained state of FIG. 2 (C), the
10nmオーダーの浅い研摩(タッチポリッシュ)を行い、 Shallow polishing carried out (touch polishing) of 10nm order,
さらに1000〜1100℃程度の温度で2時間ぐらいの加熱処理を行って結合力の強い単結晶シリコン薄膜207を得る。 Further obtain a strong bonding force monocrystalline silicon thin film 207 subjected to heat treatment of about 2 hours at a temperature of about 1000 to 1100 ° C.. (図2(D)) (FIG. 2 (D))

【0014】以上の様に、スマートカット法は非常に簡易な手段で単結晶シリコン薄膜を得られるという利点を有している。 [0014] As described above, the smart cut method has the advantage that the resulting single crystal silicon thin film with a very simple means. また、これまでの貼り合わせSOI基板ほど単結晶シリコン層の膜厚が研摩精度に影響されないので、非常に膜厚の均一性が高い。 This also the film thickness of about SOI substrate single crystal silicon layer bonded to is not affected by the abrasive precision, very high uniformity of film thickness.

【0015】また、最近ではこのスマートカット法を利用して合成石英の上に単結晶シリコン薄膜を形成する試みもなされている。 Further, recently it has also been made an attempt of forming a single-crystal silicon thin film on a synthetic quartz by using the smart cut method. (阿部孝夫:第24回アモルファス物質の物性と応用セミナーテキスト,p.25-32,1997) (Takao Abe: Properties and Applications Seminar text of the 24th amorphous substance, p.25-32,1997)

【0016】しかしながら、この報告によると合成石英とシリコンウェハ(ボンドウェハ)とを貼り合わせると熱膨張係数の差が大きいため300 ℃程度の加熱で破壊が起こる。 [0016] However, destruction by heating at about 300 ° C. for a large difference between the synthetic quartz and silicon wafer (bond wafer) and a bonding thermal expansion coefficient According to this report occurs. 従って、同報告ではボンドウェハを200 ℃前後で貼り合わせた後、50μmまで平面研摩(またはエッチング)して、その後で500 ℃の加熱処理を施して貼り合わせを完了している。 Thus, in the report after the bonding at about 200 ° C. The bond wafer, flat polished until 50 [mu] m (or etching) that has completed then bonding heat treatment is performed for 500 ° C..

【0017】 [0017]

【発明が解決しようとする課題】以上の様に、合成石英上にスマートカット法を利用して単結晶シリコン層を形成するには、熱膨張係数の差という問題があって貼り合わせ工程が煩雑になるという欠点がある。 As described above INVENTION SUMMARY is ## to form a monocrystalline silicon layer using a Smart Cut method on a synthetic quartz, complicated bonding process is a problem that difference in thermal expansion coefficient there is a disadvantage that becomes.

【0018】また、単結晶シリコン層を利用してTFT [0018] In addition, TFT using the single-crystal silicon layer
を形成し、モノリシック型LCDを実現するという目的を考えると、高価な石英基板を用いることは全体のコストを増加させるため、好ましいものではない。 Is formed and given the goal of realizing a monolithic LCD, using an expensive quartz substrate is to increase the overall cost, which is not preferable.

【0019】本願発明は上記問題点を鑑みてなされたものであり、スマートカット法で得られる単結晶シリコン薄膜を用いた半導体装置を、安価な製造コストで実現するための技術を提供することを課題とする。 [0019] The present invention has been made in consideration of the above situation, the semiconductor device using the single crystal silicon thin film obtained by the smart cut method, to provide a technique for realizing an inexpensive manufacturing cost an object of the present invention.

【0020】 [0020]

【課題を解決するための手段】本明細書で開示する発明の構成は、歪点が750℃以上であるガラス基板と、前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性シリコン膜と、前記絶縁性シリコン膜上に形成された単結晶シリコン薄膜をチャネル形成領域とするTFTと、を構成に含むことを特徴とする。 Structure of the presently disclosed SUMMARY OF THE INVENTION The invention includes a glass substrate strain point of 750 ° C. or higher, at least the surface and insulating silicon film formed the rear surface of the glass substrate When, characterized in that it comprises a TFT to the insulating silicon film on the formed single-crystal silicon thin film channel formation regions, to configuration.

【0021】また、他の発明の構成は、歪点が750℃ Further, another structure of the present invention, the strain point 750 ° C.
以上であるガラス基板と、前記ガラス基板の外周囲を覆って形成された絶縁性シリコン膜と、前記絶縁性シリコン膜上に形成された単結晶シリコン薄膜をチャネル形成領域とするTFTと、を構成に含むことを特徴とする。 Configuration and glass substrate, an insulating silicon film formed over the outer periphery of the glass substrate, a TFT to the insulating silicon single crystal silicon thin film formed on a film to the channel forming region, a is at least characterized in that it comprises in.

【0022】また、他の発明の構成は、歪点が750℃ Further, another structure of the present invention, the strain point 750 ° C.
以上であるガラス基板の全面に対して非晶質半導体薄膜を形成する工程と、第1の加熱処理により前記非晶質半導体薄膜を酸化し、完全に熱酸化膜に変成させる工程と、スマートカット法により前記ガラス基板の主表面側に単結晶シリコン薄膜を形成する工程と、を含むことを特徴とする。 Forming an amorphous semiconductor thin film with respect to the entire surface of the glass substrate is more, the first heat treatment to oxidize the amorphous semiconductor thin film, completely the step of transforming the thermal oxide film, Smart Cut by law, characterized in that it comprises a step of forming a single-crystal silicon thin film on the main surface of the glass substrate.

【0023】また、他の発明の構成は、歪点が750℃ Further, another structure of the present invention, the strain point 750 ° C.
以上であるガラス基板の全面に対して減圧熱CVD法により絶縁性シリコン膜を形成する工程と、スマートカット法により前記ガラス基板の主表面側に単結晶シリコン薄膜を形成する工程と、を含むことを特徴とする。 Include forming an insulating silicon film by low pressure CVD method with respect to the entire surface of the glass substrate is more, a step of forming a single crystal silicon thin film on the main surface of the glass substrate by the smart cut method, the the features.

【0024】本願発明の重要な構成要件としては、 (1)基板として 750℃以上の温度に耐えうる耐熱性を有するガラス基板(歪点が 750℃以上であるガラス基板)を用いる。 [0024] An important constituent of the present invention uses (1) a glass substrate having a heat resistance to 750 ° C. or higher temperature as the substrate (glass substrate strain point of 750 ° C. or higher). (2)上記高耐熱性ガラス基板の外周面(少なくとも表面及び裏面、好ましくは全面)を絶縁性シリコン膜で保護する。 (2) the outer peripheral surface of the high heat resistant glass substrate (at least the front and back surfaces, preferably the entire surface) to protect an insulating silicon film. (3)絶縁性シリコン膜で包まれた上記高耐熱性ガラス基板上に、スマートカット法を用いて単結晶シリコン薄膜を形成する。 (3) wrapped in the high heat-resistant glass substrate with an insulating silicon film, forming a single-crystal silicon thin film by using the smart cut method. という3点が挙げられる。 3 points that can be cited.

【0025】スマートカット法により基板上に貼り合わされた単結晶シリコン薄膜は 800〜1200℃(好ましくは The single-crystal silicon thin film stuck on the substrate by the smart cut method is 800 to 1200 ° C. (preferably
900〜1100℃)の加熱処理を施すことで完全な結合力が得られる。 900-1100 complete binding force By performing heat treatment ° C.) is obtained. そのため、ベース基板としては歪点が少なくとも 750℃以上である基板を用いる必要がある。 Therefore, as the base substrate is strain point it is necessary to use a substrate which is at least 750 ° C. or higher.

【0026】その様な基板としては石英基板がまず考えられるが、前述の様に石英基板は高価であるため全体的なコストを上げてしまう。 [0026] While the quartz substrate as such a substrate is first considered, thus increasing the overall cost for the quartz substrate is expensive as described above. また、石英の熱膨張係数は0. The thermal expansion coefficient of the quartz 0.
48×10 -6-1であり、シリコンの熱膨張係数(約4.15× A 48 × 10 -6-1, the coefficient of thermal expansion of silicon (about 4.15 ×
10 -6-1 )の1/10程度と小さい。 10 -6-1) 1/10 degree and small. 即ち、シリコンとの間に応力を発生しやすく、加熱処理の際にシリコンのピーリング(膜剥がれ)などを引き起こしやすい。 In other words, stress tends to occur between the silicon, likely to cause such as silicon peeling (peeling) during the heat treatment.

【0027】そこで、本願発明では歪点が 750℃以上(代表的には 800〜1200℃、好ましくは 900〜1100℃) [0027] Therefore, strain point is 750 ° C. or higher in the present invention (typically 800 to 1200 ° C., preferably from 900 to 1100 ° C.)
である耐熱性の高い結晶化ガラスを基板として用いる。 Using high heat resistance crystallized glass is used as the substrate.
結晶化ガラスは石英よりも薄くできるため、LCDの製造コストを安く抑えられる。 Crystallized glass because it thinner than quartz, is suppressed low production cost of the LCD. また、ガラス基板であるため大版化が可能であり、多面取りによるコストダウンも図れる。 Further, it can have a large plate of for a glass substrate, thereby the cost reduction due to multi-surface.

【0028】さらに、熱膨張係数は結晶化ガラスを構成する成分組成を適切なものとすることで容易に変えることができるため、単結晶シリコン薄膜の熱膨張係数に近いものを選択することができる。 Furthermore, the thermal expansion coefficient can be selected to order can be changed easily by the appropriate composition of ingredients constituting the crystallized glass, a thermal expansion coefficient close to that of single-crystal silicon thin film . 即ち、熱膨張係数の差を極めて小さくすることができるので従来の様な膜剥がれなどがなくなり、従来例で述べた様な煩雑な工程を行う必要がない。 That is, it is possible to remarkably reduce the difference in thermal expansion coefficient there is no delamination conventional such film, it is not necessary to perform a complicated process such as described in the prior art.

【0029】ただし、結晶化ガラスは様々な成分組成を持つため、半導体装置の製造過程における成分物質の流出が懸念される。 [0029] However, because crystallized glass having various component compositions, outflow component materials in the process of manufacturing the semiconductor device is concerned. そのため、結晶化ガラスを絶縁膜(単結晶シリコン薄膜との相性を考慮すると絶縁性シリコン膜が好ましい)で保護することが重要となる。 Therefore, it is important to protect the insulation of the crystallized glass layer (preferably insulating silicon film and to consider the compatibility between the single crystal silicon thin film). そのためには、全プロセス過程において結晶化ガラスの少なくとも表面(素子が形成される側)及び裏面を絶縁膜で保護する必要がある。 Therefore, the certain at least the surface (the side element is formed) and rear surface of the crystallized glass must be protected by an insulating film in the whole process process.

【0030】なお、結晶化ガラスの側面は全体から見ると非常に小さい面積であるので露出していてもさほど問題とはならない。 [0030] Incidentally, not a serious problem be exposed the side surface of the crystallized glass is a very small area when viewed from the whole. しかし、表面、側面及び裏面を絶縁膜で完全に包み込んでしまい、成分物質の流出を完全に防ぐことが最も好ましいことは言うまでもない。 However, the surface, will envelop the complete side surface and back surface with an insulating film, and most preferably it is of course possible to completely prevent outflow of component substances.

【0031】ただし、絶縁膜を成膜する際の基板支持部(プッシャーピン等)の部分には成膜されない部分ができる。 [0031] However, it is part of the portion of the substrate support (pusher pins, etc.) are not deposited during formation of the insulating film. しかしながら、全体の面積と比較すると非常に微小な領域なので問題とはならない。 However, not a problem because a very small region when compared to the total area.

【0032】以上の点を考慮して、本願発明者らは絶縁性シリコン膜で外周面(好ましくは全面)を保護された高耐熱性ガラス基板上に、スマートカット法により形成された単結晶シリコン薄膜を設ける、という本願発明の構成に至ったのである。 [0032] In view of the above points, the present inventors on the outer peripheral surface (preferably the whole surface) high heat resistance glass substrate protected with an insulating silicon film, single crystal silicon formed by Smart Cut method providing a thin film, it had led to the construction of the present invention of.

【0033】 [0033]

【発明の実施の形態】本願発明の実施形態について、以下に示す実施例でもって詳細な説明を行うこととする。 Embodiments DETAILED DESCRIPTION OF THE INVENTION] The present invention, it is assumed that a detailed description with the following embodiments.

【0034】 [0034]

【実施例】〔実施例1〕本実施例では、スマートカット法を利用して結晶化ガラス上に単結晶シリコン薄膜を形成する所までの工程について図1を用いて説明する。 [Embodiment] Example 1 In this example, processes for the place of forming a single-crystal silicon thin film using the smart cut method on a crystallized glass will be described with reference to FIG.

【0035】まず、基板として 0.5〜1.1mm 厚(代表的には 0.7mm厚)の結晶化ガラス基板101を用意する。 Firstly, (typically 0.7mm thick) 0.5~1.1Mm thick as a substrate to prepare a crystallized glass substrate 101.
結晶化ガラスはガラスセラミックスとも呼ばれ、ガラス生成の段階で微小な結晶を均一に成長させて得られたガラス基板と定義される。 Crystallized glass is also called glass-ceramics, is defined as the glass substrate obtained uniformly grown fine crystals at the stage of the glass product. この様な結晶化ガラスは耐熱性が高く、熱膨張係数が小さいという特徴がある。 Such crystallized glass is high in heat resistance, it is characterized in that the thermal expansion coefficient is small.

【0036】本願発明で用いるガラス基板には 750℃以上、好ましくは 900〜1100の歪点温度を有する高い耐熱性が要求される。 [0036] The glass substrate used in the present invention 750 ° C. or more, preferably a high heat resistance having a strain point temperature of 900 to 1100 request. 現状ではその様な耐熱性を実現するガラス材料は結晶化ガラスしかないが、結晶化ガラスの定義に入らないガラス基板(例えば非晶質状態の高耐熱性ガラス基板等)であっても上記耐熱性を有する基板であれば本願発明に利用することができる。 While glass material is only crystallized glass to realize such heat resistance at present, a was also the refractory (high heat-resistant glass substrate, for example amorphous state) a glass substrate which do not fall within the definition of crystallized glass if substrate having sex can be utilized in the present invention.

【0037】なお、結晶化ガラスに関する詳細は「ガラスハンドブック;作花済夫 他,pp.197〜217 ,朝倉書店,1975」を参考にすると良い。 [0037] It is to be noted that details of crystallized glass "Glass Handbook; Sumio Sakka other, pp.197~217, Asakura Shoten, 1975" may be referring to.

【0038】結晶化ガラスの種類も様々であるが、基本的には石英(SiO 2 )、アルミナ(Al [0038] The type of crystallized glass is also varied, basically quartz (SiO 2), alumina (Al 2 O 3 )を中心としたアルミノケイ酸塩ガラス、ホウケイ酸塩ガラス(B 2 O 3が含まれる)などが実用的と言える。 2 O 3) aluminosilicate glass around the, like borosilicate glass (including B 2 O 3) is said to be practical. しかしながら、半導体装置用の基板として用いることを考慮すれば無アルカリガラスであることが望ましく、そういった意味で、Mg However, it is preferably a non-alkali glass considering the use as a substrate for a semiconductor device, in this sense, Mg
O-Al 2 O 3 -SiO 2系、PbO-ZnO-B 2 O 3系、Al 2 O 3 -B 2 O 3 -SiO 2 O-Al 2 O 3 -SiO 2 system, PbO-ZnO-B 2 O 3 system, Al 2 O 3 -B 2 O 3 -SiO 2
系、ZnO-B 2 O 3 -SiO 2系などが好ましい。 System, preferably such as ZnO-B 2 O 3 -SiO 2 system.

【0039】MgO-Al 2 O 3 -SiO 2系の高絶縁結晶化ガラスは、核形成剤として、TiO 2 、SnO 2 、ZrO 2などを含み、コージュライト(2MgO・2Al 2 O 3・5SiO 2 )を主結晶相とする結晶化ガラスである。 The highly insulating crystallized glass of MgO-Al 2 O 3 -SiO 2 system, as a nucleating agent, and the like TiO 2, SnO 2, ZrO 2 , cordierite (2MgO · 2Al 2 O 3 · 5SiO 2 ) is a crystallized glass as a main crystal phase. このタイプの結晶化ガラスは耐熱性が高く、電気絶縁性が高周波域でも優れている点に特徴がある。 This type of crystallized glass is high in heat resistance, electrical insulation is characterized in that is also excellent in the high frequency region. コージュライト系結晶化ガラスの組成例及び熱膨張係数を表1に示す。 The composition examples and thermal expansion coefficient of the cordierite based crystallized glass shown in Table 1.

【0040】 [0040]

【表1】 [Table 1]

【0041】熱膨張係数は小さいほど熱によるシュリンケージ(熱による縮み)の影響が小さくなるため、微細パターン加工を行う半導体用基板としては好ましい。 [0041] Since the influence of the shoe due to thermal as thermal expansion coefficient is small linkage (contraction due to heat) is reduced, preferably as a semiconductor substrate for performing a fine pattern processing. しかし、半導体薄膜の熱膨張係数との差が大きいと膜剥がれなどを起こしやすくなるため、なるべく半導体薄膜の熱膨張係数に近いものを用いることが望ましい。 However, the difference between the thermal expansion coefficient of the semiconductor thin film tends to occur and film peeling and large, it is desirable to use a as close as possible to the thermal expansion coefficient of the semiconductor thin film. この様なことを考慮すると、SiO 2が45〜57% 、Al 2 O 3が20〜27 Considering such a fact, SiO 2 is 45~57%, Al 2 O 3 is 20 to 27
% 、MgO が11〜18% 、TiO 2が 9〜12% のコージュライト系結晶化ガラスが好ましいと言える。 %, It can be said that MgO is 11 to 18%, TiO 2 is the 9-12% of cordierite based crystallized glass preferably.

【0042】また、例えば透過型LCDを作製する場合には結晶化ガラスには透光性が要求される。 Further, for example, in the case of manufacturing a transmissive LCD is required to translucent to crystallized glass. その様な場合には無アルカリの透明結晶化ガラスを用いると良い。 It is preferable to use a transparent crystallized glass of the alkali-free in such a case.
例えば、結晶相が充填β−石英固溶体で、熱膨張係数が For example, the crystal phase is filled β- quartz solid solution, a coefficient of thermal expansion
1.1〜3.0 ×10 -6 ℃の結晶化ガラスとして、表2に示す様な結晶化ガラスがある。 As 1.1 to 3.0 × 10 -6 ° C. of the crystallized glass, there is a crystallized glass, such as shown in Table 2.

【0043】 [0043]

【表2】 [Table 2]

【0044】本願発明の構成要件の第1は、以上の様な結晶化ガラスを基板として用いることである。 The first constituent of the present invention is to use more such crystallized glass as the substrate. 勿論、適切な工夫(本願発明の様に絶縁膜で完全に保護する等) Of course, a suitable device (equal to fully protect an insulating film as in the present invention)
を施せばアルカリ系結晶化ガラス(Na 2 O-Al 2 O 3 -SiO 2 If Hodokose an alkaline crystallized glass (Na 2 O-Al 2 O 3 -SiO 2
系、Li 2 O-Al 2 O 3 -SiO 2系等)を用いることもできる。 System, Li 2 O-Al 2 O 3 -SiO 2 system, etc.) can also be used. また、熱膨張係数が非常に小さい(またはゼロに近い)結晶化ガラスでも、 2.0〜3.0 ×10 -6 ℃の熱膨張係数を有するガラスをコーティングして、半導体薄膜との熱膨張係数の差を緩和することも可能である。 Further, even in the thermal expansion coefficient is very small (or near zero) crystallized glass, by coating a glass having a thermal expansion coefficient of 2.0 to 3.0 × 10 -6 ° C., the difference in thermal expansion coefficient between the semiconductor thin film it is also possible to relax.

【0045】以上の様な構成の結晶化ガラス101を用意したら、結晶化ガラス101に対して非晶質シリコン膜102を成膜する。 [0045] Once you have crystallized glass 101 of the above-described configuration, the formation of the amorphous silicon film 102 with respect to crystallized glass 101. 成膜は減圧熱CVD法で行い、成膜ガスとしてはシラン(SiH 4 )又はジシラン(Si 2 H 6 Deposition is carried out at low pressure thermal CVD, silane as a deposition gas (SiH 4) or disilane (Si 2 H 6)
を用いる。 It is used. なお、膜厚は50〜250 nm(代表的には 100〜 It should be noted that the film thickness is 100 to 50~250 nm (typical
150 nm)とすれば良い。 150 nm) and can be. (図1(A)) (FIG. 1 (A))

【0046】この様に減圧熱CVD法で成膜すると基板101を包み込む様にして表面、裏面及び側面に対して非晶質シリコン膜102を成膜することができる。 [0046] it is possible to form the amorphous silicon film 102 to the surface in the manner to wrap the substrate 101 when deposited by low pressure thermal CVD method in this manner, the back surface and side surfaces. なお、厳密には基板を保持するためのプッシャーピンが接する部分に非晶質シリコン膜102は成膜されない。 Incidentally, the amorphous silicon film 102 strictly to the pusher pin contact portion for holding the substrate is not formed. しかし、全体の面積から見れば微々たるものである。 However, it is insignificant when viewed from the entire area.

【0047】次に、加熱処理を行い、非晶質シリコン膜102を完全に熱酸化することで熱酸化膜103を形成する。 Next, heat treatment is performed to form a thermal oxide film 103 by completely thermally oxidizing the amorphous silicon film 102. この場合、非晶質シリコン膜102は完全に熱酸化して熱酸化膜103に変化するため、熱酸化膜103 In this case, in order to change the amorphous silicon film 102 is completely thermally oxidized to the thermal oxide film 103, a thermal oxide film 103
の膜厚は 100〜500 nm(代表的には 200〜300 nm)となる。 The thickness of the (200~300 nm typically) 100~500 nm.

【0048】また、加熱処理の条件は公知のドライO 2 [0048] The condition of the heat treatment known dry O 2
酸化、ウェットO 2酸化、スチーム酸化、パイロジェニック酸化、酸素分圧酸化、塩酸(HCl)酸化のいずれの手段によっても構わない。 Oxidation, wet O 2 oxidation, steam oxidation, pyrogenic oxidation, oxygen partial pressure oxidation, may be by hydrochloric acid (HCl) any means of oxidation. 処理温度及び処理時間はプロセスを考慮した上で適切な条件を設定すれば良い。 Treatment temperature and treatment time may be set to appropriate conditions in consideration of the process.

【0049】なお、この加熱処理は結晶化ガラスの歪点以上、徐冷点以下の温度で行い、その温度で保持した後、徐冷するといった処理を行うことが好ましい。 [0049] Incidentally, the heat treatment is more than the strain point of the crystallized glass is performed at a temperature below the annealing point, was maintained at that temperature, it is preferable to perform processing such as slow cooling. この様な処理を行うと熱酸化膜の形成と同時にガラスのシュリンケージ対策を行うことができる。 Such a processing is performed to be able to perform shrinkage measures forming the glass at the same time of the thermal oxide film. 即ち、上述の処理によって予め基板を十分に縮ませておくことでその後の加熱処理による基板のシュリンケージ量を低減することができる。 That is, it is possible to reduce the shrinkage amount of substrate by subsequent heat treatment by previously shrunk sufficiently advance the substrate by the process described above. これに関連した技術は特開平8-250744号公報に記載されている。 Technology related to this is described in JP-A-8-250744.

【0050】以上の様にして、熱酸化膜(酸化シリコン膜)103が形成されるが、前述の様に非晶質シリコン膜102は基板101を包み込む様にして形成されているので、熱酸化膜103も基板101を包み込む様にして形成される。 [0050] In the above manner, the thermal oxide film (silicon oxide film) 103 is formed, since the amorphous silicon film 102 as described above is formed in the manner to wrap the substrate 101, thermal oxidation film 103 is also formed in the manner to wrap the substrate 101. 即ち、結晶化ガラス基板101は完全に絶縁性シリコン膜で包まれるので、成分物質の流出を防止することが可能となる。 That is, since the crystallized glass substrate 101 is wrapped completely insulating silicon film, it is possible to prevent the outflow of component substances.

【0051】なお、ここではSixOy で表される酸化シリコン膜を絶縁性シリコン膜として用いているが、他にも [0051] Incidentally, although here are used as an insulating silicon film a silicon oxide film represented by SixOy, Additional
SixNy で表される窒化シリコン膜やSiOxNyで表される酸化窒化シリコン膜などの絶縁性シリコン膜を用いることも可能である。 It is also possible to use an insulating silicon film such as a silicon oxynitride film represented by silicon nitride film or a SiOxNy represented by SixNy.

【0052】こうして、本願発明の重要な構成のうちの二つ、結晶化ガラスを用いる点と結晶化ガラスを絶縁性シリコン膜で包み込む点とが達成される。 [0052] Thus, two of the key structure of the present invention, the point of using the crystallized glass and a crystallized glass that envelops an insulating silicon film can be achieved.

【0053】次に、ボンドウェハ104を用意する。 Next, prepare the bond wafer 104. ボンドウェハ104はその表面が熱酸化膜105で覆われ、イオンインプランテーション法による水素イオン(H +イオン)打ち込みによって水素打ち込み層106 Bond wafer 104 surface thereof is covered with a thermal oxide film 105, the hydrogen ions (H + ions) by ion implantation method of hydrogen by implantation implantation layer 106
が形成されている。 There has been formed.

【0054】なお、熱酸化膜105の膜厚は 200〜700 [0054] The thickness of the thermal oxide film 105 is 200 to 700
nm(代表的には 400〜500nm )とし、水素イオンのドーズ量は 5×10 15 〜 1×10 17 ions/cm 2 (好ましくは 1×10 nm (typically 400-500 nm) and a dose of hydrogen ions 5 × 10 15 ~ 1 × 10 17 ions / cm 2 ( preferably 1 × 10
16 〜5×10 16 ions/cm 2 )とする。 16 ~5 × 10 16 ions / cm 2) to. これ以下のドーズ量では破断層の形成が困難になり、これ以上の濃度ではイオン注入と同時に破断してしまう恐れがある。 It becomes difficult to form the fracture layer in the following dose, which in the above concentration which may result in rupture at the same time as the ion implantation.

【0055】そして、上述の結晶化ガラス101の主表面側(TFTを形成する側)に対してボンドウェハ10 [0055] Then, the bond wafer 10 to the main surface side of the crystallized glass 101 described above (the side that forms the TFT)
4を室温で貼り合わせ、その後、 400〜600 ℃(典型的には500℃)の温度で加熱処理を施す。 4 bonded at room temperature, then subjected to heat treatment at a temperature of 400 to 600 ° C. (typically 500 ° C.). この時、結晶化ガラス101とボンドウェハ104の熱膨張係数に差があまりないので、熱応力によるピーリング(膜剥がれ) At this time, there is not much difference in the thermal expansion coefficient of the crystallized glass 101 and the bond wafer 104, peeling due to thermal stress (peeling)
などの問題を防ぐことができる。 It is possible to prevent problems such as.

【0056】こうして、加熱処理工程が終了したら、ボンドウェハ104を引き離し、結晶化ガラス101上にボンドウェハ104の一部であった熱酸化膜105と、 [0056] Thus, when the heating process is completed, pull the bond wafer 104, a thermal oxide film 105 was part of the bond wafer 104 on the crystallized glass 101,
単結晶シリコン薄膜107を残存させる。 To leave the single-crystal silicon thin film 107. (図2 (Fig. 2
(D)) (D))

【0057】この熱酸化膜105は図2(B)の工程で形成された熱酸化膜103と一体化して下地膜として機能する。 [0057] The thermal oxide film 105 serving as a base film integrated with the thermal oxide film 103 formed in the step of FIG. 2 (B).

【0058】その後、10nm前後のタッチポリッシュ工程を行い、 900〜1200℃(代表的には950〜1050℃)の加熱処理を行って単結晶シリコン薄膜107の結合力を高める。 [0058] Thereafter, 10nm before and after touch polishing step, 900 to 1200 ° C. (typically 950 to 1050 ° C.) increasing the binding force of the heat treatment carried out single-crystal silicon thin film 107. こうして、熱酸化膜103で外周囲を完全に保護された結晶化ガラス101上に単結晶シリコン薄膜10 Thus, single-crystal silicon thin film 10 on a crystallized glass 101 the outer periphery is completely protected by the thermally oxidized film 103
7を形成することができる。 It is possible to form the 7.

【0059】本実施例に従って作製された図1(D)に示す結晶化ガラス基板は、従来の様に石英基板を用いるよりも大幅に製造コストが安価である。 [0059] The crystallized glass substrate shown in FIG. 1 made (D) according to the present embodiment, cost significantly produced than with conventional quartz substrate as the are inexpensive. また、基板外周囲を完全に酸化シリコン膜で保護しているため、後工程でガラス成分による汚染が発生することもない。 Moreover, since protecting the substrate outside ambient with completely oxidized silicon film, contamination by the glass component is not generated in a later step.

【0060】〔実施例2〕本実施例では、本願発明の構成を有する半導体装置の作製工程について図3を用いて説明する。 [0060] Example 2 In this example, a manufacturing process of a semiconductor device having a structure of the present invention will be described with reference to FIG. 具体的にはNTFT(Nチャネル型TFT) Specifically NTFT (N channel type TFT)
とPTFT(Pチャネル型TFT)とを相補的に組み合わせたCMOS回路で構成される駆動回路及びロジック回路と、NTFTで構成される画素マトリクス回路とを同一基板上に一体形成する例を示す。 To show PTFT and a driving circuit and a logic circuit constituted by CMOS circuit that combines complementary the (P-channel type TFT), an example of integrally forming a pixel matrix circuit formed on the same substrate in NTFT.

【0061】なお、ロジック回路とは、シフトレジスタなどに代表される駆動回路とは別の機能を有する信号処理回路であり、D/Aコンバータ回路、メモリ回路、γ [0061] Note that the logic circuit, the driving circuit typified shift register a signal processing circuit having another function, D / A converter circuit, a memory circuit, gamma
補正回路、さらには演算処理回路など、従来外付けIC Correction circuit, further including arithmetic processing circuit, the conventional external IC
で行っていた様な信号処理を行う回路の総称を意味する。 It means the generic term for circuit that performs have been such signal processing carried out at.

【0062】まず、図1を用いて説明した作製工程に従って、単結晶シリコン薄膜の形成までを終了させる。 [0062] First, according to the manufacturing steps described with reference to FIG. 1, and ends up to the formation of single-crystal silicon thin film. そして、得られた単結晶シリコン薄膜をパターニングして活性層303〜305を形成する。 Then, by patterning the single-crystal silicon thin film obtained form the active layer 303-305. 303はCMOS回路のPTFTの活性層、304はCMOS回路のNTF 303 an active layer of the PTFT of the CMOS circuit, 304 NTF of the CMOS circuit
Tの活性層、305は画素マトリクス回路の活性層であり、それぞれの膜厚は30nmとなる様に調節してある。 Active layer of T, 305 is an active layer of the pixel matrix circuit, each of the film thickness are adjusted so as to be 30 nm.

【0063】なお、本実施例では基板301としてSi [0063] As the substrate 301 in this embodiment Si
O 2 :65%、Al 2 O 3 :25% 、MgO:10% 、ZrO 2 :10%の組成を有する結晶化ガラスを用いる。 O 2: 65%, Al 2 O 3: 25%, MgO: 10%, ZrO 2: using a crystallized glass having a 10% composition. この基板301は透明である点に特徴がある。 The substrate 301 is characterized in that it is transparent. また、302は非晶質シリコン膜を熱酸化させて得た酸化シリコン膜であり、膜厚は 400nmである。 Also, 302 is a silicon oxide film and amorphous silicon film obtained by thermally oxidizing a film thickness of 400 nm.

【0064】こうして図3(A)の状態が得られる。 [0064] Thus the state shown in FIG. 3 (A) is obtained. 次に、酸化シリコン膜から構成されるゲイト絶縁膜306 Next, composed of a silicon oxide film gate insulation film 306
を 120nmの膜厚に形成する。 To form a film thickness of 120 nm. なお、他にも酸化窒化シリコン膜又は窒化シリコン膜を用いることができる。 Incidentally, it is possible to use other silicon also oxynitride film or a silicon nitride film. さらに、これら絶縁性シリコン膜を自由に組み合わせて積層構造としても良い。 Additionally, or a stacked structure in combination insulating silicon film freely.

【0065】ゲイト絶縁膜306を形成したら、その状態で 800〜1100℃(好ましくは1000〜1150℃)の温度範囲で熱酸化工程を行う。 [0065] After forming the gate insulating film 306, by thermal oxidation process at a temperature range of 800 to 1100 ° C. (preferably 1000 to 1150 ° C.) in that state. この時、活性層とゲイト絶縁膜との界面で熱酸化反応が進行するため、活性層は薄膜化され、ゲイト絶縁膜の膜厚は増加する。 At this time, since the thermal oxidation reaction at the interface between the active layer and the gate insulating film proceeds, the active layer is thinned, the thickness of the gate insulating film is increased. この構成はエッジシニング現象(活性層端部で熱酸化膜が極端に薄くなる現象)によるゲイト絶縁膜の絶縁破壊を抑える上で効果的である。 This configuration is effective in suppressing the dielectric breakdown of the gate insulating film by edge thinning phenomenon (phenomenon in which a thermal oxide film becomes extremely thin at the end of the active layer).

【0066】また、この時、加熱処理の雰囲気は不活性雰囲気でも酸化雰囲気でも良いが、ドライO 2雰囲気が最も安定な界面特性を得る上で好ましい。 [0066] At this time, the atmosphere of the heat treatment may be an oxidizing atmosphere in an inert atmosphere, but preferred for dry O 2 atmosphere to obtain the most stable interface characteristics. また、高温で加熱処理を行うことによりゲイト絶縁膜自体の膜質も向上する。 Also improved film quality of the gate insulating film itself by performing heat treatment at a high temperature.

【0067】次に、ゲイト絶縁膜306の上にN型導電性を呈する結晶性シリコン膜からなるゲイト電極307 Next, gate electrodes 307 made of crystalline silicon film that exhibits an N-type conductivity on the gate insulating film 306
〜309を形成する。 To form a ~309. ゲイト電極307〜309の膜厚は 200〜300 nmの範囲で選択すれば良い。 The film thickness of the gate electrode 307 to 309 may be selected in the range of 200 to 300 [nm. (図3 (Fig. 3
(B)) (B))

【0068】ゲイト電極307〜309を形成したら、 [0068] After forming the gate electrode 307 to 309,
ゲイト電極307〜309をマスクとしてドライエッチング法によりゲイト絶縁膜306をエッチングする。 Etching the gate insulating film 306 by dry etching the gate electrode 307 to 309 as masks. 本実施例では酸化シリコン膜をエッチングするためにCH In the present embodiment CH to etch the silicon oxide film
3ガスを用いる。 Using F 3 gas.

【0069】この工程によりゲイト電極(及びゲイト配線)の直下のみにゲイト絶縁膜が残存する状態となる。 [0069] Only the gate insulating film immediately under the gate electrode by the process (and the gate wiring) becomes a state of remaining.
勿論、ゲイト電極の下に残った部分が実際にゲイト絶縁膜として機能する部分である。 Of course, a portion which functions as actual gate insulating film remaining part under the gate electrode.

【0070】次に、PTFTとなる領域をレジストマスク310で隠し、N型を付与する不純物(本実施例ではリン)をイオンインプランテーション法またはプラズマドーピング法により添加する。 Next, the hidden area which becomes PTFT a resist mask 310, (phosphorus in this embodiment) impurity imparting N-type is added by an ion implantation method or plasma doping method. この時形成される低濃度不純物領域311、312の一部は後にLDD(Lightl LDD later part of the low concentration impurity regions 311 and 312 at this time is formed (Lightl
y Doped Drain )領域となるので、 1×10 17 〜 5×10 18 Since the y Doped Drain,) region, 1 × 10 17 ~ 5 × 10 18
atoms/cm 3の濃度でリンを添加しておく。 previously added phosphorus at a concentration of atoms / cm 3. (図3 (Fig. 3
(C)) (C))

【0071】次に、レジストマスク310を除去した後、NTFTとなる領域をレジストマスク313で隠し、P型を付与する不純物(本実施例ではボロン)をイオンインプランテーション法またはプラズマドーピング法により添加する。 Next, after removing the resist mask 310, a hidden area which becomes NTFT a resist mask 313, (boron in this embodiment) an impurity imparting P-type addition of the ion implantation method or plasma doping method . この時も、リンの場合と同様に低濃度不純物領域314を形成する。 In this case also, forming a low concentration impurity region 314 as in the case of phosphorus. (図3(D)) (FIG. 3 (D))

【0072】こうして図3(D)の状態が得られたら、 [0072] After thus is obtained the state of FIG. 3 (D), the
レジストマスク313を除去した後、エッチバック法を用いてサイドウォール315〜317を形成する。 After removing the resist mask 313, to form the sidewall 315 to 317 using an etch-back method. 本実施例ではサイドウォール315〜317を窒化シリコン膜を用いて構成する。 Configured using silicon nitride film sidewalls 315 to 317 in the present embodiment.

【0073】なお、サイドウォールの材料として酸化シリコン膜を用いる場合、結晶化ガラス301の側面を保護する酸化シリコン膜302の膜厚が薄いとエッチバック工程でなくなってしまう場合も起こりうる。 [0073] Incidentally, when using a silicon oxide film as the material of the side wall, it can occur if the film thickness of the silicon oxide film 302 for protecting the side surfaces of the crystallized glass 301 disappears in thin, etch-back process. ガラス側面は全体の面積よりも十分に小さいためガラス成分の流出はさほど問題とならないが、予め酸化シリコン膜30 Glass side not flow out of the glass component less problematic for sufficiently smaller than the entire area, pre-oxidized silicon film 30
2の膜厚を厚くしてエッチバック工程後も残る様にしておいても良い。 By increasing the thickness of the 2 of the film thickness may be kept in the manner remain even after the etch-back process.

【0074】こうしてサイドウォール315〜317を形成したら、再びPTFTとなる領域をレジストマスク318で隠し、リンを添加する。 [0074] Thus After forming the side wall 315-317, hide the area to be again PTFT with a resist mask 318, the addition of phosphorus. この時は先程の添加工程よりもドーズ量を高くする。 This time a higher dose than the previous addition step.

【0075】このリンの添加工程によりCMOS回路を構成するNTFTのソース領域319、ドレイン領域3 [0075] The source region 319 of the NTFT constituting the CMOS circuit by this adding step of phosphorus, the drain region 3
20、低濃度不純物領域(LDD領域)321、チャネル形成領域322が画定する。 20, the low concentration impurity region (LDD region) 321, a channel formation region 322 defines. また、画素マトリクス回路を構成するNTFTのソース領域323、ドレイン領域324、低濃度不純物領域(LDD領域)325、チャネル形成領域326が画定する。 The source region 323 of the NTFT constituting the pixel matrix circuit, a drain region 324, low-concentration impurity region (LDD region) 325, a channel formation region 326 defines. (図4(A)) (FIG. 4 (A))

【0076】次に、レジストマスク315を除去した後、レジストマスク327でNTFTとなる領域を隠し、ボロンを先程よりも高いドーズ量で添加する。 Next, after removing the resist mask 315, a hidden area which becomes NTFT a resist mask 327, boron is added at a higher dose than before. このボロンの添加工程によりCMOS回路を構成するPTF PTF constituting the CMOS circuit by this adding step of boron
Tのソース領域328、ドレイン領域329、低濃度不純物領域(LDD領域)330、チャネル形成領域33 T of the source region 328, drain region 329, low-concentration impurity region (LDD region) 330, a channel forming region 33
1が画定する。 1 is defined. (図4(B)) (FIG. 4 (B))

【0077】以上の様にして、活性層への不純物の添加工程が終了したら、ファーネスアニール、レーザーアニールまたはランプアニールによって熱処理を行い、添加した不純物の活性化を行う。 [0077] In the above manner, when the step of adding impurity into the active layer is finished, heat treatment is performed by furnace annealing, laser annealing or lamp annealing is performed to activate the added impurities. また、この時、不純物の添加時に活性層が受けた損傷も回復される。 At this time, it damages the active layer is subjected during the addition of impurities is recovered.

【0078】なお、チャネル形成領域322、326、 [0078] In addition, the channel forming region 322, 326,
331は全く不純物元素が添加されず、真性または実質的に真性な領域である。 331 is not at all the added impurity element, an intrinsic or substantially intrinsic region. ここで実質的に真性であるとは、N型又はP型を付与する不純物濃度がチャネル形成領域のスピン密度以下であること、或いは同不純物濃度が 1×10 14 〜 1×10 17 atoms/cm 3の範囲に収まっていることを指す。 Here in the an intrinsic substantially, N-type or P-type impurity concentration which imparts not more than the spin density of the channel forming region, or the impurity concentration of 1 × 10 14 ~ 1 × 10 17 atoms / cm It refers to is within a third range.

【0079】次に、25nm厚の窒化シリコン膜と 900nm厚の酸化シリコン膜との積層膜からなる第1の層間絶縁膜332を形成する。 Next, a first interlayer insulating film 332 composed of a stacked film of a silicon oxide film 25nm silicon film and 900nm thick nitride thickness. そして、Ti/Al/Ti(膜厚は順に100/ Then, Ti / Al / Ti (thickness in turn 100 /
500/100 nm)からなる積層膜で構成されるソース電極3 500/100 nm) source electrode 3 composed of a laminated film made of
33〜335、ドレイン電極336、337を形成する。 33-335, a drain electrode 336 and 337.

【0080】次に、50nm厚の窒化シリコン膜338、20 [0080] Next, 50nm thickness of the silicon nitride film 338,20
nm厚の酸化シリコン膜(図示せず)、1μm厚のポリイミド膜339の積層構造からなる第2の層間絶縁膜を形成する。 nm thick silicon oxide film (not shown) of, a second interlayer insulating film having a stacked structure of polyimide film 339 of 1μm thickness. なお、ポリイミド以外にもアクリル、ポリアミド等の他の有機性樹脂膜を用いることができる。 Incidentally, it is possible to use acrylic besides polyimide, other organic resin films such as polyamide. また、 Also,
この場合の20nm厚の酸化シリコン膜はポリイミド膜33 The 20nm thick silicon oxide film when the polyimide film 33
9をドライエッチングする際のエッチングストッパーとして機能する。 9 functions as an etching stopper when dry etching.

【0081】第2の層間絶縁膜を形成したら、後に補助容量を形成する領域においてポリイミド膜339をエッチングして開口部を設ける。 [0081] After forming the second interlayer insulating film, a polyimide film 339 in a region for forming the auxiliary capacitor is etched later with an opening. この時、開口部の底部には窒化シリコン膜338のみ残すか、窒化シリコン膜33 Is this case, the bottom of the opening leaving only the silicon nitride film 338, the silicon nitride film 33
8と酸化シリコン膜(図示せず)を残すかのいずれかの状態とする。 8 and the one of two states or leave the silicon oxide film (not shown).

【0082】そして、300 nm厚のチタン膜を成膜し、パターニングによりブラックマスク340を形成する。 [0082] Then, by forming a 300 nm thick titanium film, to form a black mask 340 by patterning. このブラックマスク340は画素マトリクス回路上において、TFTや配線部など遮光を要する部分に配置される。 The black mask 340 on the pixel matrix circuit is disposed in a portion requiring a shielding such as a TFT and a wiring portion.

【0083】この時、前述の開口部では画素マトリクス回路のドレイン電極337とブラックマスク340とが窒化シリコン膜338(又は窒化シリコン膜と酸化シリコン膜との積層膜)を挟んで近接した状態となる。 [0083] At this time, the state and the drain electrode 337 and the black mask 340 is in proximity across the (laminated film of a silicon oxide film or silicon nitride film) silicon film 338 nitride of the pixel matrix circuit is above the opening . 本実施例ではブラックマスク340を固定電位に保持して、 In the present embodiment holds the black mask 340 to a fixed potential,
ドレイン電極337を下部電極、ブラックマスク340 The lower electrode and the drain electrode 337, the black mask 340
を上部電極とする補助容量341を構成する。 The constituting the auxiliary capacitor 341 to the upper electrode. この場合、誘電体が非常に薄く比誘電率が高いため、大きな容量を確保することが可能である。 In this case, since the dielectric is high very thin dielectric constant, it is possible to ensure a large capacity.

【0084】こうしてブラックマスク340及び補助容量341を形成したら、1μm厚のポリイミド膜を形成して第3の層間絶縁膜342とする。 [0084] After thus forming the black mask 340 and the auxiliary capacitor 341, a third interlayer insulating film 342 to form a polyimide film of 1μm thickness. そして、コンタクトホールを形成して透明導電膜(代表的にはITO)で構成される画素電極343を120nmの厚さに形成する。 Then, (typically ITO) transparent conductive film to form a contact hole to form a pixel electrode 343 composed of a thickness of 120 nm.

【0085】最後に、水素雰囲気中で 350℃2時間程度の加熱処理を行い、素子全体の水素化を行う。 [0085] Finally, subjected to a heat treatment at about 350 ° C. 2 hours in a hydrogen atmosphere, performing hydrogenation of the entire device. こうして図4(C)に示す様なアクティブマトリクス基板が完成する。 Thus the active matrix substrate, such as shown in FIG. 4 (C) is completed. 本実施例で形成されたTFTは活性層として単結晶シリコン薄膜を用いているため、非常に高い性能を有する。 TFT formed in this embodiment due to the use of single-crystal silicon thin film as an active layer, has a very high performance.

【0086】例えば、サブスレッショルド係数(S値) [0086] For example, the sub-threshold coefficient (S value)
はNTFT、PTFT共に60〜80mV/decade であり、N Is NTFT, PTFT are both 60~80mV / decade, N
TFTの電界効果移動度(モビリティ)は 300〜700cm 2 Field-effect mobility of the TFT (mobility) is 300~700cm 2
/Vs、PTFTのモビリティは 200〜400cm 2 /Vs を実現する。 / Vs, mobility of PTFT is to achieve a 200~400cm 2 / Vs.

【0087】また、単結晶シリコン薄膜をスマートカット法で形成しているので基板上における活性層の膜厚の均一性を高めることができる。 [0087] Further, the monocrystalline silicon thin film can be enhanced film thickness uniformity of the active layer on a substrate since the formed smart cut method. 特に、高い均一性を要求される画素TFT(画素マトリクス回路を構成するTF In particular, TF constituting the pixel TFT (pixel matrix circuit requiring high uniformity
T)の特性バラツキを抑える上で本願発明は非常に有効である。 The present invention in suppressing the characteristic variation of T) is very effective.

【0088】また、アクティブマトリクス基板が完成したら、公知のセル組み工程によって対向基板との間に液晶層を挟持すればアクティブマトリクス型の液晶表示装置(透過型)が完成する。 [0088] Further, when the active matrix substrate is completed, an active matrix type liquid crystal display device (transmission type) is completed if a liquid crystal layer sandwiched between the counter substrate by a known cell assembling process.

【0089】なお、アクティブマトリクス基板の構造は本実施例に限定されず、あらゆる構造とすることができる。 [0089] The structure of the active matrix substrate is not limited to this embodiment can be any structure. 即ち、本願発明の構成要件を満たしうる構造であれば、TFT構造や回路配置等は実施者が自由に設計することができる。 That is, any structure that can meet the configuration requirements of the present invention, TFT structure or circuit arrangement like can practitioner freely designed.

【0090】例えば、本実施例では画素電極として透明導電膜を用いているが、これをアルミニウム合金膜など反射性の高い材料に変えれば容易に反射型のアクティブマトリクス型液晶表示装置を実現することができる。 [0090] For example, it the present embodiment is used a transparent conductive film as a pixel electrode, which this is realized easily reflective type active matrix liquid crystal display device be changed to highly reflective aluminum alloy film material can. また、この場合、アクティブマトリクス基板の母体となる結晶化ガラスは透明である必要はなく、遮光性の基板を用いても構わない。 In this case, it is not necessary crystallized glass as the parent of the active matrix substrate is transparent, may be used a light-shielding property of the substrate.

【0091】また、本実施例ではアクティブマトリクス基板として結晶化ガラスを用いているので対向基板としてガラス基板を用いる場合に相性がいい。 [0091] Further, nicely When a glass substrate is used as the counter substrate because of the use of crystallized glass as an active matrix substrate in this embodiment. 仮にアクティブマトリクス基板をとして石英を用いると、石英とガラスの熱膨張係数の違いからアクティブマトリクス基板と対向基板との間で反りが生じる場合がある。 If the use of quartz as the active matrix substrate, there is a case where a difference in thermal expansion coefficients of quartz and glass warping occurs between the active matrix substrate and the counter substrate.

【0092】〔実施例3〕本実施例では実施例1、2の構成において結晶化ガラスを保護するための絶縁性シリコン膜を減圧熱CVD法により形成する場合の例について説明する。 [0092] In Example 3 This example describes an example of a case where an insulating silicon film to protect the crystallized glass in the construction of Examples 1 and 2 is formed by low pressure thermal CVD.

【0093】まず、基板としてSiO 2 : 52.5、Al 2 O 3 :26. [0093] First, SiO 2 as a substrate: 52.5, Al 2 O 3: 26.
5、MgO:11.9、TiO 2 :11.4 を組成成分とする結晶化ガラスを用意する。 5, MgO: 11.9, TiO 2 : 11.4 to prepare a crystallized glass the composition components. これは核形成剤としてTiO 2を利用した無アルカリのコージュライト系結晶化ガラスである。 This is cordierite based crystallized glass alkali-free using TiO 2 as a nucleating agent.

【0094】次に、結晶化ガラスの表面、裏面及び側面に対して酸化窒化シリコン膜を形成する。 [0094] Next, the surface of the crystallized glass, a silicon oxynitride film with respect to the back surface and side surfaces. 本実施例では成膜ガスとしてシラン(SiH 4 ) と亜酸化窒素(N 2 O)を用いた減圧熱CVD法により酸化窒化シリコン膜を形成する。 The low pressure CVD method to form a silicon oxynitride film using silane as the film forming gas (SiH 4) and nitrous oxide (N 2 O) in the present embodiment.

【0095】この場合、成膜温度は 800〜850 ℃(本実施例では850 ℃)で行い、それぞれの成膜ガスの流量は [0095] In this case, the film formation temperature is performed at 800 to 850 ° C. (850 ° C. in this embodiment), the flow rate of each of the film forming gas
SiH 4 :10〜30sccm、N 2 O : 300〜900sccm とする。 SiH 4: 10~30sccm, N 2 O : the 300~900sccm. また、反応圧力は 0.5〜1.0torr とすれば良い。 The reaction pressure may be set 0.5~1.0Torr.

【0096】また、成膜ガスとしてシランと二酸化窒素(N 2 O)又は一酸化窒素(NO)を用いれば 600〜650 ℃の温度で酸化窒化シリコン膜を形成することもできる。 [0096] It is also possible to form a silicon oxynitride film at a temperature of use if 600 to 650 ° C. using silane and nitrogen dioxide as the film forming gas (N 2 O) or nitric oxide (NO). その場合、反応圧力は 0.1〜1.0torr とし、それぞれのガス流量はSiH 4 :10〜30sccm、NO 2又はNO: 300〜900sccm In that case, the reaction pressure was 0.1~1.0Torr, the gas flow rate is SiH 4: 10~30sccm, NO 2 or NO: 300~900sccm
とすれば良い。 It may be set.

【0097】本実施例の場合、減圧熱CVD法により酸化窒化シリコン膜を形成するため、結晶化ガラスの全面が絶縁膜で包まれる形となる。 [0097] In this embodiment, since the formation of the silicon oxynitride film by low pressure CVD method, the form of the entire surface of the crystallized glass is surrounded by an insulating film. また、成膜ガスを異なるものとすることで結晶化ガラスの保護膜として窒化シリコン膜を形成することもできる。 It is also possible to form a silicon nitride film as a protective film of crystallized glass by a deposition gas different.

【0098】その場合、成膜ガスとして40〜50sccmのジクロールシラン(SiH 2 Cl 2 )と 200〜250sccm のアンモニア(NH 3 )とを用い、成膜温度を 750〜800 ℃、反応圧力を 0.1〜0.5torr とすれば良い。 [0098] In this case, using a dichlorosilane of 40~50sccm (SiH 2 Cl 2) and 200~250sccm ammonia (NH 3) as a film forming gas, a film formation temperature 750 to 800 ° C., a reaction pressure 0.1 it may be set to ~0.5torr.

【0099】窒化シリコン膜はガラス成分の流出を阻止するには最適な絶縁膜であるが応力が強いのでTFTの下地膜としては不向きであった。 [0099] Silicon nitride film is an optimum insulating film to prevent the outflow of the glass component is not suitable as a base film of the stress is strong TFT. しかしながら、本願発明では結晶化ガラスの少なくとも表面及び裏面に窒化シリコン膜が形成されるので窒化シリコン膜の応力が基板の裏表で相殺され、基板の反り等は発生しない。 However, the present invention is offset by at least the surface and the back surface of the silicon nitride film is formed stress of the silicon nitride film of the substrate sides of the crystallized glass, the warping of the substrate does not occur.

【0100】〔実施例4〕本実施例では、実施例1乃至実施例2においてゲイト絶縁膜として減圧熱CVD法により成膜した絶縁性シリコン膜を用いる場合の例を示す。 [0100] In Example 4 This example shows an example of using an insulating silicon film formed by low pressure thermal CVD method as a gate insulating film in Examples 1 to 2. 説明には図5を用いる。 The description is made with reference to FIG 5. 図5に示す状態は、ゲイト電極を形成した後にゲイト絶縁膜をエッチングした直後の状態である。 State shown in FIG. 5 is a state immediately after the gate insulating film is etched after formation of the gate electrode.

【0101】図5において、501は結晶化ガラス、5 [0102] In FIG. 5, is 501 crystallized glass, 5
02は結晶化ガラスからの成分物質の流出を阻止するための保護膜(下地膜)となる酸化窒化シリコン膜である。 02 is a protective film (base film) and a silicon oxynitride film for preventing outflow of component substances from crystallized glass. 結晶化ガラス501の表面側には活性層503〜5 Active layer on the surface side of the crystallized glass 501 503-5
05が形成され、ゲイト絶縁膜を成膜した後、ゲイト電極506〜508が形成される。 05 is formed, after forming a gate insulating film, a gate electrode 506 to 508 are formed.

【0102】このゲイト電極506〜508をマスクとしてドライエッチングを行うことでゲイト電極直下にゲイト絶縁膜509〜511が残存する。 [0102] the gate insulating film 509 to 511 remains on the gate electrode directly below by dry etching the gate electrode 506 to 508 as masks.

【0103】本実施例の最も重要な構成は、ゲイト絶縁膜として減圧熱CVD法により成膜した絶縁性シリコン膜(本実施例では酸化窒化シリコン膜)を用いる点にある。 [0103] The most important component of this embodiment is that the use of (silicon film oxide nitride in the present embodiment) insulating silicon film formed by low pressure thermal CVD method as a gate insulating film. 即ち、ゲイト絶縁膜も結晶化ガラス501の表面、 That is, the gate insulating film is also the surface of the crystallized glass 501,
裏面及び側面側の全ての面に成膜される点が特徴である。 That it is deposited on all sides of the back and side surface it is characterized.

【0104】従って、ゲイト絶縁膜(酸化窒化シリコン膜)のエッチング工程が終了した時点(図5の状態)では基板の表面側はゲイト電極でマスクされた部分以外は完全に除去され、基板の裏面及び側面にはそのまま酸化窒化シリコン膜512が残る。 [0104] Thus, the surface side (state 5) in the substrate when the etching process is completed in the gate insulating film (silicon oxynitride film) except masked portion in the gate electrode is completely removed, the back surface of the substrate and it remains a silicon oxynitride film 512 on the side. なお、側面に形成された酸化窒化シリコン膜は条件によっては除去されてしまうが、側面は除去されてしまっても問題ない。 Although silicon oxynitride film formed on the side surfaces would be removed by conditions, side is no problem even got removed.

【0105】本実施例の構成では、後の工程で裏面及び側面が酸化窒化シリコン膜をエッチングしうるエッチャント又はエッチングガスに曝されることがあっても結晶化ガラス501に直接成膜した酸化窒化シリコン膜50 [0105] In the configuration of this embodiment, after the oxynitride back surface and side surfaces in the process is directly deposited crystallized glass 501 even when exposed to an etchant or etching gas can etch a silicon oxynitride film silicon film 50
2を残すことができる。 2 can be left. 即ち、ガラス基板からの成分物質の流出を徹底的に阻止することが可能である。 That is, it is possible to thoroughly prevent the outflow of component substances from the glass substrate.

【0106】〔実施例5〕実施例2ではゲイト電極としてN型導電性を呈する結晶性シリコン膜を利用しているが、導電性を有する材料であればあらゆる材料を用いることができる。 [0106] Example 5 utilizing a crystalline silicon film that exhibits an N-type conductivity as a second embodiment in the gate electrode, but it is possible to use any material as long as the material has conductivity. 特に、直視用の液晶表示装置を作製する場合には、画素マトリクス回路の面積が大きくなるため配線抵抗の小さい材料を用いることが好ましい。 Particularly, in the case of manufacturing a liquid crystal display device for direct view, it is preferable to use a material with a low wiring resistance because the area of ​​the pixel matrix circuit increases.

【0107】その様な場合には、ゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることが望ましい。 [0107] In such cases, it is desirable to use a material mainly composed of aluminum or aluminum as a gate electrode. 本実施例ではゲイト電極として2wt 2wt as the gate electrode in this embodiment
% のスカンジウムを含有したアルミニウム膜を用いる。 % Of an aluminum film containing scandium.

【0108】アルミニウムを主成分とする材料をゲイト電極として利用する場合には、本発明者らによる特開平 [0108] When using a material mainly composed of aluminum as a gate electrode, JP-A according to the present inventors
7-135318号公報に記載された技術を利用すると良い。 It may utilize the techniques described in 7-135318 JP. 同公報では実施例1で用いたサイドウォールの代わりにゲイト電極を陽極酸化して得られる陽極酸化膜を利用している。 In this publication utilizes anodic oxide film obtained by the gate electrode instead of a side wall used in Example 1 was anodized.

【0109】本実施例の様にゲイト電極としてアルミニウムまたはアルミニウムを主成分とする材料を用いることで配線抵抗の小さいゲイト配線を形成することが可能となり、応答速度の速いアクティブマトリクス基板を作製することができる。 [0109] The aluminum or aluminum by using a material mainly it is possible to form a small gate wiring wiring resistance as a gate electrode as in the present embodiment, making a fast active matrix substrate response speed can.

【0110】なお、本実施例は実施例1〜4の構成と組み合わせることが可能である。 [0110] Note that this embodiment can be combined with construction of the embodiment 1-4.

【0111】〔実施例6〕実施例2において、活性層中にTFTのしきい値電圧(Vth)を制御するための不純物元素を添加することは有効である。 [0111] In Example 6 Example 2, it is effective to add an impurity element for controlling the TFT threshold voltage (Vth) in the active layer. この不純物元素は少なくともチャネル形成領域にさえ添加されていれば良いので、ゲイト電極の形成前であれば何時添加しても良い。 This impurity element need only be added even at least a channel forming region, it may be any time added if it is before the formation of the gate electrode.

【0112】成膜時以外に添加する場合には、イオンインプランテーション法またはプラズマドーピング法による添加、気相中からの拡散による添加、固相中からの拡散による添加などの手段を用いることができる。 [0112] When added to the other during the film formation, can be used means such as addition by diffusion of addition by an ion implantation method or a plasma doping method, addition by diffusion from the gas phase, the solid phase . これらの手段は、例えばNTFTとPTFTとで添加する不純物を異ならせるといった具合に選択的な添加が可能であるため有効である。 These means are effective because it is possible selective added so on varying the impurity added in the example NTFT and PTFT.

【0113】また、添加する不純物元素としては、Vth [0113] In addition, as the impurity element to be added, Vth
をプラス側に移動させるのであれば13族元素(ボロン、ガリウム又はインジウム)を用い、マイナス側に移動させるのであれば15元素(リン、砒素又はアンチモン)を用いる。 The use of a long move to the positive side 13 group elements (boron, gallium or indium), using 15 elements long move to the minus side (phosphorous, arsenic or antimony).

【0114】なお、本実施例は実施例1〜5の構成と組み合わせることが可能である。 [0114] Note that this embodiment can be combined with construction of the embodiment 1-5.

【0115】〔実施例7〕本実施例では、実施例1で説明したアクティブマトリクス基板において、第3の層間絶縁膜342(図4(C)参照)の上にヒートシンクとしてDLC(Diamond Like Corbon )膜を利用する場合の例について説明する。 [0115] In Example 7 In the present Example, in the active matrix substrate described in Example 1, the third interlayer insulating film 342 DLC as a heat sink on top of (Figure 4 (C) see) (Diamond Like Corbon) It will be described an example in the case of using the membrane.

【0116】図6に示す構造は、基本的には図4(C) [0116] structure shown in FIG. 6 is basically FIG. 4 (C)
の構造と同じであるが第3の層間絶縁膜342上にDL DL on the third interlayer insulating film 342 is the same as the structure
C膜601が設けられている点が異なる。 Point C film 601 is provided are different.

【0117】DLCとは、ダイヤモンドの如き物性を示す炭素または炭素を主成分とする硬度の高い材料である。 [0117] The DLC is a material having high hardness containing carbon as a main component or carbon shows a such physical properties of the diamond. また、i−カーボンとも呼ばれ、sp 3結合を主体として構成されている。 Moreover, also known as i- carbon, and is configured to sp 3 bonds mainly.

【0118】ダイヤモンドは室温において最も熱伝導率の高い材料(室温で約10〜20W/cm・k )であり、それと同等の物性を示すDLC膜も高い熱伝導率を示す。 [0118] Diamond is the most high thermal conductivity material at room temperature (about 10~20W / cm · k at room temperature) and at the same DLC film also exhibits a high thermal conductivity show comparable physical properties. 本実施例ではその熱伝導率の高さを利用してヒートシンクとして機能させている。 In this embodiment to function as a heat sink by utilizing the height of the thermal conductivity.

【0119】また、DLC膜は有機性樹脂膜との密着性に優れているため、層間絶縁膜として有機性樹脂膜を用い、その上にヒートシンクを設ける場合には非常に有効な材料である。 [0119] Further, DLC film is excellent in adhesion to the organic resin film, an organic resin film used as an interlayer insulating film, a very effective material when providing a heat sink thereon.

【0120】なお、DLC膜の成膜手段としてはプラズマCVD法、ECRプラズマCVD法、スパッタ法、イオンビームスパッタ法、イオン化蒸着法等の気相成膜法を用いることができる。 [0120] As the film forming means of the DLC film can be used a plasma CVD method, ECR plasma CVD method, a sputtering method, an ion beam sputtering method, the film forming method-phase gas such as ionized evaporation method.

【0121】また、DLC膜を形成する際の原料ガスとしては炭化水素が用いられる。 [0121] Also, the hydrocarbon is used as a raw material gas for forming the DLC film. 炭化水素としてはメタン、エタン、プロパン等の飽和炭化水素、エチレン、アセチレン等の不飽和炭化水素が挙げられる。 The hydrocarbon methane, ethane, saturated hydrocarbons such as propane, ethylene, include unsaturated hydrocarbons such as acetylene. また、炭化水素分子の水素のうち1個若しくは複数個がハロゲン元素に置換したハロゲン化炭化水素を用いても良い。 Moreover, one or a plurality of the hydrogen hydrocarbon molecules may be used halogenated hydrocarbons substituted with a halogen element.

【0122】また、炭化水素の他に水素を添加することは有効である。 [0122] Further, it is effective to add hydrogen to other hydrocarbons. 水素を添加するとプラズマ中での水素ラジカルが増加し、膜中の余分な水素を引き抜き、膜質を向上させる効果が期待できる。 The addition of hydrogen to increase the hydrogen radicals in the plasma, drawing excess hydrogen in the film, the effect of improving the film quality can be expected. この時、全ガス流量に対する水素ガス流量の比は30〜90%、好ましくは50〜70% In this case, the ratio of the hydrogen gas flow rate to the total gas flow rate from 30 to 90%, preferably 50% to 70%
が良い。 It is good. この比が多すぎると成膜速度が減少し、少なすぎると余分な水素の引き抜き効果がなくなる。 The ratio is too large, the film forming speed is reduced, there is no extra-removing hydrogen is too small.

【0123】さらに、原料ガスを希釈するキャリアガスとしてヘリウムを添加することもできるし、スパッタ法の場合にはスパッタリングガスとしてアルゴンを添加する場合もある。 [0123] Furthermore, can either be added helium as a carrier gas for diluting the raw material gas, in the case of the sputtering method is also the case of adding argon as a sputtering gas. また、特開平6-208721号公報に記載される様に13〜15族の元素を添加することも有効である。 It is also effective to add a 13 to 15-group elements as described in JP-A-6-208721.

【0124】また、反応圧力は 5〜1000mTorr 、好ましくは10〜100mTorrが良い。 [0124] In addition, the reaction pressure is 5~1000mTorr, preferably from 10~100mTorr. 高周波電力は通常13.56MHzを用いる。 High-frequency power is usually used 13.56MHz. この時、印加するRF電力は0.01〜1W/cm 2 、好ましくは0.05〜0.5W/cm 2とする。 At this time, RF power to be applied 0.01~1W / cm 2, preferably between 0.05 to 0.5 / cm 2. さらに、原料ガスの分解を助長するために2.45GHzのマイクロ波による励起効果を付加したり、その励起空間に対して875 ガウスの磁場を形成し、電子スピン共鳴を利用することも有効である。 Additionally, or adding a pumping effect by 2.45GHz microwaves to facilitate the decomposition of the source gas, 875 to form a gauss magnetic field to the excitation space, it is also effective to use an electron spin resonance.

【0125】本実施例ではプラズマCVD装置の反応空間に原料ガスとしてメタンガスを50sccm、水素ガスを50 [0125] 50sccm methane as a raw material gas into the reaction space of the plasma CVD apparatus in the present embodiment, the hydrogen gas 50
sccmを導入し、成膜圧力は10mTorr 、RF電力は100W、 Introducing sccm, the film formation pressure is 10 mTorr, RF power 100W,
反応空間の温度は室温とする。 The temperature of the reaction space is a room temperature. また、基板バイアスとして 200Vの直流バイアスを加え、プラズマ中の粒子(イオン)が被形成面上に入射する様な電界を形成することで膜質の緻密化と硬度の向上を図っている。 Also, a DC bias of 200V applied as the substrate bias, the particles in the plasma (ions) is to improve the densification of the film quality and hardness by forming an electric field, such as incident on the formation surface.

【0126】また、DLC膜は膜厚が10nm程度でも非常に高い耐摩耗性を持っている。 [0126] Further, DLC film thickness has a very high wear resistance at about 10 nm. そのため、図7に示した構造では第3の層間絶縁膜342を機械的な衝撃から保護する効果が得られる。 Therefore, the effect of protecting the third interlayer insulating film 342 from mechanical shocks resulting in the structure shown in FIG. これは、ラビング工程等による摩擦工程に対して非常に効果的である。 This is very effective against the friction step by the rubbing process or the like.

【0127】なお、摩擦係数はDLC膜厚に依存性を有し、DLC膜厚が厚くなる程小さくなる。 [0127] Incidentally, the coefficient of friction has a dependency on the DLC film thickness decreases enough to DLC film thickness is increased. 従って、DL Therefore, DL
C膜の膜厚は10nm以上あれば良いことになるが、厚すぎると液晶に印加される電界が弱くなるので10〜50nm程度が良い。 The thickness of the C layer will be sufficient if more than 10 nm, a good degree 10~50nm the electric field applied is too thick to the liquid crystal is weakened.

【0128】なお、DLC膜のさらに詳細な成膜方法および成膜装置等については、本発明者らによる特公平3- [0128] Incidentally, the more detailed film forming method and a film forming apparatus such as a DLC film, Kokoku by the present inventors 3-
72711 号公報、同4-27690 号公報、同4-27691 号公報を参考にすると良い。 72,711 JP, same 4-27690 JP, may be referring to the same 4-27691 JP.

【0129】以上の様な構成で得られた図7の構造では、TFTで発生した熱が高い効率で逃がされるので、 [0129] In the structure of FIG. 7 obtained by the above-described configuration, since heat generated in the TFT is released at a high efficiency,
蓄熱による動作不良を防ぐことができる。 It is possible to prevent malfunction due to heat accumulation. 特に、プロジェクションタイプの電子機器に用いる液晶表示装置には、この様な耐熱構造を利用した方が良い。 In particular, the liquid crystal display device used for electronic devices of a projection type, it is better to use such a heat-resistant structure.

【0130】〔実施例8〕実施例1〜7に示した構成を有するアクティブマトリクス基板を用い、液晶表示装置を構成した例を図7に示す。 [0130] using an active matrix substrate having the structure shown in Example 8 Examples 1-7, an example in which a liquid crystal display device shown in FIG. 図7は液晶表示装置の本体に相当する部位であり、液晶モジュールとも呼ばれる。 Figure 7 is a portion corresponding to the main body of the liquid crystal display device, also called a liquid crystal module.

【0131】図7において、701は結晶化ガラス、7 [0131] In FIG. 7, is 701 crystallized glass, 7
02は結晶化ガラスの全面を包む様にして形成された絶縁性シリコン膜である。 02 is formed in the manner wrap the entire surface of the crystallized glass insulating silicon film. 大版基板から多面取りによって複数枚のアクティブマトリクス基板を切り出す場合には切断面となる側面には絶縁性シリコン膜が存在しないが、それ以外の側面には絶縁性シリコン膜が残るというのが本願発明の特徴である。 Although insulating silicon film on the side surface serving as a cut surface in the case of cutting out a plurality of active matrix substrate from the large-sized substrate by a multi-beveled absent present is that remains is insulating silicon film on the other side of the which is a feature of the invention. 勿論、アクティブマトリクス基板として完成してしまっているので絶縁性シリコン膜で保護されていなくても成分物質が流出する心配はない。 Of course, there is no possibility ingredient substance flows out even if it is not protected by an insulating silicon film because they've been completed as the active matrix substrate.

【0132】そして、この様な構成の基板上に単結晶シリコン薄膜でもって複数のTFTが形成されている。 [0132] Then, a plurality of TFT with a single-crystal silicon thin film on a substrate of such structure is formed. これらのTFTは基板上に画素マトリクス回路703、ゲイト側駆動回路704、ソース側駆動回路705、ロジック回路706を構成する。 These TFT pixel matrix circuit 703 on the substrate, a gate side driving circuit 704, the source side driver circuit 705 constitute a logic circuit 706. そして、その様なアクティブマトリクス基板に対して対向基板707が貼り合わされる。 Then, the counter substrate 707 are bonded to each other with respect to such an active matrix substrate. アクティブマトリクス基板と対向基板707との間には液晶層(図示せず)が挟持される。 Liquid crystal layer (not shown) is sandwiched between the active matrix substrate and the counter substrate 707.

【0133】また、図7に示す構成では、アクティブマトリクス基板の側面と対向基板の側面とをある一辺を除いて全て揃えることが望ましい。 [0133] In the configuration shown in FIG. 7, it is preferable to align all but one side with the side surfaces and the counter substrate of the active matrix substrate. こうすることで大版基板からの多面取り数を効率良く増やすことができる。 It can be increased efficiently multi-surface number from the large-sized substrate in this way. また、前述の一辺では、対向基板の一部を除去してアクティブマトリクス基板の一部を露出させ、そこにFPC Further, in the above one side, by removing a part of the counter substrate so as to expose a part of the active matrix substrate, there FPC
(フレキシブル・プリント・サーキット)708を取り付ける。 Installing a (flexible print circuit) 708. ここには必要に応じてICチップ(単結晶シリコン上に形成されたMOSFETで構成される半導体回路)を搭載しても構わない。 It may be mounted (semiconductor circuit constituted by MOSFET formed single crystal silicon) IC chip according herein to need.

【0134】本実施例の回路を構成するTFTは極めて高い動作速度を有しているため、数百MHz〜数GHz [0134] Since the TFT constituting the circuit of this embodiment has a very high operating speed of several hundred MHz~ several GHz
の高周波数で駆動する信号処理回路を画素マトリクス回路と同一の基板上に一体形成することが可能である。 It is possible to integrally form a signal processing circuit for driving at a high frequency in the pixel matrix circuit and the same substrate of. 即ち、図7に示す液晶モジュールはシステム・オン・パネルを具現化したものである。 That is, the liquid crystal module shown in FIG. 7 is obtained by embodying the system-on-panel.

【0135】なお、本実施例では本願発明を液晶表示装置に適用した場合について記載しているが、アクティブマトリクス型EL(エレクトロルミネッセンス)表示装置などを構成することも可能である。 [0135] Although this embodiment describes the case where the present invention is applied to a liquid crystal display device, it is also possible to configure the like active matrix an EL (electro-luminescence) display device. また、光電変換層を具備したイメージセンサ等を同一基板上に形成することも可能である。 It is also possible to form an image sensor or the like provided with the photoelectric conversion layer on the same substrate.

【0136】なお、上述の液晶表示装置、EL表示装置及びイメージセンサの様に光学信号を電気信号に変換する、又は電気信号を光学信号に変換する機能を有する装置を電気光学装置と定義する。 [0136] Incidentally, the liquid crystal display device described above, to convert an optical signal into an electrical signal as the EL display device and an image sensor, or an apparatus having a function of converting an electric signal to an optical signal is defined as an electro-optical device. 本願発明は絶縁表面を有する基板上に半導体薄膜を利用して形成しうる電気光学装置ならば全てに適用することができる。 The present invention can be applied to all if the electro-optical device which can be formed by using a semiconductor thin film on a substrate having an insulating surface.

【0137】〔実施例9〕本願発明は実施例8に示した様な電気光学装置だけでなく、機能回路を集積化した薄膜集積回路(または半導体回路)を構成することもできる。 [0137] Example 9 The present invention may be constructed in Example 8 not only the electro-optical device, such as illustrated, thin film integrated circuits using functional circuit (or semiconductor circuit). 例えば、マイクロプロセッサ等の演算回路や携帯機器用の高周波回路(MMIC:マイクロウェイブ・モジュール・IC)などを構成することもできる。 For example, high-frequency circuits for arithmetic circuits and portable devices such as a microprocessor: it is also possible to configure the like (MMIC micro wave module-IC).

【0138】さらには、薄膜を用いるTFTの利点を生かして三次元構造の半導体回路を構成し、超高密度に集積化されたVLSI回路を構成することも可能である。 [0138] Furthermore, by taking advantage of the TFT using a thin film constitute a semiconductor circuit of a three-dimensional structure, it is also possible to configure the VLSI circuitry ultra-high density integrated.
この様に、本願発明のTFTを用いて非常に機能性に富んだ半導体回路を構成することが可能である。 Thus, it is possible to configure the semiconductor circuit rich very functional with TFT of the present invention. なお、本明細書中において、半導体回路とは半導体特性を利用して電気信号の制御、変換を行う電気回路と定義する。 In this specification, a semiconductor circuit to control electric signal by utilizing semiconductor characteristics, is defined as an electric circuit for performing the conversion.

【0139】〔実施例10〕本実施例では、実施例8や実施例9に示された電気光学装置や半導体回路を搭載した電子機器(応用製品)の一例を図8に示す。 [0139] In Example 10 This embodiment shows an example of an electronic device on which an electro-optical device, a semiconductor circuit shown in Example 8 and Example 9 (Application Products) in FIG. なお、電子機器とは半導体回路および/または電気光学装置を搭載した製品と定義する。 Incidentally, it defined as a product mounted with a semiconductor circuit and / or electro-optical device and electronic equipment.

【0140】本願発明を適用しうる電子機器としてはビデオカメラ、電子スチルカメラ、プロジェクター、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話、PHS等)などが挙げられる。 [0140] The present invention video camera as an electronic apparatus that can be applied to an electronic still camera, a projector, a head mount display, a car navigation, a personal computer, a portable information terminal (mobile computer, portable telephone, PHS, etc.) and the like.

【0141】図8(A)は携帯電話であり、本体200 [0141] FIG. 8 (A) is a mobile phone, which includes a main body 200
1、音声出力部2002、音声入力部2003、表示装置2004、操作スイッチ2005、アンテナ2006 1, an audio output portion 2002, an audio input portion 2003, a display device 2004, an operation switch 2005, an antenna 2006
で構成される。 In constructed. 本願発明は音声出力部2002、音声出力部2003、表示装置2004等に適用することができる。 The present invention is an audio output unit 2002, an audio output portion 2003, can be applied to the display device 2004 and the like.

【0142】図8(B)はビデオカメラであり、本体2 [0142] FIG. 8 (B) is a video camera, which includes a main body 2
101、表示装置2102、音声入力部2103、操作スイッチ2104、バッテリー2105、受像部210 101, a display device 2102, an audio input portion 2103, operation switches 2104, a battery 2105, an image receiving portion 210
6で構成される。 Consisting of 6. 本願発明は表示装置2102、音声入力部2103、受像部2106等に適用することができる。 The present invention can be applied to the display device 2102, an audio input portion 2103, an image receiving portion 2106, and the like.

【0143】図8(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体2201、カメラ部2 [0143] FIG. 8 (C) is a mobile computer including a main body 2201, a camera unit 2
202、受像部2203、操作スイッチ2204、表示装置2205で構成される。 202, an image receiving portion 2203, operation switches 2204, and a display device 2205. 本願発明はカメラ部220 The present invention is a camera unit 220
2、受像部2203、表示装置2205等に適用できる。 2, an image receiving portion 2203, can be applied to the display device 2205 and the like.

【0144】図8(D)はヘッドマウントディスプレイであり、本体2301、表示装置2302、バンド部2 [0144] FIG. 8 (D) shows a head mount display, a main body 2301, a display device 2302, a band part 2
303で構成される。 Consisting of 303. 本発明は表示装置2302に適用することができる。 The present invention can be applied to the display device 2302.

【0145】図8(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、 [0145] FIG. 8 (E) shows a rear type projector, a main body 2401, a light source 2402, a display device 2403,
偏光ビームスプリッタ2404、リフレクター240 A polarization beam splitter 2404, reflectors 240
5、2406、スクリーン2407で構成される。 5,2406, and a screen 2407. 本発明は表示装置2403に適用することができる。 The present invention can be applied to the display device 2403.

【0146】図8(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置250 [0146] FIG. 8 (F) shows a front type projector, a main body 2501, a light source 2502, a display device 250
3、光学系2504、スクリーン2505で構成される。 3, an optical system 2504 and a screen 2505. 本発明は表示装置2503に適用することができる。 The present invention can be applied to the display device 2503.

【0147】以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。 [0147] As described above, the applicable range of the present invention can be applied to very wide, the electronic devices in all fields. また、電気光学装置や半導体回路を必要とする製品であれば全てに適用できる。 Also applicable to all if products requiring electro-optical device, a semiconductor circuit.

【0148】 [0148]

【発明の効果】本願発明では安価で大版化の可能な結晶化ガラスを使用し、且つ、結晶化ガラスを安全に(汚染の心配なく)活用するためにガラスの少なくとも表面及び裏面(好ましくは外周囲全面)を絶縁性シリコン膜で保護するといった構成を採用している。 Using the available crystallized glass having a large plate of inexpensive in the present invention according to the present invention, and safely (without fear of contamination) crystallized glass at least the front and back surfaces of the glass in order to take advantage (preferably the outer periphery entirely) adopts a configuration such protected by an insulating silicon film.

【0149】そして、その上にスマートカット法を利用して形成した単結晶シリコン薄膜を用いてTFTを作製することでシステム・オン・パネルを実現し、高性能な電気光学装置や半導体回路、さらにはそれらを搭載した電子機器を低価格で提供することができる。 [0149] Then, implements a system-on-panel by a TFT using a single crystal silicon thin film formed by using the smart cut method thereon, high performance electro-optical device, a semiconductor circuit, further it is possible to provide an electronic device equipped with them at a low price.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】 単結晶シリコン薄膜の作製工程を示す図。 FIG. 1 is a diagram illustrating a manufacturing process of single-crystal silicon thin film.

【図2】 スマートカット法の工程を示す図。 FIG. 2 shows the steps of a smart cut method.

【図3】 薄膜トランジスタの作製工程を示す図。 FIG. 3 shows a manufacturing process of a thin film transistor.

【図4】 薄膜トランジスタの作製工程を示す図。 4 is a diagram showing a manufacturing process of a thin film transistor.

【図5】 薄膜トランジスタの構成を示す図。 5 is a diagram showing the configuration of a thin film transistor.

【図6】 薄膜トランジスタの構成を示す図。 6 is a diagram showing the configuration of a thin film transistor.

【図7】 液晶モジュールの構成を示す図。 7 is a view showing a liquid crystal module configuration.

【図8】 電子機器の構成を示す図。 FIG. 8 is a diagram showing the configuration of an electronic device.

Claims (6)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】歪点が750℃以上であるガラス基板と、 前記ガラス基板の少なくとも表面及び裏面に対して形成された絶縁性シリコン膜と、 前記絶縁性シリコン膜上に形成された単結晶シリコン薄膜をチャネル形成領域とするTFTと、 を構成に含むことを特徴とする半導体装置。 1. A glass substrate strain point of 750 ° C. or higher, at least the surface and an insulating silicon film formed the rear surface, a single crystal silicon formed on said insulating silicon film of the glass substrate the semiconductor device which comprises a TFT that a channel formation region of a thin film, to the structure.
  2. 【請求項2】歪点が750℃以上であるガラス基板と、 前記ガラス基板の外周囲を覆って形成された絶縁性シリコン膜と、 前記絶縁性シリコン膜上に形成された単結晶シリコン薄膜をチャネル形成領域とするTFTと、 を構成に含むことを特徴とする半導体装置。 And the glass substrate is 2. A strain point of 750 ° C. or higher, and insulating silicon film formed over the outer periphery of the glass substrate, a single crystal silicon thin film formed on the insulating silicon film a semiconductor device comprising a TFT according to a channel forming region, a the configuration.
  3. 【請求項3】請求項1または請求項2において、前記ガラス基板は結晶化ガラスであることを特徴とする半導体装置。 3. An apparatus according to claim 1 or claim 2, wherein a said glass substrate is a crystallized glass.
  4. 【請求項4】歪点が750℃以上であるガラス基板の全面に対して非晶質半導体薄膜を形成する工程と、 第1の加熱処理により前記非晶質半導体薄膜を酸化し、 4. oxidizing the steps of strain point to form an amorphous semiconductor thin film on the entire surface of the glass substrate is 750 ° C. or more, the amorphous semiconductor film by a first heat treatment,
    完全に熱酸化膜に変成させる工程と、 スマートカット法により前記ガラス基板の主表面側に単結晶シリコン薄膜を形成する工程と、 を含むことを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device according to a step of completely denatured in the thermal oxide film, and forming a monocrystalline silicon thin film on the main surface of the glass substrate by the smart cut method, comprising a.
  5. 【請求項5】歪点が750℃以上であるガラス基板の全面に対して減圧熱CVD法により絶縁性シリコン膜を形成する工程と、 スマートカット法により前記ガラス基板の主表面側に単結晶シリコン薄膜を形成する工程と、 を含むことを特徴とする半導体装置の作製方法。 5. A process for the strain point to form an insulating silicon film by low pressure CVD method on the entire surface of the glass substrate is 750 ° C. or more, single crystal silicon on the main surface of the glass substrate by the smart cut method the method for manufacturing a semiconductor device which comprises forming a thin film, the.
  6. 【請求項6】請求項4または請求項5において、前記ガラス基板とは結晶化ガラスであることを特徴とする半導体装置の作製方法。 6. The method of claim 4 or claim 5, the method for manufacturing a semiconductor device, wherein said glass substrate is a crystallized glass.
JP33767097A 1997-11-22 1997-11-22 Semiconductor device and its forming method Withdrawn JPH11163363A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33767097A JPH11163363A (en) 1997-11-22 1997-11-22 Semiconductor device and its forming method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33767097A JPH11163363A (en) 1997-11-22 1997-11-22 Semiconductor device and its forming method

Publications (1)

Publication Number Publication Date
JPH11163363A true true JPH11163363A (en) 1999-06-18

Family

ID=18310860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33767097A Withdrawn JPH11163363A (en) 1997-11-22 1997-11-22 Semiconductor device and its forming method

Country Status (1)

Country Link
JP (1) JPH11163363A (en)

Cited By (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087606A (en) * 2002-08-23 2004-03-18 Sharp Corp Soi substrate, display device using the same and manufacturing method of soi substrate
JP2004165600A (en) * 2002-09-25 2004-06-10 Sharp Corp Single-crystal silicon substrate, semiconductor device and manufacturing method therefor
JP2004179630A (en) * 2002-10-07 2004-06-24 Commissariat A L'energie Atomique Method of producing substrate by transferring donor wafer containing different species and associated donor wafer
JP2005150297A (en) * 2003-11-13 2005-06-09 Seiko Epson Corp Method of manufacturing substrate for electrooptic device, electrooptic device, substrate therefor and electronic apparatus
JP2005252244A (en) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd Method of manufacturing semiconductor substrate
US6953754B2 (en) 2001-06-04 2005-10-11 Sony Corporation Functional device and method of manufacturing the same
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
WO2006023594A3 (en) * 2004-08-18 2007-05-10 Bruce G Aitken High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP2008042218A (en) * 2001-06-07 2008-02-21 Ind Technol Res Inst Manufacturing method of thin film transistor panel
JP2008510315A (en) * 2004-08-18 2008-04-03 コーニング インコーポレイテッド How to create the strained semiconductor structure and insulators on strained semiconductor-insulator structures
JP2008113034A (en) * 2008-01-25 2008-05-15 Sharp Corp Soi substrate, display unit, and method of manufacturing soi substrate
EP1981083A2 (en) 2007-04-12 2008-10-15 Shin-Etsu Chemical Company, Ltd. Method for manufacturing an SOI substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
EP1983566A2 (en) 2007-04-20 2008-10-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
EP1993128A2 (en) 2007-05-17 2008-11-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
EP1998369A2 (en) 2007-06-01 2008-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and manufacturing method of semiconductor device
JP2008294417A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate, and manufacturing method of semiconductor device
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
WO2008149699A1 (en) * 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
JP2008306166A (en) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate for manufacturing semiconductor device and method of manufacturing semiconductor device
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2008311621A (en) * 2007-05-11 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of soi substrate and manufacturing method of semiconductor device
EP2009687A2 (en) 2007-06-29 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
EP2009694A2 (en) 2007-06-29 2008-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP2009004736A (en) * 2007-03-16 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device, semiconductor display device, and manufacturing method of semiconductor display device
JP2009003434A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2009033124A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device and electronic device
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
EP2048705A2 (en) 2007-10-10 2009-04-15 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of SOI substrate
JP2009088498A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Methods of manufacturing soi substrate and semiconductor device
JP2009094494A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2009094495A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
EP2068366A2 (en) 2007-12-03 2009-06-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
JP2009135468A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
JP2009200526A (en) * 2009-05-29 2009-09-03 Sharp Corp Soi substrate, and display device using the same
JP2009212505A (en) * 2008-02-06 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009212502A (en) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009218534A (en) * 2008-03-13 2009-09-24 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the semiconductor device
US7601601B2 (en) 2007-05-11 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009283749A (en) * 2008-05-23 2009-12-03 Semiconductor Energy Lab Co Ltd Semiconductor device, and method for manufacturing semiconductor device
JP2010016356A (en) * 2008-06-04 2010-01-21 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate
JP2010050446A (en) * 2008-07-22 2010-03-04 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2010050444A (en) * 2008-07-22 2010-03-04 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US7678668B2 (en) 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
JP2010087067A (en) * 2008-09-30 2010-04-15 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
US7750345B2 (en) 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7776722B2 (en) 2007-05-18 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate, thin film transistor and semiconductor device
US7781306B2 (en) 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
US7781308B2 (en) 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7790563B2 (en) 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US7816234B2 (en) 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7820524B2 (en) 2007-05-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7829431B2 (en) 2007-07-13 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a SOI with plurality of single crystal substrates
US7851332B2 (en) 2007-10-10 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7858431B2 (en) 2007-11-30 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing photoelectric conversion device
US7867873B2 (en) 2007-06-26 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor substrate using a damaged region
US7875881B2 (en) 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
US7875532B2 (en) 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7888242B2 (en) 2007-10-29 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
US7892934B2 (en) 2005-12-20 2011-02-22 Shin-Etsu Chemical Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US7910465B2 (en) 2008-01-24 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7943414B2 (en) 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7951656B2 (en) 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7960262B2 (en) 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US7964423B2 (en) 2007-06-14 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
US7985604B2 (en) 2007-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing photoelectric conversion device
US7994022B2 (en) 2007-10-19 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and semiconductor device and manufacturing method of the same
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8008169B2 (en) 2007-12-28 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8030169B2 (en) 2008-07-08 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8044905B2 (en) 2007-12-03 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
US8048773B2 (en) 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8048728B2 (en) 2007-04-13 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
US8053332B2 (en) 2009-01-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8067793B2 (en) 2007-09-27 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8101466B2 (en) 2007-03-26 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US8110478B2 (en) 2007-10-23 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, display panel, and display device
US8193071B2 (en) 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8236630B2 (en) 2007-08-31 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, semiconductor device, and electronic device
US8263476B2 (en) 2007-07-23 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8283238B2 (en) 2007-06-28 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Layer transfer process for semiconductor device
US8314009B2 (en) 2007-09-14 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US8324086B2 (en) 2008-01-16 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor substrate by laser irradiation
US8338218B2 (en) 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
US8343847B2 (en) 2008-10-10 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI semiconductor device
US8383491B2 (en) 2008-09-29 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US8394703B2 (en) 2008-12-15 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8470648B2 (en) 2007-08-24 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2013128136A (en) * 2013-02-12 2013-06-27 Semiconductor Energy Lab Co Ltd Semiconductor device
US8476147B2 (en) 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8518797B2 (en) 2007-09-21 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method of making an SOI substrate by using a separation layer with regions of non-uniform concentration
US8530336B2 (en) 2010-11-12 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US8530333B2 (en) 2009-03-12 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8598013B2 (en) 2007-10-10 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8653568B2 (en) 2007-11-19 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate with stripes of different crystal plane directions and semiconductor device including the same
US8772128B2 (en) 2007-10-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8815657B2 (en) 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device

Cited By (184)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070604B2 (en) 1998-09-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a semiconductor device
US6953754B2 (en) 2001-06-04 2005-10-11 Sony Corporation Functional device and method of manufacturing the same
JP2008042218A (en) * 2001-06-07 2008-02-21 Ind Technol Res Inst Manufacturing method of thin film transistor panel
US7119365B2 (en) 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7619250B2 (en) 2002-03-26 2009-11-17 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US7884367B2 (en) 2002-03-26 2011-02-08 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2004087606A (en) * 2002-08-23 2004-03-18 Sharp Corp Soi substrate, display device using the same and manufacturing method of soi substrate
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2004165600A (en) * 2002-09-25 2004-06-10 Sharp Corp Single-crystal silicon substrate, semiconductor device and manufacturing method therefor
JP2004179630A (en) * 2002-10-07 2004-06-24 Commissariat A L'energie Atomique Method of producing substrate by transferring donor wafer containing different species and associated donor wafer
JP2005150297A (en) * 2003-11-13 2005-06-09 Seiko Epson Corp Method of manufacturing substrate for electrooptic device, electrooptic device, substrate therefor and electronic apparatus
JP2005252244A (en) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd Method of manufacturing semiconductor substrate
JP2008511137A (en) * 2004-08-18 2008-04-10 コーニング インコーポレイテッド High strain Glass / Glass - semiconductor-on-insulator structure having a ceramic
KR101140450B1 (en) * 2004-08-18 2012-04-30 코닝 인코포레이티드 Strained semiconductor-on-insulator structure and methods for making strained semiconductor-on-insulator structures
WO2006023594A3 (en) * 2004-08-18 2007-05-10 Bruce G Aitken High strain glass/glass-ceramic containing semiconductor-on-insulator structures
US7473969B2 (en) * 2004-08-18 2009-01-06 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP2008510315A (en) * 2004-08-18 2008-04-03 コーニング インコーポレイテッド How to create the strained semiconductor structure and insulators on strained semiconductor-insulator structures
US7892934B2 (en) 2005-12-20 2011-02-22 Shin-Etsu Chemical Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
JP2009004736A (en) * 2007-03-16 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device, semiconductor display device, and manufacturing method of semiconductor display device
US8222117B2 (en) 2007-03-26 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
US8101466B2 (en) 2007-03-26 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
US9111997B2 (en) 2007-03-26 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and method for manufacturing SOI substrate
JP2008270772A (en) * 2007-03-26 2008-11-06 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof
US8187917B2 (en) 2007-04-03 2012-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing memory device
US7875881B2 (en) 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
EP1981083A2 (en) 2007-04-12 2008-10-15 Shin-Etsu Chemical Company, Ltd. Method for manufacturing an SOI substrate
US7691724B2 (en) 2007-04-12 2010-04-06 Shin-Etsu Chemical Co., Ltd. Method for manufacturing SOI substrate
US8048728B2 (en) 2007-04-13 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
US8748243B2 (en) 2007-04-13 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
EP1983566A2 (en) 2007-04-20 2008-10-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US7897476B2 (en) 2007-04-20 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
US8193068B2 (en) 2007-04-20 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
KR101436115B1 (en) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US8847314B2 (en) 2007-04-27 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method of the same, and semiconductor device
US7829433B2 (en) 2007-04-27 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method of the same, and semiconductor device
JP2008294417A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate, and manufacturing method of semiconductor device
JP2008294425A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method thereof, and semiconductor device
US7635617B2 (en) 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2008306166A (en) * 2007-05-10 2008-12-18 Semiconductor Energy Lab Co Ltd Method of manufacturing substrate for manufacturing semiconductor device and method of manufacturing semiconductor device
US7902041B2 (en) 2007-05-11 2011-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8629433B2 (en) 2007-05-11 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2008311621A (en) * 2007-05-11 2008-12-25 Semiconductor Energy Lab Co Ltd Manufacturing method of soi substrate and manufacturing method of semiconductor device
US7601601B2 (en) 2007-05-11 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7825007B2 (en) 2007-05-11 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method of joining a plurality of SOI substrates on a glass substrate by a heat treatment
US7666757B2 (en) 2007-05-17 2010-02-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8030174B2 (en) 2007-05-17 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
EP1993128A2 (en) 2007-05-17 2008-11-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
US20110315900A1 (en) * 2007-05-17 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2009003434A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US7776722B2 (en) 2007-05-18 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate, thin film transistor and semiconductor device
US7960262B2 (en) 2007-05-18 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device by applying laser beam to single-crystal semiconductor layer and non-single-crystal semiconductor layer through cap film
US8471272B2 (en) 2007-05-18 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display portion
US8895407B2 (en) 2007-05-18 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7820524B2 (en) 2007-05-18 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7750345B2 (en) 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8592908B2 (en) 2007-06-01 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and manufacturing method of semiconductor device
US7745268B2 (en) 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
WO2008149699A1 (en) * 2007-06-01 2008-12-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
EP1998369A2 (en) 2007-06-01 2008-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and manufacturing method of semiconductor device
US7863155B2 (en) 2007-06-01 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and semiconductor device
US7989273B2 (en) 2007-06-01 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and manufacturing method of semiconductor device
US8053333B2 (en) 2007-06-01 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8759842B2 (en) 2007-06-14 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7964423B2 (en) 2007-06-14 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8390067B2 (en) 2007-06-15 2013-03-05 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US7875532B2 (en) 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
KR101478813B1 (en) * 2007-06-20 2015-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing semiconductor device
US7781306B2 (en) 2007-06-20 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
US8551828B2 (en) 2007-06-20 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8912624B2 (en) 2007-06-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same
US8093135B2 (en) 2007-06-20 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2008156040A1 (en) * 2007-06-20 2008-12-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8273611B2 (en) 2007-06-22 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP2009033124A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device and electronic device
US7763502B2 (en) 2007-06-22 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Semiconductor substrate, method for manufacturing semiconductor substrate, semiconductor device, and electronic device
US7867873B2 (en) 2007-06-26 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor substrate using a damaged region
US7795111B2 (en) 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8283238B2 (en) 2007-06-28 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Layer transfer process for semiconductor device
EP2009687A2 (en) 2007-06-29 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7727846B2 (en) 2007-06-29 2010-06-01 Semiconductor Energy Laboratory Co., Ltd Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
US8361873B2 (en) 2007-06-29 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an SOI substrate and method of manufacturing a semiconductor device
US7915684B2 (en) 2007-06-29 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8324077B2 (en) 2007-06-29 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2009694A2 (en) 2007-06-29 2008-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US7678668B2 (en) 2007-07-04 2010-03-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US7790563B2 (en) 2007-07-13 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device and method for manufacturing semiconductor device
US7829431B2 (en) 2007-07-13 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a SOI with plurality of single crystal substrates
US8263476B2 (en) 2007-07-23 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7994023B2 (en) 2007-08-10 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US8470648B2 (en) 2007-08-24 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8236630B2 (en) 2007-08-31 2012-08-07 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, semiconductor device, and electronic device
US8399337B2 (en) 2007-09-14 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US7951689B2 (en) 2007-09-14 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US8314009B2 (en) 2007-09-14 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009088498A (en) * 2007-09-14 2009-04-23 Semiconductor Energy Lab Co Ltd Methods of manufacturing soi substrate and semiconductor device
US8232598B2 (en) 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8518797B2 (en) 2007-09-21 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Method of making an SOI substrate by using a separation layer with regions of non-uniform concentration
US7982250B2 (en) 2007-09-21 2011-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009094495A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Semiconductor device
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009094494A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Semiconductor device
US8581309B2 (en) 2007-09-21 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101510652B1 (en) * 2007-09-21 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 semiconductor device
US8067793B2 (en) 2007-09-27 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric
US8765535B2 (en) 2007-09-27 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a capacitor having a yttrium oxide layer
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US8828844B2 (en) 2007-10-10 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8101501B2 (en) 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7851332B2 (en) 2007-10-10 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8598013B2 (en) 2007-10-10 2013-12-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8314012B2 (en) 2007-10-10 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
US8772128B2 (en) 2007-10-10 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7799658B2 (en) 2007-10-10 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
EP2048705A2 (en) 2007-10-10 2009-04-15 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of SOI substrate
US7994022B2 (en) 2007-10-19 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and semiconductor device and manufacturing method of the same
US8227866B2 (en) 2007-10-19 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and semiconductor device and manufacturing method of the same
US8110478B2 (en) 2007-10-23 2012-02-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, display panel, and display device
US7888242B2 (en) 2007-10-29 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Formation method of single crystal semiconductor layer, formation method of crystalline semiconductor layer, formation method of polycrystalline layer, and method for manufacturing semiconductor device
JP2009135468A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US8481393B2 (en) 2007-11-01 2013-07-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7851318B2 (en) 2007-11-01 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate and method for manufacturing the same, and method for manufacturing semiconductor device
US7816234B2 (en) 2007-11-05 2010-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8653568B2 (en) 2007-11-19 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor substrate with stripes of different crystal plane directions and semiconductor device including the same
US7858431B2 (en) 2007-11-30 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing photoelectric conversion device
US8507313B2 (en) 2007-11-30 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing photoelectric conversion device
US8143087B2 (en) 2007-11-30 2012-03-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing photoelectric conversion device
US7985604B2 (en) 2007-11-30 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing photoelectric conversion device
JP2017097354A (en) * 2007-12-03 2017-06-01 株式会社半導体エネルギー研究所 Display device
US8044905B2 (en) 2007-12-03 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
US9423657B2 (en) 2007-12-03 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
US9147368B2 (en) 2007-12-03 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
EP2068366A2 (en) 2007-12-03 2009-06-10 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US7781308B2 (en) 2007-12-03 2010-08-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8304832B2 (en) 2007-12-03 2012-11-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8687161B2 (en) 2007-12-03 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. TFT arrangement for display device
US8008169B2 (en) 2007-12-28 2011-08-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing photoelectric conversion device
US8653426B2 (en) 2008-01-16 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method for manufacturing SOI substrate using the heat treatment apparatus
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
US8324086B2 (en) 2008-01-16 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor substrate by laser irradiation
US7910465B2 (en) 2008-01-24 2011-03-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate
US8492248B2 (en) 2008-01-24 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate
JP2008113034A (en) * 2008-01-25 2008-05-15 Sharp Corp Soi substrate, display unit, and method of manufacturing soi substrate
JP2009212502A (en) * 2008-02-04 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009212505A (en) * 2008-02-06 2009-09-17 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US7939426B2 (en) 2008-02-06 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US7767547B2 (en) 2008-02-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
US8193071B2 (en) 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009218534A (en) * 2008-03-13 2009-09-24 Semiconductor Energy Lab Co Ltd Semiconductor device and method of manufacturing the semiconductor device
US8383487B2 (en) 2008-03-18 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8003483B2 (en) 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8441021B2 (en) 2008-03-28 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8278713B2 (en) 2008-03-28 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8288215B2 (en) 2008-04-18 2012-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2009283749A (en) * 2008-05-23 2009-12-03 Semiconductor Energy Lab Co Ltd Semiconductor device, and method for manufacturing semiconductor device
JP2010016356A (en) * 2008-06-04 2010-01-21 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate
US8173496B2 (en) 2008-06-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7951656B2 (en) 2008-06-06 2011-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8338218B2 (en) 2008-06-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device module and manufacturing method of the photoelectric conversion device module
US8633542B2 (en) 2008-07-08 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8884371B2 (en) 2008-07-08 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8030169B2 (en) 2008-07-08 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
JP2010050446A (en) * 2008-07-22 2010-03-04 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2010050444A (en) * 2008-07-22 2010-03-04 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US7943414B2 (en) 2008-08-01 2011-05-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9076839B2 (en) 2008-08-01 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8815657B2 (en) 2008-09-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8383491B2 (en) 2008-09-29 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP2010087067A (en) * 2008-09-30 2010-04-15 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US8343847B2 (en) 2008-10-10 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI semiconductor device
US8394703B2 (en) 2008-12-15 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
US8338270B2 (en) 2009-01-21 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8053332B2 (en) 2009-01-21 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8530333B2 (en) 2009-03-12 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8048773B2 (en) 2009-03-24 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2009200526A (en) * 2009-05-29 2009-09-03 Sharp Corp Soi substrate, and display device using the same
US8476147B2 (en) 2010-02-03 2013-07-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate and manufacturing method thereof
US8530336B2 (en) 2010-11-12 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP2013128136A (en) * 2013-02-12 2013-06-27 Semiconductor Energy Lab Co Ltd Semiconductor device

Similar Documents

Publication Publication Date Title
US5530266A (en) Liquid crystal image display unit and method for fabricating semiconductor optical member
US6803264B2 (en) Method of fabricating a semiconductor device
US5786242A (en) Method of manufacturing SOI semiconductor integrated circuit
US8367440B2 (en) Semiconductor device and peeling off method and method of manufacturing semiconductor device
US6759677B1 (en) Semiconductor device and method for manufacturing same
US6954236B1 (en) Silicon-on-sapphire display with wireless interconnections and method of fabricating same
US6380046B1 (en) Method of manufacturing a semiconductor device
US5281840A (en) High mobility integrated drivers for active matrix displays
US7411211B1 (en) Contact structure and semiconductor device
US6115094A (en) Reflection type display device and electronic device
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
US5110748A (en) Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US20010012677A1 (en) Semiconductor element forming process having a step of separating film structure from substrate
US6875633B2 (en) Process for production of SOI substrate and process for production of semiconductor device
US7274413B1 (en) Flexible video display apparatus and method
JP2004134675A (en) Soi substrate, manufacturing method thereof and display device
JP2004214281A (en) Semiconductor device, method of manufacturing the same, peeling method, and transfer method
JP2004087606A (en) Soi substrate, display device using the same and manufacturing method of soi substrate
US5308779A (en) Method of making high mobility integrated drivers for active matrix displays
US7619250B2 (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2002031818A (en) Method for manufacturing semiconductor device
JP2003174153A (en) Peeling method, semiconductor device, and manufacturing method therefor
JP2002014337A (en) Semiconductor device and method for manufacturing the same
JPH11191628A (en) Manufacture of semiconductor device
WO2005106934A1 (en) Flexible electro-optical apparatus and method for manufacturing the same

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041026

A977 Report on retrieval

Effective date: 20070110

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Effective date: 20070709

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20080603

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080729

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080729

A02 Decision of refusal

Effective date: 20080930

Free format text: JAPANESE INTERMEDIATE CODE: A02

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110606