JP2004134675A - Soi substrate, manufacturing method thereof and display device - Google Patents

Soi substrate, manufacturing method thereof and display device Download PDF

Info

Publication number
JP2004134675A
JP2004134675A JP2002299577A JP2002299577A JP2004134675A JP 2004134675 A JP2004134675 A JP 2004134675A JP 2002299577 A JP2002299577 A JP 2002299577A JP 2002299577 A JP2002299577 A JP 2002299577A JP 2004134675 A JP2004134675 A JP 2004134675A
Authority
JP
Japan
Prior art keywords
substrate
crystal silicon
coating film
single crystal
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002299577A
Other languages
Japanese (ja)
Inventor
Takashi Itoga
糸賀 隆志
▲高▼藤 裕
Yutaka Takato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002299577A priority Critical patent/JP2004134675A/en
Priority to US10/668,186 priority patent/US7508034B2/en
Priority to KR1020030066670A priority patent/KR100693881B1/en
Priority to CN200910207679A priority patent/CN101694847A/en
Priority to CNB03159798XA priority patent/CN100573824C/en
Priority to TW092126486A priority patent/TWI260746B/en
Priority to FR0311250A priority patent/FR2844394B1/en
Publication of JP2004134675A publication Critical patent/JP2004134675A/en
Priority to KR1020050125315A priority patent/KR100641209B1/en
Priority to US12/240,428 priority patent/US20090095956A1/en
Priority to US13/250,220 priority patent/US20120012972A1/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent an adhered monocrystal silicon membrane from peeling off by improving the adhesion between a coating film on a substrate and the monocrystal silicon membrane to be coated. <P>SOLUTION: In an SOI substrate 1, an oxidized silicon film 3 on a light transmissive substrate 2 and an oxidized silicon film 4 formed over a monocrystal silicon membrane 5 are bonded. In ruggedness on a surface of the oxidized silicon film 3, a tangent of an angle formed with a surface of the light transmissive substrate 2 is ≤0.06. Besides, a contact angle of each of the oxidized silicon film 3 and the oxidized silicon film 4 with water is ≤10°. Further, an adhesive strength of the monocrystal silicon membrane 5 to the light transmissive substrate 2 is ≥0.6N/m, such that the adhered monocrystal silicon membrane 5 does not peel off. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、SOI(Silicon on Insulator)基板、表示装置およびSOI基板の製造方法に関するものであり、より詳細には、例えば水素イオンを注入した単結晶シリコン片を基板に貼り合せ、水素イオンの打込み層にて分割させて得られる単結晶シリコン薄膜を備えているSOI基板、それを用いる表示装置およびSOI基板の製造方法に関するものである。
【0002】
【従来の技術】
薄膜トランジスタ(Thin Film Transistor:TFT)技術とは、例えばガラス基板などの光透過性非晶質材料の上に、シリコン膜などの半導体膜を形成して、トランジスタに加工する技術である。このTFT技術は、液晶ディスプレイを用いたパーソナル情報端末の普及とともに発展してきた。
【0003】
このTFT技術においては、例えば基板上の非晶質シリコン膜をレーザなどの熱で溶融し、ポリシリコン(多結晶)膜とする。このポリシリコン膜または非晶質シリコン膜を加工して、スイッチング素子としてのMOS型TFTを形成する。このように、シリコン膜から形成したデバイス(MOS型TFT)を用いて、液晶表示パネルや有機ELパネルなどの表示パネルを作製する。そして、MOS型TFTによって、表示パネルの絵素をアクティブマトリクス駆動する。
【0004】
このような構成は、TFT−液晶ディスプレイ(LCD:Liquid Crystal Display)装置、TFT−有機エレクトロ・ルミネッセンス(OLED:Organic Light Emitting Diode)表示装置などに用いられている。
【0005】
ここで、スイッチング素子のアクティブマトリクス駆動においては、さらに高性能なシリコンのデバイスが求められるとともに、周辺ドライバ、タイミングコントローラ等のシステム集積化が求められている。
【0006】
しかしながら、従来用いられている非晶質シリコン膜、多結晶シリコン膜では、目標とする性能を得ることができない。
【0007】
これは、多結晶シリコン膜などにおいては、結晶性の不完全性に起因するギャップ内の局在準位や、結晶粒界付近の欠陥ギャップ内における局在準位が存在するためである。すなわち、このような局在準位が存在すると、移動度が低下してしまう。また、サブスレッショルド係数(S係数)の増大によって、トランジスタの性能が不十分となり、高性能なシリコンのデバイスを形成できない。
【0008】
また、シリコン膜の結晶性が不完全であれば、シリコン−ゲート絶縁膜界面に固定電荷が形成されやすい。このため、薄膜トランジスタの閾値電圧制御が困難となる。また、所望の値の閾値電圧を得ることができない。
【0009】
また、例えばTFT−液晶ディスプレイにおいては、レーザ光による加熱などによって非晶質シリコン膜から多結晶シリコン膜を得る。ここで、レーザ照射エネルギーはある程度の揺らぎを生ずるので、得られる多結晶シリコン膜の粒径が一定ではなくなってしまう。したがって、移動度や閾値電圧に大きなばらつきが生じてしまう。
【0010】
また、プラズマCVD(Chemical Vapor Deposition)法などを用いて成膜した非晶質シリコン膜を、レーザ光によって加熱させた後に結晶化させる場合には、シリコン膜周辺が加熱によって瞬間的にシリコンの融点近くの温度まで上昇する。このため、基板として無アルカリ高歪点ガラスを用いている場合には、ガラスからアルカリ金属などがシリコンに拡散してしまう。これによって、得られるトランジスタ特性が下がってしまうという問題がある。
【0011】
これに対して、多結晶シリコンの結晶性の均一化、高性能化を求める研究とは別に、単結晶シリコンを用いたデバイスについての研究がなされている。
【0012】
このような単結晶シリコンを用いたデバイスの一例としては、SOI基板がある。ここで、SOIとは、Silicon on Insulatorを意味する。SOI基板のためのSOI技術とは、主として非晶質基板の上に単結晶半導体薄膜を形成する技術を意味する。このSOI技術という用語は、多結晶シリコン膜を形成する場合にはあまり用いられない。SOI技術は、1980年頃から盛んに研究されている分野である。
【0013】
SOI基板の一例としては、SIMOX(Silicon Implanted Oxygen)基板がある。このSIMOX基板は現在市販されている。SIMOX基板は、シリコンウエハに酸素を注入して形成される。ここで、比較的重い元素である酸素を所定の深さまで注入するため、注入時の加速電圧によってシリコンウエハの結晶が大きくダメージを受けてしまう。したがって、SIMOX基板では、基板上に得られる単結晶の性質が十分なものとならないという問題がある。また、二酸化珪素膜の層のストイキオメトリーからのずれによる絶縁性が不完全である。また、酸素注入が大量に必要なことから、イオン注入のコストが大きくなってしまうという問題がある。
【0014】
これに対して、例えば日本国の公開特許公報「特開平5−211128号公報(公開日:1993年8月20日)」に記載された薄い半導体材料フィルムの製造方法においては、単結晶シリコン片を酸化珪素膜で覆ったシリコンベース基板上に貼り合わせて、これを薄膜化する技術が開示されている。
【0015】
この技術によると、単結晶シリコンベース基板上に酸化膜を形成し、その上に単結晶シリコン薄膜を形成することができる。
【0016】
また、日本国の公開特許公報「特開2000−30996号公報(公開日:2000年1月28日)」には、SOIウエーハの製造方法及びSOIウエーハに関して、シリコンウエハ上の酸化膜厚における、膜厚ばらつきの標準偏差が示されている。
【0017】
また、日本国の公開特許公報「特開平6−268183号公報(公開日:1994年9月22日)」に記載された半導体装置の製造方法においては、半導体装置を形成して薄層化した基板を他の支持基板に転写する方法が示されている。
【0018】
この方法においては、半導体層の一方の面に半導体素子を形成した後、薄層化した半導体層と支持基板とを常温陽極接合により接着する。
【0019】
【特許文献1】
特開平5−211128号公報
【0020】
【特許文献2】
特開2000−30996号公報
【0021】
【特許文献3】
特開平6−268183号公報
【0022】
【発明が解決しようとする課題】
しかしながら、上述の構成においては、基板上の酸化珪素膜におけるマイクロラフネスから生じた凹凸が、接着力を弱くする要因となって、膜剥がれなどを引き起こすという問題を生ずる。
【0023】
すなわち、特開平5−211128号公報の構成によれば、シリコンベース基板上の酸化膜を厚くすると、膜厚ばらつきが大きくなってしまう。これによって、表面凹凸が顕著になり、接合時の接着性やSOI基板の特性に影響を及ぼすという問題がある。
【0024】
なお、上記特開2000−30996号公報には、膜厚ばらつきの標準偏差が大きくなった時の単結晶シリコン薄膜の膜厚均一性について記載がある。しかしながら、接着時に空隙が発生することや、分離・剥離時にシリコン薄膜に膜剥がれを生じるといった問題には触れられていない。
【0025】
また、特開平6−268183号公報には、薄層化した半導体層と支持基板との凹凸、平坦性については記載されていない。
【0026】
このように、光透過性基板上にコーティングした酸化珪素膜のマイクロラフネスから生じた凹凸は、接着力を弱くする要因となる。これによって、分離・剥離を生じて、シリコン膜を基板上に形成した後の膜剥がれなどを引き起こすなどの良品率低下を招く。
【0027】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、接着力を向上させたSOI基板、表示装置およびSOI基板の製造方法を提供することにある。
【0028】
【課題を解決するための手段】
本発明に係るSOI基板は、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が水素イオンの注入層にて分断されて単結晶シリコン薄膜となっているSOI基板において、上記基板が光透過性基板であり、上記分断が熱処理によって行われたことを特徴としている。
【0029】
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
【0030】
また、上記基板が光透過性基板なので、表示装置のアクティブマトリクス基板に用いることができる。
【0031】
また、質量が酸素イオンよりはるかに軽い水素イオンを打ち込むので、単結晶シリコン片の全面の結晶質を、打ち込む前とあまり変わらないように保ち、酸素イオン打ち込みによるシリコンの結晶質低下の問題を解決できる。
【0032】
また、熱処理によって、単結晶シリコン薄膜の結晶質を、水素イオン打ち込み前と同等な水準に戻すことがきる。この熱処理は例えば600℃程度の温度にて行う。この場合には、接合部の接着性を悪化させることがない。
【0033】
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部は、上記コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、上記基板表面とのなす角度の正接が0.06以下である表面を有する上記コーティング膜を接合したものであることを特徴としている。
【0034】
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
【0035】
ここで、正接とはタンジェントを意味し、特にタンジェントの絶対値を意味することとする。したがって、上記構成は、タンジェントの絶対値が0以上0.06以下の値であることに相当する。上記コーティング膜は、表面に凹凸を有しており、この凹凸のうちの傾斜が最大の面と基板表面とのなす角度の正接が0.06以下となっている。より詳細には、例えば、コーティング膜表面の1〜5μm角の範囲で測定した高さが5nm以下の凹凸について、最大傾斜面が基板表面となす角度の正接が約0.06以下であればよい。
【0036】
このように凹凸が小さい場合には、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力を強めることができる。
【0037】
また、この正接は0.04以下の値であればさらに望ましい。この場合には、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力をさらに強めることができる。
【0038】
これによって、光透過性基板表面のマイクロラフネスのために、光透過性基板と単結晶シリコン片との接合性が阻害されるという問題を解決できる。
【0039】
なお、SOI基板における、基板と単結晶シリコン片とを接合するためのコーティング膜の表面状態は、例えば基板と単結晶シリコン片とを分離して得られる表面凹凸について、AFM法を用いて評価することができる。
【0040】
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記コーティング膜の表面と上記被覆膜の表面とは、それぞれ水との接触角が10°以下であることを特徴としている。
【0041】
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
【0042】
ここで、上記コーティング膜は、例えば上記基板をコーティングした酸化珪素膜である。また、上記被覆膜は、例えば上記単結晶シリコン片を酸化して形成した酸化珪素膜である。また、この水は、純水であってもよいし、蒸留水であってもよい。また、接触角は、そもそも0°(完全ぬれの場合)よりも大きな値をとるので、上記の構成は接触角が0°以上10°以下であることに相当する。
【0043】
コーティング膜と被覆膜とは、水との接触角が10°以下であり、水に対するぬれ性が良好である。このように、水のぬれ性が良好な表面は、互いに良好な接合性を有している。このため、例えばコーティング膜と被覆膜とを接合した後に、熱処理によって単結晶シリコン片を剥離・分離しても、基板に接着されている単結晶シリコン薄膜の膜剥がれを生ずることがない。したがって、優れた品質を有するSOI基板を提供できる。
【0044】
より詳細には、コーティング膜と被覆膜とを接合させる際には、例えば接着剤なしで接合する。このような場合には、それぞれの膜の表面状態、表面の清浄度、表面の活性度が重要となる。接着剤なしでの接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。そして、貼り合せる表面同士が、これらの寄与のバランスにおいて似通っている場合には、接着しやすくなる。上述の構成によれば、水に対するぬれ性が良好な表面同士を接着するので、上述の寄与バランスが似ていることになり、接着性を高めることができる。
【0045】
前述では、それぞれの膜の水に対する接触角のみを示したが、その他に、エチレングリコールやヨウ化メチレン液に対する接触角を測定しても良い。
【0046】
なお、コーティング膜と被覆膜とは、例えば、アンモニア水と過酸化水素水とを純水で希釈した洗浄液で洗浄することができる。このように洗浄すれば、コーティング膜と被覆膜との接合前に表面の粒子を除去して、確実に清浄な表面を得ることができる。これによって、表面における水との接触角を、より確実に10°以下に抑えることができる。
【0047】
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜であることを特徴としている。
【0048】
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
【0049】
ここで、TEOSガスとは、Tetra Ethyl Ortho Silicateガスを意味する。
【0050】
このように、TEOSガスと酸素ガスとを用いたプラズマ化学気相成長法によって成膜すれば、得られるコーティング膜を、被覆膜と接合しやすいものにできる。一方、例えばスパッタ法によってコーティング膜を成膜した場合には、被覆膜と接合しにくいものとなってしまう。
【0051】
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部は、酸化珪素からなる、5nmないし300nmの厚みの上記コーティング膜を接合したものであることを特徴としている。
【0052】
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
【0053】
上記コーティング膜は、5nmないし300nmの厚みの酸化珪素膜である。このコーティング膜を接合して接合部が形成される。この構成によれば、酸化珪素膜の膜厚が厚いので、光透過性基板表面の固定電荷の影響を受けにくくなり、SOI基板の単結晶シリコン薄膜に形成するトランジスタの特性を向上できる。より詳細には、シリコン−ゲート絶縁膜界面に固定電荷が形成されたとしても、単結晶シリコン薄膜に固定電荷の影響を生じさせないので、適切な薄膜トランジスタの閾値電圧制御を行うことができ、また所望の値の閾値電圧を得ることができる。
【0054】
また、上記コーティング膜の厚みは、40nmないし300nmであれば、さらに望ましい。この厚みであれば、光透過性基板表面の固定電荷の影響を確実に抑えて、確実にトランジスタ特性を向上できる。
【0055】
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部の接着力が0.6N/m以上であることを特徴としている。
【0056】
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を分断・剥離させて単結晶シリコン薄膜を得る。これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。
【0057】
ここで、接着力とは、物体から薄層を表面牽引力に逆らって剥ぎ取る際に必要な単位長さ当たりの力である。
【0058】
このように、接着力を高めれば、接着剥がれを防止できる。ここで、例えば従来の構成によれば、上記接合部の接着力は0.2N/m程度の値となっていた。しかしながら、本発明の構成によれば、接着力が0.6N/m以上であり、接着剥がれを防止できる。
【0059】
なお、ここでの接着力の評価は、接合の後で、熱処理などによる接着力の強化の前に行うものである。すなわち、例えばこの後にさらに熱処理を行うことによって、接着力を数桁程度向上できる。
【0060】
本発明に係る表示装置は、上記課題を解決するために、半導体素子構造が形成された、上述のいずれかのSOI基板を備えていることを特徴としている。
【0061】
上記SOI基板は、基板が光透過性基板であるので、この基板に半導体素子構造を形成すれば、例えば表示パネルに用いるアクティブマトリクス基板として好適に用いることができる。
【0062】
また、上記SOI基板を用いて、ばらつきがなく、均一で高性能なトランジスタを得ることができるので、これを用いて高性能な表示装置を提供できる。
【0063】
このように、単結晶シリコンを用いてトランジスタ特性の均一化、安定化、高性能化を図ることができ、例えば高性能のMOS型電界効果トランジスタデバイスを製造できる。したがって、これを用いて高性能のTFT−LCD表示装置、TFT−OLEDL表示装置や集積回路を製造できる。
【0064】
なお、上記半導体素子構造とは、例えばディスプレイ用スイッチング素子としての構造を意味する。また、例えばSOI基板に半導体素子構造を形成して、データ処理ドライバを作製してもよい。
【0065】
また、上記表示装置は、例えば、表面に酸化珪素膜をコーティングした光透過性基板と表面を酸化処理した単結晶シリコン片とを貼り合わせて、熱処理により単結晶シリコン片を所定の面から分離させて作製したSOI基板を用いて製造したディスプレイ用スイッチング素子、データ処理ドライバなどを具備した表示装置である、と表現することもできる。
【0066】
本発明に係る半導体装置の製造方法は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合する接合工程を含んでいるSOI基板の製造方法において、上記接合工程の前に、上記コーティング膜の表面を、上記基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいることを特徴としている。
【0067】
上記SOI基板は、接合工程の後に、単結晶シリコン片が水素イオンの注入層にて分断・剥離されて単結晶シリコン薄膜となって、SOI基板が製造される。
【0068】
ここで、上記製造方法によれば、コーティング膜の表面の凹凸を、基板表面とのなす角度の正接が0.06以下となるように調節した後に、コーティング膜と単結晶シリコン片を被覆した被覆膜とを接合するので、良好な接合性を持たせて、この接合の強度を高めることができる。したがって、接合工程の後に、単結晶シリコン片を分断・剥離して単結晶シリコン薄膜を形成する際に、膜剥がれを生ずることがない。
【0069】
一方、上記正接が0.06以上のものを接合させた場合、接合部の接着力は0.2N/m以下であった。この場合、剥離・分離アニールをした後、一部に膜剥がれが見られた。
【0070】
なお、上記調節工程においては、例えば、基板上のコーティング膜の膜厚を適切に設定すること、および成膜条件を適切に設定することが望ましい。これらの条件を適切に設定すれば、より確実に、コーティング膜と基板表面とのなす角度の正接が0.06以下である状態を実現できる。なお、コーティング膜の膜厚は、比較的抑え気味にすることが好ましく、例えばコーティング膜としての酸化珪素膜を500nmよりも厚く成膜した際には、成膜後に研磨を施すことが望ましい。例えば、酸化珪素膜の膜厚は100nm程度であればよい。
【0071】
また、コーティング膜と基板表面とのなす角度の正接が0.04以下である状態も好ましい。この状態によれば、さらに確実に、膜剥がれを防止できる。
【0072】
また、上記構成において、上記コーティング膜および上記被覆膜を、水との接触角が10°以下となるように設定する工程を含んでいる構成も好ましい。
【0073】
この構成によれば、コーティング膜と被覆膜との接着性を向上させ、接着力を確実に高めて、さらに膜剥がれの生じ難いSOI基板の製造方法を実現できる。
【0074】
また、SOI基板の製造方法は、レーザなどを含む光照射によって、単結晶シリコン片の水素イオン注入領域の温度をシリコンから水素が離脱する温度以上に上昇させて、上記単結晶シリコン片を水素イオン注入面に沿って分割する工程を含むSOI基板の製造方法である、と表現することもできる。
【0075】
上記の構成により、さらに、レーザなどを含む光照射によって、単結晶シリコン片の水素イオン注入領域の温度を上昇させるので、狭い範囲の領域のみを昇温することができ、単結晶シリコンの破壊を抑えることができる。
【0076】
また、SOI基板の製造方法は、概ね850℃以上のピーク温度を含むランプアニールを行い、単結晶シリコン片を水素イオン注入領域に沿って分割する工程を含むSOI基板の製造方法である、と表現することもできる。
【0077】
上記の構成により、さらに、概ね850℃以上のピーク温度を含む瞬間熱アニ−ル(Rapid Thermal Anneal、以下RTAと記す。)であるランプアニールを行い、単結晶シリコン片を水素イオン注入領域に沿って剥離するので、更に接合強度が向上するとともに、剥離界面及び単結晶シリコン薄膜内部における水素イオン注入による損傷を回復させてトランジスタの特性を向上できる。
【0078】
なお、ランプアニールのピーク温度は高いほどトランジスタの特性は向上するが、基板の反りや伸縮が大きくなる。よって、一例として基板サイズが300mm角程度の場合、700℃程度の温度と5分程度の保持時間でアニールする。
【0079】
また、SOI基板の製造方法は、質量が酸素イオンよりはるかに軽い水素イオンを打ち込むことによって、上記単結晶シリコン片の全面の結晶質を打ち込む前とあまり変わらないように保っているSOI基板の製造方法である、と表現することもできる。
【0080】
上記の構成により、剥離後のTFT製造工程中で600℃程度の温度による熱処理を加えることで、単結晶シリコン膜の結晶質を水素イオン打ち込み前と同等な水準に戻すことがきる。したがって、例えば酸素イオンを打ち込む場合のようなシリコンの結晶質低下を生じない。
【0081】
【発明の実施の形態】
本発明の実施の一形態について、図1ないし図4に基づいて説明すれば、以下の通りである。
【0082】
本実施形態のSOI(Silicon on Insulator)基板1は、図1に示すように、光透過性基板(基板)2と単結晶シリコン薄膜5とを貼り合わせてなるものである。
【0083】
より詳細には、光透過性基板2には、酸化珪素膜(コーティング膜)3が積層されている。この光透過性基板2は、例えば光透過性非晶質高歪点無アルカリガラス基板であり、例えばコーニング社のコーニング(登録商標)#1737ガラスのようなアルカリ土類−アルミノ硼珪酸ガラスを用いることができる。また、単結晶シリコン薄膜5には、酸化珪素膜(被覆膜)4が被覆されている。そして、酸化珪素膜3と酸化珪素膜4とを貼り合わせて接合した接合部が形成される。
【0084】
このようなSOI基板1を形成する手順について、図2に基づいて説明する。
【0085】
図2(a)に示す光透過性基板2に対して、酸化珪素膜3を成膜する。これによって図2(b)に示すように、光透過性基板2に酸化珪素膜3が積層された状態となる。なお、このように酸化珪素膜3を設けるのは、光透過性基板2は、そのままではぬれ性(親水性)が不十分であるためである。
【0086】
また、酸化珪素膜3は、約100nm程度の膜厚の膜厚に形成される。この酸化珪素膜3は、例えば40〜300nm程度の膜厚に形成されることが好ましい。成膜の方法は特に限定されない。例えば、プラズマ化学気相成長法(プラズマCVD(Chemical Vapor Deposition)法)によって、真空チャンバー中でTEOS(Tetra Ortho Silicate)ガスと酸素ガスとを混合し、320℃程度の温度でプラズマ放電によって、約100nm程度形成する(TEOS−Oプラズマ法)。
【0087】
また、酸化珪素膜3は、比較的低温(300〜400℃)の熱非平衡下で成膜されるため、シリコンと酸素との組成比が正確に1:2とはならず、例えば1:1.9程度となる。すなわち、本実施形態の酸化珪素膜3は、いわゆる酸化シリコン膜、SiO系絶縁膜である。なお、例えば900℃程度で酸化すると、熱平衡下での反応となり、シリコンと酸素との組成比は1:2となる。
【0088】
このとき、酸化珪素膜3の表面の凹凸は、凹凸の最大傾斜面が基板平面となす角度の正接(タンジェント)が0.06以下となっている。より詳細には、例えば、酸化珪素膜3の表面の1〜5μm角の範囲で測定した高さが5nm以下の凹凸について、最大傾斜面が光透過性基板2表面となす角度の正接が約0.06以下となっている。なお、この表面の凹凸状態については後述する。
【0089】
一方、図1に示す単結晶シリコン薄膜5は、図2(c)に示す単結晶シリコン片6から作成される。
【0090】
単結晶シリコン片6は、表面が熱酸化処理されて、図2(d)に示すように酸化珪素膜4にて被覆される。酸化珪素膜4による酸化膜厚は、約100nmである。この酸化珪素膜4による酸化膜厚は、5nm〜300nmが好ましい。この酸化膜厚が40〜300nmであればさらに好ましい。この酸化珪素膜4は、SiO系絶縁膜である。
【0091】
次に、図2(e)に示すように、矢印にて示す水素イオンを、単結晶シリコン片6の所定の面(水素イオン打ち込み面)に注入する。ここで、図2(e)に示すように、水素イオン注入打込み面(水素イオンの注入層)10は、所定の深さに設定される。
【0092】
次に、図2(f)に示すように、図2(c)に示した光透過性基板2と、図2(e)に示した単結晶シリコン片6とを、それぞれSC1液で洗浄・乾燥後、貼り合わせる。ここで、洗浄・乾燥についてそれぞれ説明する。
【0093】
本実施形態においては、コーティング膜としての酸化珪素膜3がコーティングされた光透過性基板2と、表面を酸化処理して酸化珪素膜4を被覆した単結晶シリコン片6とを、接着剤なしで接合させる。このためには、それぞれの膜の表面状態、表面の清浄度、表面の活性度が極めて重要である。
【0094】
このような、接着剤なしでの接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。ここで、貼り合せる基板表面同士は、上記3つの寄与のバランスについて似通っている場合に、特に接着、接合しやすくなる。
【0095】
そこで、酸化珪素膜3にてコーティングされた光透過性基板2と、表面を酸化処理して酸化珪素膜4を被覆した単結晶シリコン片6とを、まずSC1液にて洗浄する。
【0096】
SC1液は、市販のアンモニア水(NHOH:30%溶液)と過酸化水素水(H:30%溶液)と純水(HO)とを所定の割合で混合して作製する。一例としては、上記の各薬液を、5:12:60の割合で混合する。
【0097】
このようにして作成されたSC1液に、光透過性基板2と単結晶シリコン片6とを10分間浸す。
【0098】
なお、例えばウルトラクリーンULSI技術(大見忠弘著、培風館、p.172)に記載のように、アンモニア水は酸化珪素表面をスライトエッチするため、長時間浸すことは好ましくない。
【0099】
その後、純水を用いた流水によって、10分間洗浄し、洗浄が完了する。この純水は、例えば比抵抗値10MΩcm以上である。その後、スピンドライヤーなどで迅速に乾燥させる。
【0100】
次に、単結晶シリコン片6を分断して単結晶シリコン薄膜5を形成する際には、600℃、30分にわたる電気炉を用いたアニール、またはランプアニールによる熱処理を行う。これによって、図2(g)に示すように、水素イオン注入打込み面10から単結晶シリコン片6aが分離・剥離して、単結晶シリコン薄膜5を備えたSOI基板1が形成される。この場合には、接合部の接着性を悪化させることがない。
【0101】
なお、SOI基板1表面の単結晶シリコン薄膜5は、シリコン膜厚が好ましくは300nmになるように設定する。また、単結晶シリコン薄膜5の基板面の方位が(100)、(110)、または(111)となるように設定する。このようにすれば、鏡面を有する十分に平坦な面を得ることができる。すなわち、表面研磨が必要ないほど平坦なシリコン膜面を有するSOI基板を製造できる。
【0102】
ここで、図2(b)にて示す酸化珪素膜3の表面状態について、図3に基づいて説明する。
【0103】
光透過性基板2上の酸化珪素膜3は、図3に示すように、表面に凹凸を有している。この表面像は、酸化珪素膜3表面のAFM(Atomic Force Microscope)像から、特定の直線上の断面における凹凸を抽出したデータである。
【0104】
本実施形態の酸化珪素膜3は、表面凹凸による最大傾斜角が、基板表面となす角度の正接(タンジェント)が0.04以下となっている。ここで、光透過性基板2表面は、図3において高さ0を示す点線と平行である。
【0105】
このように形成した酸化珪素膜3と、酸化珪素膜4を被覆した単結晶シリコン片6とを、SC1洗浄、純水による洗浄後に乾燥させて貼り合わせると、酸化珪素膜3と酸化珪素膜4とは僅かの力で接合した。ここで、貼り合わせの際には、最初だけ力を入れると、後は自発的に接合が起こった。このような自発的な接合を、以下では自己接合性を有すると呼ぶことにする。
【0106】
ここで、例えば従来の構成における、基板上の酸化珪素膜について、断面の一例を図7に示す。この場合、基板の上に、酸化珪素膜を500nm以上の膜厚に形成した。図7に示すように、表面凹凸の最大傾斜面が基板表面となす角の正接は、0.06以上となっている。なお、この場合、従来の酸化珪素膜の表面凹凸の絶対値(基板表面から垂直方向の変動)は、例えば図3に示す本実施形態の酸化珪素膜3の表面凹凸の絶対値と同程度またはより小さくなっている。
【0107】
ここで、図7に示す酸化珪素膜が積層された基板と、単結晶シリコン片と貼り合わせた場合には、旨く貼り合わせることができなかった。すなわち、表面凹凸の最大傾斜角が基板面となす角の正接が0.06以上であった場合には、自己接合性を有しなかった。
【0108】
なお、単結晶シリコン片6上の酸化珪素膜4は、元々平坦であった単結晶シリコン片6上に、熱平衡で熱酸化膜を形成したものである。すなわち、例えば市販されている単結晶シリコン片6は平坦性をスペックとして有している。このため、所定の厚さの被覆膜を形成する場合の平坦度は、ある程度予測できる。この酸化珪素膜4は、膜厚500nm程度までは、ある程度の平坦性が得られている。
【0109】
このように、マイクロラフネスによる表面凹凸から生ずる接着力の低下に対して、接着前の洗浄条件を改善するなどの方策をとっても、十分な接着力が得られない。したがって、剥離・分離における単結晶シリコン薄膜の膜剥がれなどを避けることができない。すなわち、洗浄のみでは十分とは言えない場合がある。
【0110】
次に、このような、表面凹凸の最大傾斜角の正接が0.06以上の酸化珪素膜を積層した基板に対して、化学機械研磨法(CMP(Chemical Mechanical Polishing)法)などで表面研磨を行った。これによって、コーティングした酸化珪素膜を、表面凹凸の最大傾斜角と基板表面とのなす角の正接が、0.06、望ましくは0.04よりも小さくなるようにできる。この場合には、酸化珪素膜が積層された基板と単結晶シリコン片とを、貼り合わせて接合できた。
【0111】
ここで、本実施形態の酸化珪素膜3でコーティングされた光透過性基板2について、SC1洗浄液での洗浄後に、水に対するぬれ性を計測した。具体的には、図4に示すように、接触角測定装置を用いて水Wに対する接触角θを測定した。
【0112】
接触角測定装置を用いて、水Wが酸化珪素膜3表面に滴下する瞬間の画像を断面観察方向より撮影した。ここで、水滴端部が酸化珪素膜3表面と接触している箇所の接線(点線)が、光透過性基板2の表面となす角度を、接触角θとして測定した。
【0113】
光透過性基板2及び滴下水Wは、25℃に設定した。滴下後瞬時の画像から接触角θを測定した。滴下水量は1マイクロリットルとした。なお、滴下する水Wとして、大塚製薬株式会社の「注射用蒸留水」を用いた。
【0114】
図3に示すような表面凹凸を有する、本実施形態の酸化珪素膜3をコーティングした光透過性基板2は、SC1洗浄後には水Wに対して10°以下の接触角θが計測された。この場合、上述のように、酸化珪素膜3と光透過性基板2の表面凹凸の最大傾斜角とのなす角の正接は0.04以下であった。
【0115】
また、酸化処理をして酸化珪素膜4にて被覆した単結晶シリコン片6に対しても、光透過性基板2と同様にぬれ性を測定した。この場合も、SC1洗浄後には、水Wに対して10°以下の接触角θが計測された。
【0116】
そして、上述のように、酸化珪素膜3と酸化珪素膜4とは、乾燥後に互いに貼り合わせてみると、僅かの力で自己接合性を持って接合した。
【0117】
ここで、接合した後の密着力(接着力)は、以下のように見積もることができる。すなわち接着力の評価は、密着している薄膜を端の部分から剥がす試験によって行うことができる。エリ・デ・ランダウ=イェ・エム・リフシッツ著の「弾性理論」(佐藤常三訳、東京図書)によれば、物体から、厚さhの薄層が、剥離面上で表面牽引力に逆らってこれに作用する外力によって剥ぎ取られる際、単位長さあたりの接着力αは、
α={Eh/24(1−σ)}(∂ζ/∂x
で表される。
【0118】
ここで、E:薄膜のヤング率、σ:薄膜のポアッソン比、h:薄膜の厚さ、x:薄膜が密着している平面の横方向の軸、ζ:薄膜の法線方向の剥ぎ取られようとしている膜の変位である。この様子を概略の断面図として図8に示す。図8に示すように、接合面端部(x=0)から、距離xだけ横に移動した座標における空隙厚がζであり、ζとxとは変数である。また、図8において、テープTは、物体28から薄層29に引き剥がす力を与える役割をしている。すなわち、物体28から薄層29を例えばテープTを用いて剥ぎ取る場合には、薄層29の接着面からの変位ζの2階微分が接着力に寄与する。このように、接着力αは、ζという法線方向の変位の、x軸に対する2階偏微分係数を求めることによって得ることができる。
【0119】
ここで、上述の図2(f)に示すように、表面凹凸による最大傾斜角が、基板面となす角度の正接(タンジェント)が0.06以下とした光透過性基板2と単結晶シリコン片6とを貼り合わせた場合において、接着力を上記の方法で評価した。この場合、接着力として0.6N/m以上という大きい値が得られた。
【0120】
一方、例えば表面凹凸による最大傾斜角が、基板面となす角度の正接(タンジェント)が0.06以上である場合には、自己接合的でなく、この場合の接着力は、0.2N/m程度の値しか得られなかった。
【0121】
なお、ここでの接着力の評価は、接合の後で、熱処理などによる接着力の強化の前に行うものである。すなわち、例えばこの後にさらに熱処理を行うことによって、接着力を数桁程度向上できる。このように、本実施形態のSOI基板1は、酸化珪素膜3と酸化珪素膜4との接合の後で、熱処理などによる接着力の強化の前において、接着力が0.6N/m以上となっている構成である。したがって、例えば接合後の接着力が0.2N/m程度のSOI基板に熱処理を行った場合と比較して、熱処理を行った後でも、より大きな接着力を得ることができる。
【0122】
また、光透過性基板2のコーティング膜である酸化珪素膜3は、上述のように、TEOSガスと酸素ガスの混合ガスを流して成膜するプラズマ化学気相成長法により320℃程度の温度で作製したものである。すなわち、プラズマ化学気相成長法により成膜した酸化珪素膜3は、被覆膜としての酸化珪素膜4と接合しやすい膜である。
【0123】
一方、このようなコーティング膜を、酸化珪素ターゲットにArガスと酸素ガスとを流し、RF反応性スパッタで形成するスパッタ法で作製した。この場合には、マイクロラフネスによる表面凹凸のなす角の正接が約0.06以上となった。また、水Wとの接触角θは10°以上となった。また、この場合に、コーティング膜を積層した基板と単結晶シリコン片とを貼り合せても、自己接合性を持って接合することはなかった。
【0124】
以上のように、本実施形態のSOI基板1は、光透過性基板2表面とのなす角度の正接が0.06以下の値である表面の凹凸を有する酸化珪素膜3を、被覆膜としての酸化珪素膜4と接合したものである。
【0125】
また、SOI基板1は、酸化珪素膜3の表面と、酸化珪素膜4の表面とは、水Wとの接触角θが10°以下である構成である。
【0126】
また、SOI基板1は、酸化珪素膜3が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜されている構成である。
【0127】
これらの構成によれば、酸化珪素膜3と酸化珪素膜4との接着力を0.6N/m以上にできる。SOI基板1は、このように接着力を高めた構成であるので、膜剥がれを生じさせない。また、膜剥がれを生じないので、良品率を向上してコストダウンできる。
【0128】
ここで、酸化珪素膜3と酸化珪素膜4とを接合するためには、それぞれの膜の表面状態、表面の清浄度、表面の活性度が重要となる。また、このような接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。そして、貼り合せる表面同士が、これらの寄与のバランスにおいて似通っている場合には、接着しやすくなる。上述の構成によれば、これらの寄与のバランスを、貼り合せる表面同士で似たものにできる。したがって、上述のように接着力を向上できる。
【0129】
本発明の実施の形態に係る変形例について、図5、6に基づいて説明すれば、以下の通りである。
【0130】
以下では、上述の実施の形態の変形例として、基板上に単結晶シリコン薄膜に加えて多結晶シリコン膜を備えたSOI基板の一例について説明する。この場合、例えば基板の一部分に多結晶シリコン膜を形成し、その後に部分的に単結晶シリコンを形成する。
【0131】
上述のようなSOI基板を作製するためには、まず図5(a)に示す光透過性基板2上に、絶縁膜としての酸化珪素膜13を図5(b)に示すように積層する。
【0132】
次に、図5(c)に示すように、プラズマ化学気相成長法により、モノシランガスと水素ガスとを流して、アモルファスシリコン膜14を形成する。
【0133】
そして、脱水素アニールを行い、その後に、図5(d)に示すように矢印にて示すエキシマレーザの照射などによって多結晶シリコンTFTを作る箇所を溶融させる。その後に、この溶融した領域が多結晶化して、図5(e)に示すように、ポリシリコン膜14aが形成される。
【0134】
次に、フォトリソグラフィーを用いて、単結晶シリコン片を載せるための箇所を形成するために、シリコン膜をエッチングして、ポリシリコン膜14bを取り除く。残ったポリシリコン膜14aを、図5(f)に示すようにポリシリコン領域12とする。そして、SC1液・純水による洗浄の後、乾燥させる。
【0135】
一方、単結晶シリコン片6についても、表面を酸化処理して酸化珪素膜4を形成し、水素イオンを注入して、SC1液・純水による洗浄の後、乾燥させる。そして、図5(g)に示すように、単結晶シリコン片6の酸化珪素膜4を酸化珪素膜13に貼り合わせる。
【0136】
その後、上述の実施の形態と同様に、電気炉やランプ炉により熱処理して、図5(h)に示すように、水素イオン注入打込み面10のところから単結晶シリコン片6を剥離・分離して、単結晶シリコン薄膜5を得る。
【0137】
ここで、単結晶シリコン薄膜5の膜厚を、ポリシリコン領域12と等しくなる様に設定しておけば、このポリシリコン領域12と単結晶シリコン膜5とを用いたTFT作成プロセスにおいて非常に有用である。
【0138】
ここで、以上のようにして作成したSOI基板1・11は、光透過性基板であるので、特に容易に表示装置に用いることができる。例えば単結晶シリコン薄膜5を用いて薄膜トランジスタを形成する。そして、この薄膜トランジスタを、TFT液晶ディスプレイ(LCD:Liquid Crystal Display)装置、TFT有機エレクトロ・ルミネッセンス(OLED:Organic Light Emitting Diode)表示装置などの表示装置に用いることができる。
【0139】
このように、アクティブマトリクス駆動の表示パネルとして、SOI基板1・11を用いれば、トランジスタの特性の均一化、安定化、高性能化を図ることができる。また、アクティブマトリクスのドライバから、周辺ドライバ、タイミングコントローラ等のシステムを集積化することも可能になる。
【0140】
なお、SOI基板1・11を用いて薄膜トランジスタ(TFT)を作る手順は、通常のTFTプロセスと同様である。
【0141】
例えば、コプレーナ型トランジスタを作るには、SOI基板1・11からシリコン膜をアイランド化し、図6に示すように、SiO系絶縁膜であるゲート絶縁膜22を形成する。
【0142】
続いてゲート電極膜23を成膜・パターニングした後、リンやボロンをイオン注入して、低抵抗シリコン膜24(n型またはp型シリコン膜)を部分的に得る。これを熱により活性化アニールした後、SiO系絶縁膜である層間絶縁膜26を成膜する。ゲート電極膜23によってマスクされている部分がチャネル領域25となる。
【0143】
層間絶縁膜26にコンタクトホールを開口後、ソース・ドレインメタル膜27を成膜・パターニングする。
【0144】
この様にして、図6に示すように、薄膜トランジスタ21である、単結晶シリコンTFT、または部分単結晶シリコンTFTを製造できる。
【0145】
以上のように、本発明は、集積回路や薄膜トランジスタを製造する際に用いられるシリコン半導体、およびシリコン半導体から製造されるトランジスタデバイスのうち、そのトランジスタを形成する半導体材料として単結晶シリコン薄膜または単結晶シリコン膜と非単結晶シリコン膜とを用いるトランジスタ素子の材料に関するものであり、より詳細にはSOI基板、表示装置およびSOI基板の製造方法に関するものである。
【0146】
ここで、基板上にトランジスタなどの素子構造を集積して形成する集積回路素子技術は、コンピュータの普及とともに発展してきた。
【0147】
この集積回路素子技術は、例えば、単結晶シリコン基板を加工して、基板上に数億個程度のトランジスタを形成する。具体的には、市販されている厚さ1mm足らず、直径200mm程度の単結晶シリコンウエハを加工して、多数のトランジスタをその上に形成する。
【0148】
集積回路の分野において用いられるSOI基板は、良好なトランジスタを作って半導体素子の機能を飛躍的に向上させることが目的であるため、基板は、絶縁膜であればよく、それが透明であっても不透明であっても、或いは結晶質であっても非晶質であっても構わない。この分野においては、SOI基板によってトランジスタを作ることは、素子が完全分離されるため、動作上の制約が少なく、トランジスタとして良好な特性と高い性能を示す。
【0149】
一方、本発明に係る表示装置にSOI基板を用いる場合には、上述のようにこのSOI基板が光透過性であることが望ましい。
【0150】
また、上述の特開2000−30996号公報記載の構成において、光透過性基板に単結晶シリコン膜を接合、分離・剥離によって形成する場合には、単結晶シリコン片のサイズは必ずしもガラス基板のサイズと同じ大きさではなく、最大直径12インチ(300mm)程度となっていた。したがって、この構成によれば、基板上全面に単結晶シリコン薄膜を形成できないという問題がある。
【0151】
一方、本発明に係るSOI基板においては、上述のSOI基板1のように、ほぼ基板全面にわたって単結晶シリコン薄膜を形成できる。
【0152】
本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施の形態中に開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。
【0153】
上述の具体的な実施の形態は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、変更した形態も本発明の技術的範囲に含まれる。
【0154】
【発明の効果】
本発明に係るSOI基板は、以上のように、基板が光透過性基板であり、分断が熱処理によって行われた構成である。
【0155】
それゆえ、ばらつきがなく、均一で高性能なトランジスタを提供できるという効果を奏する。また、基板が光透過性基板なので、表示装置のアクティブマトリクス基板に用いることができるという効果を奏する。また、熱処理によって、接合部の接着性を悪化させることがないという効果を奏する。
【0156】
本発明に係るSOI基板は、以上のように、接合部は、コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、基板表面とのなす角度の正接が0.06以下である表面を有するコーティング膜を接合したものである構成である。
【0157】
それゆえ、表面凹凸が小さいので、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力を強めることができるという効果を奏する。
【0158】
本発明に係るSOI基板は、以上のように、コーティング膜の表面と被覆膜の表面とは、それぞれ水との接触角が10°以下である構成である。
【0159】
それゆえ、コーティング膜と被覆膜とは、水に対するぬれ性が良好であるので、互いに良好に接合させることができるという効果を奏する。
【0160】
本発明に係るSOI基板は、以上のように、コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜である構成である。
【0161】
それゆえ、確実に得られるコーティング膜を、被覆膜と接合しやすいものにできるという効果を奏する。
【0162】
本発明に係るSOI基板は、以上のように、接合部は、酸化珪素からなる、5nmないし300nmの厚みのコーティング膜を接合したものである構成である。
【0163】
それゆえ、酸化珪素膜の膜厚が厚いので、光透過性基板表面の固定電荷の影響を受けにくくなり、SOI基板の単結晶シリコン薄膜に形成するトランジスタの特性を向上できるという効果を奏する。
【0164】
本発明に係るSOI基板は、以上のように、接合部の接着力が0.6N/m以上である構成である。
【0165】
それゆえ、接着力が高いので、接着剥がれを生ずることがないという効果を奏する。
【0166】
本発明に係る表示装置は、以上のように、半導体素子構造が形成された、上述のいずれかのSOI基板を備えている構成である。
【0167】
それゆえ、ばらつきがなく、均一で高性能なトランジスタを得ることができるので、これを用いて高性能な表示装置を提供できるという効果を奏する。
【0168】
本発明に係る半導体装置の製造方法は、以上のように、接合工程の前に、コーティング膜の表面を、基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいる構成である。
【0169】
それゆえ、コーティング膜と単結晶シリコン片に良好な接合性を持たせた後に接合するので、この接合の強度を高めることができ、膜剥がれを生ずることがないという効果を奏する。
【図面の簡単な説明】
【図1】本発明に係るSOI基板の一実施の形態を示す断面図である。
【図2】(a)は上記SOI基板に含まれる基板の断面図であり、(b)は上記基板にコーティング膜を積層した状態を示す断面図であり、(c)は単結晶シリコン片の断面図であり、(d)は単結晶シリコン片に被覆膜を被覆した状態を示す断面図であり、(e)は(d)の状態に水素イオンを注入する様子を示す断面図であり、(f)は(b)に示す基板に(e)に示す単結晶シリコン片を貼り合わせた状態を示す断面図であり、(g)は単結晶シリコン片を分割・剥離して上記SOI基板を作製する様子を示す断面図である。
【図3】上記基板に積層された上記コーティング膜の表面凹凸の状態を示す断面図である。
【図4】上記コーティング膜の積層された上記基板表面に対する水のぬれ状態を示す断面図である。
【図5】本発明に係るSOI基板の一変形例の作成手順を示す図であり、(a)は上記SOI基板に含まれる基板の断面図であり、(b)は上記基板にコーティング膜を積層した状態を示す断面図であり、(c)は(b)に示す状態にアモルファスシリコン膜を積層した状態を示す断面図であり、(d)は上記アモルファスシリコン膜をエキシマレーザの照射によって溶融させる様子を示す断面図であり、(e)はポリシリコン膜が形成された状態を示す断面図であり、(f)はフォトリソグラフィーによって単結晶シリコン片を載せるための領域を形成した状態を示す断面図であり、(g)は上記単結晶シリコン片を載せた状態を示す断面図であり、(h)は上記単結晶シリコン片を分割・剥離して上記SOI基板を作製する様子を示す断面図である。
【図6】上記SOI基板を用いて作成した薄膜トランジスタの一例を示す断面図である。
【図7】従来の構成における、基板に積層された酸化珪素膜の表面凹凸の状態を示す断面図である。
【図8】接合力評価法を示す模式的な断面図である。
【符号の説明】
1,11 SOI基板
2    光透過性基板(基板)
3    酸化珪素膜(コーティング膜)
4    酸化珪素膜(被覆膜)
5    単結晶シリコン薄膜
6    単結晶シリコン片
10   水素イオン注入打込み面(水素イオンの注入層)
12   ポリシリコン領域
13   酸化珪素膜(絶縁膜)
14   アモルファスシリコン膜
21   薄膜トランジスタ
22   ゲート絶縁膜
23   ゲート電極膜
24   低抵抗シリコン膜(n 型シリコン膜、p 型シリコン膜)
25   チャネル領域
26   層間絶縁膜
27   ソース・ドレインメタル膜
W    水
θ    接触角
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an SOI (Silicon On Insulator) substrate, a display device, and a method for manufacturing an SOI substrate. More specifically, for example, a single crystal silicon piece into which hydrogen ions are implanted is bonded to the substrate, and hydrogen ions are implanted. The present invention relates to an SOI substrate provided with a single-crystal silicon thin film obtained by dividing layers, a display device using the same, and a method for manufacturing an SOI substrate.
[0002]
[Prior art]
The thin film transistor (Tin Film Transistor: TFT) technology is a technology in which a semiconductor film such as a silicon film is formed on a light-transmitting amorphous material such as a glass substrate and processed into a transistor. This TFT technology has been developed with the spread of personal information terminals using liquid crystal displays.
[0003]
In this TFT technology, for example, an amorphous silicon film on a substrate is melted by heat such as a laser to form a polysilicon (polycrystalline) film. The polysilicon film or the amorphous silicon film is processed to form a MOS type TFT as a switching element. Thus, a display panel such as a liquid crystal display panel or an organic EL panel is manufactured using a device (MOS TFT) formed from a silicon film. Then, the picture elements of the display panel are driven in an active matrix by the MOS type TFT.
[0004]
Such a configuration is used for a TFT-Liquid Crystal Display (LCD) device, a TFT-Organic Light Emitting Diode (OLED) display device, and the like.
[0005]
Here, in the active matrix driving of the switching elements, silicon devices with higher performance are required, and system integration of peripheral drivers, timing controllers, and the like is required.
[0006]
However, the target performance cannot be obtained with an amorphous silicon film or a polycrystalline silicon film used conventionally.
[0007]
This is because, in a polycrystalline silicon film or the like, there are localized levels in a gap due to imperfect crystallinity and localized levels in a defect gap near a crystal grain boundary. That is, when such a localized level exists, the mobility is reduced. In addition, an increase in the subthreshold coefficient (S coefficient) makes transistor performance insufficient, and a high-performance silicon device cannot be formed.
[0008]
In addition, if the crystallinity of the silicon film is incomplete, fixed charges are likely to be formed at the silicon-gate insulating film interface. Therefore, it becomes difficult to control the threshold voltage of the thin film transistor. In addition, a desired threshold voltage cannot be obtained.
[0009]
In a TFT-liquid crystal display, for example, a polycrystalline silicon film is obtained from an amorphous silicon film by heating with a laser beam or the like. Here, since the laser irradiation energy fluctuates to some extent, the grain size of the obtained polycrystalline silicon film is not constant. Therefore, large variations occur in the mobility and the threshold voltage.
[0010]
In the case where an amorphous silicon film formed by a plasma CVD (Chemical Vapor Deposition) method or the like is crystallized by heating with a laser beam, the melting point of silicon is instantaneously heated by heating around the silicon film. Increase to nearby temperature. Therefore, when alkali-free high-strain point glass is used as the substrate, alkali metals and the like diffuse from the glass into silicon. As a result, there is a problem that the obtained transistor characteristics deteriorate.
[0011]
On the other hand, apart from research for uniformity of crystallinity and high performance of polycrystalline silicon, research on devices using single crystal silicon has been conducted.
[0012]
An example of a device using such single crystal silicon is an SOI substrate. Here, SOI means Silicon @ on \ Insulator. The SOI technology for an SOI substrate mainly means a technology for forming a single crystal semiconductor thin film over an amorphous substrate. The term SOI technology is not often used when forming a polycrystalline silicon film. SOI technology is an area that has been actively studied since about 1980.
[0013]
As an example of the SOI substrate, there is a SIMOX (Silicon Implanted Oxygen) substrate. This SIMOX substrate is currently commercially available. The SIMOX substrate is formed by injecting oxygen into a silicon wafer. Here, since oxygen, which is a relatively heavy element, is implanted to a predetermined depth, the crystal of the silicon wafer is greatly damaged by the acceleration voltage at the time of implantation. Therefore, the SIMOX substrate has a problem that the properties of the single crystal obtained on the substrate are not sufficient. In addition, the insulation of the layer of the silicon dioxide film due to deviation from stoichiometry is incomplete. Further, since a large amount of oxygen implantation is required, there is a problem that the cost of ion implantation increases.
[0014]
On the other hand, in a method of manufacturing a thin semiconductor material film described in, for example, Japanese Patent Laid-Open Publication No. 5-211128 (publication date: August 20, 1993), a single-crystal silicon piece is used. On a silicon base substrate covered with a silicon oxide film to reduce the thickness of the substrate.
[0015]
According to this technique, an oxide film can be formed on a single crystal silicon base substrate, and a single crystal silicon thin film can be formed thereon.
[0016]
Japanese Patent Application Laid-Open Publication No. 2000-30996 (publication date: January 28, 2000) discloses a method of manufacturing an SOI wafer and an SOI wafer with respect to an oxide film thickness on a silicon wafer. The standard deviation of the film thickness variation is shown.
[0017]
In the method of manufacturing a semiconductor device described in Japanese Patent Laid-Open Publication No. Hei 6-268183 (publication date: Sep. 22, 1994), a semiconductor device is formed and thinned. A method for transferring a substrate to another supporting substrate is shown.
[0018]
In this method, after a semiconductor element is formed on one surface of the semiconductor layer, the thinned semiconductor layer and the supporting substrate are bonded by anodic bonding at room temperature.
[0019]
[Patent Document 1]
JP-A-5-211128
[0020]
[Patent Document 2]
JP-A-2000-30996
[0021]
[Patent Document 3]
JP-A-6-268183
[0022]
[Problems to be solved by the invention]
However, in the above-described configuration, unevenness caused by micro-roughness in the silicon oxide film on the substrate causes a problem of weakening the adhesive force, causing a problem such as film peeling.
[0023]
That is, according to the configuration disclosed in Japanese Patent Application Laid-Open No. 5-211128, when the oxide film on the silicon base substrate is thickened, the thickness variation becomes large. As a result, there is a problem that the surface unevenness becomes remarkable, which affects the adhesiveness at the time of bonding and the characteristics of the SOI substrate.
[0024]
JP-A-2000-30996 describes the film thickness uniformity of a single-crystal silicon thin film when the standard deviation of the film thickness variation becomes large. However, there is no mention of the problem that voids are generated at the time of bonding and that the silicon thin film is peeled at the time of separation / separation.
[0025]
Japanese Patent Application Laid-Open No. 6-268183 does not disclose the unevenness and flatness between the thinned semiconductor layer and the support substrate.
[0026]
As described above, the unevenness caused by the micro-roughness of the silicon oxide film coated on the light transmitting substrate becomes a factor of weakening the adhesive force. As a result, separation / separation occurs, resulting in a decrease in the non-defective product rate such as peeling of the film after the silicon film is formed on the substrate.
[0027]
The present invention has been made in view of the above problems, and an object of the present invention is to provide an SOI substrate, a display device, and a method of manufacturing an SOI substrate with improved adhesive strength.
[0028]
[Means for Solving the Problems]
The SOI substrate according to the present invention includes a bonding portion in which a coating film formed on a substrate and a coating film covering a single crystal silicon piece are bonded, and the single crystal silicon piece is formed by a hydrogen ion implanted layer. In an SOI substrate which is divided into a single-crystal silicon thin film, the substrate is a light-transmitting substrate, and the division is performed by heat treatment.
[0029]
In the SOI substrate, a single-crystal silicon piece is bonded to a substrate, and the single-crystal silicon piece is cut and separated by an injection layer to obtain a single-crystal silicon thin film. Thus, a single crystal silicon thin film having a constant crystal orientation of the silicon film can be formed. Further, a uniform and high-performance transistor having no variation can be obtained. In other words, a transistor in which a strict specification is required for variation and performance is achieved by achieving high performance such as suppression of non-uniformity of transistor characteristics (threshold voltage and mobility) and high mobility. can do.
[0030]
Further, since the substrate is a light-transmitting substrate, it can be used as an active matrix substrate of a display device.
[0031]
In addition, since hydrogen ions, whose mass is much lighter than oxygen ions, are implanted, the crystallinity of the entire surface of the single-crystal silicon piece is maintained so that it is not much different from that before implantation, and the problem of silicon crystallinity degradation due to oxygen ion implantation is solved. it can.
[0032]
In addition, the heat treatment can return the crystallinity of the single-crystal silicon thin film to a level equivalent to that before hydrogen ion implantation. This heat treatment is performed, for example, at a temperature of about 600 ° C. In this case, the adhesiveness of the joint does not deteriorate.
[0033]
In order to solve the above-mentioned problems, an SOI substrate according to the present invention includes a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single-crystal silicon piece. In an SOI substrate in which a single crystal silicon thin film is cut off to form a single crystal silicon thin film, the bonding portion forms an unevenness having a height of 5 nm or less in a range of 1 to 5 μm square of the coating film surface with the substrate surface. It is characterized in that the above-mentioned coating film having a surface with an angle tangent of 0.06 or less is bonded.
[0034]
In the SOI substrate, a single-crystal silicon piece is bonded to a substrate, and the single-crystal silicon piece is cut and separated by an injection layer to obtain a single-crystal silicon thin film. Thus, a single crystal silicon thin film having a constant crystal orientation of the silicon film can be formed. Further, a uniform and high-performance transistor having no variation can be obtained. In other words, a transistor in which a strict specification is required for variation and performance is achieved by achieving high performance such as suppression of non-uniformity of transistor characteristics (threshold voltage and mobility) and high mobility. can do.
[0035]
Here, the tangent means a tangent, particularly an absolute value of the tangent. Therefore, the above configuration corresponds to the absolute value of the tangent being a value of 0 or more and 0.06 or less. The coating film has irregularities on the surface, and the tangent of the angle between the surface having the largest inclination of the irregularities and the substrate surface is 0.06 or less. More specifically, for example, for irregularities having a height of 5 nm or less measured in a range of 1 to 5 μm square on the surface of the coating film, the tangent of the angle formed by the largest inclined surface with the substrate surface may be about 0.06 or less. .
[0036]
When the irregularities are small as described above, the adhesive strength between the coating film and the coating film covering the single crystal silicon piece can be increased.
[0037]
It is more desirable that the tangent be a value of 0.04 or less. In this case, the adhesive strength between the coating film and the coating film covering the single crystal silicon piece can be further enhanced.
[0038]
This solves the problem that the micro-roughness of the light-transmitting substrate surface impairs the bonding between the light-transmitting substrate and the single-crystal silicon piece.
[0039]
Note that the surface state of the coating film for bonding the substrate and the single-crystal silicon piece in the SOI substrate is evaluated, for example, by using the AFM method for surface irregularities obtained by separating the substrate and the single-crystal silicon piece. be able to.
[0040]
In order to solve the above-mentioned problems, an SOI substrate according to the present invention includes a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single-crystal silicon piece. Is divided into a single crystal silicon thin film, and the surface of the coating film and the surface of the coating film each have a contact angle with water of 10 ° or less.
[0041]
In the SOI substrate, a single-crystal silicon piece is bonded to a substrate, and the single-crystal silicon piece is cut and separated by an injection layer to obtain a single-crystal silicon thin film. Thus, a single crystal silicon thin film having a constant crystal orientation of the silicon film can be formed. Further, a uniform and high-performance transistor having no variation can be obtained. In other words, a transistor in which a strict specification is required for variation and performance is achieved by achieving high performance such as suppression of non-uniformity of transistor characteristics (threshold voltage and mobility) and high mobility. can do.
[0042]
Here, the coating film is, for example, a silicon oxide film coated on the substrate. The coating film is, for example, a silicon oxide film formed by oxidizing the single crystal silicon piece. Further, this water may be pure water or distilled water. Further, since the contact angle takes a value larger than 0 ° (in the case of complete wetting), the above configuration corresponds to a contact angle of 0 ° or more and 10 ° or less.
[0043]
The coating film and the coating film have a contact angle with water of 10 ° or less and have good wettability to water. Thus, surfaces with good wettability of water have good bonding properties to each other. Therefore, for example, even if the single crystal silicon piece is separated and separated by heat treatment after bonding the coating film and the coating film, the single crystal silicon thin film adhered to the substrate does not peel off. Therefore, an SOI substrate having excellent quality can be provided.
[0044]
More specifically, when joining the coating film and the covering film, the joining is performed without, for example, an adhesive. In such a case, the surface condition, surface cleanliness, and surface activity of each film are important. The bonding without the adhesive is realized by the contribution by the van der Waals force, the contribution by the electric dipole, and the contribution by the hydrogen bond. Then, when the surfaces to be bonded are similar in the balance of these contributions, it becomes easy to bond. According to the above configuration, the surfaces having good wettability to water are bonded to each other, so that the above-described contribution balance is similar, and the adhesiveness can be improved.
[0045]
In the above description, only the contact angle of each film with water is shown. Alternatively, the contact angle with ethylene glycol or a methylene iodide solution may be measured.
[0046]
The coating film and the coating film can be washed with, for example, a washing liquid obtained by diluting ammonia water and hydrogen peroxide solution with pure water. With such cleaning, particles on the surface can be removed before joining the coating film to the coating film, and a clean surface can be reliably obtained. Thereby, the contact angle with water on the surface can be more reliably suppressed to 10 ° or less.
[0047]
In order to solve the above-mentioned problems, an SOI substrate according to the present invention includes a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single-crystal silicon piece. Wherein the coating film is a silicon oxide film formed by a plasma-enhanced chemical vapor deposition method using a mixed gas of TEOS gas and oxygen gas It is characterized by.
[0048]
In the SOI substrate, a single-crystal silicon piece is bonded to a substrate, and the single-crystal silicon piece is cut and separated by an injection layer to obtain a single-crystal silicon thin film. Thus, a single crystal silicon thin film having a constant crystal orientation of the silicon film can be formed. Further, a uniform and high-performance transistor having no variation can be obtained. In other words, it is possible to suppress the non-uniformity of the transistor characteristics (threshold voltage and mobility) and achieve high performance such as high mobility, and to manufacture a transistor in a part where strict specifications are required for variation and performance. can do.
[0049]
Here, TEOS gas means Tetra \ Ethyl \ Ortho \ Silicate gas.
[0050]
As described above, if the film is formed by the plasma enhanced chemical vapor deposition method using the TEOS gas and the oxygen gas, the obtained coating film can be easily bonded to the coating film. On the other hand, when a coating film is formed by, for example, a sputtering method, it becomes difficult to bond with the coating film.
[0051]
In order to solve the above-mentioned problems, an SOI substrate according to the present invention includes a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single-crystal silicon piece. In the SOI substrate in which a single-crystal silicon thin film is cut off, the bonding portion is formed by bonding the coating film made of silicon oxide and having a thickness of 5 nm to 300 nm.
[0052]
In the SOI substrate, a single-crystal silicon piece is bonded to a substrate, and the single-crystal silicon piece is cut and separated by an injection layer to obtain a single-crystal silicon thin film. Thus, a single crystal silicon thin film having a constant crystal orientation of the silicon film can be formed. Further, a uniform and high-performance transistor having no variation can be obtained. In other words, it is possible to suppress the non-uniformity of the transistor characteristics (threshold voltage and mobility) and achieve high performance such as high mobility, and to manufacture a transistor in a part where strict specifications are required for variation and performance. can do.
[0053]
The coating film is a silicon oxide film having a thickness of 5 nm to 300 nm. The joining portion is formed by joining the coating films. According to this structure, since the silicon oxide film has a large thickness, the silicon oxide film is less susceptible to the fixed charges on the surface of the light transmitting substrate, and the characteristics of the transistor formed on the single crystal silicon thin film of the SOI substrate can be improved. More specifically, even if a fixed charge is formed at the silicon-gate insulating film interface, the fixed charge does not affect the single crystal silicon thin film, so that appropriate threshold voltage control of the thin film transistor can be performed, and Can be obtained.
[0054]
It is more desirable that the thickness of the coating film is 40 nm to 300 nm. With this thickness, the effect of the fixed charges on the surface of the light-transmitting substrate can be reliably suppressed, and the transistor characteristics can be reliably improved.
[0055]
In order to solve the above-mentioned problems, an SOI substrate according to the present invention includes a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single-crystal silicon piece. In an SOI substrate in which a single crystal silicon thin film is divided to form a single crystal silicon thin film, the bonding strength of the bonding portion is 0.6 N / m or more.
[0056]
In the SOI substrate, a single crystal silicon piece is bonded to a substrate, and the single crystal silicon piece is separated and separated to obtain a single crystal silicon thin film. Thus, a single crystal silicon thin film having a constant crystal orientation of the silicon film can be formed. Further, a uniform and high-performance transistor having no variation can be obtained. In other words, it is possible to suppress the non-uniformity of the transistor characteristics (threshold voltage and mobility) and achieve high performance such as high mobility, and to manufacture a transistor in a part where strict specifications are required for variation and performance. can do.
[0057]
Here, the adhesive force is a force per unit length necessary for peeling a thin layer from an object against a surface traction force.
[0058]
Thus, if the adhesive strength is increased, the peeling of the adhesive can be prevented. Here, for example, according to the conventional configuration, the adhesive force of the above-mentioned joint has a value of about 0.2 N / m. However, according to the configuration of the present invention, the adhesive strength is 0.6 N / m or more, and peeling of the adhesive can be prevented.
[0059]
Here, the evaluation of the adhesive force is performed after the bonding and before the strengthening of the adhesive force by a heat treatment or the like. That is, for example, by further performing a heat treatment thereafter, the adhesive strength can be improved by several orders of magnitude.
[0060]
According to another embodiment of the invention, there is provided a display device including any one of the above-described SOI substrates on which a semiconductor element structure is formed.
[0061]
Since the SOI substrate is a light-transmitting substrate, if a semiconductor element structure is formed on this substrate, it can be suitably used as, for example, an active matrix substrate used for a display panel.
[0062]
In addition, since a uniform and high-performance transistor can be obtained without variation using the SOI substrate, a high-performance display device can be provided using the transistor.
[0063]
As described above, transistor characteristics can be made uniform, stable, and high-performance by using single-crystal silicon. For example, a high-performance MOS field-effect transistor device can be manufactured. Accordingly, a high-performance TFT-LCD display device, TFT-OLEDL display device, or integrated circuit can be manufactured using this.
[0064]
The semiconductor element structure means, for example, a structure as a switching element for a display. Further, for example, a data processing driver may be manufactured by forming a semiconductor element structure on an SOI substrate.
[0065]
In addition, the display device includes, for example, a light-transmitting substrate whose surface is coated with a silicon oxide film and a single-crystal silicon piece whose surface is oxidized, which are separated from each other by heat treatment. It can also be described as a display device provided with a display switching element, a data processing driver, and the like manufactured using the SOI substrate manufactured as described above.
[0066]
In order to solve the above problem, a method for manufacturing a semiconductor device according to the present invention includes a bonding step of bonding a coating film formed on a substrate and a coating film covering a single crystal silicon piece. The manufacturing method is characterized in that, prior to the bonding step, an adjusting step of adjusting the surface of the coating film so that a tangent of an angle between the coating film and the substrate surface is 0.06 or less is included.
[0067]
In the SOI substrate, after the bonding step, the single crystal silicon piece is cut and separated at the hydrogen ion implantation layer to form a single crystal silicon thin film, and the SOI substrate is manufactured.
[0068]
Here, according to the above-described manufacturing method, after adjusting the unevenness of the surface of the coating film so that the tangent of the angle between the coating film and the substrate surface is 0.06 or less, the coating film coated with the coating film and the single-crystal silicon piece is formed. Since the film is bonded to the cover film, good bonding properties can be provided, and the strength of this bonding can be increased. Therefore, when the single-crystal silicon piece is divided and separated after the bonding step to form a single-crystal silicon thin film, film separation does not occur.
[0069]
On the other hand, when those having a tangent of 0.06 or more were joined, the adhesive strength at the joint was 0.2 N / m or less. In this case, after peeling / separation annealing was performed, film peeling was partially observed.
[0070]
In the adjustment step, for example, it is desirable to appropriately set the film thickness of the coating film on the substrate and to appropriately set the film forming conditions. By appropriately setting these conditions, a state where the tangent of the angle between the coating film and the substrate surface is 0.06 or less can be realized more reliably. Note that it is preferable that the thickness of the coating film is relatively small. For example, when a silicon oxide film as a coating film is formed to be thicker than 500 nm, it is preferable to perform polishing after the formation. For example, the thickness of the silicon oxide film may be about 100 nm.
[0071]
It is also preferable that the tangent of the angle between the coating film and the substrate surface is 0.04 or less. According to this state, film peeling can be more reliably prevented.
[0072]
Further, in the above configuration, it is also preferable that the configuration further includes a step of setting the coating film and the coating film so that a contact angle with water is 10 ° or less.
[0073]
According to this configuration, it is possible to improve the adhesiveness between the coating film and the coating film, reliably increase the adhesive force, and realize a method for manufacturing an SOI substrate in which film peeling is less likely to occur.
[0074]
In addition, in the method for manufacturing an SOI substrate, the temperature of a hydrogen ion implantation region of a single crystal silicon piece is raised to a temperature higher than a temperature at which hydrogen is released from silicon by light irradiation including laser or the like, and the single crystal silicon piece is subjected to hydrogen ion irradiation. It can also be described as a method for manufacturing an SOI substrate including a step of dividing along an implantation surface.
[0075]
With the above structure, the temperature of the hydrogen ion implanted region of the single crystal silicon piece is further increased by light irradiation including a laser or the like. Can be suppressed.
[0076]
In addition, the method for manufacturing an SOI substrate is described as a method for manufacturing an SOI substrate including a step of performing lamp annealing including a peak temperature of approximately 850 ° C. or higher and dividing a single crystal silicon piece along a hydrogen ion implantation region. You can also.
[0077]
According to the above configuration, lamp annealing, which is an instantaneous thermal annealing (Rapid Thermal Anneal, hereinafter referred to as RTA) including a peak temperature of approximately 850 ° C. or more, is further performed, and the single crystal silicon piece is placed along the hydrogen ion implanted region. The separation can further improve the bonding strength, and can recover the damage due to hydrogen ion implantation at the separation interface and inside the single-crystal silicon thin film to improve the characteristics of the transistor.
[0078]
Note that the higher the peak temperature of the lamp annealing, the higher the characteristics of the transistor, but the larger the warpage and expansion / contraction of the substrate. Therefore, for example, when the substrate size is about 300 mm square, annealing is performed at a temperature of about 700 ° C. and a holding time of about 5 minutes.
[0079]
Further, the method for manufacturing an SOI substrate is characterized in that a hydrogen ion whose mass is much lighter than that of oxygen ions is implanted, so that the SOI substrate is kept not much different from before implanting crystalline material on the entire surface of the single crystal silicon piece. It can be described as a method.
[0080]
With the above structure, by performing a heat treatment at a temperature of about 600 ° C. in the TFT manufacturing process after the separation, the crystallinity of the single crystal silicon film can be returned to a level equivalent to that before hydrogen ion implantation. Therefore, the crystallinity of silicon does not decrease as in the case where oxygen ions are implanted.
[0081]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
[0082]
As shown in FIG. 1, a SOI (Silicon @ Insulator) substrate 1 of the present embodiment is formed by bonding a light-transmitting substrate (substrate) 2 and a single-crystal silicon thin film 5 to each other.
[0083]
More specifically, a silicon oxide film (coating film) 3 is laminated on the light transmitting substrate 2. The light-transmitting substrate 2 is, for example, a light-transmitting amorphous high-strain-point alkali-free glass substrate, and for example, uses an alkaline earth-aluminoborosilicate glass such as Corning (registered trademark) # 1737 glass manufactured by Corning. be able to. The single crystal silicon thin film 5 is covered with a silicon oxide film (coating film) 4. Then, a bonding portion in which the silicon oxide film 3 and the silicon oxide film 4 are bonded to each other is formed.
[0084]
A procedure for forming such an SOI substrate 1 will be described with reference to FIG.
[0085]
A silicon oxide film 3 is formed on the light transmitting substrate 2 shown in FIG. As a result, as shown in FIG. 2B, a state where the silicon oxide film 3 is laminated on the light transmitting substrate 2 is obtained. The silicon oxide film 3 is provided in this manner because the light-transmitting substrate 2 has insufficient wettability (hydrophilicity) as it is.
[0086]
The silicon oxide film 3 is formed to a thickness of about 100 nm. This silicon oxide film 3 is preferably formed to a thickness of, for example, about 40 to 300 nm. The method of film formation is not particularly limited. For example, TEOS (Tetra Ortho Silicate) gas and oxygen gas are mixed in a vacuum chamber by a plasma chemical vapor deposition method (plasma CVD (Chemical Vapor Deposition) method), and the plasma is discharged at a temperature of about 320 ° C. by plasma discharge. Forming about 100 nm (TEOS-O2Plasma method).
[0087]
In addition, since the silicon oxide film 3 is formed under thermal non-equilibrium at a relatively low temperature (300 to 400 ° C.), the composition ratio between silicon and oxygen does not become exactly 1: 2, for example, 1: 2. It is about 1.9. That is, the silicon oxide film 3 of the present embodiment is a so-called silicon oxide film,2This is a system insulating film. Note that, for example, when oxidized at about 900 ° C., the reaction occurs under thermal equilibrium, and the composition ratio between silicon and oxygen becomes 1: 2.
[0088]
At this time, as for the unevenness on the surface of the silicon oxide film 3, the tangent (tangent) of the angle between the maximum inclined surface of the unevenness and the substrate plane is 0.06 or less. More specifically, for example, for irregularities having a height of 5 nm or less measured in a range of 1 to 5 μm square on the surface of the silicon oxide film 3, the tangent of the angle between the maximum inclined surface and the surface of the light transmitting substrate 2 is about 0. 0.06 or less. The surface irregularities will be described later.
[0089]
On the other hand, the single-crystal silicon thin film 5 shown in FIG. 1 is formed from the single-crystal silicon piece 6 shown in FIG.
[0090]
The surface of the single-crystal silicon piece 6 is thermally oxidized, and is covered with a silicon oxide film 4 as shown in FIG. The oxide film thickness of the silicon oxide film 4 is about 100 nm. The oxide film thickness of the silicon oxide film 4 is preferably 5 nm to 300 nm. More preferably, the oxide film thickness is 40 to 300 nm. This silicon oxide film 4 is made of SiO2This is a system insulating film.
[0091]
Next, as shown in FIG. 2E, hydrogen ions indicated by arrows are implanted into a predetermined surface (hydrogen ion implanted surface) of the single crystal silicon piece 6. Here, as shown in FIG. 2E, the hydrogen ion implantation implantation surface (hydrogen ion implantation layer) 10 is set to a predetermined depth.
[0092]
Next, as shown in FIG. 2 (f), the light transmitting substrate 2 shown in FIG. 2 (c) and the single crystal silicon piece 6 shown in FIG. After drying, attach. Here, each of the washing and the drying will be described.
[0093]
In this embodiment, the light-transmitting substrate 2 coated with the silicon oxide film 3 as a coating film and the single-crystal silicon piece 6 whose surface is oxidized to cover the silicon oxide film 4 are bonded without using an adhesive. Join. For this purpose, the surface condition, surface cleanliness, and surface activity of each film are extremely important.
[0094]
Such bonding without an adhesive is realized by contribution by van der Wals force, contribution by electric dipole, and contribution by hydrogen bonding. Here, when the surfaces of the substrates to be bonded are similar in the balance of the above three contributions, it is particularly easy to bond and join.
[0095]
Therefore, the light-transmissive substrate 2 coated with the silicon oxide film 3 and the single-crystal silicon piece 6 whose surface is oxidized to cover the silicon oxide film 4 are first washed with SC1 solution.
[0096]
SC1 solution is a commercially available ammonia water (NH4OH: 30% solution) and hydrogen peroxide solution (H2O2: 30% solution) and pure water (H2O) at a predetermined ratio. As an example, each of the above chemical solutions is mixed at a ratio of 5:12:60.
[0097]
The light transmitting substrate 2 and the single crystal silicon piece 6 are immersed in the SC1 liquid thus prepared for 10 minutes.
[0098]
As described in, for example, Ultra Clean ULSI Technology (Tadahiro Omi, Baifukan, p. 172), ammonia water slick-etches the silicon oxide surface, so it is not preferable to soak for a long time.
[0099]
Thereafter, washing is performed for 10 minutes with running water using pure water, and the washing is completed. This pure water has, for example, a specific resistance value of 10 MΩcm or more. Then, it is dried quickly by a spin dryer or the like.
[0100]
Next, when the single-crystal silicon piece 6 is cut to form the single-crystal silicon thin film 5, annealing at 600 ° C. for 30 minutes using an electric furnace or heat treatment by lamp annealing is performed. As a result, as shown in FIG. 2 (g), the single-crystal silicon piece 6a is separated and separated from the hydrogen ion implantation implantation surface 10, and the SOI substrate 1 including the single-crystal silicon thin film 5 is formed. In this case, the adhesiveness of the joint does not deteriorate.
[0101]
The single-crystal silicon thin film 5 on the surface of the SOI substrate 1 is set so that the silicon film thickness is preferably 300 nm. In addition, the orientation of the substrate surface of the single crystal silicon thin film 5 is set to be (100), (110), or (111). In this way, a sufficiently flat surface having a mirror surface can be obtained. That is, an SOI substrate having a silicon film surface that is so flat that surface polishing is not required can be manufactured.
[0102]
Here, the surface state of the silicon oxide film 3 shown in FIG. 2B will be described with reference to FIG.
[0103]
As shown in FIG. 3, the silicon oxide film 3 on the light transmitting substrate 2 has irregularities on the surface. This surface image is data obtained by extracting irregularities in a specific linear cross section from an AFM (Atomic Force Microscope) image of the surface of the silicon oxide film 3.
[0104]
In the silicon oxide film 3 of the present embodiment, the maximum inclination angle due to surface irregularities has a tangent (tangent) of 0.04 or less with respect to the angle formed with the substrate surface. Here, the surface of the light transmissive substrate 2 is parallel to a dotted line indicating a height of 0 in FIG.
[0105]
When the silicon oxide film 3 thus formed and the single crystal silicon piece 6 covered with the silicon oxide film 4 are dried and bonded after SC1 cleaning and pure water cleaning, the silicon oxide film 3 and the silicon oxide film 4 are bonded together. Was joined with a slight force. Here, at the time of bonding, if force was applied only at the beginning, spontaneous bonding took place thereafter. Such spontaneous bonding is hereinafter referred to as having self-bonding properties.
[0106]
Here, FIG. 7 shows an example of a cross section of a silicon oxide film on a substrate in a conventional configuration, for example. In this case, a silicon oxide film having a thickness of 500 nm or more was formed on the substrate. As shown in FIG. 7, the tangent of the angle formed by the maximum slope of the surface irregularities with the substrate surface is 0.06 or more. In this case, the absolute value of the surface irregularities of the conventional silicon oxide film (fluctuation in the vertical direction from the substrate surface) is, for example, about the same as the absolute value of the surface irregularities of the silicon oxide film 3 of the present embodiment shown in FIG. It is smaller.
[0107]
Here, when the substrate on which the silicon oxide film was stacked as shown in FIG. 7 was bonded to a single crystal silicon piece, the bonding was not successfully performed. That is, when the tangent of the angle formed by the maximum inclination angle of the surface irregularities to the substrate surface was 0.06 or more, the substrate did not have self-bonding property.
[0108]
The silicon oxide film 4 on the single crystal silicon piece 6 is obtained by forming a thermal oxide film on the originally flat single crystal silicon piece 6 by thermal equilibrium. That is, for example, a commercially available single crystal silicon piece 6 has flatness as a specification. For this reason, the flatness when a coating film having a predetermined thickness is formed can be predicted to some extent. The silicon oxide film 4 has a certain degree of flatness up to a thickness of about 500 nm.
[0109]
As described above, a sufficient adhesive force cannot be obtained even if a measure such as improving the washing conditions before the adhesive is taken against the decrease in the adhesive force caused by the surface unevenness due to the micro roughness. Therefore, peeling of the single crystal silicon thin film in peeling / separation cannot be avoided. That is, cleaning alone may not be sufficient.
[0110]
Next, such a substrate on which a silicon oxide film having a tangent of the maximum inclination angle of the surface unevenness of 0.06 or more is laminated is subjected to surface polishing by a chemical mechanical polishing (CMP) method or the like. went. This makes it possible to make the coated silicon oxide film have a tangent of the angle between the maximum inclination angle of the surface irregularities and the substrate surface smaller than 0.06, preferably 0.04. In this case, the substrate on which the silicon oxide film was laminated and the single crystal silicon piece were bonded and joined.
[0111]
Here, the wettability to water of the light transmissive substrate 2 coated with the silicon oxide film 3 of the present embodiment was measured after cleaning with the SC1 cleaning liquid. Specifically, as shown in FIG. 4, the contact angle θ with respect to water W was measured using a contact angle measuring device.
[0112]
Using a contact angle measuring device, an image at the moment when the water W was dropped on the surface of the silicon oxide film 3 was taken from the cross-section observation direction. Here, the angle formed by the tangent (dotted line) at the position where the end of the water droplet is in contact with the surface of the silicon oxide film 3 and the surface of the light transmitting substrate 2 was measured as the contact angle θ.
[0113]
The light transmitting substrate 2 and the dripping water W were set at 25 ° C. The contact angle θ was measured from the image immediately after dropping. The amount of water dropped was 1 microliter. As the water W to be dropped, “distilled water for injection” manufactured by Otsuka Pharmaceutical Co., Ltd. was used.
[0114]
In the light transmitting substrate 2 having the surface unevenness as shown in FIG. 3 and coated with the silicon oxide film 3 of the present embodiment, a contact angle θ of 10 ° or less with water W was measured after the SC1 cleaning. In this case, as described above, the tangent of the angle formed between the silicon oxide film 3 and the maximum inclination angle of the surface irregularities of the light transmitting substrate 2 was 0.04 or less.
[0115]
Further, the wettability of the single crystal silicon piece 6 subjected to the oxidation treatment and covered with the silicon oxide film 4 was measured in the same manner as in the light transmitting substrate 2. Also in this case, a contact angle θ of 10 ° or less with respect to water W was measured after SC1 cleaning.
[0116]
Then, as described above, when the silicon oxide film 3 and the silicon oxide film 4 were bonded to each other after drying, they were bonded with a small force and with a self-bonding property.
[0117]
Here, the adhesion (adhesion) after bonding can be estimated as follows. That is, the evaluation of the adhesive strength can be performed by a test in which the adhered thin film is peeled from the end portion. According to "Elasticity Theory" by Eri de Landau-Jem Lifshitz (translated by Tozo Satoh, Tokyo Book), a thin layer of thickness h is departed from the object against the surface traction on the peeling surface. When peeled off by an external force acting on this, the adhesive force α per unit length is
α = {Eh3/ 24 (1-σ2)} (∂2ζ / ∂x2)2
Is represented by
[0118]
Here, E: Young's modulus of the thin film, σ: Poisson's ratio of the thin film, h: Thickness of the thin film, x: Lateral axis of the plane where the thin film adheres, ζ: Peeling off in the normal direction of the thin film This is the displacement of the film that is about to be performed. This situation is shown in FIG. 8 as a schematic sectional view. As shown in FIG. 8, the gap thickness at coordinates that have moved laterally by a distance x from the end of the bonding surface (x = 0) is ζ, and ζ and x are variables. In FIG. 8, the tape T plays a role of giving a force for peeling the thin layer 29 from the object 28. That is, when the thin layer 29 is peeled off from the object 28 using, for example, the tape T, the second order differential of the displacement ζ from the bonding surface of the thin layer 29 contributes to the adhesive force. As described above, the adhesive force α can be obtained by calculating the second-order partial derivative of the displacement in the normal direction of ζ with respect to the x-axis.
[0119]
Here, as shown in FIG. 2 (f), the light-transmitting substrate 2 and the single-crystal silicon piece whose tangent (tangent) of the angle formed by the surface irregularities to the substrate surface is 0.06 or less are used. In the case where No. 6 was bonded, the adhesive strength was evaluated by the above method. In this case, a large value of 0.6 N / m or more was obtained as the adhesive force.
[0120]
On the other hand, for example, when the tangent (tangent) of the angle formed by the surface irregularities to the substrate surface is 0.06 or more, it is not self-joining, and the adhesive force in this case is 0.2 N / m. Only about a value was obtained.
[0121]
Here, the evaluation of the adhesive force is performed after the bonding and before the strengthening of the adhesive force by a heat treatment or the like. That is, for example, by further performing a heat treatment thereafter, the adhesive strength can be improved by several orders of magnitude. As described above, the SOI substrate 1 of the present embodiment has an adhesive strength of 0.6 N / m or more after the bonding of the silicon oxide film 3 and the silicon oxide film 4 and before the enhancement of the adhesive strength by heat treatment or the like. This is the configuration. Therefore, for example, a larger adhesive force can be obtained even after the heat treatment, as compared with a case where the heat treatment is performed on an SOI substrate having an adhesive force of about 0.2 N / m after bonding.
[0122]
Further, as described above, the silicon oxide film 3 which is a coating film of the light-transmitting substrate 2 is formed at a temperature of about 320 ° C. by a plasma chemical vapor deposition method in which a mixed gas of a TEOS gas and an oxygen gas flows to form a film. It was made. That is, the silicon oxide film 3 formed by the plasma-enhanced chemical vapor deposition method is a film that is easily bonded to the silicon oxide film 4 as the coating film.
[0123]
On the other hand, such a coating film was produced by a sputtering method in which an Ar gas and an oxygen gas were flowed through a silicon oxide target and RF reactive sputtering was performed. In this case, the tangent of the angle formed by the surface roughness due to the microroughness was about 0.06 or more. Further, the contact angle θ with water W was 10 ° or more. Further, in this case, even when the substrate on which the coating film is laminated and the single-crystal silicon piece are bonded to each other, no bonding was performed with self-bonding properties.
[0124]
As described above, in the SOI substrate 1 of the present embodiment, the silicon oxide film 3 having the surface irregularities whose tangent to the angle formed with the surface of the light transmitting substrate 2 is 0.06 or less is used as the coating film. And the silicon oxide film 4 of FIG.
[0125]
The SOI substrate 1 has a configuration in which the surface of the silicon oxide film 3 and the surface of the silicon oxide film 4 have a contact angle θ with water W of 10 ° or less.
[0126]
The SOI substrate 1 has a configuration in which the silicon oxide film 3 is formed by a plasma enhanced chemical vapor deposition method using a mixed gas of a TEOS gas and an oxygen gas.
[0127]
According to these configurations, the adhesive force between silicon oxide film 3 and silicon oxide film 4 can be made 0.6 N / m or more. Since the SOI substrate 1 has a configuration in which the adhesive strength is increased in this way, film peeling does not occur. In addition, since film peeling does not occur, the yield can be improved and the cost can be reduced.
[0128]
Here, in order to join the silicon oxide film 3 and the silicon oxide film 4, the surface condition, surface cleanliness, and surface activity of each film are important. Such a junction is realized by a contribution by van der Wals force, a contribution by electric dipole, and a contribution by hydrogen bonding. Then, when the surfaces to be bonded are similar in the balance of these contributions, it becomes easy to bond. According to the above configuration, the balance of these contributions can be made similar between the surfaces to be bonded. Therefore, the adhesive strength can be improved as described above.
[0129]
Modifications according to the embodiment of the present invention will be described below with reference to FIGS.
[0130]
Hereinafter, as a modified example of the above-described embodiment, an example of an SOI substrate including a polycrystalline silicon film in addition to a single crystal silicon thin film on a substrate will be described. In this case, for example, a polycrystalline silicon film is formed on a part of the substrate, and thereafter, a single crystal silicon is partially formed.
[0131]
To manufacture the SOI substrate as described above, first, a silicon oxide film 13 as an insulating film is laminated on the light transmitting substrate 2 shown in FIG. 5A as shown in FIG. 5B.
[0132]
Next, as shown in FIG. 5C, an amorphous silicon film 14 is formed by flowing a monosilane gas and a hydrogen gas by a plasma enhanced chemical vapor deposition method.
[0133]
Then, dehydrogenation annealing is performed, and thereafter, as shown in FIG. 5D, a portion where the polycrystalline silicon TFT is formed is melted by irradiation with an excimer laser indicated by an arrow. Thereafter, the melted region is polycrystallized, and a polysilicon film 14a is formed as shown in FIG.
[0134]
Next, the silicon film is etched to remove the polysilicon film 14b by photolithography in order to form a portion for mounting the single crystal silicon piece. The remaining polysilicon film 14a is used as the polysilicon region 12 as shown in FIG. Then, after washing with SC1 solution / pure water, it is dried.
[0135]
On the other hand, the surface of the single crystal silicon piece 6 is also oxidized to form a silicon oxide film 4, hydrogen ions are implanted, washed with SC1 solution / pure water, and then dried. Then, as shown in FIG. 5 (g), the silicon oxide film 4 of the single crystal silicon piece 6 is bonded to the silicon oxide film 13.
[0136]
Thereafter, similarly to the above-described embodiment, heat treatment is performed in an electric furnace or a lamp furnace to separate and separate the single-crystal silicon piece 6 from the hydrogen ion implantation implantation surface 10 as shown in FIG. Thus, a single-crystal silicon thin film 5 is obtained.
[0137]
Here, if the thickness of the single crystal silicon thin film 5 is set to be equal to that of the polysilicon region 12, it is very useful in a TFT forming process using the polysilicon region 12 and the single crystal silicon film 5. It is.
[0138]
Here, since the SOI substrates 1 and 11 prepared as described above are light-transmitting substrates, they can be particularly easily used for a display device. For example, a thin film transistor is formed using the single crystal silicon thin film 5. Then, the thin film transistor can be used for a display device such as a TFT liquid crystal display (LCD: Liquid Crystal Display) device, a TFT organic electroluminescence (OLED: Organic Light Emitting Diode) display device, and the like.
[0139]
As described above, when the SOI substrates 1 and 11 are used as the display panel driven by the active matrix, uniformity, stability, and high performance of the transistor can be achieved. Further, it becomes possible to integrate a system such as a peripheral driver and a timing controller from an active matrix driver.
[0140]
The procedure for manufacturing a thin film transistor (TFT) using the SOI substrates 1 and 11 is the same as that of a normal TFT process.
[0141]
For example, in order to make a coplanar transistor, a silicon film is made into islands from the SOI substrates 1 and 11, and as shown in FIG.2A gate insulating film 22 which is a system insulating film is formed.
[0142]
Subsequently, after the gate electrode film 23 is formed and patterned, phosphorus or boron is ion-implanted to form the low-resistance silicon film 24 (n+Type or p+Mold silicon film) is partially obtained. After activation annealing by heat, SiO 22An interlayer insulating film 26 as a system insulating film is formed. The portion masked by the gate electrode film 23 becomes the channel region 25.
[0143]
After opening a contact hole in the interlayer insulating film 26, a source / drain metal film 27 is formed and patterned.
[0144]
In this manner, as shown in FIG. 6, a single crystal silicon TFT or a partial single crystal silicon TFT, which is the thin film transistor 21, can be manufactured.
[0145]
As described above, the present invention relates to a silicon semiconductor used for manufacturing an integrated circuit or a thin film transistor, and a single crystal silicon thin film or a single crystal as a semiconductor material forming a transistor among transistor devices manufactured from the silicon semiconductor. The present invention relates to a material for a transistor element using a silicon film and a non-single-crystal silicon film, and more particularly to a method for manufacturing an SOI substrate, a display device, and an SOI substrate.
[0146]
Here, an integrated circuit element technology for forming an element structure such as a transistor on a substrate by integration is developed with the spread of computers.
[0147]
In this integrated circuit device technology, for example, a single crystal silicon substrate is processed to form about several hundred million transistors on the substrate. Specifically, a commercially available single crystal silicon wafer having a thickness of less than 1 mm and a diameter of about 200 mm is processed, and a large number of transistors are formed thereon.
[0148]
The purpose of SOI substrates used in the field of integrated circuits is to fabricate good transistors and dramatically improve the function of semiconductor elements. Therefore, the substrate only needs to be an insulating film. May be opaque, crystalline or amorphous. In this field, when a transistor is formed using an SOI substrate, the elements are completely separated from each other, so that there are few restrictions on operation and good characteristics and high performance as a transistor are exhibited.
[0149]
On the other hand, when an SOI substrate is used for the display device according to the present invention, it is desirable that the SOI substrate be light-transmissive as described above.
[0150]
Further, in the configuration described in JP-A-2000-30996, when a single-crystal silicon film is formed on a light-transmitting substrate by bonding, separation, and separation, the size of the single-crystal silicon piece is not necessarily the size of the glass substrate. And the maximum diameter was about 12 inches (300 mm). Therefore, according to this configuration, there is a problem that a single-crystal silicon thin film cannot be formed on the entire surface of the substrate.
[0151]
On the other hand, in the SOI substrate according to the present invention, a single-crystal silicon thin film can be formed over almost the entire surface of the substrate, as in the above-described SOI substrate 1.
[0152]
The present invention is not limited to the above-described embodiments, but can be variously modified within the scope shown in the claims, and can be obtained by appropriately combining the technical means disclosed in the embodiments. Is also included in the technical scope of the present invention.
[0153]
The specific embodiments described above are merely for clarifying the technical contents of the present invention, and the present invention is not limited to such specific examples and should not be construed in a narrow sense. Various modifications are possible within the scope of the claims, and the modified embodiments are also included in the technical scope of the present invention.
[0154]
【The invention's effect】
As described above, the SOI substrate according to the present invention has a configuration in which the substrate is a light transmissive substrate and the division is performed by heat treatment.
[0155]
Therefore, there is an effect that a uniform and high-performance transistor without variation can be provided. Further, since the substrate is a light-transmitting substrate, an effect is obtained that the substrate can be used as an active matrix substrate of a display device. Also, there is an effect that the heat treatment does not deteriorate the adhesiveness of the joint.
[0156]
As described above, in the SOI substrate according to the present invention, as for the bonding portion, the tangent of the angle between the substrate surface and the unevenness having a height of 5 nm or less measured in the range of 1 to 5 μm square is 0. This is a configuration in which a coating film having a surface of not more than 06 is bonded.
[0157]
Therefore, since the surface unevenness is small, an effect that the adhesive strength between the coating film and the coating film covering the single crystal silicon piece can be enhanced can be obtained.
[0158]
As described above, the SOI substrate according to the present invention has a configuration in which the surface of the coating film and the surface of the coating film each have a contact angle with water of 10 ° or less.
[0159]
Therefore, since the coating film and the coating film have good wettability to water, there is an effect that they can be satisfactorily bonded to each other.
[0160]
As described above, the SOI substrate according to the present invention has a configuration in which the coating film is a silicon oxide film formed by a plasma enhanced chemical vapor deposition method using a mixed gas of TEOS gas and oxygen gas.
[0161]
Therefore, there is an effect that a coating film that can be reliably obtained can be easily bonded to the coating film.
[0162]
As described above, the SOI substrate according to the present invention has a configuration in which the bonding portion is formed by bonding a coating film of silicon oxide having a thickness of 5 nm to 300 nm.
[0163]
Therefore, since the thickness of the silicon oxide film is large, it is hardly affected by fixed charges on the surface of the light-transmitting substrate, and the effect of improving the characteristics of the transistor formed on the single crystal silicon thin film of the SOI substrate can be obtained.
[0164]
As described above, the SOI substrate according to the present invention has a configuration in which the bonding strength of the bonding portion is 0.6 N / m or more.
[0165]
Therefore, since the adhesive strength is high, there is an effect that the adhesive does not peel off.
[0166]
As described above, the display device according to the present invention is configured to include any one of the above-described SOI substrates on which the semiconductor element structure is formed.
[0167]
Therefore, it is possible to obtain a uniform and high-performance transistor with no variation, and it is possible to provide a high-performance display device using the transistor.
[0168]
As described above, the method for manufacturing a semiconductor device according to the present invention includes, before the bonding step, an adjusting step of adjusting the surface of the coating film so that the tangent of the angle between the coating film and the substrate surface is 0.06 or less. It is a configuration that includes.
[0169]
Therefore, since the bonding is performed after the coating film and the single-crystal silicon piece have good bonding properties, the strength of this bonding can be increased, and there is an effect that film peeling does not occur.
[Brief description of the drawings]
FIG. 1 is a sectional view showing one embodiment of an SOI substrate according to the present invention.
2A is a sectional view of a substrate included in the SOI substrate, FIG. 2B is a sectional view showing a state in which a coating film is laminated on the substrate, and FIG. 2C is a sectional view of a single crystal silicon piece. It is sectional drawing, (d) is sectional drawing which shows the state which covered the coating film on the single crystal silicon piece, (e) is sectional drawing which shows a mode that hydrogen ion is implanted in the state of (d). (F) is a cross-sectional view showing a state in which the single crystal silicon piece shown in (e) is bonded to the substrate shown in (b), and (g) is a section obtained by dividing and peeling the single crystal silicon piece. FIG. 6 is a cross-sectional view showing a state in which the device is manufactured.
FIG. 3 is a cross-sectional view showing a state of surface irregularities of the coating film laminated on the substrate.
FIG. 4 is a cross-sectional view illustrating a wet state of water on a surface of the substrate on which the coating film is laminated.
5A and 5B are diagrams showing a procedure for producing a modification of the SOI substrate according to the present invention, wherein FIG. 5A is a sectional view of a substrate included in the SOI substrate, and FIG. It is sectional drawing which shows the state which laminated | stacked, (c) is sectional drawing which shows the state which laminated | stacked the amorphous silicon film to the state shown to (b), (d) melt | dissolved the said amorphous silicon film by irradiation of an excimer laser. FIG. 4E is a cross-sectional view showing a state in which a polysilicon film is formed, and FIG. 4F is a cross-sectional view showing a state in which a region for mounting a single-crystal silicon piece is formed by photolithography. It is a sectional view, (g) is a sectional view showing the state where the above-mentioned single crystal silicon piece was put, and (h) is a section showing the situation where the above-mentioned single crystal silicon piece is divided and peeled to produce the above-mentioned SOI substrate. It is a diagram.
FIG. 6 is a cross-sectional view illustrating an example of a thin film transistor formed using the SOI substrate.
FIG. 7 is a cross-sectional view showing a state of surface irregularities of a silicon oxide film laminated on a substrate in a conventional configuration.
FIG. 8 is a schematic cross-sectional view showing a bonding strength evaluation method.
[Explanation of symbols]
1,11 SOI substrate
2) Light transmissive substrate (substrate)
3 Silicon oxide film (coating film)
4 Silicon oxide film (coating film)
5% single crystal silicon thin film
6 single crystal silicon piece
10 ° hydrogen ion implantation implantation surface (hydrogen ion implantation layer)
12 polysilicon area
13 silicon oxide film (insulating film)
14 amorphous silicon film
21 thin film transistor
22 gate insulating film
23 gate electrode film
24 ° low resistance silicon film (n+Type silicon film, p+Type silicon film)
25 channel area
26 interlayer insulation film
27 source / drain metal film
W water
θ contact angle

Claims (8)

基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が水素イオンの注入層にて分断されて単結晶シリコン薄膜となっているSOI基板において、
上記基板が光透過性基板であり、
上記分断が熱処理によって行われたことを特徴とするSOI基板。
It includes a bonding portion where a coating film formed on a substrate and a coating film covering a single crystal silicon piece are bonded, and the single crystal silicon piece is divided by a hydrogen ion implantation layer to form a single crystal silicon thin film. SOI substrate,
The substrate is a light-transmitting substrate,
An SOI substrate, wherein the division is performed by heat treatment.
基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、
上記接合部は、上記コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、上記基板表面とのなす角度の正接が0.06以下である表面を有する上記コーティング膜を接合したものであることを特徴とするSOI基板。
An SOI substrate including a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single crystal silicon piece, wherein the single crystal silicon piece is divided into a single crystal silicon thin film,
The bonding film has a surface having a tangent of an angle of 0.06 or less with respect to the substrate surface with respect to unevenness having a height of 5 nm or less measured in a range of 1 to 5 μm square of the coating film surface. An SOI substrate characterized by being bonded to a SOI substrate.
基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、
上記コーティング膜の表面と上記被覆膜の表面とは、それぞれ水との接触角が10°以下であることを特徴とするSOI基板。
An SOI substrate including a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single crystal silicon piece, wherein the single crystal silicon piece is divided into a single crystal silicon thin film,
An SOI substrate, wherein the surface of the coating film and the surface of the coating film each have a contact angle with water of 10 ° or less.
基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、
上記コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜であることを特徴とするSOI基板。
An SOI substrate including a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single crystal silicon piece, wherein the single crystal silicon piece is divided into a single crystal silicon thin film,
An SOI substrate, wherein the coating film is a silicon oxide film formed by a plasma enhanced chemical vapor deposition method using a mixed gas of a TEOS gas and an oxygen gas.
基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、
上記接合部は、酸化珪素からなる、5nmないし300nmの厚みの上記コーティング膜を接合したものであることを特徴とするSOI基板。
An SOI substrate including a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single crystal silicon piece, wherein the single crystal silicon piece is divided into a single crystal silicon thin film,
The SOI substrate, wherein the bonding portion is formed by bonding the coating film made of silicon oxide and having a thickness of 5 nm to 300 nm.
基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、
上記接合部の接着力が0.6N/m以上であることを特徴とするSOI基板。
An SOI substrate including a bonding portion formed by bonding a coating film formed on a substrate and a coating film covering a single crystal silicon piece, wherein the single crystal silicon piece is divided into a single crystal silicon thin film,
An SOI substrate, wherein the bonding strength of the joint is 0.6 N / m or more.
半導体素子構造が形成された、請求項1ないし6のいずれか1項に記載のSOI基板を備えている表示装置。A display device comprising the SOI substrate according to any one of claims 1 to 6, wherein a semiconductor element structure is formed. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合する接合工程を含んでいるSOI基板の製造方法において、
上記接合工程の前に、上記コーティング膜の表面を、上記基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいることを特徴とするSOI基板の製造方法。
A method for manufacturing an SOI substrate, comprising a bonding step of bonding a coating film formed on a substrate and a coating film covering a single crystal silicon piece,
A method of manufacturing an SOI substrate, comprising, before the bonding step, an adjusting step of adjusting a surface of the coating film so that a tangent of an angle between the coating film and the substrate surface is 0.06 or less. .
JP2002299577A 2002-09-25 2002-10-11 Soi substrate, manufacturing method thereof and display device Pending JP2004134675A (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2002299577A JP2004134675A (en) 2002-10-11 2002-10-11 Soi substrate, manufacturing method thereof and display device
US10/668,186 US7508034B2 (en) 2002-09-25 2003-09-24 Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
TW092126486A TWI260746B (en) 2002-09-25 2003-09-25 Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
CN200910207679A CN101694847A (en) 2002-09-25 2003-09-25 Semiconductor device and display device
CNB03159798XA CN100573824C (en) 2002-09-25 2003-09-25 Monocrystalline silicon and SOI substrate, semiconductor device and manufacture method thereof, display unit
KR1020030066670A KR100693881B1 (en) 2002-09-25 2003-09-25 Semiconductor device, display device, and manufacturing method of semiconductor device
FR0311250A FR2844394B1 (en) 2002-09-25 2003-09-25 MONOCRYSTALLINE SILICON SUBSTRATE, SOI-TYPE SUBSTRATE, SEMICONDUCTOR DEVICE, DISPLAY DEVICE, AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE
KR1020050125315A KR100641209B1 (en) 2002-09-25 2005-12-19 Single-crystal silicon substrate, soi substrate, and display device
US12/240,428 US20090095956A1 (en) 2002-09-25 2008-09-29 Single-crystal silicon substrate, soi substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US13/250,220 US20120012972A1 (en) 2002-09-25 2011-09-30 Single-crystal silicon substrate, soi substrate, semiconductor device, display device, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002299577A JP2004134675A (en) 2002-10-11 2002-10-11 Soi substrate, manufacturing method thereof and display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008015590A Division JP5154243B2 (en) 2008-01-25 2008-01-25 Manufacturing method of SOI substrate

Publications (1)

Publication Number Publication Date
JP2004134675A true JP2004134675A (en) 2004-04-30

Family

ID=32449081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002299577A Pending JP2004134675A (en) 2002-09-25 2002-10-11 Soi substrate, manufacturing method thereof and display device

Country Status (1)

Country Link
JP (1) JP2004134675A (en)

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526006A (en) * 2004-12-24 2008-07-17 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Wafer surface processing method
EP1978554A2 (en) 2007-04-06 2008-10-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
JP2008283171A (en) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd Display device, method for manufacturing display device, and soi substrate
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2008294417A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate, and manufacturing method of semiconductor device
JP2009003434A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2009004741A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2009094490A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Soi substrate fabricating method
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135453A (en) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device, semiconductor device, and electronic device
JP2009135472A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2009177155A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2010519728A (en) * 2007-02-19 2010-06-03 センブラント リミテッド Printed circuit board
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7776722B2 (en) 2007-05-18 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate, thin film transistor and semiconductor device
US7790572B2 (en) 2007-10-04 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7799620B2 (en) 2007-05-17 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic device
WO2010109712A1 (en) * 2009-03-25 2010-09-30 シャープ株式会社 Insulating substrate for semiconductor device, and semiconductor device
US7829431B2 (en) 2007-07-13 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a SOI with plurality of single crystal substrates
US8048771B2 (en) 2007-11-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
US8168481B2 (en) 2009-04-22 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
US8207046B2 (en) 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
US8247308B2 (en) 2008-07-22 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8283238B2 (en) 2007-06-28 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Layer transfer process for semiconductor device
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2014063759A (en) * 2008-03-28 2014-04-10 Dainippon Printing Co Ltd Catalyst layer transfer film
US10257884B2 (en) 2007-09-13 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and heating system

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526006A (en) * 2004-12-24 2008-07-17 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ Wafer surface processing method
JP2010519728A (en) * 2007-02-19 2010-06-03 センブラント リミテッド Printed circuit board
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
US8823063B2 (en) 2007-04-03 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
KR101441939B1 (en) * 2007-04-03 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi substrate, method for manufacturing the same, and semiconductor device
US9536774B2 (en) 2007-04-03 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
EP1978554A2 (en) 2007-04-06 2008-10-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP2008288569A (en) * 2007-04-06 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing semiconductor substrate
US8748243B2 (en) 2007-04-13 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
JP2008283171A (en) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd Display device, method for manufacturing display device, and soi substrate
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
US7955949B2 (en) 2007-04-20 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
US8629031B2 (en) 2007-04-20 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US7767542B2 (en) 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
KR101436115B1 (en) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2008294417A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate, and manufacturing method of semiconductor device
US8193587B2 (en) 2007-05-17 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic device
US7799620B2 (en) 2007-05-17 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic device
JP2009004741A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009003434A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US7776722B2 (en) 2007-05-18 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate, thin film transistor and semiconductor device
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
US8471272B2 (en) 2007-05-18 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display portion
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US8330221B2 (en) 2007-06-25 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US8283238B2 (en) 2007-06-28 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Layer transfer process for semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7829431B2 (en) 2007-07-13 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a SOI with plurality of single crystal substrates
US7994023B2 (en) 2007-08-10 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
US10257884B2 (en) 2007-09-13 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and heating system
JP2009094490A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Soi substrate fabricating method
US7790572B2 (en) 2007-10-04 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135453A (en) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device, semiconductor device, and electronic device
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
KR101523569B1 (en) * 2007-11-05 2015-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
JP2009135472A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
US8048771B2 (en) 2007-11-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
US8368082B2 (en) 2007-11-27 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
US8211780B2 (en) 2007-12-03 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8207046B2 (en) 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JP2009177155A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2014063759A (en) * 2008-03-28 2014-04-10 Dainippon Printing Co Ltd Catalyst layer transfer film
US8247308B2 (en) 2008-07-22 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2010109712A1 (en) * 2009-03-25 2010-09-30 シャープ株式会社 Insulating substrate for semiconductor device, and semiconductor device
US8168481B2 (en) 2009-04-22 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
US8486772B2 (en) 2009-04-22 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate

Similar Documents

Publication Publication Date Title
JP2004134675A (en) Soi substrate, manufacturing method thereof and display device
KR100693881B1 (en) Semiconductor device, display device, and manufacturing method of semiconductor device
KR100532557B1 (en) Semiconductor device and manufacturing method thereof, soi substrate and display device using the same, and manufacturing method of the soi substrate
JP4772258B2 (en) Manufacturing method of SOI substrate
US7919392B2 (en) Semiconductor device and method of manufacturing the same
JP2004048005A (en) Thin-film transistor formed on metal-thin-film substrate
JP5866086B2 (en) Method for manufacturing semiconductor device
US7465614B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
JPWO2006117900A1 (en) Semiconductor device manufacturing method and semiconductor device
WO2010109712A1 (en) Insulating substrate for semiconductor device, and semiconductor device
WO2009084312A1 (en) Semiconductor device, substrate with single-crystal semiconductor thin film and methods for manufacturing same
US8207046B2 (en) Method for producing semiconductor device and semiconductor device produced by same method
JP2010141246A (en) Method of manufacturing semiconductor device
JP5154243B2 (en) Manufacturing method of SOI substrate
JP2000183351A (en) Manufacture of thin-film semiconductor device
JP2009200526A (en) Soi substrate, and display device using the same
JP2004119636A (en) Semiconductor device and method of manufacturing the same
US8421076B2 (en) Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
JPH11354448A (en) Production method of semiconductor device
JP4545449B2 (en) Manufacturing method of semiconductor device
JP2000077401A (en) Formation of semiconductor film
JPH11354447A (en) Production method of semiconductor device
JPH11307781A (en) Thin film transistor and its manufacture
JP2000323717A (en) Thin film transistor and manufacture of thin film transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050525

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071115

A131 Notification of reasons for refusal

Effective date: 20071127

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818