JP2004134675A - Soi substrate, manufacturing method thereof and display device - Google Patents

Soi substrate, manufacturing method thereof and display device Download PDF

Info

Publication number
JP2004134675A
JP2004134675A JP2002299577A JP2002299577A JP2004134675A JP 2004134675 A JP2004134675 A JP 2004134675A JP 2002299577 A JP2002299577 A JP 2002299577A JP 2002299577 A JP2002299577 A JP 2002299577A JP 2004134675 A JP2004134675 A JP 2004134675A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
substrate
film
crystal silicon
single crystal
surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002299577A
Other languages
Japanese (ja)
Inventor
▲高▼藤 裕
Takashi Itoga
Yutaka Takato
糸賀 隆志
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Abstract

PROBLEM TO BE SOLVED: To prevent an adhered monocrystal silicon membrane from peeling off by improving the adhesion between a coating film on a substrate and the monocrystal silicon membrane to be coated.
SOLUTION: In an SOI substrate 1, an oxidized silicon film 3 on a light transmissive substrate 2 and an oxidized silicon film 4 formed over a monocrystal silicon membrane 5 are bonded. In ruggedness on a surface of the oxidized silicon film 3, a tangent of an angle formed with a surface of the light transmissive substrate 2 is ≤0.06. Besides, a contact angle of each of the oxidized silicon film 3 and the oxidized silicon film 4 with water is ≤10°. Further, an adhesive strength of the monocrystal silicon membrane 5 to the light transmissive substrate 2 is ≥0.6N/m, such that the adhered monocrystal silicon membrane 5 does not peel off.
COPYRIGHT: (C)2004,JPO

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、SOI(Silicon on Insulator)基板、表示装置およびSOI基板の製造方法に関するものであり、より詳細には、例えば水素イオンを注入した単結晶シリコン片を基板に貼り合せ、水素イオンの打込み層にて分割させて得られる単結晶シリコン薄膜を備えているSOI基板、それを用いる表示装置およびSOI基板の製造方法に関するものである。 The present invention relates to an SOI (Silicon on Insulator) substrate, a method of manufacturing a display device and a SOI substrate, and more particularly, for example, a single crystal silicon pieces implanting hydrogen ions bonded to the substrate, implantation of hydrogen ions SOI substrate comprises a monocrystalline silicon thin film obtained by dividing by the layer, a method of manufacturing a display device and a SOI substrate using the same.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
薄膜トランジスタ(Thin Film Transistor:TFT)技術とは、例えばガラス基板などの光透過性非晶質材料の上に、シリコン膜などの半導体膜を形成して、トランジスタに加工する技術である。 TFT: A (Thin Film Transistor TFT) technology, for example, on the optically transparent amorphous material such as a glass substrate, by forming a semiconductor film such as a silicon film, a technique for processing a transistor. このTFT技術は、液晶ディスプレイを用いたパーソナル情報端末の普及とともに発展してきた。 The TFT technology has evolved with the spread of personal information terminal using the liquid crystal display.
【0003】 [0003]
このTFT技術においては、例えば基板上の非晶質シリコン膜をレーザなどの熱で溶融し、ポリシリコン(多結晶)膜とする。 In this TFT technology, for example by melting an amorphous silicon film on the substrate by heat, such as a laser, a polysilicon (polycrystalline) film. このポリシリコン膜または非晶質シリコン膜を加工して、スイッチング素子としてのMOS型TFTを形成する。 By processing the polysilicon film or amorphous silicon film, forming a MOS type TFT as a switching element. このように、シリコン膜から形成したデバイス(MOS型TFT)を用いて、液晶表示パネルや有機ELパネルなどの表示パネルを作製する。 Thus, by using a device formed from a silicon film (MOS type TFT), for manufacturing a display panel such as a liquid crystal display panel or an organic EL panel. そして、MOS型TFTによって、表示パネルの絵素をアクティブマトリクス駆動する。 Then, the MOS TFT, and to active matrix driving picture elements of the display panel.
【0004】 [0004]
このような構成は、TFT−液晶ディスプレイ(LCD:Liquid Crystal Display)装置、TFT−有機エレクトロ・ルミネッセンス(OLED:Organic Light Emitting Diode)表示装置などに用いられている。 Such an arrangement, TFT- LCD display (LCD: Liquid Crystal Display) device, TFT- organic electroluminescence (OLED: Organic Light Emitting Diode) is used in a display device.
【0005】 [0005]
ここで、スイッチング素子のアクティブマトリクス駆動においては、さらに高性能なシリコンのデバイスが求められるとともに、周辺ドライバ、タイミングコントローラ等のシステム集積化が求められている。 Here, in the active matrix drive of the switching element, further with a high-performance silicon devices are required, peripheral drivers, system integration, such as the timing controller is required.
【0006】 [0006]
しかしながら、従来用いられている非晶質シリコン膜、多結晶シリコン膜では、目標とする性能を得ることができない。 However, the amorphous silicon film which has been conventionally used, the polycrystalline silicon film, it is impossible to obtain a performance to a target.
【0007】 [0007]
これは、多結晶シリコン膜などにおいては、結晶性の不完全性に起因するギャップ内の局在準位や、結晶粒界付近の欠陥ギャップ内における局在準位が存在するためである。 This is because, in the polycrystalline silicon film, localized levels and in the gap due to crystalline imperfection is due to the presence of localized levels in the defect gap near the grain boundaries. すなわち、このような局在準位が存在すると、移動度が低下してしまう。 That is, if such localized states are present, the mobility is reduced. また、サブスレッショルド係数(S係数)の増大によって、トランジスタの性能が不十分となり、高性能なシリコンのデバイスを形成できない。 Further, by increasing the subthreshold coefficient (S factor), the transistor performance is insufficient, can not form a device of high performance silicon.
【0008】 [0008]
また、シリコン膜の結晶性が不完全であれば、シリコン−ゲート絶縁膜界面に固定電荷が形成されやすい。 Further, if the incomplete crystalline silicon film, a silicon - fixed charges in the gate insulating film interface is easily formed. このため、薄膜トランジスタの閾値電圧制御が困難となる。 Therefore, the threshold voltage control of the thin film transistor becomes difficult. また、所望の値の閾値電圧を得ることができない。 Further, it is impossible to obtain a threshold voltage of a desired value.
【0009】 [0009]
また、例えばTFT−液晶ディスプレイにおいては、レーザ光による加熱などによって非晶質シリコン膜から多結晶シリコン膜を得る。 Further, for example, TFT- in a liquid crystal display to obtain a polycrystalline silicon film from the amorphous silicon film, such as by heating with a laser beam. ここで、レーザ照射エネルギーはある程度の揺らぎを生ずるので、得られる多結晶シリコン膜の粒径が一定ではなくなってしまう。 Here, the laser irradiation energy than produce a degree of fluctuation, the particle size of the polycrystalline silicon film obtained becomes not constant. したがって、移動度や閾値電圧に大きなばらつきが生じてしまう。 Therefore, a large variation occurs in the mobility and threshold voltage.
【0010】 [0010]
また、プラズマCVD(Chemical Vapor Deposition)法などを用いて成膜した非晶質シリコン膜を、レーザ光によって加熱させた後に結晶化させる場合には、シリコン膜周辺が加熱によって瞬間的にシリコンの融点近くの温度まで上昇する。 Further, an amorphous silicon film formed by using a plasma CVD (Chemical Vapor Deposition) method, in the case of crystallized after being heated by the laser beam, the instantaneous silicon silicon film around the heating melting point to rise to the vicinity of the temperature. このため、基板として無アルカリ高歪点ガラスを用いている場合には、ガラスからアルカリ金属などがシリコンに拡散してしまう。 Therefore, in the case of using a non-alkaline high-strain point glass as the substrate, such as an alkali metal from the glass diffuses into the silicon. これによって、得られるトランジスタ特性が下がってしまうという問題がある。 Thus, there is a problem that obtained transistor characteristics become lowered.
【0011】 [0011]
これに対して、多結晶シリコンの結晶性の均一化、高性能化を求める研究とは別に、単結晶シリコンを用いたデバイスについての研究がなされている。 In contrast, the crystallinity of the uniformity of polycrystalline silicon, apart from the study for obtaining high performance, studies on devices using single-crystal silicon has been made.
【0012】 [0012]
このような単結晶シリコンを用いたデバイスの一例としては、SOI基板がある。 An example of a device using such a single crystal silicon, there is a SOI substrate. ここで、SOIとは、Silicon on Insulatorを意味する。 Here, the SOI, refers to a Silicon on Insulator. SOI基板のためのSOI技術とは、主として非晶質基板の上に単結晶半導体薄膜を形成する技術を意味する。 The SOI technology for SOI substrate, means a technique of forming a single crystal semiconductor thin film on predominantly amorphous substrate. このSOI技術という用語は、多結晶シリコン膜を形成する場合にはあまり用いられない。 The term The SOI technique is not used often in the case of forming a polycrystalline silicon film. SOI技術は、1980年頃から盛んに研究されている分野である。 SOI technology is a field that has been extensively studied from 1980.
【0013】 [0013]
SOI基板の一例としては、SIMOX(Silicon Implanted Oxygen)基板がある。 Examples of the SOI substrate, there is a SIMOX (Silicon Implanted Oxygen) substrate. このSIMOX基板は現在市販されている。 This SIMOX substrate are now commercially available. SIMOX基板は、シリコンウエハに酸素を注入して形成される。 SIMOX substrate is formed by implanting oxygen into a silicon wafer. ここで、比較的重い元素である酸素を所定の深さまで注入するため、注入時の加速電圧によってシリコンウエハの結晶が大きくダメージを受けてしまう。 Here, in order to inject the oxygen is relatively heavy elements to a predetermined depth, crystal silicon wafer will undergo greater damage by an acceleration voltage at the time of injection. したがって、SIMOX基板では、基板上に得られる単結晶の性質が十分なものとならないという問題がある。 Therefore, in the SIMOX substrate, there is a problem that properties of the single crystal obtained on the substrate is not a sufficient. また、二酸化珪素膜の層のストイキオメトリーからのずれによる絶縁性が不完全である。 Also, it is incomplete insulation due to the deviation from stoichiometry of the layer of silicon dioxide film. また、酸素注入が大量に必要なことから、イオン注入のコストが大きくなってしまうという問題がある。 Further, since the oxygen injection is large amounts required, the cost of the ion implantation is increased.
【0014】 [0014]
これに対して、例えば日本国の公開特許公報「特開平5−211128号公報(公開日:1993年8月20日)」に記載された薄い半導体材料フィルムの製造方法においては、単結晶シリコン片を酸化珪素膜で覆ったシリコンベース基板上に貼り合わせて、これを薄膜化する技術が開示されている。 In contrast, for example, Japanese Unexamined Patent Publication of "Hei 5-211128 Patent Publication (Publication Date: August 20, 1993)" In the method for manufacturing a thin semiconductor material film described in the single crystal silicon pieces the bonded on a silicon base substrate covered with silicon oxide film, which thinning techniques are disclosed.
【0015】 [0015]
この技術によると、単結晶シリコンベース基板上に酸化膜を形成し、その上に単結晶シリコン薄膜を形成することができる。 According to this technique, the oxide film formed in the single crystal silicon base substrate, it is possible to form a monocrystalline silicon thin film thereon.
【0016】 [0016]
また、日本国の公開特許公報「特開2000−30996号公報(公開日:2000年1月28日)」には、SOIウエーハの製造方法及びSOIウエーハに関して、シリコンウエハ上の酸化膜厚における、膜厚ばらつきの標準偏差が示されている。 Also, Japanese Unexamined Patent Publication of "Japanese 2000-30996 JP (Publication Date: January 2000 28)", the manufacturing method similar and SOI wafer of the SOI wafer, the oxide film thickness on a silicon wafer, the standard deviation of film thickness variation is shown.
【0017】 [0017]
また、日本国の公開特許公報「特開平6−268183号公報(公開日:1994年9月22日)」に記載された半導体装置の製造方法においては、半導体装置を形成して薄層化した基板を他の支持基板に転写する方法が示されている。 Also, Japanese Unexamined Patent Publication "Japanese Patent 6-268183 Patent (Publication Date: 1994 September 22)" of the method for manufacturing a semiconductor device described in, and formed to thin the semiconductor device method of transferring a substrate to another support substrate are shown.
【0018】 [0018]
この方法においては、半導体層の一方の面に半導体素子を形成した後、薄層化した半導体層と支持基板とを常温陽極接合により接着する。 In this method, after forming a semiconductor element on one surface of the semiconductor layer is bonded by room temperature anodic bonding the semiconductor layer and the supporting substrate is made thin.
【0019】 [0019]
【特許文献1】 [Patent Document 1]
特開平5−211128号公報【0020】 JP-A-5-211128 [0020]
【特許文献2】 [Patent Document 2]
特開2000−30996号公報【0021】 Japanese Unexamined Patent Publication No. 2000-30996 Publication [0021]
【特許文献3】 [Patent Document 3]
特開平6−268183号公報【0022】 JP-A-6-268183 [0022]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかしながら、上述の構成においては、基板上の酸化珪素膜におけるマイクロラフネスから生じた凹凸が、接着力を弱くする要因となって、膜剥がれなどを引き起こすという問題を生ずる。 However, in the configuration described above, unevenness resulting from microroughness in the silicon oxide film on the substrate, is a factor to weaken the adhesive force, causing a problem of causing delamination film.
【0023】 [0023]
すなわち、特開平5−211128号公報の構成によれば、シリコンベース基板上の酸化膜を厚くすると、膜厚ばらつきが大きくなってしまう。 That is, according to the configuration of JP-A-5-211128 discloses, when a thick oxide film of the silicon base substrate, the film thickness variation becomes large. これによって、表面凹凸が顕著になり、接合時の接着性やSOI基板の特性に影響を及ぼすという問題がある。 Thus, the surface unevenness becomes remarkable, there is a problem that affects the properties of adhesion and SOI substrates during bonding.
【0024】 [0024]
なお、上記特開2000−30996号公報には、膜厚ばらつきの標準偏差が大きくなった時の単結晶シリコン薄膜の膜厚均一性について記載がある。 The above JP-A-2000-30996 discloses, it is described the film thickness uniformity of the single-crystal silicon thin film when the standard deviation of the variation in film thickness is increased. しかしながら、接着時に空隙が発生することや、分離・剥離時にシリコン薄膜に膜剥がれを生じるといった問題には触れられていない。 However, and that voids are generated at the time of bonding, it is not mentioned in the problem causing film peeling the silicon film during separation and delamination.
【0025】 [0025]
また、特開平6−268183号公報には、薄層化した半導体層と支持基板との凹凸、平坦性については記載されていない。 JP-A-6-268183, the unevenness of the supporting substrate and the thinned semiconductor layer, does not describe the flatness.
【0026】 [0026]
このように、光透過性基板上にコーティングした酸化珪素膜のマイクロラフネスから生じた凹凸は、接着力を弱くする要因となる。 Thus, irregularities resulting from the micro-roughness of the silicon oxide film coated on the light transmitting substrate is a factor to weaken the adhesion. これによって、分離・剥離を生じて、シリコン膜を基板上に形成した後の膜剥がれなどを引き起こすなどの良品率低下を招く。 Thus, it occurs the separation and stripping, lead to yield rate reduction in the silicon film or the like causes a delamination film after forming on the substrate.
【0027】 [0027]
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、接着力を向上させたSOI基板、表示装置およびSOI基板の製造方法を提供することにある。 The present invention has been made in view of the above problems, and an object, an SOI substrate with improved adhesion, and to provide a method of manufacturing a display device and a SOI substrate.
【0028】 [0028]
【課題を解決するための手段】 In order to solve the problems]
本発明に係るSOI基板は、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が水素イオンの注入層にて分断されて単結晶シリコン薄膜となっているSOI基板において、上記基板が光透過性基板であり、上記分断が熱処理によって行われたことを特徴としている。 SOI substrate according to the present invention includes a joint formed by bonding a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the single crystal silicon pieces by injection layer of hydrogen ions in SOI substrate is divided has a single-crystal silicon thin film, the substrate is a light transmitting substrate, and wherein said cutting is performed by heat treatment.
【0029】 [0029]
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。 The SOI substrate, is bonded to the single crystal silicon pieces on a substrate, to obtain a single-crystal silicon thin film by cutting and peeling the single crystal silicon pieces by injection layer. これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。 Thus, the crystal orientation of the silicon film can be formed a uniform single crystal silicon thin film. また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。 Further, there is no variation, it is possible to obtain a uniform and high-performance transistors. すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。 That is, making the transistor characteristics (threshold voltage, mobility) of the suppression or non-uniformity of, to achieve high performance such as high mobility, a transistor of a portion which is required stringent specifications for variations and performance can do.
【0030】 [0030]
また、上記基板が光透過性基板なので、表示装置のアクティブマトリクス基板に用いることができる。 Further, the substrate is so light transmitting substrate can be used for an active matrix substrate of the display device.
【0031】 [0031]
また、質量が酸素イオンよりはるかに軽い水素イオンを打ち込むので、単結晶シリコン片の全面の結晶質を、打ち込む前とあまり変わらないように保ち、酸素イオン打ち込みによるシリコンの結晶質低下の問題を解決できる。 Moreover, since the mass drive the much lighter hydrogen ions than the oxygen ions, the crystalline entire single crystal silicon pieces are implanted before and maintained so as not much, solve the problem of crystalline reduction of silicon by oxygen ion implantation it can.
【0032】 [0032]
また、熱処理によって、単結晶シリコン薄膜の結晶質を、水素イオン打ち込み前と同等な水準に戻すことがきる。 Further, by heat treatment, a crystalline single-crystal silicon thin film, be returned to the same levels as before implantation hydrogen ions kill. この熱処理は例えば600℃程度の温度にて行う。 This heat treatment is carried out at for example 600 ° C. temperature of approximately. この場合には、接合部の接着性を悪化させることがない。 In this case, it does not deteriorate the adhesion of the joint.
【0033】 [0033]
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部は、上記コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、上記基板表面とのなす角度の正接が0.06以下である表面を有する上記コーティング膜を接合したものであることを特徴としている。 SOI substrate according to the present invention, in order to solve the above problems, includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the single crystal silicon pieces in SOI substrate but which is being separated single crystal silicon thin film, the joint, for 1 to height is less uneven 5nm measured in the range of 5μm angle of the coating film surface, formed between the substrate surface it is characterized in that the angle of the tangent is obtained by bonding the coating film having a surface is 0.06 or less.
【0034】 [0034]
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。 The SOI substrate, is bonded to the single crystal silicon pieces on a substrate, to obtain a single-crystal silicon thin film by cutting and peeling the single crystal silicon pieces by injection layer. これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。 Thus, the crystal orientation of the silicon film can be formed a uniform single crystal silicon thin film. また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。 Further, there is no variation, it is possible to obtain a uniform and high-performance transistors. すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。 That is, making the transistor characteristics (threshold voltage, mobility) of the suppression or non-uniformity of, to achieve high performance such as high mobility, a transistor of a portion which is required stringent specifications for variations and performance can do.
【0035】 [0035]
ここで、正接とはタンジェントを意味し、特にタンジェントの絶対値を意味することとする。 Here, the tangent means tangent, and that means in particular the absolute value of the tangent. したがって、上記構成は、タンジェントの絶対値が0以上0.06以下の値であることに相当する。 Therefore, the above configuration is equivalent to the absolute value of the tangent is 0 or 0.06 or less of the value. 上記コーティング膜は、表面に凹凸を有しており、この凹凸のうちの傾斜が最大の面と基板表面とのなす角度の正接が0.06以下となっている。 The coating film has an uneven surface, the tangent of the angle between the inclination largest surface and the substrate surface of the unevenness becomes 0.06 or less. より詳細には、例えば、コーティング膜表面の1〜5μm角の範囲で測定した高さが5nm以下の凹凸について、最大傾斜面が基板表面となす角度の正接が約0.06以下であればよい。 More specifically, for example, height measured in the range of 1~5μm angle for the following irregularities 5nm coating film surface, the maximum slope surface may be equal to or less than the angle of the tangent of about 0.06, which forms the substrate surface .
【0036】 [0036]
このように凹凸が小さい場合には、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力を強めることができる。 If this unevenness is small so can enhance the adhesion between the coating film coated with the coating film and the single crystal silicon pieces.
【0037】 [0037]
また、この正接は0.04以下の値であればさらに望ましい。 Also, the tangent further desirable if the value of 0.04 or less. この場合には、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力をさらに強めることができる。 In this case, it is possible to further enhance the adhesion between the coating film coated with the coating film and the single crystal silicon pieces.
【0038】 [0038]
これによって、光透過性基板表面のマイクロラフネスのために、光透過性基板と単結晶シリコン片との接合性が阻害されるという問題を解決できる。 Thus, for microroughness of the light-transmitting substrate surface can solve the problem of bonding between the light-transmitting substrate and the single crystal silicon pieces is inhibited.
【0039】 [0039]
なお、SOI基板における、基板と単結晶シリコン片とを接合するためのコーティング膜の表面状態は、例えば基板と単結晶シリコン片とを分離して得られる表面凹凸について、AFM法を用いて評価することができる。 Incidentally, in the SOI substrate, the surface state of the coating film for bonding the substrate and the single crystal silicon pieces, for example for the surface unevenness obtained by separating the substrate and the single crystal silicon piece is evaluated using AFM method be able to.
【0040】 [0040]
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記コーティング膜の表面と上記被覆膜の表面とは、それぞれ水との接触角が10°以下であることを特徴としている。 SOI substrate according to the present invention, in order to solve the above problems, includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the single crystal silicon pieces There the SOI substrate has been separated single crystal silicon thin film, the surface and the surface of the coating film of the coating film, it is characterized in that each contact angle with water is 10 ° or less.
【0041】 [0041]
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。 The SOI substrate, is bonded to the single crystal silicon pieces on a substrate, to obtain a single-crystal silicon thin film by cutting and peeling the single crystal silicon pieces by injection layer. これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。 Thus, the crystal orientation of the silicon film can be formed a uniform single crystal silicon thin film. また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。 Further, there is no variation, it is possible to obtain a uniform and high-performance transistors. すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。 That is, making the transistor characteristics (threshold voltage, mobility) of the suppression or non-uniformity of, to achieve high performance such as high mobility, a transistor of a portion which is required stringent specifications for variations and performance can do.
【0042】 [0042]
ここで、上記コーティング膜は、例えば上記基板をコーティングした酸化珪素膜である。 Here, the coating film is, for example, a silicon oxide film coated with the substrate. また、上記被覆膜は、例えば上記単結晶シリコン片を酸化して形成した酸化珪素膜である。 Further, the coating film is, for example, a silicon oxide film formed by oxidizing the single crystal silicon pieces. また、この水は、純水であってもよいし、蒸留水であってもよい。 Also, the water may be pure water or may be distilled water. また、接触角は、そもそも0°(完全ぬれの場合)よりも大きな値をとるので、上記の構成は接触角が0°以上10°以下であることに相当する。 Further, the contact angle, the first place since 0 ° (when fully wetted) takes a value greater than, the above configuration is equivalent to the contact angle is 10 ° or less 0 ° or more.
【0043】 [0043]
コーティング膜と被覆膜とは、水との接触角が10°以下であり、水に対するぬれ性が良好である。 The coating film and the coating film, the contact angle with water is 10 ° or less, wettability with respect to water is good. このように、水のぬれ性が良好な表面は、互いに良好な接合性を有している。 Thus, wettability good surface water has a good bonding with each other. このため、例えばコーティング膜と被覆膜とを接合した後に、熱処理によって単結晶シリコン片を剥離・分離しても、基板に接着されている単結晶シリコン薄膜の膜剥がれを生ずることがない。 Thus, for example, a coating film and the coating film after bonding, even if peeling and separating a single crystal silicon pieces by heat treatment, is not caused the peeling layer of a single crystal silicon thin film is bonded to the substrate. したがって、優れた品質を有するSOI基板を提供できる。 Therefore, it is possible to provide an SOI substrate having an excellent quality.
【0044】 [0044]
より詳細には、コーティング膜と被覆膜とを接合させる際には、例えば接着剤なしで接合する。 More specifically, the time of bonding the coating film and the coating film, for example, bonding with no adhesive. このような場合には、それぞれの膜の表面状態、表面の清浄度、表面の活性度が重要となる。 In such a case, the surface state of each membrane, cleanliness of the surface, the activity of the surface is important. 接着剤なしでの接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。 Bonding without adhesive, contribution of van der Waals force, the contribution by the electric dipole, is realized by contribution of hydrogen bonding. そして、貼り合せる表面同士が、これらの寄与のバランスにおいて似通っている場合には、接着しやすくなる。 Then, it is bonded surface with each other, if you are similar in balance of these contributions, easily adhere. 上述の構成によれば、水に対するぬれ性が良好な表面同士を接着するので、上述の寄与バランスが似ていることになり、接着性を高めることができる。 According to the above arrangement, since the wettability to water adhering a good surface together, will be the contribution balance described above are similar, it is possible to enhance adhesion.
【0045】 [0045]
前述では、それぞれの膜の水に対する接触角のみを示したが、その他に、エチレングリコールやヨウ化メチレン液に対する接触角を測定しても良い。 In the above, shows only the contact angle to water of each film, Other, may be measured contact angle with respect to ethylene glycol and methylene iodide solution.
【0046】 [0046]
なお、コーティング膜と被覆膜とは、例えば、アンモニア水と過酸化水素水とを純水で希釈した洗浄液で洗浄することができる。 Note that the coating film and the coating film, for example, can be cleaned with ammonia and hydrogen peroxide in the cleaning solution diluted with pure water. このように洗浄すれば、コーティング膜と被覆膜との接合前に表面の粒子を除去して、確実に清浄な表面を得ることができる。 By washing this way, to remove particles on the surface prior to bonding the coating film and the coating film can be obtained reliably clean surface. これによって、表面における水との接触角を、より確実に10°以下に抑えることができる。 Thus, the contact angle with water on the surface, can be more reliably suppressed to 10 ° or less.
【0047】 [0047]
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜であることを特徴としている。 SOI substrate according to the present invention, in order to solve the above problems, includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the single crystal silicon pieces in SOI substrate but which is being separated single crystal silicon thin film, that said coating film is a silicon oxide film formed by plasma chemical vapor deposition method using a mixed gas of TEOS gas and oxygen gas It is characterized in.
【0048】 [0048]
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。 The SOI substrate, is bonded to the single crystal silicon pieces on a substrate, to obtain a single-crystal silicon thin film by cutting and peeling the single crystal silicon pieces by injection layer. これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。 Thus, the crystal orientation of the silicon film can be formed a uniform single crystal silicon thin film. また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。 Further, there is no variation, it is possible to obtain a uniform and high-performance transistors. すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。 That is, making the transistor characteristics (threshold voltage, mobility) of the suppression or non-uniformity of, to achieve high performance such as high mobility, a transistor of a portion which is required stringent specifications for variations and performance can do.
【0049】 [0049]
ここで、TEOSガスとは、Tetra Ethyl Ortho Silicateガスを意味する。 Here, the TEOS gas, means Tetra from Ethyl Ortho Silicate gas.
【0050】 [0050]
このように、TEOSガスと酸素ガスとを用いたプラズマ化学気相成長法によって成膜すれば、得られるコーティング膜を、被覆膜と接合しやすいものにできる。 Thus, if deposited by a plasma chemical vapor deposition method using the TEOS gas and oxygen gas, the resulting coating film, it can be provided with easily bonded to the covering film. 一方、例えばスパッタ法によってコーティング膜を成膜した場合には、被覆膜と接合しにくいものとなってしまう。 On the other hand, in case of forming a coating film by a method such as sputtering may become shall hardly bonded to the coating film.
【0051】 [0051]
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部は、酸化珪素からなる、5nmないし300nmの厚みの上記コーティング膜を接合したものであることを特徴としている。 SOI substrate according to the present invention, in order to solve the above problems, includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the single crystal silicon pieces in SOI substrate but which it is being separated single crystal silicon thin film, the joint is formed of silicon oxide, is characterized in that to not 5nm is obtained by bonding the coating film of 300nm thickness.
【0052】 [0052]
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を注入層にて分断・剥離させて単結晶シリコン薄膜を得る。 The SOI substrate, is bonded to the single crystal silicon pieces on a substrate, to obtain a single-crystal silicon thin film by cutting and peeling the single crystal silicon pieces by injection layer. これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。 Thus, the crystal orientation of the silicon film can be formed a uniform single crystal silicon thin film. また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。 Further, there is no variation, it is possible to obtain a uniform and high-performance transistors. すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。 That is, making the transistor characteristics (threshold voltage, mobility) of the suppression or non-uniformity of, to achieve high performance such as high mobility, a transistor of a portion which is required stringent specifications for variations and performance can do.
【0053】 [0053]
上記コーティング膜は、5nmないし300nmの厚みの酸化珪素膜である。 The coating film is a silicon oxide film of 5nm to 300nm in thickness. このコーティング膜を接合して接合部が形成される。 Joint is formed by bonding the coating film. この構成によれば、酸化珪素膜の膜厚が厚いので、光透過性基板表面の固定電荷の影響を受けにくくなり、SOI基板の単結晶シリコン薄膜に形成するトランジスタの特性を向上できる。 According to this configuration, the film thickness of the silicon oxide film is thick, less susceptible to fixed charges of the light-transmitting substrate surface can improve the characteristics of the transistors forming the monocrystalline silicon thin film of the SOI substrate. より詳細には、シリコン−ゲート絶縁膜界面に固定電荷が形成されたとしても、単結晶シリコン薄膜に固定電荷の影響を生じさせないので、適切な薄膜トランジスタの閾値電圧制御を行うことができ、また所望の値の閾値電圧を得ることができる。 More specifically, a silicon - be fixed charges in the gate insulating film are formed on the interface, because it does not cause any influence of the fixed charges in the single crystal silicon thin film, it is possible to perform the threshold voltage control of a suitable thin film transistor, also desired it can be obtained in the threshold voltage value.
【0054】 [0054]
また、上記コーティング膜の厚みは、40nmないし300nmであれば、さらに望ましい。 The thickness of the coating film, if to no 40 nm 300 nm, further preferable. この厚みであれば、光透過性基板表面の固定電荷の影響を確実に抑えて、確実にトランジスタ特性を向上できる。 If this thickness, the influence of the fixed charges of the light-transmitting substrate surface reliably suppressed, can be reliably improved transistor characteristics.
【0055】 [0055]
本発明に係るSOI基板は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、上記接合部の接着力が0.6N/m以上であることを特徴としている。 SOI substrate according to the present invention, in order to solve the above problems, includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the single crystal silicon pieces There the SOI substrate has been separated single crystal silicon thin film is characterized by adhesion of the bonding portion is 0.6 N / m or more.
【0056】 [0056]
上記SOI基板は、基板上に単結晶シリコン片を接合させ、この単結晶シリコン片を分断・剥離させて単結晶シリコン薄膜を得る。 The SOI substrate, is bonded to the single crystal silicon pieces on a substrate, to obtain a single-crystal silicon thin film by cutting and peeling the single crystal silicon pieces. これによって、シリコン膜の結晶方位が一定の単結晶シリコン薄膜を形成できる。 Thus, the crystal orientation of the silicon film can be formed a uniform single crystal silicon thin film. また、ばらつきがなく、均一で高性能なトランジスタを得ることができる。 Further, there is no variation, it is possible to obtain a uniform and high-performance transistors. すなわち、トランジスタ特性(閾値電圧、移動度)の不均一性の抑制や、高移動化などの高性能化を達成して、ばらつき・性能に対して厳しい仕様を要求されている部分のトランジスタを作製することができる。 That is, making the transistor characteristics (threshold voltage, mobility) of the suppression or non-uniformity of, to achieve high performance such as high mobility, a transistor of a portion which is required stringent specifications for variations and performance can do.
【0057】 [0057]
ここで、接着力とは、物体から薄層を表面牽引力に逆らって剥ぎ取る際に必要な単位長さ当たりの力である。 Here, the adhesive force is the force per a unit length required when stripping against the surface traction of the thin layer from the object.
【0058】 [0058]
このように、接着力を高めれば、接着剥がれを防止できる。 Thus, Takamere adhesion prevents peeling adhesive. ここで、例えば従来の構成によれば、上記接合部の接着力は0.2N/m程度の値となっていた。 Here, according, for example, the conventional structure, the adhesive force of the bonding portion was a value of about 0.2 N / m. しかしながら、本発明の構成によれば、接着力が0.6N/m以上であり、接着剥がれを防止できる。 However, according to the configuration of the present invention, the adhesive strength is at 0.6 N / m or more, can prevent peeling adhesive.
【0059】 [0059]
なお、ここでの接着力の評価は、接合の後で、熱処理などによる接着力の強化の前に行うものである。 The evaluation of the adhesion strength here is after the bonding, is performed prior to the enhancement of adhesion due to the heat treatment. すなわち、例えばこの後にさらに熱処理を行うことによって、接着力を数桁程度向上できる。 That is, for example, by performing a further heat treatment after this, the adhesive strength can be enhanced several orders of magnitude.
【0060】 [0060]
本発明に係る表示装置は、上記課題を解決するために、半導体素子構造が形成された、上述のいずれかのSOI基板を備えていることを特徴としている。 Display device according to the present invention, in order to solve the above problems, a semiconductor device structure is formed, it is characterized by comprising any of the SOI substrate described above.
【0061】 [0061]
上記SOI基板は、基板が光透過性基板であるので、この基板に半導体素子構造を形成すれば、例えば表示パネルに用いるアクティブマトリクス基板として好適に用いることができる。 The SOI substrate, since the substrate is a light transmitting substrate, by forming a semiconductor device structure on the substrate, can be suitably used as an active matrix substrate used in example display panel.
【0062】 [0062]
また、上記SOI基板を用いて、ばらつきがなく、均一で高性能なトランジスタを得ることができるので、これを用いて高性能な表示装置を提供できる。 Further, by using the SOI substrate, there is no variation, it is possible to obtain a uniform and high-performance transistor can provide a high-performance display device using the same.
【0063】 [0063]
このように、単結晶シリコンを用いてトランジスタ特性の均一化、安定化、高性能化を図ることができ、例えば高性能のMOS型電界効果トランジスタデバイスを製造できる。 Thus, uniform transistor characteristics by using a single-crystal silicon, stabilization, it is possible to improve the performance, for example, can be produced a high-performance MOS-type field effect transistor devices. したがって、これを用いて高性能のTFT−LCD表示装置、TFT−OLEDL表示装置や集積回路を製造できる。 Thus, it can be produced high-performance TFT-LCD display device, a TFT-OLEDL display device or an integrated circuit using the same.
【0064】 [0064]
なお、上記半導体素子構造とは、例えばディスプレイ用スイッチング素子としての構造を意味する。 Note that the above-mentioned semiconductor device structure, for example, refers to the structure as a switching element for a display. また、例えばSOI基板に半導体素子構造を形成して、データ処理ドライバを作製してもよい。 Further, for example, by forming a semiconductor device structure on the SOI substrate, it may be produced data processing driver.
【0065】 [0065]
また、上記表示装置は、例えば、表面に酸化珪素膜をコーティングした光透過性基板と表面を酸化処理した単結晶シリコン片とを貼り合わせて、熱処理により単結晶シリコン片を所定の面から分離させて作製したSOI基板を用いて製造したディスプレイ用スイッチング素子、データ処理ドライバなどを具備した表示装置である、と表現することもできる。 Further, the display device, for example, a light transmitting substrate and the surface coated with a silicon oxide film on the surface by bonding the single crystal silicon pieces oxidized, to separate the single crystal silicon pieces from the predetermined surface by a heat treatment display switching element manufactured using the SOI substrate manufactured Te is a display device having a like data processing driver, and can be expressed.
【0066】 [0066]
本発明に係る半導体装置の製造方法は、上記課題を解決するために、基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合する接合工程を含んでいるSOI基板の製造方法において、上記接合工程の前に、上記コーティング膜の表面を、上記基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいることを特徴としている。 The method of manufacturing a semiconductor device according to the present invention, in order to solve the above problem, an SOI substrate comprising a bonding step of bonding a covering film coated with a coating film and the single crystal silicon pieces formed on a substrate in the method, prior to said bonding step, the surface of the coating film, the tangent of the angle between the substrate surface is characterized in that it comprises an adjusting step of adjusting to 0.06 or less.
【0067】 [0067]
上記SOI基板は、接合工程の後に、単結晶シリコン片が水素イオンの注入層にて分断・剥離されて単結晶シリコン薄膜となって、SOI基板が製造される。 The SOI substrate, after the bonding step, a single crystal silicon pieces becomes are separated and peeling at injection layer of the hydrogen ions and the single crystal silicon thin film, an SOI substrate is manufactured.
【0068】 [0068]
ここで、上記製造方法によれば、コーティング膜の表面の凹凸を、基板表面とのなす角度の正接が0.06以下となるように調節した後に、コーティング膜と単結晶シリコン片を被覆した被覆膜とを接合するので、良好な接合性を持たせて、この接合の強度を高めることができる。 Here, according to the manufacturing method, the surface irregularities of the coating film, the tangent of the angle between the substrate surface after adjusted to be 0.06 or less, coated with a coating film and the single crystal silicon pieces since joining the Kutsugaemaku and to have a good bonding property, it is possible to enhance the strength of this junction. したがって、接合工程の後に、単結晶シリコン片を分断・剥離して単結晶シリコン薄膜を形成する際に、膜剥がれを生ずることがない。 Therefore, after the bonding step, in forming a single-crystal silicon thin film divided and peeling to a single crystal silicon pieces, never causing film peeling.
【0069】 [0069]
一方、上記正接が0.06以上のものを接合させた場合、接合部の接着力は0.2N/m以下であった。 On the other hand, if the tangent was joined to those of 0.06 or more, adhesion of the joint was less than 0.2 N / m. この場合、剥離・分離アニールをした後、一部に膜剥がれが見られた。 In this case, after the peeling and separation annealing, peeling was observed in a part.
【0070】 [0070]
なお、上記調節工程においては、例えば、基板上のコーティング膜の膜厚を適切に設定すること、および成膜条件を適切に設定することが望ましい。 In the above adjusting step, for example, by appropriately setting the thickness of the coating film on the substrate, and it is desirable to set appropriately the deposition conditions. これらの条件を適切に設定すれば、より確実に、コーティング膜と基板表面とのなす角度の正接が0.06以下である状態を実現できる。 By setting these conditions appropriately, more reliably, the tangent of the angle between the coating film and the substrate surface can be realized a state is 0.06 or less. なお、コーティング膜の膜厚は、比較的抑え気味にすることが好ましく、例えばコーティング膜としての酸化珪素膜を500nmよりも厚く成膜した際には、成膜後に研磨を施すことが望ましい。 The thickness of the coating film is preferably be relatively suppressed slightly, when a thicker deposited than 500nm silicon oxide film as for example a coating film is preferably subjected to polishing after film formation. 例えば、酸化珪素膜の膜厚は100nm程度であればよい。 For example, the thickness of the silicon oxide film may be about 100 nm.
【0071】 [0071]
また、コーティング膜と基板表面とのなす角度の正接が0.04以下である状態も好ましい。 Also, the tangent of the angle between the coating film and the substrate surface is also preferable state is 0.04 or less. この状態によれば、さらに確実に、膜剥がれを防止できる。 According to this state, more reliably, thereby preventing peeling film.
【0072】 [0072]
また、上記構成において、上記コーティング膜および上記被覆膜を、水との接触角が10°以下となるように設定する工程を含んでいる構成も好ましい。 In the above structure, the coating film and the coating film, the contact angle with water is preferably also configured to include a step of setting so that the 10 ° or less.
【0073】 [0073]
この構成によれば、コーティング膜と被覆膜との接着性を向上させ、接着力を確実に高めて、さらに膜剥がれの生じ難いSOI基板の製造方法を実現できる。 According to this configuration, to improve the adhesion between the coating film and the coating film, reliably increase adhesion, can realize a film peeling method for producing hardly occurs SOI substrate.
【0074】 [0074]
また、SOI基板の製造方法は、レーザなどを含む光照射によって、単結晶シリコン片の水素イオン注入領域の温度をシリコンから水素が離脱する温度以上に上昇させて、上記単結晶シリコン片を水素イオン注入面に沿って分割する工程を含むSOI基板の製造方法である、と表現することもできる。 A method for manufacturing a SOI substrate, by light irradiation, including laser, etc., the temperature of the hydrogen ion implanted region of the single-crystal silicon pieces is raised to a higher temperature at which the hydrogen from the silicon leaving hydrogen ion the single crystal silicon pieces along the injection surface is a manufacturing method of an SOI substrate comprising a step of dividing, and can be expressed.
【0075】 [0075]
上記の構成により、さらに、レーザなどを含む光照射によって、単結晶シリコン片の水素イオン注入領域の温度を上昇させるので、狭い範囲の領域のみを昇温することができ、単結晶シリコンの破壊を抑えることができる。 According to the above configuration, further, by light irradiation, including laser, etc., since raising the temperature of the hydrogen ion implanted region of the single-crystal silicon pieces, it is possible to warm only the region of a narrow range, the destruction of the single crystal silicon it can be suppressed.
【0076】 [0076]
また、SOI基板の製造方法は、概ね850℃以上のピーク温度を含むランプアニールを行い、単結晶シリコン片を水素イオン注入領域に沿って分割する工程を含むSOI基板の製造方法である、と表現することもできる。 A method for manufacturing a SOI substrate is generally subjected to lamp annealing including 850 ° C. above the peak temperature, a manufacturing method of an SOI substrate comprising a step of dividing a single crystal silicon pieces along the hydrogen ion implanted region, and expression it is also possible to.
【0077】 [0077]
上記の構成により、さらに、概ね850℃以上のピーク温度を含む瞬間熱アニ−ル(Rapid Thermal Anneal、以下RTAと記す。)であるランプアニールを行い、単結晶シリコン片を水素イオン注入領域に沿って剥離するので、更に接合強度が向上するとともに、剥離界面及び単結晶シリコン薄膜内部における水素イオン注入による損傷を回復させてトランジスタの特性を向上できる。 According to the above configuration, further, generally 850 ° C. or more rapid thermal annealing comprises a peak temperature - Le (. Rapid Thermal Anneal, the following RTA as referred) performed lamp annealing is, a single crystal silicon pieces along the hydrogen ion implanted region since peeling Te, further with the bonding strength is improved, the damage due to hydrogen ion implantation in the internal separation surface and a single crystal silicon thin film is recovered can improve the characteristics of the transistor.
【0078】 [0078]
なお、ランプアニールのピーク温度は高いほどトランジスタの特性は向上するが、基板の反りや伸縮が大きくなる。 The characteristic of the higher peak temperature of the lamp annealing is high transistor is improved, but the substrate warpage or stretching increases. よって、一例として基板サイズが300mm角程度の場合、700℃程度の温度と5分程度の保持時間でアニールする。 Thus, the substrate size as an example the case of about 300mm square, annealed at a temperature and holding time of about 5 minutes of about 700 ° C..
【0079】 [0079]
また、SOI基板の製造方法は、質量が酸素イオンよりはるかに軽い水素イオンを打ち込むことによって、上記単結晶シリコン片の全面の結晶質を打ち込む前とあまり変わらないように保っているSOI基板の製造方法である、と表現することもできる。 A method for manufacturing a SOI substrate, prepared mass by implanting much lighter hydrogen ions than the oxygen ions, the SOI substrate is kept so as not much different before implanting crystalline entire surface of the monocrystalline silicon pieces a method, and it can be expressed.
【0080】 [0080]
上記の構成により、剥離後のTFT製造工程中で600℃程度の温度による熱処理を加えることで、単結晶シリコン膜の結晶質を水素イオン打ち込み前と同等な水準に戻すことがきる。 With the above configuration, by adding a heat treatment temperature of about 600 ° C. in a TFT manufacturing process after peeling and cut it back to equivalent levels before implantation of hydrogen ions crystalline single-crystal silicon film. したがって、例えば酸素イオンを打ち込む場合のようなシリコンの結晶質低下を生じない。 Accordingly, no crystalline decrease in silicon as in the case of implanting such as oxygen ions.
【0081】 [0081]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本発明の実施の一形態について、図1ないし図4に基づいて説明すれば、以下の通りである。 An embodiment of the present invention, with reference to FIGS. 1 to 4 is as follows.
【0082】 [0082]
本実施形態のSOI(Silicon on Insulator)基板1は、図1に示すように、光透過性基板(基板)2と単結晶シリコン薄膜5とを貼り合わせてなるものである。 SOI (Silicon on Insulator) substrate 1 of the present embodiment, as shown in FIG. 1, is made by laminating a light transmissive substrate (substrate) 2 and the single crystal silicon thin film 5.
【0083】 [0083]
より詳細には、光透過性基板2には、酸化珪素膜(コーティング膜)3が積層されている。 More specifically, the light transmissive substrate 2, a silicon oxide film (coating film) 3 is laminated. この光透過性基板2は、例えば光透過性非晶質高歪点無アルカリガラス基板であり、例えばコーニング社のコーニング(登録商標)#1737ガラスのようなアルカリ土類−アルミノ硼珪酸ガラスを用いることができる。 The light transmitting substrate 2 is, for example, a light-transmissive amorphous high strain point non-alkaline glass substrate, e.g. Corning Corning ® # alkaline earth such as 1737 glass - using alumino borosilicate glass be able to. また、単結晶シリコン薄膜5には、酸化珪素膜(被覆膜)4が被覆されている。 Further, the single crystal silicon thin film 5, a silicon oxide film (coating film) 4 is covered. そして、酸化珪素膜3と酸化珪素膜4とを貼り合わせて接合した接合部が形成される。 The joints are joined by bonding with the silicon oxide film 3 and silicon oxide film 4 is formed.
【0084】 [0084]
このようなSOI基板1を形成する手順について、図2に基づいて説明する。 Procedure for forming such an SOI substrate 1 will be described with reference to FIG.
【0085】 [0085]
図2(a)に示す光透過性基板2に対して、酸化珪素膜3を成膜する。 To light-transmitting substrate 2 shown in FIG. 2 (a), a silicon oxide film 3. これによって図2(b)に示すように、光透過性基板2に酸化珪素膜3が積層された状態となる。 Thus, as shown in FIG. 2 (b), a state in which a silicon oxide film 3 on the light-transmitting substrate 2 are laminated. なお、このように酸化珪素膜3を設けるのは、光透過性基板2は、そのままではぬれ性(親水性)が不十分であるためである。 Incidentally, thus providing the silicon oxide film 3, the light-transmitting substrate 2 is because it is the wettability (hydrophilicity) is insufficient.
【0086】 [0086]
また、酸化珪素膜3は、約100nm程度の膜厚の膜厚に形成される。 Further, the silicon oxide film 3 is formed to a thickness of a film thickness of about 100 nm. この酸化珪素膜3は、例えば40〜300nm程度の膜厚に形成されることが好ましい。 The silicon oxide film 3 is preferably formed, for example, in a thickness of about 40 to 300 nm. 成膜の方法は特に限定されない。 The film formation method is not particularly limited. 例えば、プラズマ化学気相成長法(プラズマCVD(Chemical Vapor Deposition)法)によって、真空チャンバー中でTEOS(Tetra Ortho Silicate)ガスと酸素ガスとを混合し、320℃程度の温度でプラズマ放電によって、約100nm程度形成する(TEOS−O プラズマ法)。 For example, by plasma enhanced chemical vapor deposition (plasma CVD (Chemical Vapor Deposition) method), it was mixed with TEOS (Tetra Ortho Silicate) gas and oxygen gas in a vacuum chamber, a plasma discharge at a temperature of about 320 ° C., about formed to about 100nm (TEOS-O 2 plasma method).
【0087】 [0087]
また、酸化珪素膜3は、比較的低温(300〜400℃)の熱非平衡下で成膜されるため、シリコンと酸素との組成比が正確に1:2とはならず、例えば1:1.9程度となる。 Further, the silicon oxide film 3, because it is formed by thermally non-equilibrium of a relatively low temperature (300 to 400 ° C.), exactly the composition ratio of silicon and oxygen 1: 2 and not, for example 1: It is about 1.9. すなわち、本実施形態の酸化珪素膜3は、いわゆる酸化シリコン膜、SiO 系絶縁膜である。 That is, the silicon oxide film 3 of the present embodiment is a so-called silicon oxide film, a SiO 2 based insulating film. なお、例えば900℃程度で酸化すると、熱平衡下での反応となり、シリコンと酸素との組成比は1:2となる。 Incidentally, for example, is oxidized at about 900 ° C., will react under thermal equilibrium, the composition ratio of silicon and oxygen 1: 2.
【0088】 [0088]
このとき、酸化珪素膜3の表面の凹凸は、凹凸の最大傾斜面が基板平面となす角度の正接(タンジェント)が0.06以下となっている。 At this time, the unevenness of the surface of the silicon oxide film 3, the maximum inclined surface of the unevenness is the tangent of the angle formed by the substrate plane (tangent) of a 0.06 or less. より詳細には、例えば、酸化珪素膜3の表面の1〜5μm角の範囲で測定した高さが5nm以下の凹凸について、最大傾斜面が光透過性基板2表面となす角度の正接が約0.06以下となっている。 More specifically, for example, the uneven height measured in the range of 1~5μm angle following 5nm on the surface of the silicon oxide film 3, the tangent of the angle of maximum inclination surfaces makes with the light transmitting substrate 2 surface about 0 .06 and has a following. なお、この表面の凹凸状態については後述する。 It will be described later irregularity of the surface.
【0089】 [0089]
一方、図1に示す単結晶シリコン薄膜5は、図2(c)に示す単結晶シリコン片6から作成される。 On the other hand, the single-crystal silicon thin film 5 shown in FIG. 1 is made from a single crystal silicon pieces 6 shown in Figure 2 (c).
【0090】 [0090]
単結晶シリコン片6は、表面が熱酸化処理されて、図2(d)に示すように酸化珪素膜4にて被覆される。 Monocrystalline silicon pieces 6, the surface is thermally oxidized, is covered with the silicon oxide film 4 as shown in Figure 2 (d). 酸化珪素膜4による酸化膜厚は、約100nmである。 Oxide film thickness by the silicon oxide film 4 is about 100 nm. この酸化珪素膜4による酸化膜厚は、5nm〜300nmが好ましい。 Oxide film thickness by the silicon oxide film 4, 5 nm to 300 nm is preferable. この酸化膜厚が40〜300nmであればさらに好ましい。 Further preferred if the oxide film thickness is 40 to 300 nm. この酸化珪素膜4は、SiO 系絶縁膜である。 The silicon oxide film 4 is a SiO 2 based insulating film.
【0091】 [0091]
次に、図2(e)に示すように、矢印にて示す水素イオンを、単結晶シリコン片6の所定の面(水素イオン打ち込み面)に注入する。 Next, as shown in FIG. 2 (e), the hydrogen ions indicated by the arrows, is injected into the predetermined surface of the single crystal silicon pieces 6 (hydrogen ion implantation surface). ここで、図2(e)に示すように、水素イオン注入打込み面(水素イオンの注入層)10は、所定の深さに設定される。 Here, as shown in FIG. 2 (e), the hydrogen ion implantation implantation surface (injection layer of hydrogen ion) 10 is set to a predetermined depth.
【0092】 [0092]
次に、図2(f)に示すように、図2(c)に示した光透過性基板2と、図2(e)に示した単結晶シリコン片6とを、それぞれSC1液で洗浄・乾燥後、貼り合わせる。 Next, as shown in FIG. 2 (f), a light transmissive substrate 2 shown in FIG. 2 (c), the single crystal silicon pieces 6 shown in FIG. 2 (e), · washing with respectively SC1 solution after drying, they bonded. ここで、洗浄・乾燥についてそれぞれ説明する。 Here, each described washing and drying.
【0093】 [0093]
本実施形態においては、コーティング膜としての酸化珪素膜3がコーティングされた光透過性基板2と、表面を酸化処理して酸化珪素膜4を被覆した単結晶シリコン片6とを、接着剤なしで接合させる。 In the present embodiment, the light transmissive substrate 2 which is a silicon oxide film 3 as a coating film coated, a single crystal silicon pieces 6 that the surface oxidation treatment by covering the silicon oxide film 4, without adhesive to be joined. このためには、それぞれの膜の表面状態、表面の清浄度、表面の活性度が極めて重要である。 For this purpose, the surface condition of each film, cleanness of the surface, the activity of the surface is very important.
【0094】 [0094]
このような、接着剤なしでの接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。 Such bonding with no adhesive, the contribution due to van der Waals force, the contribution by the electric dipole, is realized by contribution of hydrogen bonding. ここで、貼り合せる基板表面同士は、上記3つの寄与のバランスについて似通っている場合に、特に接着、接合しやすくなる。 Here, each other be bonded substrate surface, if you are similar for the balance of the three contributions, in particular adhesive, is easily joined.
【0095】 [0095]
そこで、酸化珪素膜3にてコーティングされた光透過性基板2と、表面を酸化処理して酸化珪素膜4を被覆した単結晶シリコン片6とを、まずSC1液にて洗浄する。 Therefore, a light transmissive substrate 2 which is coated with a silicon oxide film 3, and a single crystal silicon pieces 6 that the surface oxidation treatment by covering the silicon oxide film 4, and washed with first SC1 solution.
【0096】 [0096]
SC1液は、市販のアンモニア水(NH OH:30%溶液)と過酸化水素水(H :30%溶液)と純水(H O)とを所定の割合で混合して作製する。 SC1 liquid, a commercially available ammonia water (NH 4 OH: 30% solution) and hydrogen peroxide: manufactured (H 2 O 2 30% solution) and then mixed with pure water (H 2 O) at a predetermined ratio to. 一例としては、上記の各薬液を、5:12:60の割合で混合する。 As an example, each drug solution of the 5: 12: mixed with 60 ratio.
【0097】 [0097]
このようにして作成されたSC1液に、光透過性基板2と単結晶シリコン片6とを10分間浸す。 The SC1 solution created in this manner, immerse a light transmissive substrate 2 and the monocrystalline silicon pieces 6 10 min.
【0098】 [0098]
なお、例えばウルトラクリーンULSI技術(大見忠弘著、培風館、p.172)に記載のように、アンモニア水は酸化珪素表面をスライトエッチするため、長時間浸すことは好ましくない。 Incidentally, for example, Ultra Clean ULSI Technology (Tadahiro Ohmi al, Baifukan, p.172) as described in, for aqueous ammonia will scan light etching the silicon oxide surface, submerging a long time is not preferable.
【0099】 [0099]
その後、純水を用いた流水によって、10分間洗浄し、洗浄が完了する。 Then, the flowing water with pure water, and washed for 10 minutes, washed completes. この純水は、例えば比抵抗値10MΩcm以上である。 This pure water is, for example, specific resistance 10MΩcm more. その後、スピンドライヤーなどで迅速に乾燥させる。 Then, to quickly dried in a spin dryer.
【0100】 [0100]
次に、単結晶シリコン片6を分断して単結晶シリコン薄膜5を形成する際には、600℃、30分にわたる電気炉を用いたアニール、またはランプアニールによる熱処理を行う。 Next, when forming a single-crystal silicon thin film 5 to separate the single crystal silicon pieces 6, heat treatment is performed by annealing or lamp annealing, with 600 ° C., an electric furnace for 30 minutes. これによって、図2(g)に示すように、水素イオン注入打込み面10から単結晶シリコン片6aが分離・剥離して、単結晶シリコン薄膜5を備えたSOI基板1が形成される。 Thus, as shown in FIG. 2 (g), the single crystal silicon pieces 6a of hydrogen ion implantation implantation surface 10 is separated and peeled off, SOI substrate 1 having the single crystal silicon thin film 5 is formed. この場合には、接合部の接着性を悪化させることがない。 In this case, it does not deteriorate the adhesion of the joint.
【0101】 [0101]
なお、SOI基板1表面の単結晶シリコン薄膜5は、シリコン膜厚が好ましくは300nmになるように設定する。 Incidentally, a single crystal silicon thin film 5 of the SOI substrate 1 is a silicon film thickness of preferably set to be 300 nm. また、単結晶シリコン薄膜5の基板面の方位が(100)、(110)、または(111)となるように設定する。 Also, orientation of (100) substrate face of the single crystal silicon thin film 5, is set to be (110) or (111). このようにすれば、鏡面を有する十分に平坦な面を得ることができる。 Thus, it is possible to obtain a sufficiently flat surface with a mirror surface. すなわち、表面研磨が必要ないほど平坦なシリコン膜面を有するSOI基板を製造できる。 That can be produced an SOI substrate having a higher is not necessary surface polishing flat silicon film surface.
【0102】 [0102]
ここで、図2(b)にて示す酸化珪素膜3の表面状態について、図3に基づいて説明する。 Here, the surface state of the silicon oxide film 3 shown in FIG. 2 (b), described with reference to FIG.
【0103】 [0103]
光透過性基板2上の酸化珪素膜3は、図3に示すように、表面に凹凸を有している。 Silicon oxide film 3 on the light transmissive substrate 2, as shown in FIG. 3, and has an uneven surface. この表面像は、酸化珪素膜3表面のAFM(Atomic Force Microscope)像から、特定の直線上の断面における凹凸を抽出したデータである。 The surface image from AFM (Atomic Force Microscope) image of a silicon oxide film 3 surface is a data extracted irregularities in a particular straight line cross-section.
【0104】 [0104]
本実施形態の酸化珪素膜3は、表面凹凸による最大傾斜角が、基板表面となす角度の正接(タンジェント)が0.04以下となっている。 Silicon oxide film 3 of this embodiment, the maximum inclination angle due to surface unevenness, the tangent of angle between the substrate surface (tangent) has become 0.04 or less. ここで、光透過性基板2表面は、図3において高さ0を示す点線と平行である。 Here, the light-transmitting substrate 2 surface is parallel to the dotted line indicates the height 0 in FIG.
【0105】 [0105]
このように形成した酸化珪素膜3と、酸化珪素膜4を被覆した単結晶シリコン片6とを、SC1洗浄、純水による洗浄後に乾燥させて貼り合わせると、酸化珪素膜3と酸化珪素膜4とは僅かの力で接合した。 A silicon oxide film 3 formed in this manner, the single crystal silicon pieces 6 coated with a silicon oxide film 4, SC1 cleaning, when dried after washing with pure water bonded, a silicon oxide film 3 and silicon oxide film 4 It joined with a slight force and. ここで、貼り合わせの際には、最初だけ力を入れると、後は自発的に接合が起こった。 Here, when the bonding, when the first only to focus, then took place spontaneously junction. このような自発的な接合を、以下では自己接合性を有すると呼ぶことにする。 Such spontaneous joint, will hereinafter be referred to as having a self-bonding property.
【0106】 [0106]
ここで、例えば従来の構成における、基板上の酸化珪素膜について、断面の一例を図7に示す。 Here, for example, in the conventional configuration, the silicon oxide film on the substrate, an example of a cross-section in FIG. この場合、基板の上に、酸化珪素膜を500nm以上の膜厚に形成した。 In this case, on a substrate, forming a silicon oxide film to a thickness of more than 500 nm. 図7に示すように、表面凹凸の最大傾斜面が基板表面となす角の正接は、0.06以上となっている。 As shown in FIG. 7, the tangent of maximum slope faces the substrate surface and the angle of the surface roughness has a 0.06 or more. なお、この場合、従来の酸化珪素膜の表面凹凸の絶対値(基板表面から垂直方向の変動)は、例えば図3に示す本実施形態の酸化珪素膜3の表面凹凸の絶対値と同程度またはより小さくなっている。 In this case, the absolute value of the surface roughness of a conventional silicon oxide film (variation from the substrate surface in the vertical direction), for example the absolute value and the same degree of surface unevenness of the silicon oxide film 3 of the present embodiment shown in FIG. 3 or It has become smaller.
【0107】 [0107]
ここで、図7に示す酸化珪素膜が積層された基板と、単結晶シリコン片と貼り合わせた場合には、旨く貼り合わせることができなかった。 Here, a substrate having a silicon oxide film is stacked as shown in FIG. 7, when bonded to a single crystal silicon pieces could not be bonded successfully. すなわち、表面凹凸の最大傾斜角が基板面となす角の正接が0.06以上であった場合には、自己接合性を有しなかった。 That is, when the maximum inclination angle of the surface unevenness was tangent of the substrate surface and the angle formed 0.06 or more, had no self-bondability.
【0108】 [0108]
なお、単結晶シリコン片6上の酸化珪素膜4は、元々平坦であった単結晶シリコン片6上に、熱平衡で熱酸化膜を形成したものである。 Incidentally, the silicon oxide film 4 on the single crystal silicon pieces 6 on the single crystal silicon pieces 6 was originally flat, is obtained by forming a thermal oxide film in thermal equilibrium. すなわち、例えば市販されている単結晶シリコン片6は平坦性をスペックとして有している。 That is, for example, single crystal silicon pieces 6 on the market has flatness as a specification. このため、所定の厚さの被覆膜を形成する場合の平坦度は、ある程度予測できる。 Therefore, the flatness in the case of forming a predetermined thickness coating film, can be predicted to some extent. この酸化珪素膜4は、膜厚500nm程度までは、ある程度の平坦性が得られている。 The silicon oxide film 4, until a thickness of about 500 nm, are obtained some degree of flatness.
【0109】 [0109]
このように、マイクロラフネスによる表面凹凸から生ずる接着力の低下に対して、接着前の洗浄条件を改善するなどの方策をとっても、十分な接着力が得られない。 Thus, for reduction of adhesion resulting from the surface irregularities due to microroughness, take measures such as to improve the washing conditions before adhesion, no sufficient adhesion can not be obtained. したがって、剥離・分離における単結晶シリコン薄膜の膜剥がれなどを避けることができない。 Therefore, it is impossible to avoid delamination film of a single crystal silicon thin film in the peeling and separating. すなわち、洗浄のみでは十分とは言えない場合がある。 That is, it may not be a cleaning alone sufficient.
【0110】 [0110]
次に、このような、表面凹凸の最大傾斜角の正接が0.06以上の酸化珪素膜を積層した基板に対して、化学機械研磨法(CMP(Chemical Mechanical Polishing)法)などで表面研磨を行った。 Then, such, the substrate of the tangent of the maximum inclination angle of the surface irregularities are laminated to 0.06 or more silicon oxide film, a chemical mechanical polishing (CMP (Chemical Mechanical Polishing) method) surface polishing, etc. went. これによって、コーティングした酸化珪素膜を、表面凹凸の最大傾斜角と基板表面とのなす角の正接が、0.06、望ましくは0.04よりも小さくなるようにできる。 Thus, the coated silicon oxide film, the tangent of the angle between the maximum inclination angle and the substrate surface of the surface irregularities, 0.06, preferably from to be smaller than 0.04. この場合には、酸化珪素膜が積層された基板と単結晶シリコン片とを、貼り合わせて接合できた。 In this case, the substrate silicon oxide film is stacked and a single crystal silicon pieces could be joined by bonding.
【0111】 [0111]
ここで、本実施形態の酸化珪素膜3でコーティングされた光透過性基板2について、SC1洗浄液での洗浄後に、水に対するぬれ性を計測した。 Here, the light-transmitting substrate 2 coated with a silicon oxide film 3 of the present embodiment, after washing with SC1 cleaning solution was measured wettability to water. 具体的には、図4に示すように、接触角測定装置を用いて水Wに対する接触角θを測定した。 Specifically, as shown in FIG. 4, the contact angle was measured θ against water W using a contact angle measuring device.
【0112】 [0112]
接触角測定装置を用いて、水Wが酸化珪素膜3表面に滴下する瞬間の画像を断面観察方向より撮影した。 Using a contact angle measuring apparatus, water W is taken from the cross-sectional observation direction moments image dropped on the silicon oxide film 3 surface. ここで、水滴端部が酸化珪素膜3表面と接触している箇所の接線(点線)が、光透過性基板2の表面となす角度を、接触角θとして測定した。 Here, the tangent point water droplets end is in contact with the silicon oxide film 3 surface (dotted line), the angle between the light transmissive substrate 2 of the surface was measured as the contact angle theta.
【0113】 [0113]
光透過性基板2及び滴下水Wは、25℃に設定した。 Light transmissive substrate 2 and dropping water W was set to 25 ° C.. 滴下後瞬時の画像から接触角θを測定した。 The contact angle was measured θ from dropping after instantaneous image. 滴下水量は1マイクロリットルとした。 Dropping water was 1 microliter. なお、滴下する水Wとして、大塚製薬株式会社の「注射用蒸留水」を用いた。 It should be noted that, as the water W to be dropped, using the "distilled water for injection" of Otsuka Pharmaceutical Co., Ltd..
【0114】 [0114]
図3に示すような表面凹凸を有する、本実施形態の酸化珪素膜3をコーティングした光透過性基板2は、SC1洗浄後には水Wに対して10°以下の接触角θが計測された。 Having surface irregularities as shown in FIG. 3, the light transmissive substrate 2 which the silicon oxide film 3 of this embodiment is coated, 10 ° or less contact angle θ is measured with respect to water W after the SC1 cleaning. この場合、上述のように、酸化珪素膜3と光透過性基板2の表面凹凸の最大傾斜角とのなす角の正接は0.04以下であった。 In this case, as described above, the tangent of the angle between the maximum inclination angle of the surface irregularities of the silicon oxide film 3 and the light-transmitting substrate 2 was 0.04 or less.
【0115】 [0115]
また、酸化処理をして酸化珪素膜4にて被覆した単結晶シリコン片6に対しても、光透過性基板2と同様にぬれ性を測定した。 Also, the single crystal silicon pieces 6 by the oxidation treatment is coated with a silicon oxide film 4 was measured wettability in the same manner as the light-transmitting substrate 2. この場合も、SC1洗浄後には、水Wに対して10°以下の接触角θが計測された。 Again, after the SC1 cleaning, a contact angle of 10 ° or less with respect to water W theta is measured.
【0116】 [0116]
そして、上述のように、酸化珪素膜3と酸化珪素膜4とは、乾燥後に互いに貼り合わせてみると、僅かの力で自己接合性を持って接合した。 As described above, the silicon oxide film 3 and the silicon oxide film 4, looking adhered to each other after drying, was joined with the self-bonding property with little force.
【0117】 [0117]
ここで、接合した後の密着力(接着力)は、以下のように見積もることができる。 Here, adhesion after bonding (adhesion) can be estimated as follows. すなわち接着力の評価は、密着している薄膜を端の部分から剥がす試験によって行うことができる。 That evaluation of adhesion can be performed by testing peeling the thin film in close contact from the portion of the end. エリ・デ・ランダウ=イェ・エム・リフシッツ著の「弾性理論」(佐藤常三訳、東京図書)によれば、物体から、厚さhの薄層が、剥離面上で表面牽引力に逆らってこれに作用する外力によって剥ぎ取られる際、単位長さあたりの接着力αは、 Eli de Landau = "elastic theory" of Ye M. Lifshitz Author (Tsunezo Sato translation, Tokyo Books) According to the, from the object, a thin layer of thickness h is, against the surface traction on the release surface when stripped by an external force acting on it, the adhesion force per unit length alpha,
α={Eh /24(1−σ )}(∂ ζ/∂x α = {Eh 3/24 ( 1-σ 2)} (∂ 2 ζ / ∂x 2) 2
で表される。 In represented.
【0118】 [0118]
ここで、E:薄膜のヤング率、σ:薄膜のポアッソン比、h:薄膜の厚さ、x:薄膜が密着している平面の横方向の軸、ζ:薄膜の法線方向の剥ぎ取られようとしている膜の変位である。 Here, E: Young's modulus of thin film, sigma: Poisson ratio of the thin film, h: thickness of the thin film, x: transverse plane film is in close contact with the shaft, zeta: stripped in the normal direction of the film it is a principal and to have the displacement of the membrane. この様子を概略の断面図として図8に示す。 This is shown in Figure 8 as a schematic sectional view. 図8に示すように、接合面端部(x=0)から、距離xだけ横に移動した座標における空隙厚がζであり、ζとxとは変数である。 As shown in FIG. 8, the bonding surface end (x = 0), the distance x is void thickness ζ in the coordinate moved laterally only, and ζ and x is a variable. また、図8において、テープTは、物体28から薄層29に引き剥がす力を与える役割をしている。 Further, in FIG. 8, the tape T is in the function of providing a force to peel from the object 28 in a thin layer 29. すなわち、物体28から薄層29を例えばテープTを用いて剥ぎ取る場合には、薄層29の接着面からの変位ζの2階微分が接着力に寄与する。 That is, when the peeled from the object 28 with a thin layer 29 for example, a tape T is second derivative of the displacement ζ from the adhesive surface of the thin layer 29 contributes to adhesion. このように、接着力αは、ζという法線方向の変位の、x軸に対する2階偏微分係数を求めることによって得ることができる。 Thus, adhesion α is the normal direction of displacement of zeta, it can be obtained by determining the second-order partial derivative with respect to x-axis.
【0119】 [0119]
ここで、上述の図2(f)に示すように、表面凹凸による最大傾斜角が、基板面となす角度の正接(タンジェント)が0.06以下とした光透過性基板2と単結晶シリコン片6とを貼り合わせた場合において、接着力を上記の方法で評価した。 Here, as shown in the above FIG. 2 (f), the maximum inclination angle due to surface irregularities, light transmissive substrate 2 and the monocrystalline silicon pieces tangent of the angle formed by the substrate surface (tangent) is 0.06 or less in case of bonding a 6, the adhesion was evaluated by the above method. この場合、接着力として0.6N/m以上という大きい値が得られた。 In this case, a large value of 0.6 N / m or more as an adhesive force is obtained.
【0120】 [0120]
一方、例えば表面凹凸による最大傾斜角が、基板面となす角度の正接(タンジェント)が0.06以上である場合には、自己接合的でなく、この場合の接着力は、0.2N/m程度の値しか得られなかった。 On the other hand, for example, the maximum inclination angle due to surface irregularities, if the tangent of the angle formed by the substrate surface (tangent) is 0.06 or more, rather than self-bonding, the adhesive force in this case is, 0.2 N / m the extent of value only could not be obtained.
【0121】 [0121]
なお、ここでの接着力の評価は、接合の後で、熱処理などによる接着力の強化の前に行うものである。 The evaluation of the adhesion strength here is after the bonding, is performed prior to the enhancement of adhesion due to the heat treatment. すなわち、例えばこの後にさらに熱処理を行うことによって、接着力を数桁程度向上できる。 That is, for example, by performing a further heat treatment after this, the adhesive strength can be enhanced several orders of magnitude. このように、本実施形態のSOI基板1は、酸化珪素膜3と酸化珪素膜4との接合の後で、熱処理などによる接着力の強化の前において、接着力が0.6N/m以上となっている構成である。 Thus, SOI substrate 1 of this embodiment, the after bonding the silicon oxide film 3 and the silicon oxide film 4, in front of strengthening adhesion by heat treatment or the like, the adhesive strength is 0.6 N / m or more it is going on configuration. したがって、例えば接合後の接着力が0.2N/m程度のSOI基板に熱処理を行った場合と比較して、熱処理を行った後でも、より大きな接着力を得ることができる。 Thus, for example, as compared with the case where adhesive strength after bonding heat treatment was performed on the SOI substrate of about 0.2 N / m, even after the heat treatment, it is possible to obtain a greater adhesion.
【0122】 [0122]
また、光透過性基板2のコーティング膜である酸化珪素膜3は、上述のように、TEOSガスと酸素ガスの混合ガスを流して成膜するプラズマ化学気相成長法により320℃程度の温度で作製したものである。 Further, the silicon oxide film 3 is a coating of the light-transmitting substrate 2, as described above, by plasma chemical vapor deposition method of depositing by flowing a mixed gas of TEOS gas and oxygen gas at a temperature of about 320 ° C. it is those that were made. すなわち、プラズマ化学気相成長法により成膜した酸化珪素膜3は、被覆膜としての酸化珪素膜4と接合しやすい膜である。 That is, the silicon oxide film 3 which was formed by plasma chemical vapor deposition is a cemented easy film and the silicon oxide film 4 as a coating film.
【0123】 [0123]
一方、このようなコーティング膜を、酸化珪素ターゲットにArガスと酸素ガスとを流し、RF反応性スパッタで形成するスパッタ法で作製した。 On the other hand, such a coating layer, the silicon oxide target flow the Ar gas and oxygen gas, was produced by sputtering to form an RF reactive sputtering. この場合には、マイクロラフネスによる表面凹凸のなす角の正接が約0.06以上となった。 In this case, the tangent of the angle of the surface irregularities due to microroughness was about 0.06 or more. また、水Wとの接触角θは10°以上となった。 Further, the contact angle θ with water W becomes 10 ° or more. また、この場合に、コーティング膜を積層した基板と単結晶シリコン片とを貼り合せても、自己接合性を持って接合することはなかった。 Further, in this case, it is bonded to the substrate and the single crystal silicon pieces obtained by laminating a coating film was not be joined with the self-bonding properties.
【0124】 [0124]
以上のように、本実施形態のSOI基板1は、光透過性基板2表面とのなす角度の正接が0.06以下の値である表面の凹凸を有する酸化珪素膜3を、被覆膜としての酸化珪素膜4と接合したものである。 As described above, SOI substrate 1 of this embodiment, a silicon oxide film 3 which tangent of the angle between the light transmissive substrate 2 surface has an uneven surface is 0.06 or less of the value, as a coating film in which the bonded silicon oxide film 4.
【0125】 [0125]
また、SOI基板1は、酸化珪素膜3の表面と、酸化珪素膜4の表面とは、水Wとの接触角θが10°以下である構成である。 Further, SOI substrate 1, the surface of the silicon oxide film 3, the surface of the silicon oxide film 4, a configuration contact angle with water W theta is 10 ° or less.
【0126】 [0126]
また、SOI基板1は、酸化珪素膜3が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜されている構成である。 Further, SOI substrate 1, silicon oxide film 3, a configuration that is deposited by plasma chemical vapor deposition method using a mixed gas of TEOS gas and oxygen gas.
【0127】 [0127]
これらの構成によれば、酸化珪素膜3と酸化珪素膜4との接着力を0.6N/m以上にできる。 According to these configurations, it can be the adhesion between the silicon oxide film 3 and the silicon oxide film 4 above 0.6 N / m. SOI基板1は、このように接着力を高めた構成であるので、膜剥がれを生じさせない。 SOI substrate 1, because it is configured with enhanced adhesion Thus, without causing film peeling. また、膜剥がれを生じないので、良品率を向上してコストダウンできる。 Further, since no film peeling can be cost and improve the yield rate.
【0128】 [0128]
ここで、酸化珪素膜3と酸化珪素膜4とを接合するためには、それぞれの膜の表面状態、表面の清浄度、表面の活性度が重要となる。 Here, in order to bond the silicon oxide film 3 and silicon oxide film 4, the surface condition of each film, cleanness of the surface, the activity of the surface is important. また、このような接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現するものである。 Further, such bonding, the contribution due to van der Waals force, the contribution by the electric dipole, is realized by contribution of hydrogen bonding. そして、貼り合せる表面同士が、これらの寄与のバランスにおいて似通っている場合には、接着しやすくなる。 Then, it is bonded surface with each other, if you are similar in balance of these contributions, easily adhere. 上述の構成によれば、これらの寄与のバランスを、貼り合せる表面同士で似たものにできる。 According to the above configuration, it can be provided with a balance of these contributions, like in be bonded surfaces together. したがって、上述のように接着力を向上できる。 Therefore, it is possible to improve the adhesive strength as described above.
【0129】 [0129]
本発明の実施の形態に係る変形例について、図5、6に基づいて説明すれば、以下の通りである。 Modification of the embodiment of the present invention with reference to FIGS. 5 and 6, is as follows.
【0130】 [0130]
以下では、上述の実施の形態の変形例として、基板上に単結晶シリコン薄膜に加えて多結晶シリコン膜を備えたSOI基板の一例について説明する。 Hereinafter, a modification of the above embodiment, an example of an SOI substrate having a polycrystalline silicon film in addition to the single-crystal silicon thin film on the substrate. この場合、例えば基板の一部分に多結晶シリコン膜を形成し、その後に部分的に単結晶シリコンを形成する。 In this case, for example, a polycrystalline silicon film is formed on a portion of the substrate, then partially forming a single crystal silicon.
【0131】 [0131]
上述のようなSOI基板を作製するためには、まず図5(a)に示す光透過性基板2上に、絶縁膜としての酸化珪素膜13を図5(b)に示すように積層する。 To produce an SOI substrate as described above, first, on the light transmissive substrate 2 shown in FIG. 5 (a), stacking a silicon oxide film 13 as an insulating film as shown in Figure 5 (b).
【0132】 [0132]
次に、図5(c)に示すように、プラズマ化学気相成長法により、モノシランガスと水素ガスとを流して、アモルファスシリコン膜14を形成する。 Next, as shown in FIG. 5 (c), by plasma chemical vapor deposition method, by passing a monosilane gas and hydrogen gas to form an amorphous silicon film 14.
【0133】 [0133]
そして、脱水素アニールを行い、その後に、図5(d)に示すように矢印にて示すエキシマレーザの照射などによって多結晶シリコンTFTを作る箇所を溶融させる。 Then, a dehydrogenation annealing, subsequently, to melt the portions to make a polycrystalline silicon TFT, such as by irradiation of excimer laser shown by the arrow as shown in FIG. 5 (d). その後に、この溶融した領域が多結晶化して、図5(e)に示すように、ポリシリコン膜14aが形成される。 Thereafter, the melted region is polycrystallized, as shown in FIG. 5 (e), the polysilicon film 14a is formed.
【0134】 [0134]
次に、フォトリソグラフィーを用いて、単結晶シリコン片を載せるための箇所を形成するために、シリコン膜をエッチングして、ポリシリコン膜14bを取り除く。 Then, using photolithography, to form a portion for placing the single crystal silicon pieces, the silicon film is etched to remove the polysilicon film 14b. 残ったポリシリコン膜14aを、図5(f)に示すようにポリシリコン領域12とする。 The remaining polysilicon film 14a, and polysilicon regions 12, as shown in FIG. 5 (f). そして、SC1液・純水による洗浄の後、乾燥させる。 After washing with SC1 solution, pure water and dried.
【0135】 [0135]
一方、単結晶シリコン片6についても、表面を酸化処理して酸化珪素膜4を形成し、水素イオンを注入して、SC1液・純水による洗浄の後、乾燥させる。 On the other hand, for the single crystal silicon pieces 6, a surface oxidation treatment to form a silicon oxide film 4, by implanting hydrogen ions, after washing with SC1 solution, pure water and dried. そして、図5(g)に示すように、単結晶シリコン片6の酸化珪素膜4を酸化珪素膜13に貼り合わせる。 Then, as shown in FIG. 5 (g), bonding the silicon oxide film 4 of the single crystal silicon pieces 6 in the silicon oxide film 13.
【0136】 [0136]
その後、上述の実施の形態と同様に、電気炉やランプ炉により熱処理して、図5(h)に示すように、水素イオン注入打込み面10のところから単結晶シリコン片6を剥離・分離して、単結晶シリコン薄膜5を得る。 Thereafter, similarly to the embodiment described above, and heat-treated in an electric furnace, a lamp furnace, as shown in FIG. 5 (h), the single crystal silicon pieces 6 detached and separated from the place of the hydrogen ion implantation implantation surface 10 Te to obtain a single-crystal silicon thin film 5.
【0137】 [0137]
ここで、単結晶シリコン薄膜5の膜厚を、ポリシリコン領域12と等しくなる様に設定しておけば、このポリシリコン領域12と単結晶シリコン膜5とを用いたTFT作成プロセスにおいて非常に有用である。 Here, the thickness of the single crystal silicon thin film 5, by setting so as equal to the polysilicon region 12, very useful in the TFT fabrication process using the polysilicon region 12 and single-crystal silicon film 5 it is.
【0138】 [0138]
ここで、以上のようにして作成したSOI基板1・11は、光透過性基板であるので、特に容易に表示装置に用いることができる。 Here, SOI substrates 1 and 11 created as described above, since a light transmitting substrate, can be used particularly easily display device. 例えば単結晶シリコン薄膜5を用いて薄膜トランジスタを形成する。 For example a thin film transistor is formed using a single crystal silicon thin film 5. そして、この薄膜トランジスタを、TFT液晶ディスプレイ(LCD:Liquid Crystal Display)装置、TFT有機エレクトロ・ルミネッセンス(OLED:Organic Light Emitting Diode)表示装置などの表示装置に用いることができる。 Then, the thin film transistor, TFT liquid crystal display (LCD: Liquid Crystal Display) device, TFT organic electroluminescence (OLED: Organic Light Emitting Diode) can be used for a display device such as a display device.
【0139】 [0139]
このように、アクティブマトリクス駆動の表示パネルとして、SOI基板1・11を用いれば、トランジスタの特性の均一化、安定化、高性能化を図ることができる。 Thus, as the display panel of the active matrix drive, the use of the SOI substrate 1, 11, uniformity of characteristics of the transistor, stabilization can be achieved performance. また、アクティブマトリクスのドライバから、周辺ドライバ、タイミングコントローラ等のシステムを集積化することも可能になる。 Moreover, consisting of the active matrix driver, peripheral drivers, also possible to integrate the system such as a timing controller.
【0140】 [0140]
なお、SOI基板1・11を用いて薄膜トランジスタ(TFT)を作る手順は、通常のTFTプロセスと同様である。 The procedure for making a thin film transistor (TFT) by using the SOI substrate 1, 11 is the same as the normal TFT process.
【0141】 [0141]
例えば、コプレーナ型トランジスタを作るには、SOI基板1・11からシリコン膜をアイランド化し、図6に示すように、SiO 系絶縁膜であるゲート絶縁膜22を形成する。 For example, to create a coplanar-type transistor, an island of the silicon film from the SOI substrate 1, 11, as shown in FIG. 6, the gate insulating film 22 is a SiO 2 based insulating film.
【0142】 [0142]
続いてゲート電極膜23を成膜・パターニングした後、リンやボロンをイオン注入して、低抵抗シリコン膜24(n 型またはp 型シリコン膜)を部分的に得る。 After the gate electrode film 23 was deposited and patterned subsequently, the phosphorus or boron by ion implantation, obtaining a low resistance silicon film 24 (n + -type or p + -type silicon layer) partially. これを熱により活性化アニールした後、SiO 系絶縁膜である層間絶縁膜26を成膜する。 This was then activation annealing by heat, the interlayer insulating film 26 is a SiO 2 based insulating film. ゲート電極膜23によってマスクされている部分がチャネル領域25となる。 Moiety that is masked becomes the channel region 25 by the gate electrode film 23.
【0143】 [0143]
層間絶縁膜26にコンタクトホールを開口後、ソース・ドレインメタル膜27を成膜・パターニングする。 After opening a contact hole in the interlayer insulating film 26, a source-drain metal film 27 is deposited and patterned.
【0144】 [0144]
この様にして、図6に示すように、薄膜トランジスタ21である、単結晶シリコンTFT、または部分単結晶シリコンTFTを製造できる。 In this way, as shown in FIG. 6, a thin film transistor 21 can be manufactured of single-crystal silicon TFT or partially single-crystal silicon TFT,.
【0145】 [0145]
以上のように、本発明は、集積回路や薄膜トランジスタを製造する際に用いられるシリコン半導体、およびシリコン半導体から製造されるトランジスタデバイスのうち、そのトランジスタを形成する半導体材料として単結晶シリコン薄膜または単結晶シリコン膜と非単結晶シリコン膜とを用いるトランジスタ素子の材料に関するものであり、より詳細にはSOI基板、表示装置およびSOI基板の製造方法に関するものである。 As described above, the present invention is a silicon semiconductor for use in the manufacture of integrated circuits or thin film transistor, and among the transistor devices fabricated from silicon semiconductor, monocrystalline silicon thin film or a single crystal as a semiconductor material for forming the transistor it relates material transistor element using a silicon film and a non-single crystal silicon film, and more particularly to a method for manufacturing an SOI substrate, a display device and a SOI substrate.
【0146】 [0146]
ここで、基板上にトランジスタなどの素子構造を集積して形成する集積回路素子技術は、コンピュータの普及とともに発展してきた。 Here, the integrated circuit device technology to be formed on the substrate by integrating an element structure such as a transistor has been developed with the spread of computers.
【0147】 [0147]
この集積回路素子技術は、例えば、単結晶シリコン基板を加工して、基板上に数億個程度のトランジスタを形成する。 The integrated circuit device technology, for example, by processing a single crystal silicon substrate to form hundreds of millions or so transistors on the substrate. 具体的には、市販されている厚さ1mm足らず、直径200mm程度の単結晶シリコンウエハを加工して、多数のトランジスタをその上に形成する。 Specifically, not trivial 1mm thick commercially available, by processing a single crystal silicon wafer having a diameter of about 200 mm, to form a large number of transistors thereon.
【0148】 [0148]
集積回路の分野において用いられるSOI基板は、良好なトランジスタを作って半導体素子の機能を飛躍的に向上させることが目的であるため、基板は、絶縁膜であればよく、それが透明であっても不透明であっても、或いは結晶質であっても非晶質であっても構わない。 Because SOI substrate used in the field of integrated circuits, it is an object to significantly improve the function of the semiconductor device to make a good transistor, the substrate may be any insulating film, it is a clear also it is opaque, or it may be a non-crystalline be crystalline. この分野においては、SOI基板によってトランジスタを作ることは、素子が完全分離されるため、動作上の制約が少なく、トランジスタとして良好な特性と高い性能を示す。 In this field, to make a transistor by SOI substrate, because the elements are completely separated, less operational constraints show good characteristics and high performance as a transistor.
【0149】 [0149]
一方、本発明に係る表示装置にSOI基板を用いる場合には、上述のようにこのSOI基板が光透過性であることが望ましい。 On the other hand, in the case of using an SOI substrate in a display device according to the present invention, it is desirable the SOI substrate as described above is light transmissive.
【0150】 [0150]
また、上述の特開2000−30996号公報記載の構成において、光透過性基板に単結晶シリコン膜を接合、分離・剥離によって形成する場合には、単結晶シリコン片のサイズは必ずしもガラス基板のサイズと同じ大きさではなく、最大直径12インチ(300mm)程度となっていた。 In the configuration of JP-2000-30996 JP above, bonding a single-crystal silicon film on the light transmitting substrate, in the case of forming the separation and stripping, the size of the single crystal silicon pieces always the size of the glass substrate not the same size as has been a maximum 12 inches in diameter (300 mm) degree. したがって、この構成によれば、基板上全面に単結晶シリコン薄膜を形成できないという問題がある。 Therefore, according to this configuration, it is impossible forming a single crystal silicon thin film on the whole surface of the substrate.
【0151】 [0151]
一方、本発明に係るSOI基板においては、上述のSOI基板1のように、ほぼ基板全面にわたって単結晶シリコン薄膜を形成できる。 On the other hand, in the SOI substrate according to the present invention, as the SOI substrate 1 described above, to form a single-crystal silicon thin film over substantially the entire surface of the substrate.
【0152】 [0152]
本発明は上述した実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、実施の形態中に開示された技術的手段を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。 The present invention is not intended to be limited to the embodiments described above, and various modifications are possible within the scope of the claims, embodiments obtained by combining technical means disclosed in the embodiments appropriately for also included in the technical scope of the present invention.
【0153】 [0153]
上述の具体的な実施の形態は、あくまでも、本発明の技術内容を明らかにするものであって、本発明はそのような具体例にのみ限定して狭義に解釈されるべきものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、変更した形態も本発明の技術的範囲に含まれる。 Specific embodiments described above, explanation serve solely to clarify the technical contents of the present invention, the present invention should not be narrowly interpreted within the limits of such concrete examples, patent but it may be altered within the scope of the claims, modified forms are also included in the technical scope of the present invention.
【0154】 [0154]
【発明の効果】 【Effect of the invention】
本発明に係るSOI基板は、以上のように、基板が光透過性基板であり、分断が熱処理によって行われた構成である。 SOI substrate according to the present invention, as described above, the substrate is a light transmissive substrate, it is divided is performed by heat treatment configuration.
【0155】 [0155]
それゆえ、ばらつきがなく、均一で高性能なトランジスタを提供できるという効果を奏する。 Therefore, an effect that variations without can provide a uniform and high-performance transistors. また、基板が光透過性基板なので、表示装置のアクティブマトリクス基板に用いることができるという効果を奏する。 Further, an effect that the substrate because light transmitting substrate can be used for an active matrix substrate of the display device. また、熱処理によって、接合部の接着性を悪化させることがないという効果を奏する。 Further, by heat treatment, an effect that is not deteriorated adhesion of the joint.
【0156】 [0156]
本発明に係るSOI基板は、以上のように、接合部は、コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、基板表面とのなす角度の正接が0.06以下である表面を有するコーティング膜を接合したものである構成である。 SOI substrate according to the present invention, as described above, the joint, for 1 to have 5nm less uneven height measured in a range of 5μm angle of the coating film surface, the tangent of the angle between the substrate surface 0. 06 is a is configured obtained by bonding a coating film having less is the surface.
【0157】 [0157]
それゆえ、表面凹凸が小さいので、コーティング膜と単結晶シリコン片を被覆した被覆膜との接着力を強めることができるという効果を奏する。 Therefore, since the surface irregularity is small, an effect that the coating layer and the single crystal silicon pieces can be enhanced adhesion between the coated coating film.
【0158】 [0158]
本発明に係るSOI基板は、以上のように、コーティング膜の表面と被覆膜の表面とは、それぞれ水との接触角が10°以下である構成である。 SOI substrate according to the present invention, as described above, the surface and the surface of the coating film of the coating film, the contact angle is 10 ° or less structure of each water.
【0159】 [0159]
それゆえ、コーティング膜と被覆膜とは、水に対するぬれ性が良好であるので、互いに良好に接合させることができるという効果を奏する。 Therefore, the coating film and the coating film, since the wettability to water is good, an effect that can be satisfactorily bonded to each other.
【0160】 [0160]
本発明に係るSOI基板は、以上のように、コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜である構成である。 SOI substrate according to the present invention, as described above, the coating film is the configuration a silicon oxide film formed by plasma chemical vapor deposition method using a mixed gas of TEOS gas and oxygen gas.
【0161】 [0161]
それゆえ、確実に得られるコーティング膜を、被覆膜と接合しやすいものにできるという効果を奏する。 Thus, reliably obtained coating film, an effect that can be provided with easily bonded to the covering film.
【0162】 [0162]
本発明に係るSOI基板は、以上のように、接合部は、酸化珪素からなる、5nmないし300nmの厚みのコーティング膜を接合したものである構成である。 SOI substrate according to the present invention, as described above, the joint is formed of silicon oxide, which is configured to not 5nm is obtained by bonding the coating film of 300nm thickness.
【0163】 [0163]
それゆえ、酸化珪素膜の膜厚が厚いので、光透過性基板表面の固定電荷の影響を受けにくくなり、SOI基板の単結晶シリコン薄膜に形成するトランジスタの特性を向上できるという効果を奏する。 Therefore, the film thickness of the silicon oxide film is thick, less susceptible to fixed charges of the light-transmitting substrate surface, an effect that can be improved characteristics of the transistors forming the monocrystalline silicon thin film of the SOI substrate.
【0164】 [0164]
本発明に係るSOI基板は、以上のように、接合部の接着力が0.6N/m以上である構成である。 SOI substrate according to the present invention, as described above, the adhesive force of the joint is configured at 0.6 N / m or more.
【0165】 [0165]
それゆえ、接着力が高いので、接着剥がれを生ずることがないという効果を奏する。 Therefore, because of the high adhesion, an effect that never produce peeling adhesive.
【0166】 [0166]
本発明に係る表示装置は、以上のように、半導体素子構造が形成された、上述のいずれかのSOI基板を備えている構成である。 Display device according to the present invention, as described above, the semiconductor device structure is formed, a structure that comprises one of the SOI substrate described above.
【0167】 [0167]
それゆえ、ばらつきがなく、均一で高性能なトランジスタを得ることができるので、これを用いて高性能な表示装置を提供できるという効果を奏する。 Therefore, there is no variation, it is possible to obtain a uniform and high-performance transistors, an effect that it provides a high-performance display device using the same.
【0168】 [0168]
本発明に係る半導体装置の製造方法は、以上のように、接合工程の前に、コーティング膜の表面を、基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいる構成である。 The method of manufacturing a semiconductor device according to the present invention, as described above, prior to the bonding step, the surface of the coating film, an adjustment process of the tangent of the angle between the substrate surface is adjusted to be 0.06 or less it is a configuration that comprise.
【0169】 [0169]
それゆえ、コーティング膜と単結晶シリコン片に良好な接合性を持たせた後に接合するので、この接合の強度を高めることができ、膜剥がれを生ずることがないという効果を奏する。 Therefore, since the junction after which gave good bonding properties to the coating film and the single crystal silicon pieces, it is possible to increase the strength of this bonding, an effect that has never causing film peeling.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明に係るSOI基板の一実施の形態を示す断面図である。 Is a cross-sectional view showing an embodiment of a SOI substrate according to the present invention; FIG.
【図2】(a)は上記SOI基板に含まれる基板の断面図であり、(b)は上記基板にコーティング膜を積層した状態を示す断面図であり、(c)は単結晶シリコン片の断面図であり、(d)は単結晶シリコン片に被覆膜を被覆した状態を示す断面図であり、(e)は(d)の状態に水素イオンを注入する様子を示す断面図であり、(f)は(b)に示す基板に(e)に示す単結晶シリコン片を貼り合わせた状態を示す断面図であり、(g)は単結晶シリコン片を分割・剥離して上記SOI基板を作製する様子を示す断面図である。 2 (a) is a sectional view of a substrate included in the SOI substrate, (b) is a sectional view showing a stacked state of the coating film on the substrate, (c) is of the single-crystal silicon pieces is a cross-sectional view, (d) is a sectional view showing a state coated with the coating film on the single crystal silicon pieces, (e) is a sectional view showing a state in which hydrogen ions are implanted into a state of (d) , (f) is a sectional view showing a state in bonding the single crystal silicon piece shown in (e) the substrate shown in (b), (g) splits and peeling the single crystal silicon pieces the SOI substrate it is a sectional view showing a state of making.
【図3】上記基板に積層された上記コーティング膜の表面凹凸の状態を示す断面図である。 3 is a cross-sectional view showing a state of the surface irregularities of the coating film stacked on the substrate.
【図4】上記コーティング膜の積層された上記基板表面に対する水のぬれ状態を示す断面図である。 4 is a cross-sectional view illustrating a wet state of the water to laminated above the substrate surface of the coating film.
【図5】本発明に係るSOI基板の一変形例の作成手順を示す図であり、(a)は上記SOI基板に含まれる基板の断面図であり、(b)は上記基板にコーティング膜を積層した状態を示す断面図であり、(c)は(b)に示す状態にアモルファスシリコン膜を積層した状態を示す断面図であり、(d)は上記アモルファスシリコン膜をエキシマレーザの照射によって溶融させる様子を示す断面図であり、(e)はポリシリコン膜が形成された状態を示す断面図であり、(f)はフォトリソグラフィーによって単結晶シリコン片を載せるための領域を形成した状態を示す断面図であり、(g)は上記単結晶シリコン片を載せた状態を示す断面図であり、(h)は上記単結晶シリコン片を分割・剥離して上記SOI基板を作製する様子を示す断 [Figure 5] is a diagram showing the procedure for creating a variation of the SOI substrate according to the present invention, (a) is a sectional view of a substrate included in the SOI substrate, a (b) the coating film on the substrate is a cross-sectional view of a stacked state, (c) is a sectional view showing a stacked state amorphous silicon film in the state shown in (b), (d) melting the amorphous silicon film by irradiation of an excimer laser is a cross-sectional view showing a state which shows (e) the state is a sectional view showing a state in which the polysilicon film is formed, (f) is formed with a region for placing the single crystal silicon pieces by photolithography is a cross-sectional view, (g) is a sectional view showing a state in which placed the single-crystal silicon pieces, (h) the cross-sectional showing the state of producing the SOI substrate by dividing and peeling the single crystal silicon pieces 図である。 It is a diagram.
【図6】上記SOI基板を用いて作成した薄膜トランジスタの一例を示す断面図である。 6 is a sectional view showing an example of a thin film transistor prepared by using the SOI substrate.
【図7】従来の構成における、基板に積層された酸化珪素膜の表面凹凸の状態を示す断面図である。 [7] in the conventional structure, a cross-sectional view showing a state of the surface irregularities of the silicon oxide film which is laminated to the substrate.
【図8】接合力評価法を示す模式的な断面図である。 8 is a schematic sectional view showing a bonding strength evaluation method.
【符号の説明】 DESCRIPTION OF SYMBOLS
1,11 SOI基板2 光透過性基板(基板) 1, 11 SOI substrate 2 light transmissive substrate (substrate)
3 酸化珪素膜(コーティング膜) 3 silicon oxide film (coating film)
4 酸化珪素膜(被覆膜) 4 silicon oxide film (coating film)
5 単結晶シリコン薄膜6 単結晶シリコン片10 水素イオン注入打込み面(水素イオンの注入層) 5 single crystal silicon thin film 6 monocrystalline silicon pieces 10 hydrogen ion implantation implantation surface (injection layer of hydrogen ion)
12 ポリシリコン領域13 酸化珪素膜(絶縁膜) 12 polysilicon region 13 the silicon oxide film (insulating film)
14 アモルファスシリコン膜21 薄膜トランジスタ22 ゲート絶縁膜23 ゲート電極膜24 低抵抗シリコン膜(n 型シリコン膜、p 型シリコン膜) 14 amorphous silicon film 21 TFT 22 gate insulating film 23 gate electrode film 24 low-resistance silicon film (n + -type silicon layer, p + -type silicon film)
25 チャネル領域26 層間絶縁膜27 ソース・ドレインメタル膜W 水θ 接触角 25 channel region 26 interlayer insulating film 27 source-drain metal film W water θ contact angle

Claims (8)

  1. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が水素イオンの注入層にて分断されて単結晶シリコン薄膜となっているSOI基板において、 Includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, a monocrystalline silicon thin film is divided the single crystal silicon pieces by injection layer of hydrogen ions in going on the SOI substrate,
    上記基板が光透過性基板であり、 The substrate is a light transmitting substrate,
    上記分断が熱処理によって行われたことを特徴とするSOI基板。 SOI substrate, characterized in that said cutting is performed by heat treatment.
  2. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、 Includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the SOI substrate on which the single crystal silicon pieces is in the single-crystal silicon thin film is divided,
    上記接合部は、上記コーティング膜表面の1ないし5μm角の範囲で測定した高さが5nm以下の凹凸について、上記基板表面とのなす角度の正接が0.06以下である表面を有する上記コーティング膜を接合したものであることを特徴とするSOI基板。 The joint, for 1 to have 5nm less uneven height measured in a range of 5μm angle of the coating film surface, the coating film having a surface tangent of the angle between the substrate surface is less than or equal to 0.06 SOI substrate, characterized in that is obtained by joining.
  3. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、 Includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the SOI substrate on which the single crystal silicon pieces is in the single-crystal silicon thin film is divided,
    上記コーティング膜の表面と上記被覆膜の表面とは、それぞれ水との接触角が10°以下であることを特徴とするSOI基板。 SOI substrate, wherein the surface and the surface of the coating film of the coating film, the contact angle of each and water is 10 ° or less.
  4. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、 Includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the SOI substrate on which the single crystal silicon pieces is in the single-crystal silicon thin film is divided,
    上記コーティング膜が、TEOSガスと酸素ガスとの混合ガスを用いたプラズマ化学気相成長法によって成膜された酸化珪素膜であることを特徴とするSOI基板。 SOI substrate on which the coating film, characterized in that it is a silicon oxide film formed by plasma chemical vapor deposition method using a mixed gas of TEOS gas and oxygen gas.
  5. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、 Includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the SOI substrate on which the single crystal silicon pieces is in the single-crystal silicon thin film is divided,
    上記接合部は、酸化珪素からなる、5nmないし300nmの厚みの上記コーティング膜を接合したものであることを特徴とするSOI基板。 The joint is formed of silicon oxide, SOI substrate, characterized in that to not 5nm is obtained by bonding the coating film of 300nm thickness.
  6. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合した接合部を含んでおり、上記単結晶シリコン片が分断されて単結晶シリコン薄膜となっているSOI基板において、 Includes a joint portion formed by joining a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate, the SOI substrate on which the single crystal silicon pieces is in the single-crystal silicon thin film is divided,
    上記接合部の接着力が0.6N/m以上であることを特徴とするSOI基板。 SOI substrate, wherein the adhesive strength of the bonding portion is 0.6 N / m or more.
  7. 半導体素子構造が形成された、請求項1ないし6のいずれか1項に記載のSOI基板を備えている表示装置。 The semiconductor device structure is formed, in which a display device comprising an SOI substrate according to any one of claims 1 to 6.
  8. 基板上に形成したコーティング膜と単結晶シリコン片を被覆した被覆膜とを接合する接合工程を含んでいるSOI基板の製造方法において、 In the method for manufacturing an SOI substrate that includes a bonding step of bonding a covering film coated with a coating film and the single crystal silicon pieces formed on the substrate,
    上記接合工程の前に、上記コーティング膜の表面を、上記基板表面とのなす角度の正接が0.06以下となるように調節する調節工程を含んでいることを特徴とするSOI基板の製造方法。 Before the bonding step, the surface of the coating film, a method for manufacturing an SOI substrate tangent of the angle between the substrate surface is characterized in that it comprises an adjusting step of adjusting to 0.06 or less .
JP2002299577A 2002-10-11 2002-10-11 Soi substrate, manufacturing method thereof and display device Pending JP2004134675A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002299577A JP2004134675A (en) 2002-10-11 2002-10-11 Soi substrate, manufacturing method thereof and display device

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2002299577A JP2004134675A (en) 2002-10-11 2002-10-11 Soi substrate, manufacturing method thereof and display device
US10668186 US7508034B2 (en) 2002-09-25 2003-09-24 Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
CN 03159798 CN100573824C (en) 2002-09-25 2003-09-25 Single crystal silicon and SOI base board, semiconductor device and its producing method and display device
CN 200910207679 CN101694847A (en) 2002-09-25 2003-09-25 The semiconductor device and display device
FR0311250A FR2844394B1 (en) 2002-09-25 2003-09-25 Monocrystalline silicon substrate, SOI substrate, a semiconductor device, display device, and method of manufacturing a semiconductor device
KR20030066670A KR100693881B1 (en) 2002-09-25 2003-09-25 Semiconductor device, display device, and manufacturing method of semiconductor device
KR20050125315A KR100641209B1 (en) 2002-09-25 2005-12-19 Single-crystal silicon substrate, soi substrate, and display device
US12240428 US20090095956A1 (en) 2002-09-25 2008-09-29 Single-crystal silicon substrate, soi substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US13250220 US20120012972A1 (en) 2002-09-25 2011-09-30 Single-crystal silicon substrate, soi substrate, semiconductor device, display device, and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2004134675A true true JP2004134675A (en) 2004-04-30

Family

ID=32449081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002299577A Pending JP2004134675A (en) 2002-10-11 2002-10-11 Soi substrate, manufacturing method thereof and display device

Country Status (1)

Country Link
JP (1) JP2004134675A (en)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526006A (en) * 2004-12-24 2008-07-17 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズS.O.I.Tec Silicon On Insulator Technologies Processing method of the wafer surface
EP1978554A2 (en) 2007-04-06 2008-10-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
JP2008283171A (en) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd Display device, method for manufacturing display device, and soi substrate
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2008294417A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate, and manufacturing method of semiconductor device
JP2009004741A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
JP2009003434A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2009094490A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Soi substrate fabricating method
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135453A (en) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device, semiconductor device, and electronic device
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009135472A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
JP2009177155A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2010519728A (en) * 2007-02-19 2010-06-03 センブラント リミテッド Printed circuit board
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US7776722B2 (en) 2007-05-18 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate, thin film transistor and semiconductor device
US7790572B2 (en) 2007-10-04 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7799620B2 (en) 2007-05-17 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic device
WO2010109712A1 (en) * 2009-03-25 2010-09-30 シャープ株式会社 Insulating substrate for semiconductor device, and semiconductor device
US7829431B2 (en) 2007-07-13 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a SOI with plurality of single crystal substrates
US8048771B2 (en) 2007-11-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
US8168481B2 (en) 2009-04-22 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
US8207046B2 (en) 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
US8247308B2 (en) 2008-07-22 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8283238B2 (en) 2007-06-28 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Layer transfer process for semiconductor device
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP2014063759A (en) * 2008-03-28 2014-04-10 Dainippon Printing Co Ltd Catalyst layer transfer film

Cited By (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008526006A (en) * 2004-12-24 2008-07-17 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズS.O.I.Tec Silicon On Insulator Technologies Processing method of the wafer surface
JP2010519728A (en) * 2007-02-19 2010-06-03 センブラント リミテッド Printed circuit board
US7755113B2 (en) 2007-03-16 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor display device, and manufacturing method of semiconductor device
JP2008277789A (en) * 2007-04-03 2008-11-13 Semiconductor Energy Lab Co Ltd Soi substrate and manufacturing method, and semiconductor device
US9536774B2 (en) 2007-04-03 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
US8823063B2 (en) 2007-04-03 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. SOI substrate, method for manufacturing the same, and semiconductor device
KR101441939B1 (en) * 2007-04-03 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi substrate, method for manufacturing the same, and semiconductor device
EP1978554A2 (en) 2007-04-06 2008-10-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate comprising implantation and separation steps
JP2008288569A (en) * 2007-04-06 2008-11-27 Semiconductor Energy Lab Co Ltd Process for producing semiconductor substrate
JP2008283171A (en) * 2007-04-13 2008-11-20 Semiconductor Energy Lab Co Ltd Display device, method for manufacturing display device, and soi substrate
US8748243B2 (en) 2007-04-13 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing display device, and SOI substrate
US8629031B2 (en) 2007-04-20 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US8951878B2 (en) 2007-04-20 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and semiconductor device
US7955949B2 (en) 2007-04-20 2011-06-07 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate
JP2008288579A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
US7767542B2 (en) 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
JP2008288578A (en) * 2007-04-20 2008-11-27 Semiconductor Energy Lab Co Ltd Soi substrate and method for manufacturing semiconductor device
JP2008294417A (en) * 2007-04-27 2008-12-04 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate, and manufacturing method of semiconductor device
KR101436115B1 (en) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
US7799620B2 (en) 2007-05-17 2010-09-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic device
US8193587B2 (en) 2007-05-17 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device, manufacturing method of display device, semiconductor device, display device, and electronic device
JP2009004741A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate and method for manufacturing semiconductor device
US7776722B2 (en) 2007-05-18 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of semiconductor substrate, thin film transistor and semiconductor device
US8471272B2 (en) 2007-05-18 2013-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display portion
US9059247B2 (en) 2007-05-18 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JP2009003434A (en) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
US7776718B2 (en) 2007-06-25 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor substrate with reduced gap size between single-crystalline layers
US8330221B2 (en) 2007-06-25 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate, and semiconductor device
US8283238B2 (en) 2007-06-28 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Layer transfer process for semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7829431B2 (en) 2007-07-13 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a SOI with plurality of single crystal substrates
US7994023B2 (en) 2007-08-10 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
US7795114B2 (en) 2007-08-10 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing methods of SOI substrate and semiconductor device
JP2009065136A (en) * 2007-08-16 2009-03-26 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor substrate
JP2009076890A (en) * 2007-08-31 2009-04-09 Semiconductor Energy Lab Co Ltd Manufacturing method of semiconductor device, semiconductor device, and electronic device
JP2009094490A (en) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd Soi substrate fabricating method
US7790572B2 (en) 2007-10-04 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate
JP2009111362A (en) * 2007-10-10 2009-05-21 Semiconductor Energy Lab Co Ltd Method of manufacturing soi substrate
JP2009135453A (en) * 2007-10-30 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device, semiconductor device, and electronic device
JP2009135437A (en) * 2007-11-01 2009-06-18 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor substrate, semiconductor device, and electronic device
JP2009135472A (en) * 2007-11-05 2009-06-18 Semiconductor Energy Lab Co Ltd Method of manufacturing semiconductor device
KR101523569B1 (en) * 2007-11-05 2015-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method for manufacturing semiconductor device
US8368082B2 (en) 2007-11-27 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
US8048771B2 (en) 2007-11-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, semiconductor device and electronic appliance
JP2009158937A (en) * 2007-12-03 2009-07-16 Semiconductor Energy Lab Co Ltd Method for manufacturing soi substrate
US8211780B2 (en) 2007-12-03 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US8421076B2 (en) 2007-12-27 2013-04-16 Sharp Kabushiki Kaisha Insulating substrate for semiconductor apparatus, semiconductor apparatus, and method for manufacturing semiconductor apparatus
US8207046B2 (en) 2007-12-27 2012-06-26 Sharp Kabushiki Kaisha Method for producing semiconductor device and semiconductor device produced by same method
JP2009177155A (en) * 2007-12-28 2009-08-06 Semiconductor Energy Lab Co Ltd Soi substrate manufacturing method
JP2014063759A (en) * 2008-03-28 2014-04-10 Dainippon Printing Co Ltd Catalyst layer transfer film
US8247308B2 (en) 2008-07-22 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
WO2010109712A1 (en) * 2009-03-25 2010-09-30 シャープ株式会社 Insulating substrate for semiconductor device, and semiconductor device
US8486772B2 (en) 2009-04-22 2013-07-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate
US8168481B2 (en) 2009-04-22 2012-05-01 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing SOI substrate

Similar Documents

Publication Publication Date Title
US7605053B2 (en) Glass-based SOI structures
US7399681B2 (en) Glass-based SOI structures
US7008854B2 (en) Silicon oxycarbide substrates for bonded silicon on insulator
US20120241919A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US20090110898A1 (en) High resistivity soi base wafer using thermally annealed substrate
US6339010B2 (en) Semiconductor element forming process having a step of separating film structure from substrate
US20070249139A1 (en) Semiconductor on glass insulator made using improved thinning process
US5786242A (en) Method of manufacturing SOI semiconductor integrated circuit
US20120003813A1 (en) Oxygen plasma conversion process for preparing a surface for bonding
US20060121691A1 (en) Method of manufacturing single crystal Si film
US6717213B2 (en) Creation of high mobility channels in thin-body SOI devices
US7018484B1 (en) Semiconductor-on-insulator silicon wafer and method of formation
US6602761B2 (en) Process for production of SOI substrate and process for production of semiconductor device
US20070158831A1 (en) Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby
US7508034B2 (en) Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP2000150905A (en) Manufacture of semiconductor device
US20090004821A1 (en) Manufacturing method of soi substrate and manufacturing method of semiconductor device
US20080286937A1 (en) Manufacturing Method for Bonded Wafer
JP2006270039A (en) Laminated wafer and manufacturing method thereof
JP2000331899A (en) Method for forming soi wafer and soi wafer
US7619250B2 (en) Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
JP2003163337A (en) Stripping method and method for producing semiconductor device
US20040055999A1 (en) Method for planarizing polysilicon
JP2003031778A (en) Method for manufacturing thin film device
US20060030124A1 (en) Method of fabricating single-layer and multi-layer single crystalline silicon and silicon devices on plastic using sacrificial glass

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050525

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071115

A131 Notification of reasons for refusal

Effective date: 20071127

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818