JP4770498B2 - 制御装置 - Google Patents

Description

本発明は、制御装置に関し、特に制御対象を繰り返し周期（サイクルタイム）のオン（ＯＮ）時間とオフ（ＯＦＦ）時間の比で制御する時間比例出力に改善を施した制御装置に関するものである。

温度調節計やプログラマブルロジックコントローラ等の制御装置では、出力方式の１つとして時間比例出力が使用されている。時間比例出力は、出力の大きさを、サイクルタイム内のＯＮ時間の割合で表している。

図５は従来の制御装置の構成を示すブロック図であり、図６は従来の時間比例ドライバの動作説明図である。
図５で、制御装置１０は、制御対象２０を時間比例出力のＯＮ／ＯＦＦ時間比で制御する。設定値ＳＶと制御対象２０からの測定値ＰＶとの偏差は、ＰＩＤ演算部１１でＰＩＤ演算して、ＰＩＤ演算出力を制御出力値ＭＶとする。時間比例ドライバ１２は制御出力値ＭＶを受けて、制御対象２０に制御出力値ＭＶに応じた時間比例出力を出力する。

図６で、ＯＮ時間の分解能は商用電源周期の１／２である１０ｍｓ（５０Ｈｚのとき）又は８．６６６ｍｓ（６０Ｈｚのとき）を選ぶことが多く、サイクルタイムとしては制御出力値ＭＶで表す細かさを考慮して決定する。
例えば、５０Ｈｚの電源を使用し、制御出力値ＭＶが０％から１００％まで０．１％ステップで表されている場合、時間比例出力も同様の細かさで表すには、サイクルタイムは１０ｓ（１０ｍｓの１０００倍）以上必要となる。サイクルタイムを１０ｓとしたときには、制御出力４０％での時間比例出力は、４ｓ間ＯＮ（Ｔon）し、６ｓ間ＯＦＦ（Ｔoff）することになる。

制御対象を制御するための制御出力結果を正確かつ早く制御対象へ与えることができる時間比例式制御装置を示したものとして、例えば特許文献１に記載されたものがあった。

特開２０００−４７７０３号公報

時間比例出力を十分な細かさの分解能とするには、サイクルタイムを長くする必要があるが、この場合、出力の更新が遅くなり制御系全体の応答を悪化させるという問題点があった。
一方、出力の応答を速くするためにサイクルタイムを短くすると、十分な分解能を得られないという問題点があった。

本発明は上述した問題点を解決するためになされたものであり、時間比例出力の分解能を落とすことなく、出力の応答を速くした制御装置を実現することを目的とする。

このような課題を達成するために、本発明は次のとおりの構成になっている。
（１）制御対象を時間比例出力のＯＮ／ＯＦＦ時間比で制御する制御装置において、
設定値と前記制御対象からの測定値との偏差をＰＩＤ演算するＰＩＤ演算部と、
該ＰＩＤ演算部の演算結果である制御出力値を順次積算していく積算部と、
該積算部の積算値により前記時間比例出力をＯＮにするかＯＦＦにするかの判定を行うＯＮ／ＯＦＦ判定部と、
該ＯＮ／ＯＦＦ判定部の判定値により前記時間比例出力をＯＮ／ＯＦＦする時間比例出力部と、
を有し、
前記積算部は、制御周期ごとに更新される前記制御出力値を、前記制御対象を制御する前記時間比例出力の分解能を時間で表した分解能周期ごとに最新の制御出力値で積算し、
前記制御出力値は、前記時間比例出力の分解能の逆数を制御出力の最大値とし、
前記ＯＮ／ＯＦＦ判定部は、前記積算値が前記最大値以上になった場合に前記時間比例出力のＯＮ判定をし前記積算値から前記最大値を減算してこの値を制御出力の積算値として前記積算部に渡し、前記積算部はこの値に対して新たに制御出力値の積算を行い、前記積算値が前記最大値より小さい場合に前記時間比例出力のＯＦＦ判定をし、
前記時間比例出力部は、前記ＯＮ／ＯＦＦ判定部がＯＮ判定をした場合に前記時間比例出力を前記分解能周期の１周期間ＯＮにし、ＯＦＦ判定をした場合は前記時間比例出力をＯＦＦ状態にすることを特徴とする制御装置。
（２）前記分解能周期は、前記制御対象に供給される商用電源周期の１／２であることを特徴とする請求項１記載の制御装置。

（２）前記分解能周期は、前記制御対象に供給される商用電源周期の１／２であることを
特徴とする（１）記載の制御装置。

本発明によれば次のような効果がある。
制御周期ごとに更新される制御出力値を、分解能周期ごとに最新の制御出力値で積算していくことにより、出力の更新が速くなり、出力の応答を速くすることができる。
また、出力の応答を速くした場合であっても、サイクルタイムを短くしたことによって発生する桁落ち相当の部分を積算していき、その量が分解能相当になったときに出力に反映することにより、出力の分解能を維持することができる。

以下、図面を用いて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。前出の図と同一のものは同一符号を付ける。
図１で、制御装置３０は、制御対象２０を時間比例出力のＯＮ／ＯＦＦ時間比で制御する。設定値ＳＶと制御対象２０からの測定値ＰＶとの偏差は、ＰＩＤ演算部３１でＰＩＤ演算して、ＰＩＤ演算出力を制御出力値ＭＶとする。時間比例ドライバ３２は制御出力値ＭＶを受けて、制御対象２０に時間比例出力を出力する。
時間比例ドライバ３２は、積算部３２１、ＯＮ／ＯＦＦ判定部３２２、時間比例出力部３２３からなる。

ＰＩＤ演算部３１は、制御周期ごとに設定値ＳＶ及び測定値ＰＶの偏差からＰＩＤ演算をして、制御出力値ＭＶを制御周期ごとに出力する。
積算部３２１は、制御出力値ＭＶを、分解能周期ごとに最新の制御出力値ＭＶで順次積算していく。
制御周期は、ＰＩＤ演算部３１でＰＩＤ演算を実行する周期である。また、制御周期ごとに制御対象２０から測定値ＰＶが制御装置３０にフィードバックされる。
分解能周期は、制御対象２０を制御する時間比例出力の分解能を時間で表したものであり、制御対象２０が時間比例出力のＯＮ／ＯＦＦを識別可能な時間である。例えば、制御対象２０が温度の場合、ヒーターのＯＮ／ＯＦＦは商用電源のゼロクロスのタイミングで行うため、商用電源周期の１／２である１０ｍｓ（５０Ｈｚのとき）又は８．６６６ｍｓ（６０Ｈｚのとき）が分解能周期として選ばれる。
この際、制御周期と分解能周期とは、同期している必要はなく、非同期でも動作可能である。

ＯＮ／ＯＦＦ判定部３２２は、制御出力値ＭＶの最大値を判定基準としており、時間比例出力の分解能の逆数を制御出力値ＭＶの最大値とする。例えば、分解能が０．１％の場合、最大値は１０００となる。
積算部３２１の積算値が制御出力値ＭＶの最大値以上になった場合にＯＮ／ＯＦＦ判定部３２２は、時間比例出力のＯＮ判定をし、時間比例出力部３２３に通知する。

時間比例出力部３２３は、ＯＮ／ＯＦＦ判定部３２２よりＯＮ判定の通知を受けると、時間比例出力を分解能周期の１周期の間ＯＮにする。このＯＮ時間に対してＯＦＦ時間の比が決まるように時間比例出力が制御され、制御出力値ＭＶが大きくなるとサイクルタイムは短くなり、制御出力値ＭＶが小さくなるとサイクルタイムは長くなり、サイクルタイムが変化する。

図２は本発明の時間比例出力の動作手順を示したフローチャートである。
図２で、制御出力の最大値をＭＶmaxとし、制御出力値ＭＶを時間比例出力の分解能周期で積算した積算値をＭＶＩとする。
時間比例ドライバ３２は、時間比例出力の分解能周期で起動される。積算部３２１は、ＰＩＤ演算部３１のＰＩＤ演算結果の制御出力値ＭＶを分解能周期で積算していく（Ｓ１０）。ＯＮ／ＯＦＦ判定部３２２は、制御出力の積算値ＭＶＩと制御出力の最大値ＭＶmaxを比較し（Ｓ２０）、時間比例出力をＯＮにするかＯＦＦにするかの判定をする。

制御出力の積算値ＭＶＩが制御出力の最大値ＭＶmaxより小さい場合、ＯＮ／ＯＦＦ判定部３２２は、時間比例出力のＯＦＦ判定をし、これに従って、時間比例出力部３２３は時間比例出力をＯＦＦ状態にする（Ｓ３０）。一方、制御出力の積算値ＭＶＩが制御出力の最大値ＭＶmax以上の場合、ＯＮ／ＯＦＦ判定部３２２は、時間比例出力のＯＮ判定をし、これに従って、時間比例出力部３２３は時間比例出力をＯＮ状態にする（Ｓ４０）。
ＯＮ／ＯＦＦ判定部３２２は、制御出力の積算値ＭＶＩが制御出力の最大値ＭＶmax以上となると、制御出力の積算値ＭＶＩから制御出力の最大値ＭＶmaxを減じ（Ｓ５０）、この値を制御出力の積算値ＭＶＩとして積算部３２１へ返す。
積算部３２１は、この値に対して新たに制御出力値ＭＶを積算していく（Ｓ１０）。

図３は本発明の時間比例出力の出力状態の説明図である。
制御出力の最大値ＭＶmaxを１０００（時間比例出力の分解能０．１％）、制御出力値ＭＶを２１０（ＯＮ時間比２１．０％）とした場合の動作で、制御出力の積算値ＭＶＩと時間比例出力のＯＮ／ＯＦＦ状態を示している。
時刻２から単位時間（分解能周期）ごとに積算値ＭＶＩは２１０ずつ積算され、２６０、４７０、６８０、８９０と変化している。この間、積算値ＭＶＩが最大値ＭＶmaxより小さいので、時間比例出力の状態はＯＦＦである。

時刻６において積算値ＭＶＩは１１００となり、積算値ＭＶＩが最大値ＭＶmax以上なので、時間比例出力の状態はＯＮである。
時刻７において積算値ＭＶＩは、１１００から最大値ＭＶmax（１０００）を減じた後の値（１００）に制御出力値ＭＶ（２１０）を積算し、３１０となっている。
以降同様にして、積算、ＯＮ／ＯＦＦ判定、ＯＮ時の減算を繰り返す。

時間比例出力の分解能を０．１％とした場合、従来は分解能周期１０ｍｓでサイクルタイム１０ｓとなっていたが、本発明のこの例では、分解能周期１０ｍｓでサイクルタイム５０ｍｓ（時刻２〜６）となり、更新周期が短くなるので、出力の応答を速くすることができる。

この場合、サイクルタイムを短くしたことによって発生する「桁落ち」相当の部分は積算されていき、その量が分解能相当になったときに時間比例出力に反映される。具体的には、時刻２〜６の範囲では、ＯＮ割合は１／５、すなわち２０％出力であり、同様に時刻７〜１１、１２〜１６も２０％出力であって、制御出力値ＭＶの２１％に比べて小さくなっている。
これに対し、時刻１７〜２０では、ＯＮ割合は１／４、すなわち２５％出力であり、制御出力値ＭＶの２１％に比べて大きくなり、サイクルタイムが変化するようになっている。
このように、複数周期（サイクルタイム）にわたって「桁落ち」を積算する仕組みにより、分解能を維持することができ、全体として制御出力値ＭＶに比例した出力ＯＮ時間が得られる。

応答が速く、高分解能な出力形態として、サイリスタを使用した出力方法があるが、この方法では、制御出力値ＭＶと実際の出力の関係を線形にすることが難しいため、動作ポイントによって制御系全体の特性が変化してしまうという場合があったが、本発明によれば、常に制御出力値ＭＶに比例した出力を得ることができる。

図４は本発明の他の実施例を示した図である。
時間比例ドライバ４２をＡＳＩＣで構成した例を示している。
キャリー付加算器４２１は、定周期（分解能周期）で制御出力値ＭＶを積算（加算）していく加算器である。キャリー付加算器４２１の上限値は制御出力の最大値ＭＶmaxと同一で、オーバーフローしたときにキャリー信号をアサートする。このキャリー信号により時間比例出力がＯＮとなる。また、オーバーフロー時に制御出力の最大値ＭＶmaxを減算し、その値に制御出力値ＭＶを積算していく処理を繰り返す。

以上のように、短いサイクルタイムにすることで出力の応答を速くすることができる。
一方、短いサイクルタイムにすることで犠牲になる分解能については、表現できなかった「桁落ち」に相当する部分の値を積算していき、まとまったところで出力に反映させることにより、全体として十分な分解能を実現することができる。
よって、出力の速い応答と、十分な分解能を両立した時間比例出力を実現することができる。

本発明の一実施例を示す構成図である。 本発明の時間比例出力の動作手順を示したフローチャートである。 本発明の時間比例出力の出力状態の説明図である。 本発明の他の実施例を示した図である。 従来の制御装置の構成を示すブロック図である。 従来の時間比例ドライバの動作説明図である。

符号の説明

２０ 制御対象
３０ 制御装置
３１ ＰＩＤ演算部
３２１ 積算部
３２２ ＯＮ／ＯＦＦ判定部
３２３ 時間比例出力部
ＭＶ 制御出力値
ＰＶ 測定値
ＳＶ 設定値

Claims (2)

1. 制御対象を時間比例出力のＯＮ／ＯＦＦ時間比で制御する制御装置において、
   設定値と前記制御対象からの測定値との偏差をＰＩＤ演算するＰＩＤ演算部と、
   該ＰＩＤ演算部の演算結果である制御出力値を順次積算していく積算部と、
   該積算部の積算値により前記時間比例出力をＯＮにするかＯＦＦにするかの判定を行うＯＮ／ＯＦＦ判定部と、
   該ＯＮ／ＯＦＦ判定部の判定値により前記時間比例出力をＯＮ／ＯＦＦする時間比例出力部と、
   を有し、
   前記積算部は、制御周期ごとに更新される前記制御出力値を、前記制御対象を制御する前記時間比例出力の分解能を時間で表した分解能周期ごとに最新の制御出力値で積算し、
   前記制御出力値は、前記時間比例出力の分解能の逆数を制御出力の最大値とし、
   前記ＯＮ／ＯＦＦ判定部は、前記積算値が前記最大値以上になった場合に前記時間比例出力のＯＮ判定をし前記積算値から前記最大値を減算してこの値を制御出力の積算値として前記積算部に渡し、前記積算部はこの値に対して新たに制御出力値の積算を行い、前記積算値が前記最大値より小さい場合に前記時間比例出力のＯＦＦ判定をし、
   前記時間比例出力部は、前記ＯＮ／ＯＦＦ判定部がＯＮ判定をした場合に前記時間比例出力を前記分解能周期の１周期間ＯＮにし、ＯＦＦ判定をした場合は前記時間比例出力をＯＦＦ状態にすることを特徴とする制御装置。
2. 前記分解能周期は、前記制御対象に供給される商用電源周期の１／２であることを特徴とする請求項１記載の制御装置。

Images