JP4768017B2 - ポイントツーポイント・リンクのネゴシエーション方法および装置 - Google Patents

ポイントツーポイント・リンクのネゴシエーション方法および装置 Download PDF

Info

Publication number
JP4768017B2
JP4768017B2 JP2008519682A JP2008519682A JP4768017B2 JP 4768017 B2 JP4768017 B2 JP 4768017B2 JP 2008519682 A JP2008519682 A JP 2008519682A JP 2008519682 A JP2008519682 A JP 2008519682A JP 4768017 B2 JP4768017 B2 JP 4768017B2
Authority
JP
Japan
Prior art keywords
link
state
point
speed
state machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008519682A
Other languages
English (en)
Other versions
JP2008547362A (ja
Inventor
シャーマ,ディベンドラ
バート,エイジェイ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2008547362A publication Critical patent/JP2008547362A/ja
Application granted granted Critical
Publication of JP4768017B2 publication Critical patent/JP4768017B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

本発明は概括的にはポイントツーポイント・リンクに、より特定的にはポイントツーポイント・リンクにおけるエージェント間のネゴシエーションに関する。
リンク・ベースのシステムは、デバイス間で通信するためにポイントツーポイント・リンクを使う。リンク・ベースのシステムは典型的には、リンクの両端のデバイスの機能を認識するための精巧なトレーニング・プロセスを経ていく。デバイスがより高速になり、より多くの機能をもつにつれ、リンク・トレーニング・プロセスはより複雑になる。
[発明を実施するための最良の形態]
以下の詳細な記述では、例示として、本発明が実施されうる個別的な実施形態を示す付属の図面が参照される。これらの実施形態は、当業者が本発明を実施できるようにするのに十分な詳細さで記述される。本発明のさまざまな実施形態は、異なっていても、必ずしも相互に排他的ではないことは理解されるものとする。たとえば、ある実施形態との関連でここに記載される特定の特徴、構造または特性は、本発明の精神および範囲から外れることなく他の実施形態において実装されてもよい。さらに、開示される各実施形態内での個々の要素の位置または配置は、本発明の精神および範囲から外れることなく修正されうることは理解されるものとする。したがって、以下の詳細な記述は限定的な意味に解するべきではなく、本発明の範囲は、適切に解釈された付属の請求項およびそれとともに該請求項が資格を有する範囲いっぱいの等価物によってのみ定義される。図面において、同様の符号は、いくつかの図を通じて、同じまたは似通った機能を指す。
図1は、ポイントツーポイント・リンクによって結合された複数のデバイスの図を示している。デバイス110(デバイスAとも称される)はデバイス120(デバイスB)、デバイス130(デバイスC)およびデバイス140(デバイスD)とポイントツーポイント・リンクで通信しているところが示されている。たとえば、デバイスAはポイントツーポイント・リンク124を使ってデバイスBと通信しているところが示されており、デバイスAはポイントツーポイント・リンク134を使ってデバイスCと通信しているところが示されており、デバイスAはポイントツーポイント・リンク144を使ってデバイスDと通信しているところが示されている。
実施形態によっては、図1に示されたデバイスおよびそれらをつなぐポイントツーポイント・リンクは、周辺コンポーネント相互接続エクスプレス(PCI Express)規格のような相互接続規格に準拠して、あるいは部分的に準拠して動作する。ただし、これは本発明の限定ではない。たとえば、本発明のさまざまな実施形態は、インフィニバンド(Infiniband)およびCSIに準拠して、あるいは部分的に準拠してポイントツーポイント・リンクを動作させる。ここでの用法では、用語「PCI」は過去、現在もしくは将来の任意のPCI規格またはこれに限られないがPCIエクスプレスを含むその拡張を指す。
デバイス110、120、130および140は、ポイントツーポイント・リンク上でエージェントとして動作することのできるいかなる型のデバイスであってもよい。たとえば、デバイスは集積回路、集積回路を含む回路カードまたは複数の回路カードを含みうるモジュールでありうる。さらに、デバイス110、120、130および140のそれぞれはデバイスの階層構造を含みうる。
さまざまなデバイスの間のポイントツーポイント・リンクはいかなる幅であってもよい。たとえば、リンク124は8「レーン」の幅をもつよう示されており、リンク134および144はそれぞれ4レーン幅をもつよう示されている。各レーンは送受信対を含み、信号はシングルエンドでも差動でもよい。
諸デバイスは異なるリンク速度機能を有していてもよい。たとえば、より古いデバイスまたは前の世代からのデバイスは、より新しいデバイスまたはより最近の世代からのデバイスよりも遅いリンク速度機能を有することがある。図1のデバイスは、速度Xおよび速度Yと表される、一つまたは複数のリンク速度機能を有するよう示されている。ここで、XはYより遅い。たとえば、デバイスA、BおよびDはXおよびY両方のリンク速度機能をもつのに対し、デバイスCはリンク速度機能Xのみをもつ。
本発明のさまざまな実施形態において、ポイントツーポイント・リンクの速度がデバイス間でネゴシエーションされるのは、両デバイスが利用可能な最低速度で動作する動作状態に達したあとである。たとえば、動作を開始するとき、デバイスA、B、CおよびDは互いにそのリンク速度機能を広告し、次いで利用可能な最低速度で動作するリンクを形成しうる。この例では、リンク124、134および144はみな速度Xで動作する動作状態に達する。速度Xで動作する状態に達したのち、デバイスは別の速度で動作するよう互いとネゴシエーションしうる。動作状態に達したのち、ポイントツーポイント・リンクの速度をネゴシエーションすることに加えて、リンクの幅もネゴシエーションされてもよい。たとえば、リンク124の幅は、ネゴシエーションを通じて、8レーンから4レーンまたはそれ以下に下げられることがありうる。
デバイス110、120、130および140のそれぞれは、上記したリンク・ネゴシエーション機能を提供する状態機械(SM: state machines)を含む。たとえば、デバイス110は状態機械112を含み、デバイス120は状態機械122を含み、デバイス130は状態機械132を含み、デバイス140は状態機械142を含む。図1に示されているさまざまな状態機械は他のデバイス内の状態機械とネゴシエーションしてもよく、またそれが位置するデバイス内の回路についての構成を与えてもよい。たとえば、状態機械112は、デバイス140内の状態機械142とネゴシエーションしてもよく、リンク144で通信するデバイス110内の回路の構成を与えてもよい。
実施形態によっては、各デバイスは複数の状態機械を含みうる。たとえば、状態機械112は、状態機械122、132および144のそれぞれとネゴシエーションするために一つずつで、三つの別個の状態機械を含みうる。さらに、実施形態によっては、状態機械動作はハードウェアまたはソフトウェアのいずれによって影響されてもよい。たとえば、デバイス110内のハードウェアが状態機械112に、信頼性を上げるためにより低いリンク速度をネゴシエーションするよう指示してもよい。たとえばまた、デバイス110によって実行されるソフトウェアまたは他所で実行されるソフトウェアが状態機械112に、電力節約のためにより低いリンク速度またはリンク幅縮小をネゴシエーションするよう指示してもよい。
図2は、ポイントツーポイント・リンク状態機械の動作を記述する状態機械図を示している。本発明のいくつかの実施形態では、状態機械112、122、132および142(図1)の一つまたは複数は、状態機械図200に示されたものに従って動作しうる。
状態210はリセット状態である。リセット状態に達するのは、電力の中断後、あるいはハードウェア・リセットまたはソフトウェア・リセットが発生したあとでありうる。リセット状態を出るとき、状態機械210は、リンク相互接続に他のデバイスが結合されているかどうかに関してほとんどまたは全く情報をもたない。たとえば、リセット状態を出るとき、状態機械200は、相互接続上にデバイスが存在しているかどうか(またはいくつ存在しているか)、その速度機能がどうであるか、あるいはそのリンクの幅を知らない。
リセット状態を出ると、状態機械200は状態220に遷移する。ここではポイントツーポイント・リンクが可能な最低リンク速度で構成される。たとえば、先の図1を参照すると、状態機械112は、デバイスAおよびDが両方とも速度Yでの通信ができるにもかかわらず、デバイスAを、ポイントツーポイント・リンク144でスピードXで通信するよう構成する。状態220の間に、状態機械200はローカル・デバイスの速度機能を広告し、リンク相互接続に結合された他のデバイスの速度機能を記録する。状態220の間に、状態機械200は他のデバイスの存在を検知し、リンク幅を決定し、識別子をさまざまなリンクに割り当て、複数リンクの制御を他の状態機械にハンドオフしてもよい。
ポイントツーポイント・リンクが利用可能な最低速度で動作するよう構成されたのち、状態機械200が動作状態230に遷移する。動作状態230は、ポイントツーポイント・リンクを通じて通常の通信が起こりうる状態である。たとえば、動作状態における通常の通信は、グラフィック、メモリ・データまたは他の任意のデータを通信することを含みうる。
動作状態230はハードウェアまたはソフトウェアからの制御情報を受信しうる。たとえば、232に示されるように、動作状態230はハードウェア制御によって影響されてもよく、234に示されるように、動作状態230はソフトウェア制御によって影響されてもよい。実施形態によっては、ソフトウェア制御はレジスタを通じて実施される。たとえば、状態機械200は、ソフトウェアにとってアクセス可能であるレジスタ内に保持されているデジタル情報に反応しうる。状態機械200は、リンク速度、リンク幅およびポイントツーポイント・リンクのその他の属性のソフトウェア制御を許容するレジスタ・セットを含みうる。
ハードウェア制御が状態機械200の動作に影響するのはさまざまなシナリオのもとでありうる。たとえば、最初に動作状態230に達したのち、状態機械220はハードウェア制御のもとですぐ、より高いリンク速度での動作をネゴシエーションしてもよい。こうしたことが起こるのは、状態機械200がより高いリンク速度機能をもつデバイスにあり、やはりより高いリンク速度機能をもつデバイスと通信している場合でありうる。またたとえば、リンクがエラーを被っている場合、状態機械200は、ハードウェア制御のもとで、リンク・パフォーマンスを改善しようとしてより遅いリンク速度をネゴシエーションすることもありうる。
ハードウェアまたはソフトウェア制御のいずれかのもとで、状態機械200は状態240でリンク速度の変更をネゴシエーションしうる。動作状態230から状態240にはいり、動作状態230に戻る。このようにしてリンク速度の変更をネゴシエーションすることによって、状態機械200は、リンク速度を修正するために、リセット状態210や構成状態220を通過しない。そうすることにおいて、リンク速度の変更は、リンクを中断することなくネゴシエーションされうる。
リンク速度は状態240において上下されうる。たとえば、パフォーマンスを改善するためにリンク速度を上げてもよいし、電力消費を減らすためにリンク速度を下げてもよい。実施形態によっては、状態240においてリンク幅の増減がネゴシエーションされることもできる。
図3は、リンク・トレーニングおよびステータス状態機械(LTSSM: link training and status state machine)の動作を記述する状態機械図を示している。図3のLTSSMはPCIエクスプレス・システムのコンテキストで記載されているが、これは本発明の限定ではない。上記したように、本発明のさまざまな実施形態は、ポイントツーポイント・リンクを含むいかなるリンク・ベースのシステムにおいても利用されうる。
状態機械300は、「検出」(Detect)状態310、「ポーリング」(Polling)状態、「構成」(Configuration)状態、L0状態340および「回復」(Recovery)状態を含む。「ポーリング」状態は、「ポーリング.アクティブ」(Polling.Active)下位状態322および「ポーリング.構成」(Polling.Config)下位状態324を含む。「構成」状態は「構成.リンク幅」(Config.Linkwid)下位状態332、「構成.レーン数」(Config.Lanenum)下位状態334および「構成.完了」(Config.Complete)下位状態336を含む。「回復」(Recovery)状態は、「回復.速度」(Recovery.Speed)下位状態352、「回復.回復ロック」(Recovery.Rcvrlock)下位状態354、「回復.回復構成」(Recovery.Rcvrcfg)下位状態356および「回復.アイドル」(Recovery.Idle)下位状態358を含む。可能な状態および下位状態は示されているものに限定されない。たとえば、検出状態310が複数の下位状態を含んでいてもよく、下位状態があるように図示されている状態が単一の状態にたたまれてもよい。
PCIエクスプレスに基づくもののようなリンク・ベースのシステムは、リンクを動作状態にもっていくまでに複数の状態を含む精巧なトレーニング・プロセスを経ていく。たとえば、リンク・トレーニング・アルゴリズムは、「検出」状態の間にレーン上の受信者を検出し、「ポーリング」状態の間にトレーニング・シーケンスの交換を通じてシンボル・ロックを達成してリンク幅、機能的なレーンへのレーン番号割り当てを確立しようとし、それに続いて「構成」状態の間にレーン間ずれ補正(lane-to-lane deskew)があり、その後にL0動作状態に行く。L0の間、トランザクションが交換される。リンク・レベルの再試行によって対処できないリンク・レベルのエラー(シンボル・ロックの喪失など)が「回復」状態を通じて対処される。「回復」状態は、リンクを有効(up)に保ちながら、シンボル・ロックを再確立し、どのレーンが機能的かを判別し、該機能レーン上でレーン間ずれ補正を実行することによって、L0にはいる前に回復しようとする。
リンク・ベースのリンク・トレーニング・プロトコルにおける主要な課題の一つは、リンクの状態または構成を通信するためのインバンド機構が全くないことである。リンク・ベースのシステムの主要な利点の一つは、少ないピンカウントで高い帯域幅を出すことであるので、これらのシステムは、接続されたコンポーネントにおけるリンクの状態ならびにその構成および機能を決定するリンク・トレーニング・プロトコルに多大な複雑さを入れる。たとえば、上流デバイスは16本のPCI-Eレーンを有してもよく、それは、1本のx16リンクまたは2本のx8リンクまたは4本のx4リンクまたは1本のx8リンクと2本のx4リンクの組み合わせとして構成されることができる。上流デバイスは、それが何個の下流デバイスに接続されているか、接続の型(レーン逆転[lane reversed]、極性反転[polarity inverted])および個々のレーンの健全性を両方向において見きわめるために、レーン番号の割り当てに進み、個々のリンクを使う前に、リンク・トレーニング・プロセスを経ていく。これは複雑なプロセスである。というのも、リンク・トレーニング状態機械は、リンク・トレーニング・プロセスの異なる状態にあるかもしれないさまざまな下流デバイスを考慮しなければならず、レーン間ずれ補正や長い一連の回復すべき一過性エラーの可能性を考えれば、あるリンク内の個々のレーンどうしは同期していないかもしれないのである。
図3に示されるように、LTSSMは分離(split)でき、ある独立したリンクを形成することになるレーンの部分集合を一つまたは複数の二次LTSSMが引き受けられるようにする。図3は、リンク・トレーニング状態機械が分離できる場所の二つを示している。一つは「検出」状態から出る際である。複数のデバイスが検出される場合、いくつかのデバイスはリセットを出ていることがありえ、他のデバイスはまだリセットにあることがありうる。その結果、いくつかのレーンは受信者を検出し、他のレーンは受信者を検出しないことになる。受信者を検出するレーンは一つ(または複数)のLTSSMのもとで先に進むのに対し、受信者を検出しなかったレーンは一つ(または複数)の別個のLTSSMの制御下に残されることになる。次の分離は、「構成」状態の間に起こる。ここでは、独立した諸リンクの素性が確立される。
「ポーリング」状態の間に、トレーニング・シーケンス(TS)順序セット(ordered sets)がGen1速度で送信され、ローカル・デバイスの速度機能が広告される。いくつかの実施形態では、「ポーリング」とL0との間で送信されるすべてのTS順序セットは、速度機能(または「データ・レート識別子」)を含む。
図3によって表されるような本発明のさまざまな実施形態において、リンクは常にGen1速度(利用可能な最低速度)でL0状態に来る。「構成」状態にある間およびGen1速度でのリンク・トレーニングの間、かつリンク幅が確立され、レーン番号が割り当てられたあと、各デバイスは、自分が接続されているデバイスの速度機能を、レーン間ずれ補正を確立するときの間に受信したデータ・レート識別子を通じて記録する。データレート識別子はレーン番号が割り当てられたあとに記録されるので、「構成」状態の間のLTSSM分離はレーン番号割り当てのあとに起こるので、LTSSMが扱っている接続されたデバイスは一つしかないことを注意しておくべきであろう。よって、速度の変更は、LTSSMを分離させる複雑さは含まない。ひとたびリンクがL0にあれば、L0から「回復」へ、そしてL0に戻る遷移ルートを取ることによって、ソフトウェアまたはハードウェアのいずれかを通じて速度変更を開始できる。
「回復.速度」下位状態は、新しいリンク速度への変更が実行される状態である。速度を変更するソフトウェア機構は所望の速度を構成レジスタに書き込むことによってもたらすことができる。ハードウェア機構は、最初により高い速度に変更するといったプロトコルのより高い層によって、あるいは速度変更が望ましいことがありうるエラーまたは電力管理といったイベントに応じてもたらすことができる。
本発明のさまざまな実施形態において、リンクの速度変更は、初期のフロー制御動作が完了したあとに任意的にL0状態においてのみ開始されることが許容される。開始側(initiator)が速度を変更することに決めると「回復」状態にはいり(「回復.回復ロック」下位状態)、「回復」の間に送られるトレーニング・シーケンスを送る。意図が速度を変えることであれば、開始側は、トレーニング・シーケンス中で速度変更を望むことを示すあるビットをセットし、該開始側が動作したい速度までの(その速度を含む)速度のみを広告する。開始側から最低限の数のそのような速度変更指標がセットされたトレーニング・シーケンスを受領すると、受領側(recipient)も、「回復.速度」にはいる前に最低限の数のトレーニング・シーケンスにおいて同じ速度変更ビットをセットする。開始側は速度変化の指標を受け取り、「回復.速度」にはいる。両側とも、両者が交換した速度変更ビットがセットされたトレーニング・シーケンスにおいて両側ともによって広告されていた最大速度を選ぶ。両側とも、「回復.速度」においては電気的なアイドルにあり、一方、両側とも、新しい速度に変更してから、新しい速度で「回復.回復ロック」に再入する。
どちらかの側が新しい速度で動作しそこなう場合には、新しい速度で受信しそこなう側は「回復.速度」に抜け、相手側を「回復.回復構成」から「回復.速度」に引き込む。二度目に「回復.速度」にはいった際、速度はL0速度に戻され、通常の回復作用によって、リンクが元の速度に戻ることが保証される。これは、受領側が、時間切れ期間待ったあとになっても「回復.回復ロック」の間にシンボル・ロックを達成しそこなうときに起こりうる。次いで、シンボル・ロックを達成しそこなった側のLTSSMが「回復.速度」にはいり、そこで古い速度に戻る。相手側は「回復.回復構成」にあってもよいが、L0速度と異なる速度で動作する場合、電気的アイドルを見たのちに「回復.速度」に戻ることになる。
リンクはまずGen1速度でL0に来るので、速度はすでに複雑なリンク・トレーニング・プロトコルをさらに複雑にしはしない。さらに、常に利用可能な最低速度で来ることによって、図3のLTSSMは既存のより古い世代のデバイスとの相互運用性を与える。というのも、より古い世代のデバイスへのレーンが、該より古いデバイスが扱えるよりも大きな速度で駆動されることがないからである。また、L0に先立ってリンク速度をネゴシエーションしないことによって、リンク・トレーニング時間を低く保つことができる。
本発明のさまざまな実施形態は、リンク速度が通常動作の間に変更されることを許容する。よりよい電力管理のために、リンク速度を、そのリンクのランタイムの帯域幅に依存して動的に変更することを選ぶことができる。たとえば、あるリンクがGen2速度で動作している場合、帯域幅需要が一時的に低ければ、電力節約のためにGen1速度に低下させることを選ぶことができる。これは、リンクをこわすことなく動的に行える。さもなければ、そのリンクの下にある階層構造全体を再構成するためのソフトウェア介入がからんでくるところである。
リンク速度の変更は、よりよい信頼性および可用性のために使われることができる。たとえば、特定の周波数で動作していてある時間にわたってリンクがぎりぎりになった場合、該当するなら再び周波数を変更することを決める前に、リンク速度および監視されるエラーレートを変更できる。したがって、速度変更プロセスの間、リンクは有効(up)に留まるので、リンク速度は、信頼性および可用性の所望のレベルを得るために修正できる変数である。
図4は、本発明のさまざまな実施形態に基づくフローチャートを示している。実施形態によっては、方法400は、ポイントツーポイント・リンクで通信するデバイス内のリンク状態機械によって使われてもよい。実施形態によっては、方法400またはその諸部分は、集積回路、プロセッサまたは電子システムによって実行され、その実施形態はさまざまな図に示されている。方法400は、該方法を実行する装置、ソフトウェア要素またはシステムの特定の型によって限定されない。方法400におけるさまざまな作用は、呈示された順に実行されてもよいし、あるいは異なる順序で実行されてもよい。さらに、実施形態によっては、図4に挙げられたいくつかの作用は方法400から省略される。
方法400は、デバイスがサポートされているリンク速度を広告するブロック410で始まるよう示されている。PCIエクスプレス・システムのコンテキストでは、リンク速度は世代番号(たとえばGen1、Gen2など)に対応しうる。他のコンテキストでは、リンク速度は数値的なデータ・レートに対応することもある。サポートされるリンク速度は、リンク・トレーニング・シーケンスの間に他のデバイスに広告されうる。たとえば、リンク速度は、状態220(図2)または状態332、334および336(図3)のような構成状態の間に、状態322または324(図3)のようなポーリング状態の間に、あるいは他の状態で広告されうる。
420では、他のデバイスによってサポートされるリンク速度が記録される。リンク速度は、状態220(図2)または状態332、334および336(図3)のような構成状態において記録されてもよい。実施形態によっては、リンク速度が記録される時点までには、リンク速度は多くのTS順序セットにおいて受信されている。さらに、実施形態によっては、リンク速度は、最低限の数のTS順序セットにおいて受信されるまで記録されない。430では、利用可能な最低速度を使ってポイントツーポイント・リンクが確立される。PCIエクスプレス・システムのコンテキストでは、ポイントツーポイント・リンクは常にまずGen1速度で確立される。他のシステムのコンテキストでは、ポイントツーポイント・リンクは常に、両方のデバイスと互換な最低速度で確立される。
440では、リンクのための動作状態にはいる。PCIエクスプレス・システムのコンテキストでは、動作状態はL0である。他のシステムのコンテキストでは、動作状態は、そのリンクを通じてトランザクションが実行されることを許容するいかなる状態でもよい。実施形態によっては、動作状態に達する時点までには、状態機械分離のため、複数の状態機械が複数のリンクに関わっていることがありうる。状態機械のそれぞれはまずそのそれぞれのリンクを利用可能な最低速度での動作状態にもってくる。
450では、より高い速度が、リンクを中断することなくネゴシエーションされる。実施形態によっては、これはPCI準拠デバイス(「開始側」)内の状態機械が、通常はリンク・エラーからの回復に関する回復状態にはいることに対応する。たとえば、図3に示されるように、リンクを中断することなくより高いリンク速度を動的にネゴシエーションするために「回復」状態にはいってもよい。
実施形態によっては、ブロック450は、ソフトウェア介入なしに実行される。たとえば、リンク・トレーニング・シーケンスの間、両デバイスが、可能な最低速度よりも高いサポートされているリンク速度を広告する場合、利用可能な最低速度で動作状態にはいったのち、両デバイスはより高い速度をネゴシエーションするために自動的に回復状態にはいってもよい。他の実施形態では、ブロック450はソフトウェア介入の結果として実行されてもよい。たとえば、ソフトウェアは、状態機械により高いリンク速度をネゴシエーションするよう試みさせる構成レジスタに書き込みをしてもよい。
460では、リンク速度またはリンク幅は、ハードウェアまたはソフトウェア制御のいずれかのもとで、動的に上げ下げをネゴシエーションされてもよい。リンク速度もしくはリンク幅またはその両方は、電力を低減するために、あるいは信頼性を増すために下げるようネゴシエーションされてもよいし、リンク速度もしくはリンク幅またはその両方は、通信帯域幅を増大させるために、上げるようネゴシエーションされてもよい。
図5は、本発明のさまざまな実施形態に基づくシステム図を示している。電子システム500は、プロセッサ510、入出力(I/O)コントローラ530、回路相互接続520およびイーサネット(登録商標)・インターフェース540を含む。実施形態によっては、電子システム500は、ポイントツーポイント・リンクをもつコンピュータであってもよい。実施形態によっては、電子システム500は、ポイントツーポイント・リンクを用いて通信するデバイスを含み、イーサーネット・インターフェースをも含むシステムを表していてもよい。例には、無線ネットワークにおけるアクセス・ポイントもしくは移動局、コンピュータまたはイーサネット(登録商標)・インターフェースをもつデジタルカメラが含まれる。
プロセッサ510は任意の型のプロセッサを表しており、これに限られないが、マイクロプロセッサ、デジタル信号プロセッサ、マイクロコントローラなどが含まれる。実施形態によっては、プロセッサ510はポイントツーポイント・リンク512を使ってI/Oコントローラ530と通信する。たとえば、実施形態によっては、リンク512は、上記のような動的な速度ネゴシエーション機能をもつリンクであってもよい。
イーサネット(登録商標)・インターフェース540は、電子システム500と他のシステムとの間の通信を提供しうる。たとえば、実施形態によっては、電子システム500は、イーサネット(登録商標)・インターフェース540を利用して有線ネットワークと通信する、あるいは他のアクセス・ポイントと通信するアクセス・ポイントであってもよい。本発明のいくつかの実施形態は、イーサーネット・インターフェース540を含まない。たとえば、実施形態によっては、電子システム500は、バスまたは他の型のポートを使ってコンピュータまたはネットワークと通信するネットワーク・インターフェース・カード(NIC)であってもよい。
I/Oコントローラ530は、ポイントツーポイント・リンクを使って電子システム500内のさまざまな他のブロックとの間の通信を提供する。たとえば、PCIエクスプレス・システムのコンテキストでは、I/Oコントローラ530はルート複合体(RC: root complex)であってもよい。回路相互接続520は、別個の回路をポイントツーポイント・リンクを使ってI/Oコントローラ530に結合させるのに有用な任意の型の相互接続を表す。実施形態によっては、回路相互接続520は回路ボード上のトレースを含み、実施形態によっては回路相互接続520はケーブルまたはワイヤを含む。さらに実施形態によっては、回路相互接続520は回路ボード上の集積回路フットプリントまたは回路カードを受け入れることのできる一つもしくは複数のスロットを含む。回路相互接続520は、ポイントツーポイント・リンクを使ってI/Oコントローラ530と通信できるいかなる型の回路を受け容れてもよい。たとえば、回路相互接続520に結合された回路は、PCIエクスプレス互換システムにおけるエンドポイント(Endpoint)として動作しうる。エンドポイントの例は、これに限られないが、PCIエクスプレス取り付けされたグラフィック・コントローラまたはPCIエクスプレスUSBホスト・コントローラが含まれる。
本発明についてある実施形態との関連で述べてきたが、本発明の精神および範囲から外れることなく修正および変更をなしうることは当業者はすぐ理解するであろう。そのような修正および変更は、本発明の範囲および付属の請求項の範囲内であると考えられる。
ポイントツーポイントによって結合された複数のデバイスを示す図である。 ポイントツーポイント・リンクの状態機械の動作を記述する状態機械図である。 ポイントツーポイント・リンクの状態機械の動作を記述する状態機械図である。 本発明のさまざまな実施形態に基づくフローチャートを示す図である。 本発明のさまざまな実施形態に基づくシステム図である。

Claims (20)

  1. 二つのデバイスの間に、利用可能な最低のレーン当たりリンク速度を使って一つまたは複数のレーンを含むポイントツーポイント・リンクを構成する段階と;
    前記二つのデバイスの間のより高速なレーン当たりリンク速度を、前記リンクを中断せず状態機械のリセット状態も構成状態も通過することなく、動的にネゴシエーションする段階であって、動作状態から前記二つのデバイスの状態機械の「回復」状態にはいり、「回復」状態内から所望の速度変化の指標を含む第一のトレーニング・シーケンスを送り、「回復」状態にある間にやはり速度変化指標を含む第二のトレーニング・シーケンスを受け取り、前記第一および第二のトレーニング・シーケンスにおいて広告されている最大速度に対応する新しいリンク速度を選択することを含む段階とを有する方法。
  2. より高速なリンク速度を動的にネゴシエーションする前記段階が、エラー回復に関連する状態にはいることを含む、請求項1記載の方法。
  3. エラー回復に関連する状態にはいることが、ソフトウェアによって開始される、請求項2記載の方法。
  4. エラー回復に関連する状態にはいることが、ハードウェアによって開始される、請求項2記載の方法。
  5. 異なるリンク幅を動的にネゴシエーションすることをさらに含む、請求項1記載の方法。
  6. 電力消費を低減させるために、より低速のリンク速度を動的にネゴシエーションすることをさらに含む、請求項1記載の方法。
  7. 第二のデバイスとの一つまたは複数のレーンを含むポイントツーポイント・リンクを構成する状態機械を有するデバイスであって、前記状態機械は、当該デバイスのレーン当たり速度機能を広告する第一の状態と、前記第二のデバイスのレーン当たり速度機能を記録する第二の状態と、利用可能な最低のレーン当たり速度で動作するよう前記ポイントツーポイント・リンクを構成する第三の状態とを有し、レーン当たり速度機能を広告すること、レーン当たり速度機能を記録すること、および前記ポイントツーポイント・リンクを構成することは、状態機械のリセット状態も構成状態も通過することなく実行される、デバイス。
  8. 前記ポイントツーポイント・リンクが少なくとも部分的に、周辺コンポーネント相互接続(PCI)規格に準拠している、請求項7記載のデバイス。
  9. 前記状態機械が、前記第二のデバイスと異なるリンク速度を動的にネゴシエーションする少なくとも一つの状態を含む、請求項7記載のデバイス。
  10. 前記状態機械が、現在のリンク・パフォーマンスに応じて動的にリンク速度の上げ下げをネゴシエーションすることができる少なくとも一つの状態を含む、請求項7記載のデバイス。
  11. 前記状態機械が、ソフトウェア制御のもとでコマンドに反応して動的にリンク速度の上げ下げをネゴシエーションすることができる少なくとも一つの状態を含む、請求項7記載のデバイス。
  12. 前記状態機械が、ソフトウェア制御のもとでコマンドに反応して動的にリンク幅の上げ下げをネゴシエーションすることができる少なくとも一つの状態を含む、請求項7記載のデバイス。
  13. 少なくとも一つの他の集積回路とのポイントツーポイント・リンクを形成する相互接続を複数もつ集積回路であって、各ポイントツーポイント・リンクは一つまたは複数のレーンを含み、当該集積回路は少なくとも一つの状態をもつ状態機械を含んでおり、該状態機械は、当該集積回路をリセットすることも、該状態機械の構成状態を通過することもなくリンク・エラーから回復するための状態機械であり、リンク・エラーから回復するための前記少なくとも一つの状態がレーン当たりリンク速度ネゴシエーション機能を含む、集積回路。
  14. 前記リンク速度ネゴシエーション機能がソフトウェア制御のもとで呼び出せる、請求項13記載の集積回路。
  15. リンク・エラーから回復するための前記少なくとも一つの状態がさらに、前記複数の相互接続のうちのいくつが他の集積回路と通信するために使われるかを修正するリンク幅ネゴシエーション機能をさらに含む、請求項13記載の集積回路。
  16. 前記リンク幅ネゴシエーション機能がソフトウェア制御のもとで呼び出せる、請求項15記載の集積回路。
  17. 前記集積回路が少なくとも部分的に、周辺コンポーネント相互接続(PCI)規格に準拠している、請求項13記載の集積回路。
  18. プロセッサ;
    ポイントツーポイント・リンクをサポートできる回路と通信する回路相互接続であって、各ポイントツーポイント・リンクは一つまたは複数のレーンを含む、回路相互接続;
    前記プロセッサおよび前記回路相互接続に結合された入出力(I/O)コントローラであって、前記回路相互接続に結合された別個の回路とのポイントツーポイント・リンクを構成するための状態機械を含んでおり、前記状態機械は、前記I/Oコントローラのレーン当たり速度機能を広告する第一の状態と、前記別個の回路のレーン当たり速度機能を記録する第二の状態と、利用可能な最低のレーン当たり速度で動作するよう前記ポイントツーポイント・リンクを構成する第三の状態とを有する、コントローラ;ならびに
    当該電子システムのためのネットワーキング機能を提供するイーサネット(登録商標)・インターフェースを有しており、
    レーン当たり速度機能を広告すること、レーン当たり速度機能を記録すること、および前記ポイントツーポイント・リンクを構成することは、状態機械のリセット状態も構成状態も通過することなく実行される、電子システム。
  19. 前記ポイントツーポイント・リンクが少なくとも部分的に、周辺コンポーネント相互接続(PCI)規格に準拠している、請求項18記載の電子システム。
  20. 前記状態機械が、前記回路相互接続に結合された前記別個の回路と、異なるリンク速度を動的にネゴシエーションする少なくとも一つの状態を含む、請求項18記載の電子システム。
JP2008519682A 2005-06-29 2006-06-29 ポイントツーポイント・リンクのネゴシエーション方法および装置 Expired - Fee Related JP4768017B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/169,527 2005-06-29
US11/169,527 US7757020B2 (en) 2005-06-29 2005-06-29 Point-to-point link negotiation method and apparatus
PCT/US2006/025951 WO2007002942A1 (en) 2005-06-29 2006-06-29 Point-to-point link negotiation method and apparatus

Publications (2)

Publication Number Publication Date
JP2008547362A JP2008547362A (ja) 2008-12-25
JP4768017B2 true JP4768017B2 (ja) 2011-09-07

Family

ID=37103050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519682A Expired - Fee Related JP4768017B2 (ja) 2005-06-29 2006-06-29 ポイントツーポイント・リンクのネゴシエーション方法および装置

Country Status (8)

Country Link
US (1) US7757020B2 (ja)
JP (1) JP4768017B2 (ja)
KR (1) KR100968641B1 (ja)
CN (1) CN101198943B (ja)
DE (1) DE112006001643B4 (ja)
GB (1) GB2439891B (ja)
TW (1) TWI343007B (ja)
WO (1) WO2007002942A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358580A (ja) * 1986-08-29 1988-03-14 Canon Inc 画像編集装置
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
US20080248835A1 (en) * 2007-04-04 2008-10-09 Sony Ericsson Mobile Communications Ab Accessory communication method and system for mobile services
US8199770B2 (en) 2007-12-17 2012-06-12 Broadcom Corporation Method and system for asymmetric operation in a network node in an energy efficient ethernet network
US8151145B2 (en) * 2008-04-03 2012-04-03 Oracle America, Inc. Flow control timeout mechanism to detect PCI-express forward progress blockage
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8301813B2 (en) * 2009-12-24 2012-10-30 Ati Technologies Ulc Method and device for disabling a higher version of a computer bus and interconnection protocol for interoperability with a device compliant to a lower version of the computer bus and interconnection protocol
US8477831B2 (en) * 2010-02-17 2013-07-02 Altera Corporation Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device
JP5402726B2 (ja) * 2010-03-03 2014-01-29 株式会社リコー データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体
JP2011186894A (ja) * 2010-03-10 2011-09-22 Ricoh Co Ltd データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体
JP4881454B2 (ja) 2010-03-17 2012-02-22 株式会社東芝 電子機器
KR101338702B1 (ko) * 2010-04-26 2013-12-06 한국전자통신연구원 다중 레인 기반의 고속 이더넷에서 동적 레인 정보를 송수신하는 방법 및 그 장치
TWI439869B (zh) * 2010-08-18 2014-06-01 Pegatron Corp 調整連結速度的方法及其電腦系統
US8886856B1 (en) * 2011-06-21 2014-11-11 Altera Corporation Methods and apparatus for communicating low-latency word category over multi-lane link
CN102439916B (zh) * 2011-07-27 2013-10-09 华为技术有限公司 Pci快速通道设备、链路能量管理方法及系统
US8949497B2 (en) * 2011-08-24 2015-02-03 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
US9847891B2 (en) 2011-08-24 2017-12-19 Nvidia Corporation System and method for detecting reuse of an existing known high-speed serial interconnect link
TW201324175A (zh) * 2011-12-05 2013-06-16 Asix Electronics Corp 具有省電管理功能之通用序列匯流排裝置以及省電管理方法
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US8446903B1 (en) * 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US9331922B2 (en) * 2012-08-10 2016-05-03 Broadcom Corporation Automatic recover after loss of signal event in a network device
US9077448B2 (en) * 2012-08-23 2015-07-07 International Business Machines Corporation Read optical power link service for link health diagnostics
US9690741B2 (en) 2013-07-15 2017-06-27 Altera Corporation Configuration via high speed serial link
KR102108380B1 (ko) 2014-02-04 2020-05-08 삼성전자주식회사 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로
JP6285750B2 (ja) * 2014-02-26 2018-02-28 パナソニック株式会社 データ転送装置、ホスト装置、データ転送システム、および通信方式設定方法
CN103921870B (zh) * 2014-04-29 2017-02-08 江苏项瑛农机有限公司 不易夹腿及脚部的自行车防护后座架
DE102014010553A1 (de) 2014-07-16 2015-01-15 Daimler Ag Verfahren zum automatischen Initialisieren einer Master/Slave-Konfiguration in einem Ethernet-Netzwerk sowie ein Kraftfahrzeug
JP6369224B2 (ja) 2014-08-28 2018-08-08 富士通株式会社 情報処理システム、情報処理装置、及び情報処理システムの制御方法
CN104484306B (zh) * 2014-12-31 2017-06-20 哈尔滨工业大学 基于差分信号的主从同步串行通讯总线及其实现方法
CN106033252B (zh) * 2015-03-11 2020-05-08 瑞昱半导体股份有限公司 三方交握方法以及电脑可读媒体
WO2016149212A1 (en) * 2015-03-14 2016-09-22 Intel Corporation Ethernet auto-negotiation techniques for determining link width
US10860512B2 (en) 2019-04-26 2020-12-08 Dell Products L.P. Processor interconnect link training system
US11815976B2 (en) * 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices
JP7324637B2 (ja) * 2019-07-23 2023-08-10 株式会社Pfu コンピュータ装置及び再起動方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266301A (ja) * 1997-11-11 1999-09-28 Alcatel Cit 通信リンクを確立する方法ならびに加入者端末および交換局
JP2003101608A (ja) * 2001-07-09 2003-04-04 Quantum Corp ポイント・ツー・ポイント・プロトコル
JP2004080133A (ja) * 2002-08-12 2004-03-11 Fujitsu I-Network Systems Ltd Xdslデータ伝送におけるリンク状態切換方式
JP2004336745A (ja) * 2003-05-01 2004-11-25 Genesis Microchip Inc マルチメディアパケットの伝送レートをリアルタイムに最適化する方法
JP2005086642A (ja) * 2003-09-10 2005-03-31 Sony Corp 通信装置および転送速度切替方法
JP2006133895A (ja) * 2004-11-02 2006-05-25 Internatl Business Mach Corp <Ibm> 情報処理装置、制御方法、及びプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124943A (en) 1988-08-22 1992-06-23 Pacific Bell Digital network utilizing telephone lines
US5878028A (en) * 1996-06-06 1999-03-02 Advanced Micro Devices, Inc. Data structure to support multiple transmit packets for high performance
US6556589B2 (en) * 1998-04-17 2003-04-29 Advanced Micro Devices, Inc. Network transceiver for steering network data to selected paths based on determined link speeds
US6732190B1 (en) * 1999-03-09 2004-05-04 Intel Corporation Method and apparatus for conserving power consumed by a network interface device in packet filtering mode
US6675243B1 (en) * 1999-03-17 2004-01-06 Adaptec, Inc. Methods and apparatus for implementing a device side advanced serial protocol
KR100389922B1 (ko) * 2001-01-15 2003-07-04 삼성전자주식회사 1000베이스-t 표준을 이용하는 기가비트 이더넷에서의고속 링크를 위한 자동-교섭 방법 및 이를 수행하기 위한장치
US6665742B2 (en) * 2001-01-31 2003-12-16 Advanced Micro Devices, Inc. System for reconfiguring a first device and/or a second device to use a maximum compatible communication parameters based on transmitting a communication to the first and second devices of a point-to-point link
US6791942B2 (en) * 2001-06-20 2004-09-14 General Instrument Corporation Dynamic ethernet power management
US7366930B2 (en) * 2002-12-17 2008-04-29 Intel Corporation System and method for successfully negotiating a slowest common link speed between a first and second device
US7136953B1 (en) * 2003-05-07 2006-11-14 Nvidia Corporation Apparatus, system, and method for bus link width optimization
US7844767B2 (en) 2004-05-21 2010-11-30 Intel Corporation Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11266301A (ja) * 1997-11-11 1999-09-28 Alcatel Cit 通信リンクを確立する方法ならびに加入者端末および交換局
JP2003101608A (ja) * 2001-07-09 2003-04-04 Quantum Corp ポイント・ツー・ポイント・プロトコル
JP2004080133A (ja) * 2002-08-12 2004-03-11 Fujitsu I-Network Systems Ltd Xdslデータ伝送におけるリンク状態切換方式
JP2004336745A (ja) * 2003-05-01 2004-11-25 Genesis Microchip Inc マルチメディアパケットの伝送レートをリアルタイムに最適化する方法
JP2005086642A (ja) * 2003-09-10 2005-03-31 Sony Corp 通信装置および転送速度切替方法
JP2006133895A (ja) * 2004-11-02 2006-05-25 Internatl Business Mach Corp <Ibm> 情報処理装置、制御方法、及びプログラム

Also Published As

Publication number Publication date
DE112006001643B4 (de) 2011-09-15
GB2439891A (en) 2008-01-09
GB2439891B (en) 2009-07-29
WO2007002942A1 (en) 2007-01-04
DE112006001643T5 (de) 2008-05-08
US20070008898A1 (en) 2007-01-11
GB0721277D0 (en) 2007-12-12
CN101198943B (zh) 2011-11-30
KR20080016685A (ko) 2008-02-21
TWI343007B (en) 2011-06-01
US7757020B2 (en) 2010-07-13
JP2008547362A (ja) 2008-12-25
TW200715128A (en) 2007-04-16
KR100968641B1 (ko) 2010-07-06
CN101198943A (zh) 2008-06-11

Similar Documents

Publication Publication Date Title
JP4768017B2 (ja) ポイントツーポイント・リンクのネゴシエーション方法および装置
US10180927B2 (en) Device, system and method for communication with heterogeneous physical layers
US11704274B2 (en) System, apparatus and method for extended communication modes for a multi-drop interconnect
US7809969B2 (en) Using asymmetric lanes dynamically in a multi-lane serial link
KR102420530B1 (ko) 대체 프로토콜 선택
US8127059B1 (en) Apparatus for interconnecting hosts with storage devices
US9030943B2 (en) Recovering from failures without impact on data traffic in a shared bus architecture
US20050270988A1 (en) Mechanism of dynamic upstream port selection in a PCI express switch
US10282341B2 (en) Method, apparatus and system for configuring a protocol stack of an integrated circuit chip
US9910814B2 (en) Method, apparatus and system for single-ended communication of transaction layer packets
CN115391262A (zh) 高速外围组件互连接口装置及其操作方法
US20220382706A1 (en) Peripheral component interconnect express interface device and operating method thereof
US11921657B2 (en) Peripheral component interconnect express (PCIE) device for supporting separate reference clock(s) operating between host and direct memory access (DMA) controller
US11960367B2 (en) Peripheral component interconnect express device and operating method thereof
CN116680224A (zh) 不对称PCIe总线设计方法、装置、总线装置及系统
CN116737616A (zh) 用于互连协议的错误处理的方法、控制器以及存储设备
CN116893997A (zh) 接口设备和包括该接口设备的计算系统

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110615

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees