CN104484306B - 基于差分信号的主从同步串行通讯总线及其实现方法 - Google Patents

基于差分信号的主从同步串行通讯总线及其实现方法 Download PDF

Info

Publication number
CN104484306B
CN104484306B CN201410853225.1A CN201410853225A CN104484306B CN 104484306 B CN104484306 B CN 104484306B CN 201410853225 A CN201410853225 A CN 201410853225A CN 104484306 B CN104484306 B CN 104484306B
Authority
CN
China
Prior art keywords
data
module
register
txd
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410853225.1A
Other languages
English (en)
Other versions
CN104484306A (zh
Inventor
张元飞
金明河
刘宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harbin Institute of Technology
Original Assignee
Harbin Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harbin Institute of Technology filed Critical Harbin Institute of Technology
Priority to CN201410853225.1A priority Critical patent/CN104484306B/zh
Publication of CN104484306A publication Critical patent/CN104484306A/zh
Application granted granted Critical
Publication of CN104484306B publication Critical patent/CN104484306B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Abstract

基于差分信号的主从同步串行通讯总线及其实现方法，涉及一种主从同步串行通讯总线，本发明为解决现有主从同步串行通讯传输速率低、无法保证大批量数据实时传输，并且误码检测只能完成单字节校验的问题。本发明所述基于差分信号的主从同步串行通讯装置包括主控制器、主隔离差分模块、n个从隔离差分模块和n个从控制器，主控制器包括主发送模块和主接收模块，每个从控制器均包括从发送模块和从接收模块；所述从隔离差分模块结构相同，均包括数字隔离模块、DC/DC电源隔离模块、LDO稳压模块、两个差分模块、两个电流噪声抑制器、两个双向瞬态电压控制模块和两个阻抗匹配电阻。本发明用于主从同步串行通讯。

Description

基于差分信号的主从同步串行通讯总线及其实现方法
技术领域
本发明涉及一种主从同步串行通讯总线。
背景技术
目前主从同步串行通讯方式是指数字网中所有从节点都以主节点的时钟作为基准，所有节点或者是从直达的数字链路上接收主节点送来的定时基准，或者是从经过中间节点转发后的数字链路上接收主节点送来的定时基准，使从节点时钟从属于主节点时钟，如SPI串行通讯等。这类通讯方式由于受通信线路时延的影响，所以传输速率一般不高，进而无法保证大批量数据实时传输。在误码检测方面，这类通讯方式往往采用奇偶校验的方式进行误码检测，只能完成单字节检验，校验性能一般。
发明内容
本发明目的是为了解决现有主从同步串行通讯传输速率低、无法保证大批量数据实时传输，并且误码检测只能完成单字节校验的问题，提供了一种基于差分信号的主从同步串行通讯总线及其实现方法。
本发明所述基于差分信号的主从同步串行通讯装置，该通讯装置包括主控制器、主隔离差分模块、n个从隔离差分模块和n个从控制器，n为正整数，主控制器包括主发送模块M_TX和主接收模块M_RX，每个从控制器均包括从发送模块S_TX和从接收模块S_RX；
主发送模块M_TX和主隔离差分模块通过使能信号线M_TXD_EN、时钟信号线M_TXD_CLK和数据信号线M_TXD相连接，主接收模块M_RX和主隔离差分模块通过时钟信号线M_RXD_CLK和数据信号线M_RXD相连接，主隔离差分模块和每个从隔离差分模块均通过时钟信号差分线CLK和数据信号差分线DATA和隔离地线S_GND相连接，从发送模块S_TX和从隔离差分模块通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，从接收模块S_RX和从隔离差分模块通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接。
所述n个从隔离差分模块结构相同，均包括数字隔离模块、DC/DC电源隔离模块、LDO稳压模块、差分模块I、差分模块II、电流噪声抑制器I、电流噪声抑制器II、双向瞬态电压控制模块I、双向瞬态电压控制模块II、两个阻抗匹配电阻RI和RII；
数字隔离模块和从控制器的从发送模块S_TX通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，数字隔离模块和从控制器的从接收模块S_RX通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接，
数字隔离模块通过使能信号线将使能信号发送至差分模块I和差分模块II，数字隔离模块通过时钟信号线发送时钟信号至差分模块I，数字隔离模块通过数据信号线发送数据信号至差分模块II；
差分模块I的差分线AI和BI经过电流噪声抑制器I后通过时钟信号差分线CLK和与主隔离差分模块相连接，双向瞬态电压控制模块I和阻抗匹配电阻RI并联接入时钟信号差分线CLK和
差分模块II的差分线AII和BII经过电流噪声抑制器II后通过数据信号差分线DATA和与主隔离差分模块相连接，双向瞬态电压控制模块II和阻抗匹配电阻RII并联接入数据信号差分线DATA和
电源信号Vcc和GND经过DC/DC电源隔离模块变换为S_Vcc1和S_GND，经过LDO稳压模块变换为S_Vcc2给从隔离差分模块内其他模块供电。
基于差分信号的主从同步串行通讯装置的其实现方法，该实现方法的具体过程为：
主控制器周期性地读取主接收模块M_RX的双口存储器RAM中的有效数据，然后将发送结束标识位取反赋值给发送开始标识位，启动主发送模块M_TX；
主控制器根据系统时钟通过地址总线和数据总线配置主发送模块M_TX中的时刻寄存器组、数量寄存器组、复位标识寄存器、数据包起始标识寄存器、地址寄存器组和发送开始标识位，并将待发送数据包写入双口存储器RAM；主发送模块M_TX中发送结束标识位、发送控制模块、定时器、计数器、CRC校验模块、发送移位器、NRZI编码模块和双口存储器RAM的读取操作均受控于同一时钟信号M_TXD_CLK，且上升沿触发；
主控制器根据系统时钟通过地址总线和数据总线配置主接收模块M_RX中的数量寄存器组、数据包起始标识寄存器、复位标识寄存器和地址寄存器组，读取双口存储器RAM；主接收模块M_RX中的接收控制模块、总线状态监控器、计数器、CRC校验模块、接收移位器、NRZI解码模块和双口存储器RAM的写操作均受控于同一时钟信号M_RXD_CLK，且下降沿触发；
从控制器在接收到从接收模块S_RX发出的中断请求后，先将发送结束标识位取反赋值给发送开始标识位，启动从发送模块S_TX，然后读取从接收模块S_RX的双口存储器RAM中的有效数据；
从控制器根据系统时钟通过地址总线和数据总线配置从发送模块S_TX中的数量寄存器、复位标识寄存器、数据包起始标识寄存器、地址寄存器和发送开始标识位，并将待发送数据包写入双口存储器RAM；从发送模块S_TX中的发送结束标识位、发送控制模块、计数器、CRC校验模块、发送移位器、NRZI编码模块和双口存储器RAM的读取操作均受控于同一时钟信号S_TXD_CLK，且上升沿触发；
从控制器根据系统时钟和中断信号通过地址总线和数据总线配置从接收模块S_RX中的数量寄存器、数据包起始标识寄存器、复位标识寄存器、地址寄存器组和中断清除位，读取双口存储器RAM；从接收模块S_RX中的中断设置位、接收控制模块、总线状态监控器、计数器、CRC校验模块、接收移位器、NRZI解码模块和双口存储器RAM的写操作均受控于同一时钟信号S_RXD_CLK，且下降沿触发。
本发明的优点：本发明提出一种基于差分信号的主从同步串行通讯装置及其实现方法。该方法采用数据与时钟信号同端发送模式，即当前总线上的数据和时钟信号来源于同一节点，消除了通信线路时延的影响，有效保证了数据与时钟信号之间的时序关系；该同步串行装置采用CRC校验模块，确保了在不影响通信速率和周期的前提下完成数据包校验；采用NRZI编码方式对数据进行串行发送，确保了主从通信模块对数据总线状态的监视；采用隔离差分模块，有效提高了串行通信的距离和抗干扰能力。
附图说明
图1是本发明所述基于差分信号的主从同步串行通讯装置的结构示意图；
图2是本发明所述从隔离差分模块的结构示意图；
图3是本发明所述主发送模块M_TX的结构示意图；
图4是本发明所述主接收模块M_RX的结构示意图；
图5是本发明所述从发送模块S_TX的结构示意图；
图6是本发明所述从接收模块S_RX的结构示意图。
具体实施方式
具体实施方式一：下面结合图1说明本实施方式，本实施方式所述基于差分信号的主从同步串行通讯装置，该通讯装置包括主控制器1、主隔离差分模块2、n个从隔离差分模块3和n个从控制器4，n为正整数，主控制器1包括主发送模块M_TX和主接收模块M_RX，每个从控制器4均包括从发送模块S_TX和从接收模块S_RX；
主发送模块M_TX和主隔离差分模块2通过使能信号线M_TXD_EN、时钟信号线M_TXD_CLK和数据信号线M_TXD相连接，主接收模块M_RX和主隔离差分模块2通过时钟信号线M_RXD_CLK和数据信号线M_RXD相连接，主隔离差分模块2和每个从隔离差分模块3均通过时钟信号差分线CLK和数据信号差分线DATA和隔离地线S_GND相连接，从发送模块S_TX和从隔离差分模块3通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，从接收模块S_RX和从隔离差分模块3通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接。
具体实施方式二：下面结合图2说明本实施方式，本实施方式对实施方式一作进一步说明，所述n个从隔离差分模块3结构相同，均包括数字隔离模块3-1、DC/DC电源隔离模块3-2、LDO稳压模块3-3、差分模块I3-4、差分模块II3-5、电流噪声抑制器I3-6、电流噪声抑制器II3-7、双向瞬态电压控制模块I3-8、双向瞬态电压控制模块II3-9、两个阻抗匹配电阻RI和RII；
数字隔离模块3-1和从控制器4的从发送模块S_TX通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，数字隔离模块3-1和从控制器4的从接收模块S_RX通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接，
数字隔离模块3-1通过使能信号线将使能信号发送至差分模块I3-4和差分模块II3-5，数字隔离模块3-1通过时钟信号线发送时钟信号至差分模块I3-4，数字隔离模块3-1通过数据信号线发送数据信号至差分模块II3-5；
差分模块I3-4的差分线AI和BI经过电流噪声抑制器I3-6后通过时钟信号差分线CLK和与主隔离差分模块2相连接，双向瞬态电压控制模块I3-8和阻抗匹配电阻RI并联接入时钟信号差分线CLK和
差分模块II3-5的差分线AII和BII经过电流噪声抑制器II3-7后通过数据信号差分线DATA和与主隔离差分模块2相连接，双向瞬态电压控制模块II3-9和阻抗匹配电阻RII并联接入数据信号差分线DATA和
电源信号Vcc和GND经过DC/DC电源隔离模块3-2变换为S_Vcc1和S_GND，经过LDO稳压模块3-3变换为S_Vcc2给从隔离差分模块3内其他模块供电。
本实施方式中，数字隔离模块3-1采用Si8652BC-B-IS1实现；DC/DC电源隔离模块3-2采用NKE0305DC实现；LDO稳压模块3-3采用TPS73133DBVT实现；差分模块I3-4和差分模块II3-5采用SN65MLVD204AD实现；电流噪声抑制器I3-6和电流噪声抑制器II3-7采用WURTHELEKTRONIK公司生产744231121型噪声抑制器实现；双向瞬态电压控制模块I3-8和双向瞬态电压控制模块II3-9采用WURTH ELEKTRONIK公司生产双向TVS组实现；阻抗匹配电阻RI和RII均为100Ω；在实际构成主从同步通信网络时，只保留主隔离差分模块和距其最远端从隔离差分模块中的RI和RII，其它从隔离差分模块中的RI和RII则去除。
具体实施方式三：下面结合图3-图6说明本实施方式，本实施方式所述基于差分信号的主从同步串行通讯装置的其实现方法，该实现方法的具体过程为：
主控制器1周期性地读取主接收模块M_RX的双口存储器RAM中的有效数据，然后将发送结束标识位取反赋值给发送开始标识位，启动主发送模块M_TX；
主控制器1根据系统时钟通过地址总线和数据总线配置主发送模块M_TX中的时刻寄存器组、数量寄存器组、复位标识寄存器、数据包起始标识寄存器、地址寄存器组和发送开始标识位，并将待发送数据包写入双口存储器RAM；主发送模块M_TX中发送结束标识位、发送控制模块、定时器、计数器、CRC校验模块、发送移位器、NRZI编码模块和双口存储器RAM的读取操作均受控于同一时钟信号M_TXD_CLK，且上升沿触发；
主控制器1根据系统时钟通过地址总线和数据总线配置主接收模块M_RX中的数量寄存器组、数据包起始标识寄存器、复位标识寄存器和地址寄存器组，读取双口存储器RAM；主接收模块M_RX中的接收控制模块、总线状态监控器、计数器、CRC校验模块、接收移位器、NRZI解码模块和双口存储器RAM的写操作均受控于同一时钟信号M_RXD_CLK，且下降沿触发；
从控制器4在接收到从接收模块S_RX发出的中断请求后，先将发送结束标识位取反赋值给发送开始标识位，启动从发送模块S_TX，然后读取从接收模块S_RX的双口存储器RAM中的有效数据；
从控制器4根据系统时钟通过地址总线和数据总线配置从发送模块S_TX中的数量寄存器、复位标识寄存器、数据包起始标识寄存器、地址寄存器和发送开始标识位，并将待发送数据包写入双口存储器RAM；从发送模块S_TX中的发送结束标识位、发送控制模块、计数器、CRC校验模块、发送移位器、NRZI编码模块和双口存储器RAM的读取操作均受控于同一时钟信号S_TXD_CLK，且上升沿触发；
从控制器4根据系统时钟和中断信号通过地址总线和数据总线配置从接收模块S_RX中的数量寄存器、数据包起始标识寄存器、复位标识寄存器、地址寄存器组和中断清除位，读取双口存储器RAM；从接收模块S_RX中的中断设置位、接收控制模块、总线状态监控器、计数器、CRC校验模块、接收移位器、NRZI解码模块和双口存储器RAM的写操作均受控于同一时钟信号S_RXD_CLK，且下降沿触发。
本实施方式中，系统时钟表示为sys_clk，中断信号表示为IRQ，地址总线表示为address_bus，数据总线表示为data_bus，时刻寄存器组表示为Schedule_S_registers，数量寄存器组表示为Number_S_registers，复位标识寄存器表示为ResetFlag_register，数据包起始标识寄存器表示为SOPFlag_register，地址寄存器组表示为ADDR_S_registers，发送开始标识位表示为TransCMDFlag_bit，发送结束标识位表示为TransEndFlag_bit，发送控制模块表示为TX_controller，定时器表示为timer，计数器表示为counter，发送移位器表示为TX_shifter，接收控制模块表示为RX_controller，总线状态监控器表示为status_detecter，接收移位器表示为RX_shifter，数量寄存器表示为Number_register，地址寄存器表示为ADDR_register，中断设置位表示为SetIRQ_bit，中断清除位表示为ClearIRQ_bit。
具体实施方式四：下面结合图3说明本实施方式，本实施方式对实施方式三作进一步说明，主发送模块M_TX启动后的工作过程为：
步骤1-1、启动定时器；
步骤1-2、判断定时器的timer是否等于时刻寄存器组中的值，如果否则重复执行步骤1-2，如果是则执行步骤1-3；
步骤1-3、记录时刻寄存器组中与定时器等值的单元的相对位置j，清空计数器，并将使能信号线M_TXD_EN的信号置为“1”；
步骤1-4、将复位标识寄存器中的数据串行发送到数据信号线M_TXD上，复位n个从接收模块S_RX到接收等待状态；
步骤1-5、判断数据发送是否完成，如果否则重复执行步骤1-5，如果是则执行步骤1-6；
步骤1-6、将数据包起始标识寄存器中的数据赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-7、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-7，如果是则执行步骤1-8；
步骤1-8、将地址寄存器组第j个单元中的数据赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-9、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-9，如果是则执行步骤1-10；
步骤1-10、根据数量寄存器组的前j-1单元中的数据及计数器中数据的累加值读取双口存储器RAM中的数据，并将读取的数据赋值给发送移位器和CRC校验模块，然后经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-11、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-11，如果是则执行步骤1-12；
步骤1-12、计数器中的数值加1；
步骤1-13、判断计数器中的数值是否等于数量寄存器组第j个单元中的数值，如果否则返回执行步骤1-10，如果是则执行步骤1-14；
步骤1-14、将CRC校验模块产生的校验码赋值给发送移位器，然后经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-15、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-15，如果是则执行步骤1-16；
步骤1-16、计数器中的数值加1；
步骤1-17、判断计数器中的数值是否等于数量寄存器组第j个单元中的数值加2，如果否则返回执行步骤1-16，如果是则执行步骤1-18；
步骤1-18、将使能信号线M_TXD_EN的信号置为“0”，结束数据包发送，复位CRC校验模块；
步骤1-19、判断定时器的timer是否大于n个时刻寄存器组中的最大值，如果否则返回执行步骤1-2，如果是则执行步骤1-20；
步骤1-20、将发送开始标识位赋值给发送结束标识位，清空和关闭定时器。
具体实施方式五：下面结合图4说明本实施方式，本实施方式对实施方式三作进一步说明，主接收模块M_RX启动后的工作过程为：
对于总线状态监控器：
步骤2-1-1、将数据信号线M_RXD连接到总线状态监控器；
步骤2-1-2、判断总线状态监控器串行接收到的数据和复位标识寄存器中的数据是否匹配，如果否则设置数据总线忙状态变量为“真”，重复执行步骤2-1-2，如果是则设置数据总线忙状态变量为“假”，重复执行步骤2-1-2；
对于接收控制模块：
步骤2-2-1、将数据信号线M_RXD连接到NRZI解码模块；
步骤2-2-2、判断数据总线忙状态变量是否为“真”，如果否则复位CRC校验模块，设置数据包起始标识匹配变量和地址匹配变量为“假”，重复执行步骤2-2-2，如果是则执行步骤2-2-3；
步骤2-2-3、判断数据包起始标识匹配变量是否为“真”，如果否则执行步骤2-2-4，如果是则执行步骤2-2-5；
步骤2-2-4、判断经过NRZI解码模块输入给接收移位器中的数据是否与数据包起始标识寄存器中的数据匹配，如果否则返回执行步骤2-2-2，如果是则设置数据包起始标识匹配变量为“真”，然后返回执行步骤2-2-2；
步骤2-2-5、判断接收移位器是否完成下一组数据接收，如果否则返回执行步骤2-2-2，如果是则执行步骤2-2-6；
步骤2-2-6、判断地址匹配变量是否为“真”，如果否则执行步骤2-2-7，如果是则执行步骤2-2-8；
步骤2-2-7、判断接收移位器中的数据与地址寄存器组中的数据是否匹配，如果否则返回执行步骤2-2-2，如果是则设置地址匹配变量为“真”，记录地址寄存器组中的匹配单元的相对位置j，并清空计数器，然后返回执行步骤2-2-2；
步骤2-2-8、判断计数器中的数值是否小于等于数量寄存器组第j个单元中的数值，如果否则返回执行步骤2-2-2，如果是则执行步骤2-2-9；
步骤2-2-9、判断计数器中的数值和数量寄存器组第j个单元中的数值是否相等，如果否则返回执行步骤2-2-10，如果是则执行步骤2-2-11；
步骤2-2-10、将接收的数据赋值给CRC校验模块，并根据数量寄存器组前j-1个单元中的数据各自加1及计数器中数据的累加值，将数据写入双口存储器RAM，然后将计数器中的数值加1，然后返回执行步骤2-2-2；
步骤2-2-11、根据数量寄存器组前j-1个单元中的数据各自加1及计数器中的数据的累加值，将CRC校验模块产生的校验码写入双口存储器RAM，然后返回执行步骤2-2-2。
具体实施方式六：下面结合图5说明本实施方式，本实施方式对实施方式三作进一步说明，从发送模块S_TX启动后的工作过程为：
步骤3-1、将使能信号线S_TXD_EN置为“1”，将复位标识寄存器中的数据串行发送到数据信号线S_TXD复位主接收模块M_RX到接收等待状态；
步骤3-2、判断数据发送是否完成，如果否则重复执行步骤3-2，如果是则执行步骤3-3；
步骤3-3、将数据包起始标识寄存器中的数据赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线S_TXD；
步骤3-4、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-4，如果是则执行步骤3-5；
步骤3-5、将地址寄存器中的数据赋给发送移位器，经NRZI编码模块串行发送到数据信号线S_TXD；
步骤3-6、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-6，如果是则执行步骤3-7；
步骤3-7、根据计数器读取双口存储器RAM中的数据，然后将数据赋值给发送移位器和CRC校验模块，经过NRZI编码模块串行发送至数据信号线S_TXD；
步骤3-8、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-8，如果是则执行步骤3-9；
步骤3-9、将计数器中的数值加1；
步骤3-10、判断计数器中的数值和数量寄存器中的数值是否相等，如果否则返回执行步骤3-7，如果是则执行步骤3-11；
步骤3-11、将CRC校验模块产生的校验码赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线S_TXD；
步骤3-12、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-12，如果是则执行步骤3-13；
步骤3-13、将计数器中的数值加1；
步骤3-14、判断计数器中的数值和数量寄存器中的数值加2是否相等，如果否则返回执行步骤3-13，如果是则执行步骤3-15；
步骤3-15、将使能信号线S_TXD_EN置为“0”，同时将发送开始标识位的值赋值给发送结束标识位，清空计数器，复位CRC校验模块。
具体实施方式七：下面结合图6说明本实施方式，本实施方式对实施方式三作进一步说明，从接收模块S_RX启动后的工作过程为：
对于总线状态监控器：
步骤4-1-1、将数据信号线S_RXD连接到总线状态监控器；
步骤4-1-2、判断总线状态监控器串行接收到的数据和复位标识寄存器中的数据是否匹配，如果否则设置数据总线忙状态变量为“真”，重复执行步骤4-1-2，如果是则设置数据总线忙状态变量为“假”，重复执行步骤4-1-2；
对于接收控制模块而言：
步骤4-2-1、将数据信号线S_RXD连接到NRZI解码模块；
步骤4-2-2、判断数据总线忙状态变量是否为“真”，如果否则复位CRC校验模块，设置数据包起始标识匹配变量和地址匹配变量为“假”，重复执行步骤4-2-2，如果是则执行步骤4-2-3；
步骤4-2-3、判断数据包起始标识匹配变量是否为“真”，如果否则执行步骤2-2-4，如果是则执行步骤4-2-5；
步骤4-2-4、判断经过NRZI解码模块输入给接收移位器中的数据和数据包起始标识寄存器中的数据是否匹配，如果否则返回执行步骤4-2-2，如果是则设置数据包起始标识匹配变量为“真”，然后返回执行步骤4-2-2；
步骤4-2-5、判断接收移位器是否完成下一组数据接收，如果否则返回执行步骤4-2-2，如果是则执行步骤4-2-6；
步骤4-2-6、判断地址匹配变量是否为“真”，如果否则执行步骤4-2-7，如果是则执行步骤4-2-8；
步骤4-2-7、判断接收移位器中的数据和地址寄存器中的数据是否匹配，如果否则返回执行步骤4-2-2，如果是则设置地址匹配变量为“真”，并清空计数器，然后返回执行步骤4-2-2；
步骤4-2-8、判断计数器中的数值是否小于等于数量寄存器中的数值，如果否则返回执行步骤4-2-2，如果是则执行步骤4-2-9；
步骤4-2-9、判断计数器中的数值和数量寄存器中的数值是否相等，如果否则执行步骤2-2-10，如果是则执行步骤2-2-11；
步骤4-2-10、将接收的数据赋值给CRC校验模块，根据计数器中的数值将接收的数据写入双口存储器RAM，并将计数器中的数值加1，然后返回执行步骤4-2-2；
步骤4-2-11、根据计数器中的数据，将CRC校验模块产生的校验码写入双口存储器RAM，并将中断清除位中的数值取反后赋值给中断设置位，发出中断请求信号，然后返回执行步骤4-2-2。
本发明中，所述主控制器(1)和n个从控制器(4)均采用FPGA实现，主从接收和发送模块均采用硬件描述语言编写；时钟信号线M_TXD_CLK和S_TXD_CLK均为25MHz。
本发明中，复位标识寄存器的长度大于NRZI编码模块的编码长度，且所有位均设置为“1”；双口存储器RAM的宽度为16位，深度根据实际通信数据包大小和从通信模块的数量进行设置；数据包起始标识寄存器为八位寄存器，通过Nios软件初始化设置成“0000_0001”；地址寄存器和地址寄存器组均为八位寄存器，最多能够实现128个从通信模块地址设置；设置时刻寄存器组的值时，应确保任意相近时刻间隔大于其间主发送模块M_TX发送数据包时间、从控制器(4)中断响应时间和从发送模块S_TX回传数据包时间三者之和；发送移位器和接收移位器的宽度均为16位；CRC校验模块均采用16位CRC，其多项式为X16+X15+X2+1。

Claims (7)

1.基于差分信号的主从同步串行通讯总线，其特征在于，该通讯装置包括主控制器(1)、主隔离差分模块(2)、n个从隔离差分模块(3)和n个从控制器(4)，n为正整数，主控制器(1)包括主发送模块M_TX和主接收模块M_RX，每个从控制器(4)均包括从发送模块S_TX和从接收模块S_RX；
主发送模块M_TX和主隔离差分模块(2)通过使能信号线M_TXD_EN、时钟信号线M_TXD_CLK和数据信号线M_TXD相连接，主接收模块M_RX和主隔离差分模块(2)通过时钟信号线M_RXD_CLK和数据信号线M_RXD相连接，主隔离差分模块(2)和每个从隔离差分模块(3)均通过时钟信号差分线CLK和数据信号差分线DATA和隔离地线S_GND相连接，从发送模块S_TX和从隔离差分模块(3)通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，从接收模块S_RX和从隔离差分模块(3)通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接。
2.根据权利要求1所述的基于差分信号的主从同步串行通讯总线，其特征在于，所述n个从隔离差分模块(3)结构相同，均包括数字隔离模块(3-1)、DC/DC电源隔离模块(3-2)、LDO稳压模块(3-3)、差分模块I(3-4)、差分模块II(3-5)、电流噪声抑制器I(3-6)、电流噪声抑制器II(3-7)、双向瞬态电压控制模块I(3-8)、双向瞬态电压控制模块II(3-9)、两个阻抗匹配电阻RI和RII；
数字隔离模块(3-1)和从控制器(4)的从发送模块S_TX通过使能信号线S_TXD_EN、时钟信号线S_TXD_CLK和数据信号线S_TXD相连接，数字隔离模块(3-1)和从控制器(4)的从接收模块S_RX通过时钟信号线S_RXD_CLK和数据信号线S_RXD相连接，
数字隔离模块(3-1)通过使能信号线将使能信号发送至差分模块I(3-4)和差分模块II(3-5)，数字隔离模块(3-1)通过时钟信号线发送时钟信号至差分模块I(3-4)，数字隔离模块(3-1)通过数据信号线发送数据信号至差分模块II(3-5)；
差分模块I(3-4)的差分线AI和BI经过电流噪声抑制器I(3-6)后通过时钟信号差分线CLK和与主隔离差分模块(2)相连接，双向瞬态电压控制模块I(3-8)和阻抗匹配电阻RI并联接入时钟信号差分线CLK和
差分模块II(3-5)的差分线AII和BII经过电流噪声抑制器II(3-7)后通过数据信号差分线DATA和与主隔离差分模块(2)相连接，双向瞬态电压控制模块II(3-9)和阻抗匹配电阻RII并联接入数据信号差分线DATA和
电源信号Vcc和GND经过DC/DC电源隔离模块(3-2)变换为S_Vcc1和S_GND，经过LDO稳压模块(3-3)变换为S_Vcc2给从隔离差分模块(3)内其他模块供电。
3.基于权利要求2所述主从同步串行通讯总线的实现方法，其特征在于，该实现方法的具体过程为：
主控制器(1)周期性地读取主接收模块M_RX的双口存储器RAM中的有效数据，然后将发送结束标识位取反赋值给发送开始标识位，启动主发送模块M_TX；
主控制器(1)根据系统时钟通过地址总线和数据总线配置主发送模块M_TX中的时刻寄存器组、数量寄存器组、复位标识寄存器、数据包起始标识寄存器、地址寄存器组和发送开始标识位，并将待发送数据包写入双口存储器RAM；主发送模块M_TX中发送结束标识位、发送控制模块、定时器、计数器、CRC校验模块、发送移位器、NRZI编码模块和双口存储器RAM的读取操作均受控于同一时钟信号M_TXD_CLK，且上升沿触发；
主控制器(1)根据系统时钟通过地址总线和数据总线配置主接收模块M_RX中的数量寄存器组、数据包起始标识寄存器、复位标识寄存器和地址寄存器组，读取双口存储器RAM；主接收模块M_RX中的接收控制模块、总线状态监控器、计数器、CRC校验模块、接收移位器、NRZI解码模块和双口存储器RAM的写操作均受控于同一时钟信号M_RXD_CLK，且下降沿触发；
从控制器(4)在接收到从接收模块S_RX发出的中断请求后，先将发送结束标识位取反赋值给发送开始标识位，启动从发送模块S_TX，然后读取从接收模块S_RX的双口存储器RAM中的有效数据；
从控制器(4)根据系统时钟通过地址总线和数据总线配置从发送模块S_TX中的数量寄存器、复位标识寄存器、数据包起始标识寄存器、地址寄存器和发送开始标识位，并将待发送数据包写入双口存储器RAM；从发送模块S_TX中的发送结束标识位、发送控制模块、计数器、CRC校验模块、发送移位器、NRZI编码模块和双口存储器RAM的读取操作均受控于同一时钟信号S_TXD_CLK，且上升沿触发；
从控制器(4)根据系统时钟和中断信号通过地址总线和数据总线配置从接收模块S_RX中的数量寄存器、数据包起始标识寄存器、复位标识寄存器、地址寄存器组和中断清除位，读取双口存储器RAM；从接收模块S_RX中的中断设置位、接收控制模块、总线状态监控器、计数器、CRC校验模块、接收移位器、NRZI解码模块和双口存储器RAM的写操作均受控于同一时钟信号S_RXD_CLK，且下降沿触发。
4.根据权利要求3所述的主从同步串行通讯总线的实现方法，其特征在于，主发送模块M_TX启动后的工作过程为：
步骤1-1、启动定时器；
步骤1-2、判断定时器的timer是否等于时刻寄存器组中的值，如果否则重复执行步骤1-2，如果是则执行步骤1-3；
步骤1-3、记录时刻寄存器组中与定时器等值的单元的相对位置j，清空计数器，并将使能信号线M_TXD_EN的信号置为“1”；
步骤1-4、将复位标识寄存器中的数据串行发送到数据信号线M_TXD上，复位n个从接收模块S_RX到接收等待状态；
步骤1-5、判断数据发送是否完成，如果否则重复执行步骤1-5，如果是则执行步骤1-6；
步骤1-6、将数据包起始标识寄存器中的数据赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-7、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-7，如果是则执行步骤1-8；
步骤1-8、将地址寄存器组第j个单元中的数据赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-9、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-9，如果是则执行步骤1-10；
步骤1-10、根据数量寄存器组的前j-1个单元中的数据及计数器中数据的累加值读取双口存储器RAM中的数据，并将读取的数据赋值给发送移位器和CRC校验模块，然后经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-11、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-11，如果是则执行步骤1-12；
步骤1-12、计数器中的数值加1；
步骤1-13、判断计数器中的数值是否等于数量寄存器组第j个单元中的数值，如果否则返回执行步骤1-10，如果是则执行步骤1-14；
步骤1-14、将CRC校验模块产生的校验码赋值给发送移位器，然后经过NRZI编码模块串行发送到数据信号线M_TXD；
步骤1-15、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤1-15，如果是则执行步骤1-16；
步骤1-16、计数器中的数值加1；
步骤1-17、判断计数器中的数值是否等于数量寄存器组第j个单元中的数值加2，如果否则返回执行步骤1-16，如果是则执行步骤1-18；
步骤1-18、将使能信号线M_TXD_EN的信号置为“0”，结束数据包发送，复位CRC校验模块；
步骤1-19、判断定时器的timer是否大于n个时刻寄存器组中的最大值，如果否则返回执行步骤1-2，如果是则执行步骤1-20；
步骤1-20、将发送开始标识位赋值给发送结束标识位，清空和关闭定时器。
5.根据权利要求3所述的主从同步串行通讯总线的实现方法，其特征在于，主接收模块M_RX启动后的工作过程为：
对于总线状态监控器：
步骤2-1-1、将数据信号线M_RXD连接到总线状态监控器；
步骤2-1-2、判断总线状态监控器串行接收到的数据和复位标识寄存器中的数据是否匹配，如果否则设置数据总线忙状态变量为“真”，重复执行步骤2-1-2，如果是则设置数据总线忙状态变量为“假”，重复执行步骤2-1-2；
对于接收控制模块：
步骤2-2-1、将数据信号线M_RXD连接到NRZI解码模块；
步骤2-2-2、判断数据总线忙状态变量是否为“真”，如果否则复位CRC校验模块，设置数据包起始标识匹配变量和地址匹配变量为“假”，重复执行步骤2-2-2，如果是则执行步骤2-2-3；
步骤2-2-3、判断数据包起始标识匹配变量是否为“真”，如果否则执行步骤2-2-4，如果是则执行步骤2-2-5；
步骤2-2-4、判断经过NRZI解码模块输入给接收移位器中的数据是否与数据包起始标识寄存器中的数据匹配，如果否则返回执行步骤2-2-2，如果是则设置数据包起始标识匹配变量为“真”，然后返回执行步骤2-2-2；
步骤2-2-5、判断接收移位器是否完成下一组数据接收，如果否则返回执行步骤2-2-2，如果是则执行步骤2-2-6；
步骤2-2-6、判断地址匹配变量是否为“真”，如果否则执行步骤2-2-7，如果是则执行步骤2-2-8；
步骤2-2-7、判断接收移位器中的数据与地址寄存器组中的数据是否匹配，如果否则返回执行步骤2-2-2，如果是则设置地址匹配变量为“真”，记录地址寄存器组中的匹配单元的相对位置j，并清空计数器，然后返回执行步骤2-2-2；
步骤2-2-8、判断计数器中的数值是否小于等于数量寄存器组第j个单元中的数值，如果否则返回执行步骤2-2-2，如果是则执行步骤2-2-9；
步骤2-2-9、判断计数器中的数值和数量寄存器组第j个单元中的数值是否相等，如果否则返回执行步骤2-2-10，如果是则执行步骤2-2-11；
步骤2-2-10、将接收的数据赋值给CRC校验模块，并根据数量寄存器组前j-1个单元中的数据各自加1及计数器中数据的累加值，将数据写入双口存储器RAM，然后将计数器中的数值加1，然后返回执行步骤2-2-2；
步骤2-2-11、根据数量寄存器组前j-1个单元中的数据各自加1及计数器中的数据的累加值，将CRC校验模块产生的校验码写入双口存储器RAM，然后返回执行步骤2-2-2。
6.根据权利要求3所述的主从同步串行通讯总线的实现方法，其特征在于，从发送模块S_TX启动后的工作过程为：
步骤3-1、将使能信号线S_TXD_EN置为“1”，将复位标识寄存器中的数据串行发送到数据信号线S_TXD复位主接收模块M_RX到接收等待状态；
步骤3-2、判断数据发送是否完成，如果否则重复执行步骤3-2，如果是则执行步骤3-3；
步骤3-3、将数据包起始标识寄存器中的数据赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线S_TXD；
步骤3-4、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-4，如果是则执行步骤3-5；
步骤3-5、将地址寄存器中的数据赋给发送移位器，经NRZI编码模块串行发送到数据信号线S_TXD；
步骤3-6、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-6，如果是则执行步骤3-7；
步骤3-7、根据计数器读取双口存储器RAM中的数据，然后将数据赋值给发送移位器和CRC校验模块，经过NRZI编码模块串行发送至数据信号线S_TXD；
步骤3-8、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-8，如果是则执行步骤3-9；
步骤3-9、将计数器中的数值加1；
步骤3-10、判断计数器中的数值和数量寄存器中的数值是否相等，如果否则返回执行步骤3-7，如果是则执行步骤3-11；
步骤3-11、将CRC校验模块产生的校验码赋值给发送移位器，经过NRZI编码模块串行发送到数据信号线S_TXD；
步骤3-12、判断发送移位器中的数据发送是否完成，如果否则重复执行步骤3-12，如果是则执行步骤3-13；
步骤3-13、将计数器中的数值加1；
步骤3-14、判断计数器中的数值和数量寄存器中的数值加2是否相等，如果否则返回执行步骤3-13，如果是则执行步骤3-15；
步骤3-15、将使能信号线S_TXD_EN置为“0”，同时将发送开始标识位的值赋值给发送结束标识位，清空计数器，复位CRC校验模块。
7.根据权利要求3所述的主从同步串行通讯总线的实现方法，其特征在于，从接收模块S_RX启动后的工作过程为：
对于总线状态监控器：
步骤4-1-1、将数据信号线S_RXD连接到总线状态监控器；
步骤4-1-2、判断总线状态监控器串行接收到的数据和复位标识寄存器中的数据是否匹配，如果否则设置数据总线忙状态变量为“真”，重复执行步骤4-1-2，如果是则设置数据总线忙状态变量为“假”，重复执行步骤4-1-2；
对于接收控制模块而言：
步骤4-2-1、将数据信号线S_RXD连接到NRZI解码模块；
步骤4-2-2、判断数据总线忙状态变量是否为“真”，如果否则复位CRC校验模块，设置数据包起始标识匹配变量和地址匹配变量为“假”，重复执行步骤4-2-2，如果是则执行步骤4-2-3；
步骤4-2-3、判断数据包起始标识匹配变量是否为“真”，如果否则执行步骤2-2-4，如果是则执行步骤4-2-5；
步骤4-2-4、判断经过NRZI解码模块输入给接收移位器中的数据和数据包起始标识寄存器中的数据是否匹配，如果否则返回执行步骤4-2-2，如果是则设置数据包起始标识匹配变量为“真”，然后返回执行步骤4-2-2；
步骤4-2-5、判断接收移位器是否完成下一组数据接收，如果否则返回执行步骤4-2-2，如果是则执行步骤4-2-6；
步骤4-2-6、判断地址匹配变量是否为“真”，如果否则执行步骤4-2-7，如果是则执行步骤4-2-8；
步骤4-2-7、判断接收移位器中的数据和地址寄存器中的数据是否匹配，如果否则返回执行步骤4-2-2，如果是则设置地址匹配变量为“真”，并清空计数器，然后返回执行步骤4-2-2；
步骤4-2-8、判断计数器中的数值是否小于等于数量寄存器中的数值，如果否则返回执行步骤4-2-2，如果是则执行步骤4-2-9；
步骤4-2-9、判断计数器中的数值和数量寄存器中的数值是否相等，如果否则执行步骤2-2-10，如果是则执行步骤2-2-11；
步骤4-2-10、将接收的数据赋值给CRC校验模块，根据计数器中的数值将接收的数据写入双口存储器RAM，并将计数器中的数值加1，然后返回执行步骤4-2-2；
步骤4-2-11、根据计数器中的数据，将CRC校验模块产生的校验码写入双口存储器RAM，并将中断清除位中的数值取反后赋值给中断设置位，发出中断请求信号，然后返回执行步骤4-2-2。
CN201410853225.1A 2014-12-31 2014-12-31 基于差分信号的主从同步串行通讯总线及其实现方法 Active CN104484306B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410853225.1A CN104484306B (zh) 2014-12-31 2014-12-31 基于差分信号的主从同步串行通讯总线及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410853225.1A CN104484306B (zh) 2014-12-31 2014-12-31 基于差分信号的主从同步串行通讯总线及其实现方法

Publications (2)

Publication Number Publication Date
CN104484306A CN104484306A (zh) 2015-04-01
CN104484306B true CN104484306B (zh) 2017-06-20

Family

ID=52758849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410853225.1A Active CN104484306B (zh) 2014-12-31 2014-12-31 基于差分信号的主从同步串行通讯总线及其实现方法

Country Status (1)

Country Link
CN (1) CN104484306B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107703815A (zh) * 2017-10-29 2018-02-16 北京联合大学 循环地址式三线spi通讯系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105183685B (zh) * 2015-06-24 2019-03-15 深圳市振邦智能科技股份有限公司 一种基于i2c通信协议的获取从机地址的方法及i2c通信系统
CN105599298B (zh) * 2015-12-31 2017-11-17 哈尔滨工业大学 一种面向多自由度3d打印机器人的3d打印头机构控制系统及该系统的控制方法
CN106093155B (zh) * 2016-07-05 2020-07-14 成都安普利菲能源技术有限公司 高通量电化学测试系统及高通量电化学测试方法
CN108652619A (zh) * 2018-05-19 2018-10-16 安徽邵氏华艾生物医疗电子科技有限公司 一种预防csm模块在干扰下的恢复方法及系统
CN109152137B (zh) * 2018-09-03 2020-12-15 深圳市汇德科技有限公司 一种基于led控制系统的抗干扰解码装置和一种led控制系统
JP2023531362A (ja) 2020-05-12 2023-07-24 上海汽▲車▼集▲團▼股▲フン▼有限公司 差動信号双方向アイソレーション通信回路及び方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527561A (zh) * 2003-09-22 2004-09-08 中兴通讯股份有限公司 实现rs-485多点通讯的方法
CN1885749A (zh) * 2006-05-18 2006-12-27 浙江大学 一种用于电力电子系统的新型通讯网络拓扑结构
CN201060487Y (zh) * 2007-05-29 2008-05-14 山东大学 一种高速可配置扩展spi总线
CN101320957A (zh) * 2008-07-23 2008-12-10 哈尔滨工业大学 初级绕组分段结构永磁同步直线电机的控制装置
CN102857397A (zh) * 2012-10-09 2013-01-02 南京国电南自电网自动化有限公司 一种多主异步双工差分总线及通讯方法
CN103678728A (zh) * 2013-11-25 2014-03-26 北京航空航天大学 一种基于fpga+dsp构架的高速数据记录系统及其构建方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7757020B2 (en) * 2005-06-29 2010-07-13 Intel Corporation Point-to-point link negotiation method and apparatus
US7702825B2 (en) * 2005-06-29 2010-04-20 Intel Corporation Enhancements to universal serial bus (USB) suspend and resume operations

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1527561A (zh) * 2003-09-22 2004-09-08 中兴通讯股份有限公司 实现rs-485多点通讯的方法
CN1885749A (zh) * 2006-05-18 2006-12-27 浙江大学 一种用于电力电子系统的新型通讯网络拓扑结构
CN201060487Y (zh) * 2007-05-29 2008-05-14 山东大学 一种高速可配置扩展spi总线
CN101320957A (zh) * 2008-07-23 2008-12-10 哈尔滨工业大学 初级绕组分段结构永磁同步直线电机的控制装置
CN102857397A (zh) * 2012-10-09 2013-01-02 南京国电南自电网自动化有限公司 一种多主异步双工差分总线及通讯方法
CN103678728A (zh) * 2013-11-25 2014-03-26 北京航空航天大学 一种基于fpga+dsp构架的高速数据记录系统及其构建方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种基于标准以太网的实时同步网络研究;王金江;《信息科技辑》;20080615;全文 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107703815A (zh) * 2017-10-29 2018-02-16 北京联合大学 循环地址式三线spi通讯系统
CN107703815B (zh) * 2017-10-29 2020-04-24 北京联合大学 循环地址式三线spi通讯系统

Also Published As

Publication number Publication date
CN104484306A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
CN104484306B (zh) 基于差分信号的主从同步串行通讯总线及其实现方法
CN104954096B (zh) 一种一主多从的高速同步串行通信数据传输方法
CN204857144U (zh) Led显示屏控制系统和发送卡
CN202870808U (zh) 一种spi串口模块的fpga实现装置
CN104915303B (zh) 基于PXIe总线的高速数字I/O系统
CN103454996A (zh) 主从机系统及其控制方法
CN102819512A (zh) 一种基于spi的全双工通信装置及其方法
CN105573239A (zh) 一种高速背板总线通讯控制装置及方法
CN103617138A (zh) 多主机仲裁方法及多主机通信系统
CN100530259C (zh) 一种电力系统数据传输装置
CN104991880B (zh) 一种基于pci‑e接口的fc‑ae‑asm通讯板卡
CN102495920A (zh) 一种FPGA用基于PCIe的集成化逻辑分析模块
Mahat Design of a 9-bit UART module based on Verilog HDL
CN102752180A (zh) Can总线网络节点的实现方法
CN103853681B (zh) 超高速通用串行总线集线器及其相关流量管理方法
CN105589825A (zh) 主从式串行通信网络中的电子雷管状态快速查询方法
CN107908587A (zh) 基于usb3.0的实时数据采集传输装置
CN102937944B (zh) 一种基于Arcnet串口服务器
CN107436851A (zh) 串行外设接口四线隔离系统及其控制方法
CN102692642A (zh) 基于以太网物理层收发器的地震数据传输装置
CN102546033A (zh) 采用脉冲调制结合串口方式实现的多机通信装置
CN103914427B (zh) 基于三根物理互连线的集成电路片上通讯方法及装置
CN107153412A (zh) 一种具有发送fifo的can总线控制器电路
CN103226531B (zh) 一种双端口外设配置接口电路
CN104144137B (zh) 一种高速lvds串行同步通讯控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant