CN109152137B - 一种基于led控制系统的抗干扰解码装置和一种led控制系统 - Google Patents

Abstract

本发明涉及LED控制系统领域，具体涉及一种基于LED控制系统的抗干扰解码装置和一种LED控制系统，所述解码装置包括计数识别模块和RS触发器，所述信号接收端将外部信号发送到计数识别模块，该计数识别模块根据外部信号识别字节计数值的第9位计数值；若计数识别模块识别第9位计数值为0，发送复位信号到RS触发器，该RS触发器根据复位信号使外部信号不传输到解码输出端。本发明对LED控制系统在解码过程中进行抗干扰处理，提升解码装置的抗干扰能力，避免LED控制系统在接收到干扰信号时，导致LED在亮起灯光效果时闪烁，影响整体美观。

Description

一种基于LED控制系统的抗干扰解码装置和一种LED控制系统

技术领域

本发明涉及LED控制系统领域，具体涉及一种基于LED控制系统的抗干扰解码装置和一种LED控制系统。

背景技术

DMX512协议最先是由美国剧院技术协会发展成为从控制台用标准数字接口控制调光器的方式，目前，DMX512灯光控制协议因为其可靠性、通用性和简单易用性在景观照明大量应用，特别是在大型景观照明工程中，调光灯具几乎全部遵循DMX512控制协议。而随着城市景观亮化的需求越来越普遍，人们对景观亮化常用的LED控制系统要求也越来越高。但是，DMX控制协议只规定了数据的传输方式，对数据的校验、容错、纠错等没有规定，导致在景观照明工程应用中，时常因干扰而引起灯具的闪烁，造成使用不便。

因此，设计一种基于LED控制系统的抗干扰解码装置和一种LED控制系统，对LED控制系统在解码过程中进行抗干扰处理，一直是本领域技术人员重点研究的问题之一。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种基于LED控制系统的抗干扰解码装置，解决对LED控制系统在解码过程中进行抗干扰处理的问题。

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种LED控制系统，解决对LED控制系统在解码过程中进行抗干扰处理的问题。

为解决该技术问题，本发明提供一种基于LED控制系统的抗干扰解码装置，该解码装置包括信号接收端和解码输出端，该解码装置还分别与外部控制器和驱动装置连接，该外部控制器产生外部信号并发送至信号接收端，该信号接收端将外部信号发送至解码输出端，该解码输出端将解码后的外部信号发送至驱动装置并驱动对应的LED工作，

所述解码装置还包括计数识别模块和RS触发器，所述信号接收端将外部信号发送到计数识别模块，该计数识别模块根据外部信号识别字节计数值的第9位计数值；若计数识别模块识别第9位计数值为0，发送复位信号到RS触发器，该RS触发器根据复位信号使外部信号不传输到解码输出端。

其中，较佳方案是：所述解码装置还包括第一数据开关，该第一数据开关控制信号接收端能否将外部信号发送到解码输出端，该第一数据开关还与RS触发器连接，当RS触发器接收到复位信号时，断开第一数据开关，使信号接收端无法将外部信号发送到解码输出端；当RS触发器未接收到复位信号时，闭合第一数据开关，使信号接收端能够将外部信号发送到解码输出端。

其中，较佳方案是：所述解码装置还包括字节计数器、地址比较器和芯片地址模块，该地址比较器分别与字节计数器、芯片地址模块和信号接收端连接，该字节计数器还与信号接收端连接；该字节计数器接收到信号接收端发送的字节计数值时，将字节计数值发送到地址比较器；该芯片地址模块获取芯片地址并发送到地址比较器；该地址比较器接收外部信号，并比较字节计数值和芯片地址，若字节计数值大于或者等于芯片地址，该地址比较器传输外部信号。

其中，较佳方案是：所述解码装置还包括时钟模块，该时钟模块连接RS触发器，该RS触发器通过时钟模块延时后控制第一数据开关的闭合或者断开。

其中，较佳方案是：所述解码装置还包括Break信号识别模块和第二数据开关，该Break信号识别模块分别与信号接收端和第二数据开关连接，该Break信号识别模块还与RS触发器连接；其中，该Break信号识别模块识别到信号接收端发送的Break信号时，闭合第二数据开关，并发送置位信号到RS触发器，该RS触发器根据置位信号闭合第一数据开关。

其中，较佳方案是：所述解码装置还包括计数器清零模块，该计数器清零模块分别与Break信号识别模块和字节计数器连接，该Break信号识别模块识别到信号接收端发送的Break信号时，形成触发信号并发送到计数器清零模块，该计数器清零模块根据触发信号清空字节计数器的计数值。

其中，较佳方案是：所述解码装置还包括数据缓冲模块，该数据缓冲模块分别与地址比较器和解码输出端连接，该数据缓冲模块在所述第二数据开关闭合时，清空内部数据并接收地址比较器发送的外部信号；在所述第一数据开关和第二数据开关均闭合时，该数据缓冲模块将外部信号发送到解码输出端。

其中，较佳方案是：所述信号接收端包括RS-485接口和UART通讯接口，该UART通讯接口分别与RS-485接口、字节计数器、Break信号识别模块、计数识别模块和地址比较器连接，该RS-485接口接收外部信号并发送至UART通讯接口，该UART通讯接口对外部信号进行识别，将Break信号发送到Break信号识别模块，将字节计数值发送到字节计数器，将字节计数值中的第9位计数值发送到计数识别模块，以及将外部信号发送到地址比较器。

其中，较佳方案是：所述地址比较器包括一传输开关，若字节计数值大于或者等于芯片地址，该地址比较器闭合传输开关，传输外部信号；若字节计数值小于芯片地址，该地址比较器断开传输开关，不传输外部信号。

本发明还提供一种LED控制系统，所述LED控制系统包括外部控制器、解码装置、驱动装置和LED，该解码装置如上所述；

其中，该外部控制器产生外部信号并发送至解码装置，若该解码装置判断外部信号不是干扰信号，该解码装置对外部信号进行解码并将解码后的外部信号发送至驱动装置，该驱动装置根据解码后的外部信号驱动LED工作。

本发明的有益效果在于，与现有技术相比，本发明通过设计一种基于LED控制系统的抗干扰解码装置和一种LED控制系统，对LED控制系统在解码过程中进行抗干扰处理，提升解码装置的抗干扰能力，避免LED控制系统在接收到干扰信号时，导致LED在亮起灯光效果时闪烁，影响整体美观；另外，该解码装置还包括时钟模块，防止逻辑冲突，避免出错。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明解码装置的结构框图；

图2是本发明地址比较器的结构框图；

图3是本发明计数识别模块的结构框图；

图4是本发明时钟模块的结构框图；

图5是本发明Break信号识别模块的结构框图；

图6是本发明计数器清零模块的结构框图；

图7是本发明数据缓冲模块的结构框图；

图8是本发明信号接收端的结构框图；

图9是本发明地址比较器的传输开关的结构框图；

图10是本发明LED控制系统的结构框图。

具体实施方式

现结合附图，对本发明的较佳实施例作详细说明。

如图1至图9所示，本发明提供一种基于LED400控制系统的抗干扰解码装置100的优选实施例。

一种基于LED400控制系统的抗干扰解码装置100，该解码装置100包括信号接收端110和解码输出端150，该解码装置100还分别与外部控制器200和驱动装置300连接，在有信号输入的情况下，该外部控制器200产生外部信号并发送至信号接收端110，该信号接收端110将外部信号发送至解码输出端150，该解码输出端150将解码后的外部信号发送至驱动装置300，该驱动装置300根据解码后的外部信号驱动对应的LED400工作。

图1为抗干扰解码装置100的示意图，该抗干扰解码装置100在解码过程中进行抗干扰处理，当判断外部信号为干扰信号时，不进行解码输出，从而避免LED400在亮起灯光效果时闪烁，影响整体美观。

具体地，并参考图2，该解码装置100包括字节计数器120、地址比较器130和芯片地址模块140，该地址比较器130分别与字节计数器120和芯片地址模块140连接。

其中，当字节计数器120接收到信号接收端110发送的外部信号时，该字节计数器120的字节计数值加1，并将字节计数值发送到地址比较器130；该芯片地址模块140通过硬件或者特殊的指令信号获取芯片地址并发送到地址比较器130；该地址比较器130接收外部信号，并比较字节计数值和芯片地址，若字节计数值大于或者等于芯片地址，该地址比较器130传输外部信号；反之，若字节计数值小于芯片地址，该地址比较器130不传输外部信号。

该解码装置100包括字节计数电路、地址比较电路和芯片地址电路，上述电路分别内嵌于解码装置100中；其中，该字节计数电路即是字节计数器120，该地址比较电路即是地址比较器130，该芯片地址电路即是芯片地址模块140。

进一步地，并参考图3，所述解码装置100还包括计数识别模块160、RS触发器170和第一数据开关171，所述信号接收端110将外部信号发送到计数识别模块160，该计数识别模块160根据外部信号识别字节计数值的第9位计数值；若该计数识别模块160根据外部信号识别字节计数值的第9位计数值为0，发送复位信号到RS触发器170，该RS触发器170根据复位信号断开第一数据开关171，不进行信号的传输；反之，若计数识别模块160识别第9位计数值不为0，发送置位信号到RS触发器170，该RS触发器170根据置位信号闭合第一数据开关171，进行信号的传输。

该解码装置100包括计数识别电路、RS触发电路和第一数据开关电路，上述电路分别内嵌于解码装置100中；其中，该计数识别电路即是计数识别模块160，该RS触发电路即是RS触发器170，该第一数据开关电路即是第一数据开关171。

更进一步地，并参考图4，所述解码装置100还包括时钟模块173，该时钟模块173连接RS触发器170，该RS触发器170通过时钟模块173延时后控制第一数据开关171的闭合或者断开。所述时钟模块173起延时作用，防止发生逻辑冲突。

该解码装置100包括时钟电路，该时钟电路内嵌于解码装置100中；其中，该时钟电路即是时钟模块173。

在本实施例中，并参考图5，所述解码装置100还包括Break信号识别模块180和第二数据开关172，该Break信号识别模块180分别与信号接收端110和第二数据开关172连接，该Break信号识别模块180还与RS触发器170连接；其中，该Break信号识别模块180识别到信号接收端110发送的Break信号时，闭合第二数据开关172，并发送置位信号到RS触发器170，该RS触发器170根据置位信号闭合第一数据开关171，进行信号的传输。

该解码装置100包括Break信号识别电路和第二数据开关电路，上述电路分别内嵌于解码装置100中；其中，该Break信号识别电路即是Break信号识别模块180，该第二数据开关电路即是第二数据开关172。

其中，并参考图6，所述解码装置100还包括计数器清零模块121，该计数器清零模块121分别与Break信号识别模块180和字节计数器120连接，该Break信号识别模块180识别到信号接收端110发送的Break信号时，形成触发信号并发送到计数器清零模块121，该计数器清零模块121根据触发信号清空字节计数器120的计数值。

该解码装置100包括计数器清零电路，该计数器清零电路内嵌于解码装置100中；其中，该计数器清零电路即是计数器清零模块121。

具体地，并参考图7，所述解码装置100还包括数据缓冲模块190，该数据缓冲模块190分别与地址比较器130和解码输出端150连接，该数据缓冲模块190接收到地址比较器130传输的外部信号，当该数据缓冲模块190被填充满后，不再接收外部信号；直到该数据缓冲模块190在所述第二数据开关172闭合时，清空内部数据并接收地址比较器130发送的外部信号；在所述第一数据开关171和第二数据开关172均闭合时，该数据缓冲模块190将外部信号发送到解码输出端150。

该解码装置100包括数据缓冲电路，该数据缓冲电路内嵌于解码装置100中；其中，该数据缓冲电路即是数据缓冲模块190。

在本实施例中，并参考图8，所述信号接收端110包括RS-485接口111和UART通讯接口112，该UART通讯接口112分别与RS-485接口111、字节计数器120、Break信号识别模块180、计数识别模块160和地址比较器130连接，该RS-485接口111接收外部信号进行电平的转换，并发送至UART通讯接口112，该UART通讯接口112对外部信号进行识别，将Break信号发送到Break信号识别模块180，将字节计数值发送到字节计数器120，将字节计数值中的第9位计数值发送到计数识别模块160，以及将外部信号发送到地址比较器130。

所述信号接收电路包括RS-485接口子电路和UART通讯接口子电路，上述子电路分别内嵌于解码装置100中；其中，该RS-485接口子电路即是RS-485接口111，该UART通讯接口子电路即是UART通讯接口112。

其中，所述UART通讯接口112带自动波特率识别，符合DMX512控制协议。所述UART通讯接口112接收的外部信号中，一个字节包括：1个起始位+8个数据位+1个校验位+1个停止位；而符合DMX512控制协议的信号中，一个字节包括：1个起始位+8个数据位+2个停止位。采用UART通讯接口112时，校验位始终为1。在上述中，所述计数识别模块160识别字节计数值的第9位计数值即是识别校验位。

其中，所述解码输出端150在接收到外部信号后，将外部信号解码为PWM波形信号。

具体地，并参考图9，所述地址比较器130包括一传输开关131，该传输开关131控制外部信号在地址比较器130中的传输，其中，若字节计数值大于或者等于芯片地址，该地址比较器130闭合传输开关131，传输外部信号；若字节计数值小于芯片地址，该地址比较器130断开传输开关131，不传输外部信号。

在本实施例中，当外部信号并非干扰信号时，所述RS-485接口111接收外部信号并发送到UART通讯接口112，该UART通讯接口112识别符合DMX512协议的Break信号，并将Break信号发送到Break信号识别模块180；该Break信号识别模块180形成触发信号并发送到计数器清零模块121，该计数器清零模块121根据触发信号清空字节计数器120的字节计数值；并且，所述UART通讯接口112还将外部信号发送到计数识别模块160，该计数识别模块160识别第9位计数值不为0时，该Break信号识别模块180形成置位信号并发送到RS触发器170，该RS触发器170通过时钟模块173延时后，并根据置位信号控制第一数据开关171闭合；所述Break信号识别模块180并将置位信号发送到第二数据开关172，并且控制闭合第二数据开关172。所述UART通讯接口112还将外部信号发送到字节计数器120进行计数，同时发送到地址比较器130，所述芯片地址模块140将芯片地址发送到地址比较器130，当地址比较器130判断字节计数值大于或者等于芯片地址时，闭合传输开关131，将外部信号发送到数据缓冲模块190，当数据缓冲模块190被填充满时不再接收外部信号。该数据缓冲模块190将外部信号发送到解码输出端150，该解码输出端150将外部信号解码为PWM信号，并输出到驱动装置300，该驱动装置300驱动对应的LED400亮起灯光效果。其中，所述解码装置100在接收到下一帧的Break信号时，将上一帧的外部信号解码传输到驱动装置300。

在本实施例中，当外部信号为干扰信号时，所述RS-485接口111接收外部信号并发送到UART通讯接口112，该UART通讯接口112识别符合DMX512协议的Break信号，并将Break信号发送到Break信号识别模块180；该Break信号识别模块180形成触发信号并发送到计数器清零模块121，该计数器清零模块121根据触发信号清空字节计数器120的字节计数值；并且，所述UART通讯接口112还将外部信号发送到计数识别模块160，当外部信号的低电平时间大于36uS时，该计数识别模块160识别第9位计数为0，并发送复位信号到RS触发器170，该RS触发器170通过时钟模块173延时后，根据复位信号控制第一数据开关171断开，从而避免将干扰信号传输到解码输出端150。直到接收到下一帧的Break信号时，再次进行上述操作，判断外部信号是否为干扰信号。

如图10所示，本发明提供一种LED控制系统1000的较佳实施例。

具体地，一种LED控制系统1000，所述LED控制系统1000包括外部控制器200、解码装置100、驱动装置300和LED400，该解码装置100如上所述。

其中，该外部控制器200产生外部信号并发送至解码装置100，若该解码装置100判断外部信号不是干扰信号，该解码装置100对外部信号进行解码并将解码后的外部信号发送至驱动装置300，该驱动装置300根据解码后的外部信号驱动LED400工作；若该解码装置100判断外部信号为干扰信号，该解码装置100不发送信号至驱动装置300。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改，等同替换，改进等，均应包含在本发明的保护范围内。

Claims (10)

1.一种基于LED控制系统的抗干扰解码装置，该解码装置包括信号接收端和解码输出端，该解码装置还分别与外部控制器和驱动装置连接，该外部控制器产生外部信号并发送至信号接收端，该信号接收端将外部信号发送至解码输出端，该解码输出端将解码后的外部信号发送至驱动装置并驱动对应的LED工作，其特征在于：

所述解码装置还包括计数识别模块和RS触发器，所述信号接收端将外部信号发送到计数识别模块，该计数识别模块根据外部信号识别字节计数值的第9位计数值；若计数识别模块识别第9位计数值为0，发送复位信号到RS触发器，该RS触发器根据复位信号使外部信号不传输到解码输出端。

2.根据权利要求1所述的抗干扰解码装置，其特征在于：所述解码装置还包括第一数据开关，该第一数据开关控制信号接收端能否将外部信号发送到解码输出端，该第一数据开关还与RS触发器连接，当RS触发器接收到复位信号时，断开第一数据开关，使信号接收端无法将外部信号发送到解码输出端；当RS触发器未接收到复位信号时，闭合第一数据开关，使信号接收端能够将外部信号发送到解码输出端。

3.根据权利要求2所述的抗干扰解码装置，其特征在于：所述解码装置还包括字节计数器、地址比较器和芯片地址模块，该地址比较器分别与字节计数器、芯片地址模块和信号接收端连接，该字节计数器还与信号接收端连接；该字节计数器接收到信号接收端发送的字节计数值时，将字节计数值发送到地址比较器；该芯片地址模块获取芯片地址并发送到地址比较器；该地址比较器接收外部信号，并比较字节计数值和芯片地址，若字节计数值大于或者等于芯片地址，该地址比较器传输外部信号。

4.根据权利要求2所述的抗干扰解码装置，其特征在于：所述解码装置还包括时钟模块，该时钟模块连接RS触发器，该RS触发器通过时钟模块延时后控制第一数据开关的闭合或者断开。

5.根据权利要求1至4任一所述的抗干扰解码装置，其特征在于：所述解码装置还包括Break信号识别模块和第二数据开关，该Break信号识别模块分别与信号接收端和第二数据开关连接，该Break信号识别模块还与RS触发器连接；其中，该Break信号识别模块识别到信号接收端发送的Break信号时，闭合第二数据开关，并发送置位信号到RS触发器，该RS触发器根据置位信号闭合第一数据开关。

6.根据权利要求5所述的抗干扰解码装置，其特征在于：所述解码装置还包括计数器清零模块，该计数器清零模块分别与Break信号识别模块和字节计数器连接，该Break信号识别模块识别到信号接收端发送的Break信号时，形成触发信号并发送到计数器清零模块，该计数器清零模块根据触发信号清空字节计数器的计数值。

7.根据权利要求6所述的抗干扰解码装置，其特征在于：所述解码装置还包括数据缓冲模块，该数据缓冲模块分别与地址比较器和解码输出端连接，该数据缓冲模块在所述第二数据开关闭合时，清空内部数据并接收地址比较器发送的外部信号；在所述第一数据开关和第二数据开关均闭合时，该数据缓冲模块将外部信号发送到解码输出端。

8.根据权利要求5所述的抗干扰解码装置，其特征在于：所述信号接收端包括RS-485接口和UART通讯接口，该UART通讯接口分别与RS-485接口、字节计数器、Break信号识别模块、计数识别模块和地址比较器连接，该RS-485接口接收外部信号并发送至UART通讯接口，该UART通讯接口对外部信号进行识别，将Break信号发送到Break信号识别模块，将字节计数值发送到字节计数器，将字节计数值中的第9位计数值发送到计数识别模块，以及将外部信号发送到地址比较器。

9.根据权利要求3所述的抗干扰解码装置，其特征在于：所述地址比较器包括一传输开关，若字节计数值大于或者等于芯片地址，该地址比较器闭合传输开关，传输外部信号；若字节计数值小于芯片地址，该地址比较器断开传输开关，不传输外部信号。

10.一种LED控制系统，其特征在于：所述LED控制系统包括外部控制器、解码装置、驱动装置和LED，该解码装置如权利要求1至9任意一项所述；

其中，该外部控制器产生外部信号并发送至解码装置，若该解码装置判断外部信号不是干扰信号，该解码装置对外部信号进行解码并将解码后的外部信号发送至驱动装置，该驱动装置根据解码后的外部信号驱动LED工作。

Images