CN104144137B - 一种高速lvds串行同步通讯控制器 - Google Patents
一种高速lvds串行同步通讯控制器 Download PDFInfo
- Publication number
- CN104144137B CN104144137B CN201410393577.3A CN201410393577A CN104144137B CN 104144137 B CN104144137 B CN 104144137B CN 201410393577 A CN201410393577 A CN 201410393577A CN 104144137 B CN104144137 B CN 104144137B
- Authority
- CN
- China
- Prior art keywords
- data
- module
- synchronous
- work
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Communication Control (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种高速LVDS串行同步通讯控制器，包括：微控制器接口模块（1）、工作寄存器阵列模块（2）、接收时序生成器模块（3）和发送时序生成器模块（4）。本发明能够与加拿大MAXIM公司的串化器MAX9217和解串器MAX9218等定制集成电路相互配合，一起构成全双工高速LVDS同步串行通讯接口。能够接收X80系列微控制器给出的控制命令、参数和数据，控制信息交换过程，并将自身工作状态反馈给X86系列微控制器；当一帧数据接收或发送完毕时，能够自动产生X86微控制器中断请求信号；还能够辅助用户系统实现用户自定义的信息交换协议，从而实现由LVDS信号线路连接的两个电子信息系统之间可靠的高速、串行和同步全双工数据交换。
Description
技术领域
本发明涉及一种通讯控制器，特别是一种高速LVDS串行同步通讯控制器。
背景技术
深耦合组合导航技术是远距离航行导航定位系统的前沿课题之一，该技术的硬件运行平台为组合导航信息处理机，由于要从卫星导航信息接收机接收大量的信息数据，以便与本地惯性测量装置输出的导航信息进行信息融合，因此，导航信息处理机与卫星导航信息接收机之间硬件接口与通讯线路的性能，就直接影响着深耦合组合导航算法的运行速度，从而影响深耦合组合导航技术的性能。
目前，深耦合组合导航信息处理机与卫星导航信息接收机之间，一般采用RS232或RS422异步串行通讯方式来实现数据交换，即采用定制的串行异步通讯控制芯片，如美国英特尔公司(Intel)的I82C52、美国国家半导体公司(NI)的SC16C552等，实现二者之间信息交换通道的硬件连接和对数据交换过程的流控制功能，不但数据传输速度慢，且信息交换效率也低，因此，由于构奸的硬件平台，并不利于深耦合组合导航技术性能的发挥。
低电压差分信号(LVDS)传输技术，采用低电压摆幅、高速差分信号传输数据，可实现点对点或一点对多点的连接，具有传输速率高、信号噪声小、消耗功率低的特点，特别适合于数据传输速率要求较高的电子系统。目前，国际知名的电子元器件生产商，如美国国家半导体公司、美国德州仪器公司(TI)和加拿大美芯半导体公司(MAX)等，均开展了LVDS信号传输技术研究，开发设计了多种I/O接口驱动器等专用集成电路芯片，如美芯半导体公司生产的串化器MAX9217和解串器MAX9218，就具备对输入数据同步串化/解串、倍频同步传输和信号电平转换功能，并且LVDS信号通道一侧，总线数据传输速度达到了700Mbps，但却不具备与X86系列微控制器接口、数据交换过程的流控制功能，因此，需要用户系统的硬件工程师根据实际情况，设计相应的高速串行同步通讯控制器，才能实现X86系列微控制器与基于LVDS信号传输技术I/O接口驱动器之间的硬件连接，并且完成对数据交换过程的流控制功能。
发明内容
本发明目的在于提供一种高速LVDS串行同步通讯控制器，解决深耦合组合导航信息处理机与卫星导航信息接收机之间导航信息与数据高速交换的问题。
一种高速LVDS串行同步通讯控制器，包括：微控制器接口模块、工作寄存器阵列模块、接收时序生成器模块和发送时序生成器模块。
微控制器接口模块的功能为：实现高速LVDS串行同步通讯控制器与微控制器控制总线、数据总线和地址总线的硬件连接，或者接受微控制器输入的控制命令、参数和数据，并经内部信号线存放到工作寄存器阵列模块中相应的寄存器中；或者将工作寄存器阵列模块中的信息与数据传送给微控制器。
工作寄存器阵列模块的功能为：接收并存放由微控制器接口模块传送的控制命令、参数和数据，同时将控制参数和数据传送给接收时序生成器模块、发送时序生成器模块，实现微控制器对高速LVDS串行同步通讯控制器工作模式和硬件信号参数的配置，以及工作过程的控制，同时，记录高速LVDS串行同步通讯控制器的工作状态，并传送给微控制器接口模块。
接收时序生成器模块的功能为：根据工作寄存器阵列模块中的工作参数，产生并输出驱动解串器正常工作的硬件时序信号，同时接收解串器输出的硬件时序信号，完成对接收通道的监测，接收数据的接收与存储，以及接收数据包的流控制；同时，将自己的工作状态传送给工作寄存器阵列模块。当一帧数据接收完毕后，自动生成中断请求信号——数据接收完毕。
发送时序生成器模块的功能为：根据工作寄存器阵列模块中的工作参数，产生并输出驱动解串器正常工作的硬件时序信号，完成对发送通道的控制，发送数据的提取与发送，以及发送数据包的流控制；同时，将自己的工作状态传送给工作寄存器阵列模块。当一帧数据发送完毕后，自动生成中断请求信号——数据发送完毕。
微控制器接口模块经内部信号线与工作寄存器阵列模块相连，工作寄存器阵列模块经内部信号线分别与接收时序生成器模块和发送时序生成器模块相连。
工作时，目标系统上电复位后，发送时序生成器模块自动发送一帧发送通道同步锁定数据包，同时监视接收端输出的同步锁定信号，当捕获到接收端同步锁定信号时，发送时序生成器模块自动向目标系统中的微控制器发出中断请求信号——发送通道同步锁定。在目标系统工作过程中，若发送通道发生同步失锁，可通过向发送时序生成器模块的命令寄存器写入命令——重新进行通道同步锁定，可迫使发送时序生成器模块自动发送一帧通道同步数据包，以实现发送通道的同步锁定。
目标系统上电复位后，接收时序生成器模块自动监视解串器输出的同步锁定信号，当捕获到同步锁定信号时，接收时序生成器模块自动启动数据接收过程，并向目标系统的微控制器发出中断请求信号——接收通道同步锁定，同时，需要目标系统将接收通道同步锁定信号输出给数据发送端。在目标系统工作过程中，若接收通道发生同步失锁，须由数据发送端自动发送一帧通道同步数据包，以实现接收通道的同步锁定。
若要发送一帧数据，目标系统首先应将待发送的数据按序存放到发送数据缓冲区中，然后配置发送时序生成器模块中的发送数据包长度寄存器，指定将要发送的数据个数，然后向发送时序生成器模块的命令寄存器写入启动发送命令，则发送时序生成器模块在系统时钟的控制下，自动按序将发送数据缓冲区的数据传送给串化器，由串化器完成同步串化，并逐位以LVDS信号方式传送给接收端；当指定长度的数据改善完毕后，发送时序生成器模块自动向目标系统中的微控制器发出中断请求信号——数据发送完毕。
若要接收一帧数据，目标系统首先应向接收时序生成器模块的命令寄存器写入清接收数据缓冲区命令，从而将接收数据缓冲区清空，然后根据系统通讯协议要求，配置接收时序生成器模块中的接收数据包长度字序数寄存器，从而间接指定将要接收的数据个数，最后向接收时序生成器模块中的工作模式寄存器写入模式字，允许接收器接收数据，则接收时序生成器模块在系统时钟的控制下，自动按序接收解串器以LVDS信号方式逐位接收并串并转换后输出的数据，接收过程中，接收时序生成器模块自动按系统通讯协议要求，从接收到的数据包中获得当前数据包的长度，并直到接收到最后一个数据为止。当接收到指定长度的数据时，接收时序生成器模块自动向目标系统中的微控制器发出中断请求信号——数据接收完毕。
本发明的主要优点是充分考虑了微控制器和串化器/解串器的技术特点，通过高速LVDS串行同步通讯控制器，从硬件上协调了二者之间的工作速度和时序信号，实现了微控制器与串化器/解串器之间的电气连接，构成了全双工高速LVDS同步串行通讯接口。能够接收微控制器给出的控制命令、参数和数据，控制信息交换过程，并将自身工作状态反馈给微控制器；当一帧数据接收或发送完毕时，能够自动产生标识相应事件的微控制器中断请求信号；还能够辅助用户系统实现用户自定义的信息交换协议，从而实现由LVDS信号线路连接的两个电子信息系统之间可靠的高速、串行和同步全双工数据交换。
附图说明
图1一种高速LVDS串行同步通讯控制器的组成示意图。
1.微控制器接口模块 2.工作寄存器阵列模块
3.接收时序生成器模块 4.发送时序生成器模块
具体实施方式
一种高速LVDS串行同步通讯控制器，包括：微控制器接口模块1、工作寄存器阵列模块2、接收时序生成器模块3和发送时序生成器模块4。
微控制器接口模块1的功能为：实现高速LVDS串行同步通讯控制器与微控制器控制总线、数据总线和地址总线的硬件连接，或者接受微控制器输入的控制命令、参数和数据，并经内部信号线存放到工作寄存器阵列模块2中相应的寄存器中；或者将工作寄存器阵列模块2中的信息与数据传送给微控制器。
工作寄存器模阵列块的功能为：接收并存放由微控制器接口模块1传送的控制命令、参数和数据，同时将控制参数和数据传送给接收时序生成器模块3、发送时序生成器模块4，实现微控制器对高速LVDS串行同步通讯控制器工作模式和硬件信号参数的配置，以及工作过程的控制，同时，记录高速LVDS串行同步通讯控制器的工作状态，并传送给微控制器接口模块1。
接收时序生成器模块3的功能为：根据工作寄存器阵列模块2中的工作参数，产生并输出驱动解串器正常工作的硬件时序信号，同时接收解串器输出的硬件时序信号，完成对接收通道的监测，接收数据的接收与存储，以及接收数据包的流控制；同时，将自己的工作状态传送给工作寄存器阵列模块2。当一帧数据接收完毕后，自动生成中断请求信号——数据接收完毕。
发送时序生成器模块4的功能为：根据工作寄存器阵列模块2中的工作参数，产生并输出驱动解串器正常工作的硬件时序信号，完成对发送通道的控制，发送数据的提取与发送，以及发送数据包的流控制；同时，将自己的工作状态传送给工作寄存器阵列模块2。当一帧数据发送完毕后，自动生成中断请求信号——数据发送完毕。
微控制器接口模块1经内部信号线与工作寄存器阵列模块2相连，工作寄存器阵列模块2经内部信号线分别与接收时序生成器模块3和发送时序生成器模块4相连。
工作时，目标系统上电复位后，发送时序生成器模块4自动发送一帧发送通道同步锁定数据包，同时监视接收端输出的同步锁定信号，当捕获到接收端同步锁定信号时，发送时序生成器模块4自动向目标系统中的微控制器发出中断请求信号——发送通道同步锁定。在目标系统工作过程中，若发送通道发生同步失锁，可通过向发送时序生成器模块4的命令寄存器写入命令——重新进行通道同步锁定，可迫使发送时序生成器模块4自动发送一帧通道同步数据包，以实现发送通道的同步锁定。
目标系统上电复位后，接收时序生成器模块3自动监视解串器输出的同步锁定信号，当捕获到同步锁定信号时，接收时序生成器模块3自动启动数据接收过程，并向目标系统的微控制器发出中断请求信号——接收通道同步锁定，同时，需要目标系统将接收通道同步锁定信号输出给数据发送端。在目标系统工作过程中，若接收通道发生同步失锁，须由数据发送端自动发送一帧通道同步数据包，以实现接收通道的同步锁定。
若要发送一帧数据，目标系统首先应将待发送的数据按序存放到发送数据缓冲区中，然后配置发送时序生成器模块4中的发送数据包长度寄存器，指定将要发送的数据个数，然后向发送时序生成器模块4的命令寄存器写入启动发送命令，则发送时序生成器模块4在系统时钟的控制下，自动按序将发送数据缓冲区的数据传送给串化器，由串化器完成同步串化，并逐位以LVDS信号方式传送给接收端；当指定长度的数据改善完毕后，发送时序生成器模块4自动向目标系统中的微控制器发出中断请求信号——数据发送完毕。
若要接收一帧数据，目标系统首先应向接收时序生成器模块3的命令寄存器写入清接收数据缓冲区命令，从而将接收数据缓冲区清空，然后根据系统通讯协议要求，配置接收时序生成器模块3中的接收数据包长度字序数寄存器，从而间接指定将要接收的数据个数，最后向接收时序生成器模块3中的工作模式寄存器写入模式字，允许接收器接收数据，则接收时序生成器模块3在系统时钟的控制下，自动按序接收解串器以LVDS信号方式逐位接收并串并转换后输出的数据，接收过程中，接收时序生成器模块3自动按系统通讯协议要求，从接收到的数据包中获得当前数据包的长度，并直到接收到最后一个数据为止。当接收到指定长度的数据时，接收时序生成器模块3自动向目标系统中的微控制器发出中断请求信号——数据接收完毕。
Claims (1)
1.一种高速LVDS串行同步通讯控制器，其特征在于包括：微控制器接口模块(1)、工作寄存器阵列模块(2)、接收时序生成器模块(3)和发送时序生成器模块(4)；
微控制器接口模块(1)的功能为：实现高速LVDS串行同步通讯控制器与微控制器控制总线、数据总线和地址总线的硬件连接，或者接受微控制器输入的控制命令、参数和数据，并经内部信号线存放到工作寄存器阵列模块(2)中相应的寄存器中；或者将工作寄存器阵列模块(2)中的信息与数据传送给微控制器；
工作寄存器阵列模块(2)的功能为：接收并存放由微控制器接口模块(1)传送的控制命令、参数和数据，同时将控制参数和数据传送给接收时序生成器模块(3)、发送时序生成器模块(4)，实现微控制器对高速LVDS串行同步通讯控制器工作模式和硬件信号参数的配置，以及工作过程的控制，同时，记录高速LVDS串行同步通讯控制器的工作状态，并传送给微控制器接口模块(1)；
接收时序生成器模块(3)的功能为：根据工作寄存器阵列模块(2)中的工作参数，产生并输出驱动解串器正常工作的硬件时序信号，同时接收解串器输出的硬件时序信号，完成对接收通道的监测，接收数据的接收与存储，以及接收数据包的流控制；同时，将自己的工作状态传送给工作寄存器阵列模块(2)；当一帧数据接收完毕后，自动生成中断请求信号——数据接收完毕；
发送时序生成器模块(4)的功能为：根据工作寄存器阵列模块(2)中的工作参数，产生并输出驱动解串器正常工作的硬件时序信号，完成对发送通道的控制，发送数据的提取与发送，以及发送数据包的流控制；同时，将自己的工作状态传送给工作寄存器阵列模块(2)；当一帧数据发送完毕后，自动生成中断请求信号——数据发送完毕；
微控制器接口模块(1)经内部信号线与工作寄存器阵列模块(2)相连，工作寄存器阵列模块(2)经内部信号线分别与接收时序生成器模块(3)和发送时序生成器模块(4)相连；
工作时，目标系统上电复位后，发送时序生成器模块(4)自动发送一帧发送通道同步锁定数据包，同时监视接收端输出的同步锁定信号，当捕获到接收端同步锁定信号时，发送时序生成器模块(4)自动向目标系统中的微控制器发出中断请求信号——发送通道同步锁定；在目标系统工作过程中，若发送通道发生同步失锁，可通过向发送时序生成器模块(4)的命令寄存器写入命令——重新进行通道同步锁定，可迫使发送时序生成器模块(4)自动发送一帧通道同步数据包，以实现发送通道的同步锁定；
目标系统上电复位后，接收时序生成器模块(3)自动监视解串器输出的同步锁定信号，当捕获到同步锁定信号时，接收时序生成器模块(3)自动启动数据接收过程，并向目标系统的微控制器发出中断请求信号——接收通道同步锁定，同时，需要目标系统将接收通道同步锁定信号输出给数据发送端；在目标系统工作过程中，若接收通道发生同步失锁，须由数据发送端自动发送一帧通道同步数据包，以实现接收通道的同步锁定；
若要发送一帧数据，目标系统首先应将待发送的数据按序存放到发送数据缓冲区中，然后配置发送时序生成器模块(4)中的发送数据包长度寄存器，指定将要发送的数据个数，然后向发送时序生成器模块(4)的命令寄存器写入启动发送命令，则发送时序生成器模块(4)在系统时钟的控制下，自动按序将发送数据缓冲区的数据传送给串化器，由串化器完成同步串化，并逐位以LVDS信号方式传送给接收端；当指定长度的数据改善完毕后，发送时序生成器模块(4)自动向目标系统中的微控制器发出中断请求信号——数据发送完毕；
若要接收一帧数据，目标系统首先应向接收时序生成器模块(3)的命令寄存器写入清接收数据缓冲区命令，从而将接收数据缓冲区清空，然后根据系统通讯协议要求，配置接收时序生成器模块(3)中的接收数据包长度字序数寄存器，从而间接指定将要接收的数据个数，最后向接收时序生成器模块(3)中的工作模式寄存器写入模式字，允许接收器接收数据，则接收时序生成器模块(3)在系统时钟的控制下，自动按序接收解串器以LVDS信号方式逐位接收并串并转换后输出的数据，接收过程中，接收时序生成器模块(3)自动按系统通讯协议要求，从接收到的数据包中获得当前数据包的长度，并直到接收到最后一个数据为止；当接收到指定长度的数据时，接收时序生成器模块(3)自动向目标系统中的微控制器发出中断请求信号——数据接收完毕。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410393577.3A CN104144137B (zh) | 2014-08-12 | 2014-08-12 | 一种高速lvds串行同步通讯控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410393577.3A CN104144137B (zh) | 2014-08-12 | 2014-08-12 | 一种高速lvds串行同步通讯控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104144137A CN104144137A (zh) | 2014-11-12 |
| CN104144137B true CN104144137B (zh) | 2017-08-29 |
Family
ID=51853205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410393577.3A Active CN104144137B (zh) | 2014-08-12 | 2014-08-12 | 一种高速lvds串行同步通讯控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104144137B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111200581B (zh) * | 2018-11-19 | 2022-08-16 | 北京华航无线电测量研究所 | 基于lvds总线的数据收发模块 |
| CN110008157A (zh) * | 2019-04-02 | 2019-07-12 | 北京工业大学 | 一种串行解串器的硬件架构 |
| CN114048158A (zh) * | 2021-10-12 | 2022-02-15 | 北京控制与电子技术研究所 | 一种基于用户命令的通用gpio端口控制器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102685396A (zh) * | 2011-03-18 | 2012-09-19 | 新奥特（北京）视频技术有限公司 | 一种非线性编辑系统中受控设备的串行通讯的方法及系统 |
| CN102938744A (zh) * | 2012-10-08 | 2013-02-20 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种通用串行收发器的实现方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2001213A2 (en) * | 2006-03-29 | 2008-12-10 | NEC Corporation | Communication system |
-
2014
- 2014-08-12 CN CN201410393577.3A patent/CN104144137B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102685396A (zh) * | 2011-03-18 | 2012-09-19 | 新奥特（北京）视频技术有限公司 | 一种非线性编辑系统中受控设备的串行通讯的方法及系统 |
| CN102938744A (zh) * | 2012-10-08 | 2013-02-20 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种通用串行收发器的实现方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104144137A (zh) | 2014-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104322033B (zh) | 使用第二协议的扩展功能结构来控制第一协议的物理链路 | |
| CN104954096B (zh) | 一种一主多从的高速同步串行通信数据传输方法 | |
| CN101840387B (zh) | USB Key装置及其利用USB接口实现智能卡通信的方法 | |
| CN202870808U (zh) | 一种spi串口模块的fpga实现装置 | |
| CN102780705B (zh) | Ethernet-CAN协议转换器 | |
| CN104239254B (zh) | 串行异步通讯数据传输方法 | |
| CN105573239A (zh) | 一种高速背板总线通讯控制装置及方法 | |
| CN105975416B (zh) | 基于fpga的多通道异速数据发送系统 | |
| CN104484306B (zh) | 基于差分信号的主从同步串行通讯总线及其实现方法 | |
| CN104144137B (zh) | 一种高速lvds串行同步通讯控制器 | |
| CN103346977A (zh) | 一种数据资源的动态分配方法 | |
| CN104991880B (zh) | 一种基于pci‑e接口的fc‑ae‑asm通讯板卡 | |
| CN103744811A (zh) | 一种串行数据传输系统及方法 | |
| CN107741915A (zh) | 一种基于sdio接口的fpga板级通信装置及通信方法 | |
| CN102722462A (zh) | 一种同步通信装置及其控制方法 | |
| CN104156334A (zh) | 用于多机通讯的串口自适应数据透明传输协议 | |
| CN106788566A (zh) | 基于以太网物理层芯片速率连续可变的收发器及传输方法 | |
| CN108304335A (zh) | 一种通过dma接收串口不定长报文的方法 | |
| CN103107862B (zh) | 逻辑器件及其mdio数据发送方法 | |
| CN103593316B (zh) | 一种减少mcu中断占用i2c总线时间的方法 | |
| CN208969834U (zh) | 用于惯性测量系统的通讯控制器和惯性测量系统 | |
| CN104503934B (zh) | 一种可扩展的串行传输器件 | |
| CN203658995U (zh) | 一种串行数据传输系统 | |
| CN206470748U (zh) | 数据传输装置及喷墨打印系统 | |
| CN209086917U (zh) | 一种智能变电站间隔划分装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |