TWI343007B - Point-to-point link negotiation method and apparatus - Google Patents

Point-to-point link negotiation method and apparatus Download PDF

Info

Publication number
TWI343007B
TWI343007B TW095123377A TW95123377A TWI343007B TW I343007 B TWI343007 B TW I343007B TW 095123377 A TW095123377 A TW 095123377A TW 95123377 A TW95123377 A TW 95123377A TW I343007 B TWI343007 B TW I343007B
Authority
TW
Taiwan
Prior art keywords
link
state
point
speed
state machine
Prior art date
Application number
TW095123377A
Other languages
English (en)
Other versions
TW200715128A (en
Inventor
Debendra Das Sharma
Ajay Bhatt
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200715128A publication Critical patent/TW200715128A/zh
Application granted granted Critical
Publication of TWI343007B publication Critical patent/TWI343007B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • G06F13/4278Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using an embedded synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4265Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

1343007 (1) 九、發明說明 【發明所屬之技術領域】 本發明主要有關於一種點對點鏈接,更詳而言之,於 點對點鏈接中的媒介間之協商。 【先前技術】 基於鏈接之系統使用點對點鏈接在裝置之間通訊。基 於鏈接之系統典型經過一段複雜的訓練程序以識別在鏈接 兩側上之裝置的能力。隨著裝置越變越快並且具有更多的 能力,鏈接訓練程序變得更複雜。 【發明內容及實施方式】 於下列詳細說明中,參照附圖,其範例性顯示其中可 實施本發明之特定實施例。以足夠的細節描述這些實施例 以使熟悉該項技藝者得具以實施本發明。應了解到本發明 之各種實施例’雖不同,但非絕對彼此獨立。例如,連同 一實施例在此描述之特定特徵、結構與特性可在其他實施 例中實施而不背離本發明之精神與範疇。此外,應了解到 可變更每一個揭露的實施例中之個別元件的位置或配置。 因此下列詳細說明不應視爲限制性,且本發明之範疇應僅 由適當地詮釋的所附之申請專利範圍以及申請專利範圍所 應擁有之完整範圍的等效者界定。於圖中,類似參考符號 意指多個圖中相同與類似的功能。 第1圖顯示由點對點鏈接耦合之多個裝置的圖。裝置 -4 - (2) (2)1343007 110’亦稱爲裝置A,顯示爲在點對點鏈接上與裝置120( 裝置B)、13〇(裝置C)以及140(裝置D)。例如,裝置A係 顯示爲使用點對點鏈接丨24與裝置B通訊、裝置a係顯示 爲使用點對點鏈接1 3 4與裝置C通訊以及裝置A係顯示爲 使用點對點鏈接144與裝置D通訊。 於一些實施例,顯示於第1圖中之裝置以及連接它們 之點對點鏈接符合或部分符合諸如週邊組件互連快速(PC j Express)標準之互連標準地操作,雖其並非爲本發明之限 制。例如,本發明之各種實施例符合或部分符合 Infiniband或CSI地操作點對點鏈接。如此所用,“ PCI” 一詞係指任何過去 '現在或未來PCI標準或其延伸,包含 但不限於PCI Express。 裝置110、120、130以及140可爲能操作爲點對點鏈 接上之媒介的任何種類之裝置。例如,裝置可爲積體電路 、包含積體電路之電路卡或包含多電路卡之模組。此外, 裝置110、120、130或140之每一個可包含階級制度之裝 置° 各種裝置之間的點對點鏈接可爲任何寬度。例如,鏈 接124顯示爲具有八條“道”之寬度,以及,鏈接1 34與 144顯示爲具有四條道之寬度。每一條道包含傳輸/接收對 以及單端或差動信號。 裝置可具有不同的鏈接速度能力。例如,來自上一代 之較舊的裝置或諸裝置比更新一代的較新裝置或諸裝置具 有較慢的鏈接速度能力。第1圖中之裝置顯示爲具有一或 -5- (3)1343007 更多鏈接速度能力,由速度χ與速度γ代表,其 Υ較慢。例如,裝置A、Β以及D具有X與γ兩獲 度能力,其中裝置C僅具有X的鏈接速度能力。 於本發明之各種實施例中,在裝置到達以最t| 度操作之操作狀態以後,於裝置之間協商點對點錢 度。例如,當開始操作時,裝置A、B、C以及d 告知它們的鏈接速度能力,並接著形成以最慢可得 作之鏈接。於此範例中,鏈接1 24、1 3 4以及1 44 以速度X操作之操作狀態。在到達速度X之操作 ,裝置可互相協商以不同的速度操作。除了協商點 接之速度之外,鏈接124之寬度可透過協商從八道 道或更少。 裝置110、120、130以及140之每一個可包含 (S Μ ),其提供上述之鏈接協商能力。例如,裝置1 狀態機1 12、裝置120包含狀態機122、裝置130 態機1 3 2以及裝置1 4 0包含狀態機1 4 2。第1圖中 各種狀態機可於其他裝置中的狀態機協商’並亦可 所在位置之裝置內的電路的組態。例如’狀態機1 裝置1 4 0內的狀態機1 4 2協商,並亦可組態在鏈接 通訊之裝置110內的電路。 於一些實施例中,各裝置可包含多個狀態機。 狀態機1 1 2可包含三個不同的狀態機’各與狀態機 132以及142之一協商。此外,於一些實施例中’ 硬體或軟體影響狀態機操作。例如’裝置1 1 0內的 中X比 〖鏈接速 :可得速 丨接之速 會互相 速度操 皆達到 狀態後 對點鏈 降至四 狀態機 1 0包含 包含狀 顯示之 提供其 12可與 1 44上 例如, 122、 可藉由 硬體可 -6- (4) (4)1343007 引導狀態機1 1 2協商較慢的鏈接速度以增加可靠性。並且 例如,由裝置1 1 〇執行的軟體或在他處執行之軟體可引導 狀態機1 1 2協商較慢的鏈接速度或減少鏈接寬度以省電。 第2圖顯示描述點對點鏈接狀態機操作之狀態機圖。 於本發明之一些實施例中,狀態機1 1 2、1 22、1 32以及 1 42 (第1圖)之一或更多可根據狀態機圖200中所示者操作 〇 狀態210爲重設狀態。可在電力中斷或硬體或軟體重 設發生之後到達重設狀態。當離開重設狀態時’狀態機 2 1 0對於其他裝置是否耦合至鏈接互連僅有少許或沒有資 訊。例如,當離開重設狀態時,狀態機200不知道是否( 或多少)裝置存在於互連上、它們的速度能力或它們的鏈 接寬度。 在離開重設狀態後,狀態機200轉變到狀態220,其 中點對點鏈接係組態以最慢可能的鏈接速度。例如’參考 回第1圖,狀態機1 1 2組態裝置A以在點對點鏈接1 1 4上 以速度X通訊’即使裝置A與D皆可在速度Y操作。在 狀態2 2 0期間,狀機2 0 0告知本地裝置之速度能力並紀錄 耦合至鏈接互連之其他裝置的速度能力。在狀態22〇期間 ,狀態機200亦可偵測其他裝置的存在、判斷鏈接寬度、 指定識別符至各個鏈接以及移交多鏈接之控制至其他狀態 機。 在點對點鏈接組態成以最低可得的速度操作之後,狀 態機200轉變至操作狀態230。操作狀態23 0爲其中正常 (5)1343007 通訊在點對點鏈接上發生的狀態。例如,於操作 正常通訊可包含通訊圖形資料、記憶體資料或任 料。 操作狀態23 0可接收來自硬體或軟體之控制 如,如在2 3 2所示,操作狀態230受到硬體控制 並且如在234所示,操作狀態230受到軟體的影 些實施例中,軟體控制可經由暫存器實現。例如 200可對保存於暫存器中可由軟體存取之數位資 應。狀態機200可包含暫存器組,其允許鏈接速 寬度以及點對點鏈接之其他特性的軟體控制。 硬體控制在各種情況下可影響狀態機200的 如,在首次到達操作狀態23 0之後,狀態機200 控制下立即協商以較高的鏈接速度操作。若狀態; 在具有較高鏈接速度能力之裝置中並且與亦具有 速度能力之裝置通訊時會發生上述的事情。另外 鏈接遭受到錯誤,狀態機200在硬體控制下,可 鏈接速度以增進鏈接性能。 在硬體或軟體控制下,狀態機200可於狀態 商鏈接速度之改變。狀態240從操作狀態230進 操作狀態230。藉由依照此方式協商鏈接速度之 態機200無須經過重設狀態2 1 0或組態狀態220 接速度。如此,可協商鏈接速度而無須中斷鏈接 於狀態240可增加或減少鏈接速度。例如, 接速度以增進性能或減少鏈接速度以降低耗電。 狀態中的 何其他資 資訊。例 的影響, 響。於一 ,狀態機 訊作出回 度、鏈接 操作。例 可在硬體 幾200係 較高鏈接 例如,若 協商較慢 240中協 入並返回 改變,狀 來變更鏈 〇 可增加鏈 於一些實 -8- (6) (6)1343007 施例中,在狀態24〇中往上或往下協商鏈接寬度。 第3圖顯示描述鏈接訓練與狀態機器(LTSSM)之操作 的狀態機圖。第3圖之LTSSM係以PCI Express系統作描 述,但此並非本發明之限制。如上述,本發明之各種實施 例可用於任何包含點對點鏈接之基於鏈接之系統。 狀態機3 0 0包含偵測狀態3 1 0、輪詢狀態、組態狀態 、LO狀態340以及復原狀態。輪詢狀態包含輪詢.現行子 狀態322以及輪詢.組態子狀態3 24、組態狀態包含組態. 鏈接寬度3 3 2、組態·道號子狀態3 3 4以及組態.完成子狀 態3 3 6以及復原狀態包含復原.速度子狀態3 5 2、復原.接 收器鎖定子狀態3W以及復原.接收器組態子狀態3 5 6以 及復原·閒置子狀態3 5 8。可能的狀態以及子狀態並非限於 那些所示者。例如,偵測狀態3 1 0可包含多個子狀態,以 及顯示爲子狀態之狀態可瓦解成單一狀態。 諸如那些基於PCI-Expresss之基於鏈接之系統在將鏈 接帶到操作狀態之前經歷包含有多個狀態之複雜的訓練程 序。例如,在偵測狀態期間鏈接訓練演算法偵測道上之接 收器’並在輪詢狀態期間透過訓練序列之交換嘗試達成符 號鎖定、建立鏈接寬度、對作用的道分配道號碼,以及在 進入L0操作狀態之前在組態狀態期間之道至道之抗扭斜 (lane-to-lane deskew)。在LO期間,無法由鏈接級重試處 理鏈接級錯誤(如符號鎖定之損失)係透過復原狀態處理, 其維持鏈接的連接但藉由重新建立符號鎖定、判斷哪條道 爲作用並在作用之道上執行道至道之抗扭斜而在進入L0 -9- (7) (7)1343007 之前嘗試復原。 基於鏈接之鏈接訓練協定的一主要挑戰爲缺少任何頻 帶內(i η - b a n d )機制來通訊鏈接之狀態或組態。由於基於鏈 接之系統一主要的優點在於以低腳數傳送高頻寬,這些系 統在鏈接訓練協定中添加許多複雜度以判斷於連接之組件 中的鏈接狀態以及其組態以及能力。例如,一上游裝置可 具有16條PCI-E道,其能組態成χ16道或兩條x8道或四 條x4道或一條x8與兩條χ4道的組合。上游裝置經過鏈 接訓練程序以判斷其連接至幾個下游裝置、它們的寬度、 連接種類(逆向道、反極)以及兩方向中個別道之健康狀態 ’之後才分配道號碼以及使用個別的鏈接。這是複雜的程 序’因爲鏈接訓練程序的鏈接訓練狀態機必須考量到在鏈 接訓練程序不同狀態中的各種下游裝置以及可能由於道至 道之抗扭斜以及需復原之可能的一長串暫態錯誤使得鏈接 內之個別的道不同步。 如第3圖所示,LTSSM可分裂並允許一或更多次要 LTSSM負責會形成獨立鏈接之道的子組。第3圖顯示其中 鏈接訓練狀態機可分裂的兩處。一處在從偵測狀態離開的 期間。若偵測到多個裝置,一些裝置可能離開重設以及其 他可能仍在重設中。這導致於一些道中偵測到接收器而一 些中則無偵測到接收器。偵測到接收器的那些會移送至一 (或更多)LTSSM,而沒偵測到接收器的會留在一(或更多) 個別的LT S S Μ的控制下。下一個分裂發生在組態狀態期 間,其中會建立個別鏈接之身分·^ -10- (8) (8)1343007 在輪詢狀態期間,訓練序列(TS)排序組係在Gen 1(第 一代)速度傳送以及告知本地裝置的速度能力。於一些實 施例中,在輪詢與LO之間傳送的所有T S排序組包含速度 能力(或“資料率識別符”)。 於第3圖所代表之本發明的各種實施例中,鏈接總是 在到達L 0狀態時具有G e η 1 (最低可得的)速度。然而在組 態狀態中以及在Gen 1速度中之鏈接訓練期間’以及在已 建立鏈接寬度與分配道號碼之後,各裝置透過在其建立道 至道之抗扭斜期間接收到的資料率識別符,紀錄其所連接 至之裝置的速度能力。應注意到由於資料率識別符係在分 配了道號碼後才紀錄,LTSSM僅對付一個連接的裝置,因 爲在道號碼分配後發生的組態狀態期間LTSSM會分裂。 因此,改變速度不會涉及分裂LTSSM之複雜度。一旦鏈 接在L0中,其可透過軟體或硬體藉由將L0帶到復原再帶 回L0轉變路線而啓動速度改變。 復原.速度子狀態係其中執行新的鏈接速度之改變的 狀態。可藉由將希望的速度寫入組態暫存器而喚起改變速 度之軟體機制。可藉由較高層級之協定喚起硬體機制,如 最初改變至較高速度或回應諸如其中速度改變爲渴望之錯 誤或電力管理的事件。 於本發明之各種實施例中,僅在最初的流控制操作完 成後可選擇地於LO狀態中允許鏈接之速度改變。當啓動 者決定改變速度時,其進入復原狀態(復原·接收器鎖定子 狀態)並發送在復原期間傳送之訓練序列。若意圖在於改 -11 - (9)1343007
變速度,啓動者設立(set)訓練序列中的一位元以表示其 變速度之渴望並僅告知那些上至並包含其希望操作於之 度的速度。在從啓動者接收到具有速度改變指標組之最 數量之此種訓練序列,接收者亦在最小數量之訓練序列 設立速度改變位元,而後進入復原.速度。兩側皆選擇 他們與速度改變位元組一起交換之訓練序列中兩側所告 最大速度。在兩側改變速度時在復原.速度中皆處於電 閒置,之後以新速度再進入復原.接收器鎖定。 若其中一側無法以新的速度操作,無法接收新速度 那側將離開復原.速度並將另一側從復原.接收器組態拉 復原.速度。在第二次進入復原.速度期間,速度回復到 速度並且正常復原動作將確保鏈接回到原始的速度。這 接收器即使在等待一段逾時期後仍在復原.接收器鎖定 間無法達到符號鎖定時會發生。則在無法達到符號鎖定 側上的LTSSM會進入復原.速度,其中它將回復到舊的 度。另一側可能在復原.接收器組態中,但若其在與L0 同之速度操作則在見到電性閒置後將回到復原.速度。 由於速度首先在Gen 1速度中到達L0,速度不會使 先就已經複雜的鏈接訓練協定更複雜。此外,藉由總是 達最慢可得之速度,第3圖之LTSSM提供與現有較舊 之裝置的交互運作性,由於到較舊代之裝置的道不會以 較舊裝置可應付之速度更快的速度驅動。並且,藉由不 L0之前協商鏈接速度可將鏈接訓練時間維持爲低。 本發明之各種實施例允許鏈接速度在正常操作期間 改 速 小 中 於 的 性 的 到 LO 當 期 之 速 不 原 到 代 比 在 改 -12- (10)1343007 變。可選擇動態改變鏈接速度,其取決於爲了較 理之鏈接之運作時間頻寬要求。例如,若鏈接操 2速度中,則可選擇降級到G eii 1速度以節省電 寬要求暫時爲低。這可藉由動態完成而無須將將 斷,若如此將會需要軟體的介入來重新組態該鏈 整個階級。 改變鏈接速度可用於較佳可靠度與可得度。 一鏈接經過一段時間後變得在及格邊緣,在決定 頻率之前,若適用,可改變鏈接速度並監控錯誤 ,鏈接速度爲可變更之變量以達到所希望程度之 可得度,因爲鏈接在速度改變程序期間維持運作 第4圖顯示根據本發明之各種實施例的流程 些實施例中,可由與點對點鏈接通訊之裝置中的 機使用方法400 »於一些實施例中,方法400, 分,係由積體電路、處理器或電子系統執行,其 顯示於多個圖中。方法4〇〇並不限於執行該方法 置、軟體元件或系統。可以所呈現之順序執行方 的各種動作,或可以不同的順序執行。此外,於 例中,第4圖列舉之一些動作係從方法400省略 顯示方法400在區塊410開始,其中裝置告 鏈接速度。在PCI Express系統的背景中,鏈接 應至世代數字(如Gen 1、Gen 2等等)。於其他背 接速度可對應至數字資料率。在鏈接訓練序列期 支援的鏈接速度。例如,可在諸如狀態220(第: 佳電力管 作在Gen 力,若頻 此鏈接中 接之下的 例如,若 再次改變 率。依此 可靠度與 〇 圖。於 鏈接狀態 或其一部 之實施例 之特定裝 法400中 一些實施 〇 知支援的 速度可對 景中,鏈 間可告知 2圖)或狀 -13- (11)1343007 態3 3 2、3 3 4與3 3 6 (第3圖)之組態狀態期間 3 22或3 24(第3圖)輪詢狀態期間或其他狀態牛 度。 在420,紀錄其他裝置支援的鏈接速度。 態220(第2圖)或狀態3 32、3 3 4與3 3 6(第3 間中紀錄其他裝置支援的鏈接速度。於一些實 紀錄鏈接速度時,已於許多TS排序組中接收 外,於一些實施例中,不會紀錄鏈接速度直到 之T S排序組接收它們。在4 3 0,使用最慢可 立點對點鏈接。於PCI Express系統的背景中 接總是首先建立在Gen 1速度中。於其他系統 點對點鏈接總是建立在兩裝置皆相容之最慢的 在44〇 ’爲鏈接進入到操作狀態。於PCI 統的背景中,操作狀態爲L0。於其他系統背 狀態爲允許異動在鏈接上執行之任何狀態。於 中’當已經到達操作狀態時,由於狀態機之分 態機可能與多個鏈接有關。狀態機之每一個首 別的鏈接帶到在最慢可得之速度的操作狀態。 在450’動態協商較高之速度而不中斷鏈 實施例中,這對應到於適用P C I之裝置(“啓丨 狀態機進入正常與從鏈接錯誤復原關聯之復原 ’如第3圖中所示,可進入復原狀態以動態協 接速度而不中斷鏈接。 於一些實施例中’執行區塊450而無須軟 丨、諸如狀態 |告知鏈接速 可在諸如狀 圖)之組態期 施例中,在 了它們。此 以最小數量 得之速度建 ,點對點鏈 的背景中, 速度。 Express 系 景中,操作 一些實施例 裂,多個狀 先將它們個 接。於一些 訪者”)中的 狀態。例如 商較高的鏈 體介入。例 -14- (12) (12)1343007 如,若在鏈接訓練序列期間,兩裝置告知比最慢可能之速 度較高之所支援的鏈接速度,接著在進入以最慢可得的速 度之操作狀態後,兩裝置可自動進入復原狀態以協商較高 的速度。於其他實施例中,可因軟體的介入而執行區塊 4 5 0。例如,軟體可寫入一組態暫存器中,其致使狀態機 嘗試協商較高的鏈接速度。 在460,在軟體或硬體控制下,可動態往上或往下鏈 接速度或鏈接寬度。可協商向下調整鏈接速度或寬度或兩 者以減少電力或增加可靠度,並且可協商向上調整鏈接速 度或寬度或兩者以增加通訊之頻寬。 第5圖顯示根據本發明之各種實施例的系統圖。電子 系統500包含處理器510'輸入/輸出(I/O)控制器530'電 路互連520以及乙太介面54〇。於一些實施例中,電子系 統5 00可爲具有點對點鏈接之電腦。於一些實施例中,電 子系統5 00代表包含與點對點鏈接通訊之裝置並亦包含乙 太介面。範例包含無線網路中之存取點或行動站、電腦或 具有乙太介面之數位相機》 處理器510代表任何種類的處理器,包含但不限於, 微處理器、數位信號處理器、微控制器或類似者。於一些 實施例中,處理器5 1 0使用點對點鏈接5 1 2與I/O控制器 5 3 0通訊。例如,於一些實施例中,鏈接5 1 2可爲具有如 上述之動態速度協商能力之鏈接。 乙太介面540可提供電子系統500與其他系統之間的 通訊。例如,於一些實施例中,電子系統5 00可爲使用乙 -15- (13) (13)1343007 太介面540與有線網路通訊或與其他存取點通訊之存取點 。本發明之一些實施例不包含乙太介面5 4 〇。例如,於一 些實施例中’電子系統5〇0可爲使用匯流排或其他種類的 埠與電腦或網路通訊之網路介面卡(NIC)。 I/O控制器53 0使用點對點鏈接提供於電子系統500 各種其他區塊之間的通訊。例如,於PCI Express的背景 中’ I/O控制器530可爲根聯合體(root complex: RC)。電 路互連52〇代表能使用點對點鏈接耦合不同的電路至I/O 控制器5 3 0之任何種類的互連。於一些實施例中,電路互 連5 2 0包含電路板上的跡線,以及於其他實施例中,電路 互連520包含纜線或電線。於更進一步的實施例中,電路 互連520包含於電路板上之積體電路覆蓋面積(footprint) 或可容納電路卡之一或更多槽。電路互連520可接受能使 用點對點鏈接與丨/〇控制器5 3 0通訊之任何種類的電路。 例如,耦合至電路互連520之電路可操作爲與適用PCI E X p r e s s之系統中的終點(E n d ρ 〇 i n t)。範例終點包含但不限 於PCI Express附接之圖形控制器或PCI Express USB主 控制器。 雖與連同某些實施例描述本發明,應了解到可訴諸變 更與變化而不背離熟悉該項技藝者迅速了解之本發明之精 神與範圍。此種變更與變化係視爲在本發明與所附申請專 利範圍的範疇內。 【圖式簡單說明】 -16- (14) (14)1343007 第1圖顯示藉由點對點鏈接耦合之多個裝置的圖: 第2與3圖顯示描述點對點鏈接狀態機之操作的狀態 機圖; 第4圖顯示根據本發明之各種實施例的流程圖;以及 第5圖顯示根據本發明之各種實施例之系統圖。 【主要元件符號說明】 110、 120、 130、 140:裝置 1 1 2、1 2 2、1 3 2、1 4 2 :狀態機 1 2 4、1 3 4、1 4 4 :點對點鏈接 2 0 0 :狀態機圖 210、 220、 230、 240 :狀態 3 1 0 :偵測狀態 3 2 2 :輪詢.現行子狀態 3 24 :輪詢.組態子狀態 33 2 :組態.鏈接寬度 334 :組態.道號碼子狀態 33 6 :組態.完成子狀態 340 : L0狀態 3 52 :復原.速度子狀態 3 54 :復原.接收器鎖定子狀態 3 5 6 :復原.接收器組態子狀態 3 5 8 :復原.閒置子狀態 4〇〇 :方法 -17- (15) (15)1343007 5 Ο 0 :電子系統 510 :處理器 5 1 2 :點對點鏈接 520 :電路互連 53 0 :輸入/輸出(I/O)控制器 540 :乙太介面
-18-

Claims (1)

1343007 ρτ,™rr -t-g-------一 卜vv.二本 附件3A :第095123377號申請專利範圍修正本 民國100年2月18日修正 十、申請專利範圍 1. 一種點對點鏈接協商方法,包含: 使用最慢可得之鏈接速度在兩個裝置之間組態點對點 通訊鏈接;以及 於該兩個裝置之間動態協商較快的鏈接速度而不中斷 該鏈接, 其中動態協商較快的鏈接速度包含進入與錯誤復原關 聯之狀態。 2. 如申請專利範圍第1項之方法,其中進入與錯誤復 原關聯之狀態係由軟體啓動。 3 .如申請專利範圍第1項之方法,其中進入與錯誤復 原關聯之狀態係由硬體啓動。 4. 如申請專利範圍第1項之方法,進一步包含動態協 商不同的鏈接寬度》 5. 如申請專利範圍第1項之方法,進一步包含動態協 商較慢的鏈接速度以降低功率損耗。 6. —種點對點鏈接協商裝置,包含: 狀態機,以組態與第二裝置之點對點鏈接,其中該狀 態機包含告知該裝置之速度能力之第一狀態、紀錄該第二 裝置之速度能力且對應一復原狀態以復原鏈接錯誤之第二 狀態、以及組態該點對點鏈接以在最慢可得之速度操作之 第三狀態。 1343007 7 .如申請專利範圍第6項之裝置,其中該點對點鏈接 至少部分符合週邊組件互連(PCI)標準。 8 .如申請專利範圍第6項之裝置,其中該狀態機包含 至少一狀態以與該第二裝置動態協商不同的鏈接速度。 9 .如申請專利範圍第6項之裝置,其中該狀態機包含 至少一狀態,其能夠往上或往下動態協商鏈接速度以回應 目前的鏈接性能。 1 0 .如申請專利範圍第6項之裝置,其中該狀態機包 含至少一狀態,其能夠往上或往下動態協商鏈接速度,以 回應在軟體控制下的命令。 1 1.如申請專利範圍第6項之裝置,其中該狀態機包 含至少一狀態,其能夠往上或往下動態協商鏈接寬度,以 回應在軟體控制下的命令。 12. —種積體電路,其具有複數個互連以與至少一其 他的積體電路形成點對點鏈接,該積體電路包含狀態機, 其具有用以組態個別的鏈接之至少一狀態,以及用以從鏈 接錯誤復原而不重設該積體電路的至少一狀態,其中用以 從鏈接錯誤復原之該至少一狀態包含鏈接速度協商能力。 13. 如申請專利範圍第12項之積體電路,其中可在軟 體控制下喚起該鏈接速度協商能力。 1 4 ·如申請專利範圍第1 2項之積體電路,其中用以從 鏈接錯誤復原之該至少一狀態進一步包含鏈接寬度協商能 力以變更該複數個互連有多少個係用來與另一積體電路通 訊。 -2 - 1343007 15.如申請專利範圍第14項之積體電路,其中可在軟 體控制下喚起該鏈接寬度協商能力。 1 6.如申請專利範圍第1 2項之積體電路,其中該積體 電路至少部分符合週邊組件互連(P C I)標準。 17.—種電子系統,包含: 處理器; 與能夠支援點對點鏈接之電路通訊之電路互連; 耦合至該處理器以及該電路互連之輸入/輸出(I/O)控 制器,該I/O控制器包含狀態機,以組態與耦合至該電路 互連之個別電路之點對點鏈接,其中該狀態機包含告知該 I/O控制器之速度能力之第一狀態、紀錄該個別電路之速 度能力且對應一復原狀態以復原鏈接錯誤之第二狀態、以 及組態該點對點鏈接以在最慢可得之速度操作之第三狀態 :以及 提供該電子系統網路能力之乙太介面。 1 8 .如申請專利範圍第1 7項之電子系統,其中該點對 點鏈接至少部分符合週邊組件互連(PCI)標準。 1 9.如申請專利範圍第1 7項之電子系統,其中該狀態 機包含至少一狀態,以與耦合至該電路互連之該個別電路 動態協商不同的鏈接速度。
TW095123377A 2005-06-29 2006-06-28 Point-to-point link negotiation method and apparatus TWI343007B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/169,527 US7757020B2 (en) 2005-06-29 2005-06-29 Point-to-point link negotiation method and apparatus

Publications (2)

Publication Number Publication Date
TW200715128A TW200715128A (en) 2007-04-16
TWI343007B true TWI343007B (en) 2011-06-01

Family

ID=37103050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095123377A TWI343007B (en) 2005-06-29 2006-06-28 Point-to-point link negotiation method and apparatus

Country Status (8)

Country Link
US (1) US7757020B2 (zh)
JP (1) JP4768017B2 (zh)
KR (1) KR100968641B1 (zh)
CN (1) CN101198943B (zh)
DE (1) DE112006001643B4 (zh)
GB (1) GB2439891B (zh)
TW (1) TWI343007B (zh)
WO (1) WO2007002942A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6358580A (ja) * 1986-08-29 1988-03-14 Canon Inc 画像編集装置
US7536490B2 (en) * 2006-07-20 2009-05-19 Via Technologies, Inc. Method for link bandwidth management
US20080248835A1 (en) * 2007-04-04 2008-10-09 Sony Ericsson Mobile Communications Ab Accessory communication method and system for mobile services
US8199770B2 (en) 2007-12-17 2012-06-12 Broadcom Corporation Method and system for asymmetric operation in a network node in an energy efficient ethernet network
US8151145B2 (en) * 2008-04-03 2012-04-03 Oracle America, Inc. Flow control timeout mechanism to detect PCI-express forward progress blockage
JP5272704B2 (ja) * 2008-12-17 2013-08-28 富士ゼロックス株式会社 情報伝送システム、情報送信装置及び情報受信装置
US8301813B2 (en) * 2009-12-24 2012-10-30 Ati Technologies Ulc Method and device for disabling a higher version of a computer bus and interconnection protocol for interoperability with a device compliant to a lower version of the computer bus and interconnection protocol
US8477831B2 (en) * 2010-02-17 2013-07-02 Altera Corporation Multi-protocol multiple-data-rate auto-speed negotiation architecture for a device
JP5402726B2 (ja) * 2010-03-03 2014-01-29 株式会社リコー データ通信装置、情報処理装置、データ通信方法、データ通信プログラム及び記録媒体
JP2011186894A (ja) * 2010-03-10 2011-09-22 Ricoh Co Ltd データ転送装置、画像処理装置、データ転送方法、データ転送プログラム及び記録媒体
JP4881454B2 (ja) * 2010-03-17 2012-02-22 株式会社東芝 電子機器
KR101338702B1 (ko) * 2010-04-26 2013-12-06 한국전자통신연구원 다중 레인 기반의 고속 이더넷에서 동적 레인 정보를 송수신하는 방법 및 그 장치
TWI439869B (zh) * 2010-08-18 2014-06-01 Pegatron Corp 調整連結速度的方法及其電腦系統
US8886856B1 (en) * 2011-06-21 2014-11-11 Altera Corporation Methods and apparatus for communicating low-latency word category over multi-lane link
CN102439916B (zh) * 2011-07-27 2013-10-09 华为技术有限公司 Pci快速通道设备、链路能量管理方法及系统
US8949497B2 (en) * 2011-08-24 2015-02-03 Nvidia Corporation Method and apparatus for interleaving bursts of high-speed serial interconnect link training with bus data transactions
US9847891B2 (en) 2011-08-24 2017-12-19 Nvidia Corporation System and method for detecting reuse of an existing known high-speed serial interconnect link
TW201324175A (zh) * 2011-12-05 2013-06-16 Asix Electronics Corp 具有省電管理功能之通用序列匯流排裝置以及省電管理方法
US9330031B2 (en) 2011-12-09 2016-05-03 Nvidia Corporation System and method for calibration of serial links using a serial-to-parallel loopback
US8446903B1 (en) * 2012-05-22 2013-05-21 Intel Corporation Providing a load/store communication protocol with a low power physical unit
US9331922B2 (en) * 2012-08-10 2016-05-03 Broadcom Corporation Automatic recover after loss of signal event in a network device
US9077448B2 (en) * 2012-08-23 2015-07-07 International Business Machines Corporation Read optical power link service for link health diagnostics
US9690741B2 (en) * 2013-07-15 2017-06-27 Altera Corporation Configuration via high speed serial link
KR102108380B1 (ko) 2014-02-04 2020-05-08 삼성전자주식회사 송신 데이터 오류를 복구하도록 작동하는 인터페이스 회로
JP6285750B2 (ja) * 2014-02-26 2018-02-28 パナソニック株式会社 データ転送装置、ホスト装置、データ転送システム、および通信方式設定方法
CN103921870B (zh) * 2014-04-29 2017-02-08 江苏项瑛农机有限公司 不易夹腿及脚部的自行车防护后座架
DE102014010553A1 (de) 2014-07-16 2015-01-15 Daimler Ag Verfahren zum automatischen Initialisieren einer Master/Slave-Konfiguration in einem Ethernet-Netzwerk sowie ein Kraftfahrzeug
JP6369224B2 (ja) 2014-08-28 2018-08-08 富士通株式会社 情報処理システム、情報処理装置、及び情報処理システムの制御方法
CN104484306B (zh) * 2014-12-31 2017-06-20 哈尔滨工业大学 基于差分信号的主从同步串行通讯总线及其实现方法
CN106033252B (zh) * 2015-03-11 2020-05-08 瑞昱半导体股份有限公司 三方交握方法以及电脑可读媒体
WO2016149212A1 (en) * 2015-03-14 2016-09-22 Intel Corporation Ethernet auto-negotiation techniques for determining link width
US10860512B2 (en) 2019-04-26 2020-12-08 Dell Products L.P. Processor interconnect link training system
US11815976B2 (en) * 2019-05-22 2023-11-14 Qualcomm Incorporated Bandwidth based power management for peripheral component interconnect express devices
JP7324637B2 (ja) * 2019-07-23 2023-08-10 株式会社Pfu コンピュータ装置及び再起動方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5124943A (en) * 1988-08-22 1992-06-23 Pacific Bell Digital network utilizing telephone lines
US5878028A (en) * 1996-06-06 1999-03-02 Advanced Micro Devices, Inc. Data structure to support multiple transmit packets for high performance
DE19749770A1 (de) * 1997-11-11 1999-05-12 Cit Alcatel Verfahren zum Einrichten einer digitalen Nachrichtenverbindung, Teilnehmerendgerät und Vermittlungsstelle
US6556589B2 (en) * 1998-04-17 2003-04-29 Advanced Micro Devices, Inc. Network transceiver for steering network data to selected paths based on determined link speeds
US6732190B1 (en) * 1999-03-09 2004-05-04 Intel Corporation Method and apparatus for conserving power consumed by a network interface device in packet filtering mode
US6675243B1 (en) * 1999-03-17 2004-01-06 Adaptec, Inc. Methods and apparatus for implementing a device side advanced serial protocol
KR100389922B1 (ko) * 2001-01-15 2003-07-04 삼성전자주식회사 1000베이스-t 표준을 이용하는 기가비트 이더넷에서의고속 링크를 위한 자동-교섭 방법 및 이를 수행하기 위한장치
US6665742B2 (en) * 2001-01-31 2003-12-16 Advanced Micro Devices, Inc. System for reconfiguring a first device and/or a second device to use a maximum compatible communication parameters based on transmitting a communication to the first and second devices of a point-to-point link
US6791942B2 (en) * 2001-06-20 2004-09-14 General Instrument Corporation Dynamic ethernet power management
US7023876B2 (en) * 2001-07-09 2006-04-04 Quantum Corporation Point-to-point protocol
JP2004080133A (ja) * 2002-08-12 2004-03-11 Fujitsu I-Network Systems Ltd Xdslデータ伝送におけるリンク状態切換方式
US7366930B2 (en) * 2002-12-17 2008-04-29 Intel Corporation System and method for successfully negotiating a slowest common link speed between a first and second device
US7620062B2 (en) * 2003-05-01 2009-11-17 Genesis Microchips Inc. Method of real time optimizing multimedia packet transmission rate
US7136953B1 (en) * 2003-05-07 2006-11-14 Nvidia Corporation Apparatus, system, and method for bus link width optimization
JP2005086642A (ja) * 2003-09-10 2005-03-31 Sony Corp 通信装置および転送速度切替方法
US7844767B2 (en) 2004-05-21 2010-11-30 Intel Corporation Method for identifying bad lanes and exchanging width capabilities of two CSI agents connected across a link
JP2006133895A (ja) * 2004-11-02 2006-05-25 Internatl Business Mach Corp <Ibm> 情報処理装置、制御方法、及びプログラム

Also Published As

Publication number Publication date
JP4768017B2 (ja) 2011-09-07
DE112006001643T5 (de) 2008-05-08
JP2008547362A (ja) 2008-12-25
CN101198943A (zh) 2008-06-11
KR100968641B1 (ko) 2010-07-06
US20070008898A1 (en) 2007-01-11
GB2439891A (en) 2008-01-09
GB0721277D0 (en) 2007-12-12
WO2007002942A1 (en) 2007-01-04
US7757020B2 (en) 2010-07-13
GB2439891B (en) 2009-07-29
TW200715128A (en) 2007-04-16
DE112006001643B4 (de) 2011-09-15
CN101198943B (zh) 2011-11-30
KR20080016685A (ko) 2008-02-21

Similar Documents

Publication Publication Date Title
TWI343007B (en) Point-to-point link negotiation method and apparatus
US10180927B2 (en) Device, system and method for communication with heterogeneous physical layers
US9031064B2 (en) Providing a load/store communication protocol with a low power physical unit
DE112013007744B3 (de) Vorrichtung, system und verfahren zur bereitstellung drahtloser kommunikation zwischen geräten
US7444558B2 (en) Programmable measurement mode for a serial point to point link
US20110320706A1 (en) Storage apparatus and method for controlling the same
KR102420530B1 (ko) 대체 프로토콜 선택
US20080163005A1 (en) Error injection in pci-express devices
US20140108686A1 (en) Optimized Link Training And Management Mechanism
US20050270988A1 (en) Mechanism of dynamic upstream port selection in a PCI express switch
TWI280474B (en) Method, apparatus and system for optimizing exit latency
CN115391262A (zh) 高速外围组件互连接口装置及其操作方法
US20150269109A1 (en) Method, apparatus and system for single-ended communication of transaction layer packets
TW200819972A (en) Detecting and differentiating sata loopback modes
JP5125430B2 (ja) 情報処理装置及び情報処理方法
US11960367B2 (en) Peripheral component interconnect express device and operating method thereof
US20230315672A1 (en) Interface device and computing system including the same
CN106210016A (zh) 网络设备及其配置升级方法
CN116680224A (zh) 不对称PCIe总线设计方法、装置、总线装置及系统
KR20220118226A (ko) PCIe 인터페이스 장치 및 이를 포함하는 시스템