JP4766823B2 - 湿式エッチング法 - Google Patents

湿式エッチング法 Download PDF

Info

Publication number
JP4766823B2
JP4766823B2 JP2002529567A JP2002529567A JP4766823B2 JP 4766823 B2 JP4766823 B2 JP 4766823B2 JP 2002529567 A JP2002529567 A JP 2002529567A JP 2002529567 A JP2002529567 A JP 2002529567A JP 4766823 B2 JP4766823 B2 JP 4766823B2
Authority
JP
Japan
Prior art keywords
substrate
etching
etch
passivating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002529567A
Other languages
English (en)
Other versions
JP2004510052A (ja
Inventor
ベヤルナソン,ベヤルニ
ペタルソン,ペル
Original Assignee
オブドゥカト アクティエボラーグ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オブドゥカト アクティエボラーグ filed Critical オブドゥカト アクティエボラーグ
Priority claimed from PCT/SE2001/002012 external-priority patent/WO2002024977A1/en
Publication of JP2004510052A publication Critical patent/JP2004510052A/ja
Application granted granted Critical
Publication of JP4766823B2 publication Critical patent/JP4766823B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/02Local etching
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • C25F3/14Etching locally
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/067Etchants
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Weting (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、全体として、基板をエッチングして基板に小さな構造を形成することに関する。更に詳細には、本発明は、材料溶解エッチングに異方性を提供する方法に関する。
【0002】
【従来の技術】
基板の表面の選択された部分をエッチング除去することによって、基板にマイクロ構造及びナノ構造を製造できる。基板の表面のこれらの部分は、基板の材料とエッチング態様で反応できるエッチング剤と接触する。概して、基板は、エッチング前に、エッチング剤とゆっくりと反応する、場合によっては全く反応しない耐エッチング材料(レジスト)層でコーティングされている。耐エッチング層は、多くの場合、耐エッチング材料を基板全面に亘って適用するコーティング工程、基板に適用された耐エッチング材料に露呈部分のパターンを形成する露呈工程を含む多工程プロセスで製造される。露呈工程は、適用した耐エッチング材料(フォトレジスト)をマスクを通して照射した後、照射部分又は非照射部分のいずれかを露呈するために現像することによって行うことができる。
【0003】
エッチング手順中、露呈部分で基板材料の溶解及び/又は機械的除去を行う。材料溶解エッチング方法は、湿式技術及び乾式技術に分けることができる。湿式材料溶解エッチング方法では、液体エッチング剤を使用する。化学的湿式エッチングでは、エッチング剤が基板材料と自然に反応し、電気化学的湿式エッチングでは、エッチング剤は、エッチング材料が適用電圧で電流を搬送するとき、電気化学的反応によって基板材料の表面で反応する。
【0004】
湿式エッチング方法では、及びプラズマエッチング等の幾つかの乾式エッチング方法でも、基板の露呈部分だけで起こるようになった材料溶解表面反応は、露呈部分の周囲で、及び更に耐エッチング層の下でも生じる特定の傾向があり、及びかくしていわゆるアンダーエッチング(underetching)が生じる。このようなアンダーエッチングは、狭幅で深い構造を製造する上での可能性を制限し、即ち導体を互いに近づけて配置することを制限する。エッチング手順の持続時間が大きくなると、エッチングにより形成された構造の深さが更に深くなるけれども、これと同時に、アンダーエッチングの傾向もまた大きくなる。
【0005】
これに関し、アンダーエッチングを少なくするために乾式エッチング方法が好ましいけれども、これらの乾式エッチング方法は湿式エッチング方法程早くない。
【0006】
乾式エッチングの例は、米国特許第5,962,346号、米国特許第5,176,792号、米国特許第5,837,616号、及び日本国特許第3,082,120号に記載されている。かくして、エッチングを高速で行おうとする場合には、湿式エッチング方法が好ましい。これは、湿式エッチング方法がエッチングを高速で行う可能性が高いためである。これは、湿式エッチング中、主として、基板に向かうエッチング剤の輸送並びに基板から遠ざかる方向での材料の輸送が、流体中で、プラズマ中よりも迅速に行われるためである。
【0007】
米国特許第4,877,480号には、材料をレーザーで除去することによって基板をエッチングする方法が開示されている。照射中に基板を冷却するため、エッチングを行うことができ且つ照射によって活性化される液体中に基板を浸漬する。エッチング手順中、レーザー光線の除去エッチング効果は、かくして、液体の材料溶解エッチング効果によって補助される。通常よりも小さな構造のエッチングが可能になるということができる。
【0008】
米国特許第5,279,702号は、基板の化学的湿式エッチングの技術を開示する。パターンをなしたレジスト層でコーティングされた基板を自発的エッチングエッチング剤に浸漬する。このエッチング剤は、基板の露呈部分上に耐エッチング化合物を自然に形成することによってこれらの部分をエッチング剤に対して非反応性にする不動態化物質を含む。基板をその表面に対して垂直方向に照射することによって、耐エッチング化合物を照射方向に除去し、その結果、エッチングを基板の露呈部分で進めることができる。しかしながら、耐エッチング化合物は、露呈部分の周囲での連続したエッチングを阻止する。露呈部分の周囲は、重ねられた耐エッチング層によって照射から保護される。エッチング手順中、障壁がエッチング構造の側壁にかくして形成され、これによってアンダーエッチングを最少にする。
【0009】
以上の技術の制限は、エッチングを可能にするために全エッチング手順中に基板を照射しなければならないということである。このような照射は、多くの場合、提供するのが困難である。
【0010】
【発明が解決しようとする課題】
以上に鑑み、本発明の目的は、従来技術の上述の欠点をなくす、改良湿式エッチング方法を提供することである。
【0011】
【課題を解決するための手段】
以下の説明から明らかなこれらの及び他の目的は、独立項である請求項1に定義した種類の方法によって達成される。好ましい実施例は従属項に定義されている。
【0012】
本発明の方法は、エッチング中に耐エッチング化合物を形成する不動態化物質が、エッチングにより除去されるべき部分の上側以外の直ぐ近傍に配置されるという理解に基づく。かくして不動態化物質が基板上に配置され、エッチングされるべきパターンを画成する。基板の表面の構造のエッチング中、不動態化物質により、前記基板上にパターンを画成する耐エッチング化合物を形成し、これによっ、耐エッチング化合物でできた障壁が構造の側壁上に自動的に形成され、アンダーエッチングが生じないようにする。必要とされる場所、即ちエッチングにより除去されるべき部分と直接的に連結した場所に、アンダーエッチングに対する保護が、照射又は照射と等価の方法を必要とせずに自動的に配置されるという点で、エッチングが従来技術と比較して大幅に簡単になる。その結果、最少のアンダーエッチングでエッチングにより小さな構造を形成することを容易に行うことができる。
【0013】
本発明による方法は、化学的湿式エッチング及び電気化学的湿式エッチングの両方及びこれらの組み合わせに適用できる。
本発明によれば、不動態化物質の活性物質は、エッチング中に基板の表面に配置される成分と反応し、耐エッチング化合物を形成する。この成分は、エッチング剤に含まれ、又は基板のエッチング時に、例えばイオンが基板から放出されることによって形成される。両方の場合において、形成された耐エッチング化合物が、エッチングされるべきパターンを基板上に画成することが保証される。
【0014】
耐エッチング層は、通常は、エッチング前に基板に適用される。耐エッチング層を基板に前記パターンをなして適用し、基板の即ち露呈部分を画成し、不動態化物質を露呈部分の周囲に配置し、耐エッチング化合物を専らこの周囲に形成するのが好ましい。これは、好ましい実施例によれば、基板に後に適用されて耐エッチング層を形成する耐エッチング材料に不動態化物質を組み込むことによって行われる。このことは、不動態化物質が基板の露呈部分の周囲に、耐エッチング層にパターンを形成するのと関連して自動的に配置されるということを意味する。エッチング手順中、不動態化物質又はその活性物質が耐エッチング層から漏れ出して耐エッチング化合物を基板の露呈部分の周囲に形成する。
【0015】
好ましくは、耐エッチング層は、本質的に有機材料である。
別の好ましい実施例によれば、不動態化物質を含む少なくとも一つの放出層が、基板に、耐エッチング層が基板に形成される前に、適用される。かくして、放出層には、所定の組成及び厚さを与えることができ、これにより、露呈部分の周囲での不動態化物質又はその活性物質の局所的濃度を所望の通りにする。
【0016】
好ましくは、放出層は、本質的に、有機材料でできている。これは、有機層への耐エッチング層の付着が良好であるという点で有利である。
耐エッチング化合物は、かくして、本発明に従って、イオン反応によって形成される。本発明による方法の主な利点は、イオンの選択を広い範囲内で変化させることができるということである。これは、不動態化物質の活性物質と反応すべき成分が必ずしもエッチング剤でなくてよく、良好な耐エッチング層が得られるように自由に選択できるためである。
【0017】
かくして、不動態化物質は、好ましくは有機材料に、耐エッチング層又は放出層等のいずれかで含まれる。
本発明及びその利点を、本発明の現在の好ましい実施例を例として示す添付の概略図を参照して以下に詳細に説明する。
【0018】
【発明の実施の形態】
次に、本発明の第1実施例を図1乃至図3を参照して説明する。
図1は、エッチングが施されるべき基板1の一部を示す。第1工程では、耐エッチング材料、例えばフォトレジストを基板の表面に付けて耐エッチング層2を形成する。耐エッチング層2は、下にある基板1をエッチングから保護するのに役立つ。続いて行われる露呈工程では、耐エッチング層2の選択された部分をそれ自体周知の方法で除去し、基板1を図2から明らかなような所与のパターンで露呈する。次いで、かくして露呈された基板1の部分3を、続いて行われるエッチング工程で図3に示すようにエッチング剤4と反応させる。
【0019】
図3によるエッチング工程では、エッチング剤4を電解質の形態で適用し、エッチング剤が基板1を電気化学的に及び/又は化学的にエッチングする。電気化学的エッチングでは、電解質4は、通常は、エッチング態様で基板1と反応できない中性塩、又は酸または塩基を含む。電解質4は、更に、それ自体がエッチング態様で基板1と反応できる化学的酸化成分を含むことができる。化学的エッチングでは、電解質4は、このような化学的酸化成分の濃度が比較的高い。
【0020】
図示の実施例では、耐エッチング層2には不動態化物質(図示せず)が含まれる。この不動態化物質は、エッチング工程中、基板1上に耐エッチング化合物を形成する。エッチング工程中、不動態化物質又はその活性物質は、基板1と隣接して位置する成分とともに、溶解が困難な又は非溶解性の耐エッチング化合物を形成するため、図3に矢印Aで示すように耐エッチング層2を離れる。この化合物は、露呈部分3の周囲に沈降し、連続したエッチングに対して局所的障壁5を形成する。この障壁5は、基板1と物理的に接触した耐エッチング化合物の少なくとも一つのモノ層(monolayer)を含む。エッチング工程中、障壁5の組成物が、基板を形成する構造の側壁6上に徐々に且つ自然に形成される。障壁5の組成物は、本質的に自己調節プロセスで発生する。エッチング剤4が基板1を耐エッチング2の下の基板1も溶解しようとする場合には、エッチング剤4に対する露呈された耐エッチング層2の表面が増加し、不動態化物質又はその活性物質がかなり高い程度まで耐エッチング層2を離れ、上述の成分と反応する。従って、耐エッチング化合物の形成が増加する。
【0021】
基板1の露呈部分3の周囲での障壁効果の程度は、例えば、耐エッチング材料に含まれる不動態化物質の量又は耐エッチング層2の厚さを変化させることによって制御できる。露光及び現像といった従来の方法によって露呈工程を行うことができるように、耐エッチング材料に含まれる不動態化物質の量を制限するのが有利である。
【0022】
図示の例では、基板1は金属、代表的にはCu、Cr、Ag、Au、Ni、又は合金でできている。図示の例では、液体フォトレジスト等の有機耐エッチング材料で形成された耐エッチング層2も使用する。この不動態化物質は、この場合、代表的には、I- 、F- 、Cl- 、Br- 、S2-、SCN- 、CN- 、SO42- 、C2 O42- 、PO43- 、CO32- 、CrO42- 等の無機陰イオンを含むイオン化合物であり、これを有機耐エッチング材料と混合できる。このような不動態化物質は、テトラブチルアンモニウム沃化物等のイオン対化剤(ion pairing reagent)である。一つの別の変形例によれば、不動態化物質は、別の方法で適当な陰イオンに変換できるチオアセトアミド等の化合物である。不動態化物質は、その物質、又はその活性物質、例えばその陰イオンが基板1と隣接して位置する成分と反応して溶解困難な化合物を形成し、基板1上に沈降するように適当に選択される。この成分は、エッチング中に金属製の基板1から放出される陽イオンであってもよいし、エッチング剤4に自然に又は添加剤として含まれる陽イオンであってもよい。後者の場合、様々な種類の基板材料をエッチングするときに所与の不動態化物質を使用できる。これは、耐エッチング化合物を形成するのに不動態化物質が基板材料と協働する必要がないためである。
【0023】
一例として、銅又は銅合金でできた基板1のエッチングに言及する。考えられる変形例によれば、活性物質として沃化物、例えばテトラブチルアンモニウム沃化物を含む不動態化物質を使用する。エッチング工程中、沃化物イオンが耐エッチング層2から離れ、エッチング中に基板1から放出された銅イオンと反応し、エッチング構造の側壁6を連続したエッチングから保護する銅沃化物(CuI)を形成する。別の考えられる変形例によれば、塩素イオンを活性物質として使用し、これは耐エッチング層2を離れた後、エッチング剤4中の銀イオンと反応し、耐エッチング塩化銀(AgCl)を形成し、これが基板1の露呈部分3の周囲に沈降する。
【0024】
以上は、本発明を例示するための非限定的例を意図しているに過ぎない。所与の基板材料の各々について、適当な耐エッチング化合物を形成できる不動態化物質及び成分の多くの様々な組み合わせがあるということは理解されよう。一つの変形例によれば、陰イオンでなく、不動態化物質からの陽イオンが活性物質として作用でき、基板と隣接して位置する成分と反応することによって溶解困難な化合物を形成する。耐エッチング材料に溶解性である場合には、イオン化合物以外の化合物、例えば、基板のところにある成分、例えば陰イオン又は陽イオンと直接的に又は活性物質を介して錯体を形成できる有機化合物を使用することもできる。
【0025】
図4は本発明の変形例を示す。この実施例では、不動態化物質を含む第1の一つの又はそれ以上の放出層7が基板1に付けられる。放出層7は、好ましくは、薄く、基板1に直接的に付けられている。約50nm乃至1000nmの厚さが満足のいく結果をもたらすことがわかっている。しかしながら、他の厚さを使用してもよい。次いで、好ましくは不動態化物質を含まない耐エッチング材料を放出層7の耐エッチング層2に付ける。このとき、耐エッチング層2及び放出層7の選択された部分を露呈工程でそれ自体周知の方法で除去し、基板1を図4から明らかなように所与のパターンで露呈する。
【0026】
図1、図2、及び図3による第1実施例におけるのと同様に、不動態化物質又はその活性物質が放出層7を局所的に離れ、耐エッチング障壁5を基板1の露呈部分3の周囲に形成する。放出層7を最適の厚さで及び随意の量の不動態化物質で形成できるため、露呈部分3の周囲での不動態化物質又はその活性物質の放出を最適値に案内できる。この実施例により、第1実施例による方法の利点に加え、過剰エッチングに対する保護を更に最適化する。更に、この実施例により、不動態化物質の選択における自由を大きくできる。これは、耐エッチング層2に溶解性である必要がないためである。
【0027】
不動態化物質の選択に応じて、及び放出層7でのその濃度によっては、基板1を所定のパターンに従って完全に露呈するため、エッチング工程の前にプラズマエッチング等の余分の露呈工程を行う必要がある場合もある。
【0028】
本発明は、現在の好ましい実施例の以上の詳細な説明に限定されず、添付の特許請求の範囲の範疇で変更できるということは理解されよう。
不動態化物質の活性成分は、陽イオンであってもよい。この場合、成分は、適当には、陰イオンである。
【図面の簡単な説明】
【図1】 本発明の第1実施例によるエッチング方法を示す、基板の部分断面図である。
【図2】 本発明の第1実施例によるエッチング方法を示す、基板の部分断面図である。
【図3】 本発明の第1実施例によるエッチング方法を示す、基板の部分断面図である。
【図4】 本発明の第2実施例によるエッチング方法を示す、基板の部分断面図である。
【符号の説明】
1 基板
2 耐エッチング層
3 部分
4 エッチング剤
5 障壁
6 側壁

Claims (9)

  1. 基板(1)を所与のパターンでエッチングするためにエッチング剤(4)を適用する、基板(1)の湿式エッチング方法において、
    不動態化物質を前記基板(1)上に配置して前記パターンを画成し、前記不動態化物質は、エッチング中、前記基板(1)上に前記パターンを画成する耐エッチング化合物を形成するようになっており、前記不動態化物質は、エッチング中に前記エッチング剤(4)に含まれる成分と反応して耐エッチング化合物を形成する活性物質を含み、前記エッチング剤(4)は溶液であり、前記活性物質は前記エッチング剤(4)に溶解性のイオンを含み、前記溶液に溶解するのが少なくとも困難な化合物を前記成分と形成する、方法。
  2. 請求項1に記載の方法において、エッチング前に耐エッチング層(2)を前記基板(1)に前記パターンをなして適用し、基板(1)の少なくとも一つの露呈部分(3)を画成し、前記不動態化物質は前記露呈部分(3)の周囲に配置されており、そのため前記耐エッチング化合物は、エッチング中、専ら前記周囲に形成する、方法。
  3. 請求項2に記載の方法において、前記不動態化物質を含む少なくとも一つの放出層(7)を、前記基板(1)に、エッチングが施されるべき表面に直接的に適用し、前記耐エッチング層(2)を前記少なくとも一つの放出層(7)に適用する、方法。
  4. 請求項3に記載の方法において、前記放出層は、本質的に、有機材料を含む、方法。
  5. 請求項3又は4に記載の方法において、前記パターンは、前記エッチング剤(4)の適用前に前記耐エッチング層(2)に、及び前記少なくとも一つの放出層(7)に形成される、方法。
  6. 請求項2に記載の方法において、前記不動態化物質は耐エッチング材料に組み込まれており、次いで耐エッチング材料を前記基板(1)に適用し、前記耐エッチング層(2)を形成する、方法。
  7. 請求項6に記載の方法において、前記パターンは、前記エッチング剤(4)の適用前に前記耐エッチング層(2)に形成される、方法。
  8. 請求項2乃至7のうちのいずれか一項に記載の方法において、前記耐エッチング層(2)は、本質的に有機材料でできている、方法。
  9. 請求項1乃至8のうちのいずれか一項に記載の方法において、前記成分は、前記基板(1)のエッチング時に、前記基板(1)からイオンが放出されることによって形成される、方法。
JP2002529567A 2000-09-20 2001-09-20 湿式エッチング法 Expired - Fee Related JP4766823B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23418400P 2000-09-20 2000-09-20
SE0003345A SE517275C2 (sv) 2000-09-20 2000-09-20 Sätt vid våtetsning av ett substrat
US60/234,184 2000-09-20
SE0003345-6 2000-09-20
PCT/SE2001/002012 WO2002024977A1 (en) 2000-09-20 2001-09-20 A method for wet etching

Publications (2)

Publication Number Publication Date
JP2004510052A JP2004510052A (ja) 2004-04-02
JP4766823B2 true JP4766823B2 (ja) 2011-09-07

Family

ID=20281080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002529567A Expired - Fee Related JP4766823B2 (ja) 2000-09-20 2001-09-20 湿式エッチング法

Country Status (3)

Country Link
US (1) US6905628B2 (ja)
JP (1) JP4766823B2 (ja)
SE (1) SE517275C2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7098105B2 (en) 2004-05-26 2006-08-29 Micron Technology, Inc. Methods for forming semiconductor structures
US7151040B2 (en) 2004-08-31 2006-12-19 Micron Technology, Inc. Methods for increasing photo alignment margins
US7910288B2 (en) 2004-09-01 2011-03-22 Micron Technology, Inc. Mask material conversion
US7442976B2 (en) 2004-09-01 2008-10-28 Micron Technology, Inc. DRAM cells with vertical transistors
US7115525B2 (en) 2004-09-02 2006-10-03 Micron Technology, Inc. Method for integrated circuit fabrication using pitch multiplication
US7655387B2 (en) 2004-09-02 2010-02-02 Micron Technology, Inc. Method to align mask patterns
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7390746B2 (en) * 2005-03-15 2008-06-24 Micron Technology, Inc. Multiple deposition for integration of spacers in pitch multiplication process
US7611944B2 (en) 2005-03-28 2009-11-03 Micron Technology, Inc. Integrated circuit fabrication
US7371627B1 (en) 2005-05-13 2008-05-13 Micron Technology, Inc. Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines
US7120046B1 (en) 2005-05-13 2006-10-10 Micron Technology, Inc. Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines
US7429536B2 (en) 2005-05-23 2008-09-30 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7560390B2 (en) 2005-06-02 2009-07-14 Micron Technology, Inc. Multiple spacer steps for pitch multiplication
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7541632B2 (en) * 2005-06-14 2009-06-02 Micron Technology, Inc. Relaxed-pitch method of aligning active area to digit line
US7902598B2 (en) 2005-06-24 2011-03-08 Micron Technology, Inc. Two-sided surround access transistor for a 4.5F2 DRAM cell
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) * 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7413981B2 (en) * 2005-07-29 2008-08-19 Micron Technology, Inc. Pitch doubled circuit layout
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7816262B2 (en) * 2005-08-30 2010-10-19 Micron Technology, Inc. Method and algorithm for random half pitched interconnect layout with constant spacing
US7829262B2 (en) * 2005-08-31 2010-11-09 Micron Technology, Inc. Method of forming pitch multipled contacts
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7393789B2 (en) * 2005-09-01 2008-07-01 Micron Technology, Inc. Protective coating for planarization
US7416943B2 (en) * 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) * 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7759197B2 (en) 2005-09-01 2010-07-20 Micron Technology, Inc. Method of forming isolated features using pitch multiplication
US7557032B2 (en) * 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US7572572B2 (en) * 2005-09-01 2009-08-11 Micron Technology, Inc. Methods for forming arrays of small, closely spaced features
US7776744B2 (en) * 2005-09-01 2010-08-17 Micron Technology, Inc. Pitch multiplication spacers and methods of forming the same
US7538858B2 (en) * 2006-01-11 2009-05-26 Micron Technology, Inc. Photolithographic systems and methods for producing sub-diffraction-limited features
US7842558B2 (en) * 2006-03-02 2010-11-30 Micron Technology, Inc. Masking process for simultaneously patterning separate regions
US7476933B2 (en) 2006-03-02 2009-01-13 Micron Technology, Inc. Vertical gated access transistor
US7902074B2 (en) * 2006-04-07 2011-03-08 Micron Technology, Inc. Simplified pitch doubling process flow
US8003310B2 (en) * 2006-04-24 2011-08-23 Micron Technology, Inc. Masking techniques and templates for dense semiconductor fabrication
US7488685B2 (en) * 2006-04-25 2009-02-10 Micron Technology, Inc. Process for improving critical dimension uniformity of integrated circuit arrays
HUE059011T2 (hu) * 2006-05-31 2022-09-28 Childrens Medical Center Immunmodulátorként szolgáló ABC5-pozitív mezenchimális õssejtek
US7795149B2 (en) 2006-06-01 2010-09-14 Micron Technology, Inc. Masking techniques and contact imprint reticles for dense semiconductor fabrication
US7723009B2 (en) 2006-06-02 2010-05-25 Micron Technology, Inc. Topography based patterning
US7611980B2 (en) 2006-08-30 2009-11-03 Micron Technology, Inc. Single spacer process for multiplying pitch by a factor greater than two and related intermediate IC structures
US7517804B2 (en) 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US7666578B2 (en) 2006-09-14 2010-02-23 Micron Technology, Inc. Efficient pitch multiplication process
US8129289B2 (en) * 2006-10-05 2012-03-06 Micron Technology, Inc. Method to deposit conformal low temperature SiO2
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8563229B2 (en) 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US7737039B2 (en) 2007-11-01 2010-06-15 Micron Technology, Inc. Spacer process for on pitch contacts and related structures
US7659208B2 (en) 2007-12-06 2010-02-09 Micron Technology, Inc Method for forming high density patterns
US7790531B2 (en) * 2007-12-18 2010-09-07 Micron Technology, Inc. Methods for isolating portions of a loop of pitch-multiplied material and related structures
US8030218B2 (en) 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8076208B2 (en) 2008-07-03 2011-12-13 Micron Technology, Inc. Method for forming transistor with high breakdown voltage using pitch multiplication technique
US8101497B2 (en) 2008-09-11 2012-01-24 Micron Technology, Inc. Self-aligned trench formation
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
KR20150056316A (ko) * 2013-11-15 2015-05-26 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240403A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd エッチング方法
JPH1036981A (ja) * 1996-07-19 1998-02-10 Canon Inc スピンエッチング方法及びスピンエッチング装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877480A (en) * 1986-08-08 1989-10-31 Digital Equipment Corporation Lithographic technique using laser for fabrication of electronic components and the like
JPH0382120A (ja) 1989-08-25 1991-04-08 Fujitsu Ltd 膜のパターニング方法
US5176792A (en) * 1991-10-28 1993-01-05 At&T Bell Laboratories Method for forming patterned tungsten layers
US5279702A (en) * 1992-09-30 1994-01-18 Texas Instruments Incorporated Anisotropic liquid phase photochemical copper etch
JP3079027B2 (ja) * 1995-11-28 2000-08-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション ウエットエッチング方法、ウエットエッチング装置
KR100268640B1 (ko) * 1996-01-22 2000-10-16 모리시타 요이찌 알루미늄합금막의 드라이에칭방법과,그 방법에 사용하는 에칭용 가스
US5962346A (en) * 1997-12-29 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorine-doped silicate glass hard mask to improve metal line etching profile
WO1999045179A1 (en) 1998-03-05 1999-09-10 Obducat Ab Method of etching

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07240403A (ja) * 1994-02-28 1995-09-12 Fujitsu Ltd エッチング方法
JPH1036981A (ja) * 1996-07-19 1998-02-10 Canon Inc スピンエッチング方法及びスピンエッチング装置

Also Published As

Publication number Publication date
JP2004510052A (ja) 2004-04-02
SE517275C2 (sv) 2002-05-21
SE0003345L (sv) 2002-03-21
US20020042198A1 (en) 2002-04-11
US6905628B2 (en) 2005-06-14
SE0003345D0 (sv) 2000-09-20

Similar Documents

Publication Publication Date Title
JP4766823B2 (ja) 湿式エッチング法
JP2002506122A (ja) エッチング方法
US8110344B2 (en) Metal photoetching product and production method thereof
US6566280B1 (en) Forming polymer features on a substrate
JP3057879B2 (ja) 半導体装置の製造方法
KR101001875B1 (ko) 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
JP2002294469A (ja) Sam基板の選択的エッチング方法
JP3353740B2 (ja) 半導体装置の製造方法
WO2002024977A1 (en) A method for wet etching
KR100593653B1 (ko) 1 미크론 이하의 폭을 갖는 금속 라인을 형성하기에적절한 패턴의 제조 방법
US7064075B2 (en) Method for manufacturing semiconductor electronics devices
US6251568B1 (en) Methods and apparatus for stripping photoresist and polymer layers from a semiconductor stack in a non-corrosive environment
KR100392081B1 (ko) 패턴형성방법
JPS6159505B2 (ja)
JP3462485B2 (ja) 微細レジストパターンの形成方法
JPH03235322A (ja) レジストパターン形成方法
JPH0319696B2 (ja)
KR20050034952A (ko) 금속배선 형성을 위한 에천트 및 이를 이용한 금속배선형성방법
JP2937537B2 (ja) パターン形成方法
JPH07201849A (ja) 金属配線形成方法
JP2008135649A (ja) 半導体装置の製造方法
JPS607708B2 (ja) 金属板のエツチング方法
KR100278742B1 (ko) 고반사 물질의 미세 패턴 형성 방법
JPS6054775B2 (ja) ドライ現像方法
JP2006186020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees