JP4755875B2 - 温度補償回路 - Google Patents

温度補償回路 Download PDF

Info

Publication number
JP4755875B2
JP4755875B2 JP2005286511A JP2005286511A JP4755875B2 JP 4755875 B2 JP4755875 B2 JP 4755875B2 JP 2005286511 A JP2005286511 A JP 2005286511A JP 2005286511 A JP2005286511 A JP 2005286511A JP 4755875 B2 JP4755875 B2 JP 4755875B2
Authority
JP
Japan
Prior art keywords
current
circuit
signal
temperature
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005286511A
Other languages
English (en)
Other versions
JP2007097056A (ja
Inventor
真一郎 柴野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005286511A priority Critical patent/JP4755875B2/ja
Publication of JP2007097056A publication Critical patent/JP2007097056A/ja
Application granted granted Critical
Publication of JP4755875B2 publication Critical patent/JP4755875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)

Description

本発明は、信号ゲインの温度変動を補償する温度補償回路に関し、特に、当該温度補償回路の条件設定を容易にする技術に関する。
従来、テレビジョン(TV)音声復調用の集積回路(IC)等において、ステレオ信号を復調したときの左(L)チャネル及び右(R)チャネル相互のセパレーションの温度特性を向上させるために、温度が変化したときにも(L+R)信号であるメイン信号(MAIN)及び(L−R)信号であるサブ信号(SUB)の信号レベル(信号ゲイン)のバランスを一定に保つ必要があった。例えば、サブ信号の処理回路においては、主にFM復調回路において信号レベルの温度変化が発生し得る。このような温度変化の影響を回避するために、メイン信号、サブ信号それぞれの処理回路に温度補償回路を追加して、メイン信号とサブ信号との信号レベルの温度特性をフラットに保つようにしている。
しかし、例えば、メイン信号とサブ信号との間の信号ゲインの差異を約±0.1dB以内にする等、信号レベルの温度特性の規格が非常に厳しいため、現状の回路シミュレータでは温度補償回路の回路定数を精度良く決定することができない。そのため、回路定数について好適な条件を見いだすために、ICの試作を繰り返さなければならず、手間がかかるという問題があった。
本発明は、上記問題点を解決するためになされたものであり、好適な条件設定が容易な温度補償回路を提供することを目的とする。
本発明に係る温度補償回路は、信号処理回路での信号ゲインの温度変動を補償するものであって、制御電流を生成する制御電流生成回路と、前記制御電流に基づいて制御される増幅ゲインで信号を増幅し、前記信号ゲインを補償する増幅回路と、を有し、前記制御電流生成回路が、互いに出力電流が異なる複数の電流源と、前記複数の電流源の前記出力電流のうちの1つ又は複数の合成により前記制御電流を生成する調整回路と、を有し、前記複数の電流源は、当該電流源相互の前記出力電流の相違に応じて、前記出力電流の温度特性の傾きが異なり、前記調整回路において前記制御電流の生成に用いられる前記電流源は、前記制御電流に応じて生じる前記増幅ゲインの温度特性が前記信号ゲインの前記温度変動を補償することに基づいて選択されるものである。
他の本発明に係る温度補償回路においては、前記複数の電流源が、第1から第n(nは2以上の自然数である)の電流源を含み、前記第k(2≦k≦nなる自然数である)の電流源の前記出力電流は、大きさが前記第1の電流源の1/2k−1倍の大きさであって、向きが前記第1の電流源とは反対に設定される。
別の本発明に係る温度補償回路は、音声多重信号からメイン信号及びサブ信号を抽出し処理する音声多重信号処理回路に用いられるものであって、前記サブ信号のゲインを調整して、前記メイン信号と前記サブ信号とのゲインバランスを操作するセパレーション調整回路を有し、当該温度補償回路が、前記セパレーション調整回路の一部を構成し、前記制御電流に基づく前記増幅ゲインに応じて、前記サブ信号のゲインを調整する。
本発明の好適な態様は、前記増幅ゲインの温度特性が、前記音声多重信号処理装置における前記サブ信号をFM復調するFM復調回路での前記信号ゲインの温度変動に対応して設定される温度補償回路である。
本発明によれば、制御電流生成回路は、出力電流が異なる複数の電流源と、それらの組み合わせを変えて制御電流を生成可能な調整回路とを有する。電流源は異なる出力電流を有するだけでなく、それぞれの出力電流の相違に応じた温度特性の傾きを有しているので、その組み合わせを変えることにより、制御電流の温度特性の傾きを多段階に変更することができる。ひいては、制御電流に基づいて制御される増幅回路の増幅ゲインの温度特性の傾きも多段階に設定できる。よって、電流源の組み合わせを変えることにより、増幅回路による増幅で補償対象の信号ゲインの温度特性をフラットに近づけることができる。調整回路は、例えばダイオードの破壊(ザッピング)による電流経路の再構成やスイッチ素子の断続制御により、電流源の組み合わせを容易に変えることができる。
以下、本発明の実施の形態(以下実施形態という)について、図面に基づいて説明する。本実施形態は、FM−FM方式である日本方式のテレビ音声多重信号を処理する音声多重信号処理回路に関する。特に本回路は、ICとして構成される。図1は、当該音声多重信号処理回路のステレオ復調に関する構成の概略のブロック図である。入力端子INから入力された音声多重信号は、メイン信号系処理回路とサブ信号系処理回路とに分岐される。
メイン信号系側に分岐した音声多重信号はメイン・ディエンファシス回路2に入力される。メイン・ディエンファシス回路2はメイン信号成分にディエンファシスをかけると共に、サブ信号成分及びCUE信号を除去する。メイン・ディエンファシス回路2を通過したメイン信号は、マトリクス回路4及び出力アンプ6に入力される。
一方、サブ信号系側に分岐した音声多重信号は、バンドパスフィルタ8、FM復調回路10、サブ・ディエンファシス回路12、DCレベル調整回路14、ACレベル調整回路16を経て、マトリクス回路4及び出力アンプ6に入力される。バンドパスフィルタ8は、音声多重信号のうちサブ信号成分を通過させる。FM復調回路10は、バンドパスフィルタ8により抽出されたサブ信号をFM復調する。サブ・ディエンファシス回路12は、FM復調されたサブ信号にディエンファシスをかけると共に搬送波成分を除去する。DCレベル調整回路14、ACレベル調整回路16は、マトリクス回路4でのL,R分離(セパレーション)の精度を確保するために、サブ信号とメイン信号とのレベルのバランス(相対ゲイン)を調整する。具体的には、DCレベル調整回路14はサブ・ディエンファシス回路12から出力されたサブ信号の直流レベル(DCレベル)をメイン信号のそれに合わせる処理を行い、またACレベル調整回路16は、サブ信号の振幅をメイン信号のそれに合わせる処理を行う。
マトリクス回路4はメイン・ディエンファシス回路2から入力されたメイン信号(L+R)と、ACレベル調整回路16から入力されたサブ信号(L−R)とを加減算することにより、L信号及びR信号を生成し、それぞれを出力アンプ6へ出力する。出力アンプ6は、図示しない制御回路からの切り換え信号に基づいて、出力する音声のモードを設定され、入力されたメイン信号、サブ信号、L信号、R信号のうちモノラル、ステレオ、バイリンガルのモードに応じた音声信号を増幅して出力する。例えば、ステレオモードの場合には、マトリクス回路4からのL信号及びR信号がそれぞれLOUT端子、ROUT端子から出力される。
図1には図示していないが、メイン信号系、サブ信号系はそれぞれ各部で生じ得る温度依存性、すなわち温度特性を調整する回路を含み得る。特に、本実施形態のACレベル調整回路16は、本発明に係る温度補償回路を構成し、本来のセパレーションの精度向上のためのACレベルの調整機能に加えて、温度特性を補償する機能を備えている。以下、このACレベル調整回路16について説明する。
図2はACレベル調整回路16の概略の構成を示すブロック図である。ACレベル調整回路16は、補助アンプ20、温度補償用アンプ22、制御電流生成回路24を含んで構成される。温度補償用アンプ22は、制御電流生成回路24が生成する制御電流に基づいて増幅ゲインを制御され、補助アンプ20を介してDCレベル調整回路14から入力された信号を増幅する。図3は、制御電流生成回路24の概略の構成を示す回路図である。制御電流生成回路24は、電流値が異なる複数の電流回路30を含み、それらが生成する電流のいずれか、又はいくつかを選択的に合成して、温度補償用アンプ22に対する制御電流を生成する。例えば、制御電流生成回路24はn個の電流回路30-1〜30-nを備える。例えば、電流回路30-1は、出力電流値を決める抵抗Rを有し、抵抗Rは一方端を端子A(電圧Va)に接続され、他方端にはバッファ回路32を介して端子B(電圧Vb)に応じた電圧が印加され、VbとVaとの差に応じた電流Iを流す。ちなみにここではVb>Vaとする。抵抗Rの電流はカレントミラー回路34-1で折り返され、さらにカレントミラー回路34-1の出力側に設けられたもう1つのカレントミラー回路36で折り返される。電流源30-1はカレントミラー回路36の出力側のトランジスタのコレクタを制御電流生成回路24の出力端子OUTに接続され、当該出力端子から引き込む向きに電流Iを流す。
電流回路30-2〜30-nは、抵抗Rに代えてそれぞれ抵抗R〜Rを有する点、及び当該抵抗で生じる電流I〜Iがカレントミラー回路34のみ、すなわちカレントミラー回路36に相当するものを備えていない点で、電流回路30-1と相違する。抵抗R(2≦k≦n)は、
=R・2
となるように設定され、これにより
=I/2
となる。また、電流回路30-kは、カレントミラー回路34-kの出力側のトランジスタのコレクタを出力端子OUTに接続され、当該出力端子へ向けて電流Iを流す。すなわち、電流回路30-1と電流回路30-2〜30-nとは出力する電流の向きが反対となるように構成されている。
これら電流回路30のいずれを動作させて出力電流I〜Iを出力させるかは、定電流源38から各電流回路30のバッファ回路32への駆動電流の供給をオン/オフするスイッチ素子40-1〜40-nを用いて制御される。各スイッチ素子40-1〜40-nは図示しない制御回路からの信号CNTに基づいてオン/オフ状態を切り換えられる。電流回路30-kはスイッチ素子40-kがオン状態とされ、対応するバッファ回路32に駆動電流を供給されると電流Iを出力する。複数のスイッチ素子40がオン状態とされた場合には、対応する複数の電流回路30の出力電流を合成した電流が出力端子OUTに生じる。出力端子OUTに生じた電流は温度補償用アンプ22に供給され、その増幅ゲインを制御する。
なお、ここでは、スイッチ素子40を用いて各電流回路30のオン/オフ状態を設定しているが、ザッピングによる電流経路の切断により電流回路30のオン/オフを不可逆的に設定する構成とすることもできる。
本実施形態では、各電流回路30が生成する電流が2倍ずつ相違することから、各電流回路30をバイナリのビットに対応付けて説明することにし、電流回路30-kを第kビットに対応付ける。電流Iの大きさに応じて、第1ビットをMSB(Most Significant Bit)、第nビットをLSB(Least Significant Bit)とすることができ、またビット値“1”は対応する電流回路30がオン状態であり、一方、ビット値“0”は対応する電流回路30がオフ状態であることを意味する。
電流回路30は、温度変化に対して出力電流が変化するように構成される。この温度特性は例えば、抵抗R〜Rの温度変化により生じさせることができる。或る温度変化に対する抵抗Rそれぞれの変化率は基本的に同じであること、及び抵抗Rと電流Iとの積は各電流回路30それぞれにて基本的に同じであることから、電流Iが大きいほどその温度変化も大きく、温度特性の傾きも大きくなる。ちなみに、例えば、抵抗Rが温度上昇に伴い増加する場合には、電流Iの大きさは減少する。
図4は、6ビット、すなわちn=6の場合の制御電流生成回路24が生成する制御電流の温度特性のシミュレーション結果の一例を示すグラフである。同図において、横軸が温度、縦軸が制御電流Igcである。ここでは第1ビットの電流回路30-1が生成する電流の向きを正にとっている。また、各温度特性曲線に対応付けられた値BNは、各電流回路30のオン/オフ状態に応じて定まる6ビットのバイナリを十進数で表したものである。上述の制御電流生成回路24は、MSBに対応する電流回路30-1だけ、他の電流回路30と出力電流の向きが反対になるように構成しているため、BNが0から31までの範囲においては、BNが大きいほど、任意の温度におけるIgcは負の範囲にて減少し、またBNが大きいほど、温度特性の傾きは正の範囲にて増加する。BN=31はMSB以外の全てのビットに対応する電流回路30-1〜30-6がオンした状態であり、このときのIgcが、電流回路30の組み合わせにより或る温度で実現されるIgcのうちの最小値となる。一方、BN=32はMSBに対応する電流回路30-1のみがオンする状態であり、このときのIgcが、電流回路30の組み合わせにより或る温度で実現されるIgcのうちの最大値となる。BNが32から63までの範囲においては、BNが大きいほど、任意の温度におけるIgcは正の範囲にて減少し、またBNが大きいほど、温度特性の傾きは負の範囲にて増加する。
このように制御電流生成回路24は、MSBに対応する電流回路30-1の出力電流を他の電流回路30と反対にしたことにより、電流回路30の組み合わせ方に応じて、温度特性の傾きを0を中心としてほぼ対称に正負いずれにも設定可能である。また、Igcの温度特性の傾きを、BN=32に対応する最小値とBN=31に対応する最大値との間で、同程度の間隔で段階的に変更設定することができる。ちなみに、制御電流生成回路24においては、Igcのレベル自体も0を中心としてほぼ対称かつほぼ等間隔に設定可能である。
制御電流生成回路24が出力する温度補償用アンプ22に対する制御電流Igcの温度特性の傾きを正負に跨って段階的に設定できることとしたことにより、温度補償用アンプ22の増幅ゲインの温度特性についても傾きを正負に跨って段階的に設定できる。そこで、サブ信号の処理系に設けたACレベル調整回路16において、電流回路30の組み合わせ方を選択して温度補償用アンプ22の増幅ゲインの温度特性を適当に設定することによって、当該サブ信号の処理系全体での信号レベルの温度変化を相殺することが可能となる。例えば、FM復調回路10においては信号レベルの温度変化が発生しやすいが、温度補償用アンプ22と制御電流生成回路24とによって、その温度変化を打ち消して、信号レベルの温度特性をフラットに近づけることができる。
温度補償用アンプ22の増幅ゲインをその温度特性に基づいて設定する結果、サブ信号のACレベルをメイン信号のACレベルに合わせるACレベル調整回路16の機能の精度が甘くなり得る。そこでACレベル調整回路16は、補助アンプ20を備えている。補助アンプ20の増幅ゲインは、温度特性補償の観点から温度補償用アンプ22に設定した増幅ゲインによるACレベルの調整不足を補うように設定される。
温度補償用アンプ22に対する制御電流Igcを供給する電流回路30の組み合わせは、その組み合わせを変えて、サブ信号のレベルの温度特性を測定し、それらのうちフラットに近い特性を与えるものに決定することができる。図5は、電流回路30の組み合わせを変えて測定したサブ信号レベルの温度特性の一例を示すグラフである。同図において、横軸が周囲温度、縦軸はACレベル調整回路16から出力されるサブ信号の出力レベルである。各温度特性曲線は下から順番に、BN値を3ずつ変化させたものに対応し、一番下がBN=0に対応し、一番上がBN=63に対応する。この例では、本音声多重信号処理回路に対して規格として定められる使用環境温度範囲である−20℃〜70℃において、BN=12、すなわち、第3ビットに対応する電流回路30-3及び第4ビットに対応する電流回路30-4をオンにして他の4つの電流回路30をオフにする組み合わせにおいて、温度特性が最もフラットに近くなる。そこで、以降、制御電流生成回路24を当該組み合わせに構成することで好適な温度特性が実現され得る。すなわち、本発明によれば、好適な温度特性を与える構成・条件を決定する際に、一旦、製造したICにて回路構成を変更して温度特性を調整することができるので、試作を繰り返す等の手間を省くことができ、容易に当該構成・条件を決定することができる。
以上、本発明を音声多重信号処理回路における信号レベルの温度特性補償に適用した実施形態を説明したが、本発明は他の回路における信号レベルの温度特性補償にも適用することができる。また、上述の実施形態のように音声多重信号処理回路におけるステレオ復調のセパレーション調整を行うACレベル調整回路16に本発明を適用することで、セパレーション調整回路と温度補償回路との構成の共通化が図られ、従来別途設けられていた温度補償回路を省くことが可能となり、ICチップの縮小化を図ることができる。
また、補償対象の温度特性が取り得る傾きの範囲を想定できる場合には、それに合わせて制御電流生成回路24を構成することができる。具体的には、例えば、補償対象の温度特性の傾きが負の領域に属することが知られている場合には、カレントミラー回路36を廃し、電流回路30-1の出力電流の向きを他の電流回路30-2〜30-nと同じに構成する。これにより、制御電流Igcの温度特性の傾きが取り得る範囲が正側へシフトし、補償対象の負の傾きを有する温度特性に好適に対応可能となる。また、電流回路30相互間での出力電流の相違を上述の2倍ずつの変化より大きくして補償可能な傾きの範囲を広げることができる。一方、補償対象の温度特性の傾きの変動範囲が狭い範囲であることが想定されるような場合には、電流回路30相互間での出力電流の相違を上述の2倍ずつの変化より小さくして、温度補償用アンプ22の増幅ゲインの傾きの変化ステップをより細かく設定し、温度特性の補償精度を高めることもできる。
音声多重信号処理回路のステレオ復調に関する構成の概略のブロック図である。 本発明の実施形態に係るACレベル調整回路の概略の構成を示すブロック図である。 制御電流生成回路の概略の構成を示す回路図である。 n=6の場合の制御電流生成回路が生成する制御電流の温度特性のシミュレーション結果の一例を示すグラフである。 制御電流生成回路における電流回路の組み合わせを変えて測定したサブ信号レベルの温度特性の一例を示すグラフである。
符号の説明
2 メイン・ディエンファシス回路、4 マトリクス回路、6 出力アンプ、8 バンドパスフィルタ、10 FM復調回路、12 サブ・ディエンファシス回路、14 DCレベル調整回路、16 ACレベル調整回路、20 補助アンプ、22 温度補償用アンプ、24 制御電流生成回路、30 電流回路。

Claims (4)

  1. 信号処理回路での信号ゲインの温度変動を補償する温度補償回路であって、
    制御電流を生成する制御電流生成回路と、
    前記制御電流に基づいて制御される増幅ゲインで信号を増幅し、前記信号ゲインを補償する増幅回路と、
    を有し、
    前記制御電流生成回路は、
    互いに出力電流が異なる複数の電流源と、
    前記複数の電流源の前記出力電流のうち任意に選択される1つ又は複数の合成により前記制御電流を生成する調整回路と、
    を有し、
    前記複数の電流源は、当該電流源相互の前記出力電流が大きいほど、前記出力電流の温度特性の傾きが大きくなり
    前記調整回路は、前記制御電流に応じて生じる前記増幅ゲインの温度特性が前記信号ゲインの前記温度変動を補償することに基づいて前記複数の電流源の中から選択されたものを選択的に当該制御電流生成回路の出力端子に接続するスイッチを備え、又は予め前記出力端子に接続された前記複数の電流源のうち前記選択されたもの以外を前記出力端子から切断可能に構成されていること、
    を特徴とする温度補償回路。
  2. 請求項1に記載の温度補償回路において、
    前記複数の電流源は、第1から第n(nは2以上の自然数である)の電流源を含み、
    前記第k(2≦k≦nなる自然数である)の電流源の前記出力電流は、大きさが前記第1の電流源の1/2k−1倍の大きさであって、向きが前記第1の電流源とは反対に設定されること、
    を特徴とする温度補償回路。
  3. 音声多重信号からメイン信号及びサブ信号を抽出し処理する音声多重信号処理回路に用いられる請求項1又は請求項2に記載の温度補償回路であって、
    前記サブ信号のゲインを調整して、前記メイン信号と前記サブ信号とのゲインバランスを操作するセパレーション調整回路を有し、
    当該温度補償回路は、前記セパレーション調整回路の一部を構成し、前記制御電流に基づく前記増幅ゲインに応じて、前記サブ信号のゲインを調整すること、
    を特徴とする温度補償回路。
  4. 請求項3に記載の温度補償回路において、
    前記増幅ゲインの温度特性は、前記音声多重信号処理装置における前記サブ信号をFM復調するFM復調回路での前記信号ゲインの温度変動に対応して設定されること、
    を特徴とする温度補償回路。
JP2005286511A 2005-09-30 2005-09-30 温度補償回路 Expired - Fee Related JP4755875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005286511A JP4755875B2 (ja) 2005-09-30 2005-09-30 温度補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005286511A JP4755875B2 (ja) 2005-09-30 2005-09-30 温度補償回路

Publications (2)

Publication Number Publication Date
JP2007097056A JP2007097056A (ja) 2007-04-12
JP4755875B2 true JP4755875B2 (ja) 2011-08-24

Family

ID=37982154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005286511A Expired - Fee Related JP4755875B2 (ja) 2005-09-30 2005-09-30 温度補償回路

Country Status (1)

Country Link
JP (1) JP4755875B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5315981B2 (ja) * 2008-12-24 2013-10-16 富士通セミコンダクター株式会社 電流生成回路、電流生成方法及び電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574700A (en) * 1980-06-10 1982-01-11 Mitsubishi Electric Corp Stereo matrix device
JP2525346B2 (ja) * 1983-10-27 1996-08-21 富士通株式会社 定電流源回路を有する差動増幅回路
JPH01229535A (ja) * 1988-03-10 1989-09-13 Toko Inc 音声多重復調回路
JP2706146B2 (ja) * 1989-08-19 1998-01-28 三菱電機株式会社 半導体集積回路
EP0504983A1 (en) * 1991-03-20 1992-09-23 Koninklijke Philips Electronics N.V. Reference circuit for supplying a reference current with a predetermined temperature coefficient
JP4310003B2 (ja) * 1999-07-19 2009-08-05 アールエフ・チップス・テクノロジー株式会社 利得可変増幅回路および利得制御回路並びに通信機器
JP2001325033A (ja) * 2000-05-18 2001-11-22 Matsushita Electric Ind Co Ltd 定電流回路
US6614305B1 (en) * 2002-02-19 2003-09-02 Texas Instruments Incorporated Method and circuit for trimming offset and temperature drift for operational amplifiers and voltage references
JP2005027130A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 高周波電力増幅回路のバイアス制御回路および高周波電力増幅用電子部品

Also Published As

Publication number Publication date
JP2007097056A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
JP4901706B2 (ja) D/a変換器
JP5336554B2 (ja) 自動利得調整回路
JP2004020325A (ja) 半導体装置
JP2008205560A (ja) 可変利得増幅回路、フィルタ回路、及び半導体装置
JP4755875B2 (ja) 温度補償回路
JP2008141358A (ja) 利得可変増幅回路
US6924696B2 (en) Method and apparatus for common-mode level shifting
US20080001672A1 (en) Auto-range current mirror circuit
US7907012B2 (en) Current mirror with low headroom and linear response
US6891405B2 (en) Variable gain amplifier
EP0638997B1 (en) Servo circuit
WO2023018667A1 (en) Variable gain amplifier with temperature compensated gain
JP2007228183A (ja) オペアンプ装置
US20090066419A1 (en) Variable gain amplifier circuits
JP2002374149A (ja) 可変周波数フィルタ回路
JP2002050966A (ja) Da変換器
US7642845B2 (en) Circuit for creating tracking transconductors of different types
US8138742B2 (en) Semiconductor circuits capable of mitigating unwanted effects caused by input signal variations
US10558236B2 (en) Direct digital synthesis systems and methods
KR101470704B1 (ko) 바이어스 전류 조절 기법을 이용한 일정 트랜스컨덕턴스 앰프
US4466118A (en) Dual range audio level control
KR100709940B1 (ko) 분리조정회로
US20090243392A1 (en) Methods for shifting common mode between different power domains and apparatus thereof
US6566912B1 (en) Integrated XOR/multiplexer for high speed phase detection
US20090066393A1 (en) Switch circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110530

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140603

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees